JP2004172540A - はんだペーストと電子回路 - Google Patents

はんだペーストと電子回路 Download PDF

Info

Publication number
JP2004172540A
JP2004172540A JP2002339301A JP2002339301A JP2004172540A JP 2004172540 A JP2004172540 A JP 2004172540A JP 2002339301 A JP2002339301 A JP 2002339301A JP 2002339301 A JP2002339301 A JP 2002339301A JP 2004172540 A JP2004172540 A JP 2004172540A
Authority
JP
Japan
Prior art keywords
solder
powder
electrode
diffusion
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002339301A
Other languages
English (en)
Other versions
JP4168735B2 (ja
Inventor
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002339301A priority Critical patent/JP4168735B2/ja
Publication of JP2004172540A publication Critical patent/JP2004172540A/ja
Application granted granted Critical
Publication of JP4168735B2 publication Critical patent/JP4168735B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】Ni電極上に安定したCu−Zn−Ni化合物相を均一に形成することができると共に、はんだ粉末の酸化を抑制してはんだ付けの信頼性を向上させるはんだペーストおよび電子回路を提供する。
【解決手段】Sn−AgまたはSn−Ag−Cuの少なくとも一つからなるはんだ粉末と、Cu−ZnまたはCu−Zn−Snの少なくとも一つからなる拡散抑制合金粉末と、フラックスとを含むように構成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や表面実装電子部品をプリント配線基板等に搭載する際に用いるはんだペーストおよびそれらの電子部品を搭載した電子回路に関する。
【0002】
【従来の技術】
従来、半導体素子や電子部品を基板に電気的に接合するのには、Sn−Pb共晶はんだが一般的に用いられてきた。その代表的なものが融点183℃のSn−37Pbである。
一方、地下水のPb汚染をはじめとする環境への影響の問題から、Pbの使用の規制が検討されはじめ、Pbを含まない種々のはんだが提案されており、実用に供されている。
【0003】
また、これらの電子部品を搭載する回路基板の電極としては、当初は主にCuが用いられてきた。さらに、電極が拡散することによって信頼性が低下することを抑制するために、従来から半導体チップの電極のバリア層として電解めっきによるNiが用いられていた。ところが、コストダウンの要求のために近年では安価に形成できる無電解めっきによるNiが主流になりつつある。
【0004】
Pbを含まないはんだ(以降、Pbフリーはんだと称す)の中でも、組成の90%以上がSnからなるPbフリーはんだは、Pb−Sn共晶はんだに比べ、電極材料であるCu、Niが拡散し易いので、はんだ溶融時に生じる液相拡散の問題が顕在化してきている。この問題は無電解めっき化の要求によってもさらに増長される。
【0005】
例えば、Pbフリーのはんだペーストとしては、できるだけ単純で少ない合金種を組み合わせることにより多様な需要への対応を可能とし、さらには製造工程における偏析の危険を防止することにより製造者の負担を軽減すると共に、多元素合金では得られない優れた特性を有するPbフリーのはんだペーストを提供することを目的としたもので、製造容易な共晶組成の2元系合金粉末およびInまたはInを含む合金粉末とフラックスとを混合することにより、偏析の危険を防止しているものがある(例えば、特許文献1参照。)。
【0006】
しかし、このPbフリーのはんだペーストを用いると、電極材料であるCuまたはNiが拡散し易いので、はんだが溶融する際に生じる液相拡散の問題がある。
また、濡れ性が良く、融点が低いPbフリーはんだを提供することを目的として、金属間化合物を形成し得る2種以上の金属の組み合わせを含む金属粉末からなり、金属間化合物を形成する前の未反応相および非晶質相を含むPbフリーはんだ粉末が提案されている。
【0007】
すなわち、有害な鉛を含まないため、はんだ付け作業の際の安全性に優れ、はんだを含む部品の廃棄の際しても環境に与える悪影響を抑えられ、また、金属間化合物を形成し得る2種以上の金属の組み合わせを含む金属粉末を未反応相および非晶質相の状態で含むために金属間化合物より融点が低いので、比較的低温度ではんだ付け作業を行うことができ、部品を損傷する可能性が少なくなるという効果がある。
【0008】
ここでいう未反応相とは、原料金属粉として少なくとも1種またはそれ以上の金属原子を含む合金粉末と、この合金粉末と融合することで金属間化合物を形成し得る金属単体あるいは第二の合金粉末とを組み合わせたものであり、金属間化合物を形成する前の合金粉末を意味している。
また、ここでいう非晶質相とは、2種の金属を溶かし合わせた場合に現れる中間相のことで、金属的性質の乏しいものを意味している(例えば、特許文献2参照。)。
【0009】
しかし、電極の拡散の問題には触れておらず、さらに加熱による金属単体あるいは合金粉末の酸化についても考慮していないので、はんだ粉末の酸化という問題がある。
一方、この問題は、Snを主体としたPbフリーはんだをNi電極上に接合するに際し、CuとZnを添加したPbフリーはんだを用いて接合することで電極上にCu−Zn−Ni化合物相を均一に形成させ、Ni電極の拡散を抑制できることが明らかになった(例えば、特許文献3参照。)。
【0010】
すなわち、回路基板上の接続電極と電子部品上の接続端子電極のうち少なくとも一方の少なくともPbフリーはんだと接触する部分が無電解Niめっきで形成されており、このNi部分とPbフリーはんだとの界面にCu−Zn−Ni相を存在させることによってNiの拡散を抑制するという効果を発現させている。
しかしながら、回路基板上の接続電極と電子部品上の接続端子電極のうち、少なくとも一方の電極上にPbフリーはんだの突起電極を作製するに際し、Pbフリーはんだの粉末形成時に一体化させるためには活性剤が必要となっている。
【0011】
また、Pbフリーはんだ粉末を用いたはんだペーストで形成したはんだバンプでも表面の酸化が大きく、たとえば回路基板上の接続電極と接合する際にも、濡れ性を促進させるために活性力の高いフラックスが必要である。
ところで、CuとZnを添加したPbフリーはんだ粉末を用いたはんだペーストで形成したはんだバンプであっても表面は酸化しているので、このはんだバンプを回路基板に接合する際に回路基板の電極との濡れ性を促進させるためには、活性力の高いフラックスが必要である。なお、ここでいう濡れ性とは、はんだ付性の評価方法としてASTM−B−545に規定されている規格に準拠して評価したものである。
【0012】
【特許文献1】
特開平11−138292号公報 (第4〜5頁、表1−1)
【0013】
【特許文献2】
特開2000−246483号公報 (第2〜3頁、第1図)
【0014】
【特許文献3】
特開2002−185130号公報 (第3頁、第1表)
【0015】
【発明が解決しようとする課題】
このように、Sn−AgにCuとZnを添加したはんだを用いて電極と接合すると、電極上にCu−Zn−Ni化合物層を均一に形成することができ、これによりNi電極の拡散を抑制することができる。
しかし、CuとZnを添加したはんだを用いて形成したはんだバンプでもその表面が酸化している。そのため、このはんだバンプを回路基板に接合する際には回路基板の電極とのぬれ性を促進するために活性力の高いフラックスが必要であり、活性力の高いフラックスの使用はその使用量が増えるほど腐蝕性の高い残渣が生じるので電極の腐蝕に繋がり、信頼性を低下させるという問題がある。
【0016】
そこで、本発明は、Ni電極上に安定したCu−Zn−Ni化合物相を均一に形成することができると共に、はんだ粉末の酸化を抑制してはんだ付けの信頼性を向上させるはんだペーストおよび電子回路を提供することを目的とする。
【0017】
【課題を解決するための手段】
上に述べた課題は、本発明の請求項1によれば、Sn−AgまたはSn−Ag−Cuの少なくとも一つからなるはんだ粉末と、Cu−ZnまたはCu−Zn−Snの少なくとも一つからなる拡散抑制合金粉末と、フラックスとを含むはんだペーストとすることで達成される。
【0018】
すなわち、Sn−AgまたはSn−Ag−Cuの少なくとも一つからなるはんだ粉末に、Cu−ZnまたはCu−Zn−Snの少なくとも一つからなる拡散抑制合金粉末とフラックスとを含むはんだペーストとすることで、Sn−Agはんだ粉末にCu、Zn、Snの粉末を添加したはんだを用いると生じる接合時のZn粉末の表面酸化を防ぐことができ、フラックスの使用量を低減することができるので、はんだ付けの信頼性を向上させることができる。
【0019】
また、上に述べた課題は、本発明の請求項2によれば、前記はんだ粉末と、前記拡散抑制合金粉末とのそれぞれの粒径が20μmを超えない請求項1記載のはんだペーストとすることで達成される。
すなわち、はんだ粉末と拡散抑制合金粉末の粒径を20μm以下とすることによって、従来は多量のフラックスを使用することで濡れ性を向上させていたのを、小さな粒径の粉末であってもフラックスの使用量を減らして濡れ性を維持することができるという効果を生じる。
【0020】
一方、はんだ粉末および拡散抑制合金粉末が20μmより大きくなると、相互の粉末が溶けにくくなる。
また、上に述べた課題は、本発明の請求項3によれば、前記拡散抑制合金粉末の粒径が、前記はんだ粉末の粒径よりも小さい請求項1記載のはんだペーストとすることで達成される。
【0021】
すなわち、拡散抑制合金粉末の粒径がはんだ粉末の粒径と同程度かそれ以下の粒径とすることにより、両粉末を均一に混合することができるという効果を生じる。一方、拡散抑制合金粉末の方が大きいと、混合した両粉末での拡散抑制効果が、領域によってばらつきがでてくるので好ましくない。
【0022】
【発明の実施の形態】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
〔実施例1〕
図1は、本発明の原理説明図である。また、図2は、従来の技術での問題点を示す図である。
【0023】
ここで、符号1は電子部品の一例として半導体素子を、2は無電解Niめっき電極を、31は本発明のはんだペーストを、32は従来のはんだペーストを、311ははんだ粉末を、312は拡散抑制合金粉末を、313はフラックスを、4は無電解Niめっき電極上に形成されるCu−Zn−Ni化合物相を、5ははんだバンプを、6は酸化膜を、それぞれ示している。
【0024】
半導体素子1の上に形成した直径0.7mmの無電解Niめっき電極2に、Sn−3.5Agはんだ粉末(平均粒径20μm以下)に60Cu−40Zn拡散抑制合金粉末(平均粒径15μm以下)を2重量%添加し、フラックスと重量比で90:10で混合した本発明のはんだペースト31をスクリーン印刷し、続いてピーク温度250℃の窒素リフローによりはんだ付けを行った。
【0025】
こうして作製したサンプルについて、250℃のホットプレート上で15分加熱したものの拡散量を調査を行ったところ、Ni電極の拡散はほとんど認められなかった。これにより、Sn系はんだで懸念される無電解Niめっき電極2の液相拡散はSn−Pb共晶はんだと同等であり、良好な接合部を保持できることがわかった。
【0026】
比較のために、Sn−3.5Agはんだ粉末(平均粒径20μm以下)だけをフラックスと重量比で90:10で混合した従来のはんだペースト32を用いてスクリーン印刷し、続いてピーク温度250℃の窒素リフローによりはんだ付けしたサンプルについて、250℃のホットプレート上で15分加熱を行い、Ni電極の拡散量を調査を行ったところ、拡散量は、Cu−Zn粉末を添加したものと比較して2倍以上であった。
【0027】
また、10mm四方の半導体素子上に形成された直径110μm、ピッチ250μmの電極上に、スクリーン印刷により実施例1で用いた本発明のはんだペースト31をスクリーン印刷してはんだの突起電極を形成した。この半導体素子を、ビルドアップ基板に、ピーク温度250℃の窒素リフローにより接合した。
このサンプルについて、−25℃から125℃の温度サイクル試験を1000サイクルまで行ったが、Sn−Pb共晶はんだと同様に正常に動作した。
【0028】
因みに、2000サイクルではSn−Pb共晶はんだでは一部に誤動作が発生したが、本サンプルでは誤動作は発生しなかった。
〔実施例2〕
Sn−3.5Agはんだ粉末(平均粒径20μm以下)に60Cu−40Zn拡散抑制合金粉末(平均粒径15μm以下)を2重量%混合し、フラックスと重量比で90:10で混合した本発明のはんだペースト31を、エッチングで窪みを形成したSi基板にスクリーン印刷し、続いてピーク温度250℃の窒素リフローによりはんだボールを作製した。
【0029】
フラックスを滴下したCu基板上にこのはんだボールを載せ、ホットプレート上で250℃に加熱してはんだ付けを行ったサンプルについて、ASTM−B−545に準拠して濡れ性の評価を実施した。
その結果、Sn−3.5Agはんだの濡れ性が78%であったのに対し、拡散抑制合金粉末を添加した本発明のはんだペースト31の濡れ性は72%と、ほとんど同等であった。
【0030】
比較のために、特許文献3で用いたSn−3.5Ag−0.5Cu−1Znのはんだ粉末を用いて作製したはんだボールでは61%と低い値を示した。
この結果により、Cu−Zn拡散抑制合金粉末を添加する効果が明らかになった。
(付記1) Sn−AgまたはSn−Ag−Cuの少なくとも一つからなるはんだ粉末と、Cu−ZnまたはCu−Zn−Snの少なくとも一つからなる拡散抑制合金粉末と、フラックスとを含むことを特徴とするはんだペースト。
(付記2) 前記はんだ粉末と、前記拡散抑制合金粉末とのそれぞれの粒径が20μmを超えないことを特徴とする請求項1記載のはんだペースト。
(付記3) 前記拡散抑制合金粉末の粒径が、前記はんだ粉末の粒径よりも小さいことを特徴とする請求項1記載のはんだペースト。
(付記4) 請求項1記載のはんだペーストを用いて形成された突起電極を有することを特徴とする電子回路。
(付記5) 前記突起電極が、Niからなることを特徴とする請求項4記載の電子回路。
(付記6) 前記フラックスが、ロジンからなることを特徴とする請求項1記載のはんだペースト。
【0031】
【発明の効果】
本発明のはんだペーストを用いることによって、PbフリーのSn系はんだで懸念されている無電解Niめっきの液相拡散を、従来のSn−Pb共晶はんだと同等にでき、かつ、フラックスの使用量を抑えることで、信頼性の高いはんだ付け性を確保することができる。
【0032】
また、接合の信頼性も確保することが明らかとなり、安価な無電解Niめっきの使用を可能にするという効果があり、製品の高信頼化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理を説明する図。
【図2】従来の技術での問題点を示す図。
【符号の説明】
1 半導体素子
2 無電解Niめっき電極
31 本発明のはんだペースト
311 はんだ粉末
312 拡散抑制合金粉末
313 フラックス
32 Sn−Ag−Cu−Zn系はんだペースト
321 Sn−Ag−Cu−Zn系はんだ粉末
4 Cu−Zn−Ni化合物相
5 はんだバンプ
6 酸化膜

Claims (5)

  1. Sn−AgまたはSn−Ag−Cuの少なくとも一つからなるはんだ粉末と、
    Cu−ZnまたはCu−Zn−Snの少なくとも一つからなる拡散抑制合金粉末と、
    フラックスと
    を含むことを特徴とするはんだペースト。
  2. 前記はんだ粉末と、前記拡散抑制合金粉末とのそれぞれの粒径が20μmを超えない
    ことを特徴とする請求項1記載のはんだペースト。
  3. 前記拡散抑制合金粉末の粒径が、前記はんだ粉末の粒径よりも小さい
    ことを特徴とする請求項1記載のはんだペースト。
  4. 請求項1記載のはんだペーストを用いて形成された突起電極を有する
    ことを特徴とする電子回路。
  5. 前記突起電極が、Niからなる
    ことを特徴とする請求項4記載の電子回路。
JP2002339301A 2002-11-22 2002-11-22 はんだペーストと電子回路 Expired - Fee Related JP4168735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002339301A JP4168735B2 (ja) 2002-11-22 2002-11-22 はんだペーストと電子回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339301A JP4168735B2 (ja) 2002-11-22 2002-11-22 はんだペーストと電子回路

Publications (2)

Publication Number Publication Date
JP2004172540A true JP2004172540A (ja) 2004-06-17
JP4168735B2 JP4168735B2 (ja) 2008-10-22

Family

ID=32702279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339301A Expired - Fee Related JP4168735B2 (ja) 2002-11-22 2002-11-22 はんだペーストと電子回路

Country Status (1)

Country Link
JP (1) JP4168735B2 (ja)

Also Published As

Publication number Publication date
JP4168735B2 (ja) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100213695B1 (ko) 주석-비스무트 솔더 페이스트 및 고온 특성이 개량된 접속을 형성하는데 페이스트를 사용하는방법
JP5045673B2 (ja) 機能部品用リッドとその製造方法
JP3753168B2 (ja) 微小チップ部品接合用ソルダペースト
KR101233926B1 (ko) 솔더 페이스트
JP5142999B2 (ja) クリームはんだ及び電子部品のはんだ付け方法
EP1333957B1 (en) Lead-free solders
WO2010122764A1 (ja) はんだ材料および電子部品接合体
EP0953400B1 (en) Fatigue-resistant lead-free alloy
KR102156373B1 (ko) 솔더 페이스트
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP4722751B2 (ja) 粉末はんだ材料および接合材料
KR20180130002A (ko) 면 실장 부품의 솔더링 방법 및 면 실장 부품
WO2008056676A1 (fr) Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique
TWI695893B (zh) 銲錫膏
JP2003311469A (ja) ソルダペースト、電子部品およびステップ・ソルダリング方法
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2005340275A (ja) 電子部品接合体、その製造方法、およびそれを含む電子装置
JP2002185130A (ja) 電子回路装置及び電子部品
CN108284286B (zh) 用于芯片焊接的钎焊合金
JP4168735B2 (ja) はんだペーストと電子回路
JPH08192291A (ja) クリームはんだ
JP2005297011A (ja) ソルダーペーストおよび半田付け物品
JP2019155465A (ja) チップ部品接合用ソルダペースト
JP2006000909A (ja) はんだ材料および該はんだ材料を用いてはんだ付けされた電子部品
JP4471824B2 (ja) 高温はんだ及びクリームはんだ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees