JP2004172529A - 可撓性回路基板 - Google Patents

可撓性回路基板 Download PDF

Info

Publication number
JP2004172529A
JP2004172529A JP2002339092A JP2002339092A JP2004172529A JP 2004172529 A JP2004172529 A JP 2004172529A JP 2002339092 A JP2002339092 A JP 2002339092A JP 2002339092 A JP2002339092 A JP 2002339092A JP 2004172529 A JP2004172529 A JP 2004172529A
Authority
JP
Japan
Prior art keywords
semiconductor element
light
circuit board
flexible circuit
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002339092A
Other languages
English (en)
Other versions
JP3712067B2 (ja
Inventor
Yasufumi Hoshino
容史 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2002339092A priority Critical patent/JP3712067B2/ja
Publication of JP2004172529A publication Critical patent/JP2004172529A/ja
Application granted granted Critical
Publication of JP3712067B2 publication Critical patent/JP3712067B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体素子がフリップチップ実装される可撓性回路基板において、半導体素子に対する遮光構造を有する可撓性回路基板を提供する。
【解決手段】一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布され、この遮光性インクを覆うように可撓性の補強フィルムが接着される。他の遮光構造としては、上記他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性接着剤を有する可撓性の補強フィルムが接着されてなるか、又は半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布された可撓性の補強フィルムが、遮光性インク層が可撓性回路基板に対向するように接着されてなる構造を採用できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、可撓性回路基板に関し、特には半導体素子がフリップチップ実装される可撓性回路基板に関する。
【0002】
【従来技術】
近年の各種電気電子機器においては、機器の小型化、高速化に伴い半導体素子を、バンプを用いて回路基板に実装するフリップチップ実装が多く採用されるようになってきた。フリップチップ実装された半導体は、パッケージ型半導体とは異なり、半導体素子面が露出されて可撓性回路基板側に対向し実装されている。
【0003】
一方、可撓性回路基板は、ポリイミドフィルム或いはポリエステルフィルム等の可撓性絶縁フィルムに銅箔が張合わされた銅張積層板の銅箔に対するエッチング処理により回路配線パターンを形成するものであり、可撓性回路基板を透過して、半導体素子面に入射する光を遮る事が出来ないものであった。
【0004】
半導体素子に外乱光が入射すると光電効果により半導体素子の誤作動を引き起こすという不具合を生じる。
【0005】
特に、近年多く用いられるようになってきた撮像素子は、素子の一方の面から、撮像対象物からの光を受けなければならないため、この様な半導体の半導体素子面を好適に遮光する方法が求められてきている。
【0006】
このような半導体素子の遮光構造に関しては、特開平11−167154号公報の如く回路基板の裏面に遮光テープを貼る方法、両面型可撓性回路基板の一方の銅箔により遮光する方法、半導体素子面にアルミ皮膜を配して遮光する方法、半導体素子の接着部材に遮光性をもたせる方法などがある。
【0007】
【発明が解決しようとする課題】
可撓性回路基板の一方の面に、半導体素子を実装する可撓性回路基板においては、可撓性回路基板の半導体素子実装部に対応する他方の面には、基板剛性を確保し、機械的強度を確保する為に、補強フィルムが接着される。
【0008】
補強フィルムの接着後に、上記公報に記載の方法により、補強フィルムの上面に、更に、遮光の為に遮光テープを貼着したのでは、短小軽薄が求められる可撓性回路基板の特長を損ねることになり好ましくない。
【0009】
また、遮光テープに替えて、遮光インクの印刷による遮光層形成では、インク層が剥がれるか、削れて異物となり好ましくない。
【0010】
また、一般的には接着剤層を有する可撓性フィルムを部分的に打抜き、接着して補強板としているが、このような接着材層を有する従来の補強フィルムに遮光インクを印刷し、可撓性回路基板に貼着すると、遮光インクの乾燥熱処理時の熱により、接着剤が熱硬化してしまい、可撓性回路基板に対する十分な接着力を発揮し得ないという問題が生じる。
【0011】
また、両面型可撓性回路基板の一方の銅箔を遮光部材に用いる方法においては、回路収容においては両面型可撓性回路基板を必要としないにもかかわらず、遮光層を形成する為にのみ、高価な両面型銅張積層板を用い、両面の銅箔に対するフォトファブリケーション工程が必要となり、材料費、加工費ともに増加して、安価にこのような可撓性回路基板を提供することが困難である。
【0012】
また、半導体素子の接着剤に遮光性を持たせる方法においては、半導体素子に直接触れる接着剤には、不純物の混入は好ましい状態ではない為、信頼性を考慮すると最適な方法ではない。
【0013】
【課題を解決する為の手段】
上記の課題に対し、本発明においては、第一に、一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布され、更には、この遮光性インクを覆うように可撓性の補強フィルムが接着されてなる可撓性回路基板が提供される。
【0014】
また、第二の構造として、一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性接着剤を有する可撓性の補強フィルムが接着されてなる可撓性回路基板が提供される。
【0015】
更に、第三の構造として、一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布された可撓性の補強フィルムが、遮光性インク層が可撓性回路基板に対向するように接着されてなる可撓性回路基板が提供される。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0017】
図1は、本発明の第一の実施例であって、ポリイミドフィルム等の可撓性絶縁ベース材1の一方面には、半導体素子実装のための端子部2を有する銅箔等導電性金属層に対するエッチング処理によって形成された回路配線パターン3が形成されている。半導体素子実装部を除く回路配線パターン3には、必要に応じポリイミドフィルムの接着などにより表面保護層4が形成されている。
【0018】
そして、上記端子部2には、撮像素子等の半導体素子5がバンプ6によりフリップチップ実装されている。この半導体素子5は、絶縁ベース材1に対向する面に半導体回路が形成されている。
【0019】
可撓性絶縁ベース材1の他方の面であって、半導体素子5の搭載部位に対応する部位には、遮光性インクの印刷による遮光層7が形成されており、その遮光層7の外面には、接着剤8によりポリイミドフィルム等からなる補強フィルム9が接着されている。ここで、補強フィルム9には、従来から採用されている予め接着剤が被着形成された材料を用い、遮光層7が露出されない程度の大きさに打抜き加工されて、遮光層7に接着される。
【0020】
この構造によれば、半導体素子の遮光を遮光性インクの印刷のみの工程を付加するのみであり、従来から採用されている補強フィルムと接着技術を用いることが出来るとともに、遮光性インクを覆うように接着されるので遮光性インクの剥がれ、削れなどによって生じる異物のよる不具合が解消される。
【0021】
図2は、本発明の第二の実施例であって、可撓性絶縁ベース材1に他方の面であって、半導体素子5の搭載部位に対応する部位には、顔料などにより遮光性を付与した遮光性接着剤8Aを用いて、ポリイミドフィルム等からなる補強フィルム9が接着されている。
【0022】
ここで、補強フィルム9は、予め遮光性接着剤が被着形成されたポリイミドフィルム材料を用い、半導体素子5に対し外乱光の入射を排除するに十分な大きさに打抜き加工されて、可撓性絶縁ベース材1に接着される。
【0023】
この構造によれば、遮光性インクの印刷という工程を付加する事無く、撮像素子等の半導体素子に対する外乱光を遮光する事が出来る。
【0024】
図3は、本発明の第三の実施例であって、可撓性絶縁ベース材1の他方面には、半導体素子5に対し外乱光の入射を排除するに十分な大きさに打抜き加工され、一方の面に遮光性インク7が塗布されたポリイミドフィルム等の可撓性の補強フィルム9が、遮光性インク7が可撓性絶縁ベース材1に対向するように接着剤8により接着されている。
【0025】
ここで、上記補強フィルムを得る方法としては、ポリイミド等の可撓性補強フィルムの一方面に、遮光性インクをローラーコーター、ドクターバーコーター等各種塗工手法により塗工し被着形成し、乾燥させた後、接着剤を塗工するなどして接着剤層を遮光性インク表面に有する補強フィルムを製作し、その後、半導体素子5に対し外乱光の入射を排除するに十分な大きさに打抜き加工されて製作される。
【0026】
この構造によれば、遮光性接着剤といった特殊な接着剤を用いる事無く遮光構造を得る事が出来るとともに、印刷法に替えて、可撓性絶縁フィルムに対する遮光性インク層形成を塗工手法により行うので、印刷法で必要となる印刷版を不要とする事が可能となる。
【0027】
【発明の効果】
上述の通り、本発明によれば、従来から採用されている補強フィルムと接着技術を用いることが出来るとともに、遮光性インクを覆うように接着されるから遮光性インクの剥がれ、削れなどによって生じる異物のよる不具合が解消される。
【0028】
また、第二の構造によれば、遮光性インクの印刷という工程を付加する事無く、半導体素子に対する外乱光を遮光する事が出来る。
【0029】
更に、第三の構造によれば、遮光性接着剤といった特殊な接着剤を用いる事無く遮光構造を得る事が出来るとともに、印刷法で必要となる印刷版を不要とする事が可能となる。
【図面の簡単な説明】
【図1】本発明の第一の実施例を示す概念的断面構成図。
【図2】本発明の第二の実施例を示す概念的断面構成図。
【図3】本発明の第三の実施例を示す概念的断面構成図。
【符号の説明】
1:可撓性絶縁ベース材
2:端子部
3:回路配線パターン
4:表面保護層
5:半導体素子
6:バンプ
7:遮光性インク
8:接着剤
9:補強フィルム

Claims (3)

  1. 一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布され、更には、この遮光性インクを覆うように可撓性の補強フィルムが接着されてなる可撓性回路基板。
  2. 一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性接着剤を有する可撓性の補強フィルムが接着されてなる可撓性回路基板。
  3. 一方の面に半導体素子がフリップチップ実装される端子部を有すると共に、他方面には、半導体素子実装部に対応して半導体素子よりも広く遮光性インクが印刷塗布された可撓性の補強フィルムが、遮光性インク層が可撓性回路基板に対向するように接着されてなる可撓性回路基板。
JP2002339092A 2002-11-22 2002-11-22 可撓性回路基板 Expired - Fee Related JP3712067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002339092A JP3712067B2 (ja) 2002-11-22 2002-11-22 可撓性回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339092A JP3712067B2 (ja) 2002-11-22 2002-11-22 可撓性回路基板

Publications (2)

Publication Number Publication Date
JP2004172529A true JP2004172529A (ja) 2004-06-17
JP3712067B2 JP3712067B2 (ja) 2005-11-02

Family

ID=32702123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339092A Expired - Fee Related JP3712067B2 (ja) 2002-11-22 2002-11-22 可撓性回路基板

Country Status (1)

Country Link
JP (1) JP3712067B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091587A (ja) * 2006-09-30 2008-04-17 Nippon Chemicon Corp 光学機器モジュール
JP2010197983A (ja) * 2009-02-24 2010-09-09 Prime View Internatl Co Ltd 反射形表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091587A (ja) * 2006-09-30 2008-04-17 Nippon Chemicon Corp 光学機器モジュール
JP2010197983A (ja) * 2009-02-24 2010-09-09 Prime View Internatl Co Ltd 反射形表示装置
US9140953B2 (en) 2009-02-24 2015-09-22 E Ink Holdings Inc. Reflective display apparatus

Also Published As

Publication number Publication date
JP3712067B2 (ja) 2005-11-02

Similar Documents

Publication Publication Date Title
US5998291A (en) Attachment method for assembly of high density multiple interconnect structures
KR20180010890A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
US7382042B2 (en) COF flexible printed wiring board and method of producing the wiring board
KR20070101094A (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
WO2018235730A1 (ja) 表示モジュール
JP5567362B2 (ja) 表示装置及び電子機器
JP3341311B2 (ja) フレキシブル配線板およびその製造方法
JPS63310581A (ja) フイルム体及びそれを用いた素子並びにその製造方法
JP2004172529A (ja) 可撓性回路基板
JP4110391B2 (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP2009267109A (ja) フレキシブル配線基板、フレキシブル半導体装置および液晶表示装置
TW200522858A (en) Electromagnetic masking flexible circuit substrate
JPH11167154A (ja) フレキシブルプリント基板
JP2001209066A (ja) 液晶表示装置
JP2001119116A (ja) 液晶表示装置の接続構造
JP3694796B2 (ja) プリント配線板及びその製造方法
JP2001053413A (ja) 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
JP2003209141A (ja) フレキシブル配線基板及び半導体素子の実装方法
KR100688708B1 (ko) 인쇄회로기판의 제조방법
JPH04320087A (ja) プリント配線板
KR20040061604A (ko) E-bga 인쇄회로기판의 공동 내벽을 도금하는 방법
JPH0946027A (ja) プリント配線板のレジスト印刷方法
JP2850186B2 (ja) プリント配線板の製造方法
KR100740118B1 (ko) 플라즈마 디스플레이 장치와 이 장치에 적용되는 tcp
JP2000077564A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050809

R150 Certificate of patent or registration of utility model

Ref document number: 3712067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees