JP2004170909A - Electro-optical device and electronic equipment - Google Patents

Electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2004170909A
JP2004170909A JP2003321781A JP2003321781A JP2004170909A JP 2004170909 A JP2004170909 A JP 2004170909A JP 2003321781 A JP2003321781 A JP 2003321781A JP 2003321781 A JP2003321781 A JP 2003321781A JP 2004170909 A JP2004170909 A JP 2004170909A
Authority
JP
Japan
Prior art keywords
film
electro
layer
optical device
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003321781A
Other languages
Japanese (ja)
Other versions
JP4095518B2 (en
Inventor
Yoshifumi Tsunekawa
吉文 恒川
Hisaki Kurashina
久樹 倉科
Yuichi Shimizu
雄一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003321781A priority Critical patent/JP4095518B2/en
Priority to TW092128604A priority patent/TWI252363B/en
Priority to US10/690,241 priority patent/US7253795B2/en
Priority to CNB2003101030824A priority patent/CN1287214C/en
Priority to KR1020030076366A priority patent/KR100560873B1/en
Publication of JP2004170909A publication Critical patent/JP2004170909A/en
Application granted granted Critical
Publication of JP4095518B2 publication Critical patent/JP4095518B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device which can display images having high quality, such as higher brightness, by achieving a high aperture ratio/higher contrast. <P>SOLUTION: The electro-optical device is provided with, on a substrate, TFTs (Thin Film Transistors) (30), scanning lines (3a), data lines (6a), storage capacitors (70) and shielding layers (400), etc., while making a portion of a laminated structure. The respective components are formed in light shielding regions having a complementary relationship with regions where pixel electrodes (9a) are formed. As a result, the aperture ratio of the pixels is enhanced. <P>COPYRIGHT: (C)2004,JPO

Description

本発明は、液晶装置等の電気光学装置及び電子機器の技術分野に属する。また、本発明は電子ペーパ等の電気泳動装置やEL(エレクトロルミネッセンス)装置や電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display)等の技術分野にも属する。   The present invention belongs to the technical field of electro-optical devices such as liquid crystal devices and electronic devices. The present invention also belongs to the technical field such as an electrophoresis apparatus such as electronic paper, an EL (electroluminescence) apparatus, and an apparatus using an electron-emitting device (Field Emission Display and Surface-Conduction Electron-Emitter Display).

従来、一対の基板間に液晶等の電気光学物質を挟持してなり、これらを貫くように光を透過させることで、画像の表示が可能とされた液晶装置等の電気光学装置が知られている。ここで「画像の表示」とは、例えば、画素毎に、電気光学物質の状態を変化させることで、光の透過率を変化させ、画素毎に階調の異なる光が視認可能とすることにより実現される。   Conventionally, an electro-optical device such as a liquid crystal device in which an image can be displayed by interposing an electro-optical material such as a liquid crystal between a pair of substrates and transmitting light so as to penetrate them is known. I have. Here, “displaying an image” refers to, for example, changing the state of an electro-optical material for each pixel, thereby changing the light transmittance, and making light having different gradations visible for each pixel. Is achieved.

このような電気光学装置としては、前記一対の基板の一方の上に、マトリクス状に配列された画素電極、該画素電極間を縫うように設けられた走査線及びデータ線、加えて、画素スイッチング用素子としてTFT(Thin Film Transistor)等を備えることによって、アクティブマトリクス駆動可能なものが提供されている。このアクティブマトリクス駆動可能な電気光学装置では、前記のTFTは、画素電極及びデータ線間に備えられ両者間の導通を制御する。また、該TFTは、走査線及びデータ線と電気的に接続されている。これによれば、走査線を通じてTFTのON・OFFを制御するとともに、該TFTがONである場合において、データ線を通じて供給されてきた画像信号を画素電極に印加すること、すなわち画素毎に光透過率を変化させることが可能となる。   Such an electro-optical device includes, on one of the pair of substrates, pixel electrodes arranged in a matrix, scanning lines and data lines provided so as to sew between the pixel electrodes, and pixel switching. A device that can be driven in an active matrix by providing a TFT (Thin Film Transistor) or the like as an element for use is provided. In the electro-optical device capable of active matrix driving, the TFT is provided between the pixel electrode and the data line and controls conduction between the two. The TFT is electrically connected to a scanning line and a data line. According to this, ON / OFF of the TFT is controlled through the scanning line, and when the TFT is ON, the image signal supplied through the data line is applied to the pixel electrode, that is, light transmission is performed for each pixel. It is possible to change the rate.

以上のような電気光学装置では、上述のような各種構成が一方の基板上に作り込まれることになるが、これらを平面的に展開するとなると、大面積を要することとなり、画素開口率、すなわち、基板全面の領域に対する光が透過すべき領域の割合を低下せしめるおそれがある。したがって、従来においても、前述の各種要素を立体的に構成する手法、すなわち各種構成要素を層間絶縁膜を介することで積層させて構成する手法が採られていた。より具体的には、基板上に、まずTFT及び該TFTのゲート電極膜としての機能を有する走査線を形成し、その上にデータ線、更にその上に画素電極等というようである。このようにすれば、装置の小型化が達成されることに加え、各種要素の配置を適当に設定することにより、画素開口率の向上等を図ることもできる。例えば、特許文献1参照。   In the electro-optical device as described above, the various configurations as described above are formed on one substrate, but when these are developed in a plane, a large area is required, and the pixel aperture ratio, that is, In addition, there is a possibility that the ratio of the region through which light should pass through to the entire region of the substrate may be reduced. Therefore, in the related art, a method of three-dimensionally configuring the above-described various elements, that is, a method of laminating and configuring the various elements via an interlayer insulating film has been adopted. More specifically, a TFT and a scanning line having a function as a gate electrode film of the TFT are first formed on a substrate, a data line is formed thereon, and a pixel electrode is formed thereon. In this way, the size of the device can be reduced, and the aperture ratio of the pixels can be improved by appropriately setting the arrangement of various elements. For example, see Patent Document 1.

特開2002−156652号公報JP 2002-156652 A

ところで、このような電気光学装置においては、高品質な画像を表示するという基本的な要請があり、それを達成する上でもとりわけ、電気光学装置の高開口率化、画像の高コントラスト化等が求められている。ここで「開口率」とは、電気光学装置を構成する基板の全面積、あるいは基板上の画像表示領域の全面積に対する、光透過領域の面積の割合等で表すことが可能であり、この値が大きければ大きいほど、画像はより明るくなる。また、画像の高コントラスト化を達成するためには、例えば、前記のTFT及び画素電極に蓄積容量を電気的に接続することによって、該画素電極の電位保持特性を高めることなどが行われる。   By the way, in such an electro-optical device, there is a basic demand for displaying a high-quality image, and in order to achieve this, particularly, a high aperture ratio of the electro-optical device, a high contrast of an image, and the like are required. It has been demanded. Here, the “aperture ratio” can be expressed by the total area of the substrate constituting the electro-optical device, or the ratio of the area of the light transmitting region to the total area of the image display region on the substrate, and this value can be obtained. The larger is the brighter the image. Further, in order to achieve high contrast of an image, for example, a potential storage characteristic of the pixel electrode is enhanced by electrically connecting a storage capacitor to the TFT and the pixel electrode.

その一方で、電気光学装置においては、更なる小型化・高精細化や、高周波駆動が求められている。しかしながら、上述の高開口率化と小型化とを同時に達成しようとすることには困難が伴う。なぜなら、一定程度以上の明るさを有する画像を表示しようとすれば、一定程度以上の開口率は必要となるため、小型化に伴う基板面積の減少とは相反するように、光透過領域の面積はほぼ一定に保つ必要があるからである。つまり、この場合、実質的には、光透過領域の面積の増大が求められることになる。   On the other hand, in the electro-optical device, further miniaturization and higher definition and high-frequency driving are required. However, it is difficult to simultaneously achieve the above-described high aperture ratio and miniaturization. This is because, if an image having a certain brightness or higher is to be displayed, an aperture ratio of a certain level or more is required. Must be kept almost constant. That is, in this case, it is substantially required to increase the area of the light transmission region.

また、高開口率化を達成するためには、単に、光透過領域の面積を実質的に広げるだけではいけない。そうすると、周囲の構成に影響を及ぼすからである。例えば、前述のように、電気光学装置においては、高コントラスト化を実現するために蓄積容量が備えられることがあるが、このような蓄積容量の存在を前提として、高開口率化を達成するためには、該蓄積容量の狭小化を実現しなければならない。しかしながら、単に蓄積容量の狭小化を行うと、これを構成する一対の電極においては、その分に応じた高抵抗化を招くこととなり、その結果、これを原因としてクロストークや焼き付き等を発生させるという問題を新たに生じさせることになる。なお、従来においては、前記一対の電極は、ポリシリコンやWSi(タングステンシリサイド)等により形成される例があったが、これらの材料の抵抗値は決して低いとはいえないため、上述のような問題は更に深刻であった。   In addition, in order to achieve a high aperture ratio, it is not necessary to simply increase the area of the light transmission region. Doing so will affect the surrounding configuration. For example, as described above, in an electro-optical device, a storage capacitor may be provided in order to realize a high contrast. However, on the assumption that such a storage capacitor exists, a high aperture ratio is required. In order to achieve this, the storage capacity must be reduced. However, simply reducing the storage capacitance leads to a corresponding increase in the resistance of the pair of electrodes constituting the storage capacitor, and as a result, crosstalk and burn-in occur due to this. This causes a new problem. In the related art, the pair of electrodes has been formed of polysilicon, WSi (tungsten silicide), or the like. However, since the resistance of these materials cannot be said to be low, the above-described electrodes are used. The problem was even more serious.

あるいはまた、基板上には、上述の蓄積容量のほか、画素スイッチング用素子としてのTFTが備えられるが、高開口率化を実現するに際しては、該TFT、あるいはその半導体層に対する光入射が生じないようにしておく必要がある。このような光入射があると、半導体層において光リーク電流が発生して画像上にフリッカ等を生じさせるおそれがあるからである。そして、高開口率化を実現するにあたっては、一般的には、光透過領域の面積に比べて、遮光領域の面積が相対的に減少することになると考えられるから、上述のような問題はより深刻な面を有することになるのである。つまり、半導体層に対する光入射の危険はより大きくなる。   Alternatively, in addition to the storage capacitor described above, a TFT as a pixel switching element is provided on the substrate, but when realizing a high aperture ratio, light does not enter the TFT or its semiconductor layer. It is necessary to keep it. This is because such light incidence may cause a light leak current in the semiconductor layer and cause flicker or the like on an image. In realizing a high aperture ratio, it is generally considered that the area of the light shielding region is relatively reduced as compared with the area of the light transmitting region. It has a serious face. That is, the danger of light incidence on the semiconductor layer is greater.

以上のように、単に、光透過領域の面積を増大するといった対策では、高開口率化を達成することができず、当該目的を達成するためには、あらゆる面からの総合的な対策を行う必要がある。   As described above, simply increasing the area of the light transmitting region cannot achieve a high aperture ratio, and in order to achieve the object, comprehensive measures from all aspects are taken. There is a need.

本発明は、上記問題点に鑑みてなされたものであり、高開口率・高コントラスト化を達成することにより、より明るいなどの高い品質を備えた画像を表示可能な電気光学装置を提供することを課題とする。また、本発明は、そのような電気光学装置を具備してなる電子機器を提供することをも課題とする。   The present invention has been made in view of the above problems, and provides an electro-optical device capable of displaying an image with high quality such as a brighter image by achieving a high aperture ratio and a high contrast. As an issue. Another object of the present invention is to provide an electronic apparatus including such an electro-optical device.

本発明の電気光学装置は、上記課題を解決するために、基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、前記基板上には更に、前記薄膜トランジスタの半導体層より上層で且つ前記画素電極より下層で形成され、画素電位に電気的に接続された蓄積容量と、前記データ線及び前記画素電極間に配置された上側遮光膜とが、 前記積層構造の一部をなして備えられてなり、前記上側遮光膜は、画素開口領域の少なくとも角部を規定し、前記走査線及び前記データ線並びに前記蓄積容量は、遮光領域に形成されていることを特徴とする。   In order to solve the above-mentioned problems, an electro-optical device according to the present invention has a data line extending on a substrate in a first direction, a scanning line extending in a second direction intersecting the data line, and the data line. An electro-optical device comprising a pixel electrode and a thin film transistor arranged so as to correspond to an intersecting region of a line and the scanning line, forming a part of a laminated structure, further comprising a semiconductor of the thin film transistor on the substrate. A storage capacitor formed above the layer and below the pixel electrode and electrically connected to a pixel potential, and an upper light-shielding film disposed between the data line and the pixel electrode; Wherein the upper light-shielding film defines at least a corner of a pixel opening area, and the scanning line, the data line, and the storage capacitor are formed in the light-shielding area. To.

本発明の電気光学装置によれば、まず、走査線及びデータ線並びに画素電極及び薄膜トランジスタが備えられていることにより、アクティブマトリクス駆動可能である。また、当該電気光学装置では、前記の各種構成要素が積層構造の一部をなしていることにより、装置全体の小型化等を達成することができ、また、各種構成要素の適当な配置を実現することにより、画素開口率の向上を図ることもできる。   According to the electro-optical device of the present invention, first, since the scanning lines and the data lines, the pixel electrodes, and the thin film transistors are provided, active matrix driving can be performed. Further, in the electro-optical device, since the above-mentioned various components form a part of a laminated structure, miniaturization of the entire device can be achieved, and an appropriate arrangement of the various components is realized. By doing so, the pixel aperture ratio can be improved.

また、本発明では、遮光層が、データ線及び画素電極間に備えられていることにより、両者間で容量カップリングが生じることを未然に防止することが可能となる。すなわち、データ線の通電によって、画素電極における電位変動等が生じる可能性を低減することが可能となり、より高品質な画像を表示することが可能となる。   Further, in the present invention, since the light-shielding layer is provided between the data line and the pixel electrode, it is possible to prevent the occurrence of capacitive coupling between the two. That is, it is possible to reduce the possibility of the potential fluctuation or the like occurring in the pixel electrode due to the energization of the data line, and it is possible to display a higher quality image.

そして、本発明では特に、蓄積容量が備えられていることにより、画素電極における電位保持特性を向上させることができる。これにより、高コントラストの画像を表示することが可能となる。
また、本発明では、該蓄積容量を構成する誘電体膜が、酸化シリコン膜よりも高誘電率を有する膜を含む単層或いは複数の層から構成されているとよい。
In particular, according to the present invention, the provision of the storage capacitor can improve the potential holding characteristics of the pixel electrode. This makes it possible to display a high-contrast image.
Further, in the present invention, the dielectric film constituting the storage capacitor may be composed of a single layer or a plurality of layers including a film having a higher dielectric constant than a silicon oxide film.

したがって、本発明に係る蓄積容量では、従来に比べて、電荷蓄積特性がより優れており、これにより画素電極における電位保持特性を更に向上させることができ、もってより高品質の画像を表示することが可能となる。また、このように蓄積容量の容量値の増加を図れることから、該蓄積容量を構成する一対の電極の面積は、従来に比べて狭小化することが可能である。したがって、本発明によれば、高開口率化も同時に達成することができる。   Therefore, in the storage capacitor according to the present invention, the charge storage characteristics are more excellent than in the past, whereby the potential holding characteristics in the pixel electrode can be further improved, and a higher quality image can be displayed. Becomes possible. Further, since the capacitance value of the storage capacitor can be increased in this manner, the area of the pair of electrodes constituting the storage capacitor can be reduced as compared with the related art. Therefore, according to the present invention, a higher aperture ratio can be achieved at the same time.

更に加えて、本発明では、前記走査線、前記データ線及び前記薄膜トランジスタ並びに前記蓄積容量は、遮光領域に形成されている。これにより、光透過領域にほぼ一致する領域に、積層構造中の各種要素が位置しない構成が実現されることになり、本発明に係る電気光学装置は、極めて高い開口率を実現・維持することが可能となる。なお、このような構成において、前記蓄積容量が、遮光領域内に形成されるとしても、特段の支障が生じるわけではない。すなわち、第一に、蓄積容量については、これを遮光領域内に閉じ込めるように形成するにあたり、該蓄積容量を構成する一対の電極の平面的な広がりを多少抑制したとしても、該蓄積容量は、上述のように高誘電率材料を含む誘電体膜を備えており高い電荷蓄積特性を有れば、ほぼ所望の性能を発揮することができる。また第二に、遮光層は、前述の作用効果から明らかなように、少なくともデータ線を覆うように形成されていれば、所定の性能を発揮することが可能である。要すれば、本発明によれば、積層構造中の各種構成に要求される性能が如何なく発揮される(例えば、蓄積容量の設置による画像の高コントラスト化)のと同時に、これら各種構成が、遮光領域内に設置されていることにより、非常に高い開口率の実現・維持も可能となるのである。以上により、本発明の電気光学装置によれば、高開口率化・高コントラスト化を達成することにより、より明るいなどの高い品質を備えた画像を表示可能となる。   In addition, in the present invention, the scanning line, the data line, the thin film transistor, and the storage capacitor are formed in a light shielding region. As a result, a configuration in which various elements in the laminated structure are not located in a region substantially coinciding with the light transmission region is realized, and the electro-optical device according to the present invention realizes and maintains an extremely high aperture ratio. Becomes possible. In such a configuration, even if the storage capacitor is formed in the light-shielding region, no particular problem occurs. That is, first, regarding the storage capacitor, in forming the storage capacitor so as to be confined in the light-shielding region, even if the planar spread of the pair of electrodes constituting the storage capacitor is somewhat suppressed, the storage capacitor is: As described above, if a dielectric film including a high dielectric constant material is provided and high charge storage characteristics are provided, almost desired performance can be exhibited. Second, as is clear from the above-described effects, the light-shielding layer can exhibit predetermined performance as long as it is formed so as to cover at least the data lines. If necessary, according to the present invention, the performance required for the various components in the laminated structure is fully exhibited (for example, high contrast of an image by installing a storage capacitor), and at the same time, these various components are By being installed in the light shielding area, it is possible to realize and maintain a very high aperture ratio. As described above, according to the electro-optical device of the present invention, by achieving a high aperture ratio and a high contrast, it is possible to display an image having a higher quality such as a brighter image.

なお、本発明にいう「高誘電率材料」としては、後述する窒化シリコンの他、TaOx(酸化タンタル)、BST(チタン酸ストロンチウムバリウム)、PZT(チタン酸ジルコン酸塩)、TiO(酸化チタン)、ZiO(酸化ジルコニウム)、HfO(酸化ハフニウム)及びSiON(酸窒化シリコン)及びSiN(窒化シリコン)のうち少なくとも一つを含んでなる絶縁材料等を挙げることができる。特に、TaOx、BST、PZT、TiO、ZiO及びHfOといった高誘電率材料を使用すれば、限られた基板上領域で容量値を増大できる。あるいは、SiO(酸化シリコン)、SiON(酸窒化シリコン)及びSiNといったシリコンを含む材料を使用すれば、層間絶縁膜等におけるストレス発生を低減できる。 As the “high dielectric constant material” in the present invention, in addition to silicon nitride described later, TaOx (tantalum oxide), BST (strontium barium titanate), PZT (zirconate titanate), TiO 2 (titanium oxide) ), ZiO 2 (zirconium oxide), HfO 2 (hafnium oxide), and an insulating material containing at least one of SiON (silicon oxynitride) and SiN (silicon nitride). In particular, it increases TaOx, BST, PZT, if using a high dielectric constant material such as TiO 2, ZiO 2 and HfO 2, the capacitance value on a limited substrate region. Alternatively, when a material containing silicon such as SiO 2 (silicon oxide), SiON (silicon oxynitride), and SiN is used, generation of stress in an interlayer insulating film or the like can be reduced.

本発明の電気光学装置の一態様では、前記上側遮光膜と同一膜で形成され、前記薄膜トランジスタと前記画素電極間とを電気的に接続するための遮光性の中継膜を備え、前記遮光膜と前記中継膜とで前記画素開口領域を規定する。   In one embodiment of the electro-optical device of the present invention, the electro-optical device includes a light-shielding relay film formed of the same film as the upper light-shielding film and electrically connecting the thin film transistor and the pixel electrode. The pixel aperture region is defined by the relay film.

この態様によれば、開口領域を好適に規定することが可能である。また、薄膜トランジスタと画素電極とを電気的に接続するための遮光性の中継層が、前記遮光膜と同一に形成されていることにより、両者間の電気的接続をより良好に行うことができる。例えば、該中継層及び遮光膜を、画素電極を構成するITO等と相性のよい材料で構成すること等が考えられる。
本発明の電気光学装置の一態様では、前記上側遮光膜は、前記蓄積容量を成す一方の電極に接続されるとよい。この態様によれば、より柔軟な積層構造を構築することができる。例えば本態様にいう「蓄積容量の一方の電極」を固定電位としたい場合には、遮光膜を固定電位の電源に接続する等の対策をとることにより、該電極を固定電位に維持することが可能となる。
According to this aspect, it is possible to suitably define the opening area. In addition, since the light-shielding relay layer for electrically connecting the thin film transistor and the pixel electrode is formed in the same manner as the light-shielding film, the electrical connection between the two can be performed more favorably. For example, it is conceivable that the relay layer and the light shielding film are made of a material compatible with ITO or the like forming the pixel electrode.
In one aspect of the electro-optical device according to the aspect of the invention, the upper light-shielding film may be connected to one electrode forming the storage capacitor. According to this aspect, a more flexible laminated structure can be constructed. For example, when it is desired to set the “one electrode of the storage capacitor” in this embodiment to a fixed potential, it is possible to maintain the electrode at a fixed potential by taking measures such as connecting the light-shielding film to a fixed potential power supply. It becomes possible.

また、本発明は、前記画素電極は、チタン又はその化合物を介して前記積層構造中の他の層と電気的に接続されているとよい。   In the present invention, the pixel electrode may be electrically connected to another layer in the stacked structure via titanium or a compound thereof.

この構成によれば、画素電極及びこれに接続される積層構造中の他の層(例えば、蓄積容量を構成する一対の電極の少なくとも一方や、後述する中継層等を想定することができる。)との電気的接続を良好に行うことができる。というのも、該画素電極は、通常、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)等の透明導電性材料からなるから、仮に、これとアルミニウム等とを接触させると、いわゆる電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。しかるに、本態様においては、画素電極は、チタン又はその化合物を介して前記他の層と接続されているから、上述のような不具合が発生しないのである。   According to this configuration, the pixel electrode and another layer in the laminated structure connected to the pixel electrode (for example, at least one of a pair of electrodes forming a storage capacitor, a relay layer described later, and the like can be assumed). Good electrical connection with the device. This is because the pixel electrode is usually made of a transparent conductive material such as ITO (Indium Tin Oxide) and IZO (Indium Zinc Oxide), and if this is brought into contact with aluminum or the like, so-called electrolytic corrosion will occur. As a result, a favorable electrical connection cannot be realized due to disconnection of aluminum or insulation due to formation of alumina. However, in this embodiment, since the pixel electrode is connected to the other layer via titanium or a compound thereof, the above-described problem does not occur.

この態様では、前記画素電極の下地として配置された層間絶縁膜が、前記積層構造の一部を更になしており、該層間絶縁膜には、前記画素電極との電気的接続を図るためのコンタクトホールが形成されており、該コンタクトホールの少なくとも内表面には、前記チタン又はその化合物を含む膜が形成されているように構成するとよい。   In this aspect, the interlayer insulating film disposed as a base of the pixel electrode further forms a part of the laminated structure, and the interlayer insulating film has a contact for electrical connection with the pixel electrode. Preferably, a hole is formed, and a film containing the titanium or a compound thereof is formed on at least the inner surface of the contact hole.

このような構成によれば、まず、上述のような電蝕についての懸念のない、画素電極及び他の層間の電気的接続を図ることができる。また、これと同時に、本構成では、画素電極及び他の層間にはコンタクトホールが介在しているから、積層構造中における両者間のより適正な配置、あるいはレイアウトの自由度向上等を図ることができる。また、このことは同時に、積層構造中の各種構成の適正配置、より具体的には、遮光領域に各種構成を閉じ込めるような配置を行い、光透過領域を広げるという、上述の目指すところをよりよく実現できることをも意味するから、本発明の目的たる高開口率の実現・維持等に大きく貢献する。   According to such a configuration, first, electrical connection between the pixel electrode and other layers can be achieved without concern about the above-described electrolytic corrosion. At the same time, in the present configuration, since a contact hole is interposed between the pixel electrode and the other layers, it is possible to achieve more appropriate arrangement between the two in the laminated structure, or to improve the degree of freedom in layout. it can. In addition, at the same time, the proper arrangement of the various components in the laminated structure, more specifically, the arrangement that confine the various components in the light-shielding region, and the light transmission region is widened, better achieve the above-mentioned goal. Since it also means that it can be realized, it greatly contributes to the realization and maintenance of a high aperture ratio which is the object of the present invention.

更には、本構成では、コンタクトホールの少なくとも内表面に、前記チタン又はその化合物を含む膜、すなわち比較的に優れた遮光性能を有する膜が形成されていることから、該コンタクトホールを原因とする光抜け等を未然に防止することができる。すなわち、当該膜が、光を吸収等することによって、コンタクトホールの空洞部分を突き抜けてくる光の進行を遮ることが可能となるのである。これにより、画像上に光漏れ等を生じさせるおそれが殆どなくなる。また、同じ理由から、薄膜トランジスタ、ないしその半導体層の耐光性を高めることができる。これにより、該半導体層に光が入射した場合における光リーク電流の発生を抑止し、これに起因する画像上のフリッカ等の発生を未然に防止することが可能となる。以上により、本構成によれば、より品質の高い画像を表示することが可能となる。   Furthermore, in the present configuration, at least on the inner surface of the contact hole, a film containing the titanium or the compound thereof, that is, a film having relatively excellent light-shielding performance is formed. Light leakage or the like can be prevented beforehand. That is, the film absorbs light or the like, so that the light that penetrates through the cavity of the contact hole can be blocked. Thereby, there is almost no possibility that light leakage or the like may occur on the image. Further, for the same reason, the light resistance of the thin film transistor or its semiconductor layer can be improved. This makes it possible to suppress the occurrence of light leakage current when light enters the semiconductor layer, and to prevent the occurrence of flicker or the like in an image due to the light leakage current. As described above, according to the present configuration, it is possible to display a higher quality image.

本発明の電気光学装置の他の態様では、前記データ線は、前記蓄積容量を構成する一対の電極の一方と同一膜として形成されている。   In another aspect of the electro-optical device of the present invention, the data line is formed as the same film as one of the pair of electrodes constituting the storage capacitor.

この態様によれば、前記データ線と前記蓄積容量を構成する一対の電極の一方とは、同一膜として、換言すれば、同一層に、あるいは製造工程段階で同時に形成されている。これにより、例えば、両者を別々の層に形成し且つ両者間を層間絶縁膜で隔てるという手段をとる必要がなく、積層構造の高層化を防止することが可能となる。この点、本発明においては、積層構造中にデータ線及び画素電極間に前記したシールド層が形成され、その分の高層化が予定されていることを鑑みると、非常に有益である。なぜなら、余りに多層化した積層構造では製造容易性や製造歩留まり率を害するからである。なお、本態様のように、データ線及び前記一対の電極のうちの一方を同時に形成したとしても、該膜に対して適当なパターニング処理を実施すれば、両者間の絶縁を図ることはでき、この点について特に問題となるようなことはない。   According to this aspect, the data line and one of the pair of electrodes forming the storage capacitor are formed as the same film, in other words, in the same layer or simultaneously in the manufacturing process. Thus, for example, it is not necessary to form both in separate layers and to separate them with an interlayer insulating film, and it is possible to prevent the stacked structure from having a higher layer. In this regard, the present invention is very advantageous in view of the fact that the above-mentioned shield layer is formed between the data line and the pixel electrode in the laminated structure, and the height is expected to be increased accordingly. The reason is that an excessively multi-layered structure impairs manufacturability and a manufacturing yield rate. Even if one of the data line and the pair of electrodes is formed at the same time as in the present embodiment, insulation can be achieved between the two by performing an appropriate patterning process on the film. There is no particular problem in this regard.

なお、本態様の記載から逆に明らかとなるように、本発明においては、データ線と蓄積容量を構成する一対の電極の少なくとも一方とを同一膜として形成する必要は必ずしもない。すなわち、両者を別々の層として形成してよい。   As will be apparent from the description of the present embodiment, in the present invention, it is not always necessary to form the data line and at least one of the pair of electrodes constituting the storage capacitor as the same film. That is, both may be formed as separate layers.

本発明の電気光学装置の他の態様では、前記蓄積容量を構成する一対の電極の少なくとも一方と前記画素電極を電気的に接続する中継層が前記積層構造の一部として更に備えられている。   In another aspect of the electro-optical device of the present invention, a relay layer for electrically connecting at least one of the pair of electrodes constituting the storage capacitor and the pixel electrode is further provided as a part of the laminated structure.

この態様によれば、前記積層構造の一部をそれぞれ構成する、画素電極と蓄積容量の一対の電極の一方とは、同じく積層構造の一部を構成する中継層によって電気的に接続されることになる。具体的には、コンタクトホールの形成等によればよい。これにより、例えば、本態様に係る中継層を二層構造とするとともに、その上層は画素電極の材料として通常使用される透明導電性材料の一例たるITO(Indium Tin Oxide)と相性のよい材料で構成し、その下層は蓄積容量を構成する一対の電極の一方と相性のよい材料で構成する等の柔軟な構成を採ることが可能となり、画素電極に対する電圧の印加、あるいは該画素電極おける電位の保持をより好適に実現することができる。   According to this aspect, the pixel electrode and one of the pair of electrodes of the storage capacitor, which respectively constitute a part of the laminated structure, are electrically connected by the relay layer which also constitutes a part of the laminated structure. become. Specifically, the contact hole may be formed. Thus, for example, the relay layer according to this embodiment has a two-layer structure, and the upper layer is made of a material compatible with ITO (Indium Tin Oxide), which is an example of a transparent conductive material generally used as a material for a pixel electrode. The lower layer can adopt a flexible structure such as a material compatible with one of the pair of electrodes constituting the storage capacitor, and can apply a voltage to the pixel electrode or a potential of the pixel electrode. Holding can be realized more suitably.

また、このような「中継層」を設けることは、画素電極及び蓄積容量の配置の適正化を図る上で好ましい。すなわち、本態様によっても、可能な限り光透過領域を広げるべく、中継層及び蓄積容量の配置を工夫することが可能であるから、より高い開口率を達成することができる。   Providing such a “relay layer” is preferable for optimizing the arrangement of the pixel electrodes and the storage capacitors. That is, according to the present embodiment, the arrangement of the relay layer and the storage capacitor can be devised so as to expand the light transmission region as much as possible, so that a higher aperture ratio can be achieved.

本発明の電気光学装置の他の態様では、前記中継層は、アルミニウム膜及び窒化膜からなる。   In another aspect of the electro-optical device according to the invention, the relay layer includes an aluminum film and a nitride film.

この態様によれば、例えば、画素電極がITOからなる場合において、これとアルミニウムとを直接に接触させると、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等が発生するため、好ましくないことに鑑みるに、本態様では、ITOとアルミニウムとを直接に接触させるのではなく、ITOと窒化膜、例えば窒化チタン膜とを接触させることにより、画素電極及び中継層、ひいては蓄積容量との電気的接続を実現することができる。このように、本構成は、上述にいう「相性のよい材料」の一例を提供している。   According to this aspect, for example, when the pixel electrode is made of ITO and this is brought into direct contact with aluminum, electrolytic corrosion occurs between the two, and disconnection of aluminum or insulation due to the formation of alumina or the like occurs. In view of the fact that it is not preferable, in this aspect, the pixel electrode and the relay layer are not brought into direct contact with the aluminum, but by bringing the ITO into contact with a nitride film, for example, a titanium nitride film. As a result, electrical connection with the storage capacitor can be realized. As described above, the present configuration provides an example of the above-mentioned “material having good compatibility”.

また、窒化シリコン膜は、水分の浸入ないし拡散をせき止める作用に優れているから、薄膜トランジスタの半導体層に対する水分浸入を未然に防止することが可能となる。本態様では、中継層が窒化膜を含んでいることにより、上述の作用を得ることができ、これにより、薄膜トランジスタのスレッショルド電圧が上昇するという不具合の発生を極力防止することが可能となる。   In addition, since the silicon nitride film has an excellent effect of blocking the intrusion or diffusion of moisture, it is possible to prevent moisture from entering the semiconductor layer of the thin film transistor. In the present aspect, the above-described operation can be obtained by including the nitride film in the relay layer, thereby making it possible to prevent the occurrence of a problem that the threshold voltage of the thin film transistor increases as much as possible.

このように中継層を備える態様では、前記遮光層は、前記中継層と同一膜として形成されているように構成するとよい。   In the aspect including the relay layer as described above, the light-shielding layer may be configured to be formed as the same film as the relay layer.

このような構成によれば、中継層と前記シールド層とが同一膜として形成されていることにより、両構成を同時に形成することが可能となり、その分の製造工程の簡略化、あるいは製造コストの低廉化等を図ることができる。   According to such a configuration, since the relay layer and the shield layer are formed as the same film, it is possible to simultaneously form both configurations, thereby simplifying the manufacturing process or reducing the manufacturing cost. Cost reduction can be achieved.

また、本態様に係る構成と、前述したデータ線及び蓄積容量を構成する一対の電極の一方を同一膜として形成する態様とを併せもつ態様では、データ線、蓄積容量、中継層及び画素電極の配置態様、とりわけ積層順序等が好適となり、上述の作用効果はより効果的に享受される。   Further, in an embodiment having both the configuration according to this embodiment and the above-described embodiment in which one of the pair of electrodes forming the data line and the storage capacitor is formed as the same film, the data line, the storage capacitor, the relay layer, and the pixel electrode The arrangement mode, in particular, the stacking order and the like become suitable, and the above-described functions and effects can be more effectively enjoyed.

さらに特に、本態様に係る構成と、上述の中継層が窒化膜を含む構成と併せもつ態様によれば、遮光層もまた、窒化膜を含むこととなる。したがって、前述したような薄膜トランジスタの半導体層に対する水分浸入作用を、基板の面についてより広範に得ることが可能となる。したがって、薄膜トランジスタの長期運用という作用効果を、より効果的に享受することが可能となる。   More particularly, according to the aspect in which the configuration according to this aspect and the above-described relay layer include the configuration including a nitride film, the light-shielding layer also includes the nitride film. Therefore, the above-described action of infiltrating moisture into the semiconductor layer of the thin film transistor can be obtained more widely on the surface of the substrate. Therefore, the effect of long-term operation of the thin film transistor can be more effectively enjoyed.

なお、本態様の記載から逆に明らかとなるように、本発明においては、遮光層と中継層とを同一膜として形成する必要は必ずしもない。すなわち、両者を別々の層として形成してよい。   As will be apparent from the description of the present embodiment, in the present invention, it is not always necessary to form the light-shielding layer and the relay layer as the same film. That is, both may be formed as separate layers.

本発明の電気光学装置の他の態様では、前記走査線、前記データ線、及び前記蓄積容量を構成する一対の電極の少なくとも一つは、遮光性材料からなり、前記少なくとも一つは、前記積層構造中にあって、内蔵遮光膜を構成している。   In another aspect of the electro-optical device of the present invention, at least one of the scanning line, the data line, and a pair of electrodes forming the storage capacitor is made of a light-shielding material, and the at least one of the stacked In the structure, a built-in light shielding film is formed.

この態様によれば、基板上の積層構造を構成する各種要素が遮光性材料からなり、光透過領域を規定する遮光膜を形成している。これにより、基板上には、いわゆる「内蔵遮光膜」が備えられていることになり、薄膜トランジスタの半導体層に対する光入射によって、光リーク電流を発生させ、画像上にフリッカ等を生じさせるという事態を未然に回避することが可能となる。すなわち、薄膜トランジスタないしその半導体層に対する耐光性を向上させることができる。ちなみに、薄膜トランジスタを、基板上の最下層、あるいはそれに近い層に形成するならば、前記の走査線、データ線及び蓄積容量は、いずれも該薄膜トランジスタの上側に形成されることになるから、これらからなる遮光膜は、「上側遮光膜」と呼ぶことが可能である。   According to this aspect, various elements constituting the laminated structure on the substrate are made of a light-shielding material, and form a light-shielding film that defines a light-transmitting region. As a result, a so-called “built-in light-shielding film” is provided on the substrate, and light incident on the semiconductor layer of the thin film transistor causes a light leak current to generate a flicker on an image. It is possible to avoid it beforehand. That is, light resistance to the thin film transistor or its semiconductor layer can be improved. By the way, if the thin film transistor is formed in the lowermost layer on the substrate or a layer close to the lowermost layer, the scanning line, the data line, and the storage capacitor are all formed on the upper side of the thin film transistor. Such a light-shielding film can be referred to as an “upper light-shielding film”.

なお、本態様にいう「遮光性材料」とは、例えばTi(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。また、この「遮光性材料」には、アルミニウム(Al)も含まれてよい。   Note that the “light-shielding material” in the present embodiment refers to at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). It comprises a metal simple substance, an alloy, a metal silicide, a polysilicide, and a laminate of these. The “light-shielding material” may also include aluminum (Al).

また、本態様においては特に、前記の各種要素のすべてが、「内蔵遮光膜」を構成してよいことは勿論であるが、好ましくは、互いに交差する方向に延在する二つの要素の少なくとも一組が、該「内蔵遮光膜」を構成するようにするとよい。例えば、前記走査線が延在する第2方向に沿うように容量線が形成されており、該容量線の一部が、前記蓄積容量を構成する一対の電極の一方であるというような場合においては、当該容量線及び前記データ線が遮光性材料からなり、これらが「内蔵遮光膜」を構成しているというような構成とすると好ましい。このような構成によれば、「内蔵遮光膜」の形状は格子状となり、前記の画素電極の配列態様として通常採られるマトリクス状配列に好適に対応させることが可能となるからである。   Further, in this embodiment, in particular, all of the above-described various elements may constitute the “built-in light-shielding film”, but preferably, at least one of the two elements extending in the direction intersecting with each other is preferable. The set may constitute the “built-in light shielding film”. For example, in a case where a capacitor line is formed along a second direction in which the scanning line extends, and a part of the capacitor line is one of a pair of electrodes forming the storage capacitor, It is preferable that the capacitance line and the data line are made of a light-shielding material, and these constitute a “built-in light-shielding film”. According to such a configuration, the shape of the “built-in light-shielding film” has a lattice shape, and it is possible to suitably correspond to the matrix arrangement which is usually adopted as the arrangement mode of the pixel electrodes.

本発明の電気光学装置の他の態様では、前記蓄積容量を構成する一対の電極の一方は、前記第2方向に沿うように形成された容量線の一部を構成するとともに、該容量線は、低抵抗膜を含む多層膜からなる。   In another aspect of the electro-optical device of the present invention, one of the pair of electrodes forming the storage capacitor forms a part of a capacitance line formed along the second direction, and the capacitance line is And a multilayer film including a low resistance film.

この態様によれば、まず、蓄積容量を構成する一対の電極の一方(以下、簡単のため「一方電極」ということがある。)が、第2方向、すなわち走査線の形成方向に沿うように形成された容量線の一部を構成する。これにより、例えば、前記一方電極を固定電位とするためには、画素ごとに設けられ得る蓄積容量の一方電極それぞれに対して、これらを固定電位とするための導電材等を個別的に設ける必要などはなく、容量線ごとに固定電位源に接続するなどという態様を採用すればよい。したがって、本態様によれば、製造工程の簡略化、あるいは製造コストの低廉化等を図ることができる。   According to this aspect, first, one of the pair of electrodes constituting the storage capacitor (hereinafter, sometimes referred to as “one electrode” for simplicity) is arranged so as to be along the second direction, that is, the direction in which the scanning lines are formed. It constitutes a part of the formed capacitance line. Thus, for example, in order to set the one electrode to a fixed potential, it is necessary to separately provide a conductive material or the like for setting the fixed potential to each of the one electrodes of the storage capacitor that can be provided for each pixel. There is no such a case, and it is only necessary to adopt a mode in which each capacitor line is connected to a fixed potential source. Therefore, according to this aspect, the manufacturing process can be simplified, the manufacturing cost can be reduced, and the like.

また、本態様では特に、容量線が低抵抗膜を含む多層膜からなる。このような構成によれば、容量線の高機能化(例えば、該容量線がもつ固定電位側容量電極としての機能に加えて、他の機能を併せ持たせること等)を実現することができる。特に、本発明における当該多層膜には、低抵抗膜、すなわち例えば、アルミニウム、銅、クロム等の金属単体、又はこれらを含む材料等、従来のポリシリコンやWSiに比べてその電気抵抗が低い材料が含まれるから、高い電気伝導度を達成することが可能となる。そして、この高い電気伝導度の達成により、本態様では、容量線の狭小化、すなわち蓄積容量の狭小化を、特別な制約を伴うことなく実現することができる。したがって、本態様は、開口率の向上を図る上でも大きく資することになる。言い換えると、従来において、容量線を狭小化すると生じていた高抵抗化に起因するクロストークの発生や焼き付き等の発生を防止することが可能となる。   Further, in this embodiment, particularly, the capacitance line is formed of a multilayer film including a low resistance film. According to such a configuration, the function of the capacitor line can be enhanced (for example, in addition to the function as the fixed potential side capacitor electrode of the capacitor line, other functions can be realized). . In particular, the multilayer film according to the present invention includes a low-resistance film, that is, a material having a lower electric resistance than conventional polysilicon or WSi, such as a simple metal such as aluminum, copper, and chromium, or a material containing these metals. , It is possible to achieve high electrical conductivity. And, by achieving this high electrical conductivity, in this embodiment, the narrowing of the capacitance line, that is, the narrowing of the storage capacitance can be realized without any special restriction. Therefore, this embodiment greatly contributes to improving the aperture ratio. In other words, it is possible to prevent the occurrence of crosstalk or burn-in due to the increase in resistance, which has conventionally occurred when the capacitance line is narrowed.

また、本態様における容量線は上述の低抵抗膜を含む多層膜からなるから、該低抵抗膜に加え、薄膜トランジスタに対する光入射を防止しうる光遮蔽機能を実現するための他の材料からなる膜を、該容量線の構成要素として併せもたせることが可能となる。   In addition, since the capacitance line in this embodiment is formed of a multilayer film including the above-described low-resistance film, in addition to the low-resistance film, a film made of another material for realizing a light shielding function capable of preventing light from entering the thin film transistor. Can be additionally provided as a component of the capacitance line.

さらに、本発明のように容量線を多層膜から構成すると、蓄積容量としての機能を安定化させることが可能となる。すなわち例えば、上で例示した低抵抗化という目的のみを達成するのであれば、そのような材料一層のみで容量線を構成すればよいのであるが、それでは蓄積容量として本来有すべきコンデンサとしての機能を十分に果たしえない場合があるのである。しかるに、本発明においては、上述のように、2層以上の膜から容量線が構成されることにより、その一の層において何らかの特別な機能をもたせる材料を用いたとしても、他の層において蓄積容量としての機能を果たすべき材料を補償的に用いることができるから、上述のような問題が発生しない。   Further, when the capacitance line is formed of a multilayer film as in the present invention, the function as a storage capacitor can be stabilized. That is, for example, if only the purpose of reducing the resistance as exemplified above is to be achieved, the capacitance line may be constituted by only one such material. May not be fully fulfilled. However, according to the present invention, as described above, since the capacitance line is composed of two or more layers, even if a material having some special function is used in one layer, the capacitance line is accumulated in another layer. Since the material that should function as a capacitor can be used in a compensated manner, the above-described problem does not occur.

なお、本発明においては、容量線において上述のような多機能化が図れるため、電気光学装置の設計の自由度もまた向上することになる。   In the present invention, since the above-described multi-functionality can be achieved in the capacitance line, the degree of freedom in designing the electro-optical device is also improved.

本発明の電気光学装置の他の態様では、前記容量線は、その上層に前記低抵抗膜を有するとともに、その下層に光吸収性の材料からなる膜を有する。   In another aspect of the electro-optical device according to the present invention, the capacitance line has the low-resistance film in an upper layer and a film made of a light-absorbing material in a lower layer.

この態様によれば、容量線において、以下に述べるような多機能化が図られることになる。まず、容量線の上層は、前記低抵抗膜を有することとなるから、例えば、該上層側から光が入射する場合を想定すると、該光は当該低抵抗膜の表面で反射されることになり、これが薄膜トランジスタに直接に至ろうとするのを未然に防止することが可能となる。これは、当該材料が一般に高い光反射率を有することに基づく。   According to this aspect, multi-functionalization as described below is achieved in the capacitance line. First, since the upper layer of the capacitance line has the low resistance film, for example, assuming that light is incident from the upper layer side, the light is reflected on the surface of the low resistance film. It is possible to prevent this from directly going to the thin film transistor. This is based on the fact that the material generally has a high light reflectance.

他方、容量線の下層は、例えばポリシリコン等の光吸収性の材料からなるから、例えば、電気光学装置内部に入射した後、前記低抵抗膜の表面、あるいは前記データ線の下面等で反射するなどの結果発生する、いわゆる迷光が、薄膜トランジスタに至ろうとするのを未然に防止することが可能となる。すなわち、そのような迷光の全部又は一部は、容量線の下層で吸収されることになるから、該迷光が薄膜トランジスタに至る可能性を低減することが可能となるのである。   On the other hand, since the lower layer of the capacitance line is made of a light-absorbing material such as polysilicon, for example, after being incident inside the electro-optical device, it is reflected on the surface of the low-resistance film or the lower surface of the data line. Thus, it is possible to prevent so-called stray light generated as a result of trying to reach the thin film transistor. That is, all or a part of such stray light is absorbed in the lower layer of the capacitor line, so that the possibility that the stray light reaches the thin film transistor can be reduced.

なお、本発明においては、容量線が「多層膜からなる」ことが前提であるから、例えば、本態様において、容量線の上層にアルミニウム、その下層にポリシリコンが存在するとしても、該アルミニウムの更に上層に別の材料からなる膜が存在し、若しくは、該ポリシリコンの更に下層に別の材料からなる膜が存在し、又は、該アルミニウム及び該ポリシリコンの間に別の材料からなる膜が存在するといった形態等であってもよいことは言うまでもない。また、場合により、上から順に、アルミニウム、ポリシリコン及びアルミニウム等といった構造であっても勿論よい。   Note that, in the present invention, it is assumed that the capacitance line is “composed of a multilayer film”. For example, in this embodiment, even if aluminum exists in the upper layer of the capacitance line and polysilicon exists in the lower layer, Further, a film made of another material exists in an upper layer, or a film made of another material exists further below the polysilicon, or a film made of another material exists between the aluminum and the polysilicon. Needless to say, the form may exist. In some cases, the structure may be aluminum, polysilicon, aluminum, or the like in order from the top.

本発明の電気光学装置の他の態様では、前記低抵抗膜はアルミニウム或いはアルミニウムの合金からなる。   In another aspect of the electro-optical device according to the present invention, the low-resistance film is made of aluminum or an aluminum alloy.

この態様によれば、アルミニウムが非常に低抵抗な材料であることからして、上述したような作用効果がより確実に奏されることになる。ちなみに、アルミニウムの抵抗値は、上記したポリシリコンやWSiに比べて概ね1/100である。   According to this aspect, since the aluminum is a very low-resistance material, the above-described effects can be more reliably achieved. Incidentally, the resistance value of aluminum is approximately 1/100 as compared with the above-described polysilicon and WSi.

また、容量線にアルミニウム或いはアルミニウムの合金を含む本構成によれば、次のような作用効果を得ることも可能となる。従来においては、容量線は、既に述べたようにポリシリコン単体やWSi等から構成されていたため、これらの材料に起因する収縮力又は圧縮力により、該容量線上に形成する層間絶縁膜等には大きな応力が生じる結果となっていたが、本態様においては、そのような問題が生じないのである。すなわち、従来においては、前記応力の存在により、層間絶縁膜の厚さには一定の制約が伴い、これをあまりに薄くしすぎると、当該応力によって破損する場合があったのである。本態様では、そのような応力の存在を考えなくてよい結果、層間絶縁膜の厚さを、従来に比べて小さくすることが可能となり、したがって、電気光学装置全体の小型化を図ることができる。   Further, according to the present configuration in which the capacitance line contains aluminum or an aluminum alloy, the following operation and effect can be obtained. In the related art, since the capacitance line is formed of polysilicon alone, WSi, or the like as described above, an interlayer insulating film or the like formed on the capacitance line is formed by a contraction force or a compression force caused by these materials. Although a large stress was generated, such a problem does not occur in the present embodiment. That is, in the related art, the thickness of the interlayer insulating film is limited by the presence of the stress, and if the thickness is too small, the interlayer insulating film may be damaged by the stress. In the present aspect, it is not necessary to consider the presence of such stress, and as a result, the thickness of the interlayer insulating film can be reduced as compared with the related art, and therefore, the overall size of the electro-optical device can be reduced. .

本発明の電気光学装置の他の態様では、前記蓄積容量は、前記誘電体膜及び該誘電体膜を挟持してなる上部電極及び下部電極からなり、前記基板の表面に平行な面に沿って積層された第1部分と、前記基板の表面に対して立ち上がった平面に沿って積層された第2部分とを含むことにより、その断面形状が凸形状を含む。   In another aspect of the electro-optical device of the present invention, the storage capacitor includes the dielectric film and an upper electrode and a lower electrode sandwiching the dielectric film, and extends along a plane parallel to a surface of the substrate. By including the stacked first portion and the second portion stacked along a plane rising with respect to the surface of the substrate, the cross-sectional shape includes a convex shape.

この態様によれば、例えば、下部電極それ自体が基板に対して凸状の部分を含むように形成されているか、あるいは該下部電極の下の所定の箇所に凸状部材が形成されているか等に応じて、その上層に位置する誘電体膜及び上部電極は、断面視して屈曲した形状を有することになる。そして、この場合、従来の平面的な蓄積容量に比べて、基板の表面に沿って立ち上がった平面に沿って、上部電極、誘電体膜及び下部電極が積層されてなる第2部分における面積部分だけ、換言すれば、凸形状の側壁の面積部分だけ、容量増大の作用効果が見込めることになる。   According to this aspect, for example, whether the lower electrode itself is formed so as to include a convex portion with respect to the substrate, or whether a convex member is formed at a predetermined position below the lower electrode, or the like. Accordingly, the dielectric film and the upper electrode located thereover have a bent shape when viewed in cross section. In this case, as compared with the conventional planar storage capacitor, only the area of the second portion in which the upper electrode, the dielectric film, and the lower electrode are stacked along the plane rising along the surface of the substrate. In other words, the effect of increasing the capacity can be expected only in the area of the convex side wall.

したがって、本発明においては、蓄積容量を構成する上部電極及び下部電極の面積を平面的に増大させることなく、その容量を増大させることが可能となるから、高開口率を維持したまま、蓄積容量の増大を実現することが可能となり、これをもって表示ムラ、ちらつき等のない高品質な画像を表示することができる。   Therefore, in the present invention, the capacitance can be increased without planarly increasing the area of the upper electrode and the lower electrode constituting the storage capacitor. This makes it possible to display a high-quality image without display unevenness or flicker.

また、本発明は、前記凸形状は、テーパ形状であるとよい。
この態様によれば、下部電極上に形成される誘電体膜及び上部電極を好適に形成することが可能である。すなわち、前記凸形状がテーパ形状を含むことによれば、例えば垂直な側壁部を含む凸形状との対比から明らかなように、該凸形状の角部はなめらかなものとなるから、テーパ形状を含む凸形状の上に、誘電体膜及び上部電極を形成する際においては、そのカバーレッジの悪化等について懸念する必要が殆どなくなる。したがって、本態様によれば、好適に、誘電体膜及び上部電極を形成することが可能となるのである。
In the present invention, the convex shape may be a tapered shape.
According to this aspect, the dielectric film and the upper electrode formed on the lower electrode can be suitably formed. That is, according to the convex shape including the tapered shape, for example, as is clear from the comparison with the convex shape including the vertical side wall portion, the corners of the convex shape are smooth, so that the tapered shape is reduced. When the dielectric film and the upper electrode are formed on the convex shape including the convex shape, there is almost no need to worry about deterioration of the coverage. Therefore, according to this aspect, it is possible to preferably form the dielectric film and the upper electrode.

また、垂直な側壁部を含む凸形状と、本態様に係るテーパ形状を含む凸形状とを比べた場合、両者の高さを同じとし、かつ、両者間で該凸形状の上面の面積を同一とする仮定をおくならば、一般に前者よりも後者の方が、側壁部の面積をより大きくとれることになるから、蓄積容量の増大という観点からは好ましいということがいえる。   Further, when comparing the convex shape including the vertical side wall portion and the convex shape including the tapered shape according to the present embodiment, the height of both is the same, and the area of the upper surface of the convex shape is the same between both. In general, it can be said that the latter is preferable from the viewpoint of increasing the storage capacity because the latter can provide a larger area of the side wall part than the former.

本発明の電気光学装置の他の態様では、前記蓄積容量の前記凸形状は、前記走査線及び前記データ線の少なくとも一方に沿って形成されている。   In another aspect of the electro-optical device of the present invention, the convex shape of the storage capacitor is formed along at least one of the scanning line and the data line.

この態様によれば、前記凸形状の上に層間絶縁膜等を積層していくと、該凸形状の上には凸部が形成されることから、走査線及びデータ線の少なくとも一方に沿って凸部が延在する形態が現出されることになる。したがって、この場合、該凸部が、相隣接する画素電極間に存在する形態が現出されることとなる。これにより、本態様に係る電気光学装置を、1H反転駆動方式、1S反転駆動方式又はドット反転駆動方式で駆動する場合において、相隣接する画素電極間に生じる横電界に起因した、画像に対する悪影響を低減することが可能となり、より高品質な画像を表示することができることになる。以下、その事情を詳しく説明する。   According to this aspect, when an interlayer insulating film or the like is laminated on the convex shape, a convex portion is formed on the convex shape, so that the convex portion is formed along at least one of the scanning line and the data line. The form in which the convex portion extends will appear. Therefore, in this case, a form in which the convex portion exists between adjacent pixel electrodes appears. Thus, when the electro-optical device according to the present embodiment is driven by the 1H inversion driving method, the 1S inversion driving method, or the dot inversion driving method, an adverse effect on an image due to a horizontal electric field generated between adjacent pixel electrodes is prevented. This makes it possible to reduce the number of images and display a higher quality image. Hereinafter, the circumstances will be described in detail.

まず、1H反転駆動方式とは、例えば、正方形状に配列された画素電極を想定した場合、ある一のフレームないしフィールドにおいては、その奇数行に配列された画素電極を共通電極の電位を基準として正極性の電位で駆動するとともに、偶数行に配列された画素電極を負極性の電位で駆動し、これに続く次のフレームないしフィールドにおいては、最前とは逆に、奇数行は負極性で、偶数行は正極性で駆動する、という状態を連続して行う駆動方式である。一方、1S反転駆動方式とは、いま述べた、1H反転駆動方式に関する説明中、奇数行を「奇数列」に、偶数行を「偶数列」に、それぞれ置き換えて把握される駆動方式である。さらに、ドット反転駆動方式とは、列方向及び行方向の両方向に相隣接する画素電極間で、各画素電極に印加される電圧極性を反転させる駆動方式である。これらの駆動方式を採ることにより、直流電圧成分の印加による液晶等の電気光学物質の劣化、あるいは画像上のクロストークやフリッカの発生を抑制することが可能となる。   First, the 1H inversion driving method means that, for example, assuming pixel electrodes arranged in a square shape, in a certain frame or field, the pixel electrodes arranged in odd rows are set with reference to the potential of the common electrode. In addition to driving with the positive potential, the pixel electrodes arranged in even rows are driven with the negative potential, and in the next frame or field following this, odd-numbered rows have the negative polarity, contrary to the previous one. The even-numbered row is a driving method in which a state of driving with a positive polarity is continuously performed. On the other hand, the 1S inversion driving method is a driving method in which, in the description of the 1H inversion driving method described above, odd rows are replaced with “odd columns” and even rows are replaced with “even columns”. Further, the dot inversion driving method is a driving method in which the voltage polarity applied to each pixel electrode is inverted between pixel electrodes adjacent to each other in both the column direction and the row direction. By employing these driving methods, it is possible to suppress the deterioration of the electro-optical material such as the liquid crystal due to the application of the DC voltage component, or the occurrence of crosstalk and flicker on the image.

しかしながら、このような反転駆動方式にあっては、異なる極性の電圧が印加された画素電極が相隣接することとなるため、いわゆる「横電界」が発生することとなる。例えば1H反転駆動方式では、ある行に位置する画素電極と、これに相隣接する行に位置する画素電極との間で、横電界が発生することになる。このような横電界が発生すると、基板上の画素電極及び対向基板上の共通電極間の電位差(以下、「縦電界」という。)に乱れを生じさせて液晶の配向不良を引き起こし、当該部分における光抜け等が発生して、コントラスト比の低下などという画質の劣化をもたらすこととなるのである。   However, in such an inversion driving method, pixel electrodes to which voltages of different polarities are applied are adjacent to each other, so that a so-called “lateral electric field” is generated. For example, in the 1H inversion driving method, a horizontal electric field is generated between a pixel electrode located in a certain row and a pixel electrode located in a row adjacent thereto. When such a lateral electric field is generated, the potential difference between the pixel electrode on the substrate and the common electrode on the opposite substrate (hereinafter, referred to as “vertical electric field”) is disturbed to cause poor alignment of the liquid crystal. Light leakage or the like occurs, resulting in deterioration of image quality such as reduction of contrast ratio.

しかるに、本態様においては、上述したように、蓄積容量の前記凸形状が、走査線及びデータ線の少なくとも一方に沿って形成されているため、前記横電界の発生を抑制することが可能となるのである。   However, in this aspect, as described above, since the convex shape of the storage capacitor is formed along at least one of the scanning line and the data line, it is possible to suppress the generation of the horizontal electric field. It is.

これは第一に、前記凸部の縁に画素電極の縁が乗るように形成すれば、画素電極及び共通電極間の距離を狭めることが可能となるから、従前に比して縦電界を強めることが可能であることによる。また第二に、画素電極の縁が凸部の上に存在するか否かにかかわらず、該凸部が有する誘電率の如何によって横電界自体を弱め得ることによる。さらに第三に、前記凸部と共通電極間の間隙の容積、すなわち該間隙内に位置する液晶の体積を減少させることが可能であるから、液晶に与える横電界の影響を相対的に小さくすることが可能であることによる。   First, if the edge of the pixel electrode is formed so as to ride on the edge of the projection, the distance between the pixel electrode and the common electrode can be reduced, so that the vertical electric field is strengthened as compared with before. It is possible. Secondly, the horizontal electric field itself can be weakened depending on the dielectric constant of the projection regardless of whether or not the edge of the pixel electrode exists on the projection. Third, since the volume of the gap between the protrusion and the common electrode, that is, the volume of the liquid crystal located in the gap can be reduced, the influence of the transverse electric field on the liquid crystal is relatively reduced. It is possible.

ちなみに、1H反転駆動方式の場合には、凸形状ないし凸部を、走査線に沿うように形成することが好ましく、1S反転駆動方式の場合には、データ線に沿うように形成することが好ましいことは言うまでもない。また、ドット反転駆動方式においては、凸形状ないし凸部を、走査線及びデータ線の双方に沿って形成することが好ましい。   Incidentally, in the case of the 1H inversion driving method, it is preferable that the convex shape or the convex portion is formed along the scanning line, and in the case of the 1S inversion driving method, it is preferable to form it along the data line. Needless to say. Further, in the dot inversion driving method, it is preferable that the convex shape or the convex portion is formed along both the scanning line and the data line.

以上により、本態様によれば、液晶に対する縦電界の印加を好適に実現することが可能となるから、所期したとおりの画像を表示することが可能となるのである。   As described above, according to this embodiment, it is possible to suitably realize the application of the vertical electric field to the liquid crystal, and it is possible to display an intended image.

本発明の電気光学装置の他の態様では、前記蓄積容量は、前記誘電体膜及び該誘電体膜を挟持してなる上部電極及び下部電極からなり、前記誘電体膜は、窒化シリコン膜及び酸化シリコン膜からなる。   In another aspect of the electro-optical device of the present invention, the storage capacitor includes the dielectric film and an upper electrode and a lower electrode sandwiching the dielectric film, and the dielectric film includes a silicon nitride film and an oxide film. It is made of a silicon film.

この態様によれば、誘電体膜には、比較的高誘電率の窒化シリコン膜が含まれることになり、蓄積容量の面積、すなわち該蓄積容量を構成する一対の電極の面積を多少犠牲にしたとしても、高い電荷蓄積特性を享受することが可能となる。
これにより、画素電極における電位保持特性は格段に向上し、より高品質な画像を表示することが可能となる。また、蓄積容量の小面積化が可能となるから、画素開口率の更なる向上を図ることもできる。
According to this aspect, the dielectric film includes the silicon nitride film having a relatively high dielectric constant, and the area of the storage capacitor, that is, the area of the pair of electrodes constituting the storage capacitor is somewhat sacrificed. However, high charge storage characteristics can be enjoyed.
Thereby, the potential holding characteristic of the pixel electrode is remarkably improved, and a higher quality image can be displayed. In addition, since the area of the storage capacitor can be reduced, the pixel aperture ratio can be further improved.

また、窒化シリコン膜は水分の浸入ないし拡散を、せき止める作用に優れているから、薄膜トランジスタを構成する半導体層に対する水分の浸入を未然に防止することが可能となる。この点、もし半導体層、あるいはゲート絶縁膜等に水分が浸入すると、半導体層及びゲート絶縁膜間の界面に正電荷が発生し、スレッショルド電圧を次第に高めていくという悪影響がでる。本態様では、上述のように、半導体層に対する水分浸入を効果的に防止することが可能であるから、該薄膜トランジスタのスレッショルド電圧が上昇するという不具合の発生を極力防止することが可能となる。   In addition, since the silicon nitride film has an excellent effect of blocking the intrusion or diffusion of moisture, it is possible to prevent moisture from entering the semiconductor layer included in the thin film transistor. In this regard, if moisture enters the semiconductor layer, the gate insulating film, or the like, a positive charge is generated at the interface between the semiconductor layer and the gate insulating film, which has a negative effect of gradually increasing the threshold voltage. In this embodiment, as described above, it is possible to effectively prevent moisture from penetrating into the semiconductor layer. Therefore, it is possible to prevent the occurrence of a problem that the threshold voltage of the thin film transistor increases as much as possible.

さらに、当該誘電体膜には、前記の窒化シリコン膜に加えて、酸化シリコン膜が含まれていることにより、蓄積容量の耐圧性を低下せしめるようなことがない。   Further, since the dielectric film contains a silicon oxide film in addition to the silicon nitride film, the dielectric film does not lower the breakdown voltage of the storage capacitor.

以上のように、本態様に係る誘電体膜によれば、複合的な作用効果を同時に享受することが可能となる。   As described above, according to the dielectric film of the present embodiment, it is possible to simultaneously enjoy a composite effect.

更に加えて、上述の凸形状を含む蓄積容量に対して、本態様に係る誘電体膜の構成を加えた態様においては、大幅な容量増大効果が見込める。したがって、このような構成は、高開口率を実現・維持するという本発明の目的に最も適う態様の一つということができる。   In addition, in a mode in which the configuration of the dielectric film according to the present mode is added to the storage capacitor including the above-described convex shape, a significant capacity increasing effect can be expected. Therefore, such a configuration can be said to be one of the modes most suitable for the purpose of the present invention, that is, realizing and maintaining a high aperture ratio.

なお、本態様は、誘電体膜が、酸化シリコン膜及び窒化シリコン膜の二層構造となる場合を含むのは勿論、場合によっては、例えば、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜というような三層構造となるような場合、あるいはそれ以上の積層構造をとるような場合を含む。   Note that this embodiment includes a case where the dielectric film has a two-layer structure of a silicon oxide film and a silicon nitride film, and in some cases, such as a silicon oxide film, a silicon nitride film, and a silicon oxide film. This includes the case where a simple three-layer structure is obtained or the case where a three-layer structure is obtained.

本発明の電気光学装置の他の態様では、前記画素電極の下地として配置された層間絶縁膜が、前記積層構造の一部を更になしており、前記層間絶縁膜の表面は平坦化処理が施されている。   In another aspect of the electro-optical device of the present invention, an interlayer insulating film disposed as a base of the pixel electrode further forms a part of the laminated structure, and a surface of the interlayer insulating film is subjected to a planarization process. Have been.

この態様によれば、画素電極の下地として配置された層間絶縁膜の表面が平坦化処理されていることから、通常、この層間絶縁膜の上に形成されることとなる配向膜についても、平坦な表面を有するものとして形成することが可能である。すなわち、配向膜の表面に、層間絶縁膜の表面における凹凸形状を転写させることがない。したがって、該配向膜に接することとなる電気光学物質の一例たる液晶の配向状態に無用な乱れを生じさせるようなことがなく、これを原因とする光漏れ等を発生させる可能性を低減することができ、もってより高品質な画像を表示することが可能となる。   According to this aspect, since the surface of the interlayer insulating film disposed as the base of the pixel electrode is flattened, the alignment film that is usually formed on the interlayer insulating film is also flattened. It can be formed as having a smooth surface. That is, the uneven shape on the surface of the interlayer insulating film is not transferred to the surface of the alignment film. Therefore, the alignment state of the liquid crystal, which is an example of the electro-optical material that comes into contact with the alignment film, does not cause unnecessary disorder, and the possibility of causing light leakage or the like due to this is reduced. Therefore, a higher quality image can be displayed.

なお、本態様にいう「平坦化処理」としては、具体的には例えば、CMP(Chemical Mechanical Polishing)処理、あるいはエッチバック処理等が該当するが、その他、種々の平坦化技術を利用してよいことは勿論である。   Note that, specifically, for example, the CMP (Chemical Mechanical Polishing) process or the etch-back process corresponds to the “planarization process” in the present embodiment, but other various planarization technologies may be used. Of course.

ここで、CMP処理とは、一般に、被処理基板と研磨布(パッド)の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液(スラリー)を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。   Here, the CMP treatment generally refers to a polishing liquid containing silica particles and the like at the corresponding contact portions while rotating both the substrate to be processed and the polishing cloth (pad) while bringing the respective surfaces into contact with each other. This is a technique for polishing the surface of the substrate to be processed by supplying the slurry (slurry) to balance the mechanical action and the chemical action, thereby flattening the surface.

また、エッチバック処理とは、一般に、凹凸を有する表面上に、フォトレジストやSOG(Spin On Glass)膜等の平坦性を有する膜を犠牲膜として形成した後、この犠牲膜に対するエッチング処理を前記凹凸が存在する表面に至るまで実行する(これにより、凹凸はいわば「均される」ことになる。)ことで、当該表面を平坦化する技術である。ただし、本発明においては、上述の犠牲膜は必ずしも必要はない。例えば、コンタクトホール内部の空間を満たす以上に(すなわち、コンタクトホールから、いわば溢れるように)、層間絶縁膜の表面に至るまで充填材からなる膜を過剰に形成した後、コンタクトホールを除く領域における、その過剰部分を完全にエッチングすることによって、該コンタクトホールの内部のみに充填材が残存するような形態を形成するとともに平坦な表面を現出する、というような処理を実施してもよい。   In general, an etch-back process is a process in which a film having flatness such as a photoresist or an SOG (Spin On Glass) film is formed as a sacrificial film on a surface having irregularities, and the etching process for the sacrificial film is performed by the above-described process. This is a technique for flattening the surface by performing the process up to the surface having the unevenness (the unevenness is thus "equalized"). However, in the present invention, the above-mentioned sacrificial film is not always necessary. For example, more than filling the space inside the contact hole (that is, so as to overflow from the contact hole), an excess film of the filler is formed up to the surface of the interlayer insulating film. By completely etching the excess portion, a process in which the filler is left only inside the contact hole and a flat surface is exposed may be performed.

なお、以上の本発明のように、層間絶縁膜の表面が平坦化されている構成で、走査線ないし該走査線に連なる画素電極の行ごとに異なる極性による駆動(即ち、「1H反転駆動」。後述参照)を行う場合においては、相隣接する画素電極間で横電界を発生させる可能性があり、液晶の配向状態に乱れを生じさせるおそれがある。この点については、後述するように、層間絶縁膜の表面に凸部を設けること等により、横電界の発生を抑制的にするという手段が好ましく採用されるが、その他の以下のような手段も好ましく採用し得る。   As described above, in the configuration in which the surface of the interlayer insulating film is flattened, driving with different polarities for each scanning line or a row of pixel electrodes connected to the scanning line (that is, “1H inversion driving”) (See below), a horizontal electric field may be generated between adjacent pixel electrodes, and the alignment state of the liquid crystal may be disturbed. In this regard, as described later, a means for suppressing the generation of the lateral electric field by providing a convex portion on the surface of the interlayer insulating film or the like is preferably employed, but other means such as the following are also used. It can be preferably adopted.

すなわち、極性反転を、走査線ごとに行うのではなく、1フィールド期間(一垂直走査期間)ごとに行う、即ち、「1V反転駆動」を行うのである。これによれば、あるフィールド期間中において、相隣接する画素電極が異なる極性で駆動されるということがないから、原理的に、横電界は発生し得ない。   That is, the polarity inversion is performed not for each scanning line but for each field period (one vertical scanning period), that is, “1V inversion driving” is performed. According to this, during a certain field period, adjacent pixel electrodes are not driven with different polarities, so that a horizontal electric field cannot be generated in principle.

しかしながら、この1V反転駆動を採用すると、次のような問題が生じる。すなわち、極性が反転されるごと、即ち一垂直走査期間ごとに、画像上にフリッカを発生させるという難点を抱えることになるのである。   However, adopting this 1V inversion drive causes the following problem. That is, each time the polarity is inverted, that is, every vertical scanning period, there is a problem that flicker is generated on the image.

そこで、このような場合においては、後の実施の形態で詳述するような倍速フィールド反転駆動を行うと好ましい。ここに、倍速フィールド反転駆動とは、従前に比べて1フィールド期間を半分(例えば、従前が120〔Hz〕で駆動されているとするならば、「半分」とは、好ましくは1/60〔s〕或いはそれ以下とするとよい。)にした駆動方法である。したがって、1V反転駆動を前提とすると、極性反転の周期が従前に比べて半分となることになる。このようにすれば、一垂直走査期間が短縮化される、即ちプラス極性による画面と、マイナス極性による画面とが、より素早く切り換わることとなり、前述のフリッカが目立たなくなるのである。   Therefore, in such a case, it is preferable to perform double-speed field inversion drive as described in detail in the embodiment below. Here, the double-speed field inversion drive means that one field period is half (for example, if the conventional one is driven at 120 [Hz]), "half" is preferably 1/60 [ s] or less.) Therefore, assuming 1V inversion driving, the period of polarity inversion is halved compared to before. By doing so, one vertical scanning period is shortened, that is, the screen with the positive polarity and the screen with the negative polarity are switched more quickly, and the above-mentioned flicker becomes less noticeable.

このように、倍速フィールド反転駆動方法によれば、フリッカのない、より高品質な画像の表示が可能となる。   As described above, according to the double-speed field inversion driving method, it is possible to display a higher quality image without flicker.

本発明の電気光学装置の他の態様では、前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、前記データ線及び前記シールド層の少なくとも一方は、前記走査線の上側を該走査線に交差して延びる本線部及び該本線部から前記走査線に沿って張り出した張り出し部を含み、前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極を備え、前記基板上における前記画素電極の下地表面には、前記張り出し部の存在に応じて平面的に見て前記走査線を挟んで相隣接する画素電極の間隙となる領域に凸部が形成されている。   In another aspect of the electro-optical device of the present invention, a plurality of the pixel electrodes are arranged in a plane, and a first pixel electrode group and a first cycle for inversion driving at a first cycle are provided. And a second pixel electrode group for inversion driving at a second period complementary to the main line, wherein at least one of the data line and the shield layer extends above the scanning line and intersects the scanning line. And a protruding portion protruding from the main line portion along the scanning line, comprising a counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate, wherein the pixel electrode on the substrate is provided. A projection is formed on the surface of the base under a region corresponding to a gap between pixel electrodes adjacent to each other across the scanning line when viewed in a plan view in accordance with the presence of the overhang.

この態様によれば、第1の周期で反転駆動されるための第1の画素電極群と、第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群とを含む複数の画素電極が第1基板上に平面配列されており、(i)反転駆動時に各時刻において相互に逆極性の駆動電圧で駆動される相隣接する画素電極と(ii)反転駆動時に各時刻において相互に同一極性の駆動電圧で駆動される相隣接する画素電極との両者が存在している。このような両者は、例えば前述の1H反転駆動方式などの反転駆動方式を採るマトリクス駆動型の液晶装置等の電気光学装置であれば存在する。従って、異なる画素電極群に属する相隣接する画素電極(即ち、逆極性の電位が印加される相隣接する画素電極)の間には、横電界が生じる。   According to this aspect, the first pixel electrode group for inversion driving in the first cycle and the second pixel electrode group for inversion driving in the second cycle complementary to the first cycle are provided. Are arranged in a plane on the first substrate, and (i) adjacent pixel electrodes driven by driving voltages having mutually opposite polarities at each time at the time of inversion driving and (ii) at the time of inversion driving At each time, there are both adjacent pixel electrodes that are driven by drive voltages of the same polarity. These two types exist, for example, in an electro-optical device such as a matrix drive type liquid crystal device employing an inversion drive system such as the above-described 1H inversion drive system. Therefore, a horizontal electric field is generated between adjacent pixel electrodes belonging to different pixel electrode groups (that is, adjacent pixel electrodes to which potentials of opposite polarities are applied).

ここで本発明では特に、データ線及びシールド層の少なくとも一方は、走査線の上側を走査線に交差して延びる本線部から走査線に沿って張り出した張り出し部を含む。そして、画素電極の下地表面には、この張り出し部の存在に応じて平面的に見て走査線を挟んで相隣接する画素電極の間隙となる領域に凸部が形成されている。即ち、画素電極の下地表面は、積極的に所定高さ且つ所定形状の凸部が形成された表面となる。   Here, in the present invention, in particular, at least one of the data line and the shield layer includes an overhanging portion extending along the scanning line from a main line extending above the scanning line and intersecting the scanning line. Then, on the base surface of the pixel electrode, a projection is formed in a region serving as a gap between pixel electrodes adjacent to each other across a scanning line in plan view according to the presence of the overhang. In other words, the underlying surface of the pixel electrode is a surface on which convex portions having a predetermined height and a predetermined shape are positively formed.

この結果、第1に、各画素電極の縁部がこの凸部上に位置するように形成すれば、各画素電極と対向電極との間に生じる縦電界を、相隣接する画素電極(特に、異なる画素電極群に属する画素電極)の間に生じる横電界と比べて、相対的に強められる。即ち、一般に電界は電極間の距離が短くなるにつれて強くなるので、凸部の高さの分だけ、画素電極の縁部が対向電極に近づき、両者間に生じる縦電界が強められるのである。第2に、各画素電極の縁部がこの凸部上に位置するか否かに拘わらず、相隣接する画素電極(特に、異なる画素電極群に属する画素電極)の間に生じる横電界が凸部の存在により凸部の誘電率に応じて弱められると共に横電界が通過する電気光学物質の体積を(凸部で部分的に置き換えることにより)減ずることによっても、当該横電界の電気光学物質に対する作用を低減できる。従って、反転駆動方式に伴う横電界による液晶の配向不良等の電気光学物質の動作不良を低減できる。この際、上述のように画素電極の縁部は、凸部上に位置してもよいし位置していなくてもよく、更に凸部の傾斜した或いは略垂直な側面の途中に位置していてもよい。   As a result, first, if the edge portion of each pixel electrode is formed so as to be located on this convex portion, a vertical electric field generated between each pixel electrode and the counter electrode is generated by the adjacent pixel electrode (in particular, This is relatively strengthened as compared with a horizontal electric field generated between pixel electrodes belonging to different pixel electrode groups. That is, since the electric field generally becomes stronger as the distance between the electrodes becomes shorter, the edge of the pixel electrode approaches the counter electrode by the height of the convex portion, and the vertical electric field generated between them becomes stronger. Second, regardless of whether or not the edge of each pixel electrode is located on this convex portion, a horizontal electric field generated between adjacent pixel electrodes (particularly, pixel electrodes belonging to different pixel electrode groups) is convex. The presence of the portion reduces the volume of the electro-optical material through which the transverse electric field passes, while reducing the volume of the electro-optical material through which the transverse electric field passes, and also reduces the volume of the transverse electric field with respect to the electro-optical material. The effect can be reduced. Therefore, it is possible to reduce the operation failure of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field associated with the inversion driving method. At this time, as described above, the edge of the pixel electrode may or may not be located on the protrusion, and may be located in the middle of the inclined or substantially vertical side surface of the protrusion. Is also good.

また、データ線の下方に位置する他の配線や素子の存在を利用して、画素電極の縁の高さを調節する技術と比べて、凸部の高さや形状を遥かに精度良く制御可能である。先の技術では、多数存在する各膜における若干のパターンずれが組み合わされるので、最終的に形成される最上層における凹凸の高さや形状を設計通りにすることが基本的に困難である。このため、最終的に横電界による液晶の配向不良等の電気光学物質の動作不良を確実に低減でき、装置信頼性を向上できる。   In addition, the height and shape of the projections can be controlled much more accurately than the technology of adjusting the height of the edge of the pixel electrode by utilizing the existence of other wirings and elements located below the data line. is there. In the prior art, since a slight pattern shift in each of a large number of films is combined, it is basically difficult to make the height and shape of the unevenness in the finally formed uppermost layer as designed. For this reason, the operation failure of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field can be reliably reduced, and the reliability of the device can be improved.

加えて、電気光学物質の動作不良個所を隠すための遮光膜も小さくできるので、光抜け等の画像不良を起こさずに各画素の開口率を高めることも可能となる。   In addition, a light-shielding film for concealing a malfunctioning portion of the electro-optical material can be made smaller, so that the aperture ratio of each pixel can be increased without causing an image defect such as light leakage.

以上の結果、液晶等の電気光学物質における横電界による動作不良を、データ線の張り出し部に応じた凸部の形成によって確実に低減可能であり、高コントラストで明るい高品位の画像表示を行う液晶装置等の電気光学装置を比較的容易に製造できる。   As a result, it is possible to reliably reduce the operation failure due to the lateral electric field in the electro-optical material such as the liquid crystal by forming the convex portion corresponding to the protruding portion of the data line, and to provide a high contrast, bright and high quality image display liquid crystal. An electro-optical device such as a device can be manufactured relatively easily.

尚、本発明は、透過型及び反射型等の他、各種形式の電気光学装置に適用可能である。   The present invention is applicable to various types of electro-optical devices in addition to the transmission type and the reflection type.

本発明の電気光学装置の他の態様では、前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極と、平面的に見て相隣接する画素電極の間隙となる領域に形成された凸部とを更に備えてなり、前記凸部は、エッチングによって前記凸部上に一旦形成された平坦化膜を除去し且つその除去後に露出する前記凸部の表面を後退させてなる、表面段差が緩やかな凸部からなる。   In another aspect of the electro-optical device of the present invention, a plurality of the pixel electrodes are arranged in a plane, and a first pixel electrode group and a first cycle for inversion driving at a first cycle are provided. And a second pixel electrode group for inverting driving at a second period complementary to the first and second pixel electrodes, and a counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate. And a projection formed in a region serving as a gap between pixel electrodes adjacent to each other, wherein the projection removes a planarization film once formed on the projection by etching, and after the removal. The convex portion has a gentle surface step formed by retreating the exposed surface of the convex portion.

この態様によれば、異なる画素電極群に属する相隣接する画素電極、即ち、逆極性の電位が印加される相隣接する画素電極の間には、横電界が生じるが、各画素の非開口領域に位置する或いは隣接する画素電極の縁部については、エッチングにより積極的に凸部が形成されているので、第1に、各画素電極の縁部がこの凸部上に位置するように形成すれば、各画素電極と対向電極との間に生じる縦電界を、相隣接する画素電極の間に生じる横電界と比べて、相対的に強められる。第2に、各画素電極の縁部がこの凸部上に位置するか否かに拘わらず、相隣接する画素電極の間に生じる横電界が凸部の存在により凸部の誘電率に応じて弱められると共に横電界が通過する電気光学物質の体積を減ずることによっても、当該横電界の電気光学物質に対する作用を低減できる。従って、反転駆動方式に伴う横電界による液晶の配向不良等の電気光学物質の動作不良を低減できる。この際、上述のように画素電極の縁部は、凸部上に位置してもよいし位置していなくてもよく、更に凸部の傾斜した或いは略垂直な側面の途中に位置していてもよい。   According to this aspect, a horizontal electric field is generated between adjacent pixel electrodes belonging to different pixel electrode groups, that is, between adjacent pixel electrodes to which potentials of opposite polarities are applied. Since the convex portion is positively formed by etching at the edge portion of the pixel electrode located at or adjacent to the pixel electrode, first, the edge portion of each pixel electrode is formed so as to be located on the convex portion. For example, the vertical electric field generated between each pixel electrode and the counter electrode is relatively increased as compared with the horizontal electric field generated between adjacent pixel electrodes. Second, regardless of whether or not the edge of each pixel electrode is located on this projection, the transverse electric field generated between adjacent pixel electrodes depends on the dielectric constant of the projection due to the presence of the projection. The effect of the lateral electric field on the electro-optical material can be reduced by reducing the volume of the electro-optical material through which the lateral electric field passes while being weakened. Therefore, it is possible to reduce the operation failure of the electro-optical material such as the alignment failure of the liquid crystal due to the lateral electric field associated with the inversion driving method. At this time, as described above, the edge of the pixel electrode may or may not be located on the protrusion, and may be located in the middle of the inclined or substantially vertical side surface of the protrusion. Is also good.

加えて、電気光学物質の動作不良個所を隠すための遮光膜も小さくできるので、光抜け等の画像不良を起こさずに各画素の開口率を高めることも可能となる。   In addition, a light-shielding film for concealing a malfunctioning portion of the electro-optical material can be made smaller, so that the aperture ratio of each pixel can be increased without causing an image defect such as light leakage.

そして本発明では特に、緩やかな段差の凸部が形成されているので、凸部の付近における当該段差に起因する、液晶の配向不良等の電気光学装置の動作不良が発生することを効果的に未然防止できる。特に画素電極上に形成された配向膜にラビング処理を施すような場合、凸部の段差が緩やかであれば、当該ラビングを比較的容易にしてムラ無く良好に施すことができ、液晶の配向不良等の電気光学物質の動作不良を極めて有効に未然防止できる。   In particular, in the present invention, since a convex portion having a gentle step is formed, it is possible to effectively prevent the occurrence of an operation failure of the electro-optical device such as a liquid crystal alignment defect due to the step near the convex portion. It can be prevented before it happens. In particular, when a rubbing treatment is performed on an alignment film formed on a pixel electrode, if the steps of the projections are gentle, the rubbing can be performed relatively easily and can be performed satisfactorily without unevenness. Such an operation failure of the electro-optical material can be extremely effectively prevented.

以上の結果、液晶等の電気光学物質における横電界による動作不良を凸部の形成によって確実に低減可能であり、しかもこの凸部の形成によって液晶等の電気光学物質で段差による動作不良が発生するのを緩やかな段差によって抑制でき、高コントラストで明るい高品位の画像表示を行う液晶装置等の電気光学装置を実現できる。   As a result, the operation failure due to the lateral electric field in the electro-optical material such as the liquid crystal can be reliably reduced by forming the convex portion, and the formation of the convex portion causes the operation failure due to the step in the electro-optical material such as the liquid crystal. This can be suppressed by a gradual step, and an electro-optical device such as a liquid crystal device that performs high-contrast, bright, high-quality image display can be realized.

本発明の電気光学装置の他の態様では、前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極と、平面的に見て相隣接する画素電極の間隙となる領域に凸部を形成するために、該画素電極下且つ前記データ線及び前記シールド層の少なくとも一方と同一層として形成される凸パターンとを備えている。   In another aspect of the electro-optical device of the present invention, a plurality of the pixel electrodes are arranged in a plane, and a first pixel electrode group and a first cycle for inversion driving at a first cycle are provided. And a second pixel electrode group for inverting driving at a second period complementary to the first and second pixel electrodes, and a counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate. And a convex pattern formed under the pixel electrode and as the same layer as at least one of the data line and the shield layer in order to form a convex portion in a region serving as a gap between adjacent pixel electrodes.

この態様によれば、画素電極下且つデータ線及び前記シールド層の少なくとも一方と同一層として形成される凸パターンが形成されることによって、前述のような凸部が形成されることになる。ここに「凸パターン」とは、データ線及び前記シールド層の少なくとも一方とは平面的に連続しない形状を有するように形成可能であり、その場合においては、前記の「張り出し部」との対比において、その点に特徴があるといえることとなる。そして、このような形態であって、凸パターンがデータ線と同一層として形成されていない場合においては特に、該凸パターンは、データ線とは電気的に接続されておらず、両者の電位は一般に異なることとなるから、該凸パターンと走査線との間の寄生容量を低減することができる。   According to this aspect, by forming the convex pattern formed below the pixel electrode and as the same layer as at least one of the data line and the shield layer, the above-described convex portion is formed. Here, the “convex pattern” can be formed so as to have a shape that is not continuous in a plane with at least one of the data line and the shield layer, and in that case, in comparison with the “overhang”, It can be said that there is a characteristic in that point. And in such a form, especially when the convex pattern is not formed as the same layer as the data line, the convex pattern is not electrically connected to the data line, and the potential of both is not changed. Generally, the parasitic capacitance is different, so that the parasitic capacitance between the convex pattern and the scanning line can be reduced.

この凸部を形成する態様では特に、平面的に見て相隣接する画素電極の間隙となる領域に、前記データ線、前記シールド層、前記張り出し部及び前記凸パターンの少なくとも一つの高さに起因して形成された凸部と、前記第1方向又は前記第2方向に沿うように且つ前記少なくとも一つの線幅よりも幅広の遮光膜とを備えている。   In the aspect in which the convex portion is formed, particularly, in a region serving as a gap between pixel electrodes that are adjacent to each other in plan view, the height is caused by the height of at least one of the data line, the shield layer, the overhang portion, and the convex pattern. And a light-shielding film extending along the first direction or the second direction and wider than the at least one line width.

このような構成によれば、前記データ線、前記シールド層、前記張り出し部及び前記凸パターンの少なくとも一つの線幅よりも幅広の遮光膜が備えられていることから、該少なくとも一つに起因して形成された凸部を原因とする配向不良によって、万一、光漏れ等が生じたとしても、前記遮光膜によってその進行は遮られ、画像上に悪影響を与える可能性を低減することができる。   According to such a configuration, a light-shielding film wider than at least one line width of the data line, the shield layer, the overhang portion, and the convex pattern is provided. Even if light leakage or the like should occur due to poor alignment caused by the convex portions formed by the projections, the light-shielding film blocks the progress thereof, thereby reducing the possibility of adversely affecting the image. .

さて、本発明においては、上述のように各種態様を採ることが可能であるが、上述の本発明の各種態様においては、特許請求の範囲に記載された各請求項の引用形式に関わらず、一の態様と別の態様とを自由に組合せることが基本的に可能である。ただし、事柄の性質上、相容れない場合もありえる。例えば、画素電極との電気的接続を図るためのコンタクトホールの内表面にチタン等からなる膜が形成されている態様に対して、前記コンタクトホールが形成されている層間絶縁膜の表面に対して、前述の平坦化処理を実施する態様を組み合わせたりする等である。むろん三つ以上の態様を併せもつ電気光学装置を構成することも可能である。
また、本発明の電気光学装置は、基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、前記基板上には更に、前記薄膜トランジスタの半導体層より上層で且つ前記画素電極より下層で形成され、画素電位に電気的に接続された蓄積容量と、前記データ線及び前記画素電極間に配置されたシールド層と、前記薄膜トランジスタの半導体層より下層で形成された下側遮光膜とが、前記積層構造の一部をなして備えられてなり、前記下側遮光膜は、画素開口領域の少なくとも角部を規定し、前記走査線及び前記データ線並びに前記蓄積容量及び前記シールド層は、遮光領域に形成されているとよい。
Now, in the present invention, it is possible to take various aspects as described above, but in the various aspects of the present invention described above, regardless of the form of citation of each claim described in the claims, It is basically possible to freely combine one embodiment with another. However, due to the nature of the matter, there may be conflicts. For example, with respect to a mode in which a film made of titanium or the like is formed on the inner surface of a contact hole for achieving electrical connection with a pixel electrode, the surface of an interlayer insulating film in which the contact hole is formed is formed. And combinations of the above-described modes for performing the flattening process. Of course, it is also possible to configure an electro-optical device having three or more aspects.
In addition, the electro-optical device according to the present invention may further include, on a substrate, a data line extending in a first direction, a scanning line extending in a second direction intersecting the data line, and the data line and the scanning line. An electro-optical device in which a pixel electrode and a thin film transistor arranged so as to correspond to an intersection region are provided as a part of a laminated structure, and further on the substrate, a layer above a semiconductor layer of the thin film transistor and A storage capacitor formed below the pixel electrode and electrically connected to a pixel potential; a shield layer disposed between the data line and the pixel electrode; and a lower layer formed below the semiconductor layer of the thin film transistor. A light-shielding film, which is provided as a part of the laminated structure, wherein the lower light-shielding film defines at least a corner of a pixel opening region, and includes the scan line, the data line, and the storage layer. The amount and the shield layer may be formed in the light shielding region.

また、本発明の態様として、前記シールド層は、遮光性を備えるとよい。   Further, as an aspect of the present invention, the shield layer may have a light shielding property.

本発明の電子機器は、上記課題を解決するために、上述の本発明の電気光学装置を具備してなる。ただし、その各種態様を含む。   According to another embodiment of the invention, there is provided an electronic apparatus including the above-described electro-optical device. However, the various aspects are included.

本発明の電子機器によれば、上述の本発明の電気光学装置を具備してなるから、高開口率化・高コントラスト化が達成されることにより、より品質の高い画像を表示することの可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since the electronic apparatus includes the above-described electro-optical device of the present invention, it is possible to display a higher quality image by achieving a high aperture ratio and a high contrast. Various electronic devices such as a projection display device, a liquid crystal television, a mobile phone, an electronic organizer, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the present invention is applied to a liquid crystal device.

(第1実施形態)
まず、本発明の第1実施形態に係る電気光学装置の画素部における構成について、図1から図4を参照して説明する。ここに図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。なお、図3は、図2のうち要部、具体的には、データ線、シールド層及び画素電極間の配置関係を示すために、主にこれらのみを抜き出した平面図である。図4は、図2のA−A´断面図である。なお、図4においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
(1st Embodiment)
First, the configuration of the pixel portion of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. Here, FIG. 1 is an equivalent circuit of various elements, wiring, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a plan view mainly showing only main components of FIG. 2, specifically, only the data lines, the shield layer, and the pixel electrodes in order to show the positional relationship between the pixel electrodes. FIG. 4 is a sectional view taken along line AA ′ of FIG. In FIG. 4, the scale of each layer / member is made different so that each layer / member has a size recognizable in the drawing.

図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 1, a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment are each formed with a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. Good.

また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。   Also, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulsed manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the image signals S1, S2,... Write at a predetermined timing.

画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。   The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrodes 9a are held for a certain period between the pixel electrodes 9a and the counter electrode formed on the counter substrate. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit, and in the normally black mode, the light enters according to the voltage applied in each pixel unit Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。この蓄積容量70は、走査線3aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極300を含んでいる。   In order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 is provided side by side with the scanning line 3a, includes a fixed potential side capacitor electrode, and includes a capacitor electrode 300 fixed to a constant potential.

以下では、上記データ線6a、走査線3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図2から図4を参照して説明する。   Hereinafter, an actual configuration of the electro-optical device that realizes the above-described circuit operation using the data line 6a, the scanning line 3a, the TFT 30, and the like will be described with reference to FIGS.

まず、図2において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部9a´により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。データ線6aは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線3aは、例えば導電性のポリシリコン膜等からなる。また、走査線3aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a´に対向するように配置されており、該走査線3aはゲート電極として機能する。すなわち、走査線3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に走査線3aの本線部がゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。   First, in FIG. 2, a plurality of pixel electrodes 9a are provided in a matrix on the TFT array substrate 10 (the outline is indicated by a dotted line portion 9a '), and each of the pixel electrodes 9a extends along the vertical and horizontal boundaries of the pixel electrode 9a. A data line 6a and a scanning line 3a are provided. The data line 6a has a laminated structure including an aluminum film or the like as described later, and the scanning line 3a is formed of, for example, a conductive polysilicon film. Further, the scanning line 3a is arranged so as to face a channel region 1a 'indicated by a hatched region in the semiconductor layer 1a, which rises to the right in the figure, and the scanning line 3a functions as a gate electrode. That is, pixel switching TFTs 30 are provided at the intersections of the scanning lines 3a and the data lines 6a, in which the main lines of the scanning lines 3a are opposed to each other as gate electrodes in the channel region 1a '.

次に、電気光学装置は、図2のA−A´線断面図たる図4に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。   Next, as shown in FIG. 4, which is a cross-sectional view taken along the line AA ′ of FIG. 2, the electro-optical device is disposed to face the TFT array substrate 10 made of, for example, a quartz substrate, a glass substrate, or a silicon substrate. And a counter substrate 20 made of, for example, a glass substrate or a quartz substrate.

TFTアレイ基板10の側には、図4に示すように、前記の画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。このうち対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、前記の配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。このように対向配置されたTFTアレイ基板10及び対向基板20間には、後述のシール材(図19及び図20参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。   As shown in FIG. 4, the pixel electrode 9a is provided on the side of the TFT array substrate 10, and an alignment film 16 on which a predetermined alignment process such as a rubbing process is performed is provided above the pixel electrode 9a. ing. The pixel electrode 9a is made of, for example, a transparent conductive film such as an ITO film. On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. . The counter electrode 21 is made of a transparent conductive film such as an ITO film, like the pixel electrode 9a, and the alignment films 16 and 22 are made of a transparent organic film such as a polyimide film. An electro-optical material such as liquid crystal is sealed in a space surrounded by a sealing material (see FIGS. 19 and 20) described below between the TFT array substrate 10 and the opposing substrate 20 which are arranged so as to face each other. Is formed. The liquid crystal layer 50 assumes a predetermined alignment state by the alignment films 16 and 22 when no electric field is applied from the pixel electrode 9a. The liquid crystal layer 50 is made of, for example, an electro-optical material in which one or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT substrate 10 and the counter substrate 20 around the periphery thereof, and is used for setting a distance between the two substrates to a predetermined value. Spacers such as glass fibers or glass beads are mixed.

一方、TFTアレイ基板10上には、前記の画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図4に示すように、TFTアレイ基板10から順に、下側遮光膜11aを含む第1層、TFT30及び走査線3a等を含む第2層、蓄積容量70及びデータ線6a等を含む第3層、シールド層400等を含む第4層、前記の画素電極9a及び配向膜16等を含む第5層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42及び43には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。   On the other hand, on the TFT array substrate 10, in addition to the pixel electrode 9a and the alignment film 16, various configurations including these are provided in a laminated structure. As shown in FIG. 4, the laminated structure includes, in order from the TFT array substrate 10, a first layer including the lower light-shielding film 11a, a second layer including the TFT 30 and the scanning line 3a, the storage capacitor 70, the data line 6a, and the like. , A fourth layer including the shield layer 400 and the like, and a fifth layer (uppermost layer) including the pixel electrode 9a and the alignment film 16 and the like. A base insulating film 12 is provided between the first and second layers, a first interlayer insulating film 41 is provided between the second and third layers, and a second interlayer insulating film 42 is provided between the third and fourth layers. A third interlayer insulating film 43 is provided between the fourth and fifth layers, respectively, to prevent short circuit between the above-described elements. In addition, the various insulating films 12, 41, 42, and 43 are also provided with, for example, contact holes for electrically connecting the high-concentration source region 1d in the semiconductor layer 1a of the TFT 30 and the data line 6a. I have. Hereinafter, each of these elements will be described in order from the bottom.

まず、第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる下側遮光膜11aが設けられている。この下側遮光膜11aは、平面的にみて格子状にパターニングされており、これにより各画素の開口領域を規定している(図2参照)。下側遮光膜11aの走査線3aとデータ線6aが交差する領域では、画素電極9aの角を角取りするように突出した領域が形成されている。そして、下側遮光膜11aは、TFT30、走査線3a、データ線6a、蓄積容量70、後述する第3中継層402を、下側から見て覆うように形成されている。また、この下側遮光膜11aについては、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、画像表示領域からその周囲に延設して定電位源に接続するとよい。   First, the first layer includes, for example, a simple metal containing at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). , An alloy, a metal silicide, a polysilicide, and a lower light-shielding film 11a formed by laminating them. The lower light-shielding film 11a is patterned in a lattice shape when viewed in a plan view, thereby defining an opening region of each pixel (see FIG. 2). In a region where the scanning line 3a and the data line 6a of the lower light-shielding film 11a intersect, a region is formed so as to project the corner of the pixel electrode 9a. The lower light-shielding film 11a is formed so as to cover the TFT 30, the scanning line 3a, the data line 6a, the storage capacitor 70, and a third relay layer 402 to be described later as viewed from below. The lower light-shielding film 11a may be extended from the image display area to the periphery thereof and connected to a constant potential source in order to prevent the potential fluctuation from adversely affecting the TFT 30.

次に、第2層として、TFT30及び走査線3aが設けられている。TFT30は、図4に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したようにゲート電極として機能する走査線3a、例えばポリシリコン膜からなり走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。   Next, a TFT 30 and a scanning line 3a are provided as a second layer. As shown in FIG. 4, the TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a that functions as a gate electrode as described above, for example, a scanning line made of a polysilicon film. A channel region 1a 'of the semiconductor layer 1a in which a channel is formed by an electric field from 3a, an insulating film 2 including a gate insulating film for insulating the scanning line 3a from the semiconductor layer 1a, a lightly doped source region 1b in the semiconductor layer 1a, A high concentration drain region 1c, a high concentration source region 1d and a high concentration drain region 1e are provided.

なお、TFT30は、好ましくは図4に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。   The TFT 30 preferably has an LDD structure as shown in FIG. 4, but may have an offset structure in which impurities are not implanted in the low-concentration source region 1b and the low-concentration drain region 1c, or a part of the scanning line 3a. A self-aligned TFT in which a high concentration source region and a high concentration drain region are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of as a mask. Further, in the present embodiment, a single gate structure in which only one gate electrode of the pixel switching TFT 30 is disposed between the high-concentration source region 1d and the high-concentration drain region 1e has been described. Electrodes may be arranged. When a TFT is formed with a dual gate or triple gate or more as described above, a leak current at a junction between a channel and a source / drain region can be prevented, and a current in an off state can be reduced. Further, the semiconductor layer 1a constituting the TFT 30 may be a non-single-crystal layer or a single-crystal layer. For forming the single crystal layer, a known method such as a bonding method can be used. By using the semiconductor layer 1a as a single crystal layer, the performance of peripheral circuits in particular can be improved.

以上説明した下側遮光膜11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。   Under the above-described lower light-shielding film 11a and below the TFT 30, a base insulating film 12 made of, for example, a silicon oxide film is provided. The base insulating film 12 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and is formed over the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened at the time of polishing the surface and dirt remaining after cleaning. It has a function of preventing a change in the characteristics of the pixel switching TFT 30.

なお、本実施形態においては特に、この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、チャネル長と同じ幅、もしくはチャネル長より長い溝(コンタクトホール状に形成された溝)12cvが掘られており、この溝12cvに対応して、その上方に積層される走査線3aは下側に凹状に形成された部分を含んでいる(図2では、複雑化を避けるため不図示とした。)。また、この溝12cv全体を埋めるようにして、走査線3aが形成されていることにより、該走査線3aには、これと一体的に形成された水平的突出部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図2によく示されているように、平面的に見て側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。なお、水平的突出部3bは、半導体層1aの片側だけでもよい。   In the present embodiment, in particular, the base insulating film 12 has a groove having the same width as the channel length or a groove longer than the channel length (a groove formed in a contact hole shape) on both sides of the semiconductor layer 1a in plan view. ) 12cv is dug, and corresponding to the groove 12cv, the scanning line 3a stacked thereabove includes a portion formed in a concave shape on the lower side (in FIG. 2, it is not necessary to avoid complication). It was shown in the figure.) Further, since the scanning line 3a is formed so as to fill the entire groove 12cv, the horizontal protruding portion 3b integrally formed with the scanning line 3a is extended to the scanning line 3a. Has become. As a result, as shown in FIG. 2, the semiconductor layer 1a of the TFT 30 is covered from the side as viewed in plan, so that the incidence of light from at least this portion is suppressed. It has become. The horizontal protrusion 3b may be provided on only one side of the semiconductor layer 1a.

さて、前述の第2層に続けて第3層には、蓄積容量70及びデータ線6aが設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極としての第1中継層71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量70は、図2の平面図を見るとわかるように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため、換言すれば、遮光領域内に収まるように形成されている。すなわち、蓄積容量70は、隣接するデータ線6a間の走査線3aに重なる領域と、走査線3aとデータ線6aが交差する角部で下側遮光膜11が画素電極9aの角を角取りする領域に形成されている。これにより、電気光学装置全体の画素開口率は比較的大きく維持され、より明るい画像を表示することが可能となる。   Now, a storage capacitor 70 and a data line 6a are provided in the third layer following the second layer. The storage capacitor 70 includes a first relay layer 71 serving as a pixel potential side capacitor electrode electrically connected to the high concentration drain region 1 e and the pixel electrode 9 a of the TFT 30, and a capacitor electrode 300 serving as a fixed potential side capacitor electrode. It is formed by being opposed to each other with the dielectric film 75 interposed therebetween. According to the storage capacitor 70, the potential holding characteristic of the pixel electrode 9a can be significantly improved. In addition, as can be seen from the plan view of FIG. 2, the storage capacitor 70 according to the present embodiment is formed so as not to reach the light transmission region substantially corresponding to the formation region of the pixel electrode 9a. If it does, it is formed so that it may fit in the light shielding area. That is, in the storage capacitor 70, the lower light-shielding film 11 chamfers the corner of the pixel electrode 9a at a region overlapping the scanning line 3a between the adjacent data lines 6a and at a corner where the scanning line 3a and the data line 6a intersect. Formed in the area. As a result, the pixel aperture ratio of the entire electro-optical device is maintained relatively large, and a brighter image can be displayed.

より詳細には、第1中継層71は、例えば光吸収性の導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、第1中継層71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。多層膜の場合は、下層を光吸収性の導電性のポリシリコン膜、上層を光反射性の金属又は合金にするとよい。また、この第1中継層71は、画素電位側容量電極としての機能のほか、コンタクトホール83、85及び89を介して、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。この第1中継層71は、図2に示すように、後述する容量電極300の平面形状と略同一の形状を有するように形成されている。   More specifically, the first relay layer 71 is made of, for example, a light-absorbing conductive polysilicon film and functions as a pixel potential side capacitance electrode. However, the first relay layer 71 may be formed of a single-layer film or a multilayer film containing a metal or an alloy. In the case of a multilayer film, the lower layer may be made of a light absorbing conductive polysilicon film, and the upper layer may be made of a light reflecting metal or alloy. The first relay layer 71 has a function of relay connection between the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 via the contact holes 83, 85, and 89, in addition to the function as the pixel potential side capacitor electrode. Have. As shown in FIG. 2, the first relay layer 71 is formed to have substantially the same shape as the planar shape of the capacitance electrode 300 described later.

容量電極300は、蓄積容量70の固定電位側容量電極として機能する。第1実施形態において、容量電極300を固定電位とするためには、固定電位とされたシールド層400とコンタクトホール87を介して電気的接続が図られることによりなされている。   The capacitance electrode 300 functions as a fixed potential side capacitance electrode of the storage capacitor 70. In the first embodiment, in order to set the capacitance electrode 300 to a fixed potential, an electrical connection is made to the fixed potential shield layer 400 via the contact hole 87.

ただし、後述するように、容量電極300とデータ線6aとを別々の層として形成する形態では、好ましくは例えば、該容量電極300を、画素電極9aが配置された画像表示領域10aからその周囲に延設し、定電位源と電気的に接続する等という手段をとることにより、該容量電極300を固定電位に維持するようにしてもよい。ちなみに、ここに述べた「定電位源」としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。   However, in a mode in which the capacitor electrode 300 and the data line 6a are formed as separate layers as described later, preferably, for example, the capacitor electrode 300 is moved from the image display region 10a where the pixel electrode 9a is arranged to the periphery thereof. The capacitor electrode 300 may be maintained at a fixed potential by extending it and electrically connecting it to a constant potential source. Incidentally, the "constant potential source" described here may be a constant potential source of a positive power supply or a negative power supply supplied to the data line driving circuit 101, or a constant potential source supplied to the counter electrode 21 of the counter substrate 20. But it doesn't matter.

そして、本実施形態では特に、この容量電極300と同一膜として、データ線6aが形成されている。ここに「同一膜」とは、同一層として、あるいは製造工程段階において同時に形成されていることを意味している。ただし、容量電極300及びデータ線6a間は平面形状的に連続して形成さているのではなく、両者間はパターニング上分断されている。   In the present embodiment, particularly, the data line 6a is formed as the same film as the capacitor electrode 300. Here, the “same film” means that they are formed simultaneously as the same layer or in a manufacturing process. However, the space between the capacitor electrode 300 and the data line 6a is not formed continuously in a planar shape, but is separated from each other in patterning.

具体的には、図2に示すように、容量電極300は、走査線3aの形成領域に重なるように、すなわち図中X方向に沿って分断されつつ形成されており、データ線6aは、半導体層1aの長手方向に重なるように、すなわち図中Y方向に延在するように形成されている。より詳しくは、容量電極300は、走査線3aに沿って延びる本線部と、図2中、半導体層1aに隣接する領域において該半導体層1aに沿って図中上方に突出した突出部(図中略台形状のように見える部分)と、後述するコンタクトホール85に対応する個所が僅かに括れた括れ部とを備えている。このうち突出部は、蓄積容量70の形成領域の増大に貢献する。   Specifically, as shown in FIG. 2, the capacitor electrode 300 is formed so as to overlap with the formation region of the scanning line 3a, that is, while being divided along the X direction in the drawing. The layer 1a is formed so as to overlap in the longitudinal direction, that is, to extend in the Y direction in the drawing. More specifically, the capacitor electrode 300 includes a main line portion extending along the scanning line 3a, and a protruding portion (approximately in the drawing) protruding upward along the semiconductor layer 1a in a region adjacent to the semiconductor layer 1a in FIG. (A portion that looks like a trapezoid) and a constricted portion where a portion corresponding to a contact hole 85 described later is slightly constricted. Of these, the protrusion contributes to an increase in the formation area of the storage capacitor 70.

他方、データ線6aは、図2中Y方向に沿って直線的に延びる本線部を有している。なお、半導体層1aの図2中上端にある高濃度ドレイン領域1eは、蓄積容量70の突出部の領域に重なるように、右方に90度直角に折り曲がるような形状を有しているが、これはデータ線6aを避けて、該半導体層1aと蓄積容量70との電気的接続を図るためである(図4参照)。なお、半導体層1aと蓄積容量70の第1中継層71とを電気的に接続するコンタクトホール83の形成領域にも下側遮光膜11が存在している。
本実施形態では、以上のような形状が呈されるようにパターニング等が実施されて、容量電極300及びデータ線6aが同時に形成されることになる。
On the other hand, the data line 6a has a main line portion extending linearly along the Y direction in FIG. The high-concentration drain region 1e at the upper end in FIG. 2 of the semiconductor layer 1a has a shape that is bent to the right by 90 degrees at right angles so as to overlap the region of the protrusion of the storage capacitor 70. This is for avoiding the data line 6a and electrically connecting the semiconductor layer 1a and the storage capacitor 70 (see FIG. 4). The lower light-shielding film 11 also exists in a region where a contact hole 83 that electrically connects the semiconductor layer 1a and the first relay layer 71 of the storage capacitor 70 is formed.
In the present embodiment, patterning or the like is performed so that the above-described shape is exhibited, and the capacitor electrode 300 and the data line 6a are formed simultaneously.

また、これら容量電極300及びデータ線6aは、図4に示すように、下層に導電性のポリシリコンからなる層、上層にアルミニウムからなる層の二層構造を有する膜として形成されている。このうちデータ線6aについては、後述する誘電体膜75の開口部を貫通するコンタクトホール81を介して、TFT30の半導体層1aと電気的に接続されることとなるが、該データ線6aが上述のような二層構造をとり、また前述の第1中継層71が導電性のポリシリコン膜からなることにより、該データ線6a及び半導体層1a間の電気的接続は、直接には、導電性のポリシリコン膜によって実現されることになる。すなわち、下から順に、第1中継層のポリシリコン膜、データ線6aの下層のポリシリコン膜及びその上層のアルミニウム膜ということになる。したがって、両者間の電気的接続を良好に保つことが可能となる。本実施形態では、データ線6aと容量線300は、導電性ポリシリコン層とアルミニウム層の二層構造としたが、下層から順に導電性ポリシリコン層、アルミニウム層、窒化チタン層の三層構造にしてもよい。
この構成によれば、窒化チタン層はコンタクトホール87の開口時のエッチングの突き抜けを防止するバリアメタルとして機能する。また、容量電極300及びデータ線6aは、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れたポリシリコンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図4参照)の進行を、その上側で遮ることが可能である。
Further, as shown in FIG. 4, the capacitor electrode 300 and the data line 6a are formed as a film having a two-layer structure of a lower layer made of conductive polysilicon and an upper layer made of aluminum. Of these, the data line 6a is electrically connected to the semiconductor layer 1a of the TFT 30 via a contact hole 81 penetrating an opening of the dielectric film 75 described later. Since the first relay layer 71 is made of a conductive polysilicon film, the electrical connection between the data line 6a and the semiconductor layer 1a is directly Is realized by the polysilicon film. That is, in order from the bottom, the polysilicon film of the first relay layer, the polysilicon film below the data line 6a, and the aluminum film thereabove. Therefore, it is possible to maintain good electrical connection between them. In the present embodiment, the data line 6a and the capacitor line 300 have a two-layer structure of a conductive polysilicon layer and an aluminum layer, but have a three-layer structure of a conductive polysilicon layer, an aluminum layer, and a titanium nitride layer in order from the bottom. You may.
According to this configuration, the titanium nitride layer functions as a barrier metal for preventing penetration of etching when the contact hole 87 is opened. Further, since the capacitor electrode 300 and the data line 6a include aluminum having relatively excellent light reflection performance and polysilicon including relatively excellent light absorption performance, they can function as a light shielding layer. That is, according to these, it is possible to block the progress of incident light (see FIG. 4) on the semiconductor layer 1a of the TFT 30 on the upper side.

誘電体膜75は、図4に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、本実施形態においては特に、この誘電体膜75は、図4に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bというように二層構造を有するものとなっている。上層の窒化シリコン膜75bは遮光領域(非開口領域)内で収まるようにパターンニングされている。これにより、比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量70の容量値を増大させることが可能となる他、それにもかかわらず、酸化シリコン膜75aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このように、誘電体膜75を二層構造とすることにより、相反する二つの作用効果を享受することが可能となる。また、着色性のある窒化シリコン75bは光が透過する領域に形成されないようにパターンニングされているので、透過率が低下することを防止できる。また、窒化シリコン膜75bが存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっている。これにより、本実施形態では、TFT30におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施形態では、誘電体膜75は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。   As shown in FIG. 4, the dielectric film 75 is, for example, a relatively thin silicon oxide film such as an HTO (High Temperature Oxide) film or an LTO (Low Temperature Oxide) film having a thickness of about 5 to 200 nm, or a silicon nitride film. Consists of From the viewpoint of increasing the storage capacitance 70, the thinner the dielectric film 75 is, the better the reliability of the film can be obtained. In the present embodiment, particularly, the dielectric film 75 has a two-layer structure such as a silicon oxide film 75a as a lower layer and a silicon nitride film 75b as an upper layer as shown in FIG. The upper silicon nitride film 75b is patterned so as to fit within the light shielding region (non-opening region). Thus, the presence of the silicon nitride film 75b having a relatively large dielectric constant allows the capacitance value of the storage capacitor 70 to be increased, and nevertheless, the presence of the silicon oxide film 75a The breakdown voltage of the storage capacitor 70 is not reduced. Thus, by making the dielectric film 75 have a two-layer structure, it is possible to enjoy two opposing effects. In addition, since the silicon nitride 75b having coloring properties is patterned so as not to be formed in a region through which light is transmitted, a decrease in transmittance can be prevented. Further, the presence of the silicon nitride film 75b makes it possible to prevent water from entering the TFT 30 before it occurs. As a result, in the present embodiment, a situation in which the threshold voltage of the TFT 30 rises does not occur, and the device can be operated for a relatively long time. In the present embodiment, the dielectric film 75 has a two-layer structure. In some cases, for example, a three-layer structure such as a silicon oxide film, a silicon nitride film, and a silicon oxide film, Or you may comprise so that it may have more laminated structures.

以上説明したTFT30ないし走査線3aの上、かつ、蓄積容量70ないしデータ線6aの下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール81が開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する第1中継層71とを電気的に接続するコンタクトホール83が開孔されている。   Above the TFT 30 or the scanning line 3a described above and below the storage capacitor 70 or the data line 6a, for example, NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG ( A silicate glass film such as boron phosphorus silicate glass, a silicon nitride film, a silicon oxide film, or the like, or a first interlayer insulating film 41 preferably made of NSG is formed. In the first interlayer insulating film 41, a contact hole 81 for electrically connecting the high concentration source region 1d of the TFT 30 and the data line 6a is formed. In the first interlayer insulating film 41, a contact hole 83 for electrically connecting the high-concentration drain region 1e of the TFT 30 and the first relay layer 71 forming the storage capacitor 70 is opened.

なお、これら二つのコンタクトホールのうち、コンタクトホール81の形成部分では、前述の誘電体膜75が形成されないように、換言すれば、該誘電体膜75に開口部が形成されるようになっている。これは、該コンタクトホール81においては、第1中継層71を介して、高濃度ソース領域1b及びデータ線6a間の電気的導通を図る必要があるためである。ちなみに、このような開口部が誘電体膜75に設けられていれば、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、該開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。   Note that, of the two contact holes, in the portion where the contact hole 81 is formed, an opening is formed so that the above-described dielectric film 75 is not formed, in other words, the dielectric film 75 is formed. I have. This is because it is necessary to establish electrical conduction between the high-concentration source region 1b and the data line 6a via the first relay layer 71 in the contact hole 81. Incidentally, if such an opening is provided in the dielectric film 75, when hydrogenation processing is performed on the semiconductor layer 1a of the TFT 30, hydrogen used for the processing is supplied to the semiconductor layer 1a through the opening. It is also possible to obtain the effect of being able to easily reach.

また、本実施形態では、第1層間絶縁膜41に対しては、約1000℃の焼成を行うことにより、半導体層1aや走査線3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。   In the present embodiment, the first interlayer insulating film 41 is baked at about 1000 ° C. to activate the ions implanted into the semiconductor layer 1a and the polysilicon film forming the scanning line 3a. You may.

さて、前述の第3層に続けて第4層には、遮光性のシールド層400が形成されている。このシールド層400は、平面的にみると、図2及び図3に示すように、図2中X方向及びY方向それぞれに延在するように格子状に形成されている。該シールド層400のうち図2中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図2中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。さらには、図2中XY方向それぞれに延在するシールド層400の交差部分の角部においては、前述の容量電極300の略台形状の突出部に対応するように、略三角形状の部分が設けられている。遮光性のシールド層400は、下側遮光膜11aと同じ幅でもよいし、下側遮光膜11aより幅が広くても、あるいは幅が狭くてもよい。 ただし、第3中継層402を除いて、TFT30、走査線3a、データ線6a、蓄積容量70を上側から見て覆うように形成されている。そして、シールド層400と下側遮光膜11とで、画素開口領域の角部、すなわち4つの角部、画素開口領域の各辺を規定することになる。   Now, a light-shielding shield layer 400 is formed on the fourth layer following the third layer. The shield layer 400 is formed in a lattice shape so as to extend in the X direction and the Y direction in FIG. 2 as shown in FIGS. 2 and 3 in plan view. In particular, a portion of the shield layer 400 extending in the Y direction in FIG. 2 is formed so as to cover the data line 6a and to be wider than the data line 6a. In addition, a portion extending in the X direction in FIG. 2 has a cutout near the center of one side of each pixel electrode 9a in order to secure a region for forming a third relay electrode 402 described later. . Further, substantially triangular portions are provided at the corners of the intersections of the shield layers 400 extending in the X and Y directions in FIG. 2 so as to correspond to the substantially trapezoidal protrusions of the capacitance electrode 300 described above. Has been. The light-shielding shield layer 400 may have the same width as the lower light-shielding film 11a, or may be wider or narrower than the lower light-shielding film 11a. However, except for the third relay layer 402, it is formed so as to cover the TFT 30, the scanning line 3a, the data line 6a, and the storage capacitor 70 when viewed from above. The shield layer 400 and the lower light-shielding film 11 define the corners of the pixel opening region, that is, four corners, and each side of the pixel opening region.

このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、ここに述べた「定電位源」としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。   The shield layer 400 extends from the image display area 10a in which the pixel electrode 9a is arranged to the periphery thereof, and is electrically connected to a constant potential source to have a fixed potential. The “constant potential source” described here may be a constant potential source of a positive power supply or a negative power supply supplied to the data line driving circuit 101 or a constant potential source supplied to the counter electrode 21 of the counter substrate 20. But it doesn't matter.

このように、データ線6aの全体を覆うように形成されているとともに(図3参照)、固定電位とされたシールド層400の存在によれば、該データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。本実施形態においてはまた、シールド層400は格子状に形成されているから、走査線3aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。また、シールド層400における上述の三角形状の部分は、容量電極300と画素電極9aとの間に生じる容量カップリングの影響を排除することが可能であり、これによっても、上述と略同様な作用効果が得られることになる。   As described above, the capacitance formed between the data line 6a and the pixel electrode 9a is formed so as to cover the entire data line 6a (see FIG. 3). It is possible to eliminate the influence of the coupling. That is, it is possible to avoid a situation in which the potential of the pixel electrode 9a fluctuates in accordance with the energization of the data line 6a, which may cause display unevenness or the like along the data line 6a on an image. Can be reduced. Also in the present embodiment, since the shield layer 400 is formed in a lattice shape, it is possible to suppress unnecessary capacitive coupling even at a portion where the scanning line 3a extends, so that unnecessary capacitive coupling does not occur. ing. In addition, the above-described triangular portion of the shield layer 400 can eliminate the influence of the capacitive coupling generated between the capacitor electrode 300 and the pixel electrode 9a. The effect will be obtained.

また、第4層には、このようなシールド層400と同一膜として、本発明にいう「中継層」の一例たる第3中継層402が形成されている。この第3中継層402は、後述のコンタクトホール89を介して、蓄積容量70を構成する第1中継層71及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継層402間は、前述の容量電極300及びデータ線6aと同様に、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。   In the fourth layer, a third relay layer 402, which is an example of the “relay layer” in the present invention, is formed as the same film as the shield layer 400. The third relay layer 402 has a function of relaying an electrical connection between the first relay layer 71 forming the storage capacitor 70 and the pixel electrode 9a via a contact hole 89 described later. The space between the shield layer 400 and the third relay layer 402 is not continuously formed in a planar shape, like the above-described capacitance electrode 300 and data line 6a. It is formed so that.

他方、上述のシールド層400及び第3中継層402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。これにより、まず、窒化チタンはコンタクトホール89の開口時のエッチングの突きぬけの防止のバリアメタルとして作用効果が期待される。また、第3中継層402において、下層のアルミニウムからなる層は、蓄積容量70を構成する第1中継層71と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。この場合、とりわけ後者の接続は良好に行われることになる。この点、仮に、アルミニウムとITOとを直接に接続してしまう形態をとると、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されないこととは対照的である。このように、本実施形態では、第3中継層402と画素電極9aとの電気的接続を良好に実現することができることにより、該画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。   On the other hand, the above-described shield layer 400 and third relay layer 402 have a two-layer structure of a lower layer made of aluminum and an upper layer made of titanium nitride. Accordingly, first, the titanium nitride is expected to have an effect as a barrier metal for preventing penetration of the etching when the contact hole 89 is opened. In the third relay layer 402, the lower layer made of aluminum is connected to the first relay layer 71 constituting the storage capacitor 70, and the upper layer made of titanium nitride is connected to the pixel electrode 9a made of ITO or the like. It is supposed to be. In this case, in particular, the latter connection will be performed well. In this regard, if the form in which aluminum and ITO are directly connected to each other is taken, electrolytic corrosion occurs between the two, and disconnection of aluminum or insulation due to formation of alumina, etc., makes a preferable electrical connection. In contrast to not being realized. As described above, in the present embodiment, since the electrical connection between the third relay layer 402 and the pixel electrode 9a can be satisfactorily realized, the voltage is applied to the pixel electrode 9a or the potential holding characteristic of the pixel electrode 9a. Can be maintained satisfactorily.

さらには、シールド層400及び第3中継層402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図2参照)の進行を、その上側でさえぎることが可能である。なお、このようなことについては、既に述べたように、上述の容量電極300及びデータ線6aについても同様にいえる。本実施形態においては、これらシールド層400、第3中継層402、容量電極300及びデータ線6aが、TFTアレイ基板10上に構築される積層構造の一部をなしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜、あるいは、「積層構造の一部」を構成しているという点に着目すれば「内蔵遮光膜」として機能しうる。なお、この「上側遮光膜」ないし「内蔵遮光膜」なる概念によれば、上述の構成のほか、走査線3aや第1中継層71等もまた、それに含まれるものとして考えることができる。要は、最も広義に解する前提の下、TFTアレイ基板10上に構築される不透明な材料からなる構成であれば、「上側遮光膜」ないし「内蔵遮光膜」と呼びうる。   Further, since the shield layer 400 and the third relay layer 402 include aluminum having relatively excellent light reflection performance and titanium nitride having relatively excellent light absorption performance, they can function as a light shielding layer. That is, according to these, it is possible to block the progress of the incident light (see FIG. 2) on the semiconductor layer 1a of the TFT 30 on the upper side. As described above, the same can be said for the above-described capacitance electrode 300 and data line 6a. In the present embodiment, the shield layer 400, the third relay layer 402, the capacitor electrode 300, and the data line 6a form a part of a laminated structure built on the TFT array substrate 10 and emit light from above to the TFT 30. Paying attention to the fact that it constitutes an upper light-shielding film that blocks incident light or “a part of the laminated structure”, it can function as an “internal light-shielding film”. According to the concept of “upper light-shielding film” or “built-in light-shielding film”, in addition to the above-described configuration, the scanning line 3a, the first relay layer 71, and the like can be considered as being included therein. In short, under the premise that it is understood in the broadest sense, any structure made of an opaque material constructed on the TFT array substrate 10 can be called an “upper light-shielding film” or an “internal light-shielding film”.

以上説明した前述のデータ線6aの上、かつ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、前記のシールド層400と容量電極300とを電気的に接続するためのコンタクトホール87、及び、第3中継層402と第1中継層71とを電気的に接続するためのコンタクトホール85がそれぞれ開孔されている。なお、第1実施形態においては、前記の第3中継層402が形成されていることにより、画素電極9a及びTFT30間の電気的接続は、三つのコンタクトホール83、85及び89を介して、すなわち、三つの層間絶縁膜41、42及び43を介して行われるようになっている。このように、比較的短小なコンタクトホールを連結して、画素電極9a及びTFT30間の電気的接続を図るようにすれば、比較的長大なコンタクトホールによりそれを実現するよりも、該短小なコンタクトホールの製造容易性により、より低コストに、且つ、より信頼性高く電気光学装置の製造を行うことができるという利点が得られる。   Above the above-described data line 6a and below the shield layer 400, a silicate glass film such as NSG, PSG, BSG, BPSG, etc., a silicon nitride film, a silicon oxide film, or the like, or preferably a NSG A two-layer insulating film 42 is formed. In the second interlayer insulating film 42, a contact hole 87 for electrically connecting the shield layer 400 and the capacitor electrode 300, and a third relay layer 402 and the first relay layer 71 are electrically connected. Contact holes 85 for connection are respectively formed. In the first embodiment, since the third relay layer 402 is formed, the electrical connection between the pixel electrode 9a and the TFT 30 is established via three contact holes 83, 85, and 89, ie, , Through three interlayer insulating films 41, 42 and 43. As described above, by connecting the relatively short contact holes to establish electrical connection between the pixel electrode 9a and the TFT 30, the relatively short contact holes can be used rather than the relatively long contact holes. The ease of manufacturing the holes provides an advantage that the electro-optical device can be manufactured at lower cost and with higher reliability.

なお、第2層間絶縁膜42に対しては、第1層間絶縁膜41に関して前述したような焼成を行わないことにより、容量電極300の界面付近に生じるストレスの緩和を図るようにしてもよい。   In addition, the stress generated near the interface of the capacitor electrode 300 may be reduced by not performing the above-described firing on the first interlayer insulating film 41 on the second interlayer insulating film 42.

最後に、第5層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。この画素電極9aは、角部がカットされた形状でもよい。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはBPSGからなる第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、画素電極9a及び前記の第3中継層402間を電気的に接続するためのコンタクトホール89が開孔されている。また、本実施形態では特に、第3層間絶縁膜43の表面は、CMP(Chemical Mechanical Polishing)処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。ただし、このように第3層間絶縁膜43に平坦化処理を施すだけでなく、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41及び第2層間絶縁膜42のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより、平坦化処理を行ってもよい。または、第3層間絶縁膜43の平坦化処理をせずに、上述した溝だけで平坦化処理を行ってもよい。   Finally, in the fifth layer, the pixel electrodes 9a are formed in a matrix as described above, and the alignment film 16 is formed on the pixel electrodes 9a. The pixel electrode 9a may have a shape in which a corner is cut. Under the pixel electrode 9a, a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like, or a third interlayer insulating film 43 preferably made of BPSG is formed. A contact hole 89 for electrically connecting the pixel electrode 9a and the third relay layer 402 is formed in the third interlayer insulating film 43. In the present embodiment, particularly, the surface of the third interlayer insulating film 43 is planarized by a CMP (Chemical Mechanical Polishing) process or the like, and a liquid crystal layer caused by a step due to various wirings, elements, and the like present below the surface. 50 misalignment is reduced. However, not only the flattening process is performed on the third interlayer insulating film 43 as described above, but also at least one of the TFT array substrate 10, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 42. The flattening process may be performed by digging a groove and embedding the wiring such as the data line 6a or the TFT 30 or the like. Alternatively, the flattening process may be performed only on the above-described groove without performing the flattening process on the third interlayer insulating film 43.

以上のような構成となる本実施形態の電気光学装置においては、次のような作用効果が奏される。   In the electro-optical device according to the present embodiment having the above-described configuration, the following operation and effect can be obtained.

まず、上述の電気光学装置では、走査線3a及びデータ線6a、並びに、蓄積容量70及びシールド層400は、それぞれ、画素電極9aが形成されない領域、すなわち該画素電極9aの形成領域と相補関係にある遮光領域に形成されている(図2参照)。これにより、光透過領域にほぼ一致する画素電極の形成領域に、積層構造中の各種要素が位置しない構成が実現されることになり、本実施形態に係る電気光学装置は、極めて高い開口率を実現・維持することが可能となる。   First, in the above-described electro-optical device, the scanning line 3a and the data line 6a, and the storage capacitor 70 and the shield layer 400 are each in a region where the pixel electrode 9a is not formed, that is, in a complementary relationship with the region where the pixel electrode 9a is formed. It is formed in a certain light shielding area (see FIG. 2). As a result, a configuration is realized in which various elements in the stacked structure are not located in the pixel electrode formation region substantially coincident with the light transmission region, and the electro-optical device according to the present embodiment has an extremely high aperture ratio. It can be realized and maintained.

しかも、本実施形態においては、このように蓄積容量70、シールド層400等の各種要素を遮光領域内にいわば閉じ込めるように形成するにもかかわらず、電気光学装置の動作に関して特段の支障が生じるわけでもない。すなわち、蓄積容量70については、上述のように、その構成要素たる誘電体膜75が比較的誘電率の大きい窒化シリコン膜75bを含むことから、該蓄積容量70を遮光領域内に閉じ込めるように、あるいはその平面的な広がりを多少抑制するように形成したとしても、十分な電荷蓄積特性を享受することが可能なのである。また、シールド層400は、図2によく示されていたように、少なくともデータ線6aを覆うように形成されていることから、該データ線6aと画素電極9aとは直接的に対向するようなことがなく、容量カップリングの影響排除という作用効果は十分に享受され得るのである。   In addition, in the present embodiment, although various elements such as the storage capacitor 70 and the shield layer 400 are formed so as to be confined in the light-shielding region, there is no particular problem in the operation of the electro-optical device. not. That is, as described above, since the dielectric film 75 as a component of the storage capacitor 70 includes the silicon nitride film 75b having a relatively large dielectric constant, the storage capacitor 70 is confined in the light-shielding region. Alternatively, even if it is formed so as to slightly suppress its planar spread, it is possible to enjoy sufficient charge storage characteristics. Further, since the shield layer 400 is formed so as to cover at least the data line 6a as well shown in FIG. 2, the data line 6a and the pixel electrode 9a are directly opposed to each other. Therefore, the effect of eliminating the influence of the capacitive coupling can be sufficiently enjoyed.

以上のように、本実施形態に係る電気光学装置によれば、高開口率・高コントラスト化を達成することにより、より明るいなどの高い品質を備えた画像を表示可能となる。   As described above, according to the electro-optical device according to the present embodiment, by achieving a high aperture ratio and a high contrast, it is possible to display an image having higher quality such as a brighter image.

(第2実施形態:シールド層とデータ線とが別々の層に形成されている場合) 以下では、本発明の第2実施形態に係る電気光学装置について、図5から図7を参照して説明する。ここに図5は、図2と同趣旨の図であって、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。また、図6は、図3と同趣旨の図であって、図5のA−A´断面図である。さらに、図7は、第2実施形態において特徴的な窒化膜の形成態様を示す平面図である。なお、第2実施形態の電気光学装置は、上記の第1実施形態の電気光学装置の画素部における構成と略同様な構成を備えている。したがって、以下では、第2実施形態において特徴的な部分のみについて主な説明を加えることとし、残余の部分については、その説明を適宜省略ないし簡略化することとする。   (Second Embodiment: Case Where Shield Layer and Data Line are Formed on Separate Layers) Hereinafter, an electro-optical device according to a second embodiment of the present invention will be described with reference to FIGS. I do. Here, FIG. 5 is a view having the same meaning as FIG. 2 and is a plan view of a plurality of adjacent pixel groups of the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 6 is a view having the same effect as FIG. 3 and is a cross-sectional view taken along line AA ′ of FIG. FIG. 7 is a plan view showing a characteristic aspect of forming a nitride film in the second embodiment. The electro-optical device according to the second embodiment has a configuration substantially similar to the configuration of the pixel portion of the electro-optical device according to the first embodiment. Therefore, in the following, only the main features of the second embodiment will be mainly described, and the description of the remaining portions will be omitted or simplified as appropriate.

第2実施形態では、図6に示すように、図4と比べて、蓄積容量70を構成する上部電極たる容量電極300とデータ線6aとが同一膜として構成されていない点、また、それに伴って、層間絶縁膜が増加されている。すなわち新たにもう一層、「第4層間絶縁膜44」が設けられている点、そしてゲート電極3aaと同一膜として中継電極719が形成されている点に大きな相違がある。これにより、TFTアレイ基板10上から順に、走査線を兼ねる下側遮光膜11aを含む第1層、ゲート電極3aaを有するTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層404が形成される第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。   In the second embodiment, as shown in FIG. 6, as compared with FIG. 4, the point that the capacitor electrode 300 serving as the upper electrode and the data line 6 a constituting the storage capacitor 70 are not formed as the same film, and Thus, the number of interlayer insulating films has been increased. That is, there is a significant difference in that a “fourth interlayer insulating film 44” is further provided, and that the relay electrode 719 is formed as the same film as the gate electrode 3aa. Thus, in order from the top of the TFT array substrate 10, a first layer including the lower light-shielding film 11a also serving as a scanning line, a second layer including the TFT 30 having the gate electrode 3aa, a third layer including the storage capacitor 70, and a data line. A fourth layer including 6a and the like, a fifth layer on which the shield layer 404 is formed, and a sixth layer (uppermost layer) including the pixel electrode 9a and the alignment film 16 and the like. A base insulating film 12 is provided between the first and second layers, a first interlayer insulating film 41 is provided between the second and third layers, and a second interlayer insulating film 42 is provided between the third and fourth layers. , A third interlayer insulating film 43 is provided between the fourth and fifth layers, and a fourth interlayer insulating film 44 is provided between the fifth and sixth layers, respectively. Has been prevented.

さらに、第1実施形態における第2層には走査線3aが形成されていたのに代えて、第2実施形態では、走査線3aに代わるゲート電極3aaが形成されるとともに、これと同一膜として中継電極719が新たに形成されている。以下、各層における構成について、より詳しく説明する。   Further, instead of forming the scanning line 3a on the second layer in the first embodiment, in the second embodiment, a gate electrode 3aa instead of the scanning line 3a is formed, and the same film as the gate electrode 3aa is formed. A relay electrode 719 is newly formed. Hereinafter, the configuration in each layer will be described in more detail.

まず、第2層には、半導体層1aのチャネル領域1a´に対向するように、ゲート電極3aaが形成されている。このゲート電極3aaは、第1実施形態の走査線3aのように線状には形成されておらず、半導体層1aないしチャネル領域1a´がTFTアレイ基板10上に島状に形成されていることに応じて、島状に形成されている。また、第2実施形態では、これに応じて、コンタクトホールを成す溝12cvの底が、第1層の下側遮光膜11aの表面に接する深さを有しているとともに、該下側遮光膜11aは図5中X方向に延在するストライプ状に形成されている。これにより、溝12cv上に形成されたゲート電極3aaは、該溝12cvを介して下側遮光膜11aと電気的に接続されることになる。すなわち、第2実施形態では、ゲート電極3aaには、下側遮光膜11aを通じて走査信号が供給されるようになっている。換言すれば、第2実施形態の下側遮光膜11aは、走査線としての機能を担うことになる。   First, a gate electrode 3aa is formed in the second layer so as to face the channel region 1a 'of the semiconductor layer 1a. The gate electrode 3aa is not formed linearly like the scanning line 3a of the first embodiment, and the semiconductor layer 1a or the channel region 1a 'is formed in an island shape on the TFT array substrate 10. Are formed in an island shape. Further, in the second embodiment, the bottom of the groove 12cv forming the contact hole has a depth in contact with the surface of the lower light-shielding film 11a of the first layer. 11a is formed in a stripe shape extending in the X direction in FIG. As a result, the gate electrode 3aa formed on the groove 12cv is electrically connected to the lower light-shielding film 11a via the groove 12cv. That is, in the second embodiment, a scanning signal is supplied to the gate electrode 3aa through the lower light-shielding film 11a. In other words, the lower light-shielding film 11a of the second embodiment functions as a scanning line.

なお、第2実施形態における下側遮光膜11aについては、図5に示すように、データ線6aが延在する方向に沿って突出部を有している。これにより、第2実施形態の下側遮光膜11aは、第1実施形態における格子状の下側遮光膜11aと遜色ない遮光機能をも発揮することになる。ただし、相隣接する下側遮光膜11aから延びる突出部は相互に接触することはなく、互いに電気的に絶縁されている。こうしないと、下側遮光膜11aを、走査線として機能させることができないからである。また、下側遮光膜11aは、データ線6aと交差する領域では、画素電極9aの角を角取りするように突出した領域が形成されている。そして、下側遮光膜11aは、TFT30、走査線3a、データ線6a、蓄積容量70、シールド用中継層6a1、第2中継層6a2、第3中継層406を、下側から見て覆うように形成されている。   As shown in FIG. 5, the lower light-shielding film 11a according to the second embodiment has a protrusion along the direction in which the data line 6a extends. Thus, the lower light-shielding film 11a of the second embodiment also exhibits a light-shielding function comparable to that of the lattice-shaped lower light-shielding film 11a of the first embodiment. However, the protruding portions extending from the adjacent lower light-shielding films 11a do not contact each other, and are electrically insulated from each other. Otherwise, the lower light-shielding film 11a cannot function as a scanning line. In the region where the lower light-shielding film 11a intersects with the data line 6a, a region is formed so as to protrude the corner of the pixel electrode 9a. The lower light-shielding film 11a covers the TFT 30, the scanning line 3a, the data line 6a, the storage capacitor 70, the shield relay layer 6a1, the second relay layer 6a2, and the third relay layer 406 as viewed from below. Is formed.

そして、第2実施形態においては特に、上述のゲート電極3aaと同一膜として中継電極719が形成されている。中継電極719は、平面的に見て、図5に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719と、ゲート電極3aaとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。   In the second embodiment, in particular, the relay electrode 719 is formed as the same film as the gate electrode 3aa. As shown in FIG. 5, the relay electrode 719 is formed in an island shape so as to be located substantially at the center of one side of each pixel electrode 9a as shown in FIG. Since the relay electrode 719 and the gate electrode 3aa are formed as the same film, if the latter is made of, for example, a conductive polysilicon film, the former is also made of a conductive polysilicon film.

次に、第3層には、蓄積容量70を構成する第1中継層71、誘電体膜75及び容量電極300が形成されている。このうち第1中継層71はポリシリコンで形成される。そして、容量電極300は、もはやデータ線6aと同時に形成されるわけではないので、第1実施形態のように、該データ線6a及びTFT30間の電気的接続に対する配慮を払う意味を込めて、アルミニウム膜及び導電性のポリシリコン膜という二層構造をとる必要は必ずしもない。したがって、該容量電極300は、例えば、下側遮光膜11aと同様に、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から構成するとよい。これによれば、容量電極300は、上述の「上側遮光膜」ないし「内蔵遮光膜」としての機能をよりよく発揮し得る(ただし、第2実施形態に係る容量電極300を構成する材料については、後述参照)。 また、同じ理由により、すなわち容量電極300とデータ線6aとが別々の層に形成されることにより、本態様では、同一平面内における両者間の電気的絶縁を図る必要はない。したがって、容量電極300は、走査線3aの方向に延在する容量線の一部として形成することが可能である。
この蓄積容量70は、TFT30とデータ線6aとの間に形成されるので、図5に示すように、走査線3aの延設方向並びにデータ線6aの延設方向に十字形状に形成されている。これにより、蓄積容量を増大化でき、遮光性の容量電極300により、TFT30への遮光性を高めることができる。また、蓄積容量70は、下側遮光膜11やシールド層400が形成されている画素電極6aの角部に形成すると、より蓄積容量の増大化、遮光性を高めることができる。
Next, in the third layer, the first relay layer 71, the dielectric film 75, and the capacitor electrode 300 that constitute the storage capacitor 70 are formed. The first relay layer 71 is formed of polysilicon. Since the capacitor electrode 300 is no longer formed at the same time as the data line 6a, as in the first embodiment, aluminum is used for the purpose of paying attention to the electrical connection between the data line 6a and the TFT 30. It is not always necessary to adopt a two-layer structure of a film and a conductive polysilicon film. Accordingly, the capacitor electrode 300 includes, for example, at least one of refractory metals such as Ti, Cr, W, Ta, and Mo, as in the lower light-shielding film 11a, a simple metal, an alloy, a metal silicide, It is preferable to use a light-shielding material such as polysilicide or a laminate thereof. According to this, the capacitor electrode 300 can better exhibit the function as the above-described “upper light-shielding film” or “built-in light-shielding film” (however, regarding the material forming the capacitor electrode 300 according to the second embodiment, , See below). Further, for the same reason, that is, since the capacitor electrode 300 and the data line 6a are formed in different layers, it is not necessary to achieve electrical insulation between them in the same plane. Therefore, the capacitor electrode 300 can be formed as a part of a capacitor line extending in the direction of the scanning line 3a.
Since this storage capacitor 70 is formed between the TFT 30 and the data line 6a, as shown in FIG. 5, it is formed in a cross shape in the extending direction of the scanning line 3a and the extending direction of the data line 6a. . Thereby, the storage capacitance can be increased, and the light-shielding capacitance electrode 300 can enhance the light-shielding effect on the TFT 30. Further, when the storage capacitor 70 is formed at the corner of the pixel electrode 6a where the lower light-shielding film 11 and the shield layer 400 are formed, the storage capacitance can be further increased and the light-shielding property can be improved.

以上述べた、ゲート電極3aa及び中継電極719の上、且つ、蓄積容量70の下には、第1層間絶縁膜41が形成されているが、該第1層間絶縁膜41は、上述と略同様に、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等で構成すればよい。また、この第1層間絶縁膜41には、第1中継層71の図6中下面に電気的接続点をもつように配置された、コンタクトホール881が開孔されている。これにより、第1中継層71及び中継電極719間の電気的接続が図られることになる。また、第1層間絶縁膜41には、後述する第2中継層6a2との電気的接続を図るため、後記第2層間絶縁膜42をも貫通するように開孔されたコンタクトホール882が開孔されている。   As described above, the first interlayer insulating film 41 is formed above the gate electrode 3aa and the relay electrode 719 and below the storage capacitor 70, and the first interlayer insulating film 41 is substantially the same as described above. In addition, a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like may be used. Further, a contact hole 881 is formed in the first interlayer insulating film 41 so as to have an electrical connection point on the lower surface of the first relay layer 71 in FIG. 6. Thereby, electrical connection between the first relay layer 71 and the relay electrode 719 is achieved. The first interlayer insulating film 41 is provided with a contact hole 882 that is formed so as to penetrate the second interlayer insulating film 42, which will be described later, in order to establish electrical connection with a second relay layer 6a2 described later. Have been.

他方、第4層にはデータ線6aは、アルミニウム単体、あるいはアルミニウム合金で構成してもよい。   On the other hand, in the fourth layer, the data line 6a may be made of aluminum alone or an aluminum alloy.

そして、第2実施形態では特に、上述のようにアルミニウム等から構成されたデータ線6aは、下層より順に、アルミニウムからなる層(符号41A参照)、窒化チタンからなる層(符号41TN参照)、窒化シリコン膜からなる層(符号401参照)の三層構造を有する膜として形成されている。窒化シリコン膜401は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、データ線6a上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。   In the second embodiment, in particular, as described above, the data lines 6a made of aluminum or the like are arranged in order from the lower layer, such as a layer made of aluminum (see reference numeral 41A), a layer made of titanium nitride (see reference numeral 41TN), and a nitride layer. It is formed as a film having a three-layer structure of a layer made of a silicon film (see reference numeral 401). The silicon nitride film 401 is patterned to have a slightly larger size so as to cover the lower aluminum layer and titanium nitride layer. Since the data line 6a contains aluminum, which is a relatively low-resistance material, supply of image signals to the TFT 30 and the pixel electrode 9a can be realized without interruption. On the other hand, the formation of the silicon nitride film having a relatively excellent effect of blocking the intrusion of moisture on the data line 6a can improve the moisture resistance of the TFT 30 and can prolong its life. The silicon nitride film is preferably a plasma silicon nitride film.

窒化シリコン膜401また、本実施形態に係る窒化シリコン膜401は、データ線6a上の他、マトリクス状に配列された画素電極9a並びにこれらの間隙を縫うように配置されたデータ線6a及び走査線3aが形成される領域として規定される画像表示領域10aの周囲にも、ロの字状に形成されている。なお、この窒化チタン膜及び窒化シリコン膜401の厚さは、例えば10〜100nm程度、より好ましくは10〜30nm程度に構成するとよい。   Silicon Nitride Film 401 The silicon nitride film 401 according to the present embodiment includes, in addition to the data lines 6a, the pixel electrodes 9a arranged in a matrix and the data lines 6a and the scanning lines arranged so as to sew these gaps. It is also formed in a square shape around the image display area 10a defined as the area where 3a is formed. Note that the thickness of the titanium nitride film and the silicon nitride film 401 is preferably set to, for example, about 10 to 100 nm, and more preferably about 10 to 30 nm.

以上により、本実施形態に係る窒化シリコン膜401は、TFTアレイ基板10上において、全体的に図7に概略的に示すような形状で形成されていることになる。なお、図7中、画像表示領域10aの周囲に存在している窒化シリコン膜401は、後述するデータ線駆動回路101や走査線駆動回路104を構成するCMOS(Complementary MOS)型TFTに対する水分浸入防止に大きく貢献する(図19参照)。ただし、窒化物は、その他一般の材料に比べて、ドライエッチング等におけるエッチングレートが小さくなることが予測されるから、上述の画像表示領域10aの周囲の領域に窒化シリコン膜401を形成する場合であって、該領域内にコンタクトホール等を形成する必要がある場合においては、該窒化シリコン膜401内に、該コンタクトホールの位置に対応した孔を予め形成しておくとよい。これは、図7に示すようなパターニングを実施する際に併せて行っておけば、製造工程の簡略化に資する。   As described above, the silicon nitride film 401 according to the present embodiment is entirely formed on the TFT array substrate 10 in a shape schematically shown in FIG. In FIG. 7, the silicon nitride film 401 existing around the image display area 10a prevents moisture from penetrating into CMOS (Complementary MOS) type TFTs constituting the data line driving circuit 101 and the scanning line driving circuit 104 described later. (See FIG. 19). However, since nitride is expected to have a lower etching rate in dry etching and the like than other general materials, it is difficult to form the silicon nitride film 401 in a region around the image display region 10a. If it is necessary to form a contact hole or the like in the region, a hole corresponding to the position of the contact hole may be formed in the silicon nitride film 401 in advance. If this is performed at the same time as performing the patterning as shown in FIG. 7, this contributes to simplification of the manufacturing process.

また、第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継層6a2(ただし、第1実施形態における「第2中継層」とは少々意味合いが異なる。)が形成されている。このうち前者は、遮光性のシールド層404と容量電極300とを電気的に接続するための中継層であり、後者は、画素電極9aと第1中継層71とを電気的に接続するための中継層である。なお、これらは、データ線6aと同一材料により構成されることとなるのはいうまでもない。   In the fourth layer, the same layer as the data line 6a is used as the shield layer relay layer 6a1 and the second relay layer 6a2 (however, the meaning is slightly different from the "second relay layer" in the first embodiment). Is formed. The former is a relay layer for electrically connecting the light-shielding shield layer 404 and the capacitor electrode 300, and the latter is a relay layer for electrically connecting the pixel electrode 9a and the first relay layer 71. It is a relay layer. It goes without saying that these are made of the same material as the data lines 6a.

以上述べた、蓄積容量70の上、且つ、データ線6a、シールド用中継層6a1及び第2中継層6a2の下には、第2層間絶縁膜42が形成されているが、該第2層間絶縁膜42は、上述と略同様に、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等で構成すればよい。
容量電極300にアルミニウムを用いた場合には、プラズマCVDで低温成膜する必要がある。また、この第2層間絶縁膜42には、前述のシールド層用中継層6a1及び第2中継層6a2に対応するように、コンタクトホール801及び前記のコンタクトホール882が開孔されている。
As described above, the second interlayer insulating film 42 is formed above the storage capacitor 70 and below the data line 6a, the shield relay layer 6a1, and the second relay layer 6a2. The film 42 may be composed of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like, in substantially the same manner as described above.
When aluminum is used for the capacitor electrode 300, it is necessary to form a film at a low temperature by plasma CVD. In the second interlayer insulating film 42, a contact hole 801 and the contact hole 882 are formed so as to correspond to the relay layer 6a1 for the shield layer and the second relay layer 6a2.

次に、第5層には、遮光性のシールド層404が形成されている。これは例えば、上述のシールド層400と同様に、上層に窒化チタンからなる層、下層にアルミニウムからなる層という二層構造で構成してもよいし、また、場合により、ITOその他の導電性材料で構成してもよい。このシールド層404は、前述のシールド層用中継層6a1を介して、容量電極300と電気的に接続されている。これにより、シールド層404は固定電位とされており、上記第1実施形態と同様に、画素電極9a及びデータ線6a間に生じる容量カップリングの影響を排除する。遮光性のシールド層400は、下側遮光膜11aと同じ幅でもよいし、下側遮光膜11aより幅が広くても、あるいは幅が狭くてもよい。 ただし、第3中継層406を除いて、TFT30、走査線3a、データ線6a、蓄積容量70を上側から見て覆うように形成されている。そして、シールド層400と下側遮光膜11とで、画素開口領域の角部、すなわち4つの角部、画素開口領域の各辺を規定することになる。
また、この第5層には、シールド層404と同一膜として、第3中継層406が形成されている。
Next, a light-shielding shield layer 404 is formed on the fifth layer. For example, similarly to the above-described shield layer 400, it may have a two-layer structure in which an upper layer is made of titanium nitride and a lower layer is made of aluminum. In some cases, ITO or other conductive material may be used. May be configured. The shield layer 404 is electrically connected to the capacitor electrode 300 via the shield layer relay layer 6a1 described above. As a result, the shield layer 404 has a fixed potential, and eliminates the influence of capacitive coupling generated between the pixel electrode 9a and the data line 6a as in the first embodiment. The light-shielding shield layer 400 may have the same width as the lower light-shielding film 11a, or may be wider or narrower than the lower light-shielding film 11a. However, except for the third relay layer 406, it is formed so as to cover the TFT 30, the scanning line 3a, the data line 6a, and the storage capacitor 70 when viewed from above. The shield layer 400 and the lower light-shielding film 11 define the corners of the pixel opening region, that is, four corners, and each side of the pixel opening region.
Further, a third relay layer 406 is formed on the fifth layer as the same film as the shield layer 404.

以上述べた、データ線6aの上、且つ、シールド層404の下には、第3層間絶縁膜43が形成されている。この第3層間絶縁膜43を構成する材料等についても、上記の第2層間絶縁膜42と同様でよい。ただし、データ線6a等が、上述のようにアルミニウム等を含む場合においては、これを高温環境下に曝すことを避けるため、該第3層間絶縁膜43は、好ましくはプラズマCVD法等の低温成膜法を用いて形成することが好ましい。   The third interlayer insulating film 43 is formed above the data line 6a and below the shield layer 404 as described above. The material and the like forming the third interlayer insulating film 43 may be the same as those of the second interlayer insulating film 42 described above. However, when the data line 6a or the like contains aluminum or the like as described above, the third interlayer insulating film 43 is preferably formed by a low-temperature forming method such as a plasma CVD method in order to avoid exposing the same to a high-temperature environment. It is preferable to use a film method.

また、この第3層間絶縁膜43には、シールド層404と前述のシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803が形成されており、前述の第2中継層6a2へと通じており、第3中継層406に対応するコンタクトホール804が形成されている。   In the third interlayer insulating film 43, a contact hole 803 for electrically connecting the shield layer 404 to the shield layer relay layer 6a1 is formed. And a contact hole 804 corresponding to the third relay layer 406 is formed.

残る構成は、第6層には画素電極9a及び配向膜16が形成されるとともに、該第6層及び第5層間には第4層間絶縁膜44が形成されており、該第4層間絶縁膜44には、画素電極9aと第3中継層406とを電気的に接続するためのコンタクトホール89が開孔されている、というものになっている。   The remaining configuration is such that the pixel electrode 9a and the alignment film 16 are formed in the sixth layer, and the fourth interlayer insulating film 44 is formed between the sixth layer and the fifth layer. 44, a contact hole 89 for electrically connecting the pixel electrode 9a to the third relay layer 406 is formed.

なお、上述の構成において、第3中継層406については、ITO等からなる画素電極9aと直接的に接触することとなるから、上述した電蝕に注意すべきである。したがって、これを考慮すれば、シールド層404及び第3中継層406は、第1実施形態と同様に、アルミニウム及び窒化チタンからなる二層構造とすることが好ましい。また、シールド層404及び第3中継層406をITOから構成しても、シールド層404及びシールド層用中継層6a1間、あるいは第3中継層406及び第2中継層6a2間において、ITOとアルミニウムの直接的な接触を避けることができるので、電蝕発生について心配する必要はない。あるいは、第2実施形態においては、上述のように、容量電極300は容量線の一部として構成可能であるから、該容量電極300を固定電位とするためには、該容量線を画像表示領域10a外まで延設して定電位源に接続するような形態とすればよい。この場合更に、容量電極300を含む容量線は、それ自体独自に定電位源に接続することが可能であり、シールド層404もまた、それ自体独自に定電位源に接続することが可能となるため、そのような構成を採用する場合においては、両者間を電気的に接続するコンタクトホール801及び803を設ける必要はなくなる。よって、この場合においては、シールド層404及び容量電極300を構成する材料選択や、シールド層用中継層6a1の材料選択を行う際に(そもそも当該シールド用中継層6a1はもはや不要である。)、「電蝕」の発生に配慮する必要はない。   In the above-described configuration, the third relay layer 406 comes into direct contact with the pixel electrode 9a made of ITO or the like. Therefore, considering this, it is preferable that the shield layer 404 and the third relay layer 406 have a two-layer structure made of aluminum and titanium nitride, as in the first embodiment. Further, even if the shield layer 404 and the third relay layer 406 are made of ITO, between the shield layer 404 and the shield layer relay layer 6a1, or between the third relay layer 406 and the second relay layer 6a2, the ITO and aluminum There is no need to worry about the occurrence of galvanic corrosion since direct contact can be avoided. Alternatively, in the second embodiment, as described above, since the capacitor electrode 300 can be configured as a part of the capacitor line, in order to set the capacitor electrode 300 to a fixed potential, the capacitor line must be connected to the image display area. What is necessary is just to set it as the form extended to outside 10a and connected to a constant potential source. In this case, the capacitance line including the capacitance electrode 300 can be connected to a constant potential source by itself, and the shield layer 404 can also be connected to a constant potential source by itself. Therefore, when such a configuration is employed, it is not necessary to provide the contact holes 801 and 803 for electrically connecting the two. Therefore, in this case, when selecting the material for forming the shield layer 404 and the capacitor electrode 300 and selecting the material for the shield layer relay layer 6a1 (the shield relay layer 6a1 is no longer necessary in the first place). It is not necessary to consider the occurrence of “electrolytic corrosion”.

以上のような構成となる第2実施形態の電気光学装置においては、まず、上述の第1実施形態におけるのと略同様な作用効果が奏されることが明白である。すなわち、第1実施形態と同様に、高開口率・高コントラスト化の達成により、より明るいなどの高い品質の画像を表示することが可能である。   In the electro-optical device according to the second embodiment having the above-described configuration, first, it is apparent that substantially the same operation and effect as those in the above-described first embodiment are exerted. That is, similarly to the first embodiment, by achieving a high aperture ratio and a high contrast, it is possible to display a high-quality image such as a brighter image.

そして、第2実施形態では特に、データ線6a上、かつ、画像表示領域10aの周囲の上に、窒化シリコン膜401が形成されていたことにより、TFT30の耐湿性を更に向上することが可能となる。すなわち、窒化膜ないし窒化物は、既に述べたように、水分の浸入ないし拡散をせき止める作用に優れているから、TFT30の半導体層1aに対する水分浸入を未然に防止することが可能となるのである。第2実施形態では、この他、シールド層404、第3中継層406等や蓄積容量70を構成する誘電体膜75において、窒化膜が用いられ得るが、これらすべての構成について、そのような窒化膜を備えれば、水分浸入防止作用はより効果的に発揮されることになる。ただし、すべてに「窒化膜」を設けない形態としてよいことは勿論である。   In the second embodiment, in particular, since the silicon nitride film 401 is formed on the data line 6a and around the image display area 10a, it is possible to further improve the moisture resistance of the TFT 30. Become. That is, as described above, the nitride film or the nitride is excellent in the function of blocking the intrusion or diffusion of moisture, so that the infiltration of moisture into the semiconductor layer 1a of the TFT 30 can be prevented. In the second embodiment, in addition to this, a nitride film may be used for the shield layer 404, the third relay layer 406, and the like, and the dielectric film 75 forming the storage capacitor 70. If a film is provided, the effect of preventing moisture penetration will be exhibited more effectively. However, it is needless to say that a form in which no “nitride film” is provided may be adopted.

また、第2実施形態において、窒化シリコン膜401は、新第4層において、画像表示領域10a外の領域をのぞいて、データ線6a上にのみ存在することから、大きな内部応力が集中するようなことがなく、窒化シリコン膜401自身がその内部応力によって破壊するに至ったり、また、その応力が外部に作用することによって、窒化シリコン膜401の周囲に存在する、例えば第3層間絶縁膜43等にクラックを生じさせるようなことがない。このようなことは、窒化膜がTFTアレイ基板10上の全面に設けられている場合を仮に想定するとより明白である。   In the second embodiment, since the silicon nitride film 401 exists only on the data line 6a except for the region outside the image display region 10a in the new fourth layer, a large internal stress concentrates. The silicon nitride film 401 itself breaks down due to its internal stress, and the stress acts on the outside, so that the silicon nitride film 401 exists around the silicon nitride film 401, for example, the third interlayer insulating film 43 or the like. There is no possibility that cracks will occur. This is clearer assuming that the nitride film is provided on the entire surface of the TFT array substrate 10.

さらには、第2実施形態における窒化チタン膜及び窒化シリコン膜401は、その厚さが10〜100nm程度、より好ましくは10〜30nm程度と比較的小さくされていることから、上述のような作用効果は更に効果的に享受され得ることになる。   Further, since the thickness of the titanium nitride film and the silicon nitride film 401 in the second embodiment is relatively small, about 10 to 100 nm, and more preferably about 10 to 30 nm, Can be enjoyed more effectively.

更に加えて、第2実施形態では特に、中継電極719が設けられていたことにより、次のような作用効果を得ることができる。すなわち、図4においては、TFT30及び画素電極9a間の電気的接続を図るためには、同図におけるコンタクトホール85のように、蓄積容量70を構成する、より下層の電極たる第1中継層71の図中「上面」において接触を図る必要があった。   In addition, in the second embodiment, in particular, since the relay electrode 719 is provided, the following operation and effect can be obtained. That is, in FIG. 4, in order to achieve the electrical connection between the TFT 30 and the pixel electrode 9a, as in the contact hole 85 in FIG. It was necessary to make contact on the "upper surface" in FIG.

しかしながら、このような形態では、容量電極300及び誘電体膜75の形成工程において、それらの前駆膜をエッチングする際には、その直下に位置する第1中継層71を健全に残存させながら、当該前駆膜のエッチングを実行するという非常に困難な製造工程を実施しなければならない。とりわけ本発明のように、誘電体膜75として高誘電率材料を使用する場合においては、一般にそのエッチングが困難であり、また、容量電極300におけるエッチングレートと該高誘電率材料におけるエッチングレートが不揃いになるなどの条件も重なるため、当該製造工程の困難性はより高まることになる。したがって、このような場合においては、第1中継層71において、いわゆる「突き抜け」等を生じさせてしまう可能性が大きい。こうなると、悪い場合には、蓄積容量70を構成する容量電極300及び第1中継層71間に短絡を生じさせるおそれ等も生じてくる。   However, in such a mode, in the step of forming the capacitor electrode 300 and the dielectric film 75, when etching the precursor film thereof, the first relay layer 71 located immediately below the precursor film is soundly left. A very difficult manufacturing process of performing the etching of the precursor film must be performed. In particular, when a high dielectric constant material is used as the dielectric film 75 as in the present invention, etching is generally difficult, and the etching rate of the capacitor electrode 300 and the etching rate of the high dielectric constant material are not uniform. And the like also overlap, so that the difficulty of the manufacturing process is further increased. Therefore, in such a case, there is a high possibility that so-called “penetration” or the like is caused in the first relay layer 71. In such a case, in the worst case, a short circuit may occur between the capacitor electrode 300 constituting the storage capacitor 70 and the first relay layer 71.

しかるに、本形態のように、中継電極719を設けることで、第1中継層71の図中「下面」に電気的接続点をもたせることによって、TFT30及び画素電極9a間の電気的接続を実現するようにすれば、上述のような不具合は発生しないのである。なぜなら、図6からも明らかな通り、本形態では、容量電極300及び誘電体膜75の前駆膜をエッチングしつつ、第1中継層71を残存させなければならないという工程は必要ないからである。   However, by providing the relay electrode 719 as in this embodiment, an electrical connection point is provided on the “lower surface” of the first relay layer 71 in the drawing, thereby realizing an electrical connection between the TFT 30 and the pixel electrode 9a. By doing so, the above-described problem does not occur. This is because, as is evident from FIG. 6, in the present embodiment, there is no need to perform a step of leaving the first relay layer 71 while etching the precursor film of the capacitor electrode 300 and the dielectric film 75.

以上により、本形態によれば、上述のような困難なエッチング工程を経る必要がないから、第1中継層71及び画素電極9a間の電気的接続を良好に実現することができる。これは、中継電極719を介して両者間の電気的接続を実現しているからに他ならない。更にいえば、同じ理由から、本形態によれば、容量電極300及び第1中継層71間で短絡が生じるなどという可能性はきわめて小さい。すなわち、欠陥なき蓄積容量70を好適に形成することが可能なのである。   As described above, according to the present embodiment, it is not necessary to go through the difficult etching process as described above, so that the electrical connection between the first relay layer 71 and the pixel electrode 9a can be satisfactorily realized. This is because electrical connection between the two is realized via the relay electrode 719. Furthermore, for the same reason, according to the present embodiment, the possibility that a short circuit occurs between the capacitor electrode 300 and the first relay layer 71 is extremely small. That is, it is possible to preferably form the storage capacitor 70 without defects.

更に加えて、第2実施形態においては特に、上述したように、容量電極300を容量線の一部として形成することが可能であるから、画素毎に対応して設けられる容量電極の一つ一つについて、これらを固定電位とするための導電材等を個別的に設ける必要などはなく、該容量線ごとに固定電位源に接続する等という態様を採用すればよい。したがって、本実施形態によれば、製造工程の簡略化、あるいは製造コストの低廉化等を図ることができる。   In addition, in the second embodiment, in particular, as described above, since the capacitor electrode 300 can be formed as a part of the capacitor line, each of the capacitor electrodes provided corresponding to each pixel can be formed. In this case, it is not necessary to separately provide a conductive material or the like for setting these to a fixed potential, and it is only necessary to adopt a mode such as connecting each capacitor line to a fixed potential source. Therefore, according to the present embodiment, the manufacturing process can be simplified, the manufacturing cost can be reduced, and the like.

また、このように容量電極を含む容量線については、前記の第1実施形態と同様に、アルミニウム膜及びポリシリコン膜を含む二層構造を有するように形成してもよい。容量線がアルミニウム膜を含めば、該容量線において高い電気伝導度を享受することが可能となる。これにより、このような形態においては、該容量線の狭小化、すなわち蓄積容量70の狭小化を、特別な制約を伴うことなく実現することができる。したがって、第2実施形態においては、更なる開口率の向上を図ることができることになる。また、これを別の観点から言い換えると、従来において、容量線は、ポリシリコンやWSi等の材料単体で構成されていたため、開口率を上げようと狭小化すると、前記の材料が高抵抗であるがゆえ、クロストークや焼き付き等が発生していたが、第2実施形態では、そのような不具合を被るおそれがなくなるのである。   In addition, the capacitance line including the capacitance electrode may be formed to have a two-layer structure including the aluminum film and the polysilicon film, as in the first embodiment. If the capacitor line includes an aluminum film, the capacitor line can enjoy high electrical conductivity. Thus, in such an embodiment, the narrowing of the capacitance line, that is, the narrowing of the storage capacitor 70 can be realized without any special restriction. Therefore, in the second embodiment, the aperture ratio can be further improved. In other words, in other words, since the capacitance line is conventionally formed of a single material such as polysilicon or WSi, if the aperture ratio is reduced to increase the aperture ratio, the material has a high resistance. For this reason, crosstalk and burn-in have occurred, but in the second embodiment, there is no risk of suffering such a problem.

ちなみに、このような形態では、アルミニウム膜が光反射性を有し、ポリシリコン膜が光吸収性を有することから、上述の第1実施形態でも述べたように、容量線が遮光層として機能しうることも期待できる。さらには、このような容量線では、従来に比べて、その内部応力を小さくすることができる(WSi等よりもアルミニウムの内部応力の方が小さい。)。よって、この形態では、容量線に接することとなる第3層間絶縁膜43等を可能な限り薄くすることが可能となり、電気光学装置の小型化をよりよく実現できることにもなる。   Incidentally, in such a form, since the aluminum film has light reflectivity and the polysilicon film has light absorbency, as described in the first embodiment, the capacitance line functions as a light shielding layer. It can be expected that it will. Further, in such a capacity line, the internal stress can be reduced as compared with the conventional one (the internal stress of aluminum is smaller than that of WSi or the like). Therefore, in this embodiment, it is possible to make the third interlayer insulating film 43 and the like, which are in contact with the capacitance line, as thin as possible, and it is possible to further reduce the size of the electro-optical device.

(第3実施形態:蓄積容量の構成)
以下では、上記第2実施形態における蓄積容量の構成、より詳しくは、該蓄積容量が立体的に構成されているとした場合における形態について、図8及び図9を参照しながら説明する。ここに図8は、後述するような立体的構造を有する蓄積容量70DFBが形成されているとした場合における図5のB−B´断面図、図9は、一画素に対応する当該蓄積容量70DFBの立体的な構成を示す斜視図である。なお、図9は、図5及び図6中に示されたすべての構成を図示するものではなく、例えば、蓄積容量70DFBを構成する誘電体膜75等、幾つかの要素について、その図示が適宜省略されたものとなっている。また、図9においては、簡単のため、二層構造を有するものとして容量電極300DFBを描いてはいない。
(Third Embodiment: Configuration of Storage Capacitor)
Hereinafter, the configuration of the storage capacitor according to the second embodiment, more specifically, an embodiment in which the storage capacitor is configured to be three-dimensional will be described with reference to FIGS. 8 and 9. Here, FIG. 8 is a cross-sectional view taken along the line BB ′ of FIG. 5 when a storage capacitor 70DFB having a three-dimensional structure described later is formed, and FIG. 9 is a diagram illustrating the storage capacitor 70DFB corresponding to one pixel. It is a perspective view which shows the three-dimensional structure of. Note that FIG. 9 does not illustrate all the configurations illustrated in FIGS. 5 and 6. For example, some components such as the dielectric film 75 configuring the storage capacitor 70 DFB may be appropriately illustrated. It has been omitted. In FIG. 9, for simplicity, the capacitance electrode 300DFB is not illustrated as having a two-layer structure.

図8及び図9において、蓄積容量70DFBは、半導体層1a、あるいはデータ線6aが延在する方向に沿って形成された部分(以下、「立体的部分」という。)と、下側遮光膜11aが延在する方向に沿って形成された部分(以下、「平面的部分」という。)の大きく二つの部分からなる。   8 and 9, the storage capacitor 70DFB includes a portion formed along the direction in which the semiconductor layer 1a or the data line 6a extends (hereinafter, referred to as a “three-dimensional portion”) and the lower light-shielding film 11a. (Hereinafter, referred to as a “planar portion”).

前者の立体的部分では、第1中継層71DFBの一部として凸状部71DFBAが形成されており、この凸状部71DFBAの上に誘電体膜及び容量電極300DFBが形成されることで、コンデンサが構成されている。これにより、蓄積容量70DFBは、基板の表面に対して立ち上がった平面に沿って、第1中継層71DFB、誘電体膜及び容量電極300DFBが積層構造をなしている部分を含む構造を有し、該蓄積容量70DFBの断面形状は凸形状を含むものとなる。   In the former three-dimensional portion, a convex portion 71DFBA is formed as a part of the first relay layer 71DFB, and a capacitor is formed by forming a dielectric film and a capacitor electrode 300DFB on the convex portion 71DFBA. It is configured. Thereby, the storage capacitor 70DFB has a structure including a portion where the first relay layer 71DFB, the dielectric film, and the capacitor electrode 300DFB form a laminated structure along a plane rising with respect to the surface of the substrate. The cross-sectional shape of the storage capacitor 70DFB includes a convex shape.

ここで、このような凸形状の高さ、ないし前記凸状部71DFBAの高さH(図9参照)としては、これを50〜1000nm程度とすると好ましい。この範囲以下であると、蓄積容量の増大効果が十分に得られず、また、この範囲以上であると、段差があまりにも大きくなりすぎて、該段差による液晶層50内の配向不良等、デメリットが生じてくるからである。   Here, it is preferable that the height of such a convex shape or the height H of the convex portion 71DFBA (see FIG. 9) be about 50 to 1000 nm. If it is less than this range, the effect of increasing the storage capacity cannot be sufficiently obtained, and if it is more than this range, the steps will be too large, and disadvantages such as poor alignment in the liquid crystal layer 50 due to the steps will occur. Is caused.

他方、後者の平面的部分は、基板の表面に平行な面に沿って、いずれも平面的な形状を有する、第1中継層71DFB、誘電体膜及び容量電極300DFBが積層構造をなすように形成されている。   On the other hand, the latter planar portion is formed so that the first relay layer 71DFB, the dielectric film, and the capacitor electrode 300DFB form a laminated structure, each having a planar shape along a plane parallel to the surface of the substrate. Have been.

そして、このような立体的部分及び平面的部分は、それぞれ連続的な構造を有する。すなわち、両部分間において、第1中継層71DFBなら第1中継層71DFBで、容量電極300DFBなら容量電極300DFBで、それぞれ一体的な構造を有し、全体として、一つのコンデンサを構成している。より詳しくは、第1中継層71を平面視すると、図9において特に明らかなように、データ線6aの方向に沿い、かつ、二つのコンタクトホール81間に延在する部分と、当該部分から下側遮光膜11aの方向に延設され相隣るTFT30に至るまでの間、延在する部分とにより、いわば「T字型」の形状を有している。また、容量電極300を、平面的に見ると、既に述べたように、下側遮光膜11aと重なり合うように形成されており、より具体的には、下側遮光膜11aに沿って延びる本線部と、図中、データ線6aと交差する各個所からデータ線6aに沿って上方及び下方に夫々突出した突出部とを備えている。このうち突出部は、下側遮光膜11a上の領域及びデータ線6a下の領域を利用して、蓄積容量70DFBの形成領域の増大に貢献する。   The three-dimensional portion and the two-dimensional portion each have a continuous structure. That is, between the two portions, the first relay layer 71DFB is the first relay layer 71DFB, and the capacitor electrode 300DFB is the capacitor electrode 300DFB, each of which has an integrated structure, and constitutes one capacitor as a whole. More specifically, when the first relay layer 71 is viewed in a plan view, as is particularly apparent in FIG. 9, a portion extending along the direction of the data line 6a and extending between the two contact holes 81, and a portion extending downward from the portion. The portion extending in the direction of the side light-shielding film 11a and extending to the adjacent TFT 30 has a so-called “T-shaped” shape due to the extending portion. In addition, when viewed in a plan view, the capacitor electrode 300 is formed so as to overlap with the lower light-shielding film 11a as described above, and more specifically, the main line portion extending along the lower light-shielding film 11a. And protrusions projecting upward and downward along the data line 6a from locations intersecting the data line 6a in the figure. Of these, the protruding portion contributes to an increase in the formation region of the storage capacitor 70DFB by utilizing the region above the lower light-shielding film 11a and the region below the data line 6a.

ちなみに、蓄積容量70のデータ線6aに延在する部分については、上述したように、凸形状を含む立体的部分として形成されていることにより、図8に示すように、立体的部分の上に形成される層間絶縁膜の表面上には、シールド層404等を介して、凸部43Aが形成されている。すなわち、図8中、左右方向に相隣接する画素電極9a間には、いわば障壁が設けられるような形となる。   Incidentally, as described above, since the portion of the storage capacitor 70 extending to the data line 6a is formed as a three-dimensional portion including a convex shape, as shown in FIG. On the surface of the formed interlayer insulating film, a protrusion 43A is formed via a shield layer 404 and the like. That is, as shown in FIG. 8, a barrier is provided between the pixel electrodes 9a adjacent to each other in the left-right direction.

このような形態となる蓄積容量70DFBは、図9からわかるように、走査線3a及びデータ線6aの形成領域を含む遮光領域内に、いわば閉じ込められるように形成されており、開口率の減少をもたらすようなことがない。   As can be seen from FIG. 9, the storage capacitor 70DFB having such a configuration is formed so as to be confined in a light-shielding area including the area where the scanning line 3a and the data line 6a are formed. There is nothing to bring.

このような構成となる本実施形態の電気光学装置においては、上記蓄積容量70DFBの存在を要因として、次のような作用効果が奏されることとなる。   In the electro-optical device according to the present embodiment having such a configuration, the following operation and effect can be obtained due to the existence of the storage capacitor 70DFB.

まず、本実施形態においては、蓄積容量70DFBの断面形状が凸形状を含むように構成されていたことにより、該凸形状の側面の面積部分だけ容量増大の作用効果が見込めることになる。これは、既に参照した図9と、同図と同趣旨の図ではあるが立体的部分を含まない蓄積容量70の構成例を示す図10との対比から明らかとなる。なお、図10において、蓄積容量70は、いずれも平面的に形成された中継層71及び容量電極300によって、その下部電極及び上部電極が構成されていることにより、図9に示したようなデータ線6aに沿う立体的部分が存在しない構成となっている(図6の断面図に示す蓄積容量70そのものに該当する。)。   First, in the present embodiment, since the cross-sectional shape of the storage capacitor 70DFB is configured to include a convex shape, the effect of increasing the capacitance can be expected only in the area of the side surface of the convex shape. This becomes clear from a comparison between FIG. 9 which has already been referred to and FIG. 10 which is a diagram having the same purpose as the diagram but shows a configuration example of the storage capacitor 70 which does not include a three-dimensional portion. In FIG. 10, the storage capacitor 70 has a lower electrode and an upper electrode formed by the relay layer 71 and the capacitor electrode 300 which are formed in a plane, and the data as shown in FIG. The configuration has no three-dimensional portion along the line 6a (corresponding to the storage capacitor 70 itself shown in the cross-sectional view of FIG. 6).

これら図9及び図10から明らかなように、本形態では、高さHの凸状部71DFBAが、概ねコンタクトホール81及び83間の距離Lなる長さ分だけ、第1中継層71DFBAの一部として形成されているため、図10に比べて図9の方が、全体として概ね2HLだけ面積が増加した蓄積容量70DFBが構成されていることがわかる。ここに“L”は、データ線6a沿いの容量電極300DFBの長さを表す。この2HLなる面積は、立体的部分の側壁部分の面積に該当するのは言うまでもない。   As is clear from FIGS. 9 and 10, in the present embodiment, the convex portion 71 DFBA having a height H is a part of the first relay layer 71 DFBA substantially by the length L between the contact holes 81 and 83. It can be seen that the storage capacitor 70DFB in FIG. 9 has an overall area increased by about 2HL as a whole as compared with FIG. Here, "L" represents the length of the capacitor electrode 300DFB along the data line 6a. It goes without saying that the area of 2HL corresponds to the area of the side wall portion of the three-dimensional portion.

したがって、本実施形態によれば、蓄積容量70DFBを構成する、固定電位側容量電極としての容量電極300DFB及び画素電位側容量電極としての第1中継層71DFBの面積を平面的に増大させることなく、その容量を増大させることが可能となるから、高開口率を維持しまま、蓄積容量70DFBの増大を実現することが可能となり、もって表示ムラ、ちらつき等のない高品質な画像を表示することができることになる。   Therefore, according to the present embodiment, the area of the capacitor electrode 300DFB as the fixed-potential-side capacitor electrode and the first relay layer 71DFB as the pixel-potential-side capacitor electrode, which constitute the storage capacitor 70DFB, are not planarly increased. Since the capacity can be increased, it is possible to increase the storage capacity 70DFB while maintaining a high aperture ratio, thereby displaying a high-quality image without display unevenness and flicker. You can do it.

また、本実施形態においては、前述のように、蓄積容量70DFBの断面形状が凸形状を含むようにするために、第1中継層71DFBにその一部たる凸状部71DFBAを形成する形態をとっていたことにより、その製造が容易である。
すなわち、前記凸状部71DFBAないし前記凸形状は、第1中継層71DFBの形成プロセス中に形成可能であるから、例えば、凸形状を形成するため別途に材料を用意したり別プロセスを実施したりすること等から考えると、製造コストをその相応分削減することが可能となるのである。
Further, in the present embodiment, as described above, in order to make the cross-sectional shape of the storage capacitor 70DFB include a convex shape, the first relay layer 71DFB is formed with the convex portion 71DFBA which is a part thereof. As a result, its manufacture is easy.
That is, since the convex portion 71DFBA or the convex shape can be formed during the process of forming the first relay layer 71DFB, for example, a material is separately prepared or another process is performed to form the convex shape. In view of this, the manufacturing cost can be reduced correspondingly.

さらに、本実施形態においては、蓄積容量70DFBが凸形状を含む部分が、データ線6aに沿って形成されていたことにより、次のような作用効果が得られる。すなわち、本実施形態に係る電気光学装置が、1S反転駆動方式で駆動される場合においては、データ線6aを挟んで相隣接する画素電極間に生じる横電界の発生を抑制することが可能となるのである。これは、図8に示すように、第1中継層71DFBの一部たる凸状部71DFBA上に形成される第4層間絶縁膜44の表面上に、第2層間絶縁膜42、シールド層404等を介して凸部43Aが形成されることによるものである。すなわち第一に、該凸部43A上に画素電極9aの縁部が乗るように該画素電極9aを形成すれば、図8に示すように、対向電極21及び画素電極9a間の距離を、G1からG2に狭める、もしくはG1よりに狭めることが可能となり、それだけ縦電界、図8中上下方向に印加される電界を強めることが可能となるからである。   Further, in the present embodiment, since the portion including the convex shape of the storage capacitor 70DFB is formed along the data line 6a, the following operation and effect can be obtained. That is, when the electro-optical device according to the present embodiment is driven by the 1S inversion driving method, it is possible to suppress the generation of the lateral electric field generated between the pixel electrodes adjacent to each other across the data line 6a. It is. This is because, as shown in FIG. 8, the second interlayer insulating film 42, the shield layer 404, etc. are formed on the surface of the fourth interlayer insulating film 44 formed on the convex portion 71DFBA which is a part of the first relay layer 71DFB. This is due to the fact that the convex portion 43A is formed through the intermediate portion. That is, first, if the pixel electrode 9a is formed so that the edge of the pixel electrode 9a is mounted on the convex portion 43A, the distance between the counter electrode 21 and the pixel electrode 9a becomes G1 as shown in FIG. This is because the vertical electric field and the electric field applied in the vertical direction in FIG. 8 can be increased accordingly.

また第二に、画素電極9aの縁部が凸部43Aの上に存在するか否かにかかわらず、該凸部43Aが有する誘電率の如何によって横電界自体を弱め得ることによる。さらに第三に、前記凸部43A及び対向電極21間の間隙が、図8に示すように、G1からG3に狭められることに伴い、その容積、すなわち該間隙内に位置する液晶層50の体積を減少させることが可能であるから、液晶層50に与える横電界の影響を相対的に小さくすることが可能であることによる。   Second, regardless of whether the edge of the pixel electrode 9a exists on the protrusion 43A or not, the lateral electric field itself can be weakened depending on the dielectric constant of the protrusion 43A. Thirdly, as the gap between the projection 43A and the counter electrode 21 is narrowed from G1 to G3 as shown in FIG. 8, the volume thereof, that is, the volume of the liquid crystal layer 50 located in the gap, is increased. Can be reduced, so that the influence of the lateral electric field on the liquid crystal layer 50 can be relatively reduced.

このように、本実施形態によれば、データ線6aを挟んで生じる可能性のある横電界の発生を抑制することが可能となるから、該横電界による液晶層50中における液晶分子の配向状態に乱れが生じる可能性を低減することが可能となり、もって高品質な画像を表示することができることになるのである。   As described above, according to the present embodiment, it is possible to suppress the generation of the lateral electric field that may occur across the data line 6a, and thus the alignment state of the liquid crystal molecules in the liquid crystal layer 50 due to the lateral electric field. It is possible to reduce the possibility that the image will be disturbed, so that a high-quality image can be displayed.

なお、図8及び図9においては、凸状部71DFBAの断面形状は矩形状となっていたが、本発明は、このような形態に限定されるものではない。例えば、該断面形状が、略台形状となるような場合(即ち、図8の視点において、凸状部71DFBAが略台形状となるような場合)であってもよい。この場合、当該凸状部の上に誘電体膜及び上部電極たる容量電極300DFBを形成する際には、図8及び図9に示すように角張った部分が存在しなくなることから、そのカバーレッジの悪化等について懸念する必要が殆どなくなる。したがって、このような態様によれば、好適に、誘電体膜及び容量電極を形成することが可能となる。   In FIGS. 8 and 9, the cross-sectional shape of the convex portion 71DFBA is rectangular, but the present invention is not limited to such a form. For example, the cross-sectional shape may be substantially trapezoidal (that is, the convex portion 71DFBA may be substantially trapezoidal in the viewpoint of FIG. 8). In this case, when the dielectric film and the capacitor electrode 300DFB serving as the upper electrode are formed on the convex portion, since the angular portion does not exist as shown in FIGS. There is almost no need to worry about deterioration. Therefore, according to such an embodiment, it is possible to preferably form the dielectric film and the capacitor electrode.

(第4実施形態:画素電極の下地としての層間絶縁膜の変形形態)
以下では、本発明の第4実施形態として、上述の第1実施形態に係る電気光学装置中、画素電極9aの下地として配置された第3層間絶縁膜43に関する構成、より詳しくは、該第3層間絶縁膜43に対する平坦化処理についての変形形態等に関連する事項ついて、図11ないし図13を参照しながら説明する。ここに図11は、横電界の発生機構について説明するための説明図である。また、図12は、上述した第2実施形態の電気光学装置に係る図6と同趣旨の図であって、横電界発生防止のための凸部が設けられた形態となるもの(ただし、蓄積容量が立体的に構成されていないもの)を示す図であり、図13は、該凸部が設けられた場合における図5のG−G´断面図である。
(Fourth Embodiment: Modification of Interlayer Insulating Film as Base of Pixel Electrode)
Hereinafter, as the fourth embodiment of the present invention, in the electro-optical device according to the above-described first embodiment, the configuration related to the third interlayer insulating film 43 disposed as the base of the pixel electrode 9a, and more specifically, Matters related to a modification of the planarization process for the interlayer insulating film 43 and the like will be described with reference to FIGS. Here, FIG. 11 is an explanatory diagram for describing a generation mechanism of the lateral electric field. FIG. 12 is a view having the same concept as FIG. 6 relating to the electro-optical device according to the second embodiment described above, in which a projection for preventing generation of a lateral electric field is provided (however, the accumulation FIG. 13 is a cross-sectional view taken along the line GG ′ of FIG. 5 when the protrusion is provided.

さて、上述においては、第3層間絶縁膜43は、その表面がほぼ完全に平坦となるように、CMP(Chemical Mechanical Polishing)処理を受けることについて説明したが、本発明は、このような形態に限定されるものではない。以下では、このような形態と同等、あるいはそれ以上の作用効果を収め得る形態について説明する。   In the above description, the third interlayer insulating film 43 has been described to be subjected to the CMP (Chemical Mechanical Polishing) process so that the surface thereof is almost completely flat. It is not limited. In the following, a description will be given of a mode that can achieve the same or a higher effect than the above mode.

上述したような形態であれば、たしかに、画素電極9a及び配向膜16を平坦に形成することが可能となるから、液晶層50の配向状態に乱れを与えないことが可能とはなるものの、以下のような不具合が生じる可能性がある。   With the above-described embodiment, it is possible to form the pixel electrode 9a and the alignment film 16 flat, so that it is possible to prevent the alignment state of the liquid crystal layer 50 from being disturbed. There is a possibility that such a problem will occur.

すなわち、本実施形態のような電気光学装置では、一般に、直流電圧印加による電気光学物質の劣化防止、表示画像におけるクロストークやフリッカの防止などのために、各画素電極9aに印加される電圧極性を所定規則で反転させる反転駆動方式が採用される場合がある。より具体的に、いわゆる「1H反転駆動方式」について説明すると、次のようである。   That is, in the electro-optical device as in the present embodiment, generally, in order to prevent deterioration of the electro-optical material due to application of a DC voltage, and to prevent crosstalk and flicker in a display image, the polarity of the voltage applied to each pixel electrode 9a. In some cases, an inversion driving method of inverting the data according to a predetermined rule is employed. More specifically, the so-called “1H inversion driving method” will be described as follows.

まず、図11(a)に示すように、n(但し、nは自然数)番目のフィールド或いはフレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電圧の極性は反転されず、行毎に同一極性で画素電極9aが駆動される。その後図11(b)に示すように、n+1番目のフィールド或いは1フレームの画像信号を表示するに際し、各画素電極9aにおける液晶駆動電圧の電圧極性は反転され、このn+1番目のフィールド或いは1フレームの画像信号を表示する期間中には、画素電極9a毎に+又は−で示す液晶駆動電圧の極性は反転されず、行毎に同一極性で画素電極9aが駆動される。そして、図11(a)及び図11(b)に示した状態が、1フィールド又は1フレームの周期で繰り返される。これが、1H反転駆動方式による駆動である。この結果、直流電圧印加による液晶の劣化を避けつつ、クロストークやフリッカの低減された画像表示を行える。尚、1H反転駆動方式によれば、後述する1S反転駆動方式と比べて、縦方向のクロストークが殆ど無い点で有利である。   First, as shown in FIG. 11A, during the period of displaying the image signal of the n-th (where n is a natural number) field or frame, the liquid crystal drive voltage indicated by + or-for each pixel electrode 9a. The polarity is not inverted, and the pixel electrodes 9a are driven with the same polarity for each row. Thereafter, as shown in FIG. 11B, when displaying the image signal of the (n + 1) th field or one frame, the voltage polarity of the liquid crystal driving voltage in each pixel electrode 9a is inverted, and the (n + 1) th field or one frame of the one frame is displayed. During the period of displaying the image signal, the polarity of the liquid crystal drive voltage indicated by + or-is not inverted for each pixel electrode 9a, and the pixel electrodes 9a are driven with the same polarity for each row. Then, the states shown in FIGS. 11A and 11B are repeated at a cycle of one field or one frame. This is the driving by the 1H inversion driving method. As a result, image display with reduced crosstalk and flicker can be performed while avoiding deterioration of the liquid crystal due to the application of the DC voltage. Note that the 1H inversion driving method is advantageous in that there is almost no vertical crosstalk as compared with a 1S inversion driving method described later.

ところが、図11(a)及び図11(b)から分かるように、1H反転駆動方式では、図中縦方向(Y方向)に相隣接する画素電極9a間で横電界が発生することになる。これらの図では、横電界の発生領域C1は常時、Y方向に相隣接する画素電極9a間の間隙付近となる。このような横電界が印加されると、相対向する画素電極と対向電極との間の縦電界(即ち、基板面に垂直な方向の電界)の印加が想定されている電気光学物質に対して、液晶の配向不良の如き電気光学物質の動作不良が生じ、この部分における光抜け等が発生してコントラスト比が低下してしまうという問題が生じる。   However, as can be seen from FIGS. 11A and 11B, in the 1H inversion driving method, a horizontal electric field is generated between the pixel electrodes 9a adjacent in the vertical direction (Y direction) in the drawing. In these figures, the horizontal electric field generation region C1 is always near the gap between the pixel electrodes 9a adjacent to each other in the Y direction. When such a lateral electric field is applied, a vertical electric field (that is, an electric field in a direction perpendicular to the substrate surface) between the opposing pixel electrode and the counter electrode is applied to the electro-optical material. In addition, a malfunction of the electro-optical material such as a poor alignment of the liquid crystal occurs, and light leakage or the like occurs in this portion, resulting in a problem that a contrast ratio is reduced.

これに対し、横電界が生じる領域を遮光膜により覆い隠すことは可能であるが、これでは横電界が生じる領域の広さに応じて画素の開口領域が狭くなってしまうという問題点が生じる。特に、画素ピッチの微細化により相隣接する画素電極間の距離が縮まるのに伴って、このような横電界は大きくなるため、これらの問題は電気光学装置の高精細化が進む程深刻化してしまう。   On the other hand, it is possible to cover the region where the horizontal electric field is generated with the light-shielding film. In particular, such a horizontal electric field increases as the distance between adjacent pixel electrodes decreases due to the miniaturization of the pixel pitch. Therefore, these problems become more serious as the definition of the electro-optical device becomes higher. I will.

そこで、本態様においては、第3層間絶縁膜43に対して、図11において縦方向に相隣接する画素電極9a(即ち、逆極性の電位が印加される相隣接する画素電極9a)の間には、横方向にストライプ状に延びる凸部430を形成する。
この凸部430の存在によれば、該凸部430上に配置された画素電極9aの縁付近における縦電界を強めると共に横電界を弱めることが可能となる。より具体的には、図12及び図13に示すように、凸部430上に配置された画素電極9aの縁付近と対向電極21との距離を凸部430の高さの分だけ狭める。従って、図12に示した横電界の発生領域C1において、画素電極9aと対向電極21との間における縦電界を強めることができるのである。そして、図12及び図13において、相隣接する画素電極9a間の間隙は一定であるため、間隙が狭まる程に強まる横電界の大きさも一定である。
Therefore, in the present embodiment, the pixel electrodes 9a vertically adjacent to each other in FIG. 11 (that is, the pixel electrodes 9a adjacent to each other to which a potential of the opposite polarity is applied) with respect to the third interlayer insulating film 43. Forms a convex portion 430 extending in a stripe shape in the lateral direction.
According to the presence of the convex portion 430, it is possible to strengthen the vertical electric field near the edge of the pixel electrode 9a disposed on the convex portion 430 and to reduce the horizontal electric field. More specifically, as shown in FIGS. 12 and 13, the distance between the vicinity of the edge of the pixel electrode 9 a arranged on the convex portion 430 and the counter electrode 21 is reduced by the height of the convex portion 430. Therefore, in the horizontal electric field generation region C1 shown in FIG. 12, the vertical electric field between the pixel electrode 9a and the counter electrode 21 can be increased. In FIGS. 12 and 13, since the gap between the adjacent pixel electrodes 9a is constant, the magnitude of the lateral electric field that increases as the gap is reduced is also constant.

よって、図11に示した横電界の発生領域C1において、縦電界をより支配的にすることにより、横電界による液晶の配向不良を防止できるのである。更に、絶縁膜からなる凸部430の存在により、横電界の強度も弱められると共に、横電界が存在する凸部430に置き換えられた分だけ横電界を受ける液晶部分が減るので、当該横電界の液晶層50に対する作用を減ずることができる。   Therefore, by making the vertical electric field more dominant in the horizontal electric field generation region C1 shown in FIG. 11, poor alignment of the liquid crystal due to the horizontal electric field can be prevented. Further, the presence of the convex portion 430 made of an insulating film weakens the strength of the lateral electric field, and reduces the liquid crystal portion receiving the lateral electric field by an amount corresponding to the replacement of the convex portion 430 where the lateral electric field exists. The effect on the liquid crystal layer 50 can be reduced.

なお、このような凸部430は、具体的には例えば、次のように形成される。
以下では、この凸部430を形成するための具体的態様について、図14乃び図15を参照しながら説明することとする。このうち図14は、上述の第2実施形態における電気光学装置において、データ線及びこれと同一層に形成される要素の斜視図である。図15は、データ線及びこれと同一層に形成される要素の斜視図である。なお、これらの図においては、凸部430を形成するための構成に関してのみ図示しており、それ以外の各種要素についてはすべて図示を省略している。
In addition, such a convex part 430 is specifically formed as follows, for example.
Hereinafter, a specific mode for forming the convex portion 430 will be described with reference to FIGS. FIG. 14 is a perspective view of a data line and elements formed on the same layer as the data line in the electro-optical device according to the second embodiment. FIG. 15 is a perspective view of a data line and elements formed on the same layer as the data line. In these drawings, only the configuration for forming the convex portion 430 is illustrated, and all other components are not illustrated.

さて、凸部430を形成するための具体的態様について、第一には、図14に示すように、上述の第2実施形態における電気光学装置において形成されていたデータ線6a、シールド層用中継層6a1及び第2中継層6a2を利用する形態が考えられる。すなわち、データ線6aは、図5を参照して説明したように、図5中Y方向に直線的に延在する本線部を備えており、シールド層用中継層6a1及び第2中継層6a2は、該データ線6aから図5中X方向に張り出すように形成されていた。このようなデータ線6a、シールド層用中継層6a1及び第2中継層6a2を利用すれば、それらが有する高さに起因して、画素電極9aの下地としての第4層間絶縁膜44の表面に、自然に凸部430を形成することができる(図14参照)。この場合において、本発明にいう「張り出し部」、或いは「凸パターン」としては、前述のシールド層用中継層6a1及び第2中継層6a2が該当すると考えることができる。   Now, as to a specific mode for forming the protrusion 430, first, as shown in FIG. 14, the data line 6a and the relay for the shield layer formed in the electro-optical device according to the second embodiment described above. An embodiment using the layer 6a1 and the second relay layer 6a2 is conceivable. That is, as described with reference to FIG. 5, the data line 6a has a main line portion extending linearly in the Y direction in FIG. 5, and the relay layer 6a1 for the shield layer and the second relay layer 6a2 , From the data line 6a in the X direction in FIG. If the data line 6a, the relay layer 6a1 for the shield layer, and the second relay layer 6a2 are used, the surface of the fourth interlayer insulating film 44 as the base of the pixel electrode 9a may be formed due to the height of the data line 6a. The protrusion 430 can be naturally formed (see FIG. 14). In this case, it can be considered that the above-mentioned relay layer 6a1 for shield layer and the second relay layer 6a2 correspond to the "overhang portion" or the "convex pattern" in the present invention.

第二には、図15に示すように、上述の第2実施形態における電気光学装置において形成されていたシールド層400及び第3中継層402を利用する形態が考えられる。すなわち、シールド層400は、図5を参照して説明したように、格子状に形成されており、第3中継層402は、このシールド層400と同一層として形成されていた。このようなシールド層400及び第3中継層402を利用すれば、それらが有する高さに起因して、画素電極9aの下地としての第4層間絶縁膜44の表面に、自然に凸部430を形成することができる(図15参照)。この場合において、本発明にいう「張り出し部」、或いは「凸パターン」としては、図5に示すシールド層400のうちY方向に延在する部分を架橋するように存在する、該シールド層400のX方向に延在する部分が該当すると考えることができる。   Second, as shown in FIG. 15, a mode in which the shield layer 400 and the third relay layer 402 formed in the electro-optical device according to the above-described second embodiment are used is considered. That is, as described with reference to FIG. 5, the shield layer 400 is formed in a lattice shape, and the third relay layer 402 is formed as the same layer as the shield layer 400. If such a shield layer 400 and the third relay layer 402 are used, the protrusions 430 are naturally formed on the surface of the fourth interlayer insulating film 44 as a base of the pixel electrode 9a due to the height of the shield layer 400 and the third relay layer 402. (See FIG. 15). In this case, the “overhang portion” or the “convex pattern” according to the present invention exists in the shield layer 400 shown in FIG. 5 so as to bridge a portion extending in the Y direction. A portion extending in the X direction can be considered to correspond.

なお、以上の各場合においては、データ線6a又はシールド層400の下地として形成される層間絶縁膜の表面について、適当な平坦化処理を施しておくと尚よい。このようにすれば、凸部430の高さを厳密に定めることができるからである。また、これらのように、シールド層又はデータ線を利用して凸部を形成する態様は、上述の第1実施形態においても同様にあてはめることが可能である。   In each of the above cases, it is more preferable that the surface of the data line 6a or the surface of the interlayer insulating film formed as a base of the shield layer 400 be subjected to an appropriate flattening process. This is because the height of the projection 430 can be strictly determined in this manner. In addition, the manner in which the protrusions are formed using the shield layer or the data lines as described above can be similarly applied to the first embodiment.

第三に、上述のように画素電極9aの下層の構成に工夫を加えることによって、該画素電極9aの下地としての第3層間絶縁膜43(第1実施形態の場合にあたる。)、あるいは第4層間絶縁膜44の表面に凸部430を設ける形態のほか、場合によっては、該第3層間絶縁膜43、あるいは該第4層間絶縁膜44の表面に対して、直接的に凸部430を形成するための膜を新たに形成し、これに対してパターニング処理を実施することで、凸部430を形作るような形態を採用してもよい。   Third, by modifying the structure of the lower layer of the pixel electrode 9a as described above, the third interlayer insulating film 43 as a base of the pixel electrode 9a (corresponding to the first embodiment) or the fourth layer. In addition to the configuration in which the convex portion 430 is provided on the surface of the interlayer insulating film 44, the convex portion 430 is formed directly on the surface of the third interlayer insulating film 43 or the surface of the fourth interlayer insulating film 44 in some cases. Alternatively, a configuration may be adopted in which a new film is formed and a patterning process is performed on the film to form the convex portion 430.

さて、凸部430は、以上のようにして形成可能であるが、このような凸部430については、それにより作られる段差をより緩やかにすると好ましい。この「緩やか」な凸部を形成するためには、例えば、いったん急峻な凸部を形成した後、該凸部及びその周辺に平坦化膜を形成した上で、該平坦化膜を除去すると共に前記平坦化膜の除去後に露出する前記凸部の表面を後退させるエッチバック工程を実施すること等により実現することができる。   The protruding portion 430 can be formed as described above, but it is preferable that the step formed by such a protruding portion 430 be made more gentle. In order to form this “gradual” convex portion, for example, after forming a steep convex portion, a flattening film is formed on the convex portion and the periphery thereof, and then the flattening film is removed. This can be realized by, for example, performing an etch-back step of retreating the surface of the projection exposed after the removal of the planarization film.

このような「緩やか」な凸部を設ければ、配向膜16に対するラビング処理を比較的容易にしてムラ無く良好に施すことができ、液晶の配向不良等の電気光学物質の動作不良を極めて有効に未然防止できる。この点、もし、凸部表面の角度が急峻に変化する場合では、液晶等の電気光学物質に不連続な面が発生し、液晶の配向不良の如き電気光学物質の動作不良が発生してしまうこととは大きく異なる。   By providing such a "slow" convex portion, the rubbing process for the alignment film 16 can be relatively easily performed and the rubbing process can be performed well without unevenness. Can be prevented beforehand. In this regard, if the angle of the surface of the convex portion changes steeply, a discontinuous surface is generated in the electro-optical material such as liquid crystal, and a malfunction of the electro-optical material such as a poor alignment of the liquid crystal occurs. It is very different.

さらに、上述では、1H反転駆動について説明したが、本発明は、このような駆動方式に限定して適用されるものではない。例えば、同一列の画素電極を同一極性の電位により駆動しつつ、係る電圧極性を列毎にフレーム又はフィールド周期で反転させる1S反転駆動方式も、制御が比較的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用いられているが、本発明は、これに対して適用可能である。更に、列方向及び行方向の両方向に相隣接する画素電極間で、各画素電極に印加される電圧極性を反転させるドット反転駆動方式も開発されているが、本発明は、これに対しても適用することが可能であることは言うまでもない。   Further, the 1H inversion drive has been described above, but the present invention is not limited to such a drive system. For example, a 1S inversion driving method in which pixel electrodes in the same column are driven by a potential of the same polarity and the voltage polarity is reversed in a frame or field cycle for each column is also relatively easy to control, and a high-quality image display is achieved. Although used as a possible inversion drive method, the present invention is applicable to this. Further, a dot inversion driving method for inverting the voltage polarity applied to each pixel electrode between pixel electrodes adjacent to each other in both the column direction and the row direction has been developed. It goes without saying that it is possible to apply.

加えて、以上のように、凸部430を設ける形態においては、これを原因として液晶の配向不良が生じる可能性は高まる。したがって、場合によっては、前述の上側遮光膜ないし内蔵遮光膜、あるいは下側遮光膜11a等の線幅を若干広めにしておくとよい。このようにすれば、凸部430を原因とし、それによって生じた配向不良に起因する光漏れ等が画像上に影響を及ぼすことを未然に防止することが可能となる。ただ、この手段は、開口率の向上という観点からは逆行する対策になるため、それとの適度な調和を図った上で実施することが好ましい。   In addition, as described above, in the form in which the convex portion 430 is provided, the possibility that the alignment defect of the liquid crystal occurs due to this is increased. Therefore, in some cases, the line width of the above-described upper light-shielding film or built-in light-shielding film, or the lower light-shielding film 11a may be slightly widened. In this way, it is possible to prevent light leakage or the like caused by the alignment defect caused by the protrusion 430 from affecting the image. However, since this measure is a countermeasure against the viewpoint of improving the aperture ratio, it is preferable to implement the measure after appropriately balancing it.

(第5実施形態:倍速フィールド反転駆動)
以下では、第5実施形態について図16及び図17を参照しながら説明する。
ここに図16は、画素電極9aの従来の電圧印加方法を示す走査信号に関するタイミングチャートであり、図17は、第5実施形態に係る同タイミングチャートである。なお、図1から図4等を参照して説明した画素部は、このようなタイミングチャートに基づいて「駆動」されることになる。
(Fifth Embodiment: Double-speed field inversion drive)
Hereinafter, a fifth embodiment will be described with reference to FIGS. 16 and 17.
Here, FIG. 16 is a timing chart regarding a scanning signal showing a conventional voltage application method for the pixel electrode 9a, and FIG. 17 is the same timing chart according to the fifth embodiment. The pixel unit described with reference to FIGS. 1 to 4 and the like is “driven” based on such a timing chart.

第5実施形態では、画素電極9aの駆動方法について特徴があり、特に、本実施形態のように画素電極9a下の層間絶縁膜の表面が平坦化されている場合に、特有の作用効果を発揮するものである。   The fifth embodiment has a feature in a method of driving the pixel electrode 9a. Particularly, when the surface of the interlayer insulating film below the pixel electrode 9a is flattened as in the present embodiment, a specific operation and effect is exhibited. To do.

まず、図16に示すタイミングチャートを用いて、第5実施形態における、画素電極9aに対する電圧印加方法を簡単に説明しておく。この図に示すように、走査線3aは、第1行目に位置するものから、最終行に位置するものまで、順番に、走査信号G1、G2、…、Gmが印加されていくことで(図1参照)、選択されていく。ここに「選択」とは、当該走査線3aに接続されたTFT30が通電可能な状態となることを意味する。そして、各行の走査線3aが選択されている期間(一水平走査期間(1H))中には、データ線6aを通じて、TFT30、ひいては画素電極9aに画像信号S1、S2、…、Snが送られる(図16では、この点について不図示)。これにより、各画素電極9aは所定の電位を有することになり、前記の対向電極21が有する電位との間で所定の電位差が生じることになる。すなわち、液晶層50に所定の電荷が充電されることになる。   First, a method of applying a voltage to the pixel electrode 9a in the fifth embodiment will be briefly described with reference to a timing chart shown in FIG. As shown in this figure, the scanning lines 3a are sequentially applied with the scanning signals G1, G2,..., Gm from the one located on the first row to the one located on the last row ( (See FIG. 1). Here, "selection" means that the TFT 30 connected to the scanning line 3a is in a state where it can be energized. Then, during the period in which the scanning line 3a of each row is selected (one horizontal scanning period (1H)), the image signals S1, S2,..., Sn are sent to the TFT 30, and eventually to the pixel electrode 9a, via the data line 6a. (This point is not shown in FIG. 16). Accordingly, each pixel electrode 9a has a predetermined potential, and a predetermined potential difference is generated between the pixel electrode 9a and the potential of the counter electrode 21. That is, the liquid crystal layer 50 is charged with a predetermined charge.

ちなみに、第1行目から最終行に至るまでの走査線3aの一通りすべての選択が行われる期間が、1フィールド期間、あるいは一垂直走査期間(1F)と呼ばれるものである。また、この駆動方法では、nフィールド目と(n+1)フィールド目との間では、極性が反転された駆動が行われる(以下、「1V反転駆動」ということがある。図16及び図17の「G1」について参照)。   Incidentally, a period in which all the scanning lines 3a are selected from the first row to the last row is called one field period or one vertical scanning period (1F). In addition, in this driving method, the driving whose polarity is inverted is performed between the n-th field and the (n + 1) -th field (hereinafter, may be referred to as “1V inversion driving”. G1 ”).

さて、このような1V反転駆動では、上述した1H反転駆動等とは異なって、相隣接する画素電極9aが極性の異なる電界で駆動されるということがないから、原理的に、横電界は発生しない。したがって、本実施形態のように、画素電極9a下に位置する層間絶縁膜の表面が平坦化処理を施されているとしても、上述の凸部等を設ける形態と同様に、横電界の発生を原因とする不具合について特に配慮する必要はない。   In the 1V inversion drive, unlike the 1H inversion drive described above, the adjacent pixel electrodes 9a are not driven by electric fields having different polarities. Therefore, a horizontal electric field is generated in principle. do not do. Therefore, even if the surface of the interlayer insulating film located below the pixel electrode 9a is flattened as in the present embodiment, the generation of the horizontal electric field is reduced in the same manner as in the above-described embodiment in which the protrusions and the like are provided. It is not necessary to pay special attention to the cause of the problem.

しかしながら、上述のような1V反転駆動を採用すると、次のような問題が生じる。すなわち、極性が反転されるごと、即ち一垂直走査期間ごとに、画像上にフリッカを発生させるという難点を抱えることになるのである。   However, when the 1V inversion drive as described above is adopted, the following problem occurs. That is, each time the polarity is inverted, that is, every vertical scanning period, there is a problem that flicker is generated on the image.

そこで、このような場合においては、図17に示すような倍速フィールド反転駆動を行うと好ましい。ここに、倍速フィールド反転駆動とは、従前に比べて1フィールド期間を半分(例えば、従前が120〔Hz〕で駆動されているとするならば、「半分」とは、好ましくは1/60〔s〕或いはそれ以下とするとよい。)にした駆動方法である。したがって、1V反転駆動を前提とすると、極性反転の周期が従前に比べて半分となることになる。図17及び図16を対比すると、前者の方が後者の方に比べて、一水平走査期間(1H)がより短く、したがって、一垂直走査期間(1F)がより短くされていることがわかる。具体的には、図に示すように「1/2」とされている。   Therefore, in such a case, it is preferable to perform the double-speed field inversion drive as shown in FIG. Here, the double-speed field inversion drive means that one field period is half (for example, if the conventional one is driven at 120 [Hz]), "half" is preferably 1/60 [ s] or less.) Therefore, assuming 1V inversion driving, the period of polarity inversion is halved compared to before. 17 and FIG. 16, it can be seen that the former has a shorter one horizontal scanning period (1H) and a shorter one vertical scanning period (1F) than the latter. Specifically, it is set to "1/2" as shown in the figure.

このようにすれば、一垂直走査期間が短縮化される、即ちプラス極性による画面と、マイナス極性による画面とが、より素早く切り換わることとなり、前述のフリッカが目立たなくなるのである。   By doing so, one vertical scanning period is shortened, that is, the screen with the positive polarity and the screen with the negative polarity are switched more quickly, and the above-mentioned flicker becomes less noticeable.

以上のように、倍速フィールド反転駆動方法によれば、フリッカのない、より高品質な画像の表示が可能となる。   As described above, according to the double-speed field inversion driving method, it is possible to display a higher quality image without flicker.

また、このような倍速フィールド反転の駆動方法によれば、各画素電極9aの電位保持特性を、そうでない駆動方法よりも、相対的に高めることが可能となる。というのも、1フィールド期間の長さが半分になるということは、各画素電極9aが、ある所定の電位を保持していなければならない時間が、従前の半分でよくなることを意味するからである。この点、本実施形態においては、各画素に応じて、高性能な蓄積容量70が備えられていたから、既に、フィールド期間中に電圧が減衰していくという事態を未然に防止することが可能とはなっているものの、更に高品質な画像を表示するという目的の下では、上述のような相対的な電位保持特性の向上という作用効果が有益であることに疑いない。この第5実施形態は、上述及び後述する実施形態に有効である。   Further, according to such a double-speed field inversion driving method, it is possible to relatively increase the potential holding characteristics of each pixel electrode 9a as compared with the driving method which does not use such a method. This is because the fact that the length of one field period is reduced by half means that the time required for each pixel electrode 9a to maintain a certain predetermined potential is reduced by half in the conventional case. . In this regard, in the present embodiment, since the high-performance storage capacitor 70 is provided for each pixel, it is not possible to prevent the voltage from attenuating during the field period. However, there is no doubt that the above-described effect of improving the relative potential holding characteristics is beneficial for displaying a higher quality image. This fifth embodiment is effective for the embodiments described above and below.

(第6実施形態:画素電極との電気的接続を図るためのコンタクトホールの変形形態)
以下では、本発明の第6実施形態として、上述の第1実施形態に係る電気光学装置中、画素電極9aとの電気的接続を図るコンタクトホールについての変形形態に関連する事項ついて、図18を参照しながら説明する。ここに図18は、図4と同趣旨の図であって、画素電極9aとの電気的接続を図るコンタクトホールの内表面にチタンからなる膜(以下、「Ti膜」という。)が形成されている点が、特徴的に異なる態様となるものを示す断面図である。なお、第6実施形態の電気光学装置は、上記の第1実施形態の電気光学装置の画素部における構成と略同様な構成を備えている。したがって、以下では、第6実施形態において特徴的な部分のみについて主な説明を加えることとし、残余の部分については、その説明を適宜省略ないし簡略化することとする。
(Sixth embodiment: Modification of contact hole for electrical connection with pixel electrode)
Hereinafter, as a sixth embodiment of the present invention, FIG. 18 will be described with respect to matters relating to a modification of a contact hole for electrically connecting to the pixel electrode 9a in the electro-optical device according to the above-described first embodiment. It will be described with reference to FIG. Here, FIG. 18 is a view having the same meaning as FIG. 4, and a film made of titanium (hereinafter, referred to as “Ti film”) is formed on the inner surface of the contact hole for making electrical connection with the pixel electrode 9a. Is a cross-sectional view showing a characteristically different aspect. The electro-optical device according to the sixth embodiment has a configuration substantially similar to the configuration of the pixel portion of the electro-optical device according to the first embodiment. Therefore, hereinafter, the main description will be added only to the characteristic portions in the sixth embodiment, and the description of the remaining portions will be omitted or simplified as appropriate.

第6実施形態では、図18に示すように、図4と比べて、第3中継層402が形成されていない点、そして画素電極9a及び第1中継層71間の電気的接続を図るためのコンタクトホール891の内表面にTi膜891aが形成されている点に大きな相違がある。   In the sixth embodiment, as shown in FIG. 18, as compared with FIG. 4, the third relay layer 402 is not formed, and the electrical connection between the pixel electrode 9a and the first relay layer 71 is improved. There is a great difference in that a Ti film 891a is formed on the inner surface of the contact hole 891.

より詳しくは、第4層には、第1実施形態とは異なり、第3中継層402が形成されていないため、第1中継層71及び画素電極9a間の電気的接続は、第2層間絶縁膜42及び第3層間絶縁膜43を貫通して形成されたコンタクトホール891によって実現されるようになっている。そして、このコンタクトホール891の内表面には、Ti膜891aが形成されている。このTi膜891は、少なくともチタンを含んでいればよく、その化合物を含んでいてもよい。例えば、窒化チタン、窒化シリコン等であってよい。画素電極9aを構成するITOは、コンタクトホール891の内部において、このTi膜891aの表面を覆うように形成されている。   More specifically, unlike the first embodiment, since the third relay layer 402 is not formed in the fourth layer, the electrical connection between the first relay layer 71 and the pixel electrode 9a is made by the second interlayer insulating layer. This is realized by a contact hole 891 formed through the film 42 and the third interlayer insulating film 43. A Ti film 891a is formed on the inner surface of the contact hole 891. The Ti film 891 only needs to contain at least titanium, and may contain the compound. For example, titanium nitride, silicon nitride, or the like may be used. ITO constituting the pixel electrode 9a is formed inside the contact hole 891 so as to cover the surface of the Ti film 891a.

このような構成となる第6実施形態の電気光学装置においては、第1実施形態において、アルミニウム膜及び窒化チタン膜からなる第3中継層402が設けられていることにより、いわゆる電蝕の危険を回避していたのと同様に、ITOからなる画素電極9aは、直接的には、Ti膜891aと接触することとなるから、やはり電蝕の危険を回避することができる。したがって、第6実施形態においても、画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。   In the electro-optical device according to the sixth embodiment having such a configuration, the third relay layer 402 made of the aluminum film and the titanium nitride film is provided in the first embodiment, thereby reducing the risk of so-called electrolytic corrosion. Similarly, the pixel electrode 9a made of ITO comes in direct contact with the Ti film 891a, so that the danger of electrolytic corrosion can be avoided. Therefore, also in the sixth embodiment, it is possible to apply a voltage to the pixel electrode 9a or to maintain a good potential holding characteristic in the pixel electrode 9a.

また、上述のTi膜891aによれば、該チタンが比較的優れた遮光性能を有することにより、コンタクトホール891を原因とする光抜けを防止することが可能となる。すなわち、当該Ti膜891aが、光を吸収等することによって、コンタクトホールの駆動部分を突き抜けてくる光の進行を遮ることが可能となるのである。これにより、画像上に光漏れ等を生じさせるおそれが殆どなくなる。
また、同じ理由から、TFT30、ないしその半導体層1aの耐光性を高めることができる。これにより、半導体層1aに光が入射した場合における光リーク電流の発生を抑止し、これに起因する画像上のフリッカ等の発生を未然に防止することが可能となる。以上により、第6実施形態の電気光学装置においては、より品質の高い画像を表示することが可能となる。
Further, according to the above-described Ti film 891a, since the titanium has relatively excellent light-shielding performance, light leakage due to the contact hole 891 can be prevented. That is, the Ti film 891a absorbs light or the like, so that it is possible to block the progress of light that penetrates the driving portion of the contact hole. Thereby, there is almost no possibility that light leakage or the like may occur on the image.
Further, for the same reason, the light resistance of the TFT 30 or the semiconductor layer 1a thereof can be improved. Accordingly, it is possible to suppress the occurrence of light leakage current when light enters the semiconductor layer 1a, and to prevent the occurrence of flicker or the like on an image due to the light leakage current. As described above, in the electro-optical device according to the sixth embodiment, a higher quality image can be displayed.

なお、この第6実施形態に係る図18に示す電気光学装置の構成は、前記の第1実施形態として説明した図4及び第2実施形態として説明した図6との関係において、TFTアレイ基板10上における積層構造の具体的な実施形態を豊富化させるものであるといえる。   The configuration of the electro-optical device shown in FIG. 18 according to the sixth embodiment differs from the configuration of FIG. 4 described as the first embodiment and FIG. 6 described as the second embodiment in that the TFT array substrate 10 It can be said that this enriches the specific embodiment of the laminated structure above.

すなわち、第6実施形態に係る図18は、図4及び図6と比べて、第2中継層402の省略、及び、これに伴うコンタクトホール数の減少等によって、構造がより簡易であるといえ、開口率の向上を図るべく、積層構造を構成する各種要素を遮光領域内に閉じ込めるように配置するにあたっては、より有利であるという面を有する。もっとも、図4においては、上述したように、コンタクトホール83、85及び89の短小化によるコスト削減が図れるという利点が得られるし、図6においては、容量電極300を容量線の一部として構成可能であること等によりコスト削減が図れるという利点が得られる。すなわち、本実施形態において開示されている電気光学装置の各種態様においては、開口率の向上が図れることは勿論、その他付随する作用効果が個性的に発揮されることになるが、どの構造が最適であるかは一概には決し得ない。このように、第6実施形態は、上述の第1実施形態等と併せて、本発明を具体化する際に考えられ得る最適な態様の一つを提供するものであると同時に、本発明に係る積層構造の具体的な実施形態を豊富化するものなのである。   That is, FIG. 18 according to the sixth embodiment can be said to have a simpler structure due to the omission of the second relay layer 402 and the resulting reduction in the number of contact holes as compared with FIGS. 4 and 6. In order to improve the aperture ratio, it is more advantageous in arranging various elements constituting the laminated structure so as to be confined in the light shielding region. However, in FIG. 4, as described above, there is an advantage that the cost can be reduced by shortening the contact holes 83, 85, and 89. In FIG. 6, the capacitance electrode 300 is configured as a part of the capacitance line. The advantage that cost reduction can be achieved by being possible is obtained. That is, in various aspects of the electro-optical device disclosed in the present embodiment, not only the aperture ratio can be improved, but also other accompanying effects can be individually exhibited. It cannot be determined in a straightforward manner. As described above, the sixth embodiment, together with the above-described first embodiment and the like, provides one of the optimal modes that can be considered when embodying the present invention, and at the same time, provides the present invention. This is to enrich the specific embodiment of such a laminated structure.

(電気光学装置の全体構成)
以上のように構成された各実施形態における電気光学装置の全体構成を図19及び図20を参照して説明する。なお、図19は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図20は図19のH−H´断面図である。
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 19 is a plan view of the TFT array substrate together with the components formed thereon as viewed from the counter substrate 20, and FIG. 20 is a cross-sectional view taken along the line HH 'of FIG.

図19及び図20において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   19 and 20, in the electro-optical device according to the present embodiment, the TFT array substrate 10 and the opposing substrate 20 are arranged to face each other. A liquid crystal 50 is sealed between the TFT array substrate 10 and the opposing substrate 20, and the TFT array substrate 10 and the opposing substrate 20 are formed by a sealing material provided in a sealing area located around the image display area 10a. They are mutually bonded by 52.

シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、本実施形態における液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置であれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材(スペーサ)が散布されている。あるいは、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層50中に含まれてよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like, and is hardened by ultraviolet light, heating, or the like in order to bond the two substrates together. In the sealing material 52, if the liquid crystal device according to the present embodiment is a small-sized liquid crystal device such as a projector, which performs enlarged display, the distance between the two substrates (gap between the substrates) is set to a predetermined value. And a gap material (spacer) such as glass fiber or glass beads. Alternatively, such a gap material may be included in the liquid crystal layer 50 if the liquid crystal device is a large-sized liquid crystal device such as a liquid crystal display or a liquid crystal television that displays images at the same magnification.

シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定のタイミングで供給することにより、走査線3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。   In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6 a by supplying an image signal to the data line 6 a at a predetermined timing and an external circuit connection terminal 102 are connected to one side of the TFT array substrate 10. The scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to this one side. I have.

なお、走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。   If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a.

TFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
また、対向基板20のコーナ部の少なくとも一箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。
On one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area 10a are provided.
In at least one of the corners of the counter substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided.

図20において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21のほか、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 20, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT and the wiring such as the scanning line and the data line are formed. On the other hand, on the counter substrate 20, an alignment film is formed on the uppermost layer in addition to the counter electrode 21. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

なお、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   Note that, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, a plurality of data lines 6a, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping are formed. Is also good.

(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図21は、投射型カラー表示装置の図式的断面図である。
(Electronics)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described above in detail as a light valve will be described. FIG. 21 is a schematic cross-sectional view of the projection type color display device.

図21において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。   In FIG. 21, a liquid crystal projector 1100, which is an example of a projection type color display device according to the present embodiment, prepares three liquid crystal modules each including a liquid crystal device in which a driving circuit is mounted on a TFT array substrate, and each of them has a light valve for RGB. The projector is configured as a projector used as 100R, 100G, and 100B. In the liquid crystal projector 1100, when the projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 light components R, G, and R corresponding to the three primary colors of RGB. B, and are led to light valves 100R, 100G, and 100B corresponding to each color. In this case, in particular, the B light is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are combined again by the dichroic prism 1112, and then projected as a color image on the screen 1120 via the projection lens 1114.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。電気光学装置としては、電気泳動装置やEL(エレクトロルミネッセンス)装置や電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display等に適用できる。   The present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope not departing from the gist of the invention or the idea read from the entirety of the claims and the specification, and an electro-optical device with such a modification. And electronic devices are also included in the technical scope of the present invention. As the electro-optical device, the present invention can be applied to an electrophoretic device, an EL (electroluminescence) device, a device using an electron-emitting device (Field Emission Display, Surface-Conduction Electron-Emitter Display, etc.).

本発明の第1の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。FIG. 2 is a circuit diagram showing an equivalent circuit such as various elements and wiring provided in a plurality of pixels in a matrix forming an image display area in the electro-optical device according to the first embodiment of the present invention. 本発明の第1の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment of the present invention. 図2のうち要部のみを抜き出した平面図である。It is the top view which extracted only the principal part in FIG. 図2のA−A´断面図である。It is AA 'sectional drawing of FIG. 本発明の第2の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。FIG. 10 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the second embodiment of the present invention. 図5のA−A´断面図である。It is AA 'sectional drawing of FIG. 窒化膜の形成態様(データ線上及び画像表示領域外)を示す平面図である。FIG. 4 is a plan view showing a manner of forming a nitride film (on data lines and outside an image display area). 図2のB−B´断面図である。FIG. 3 is a sectional view taken along line BB ′ of FIG. 2. 一画素に対応する蓄積容量の立体的な構成を示す斜視図である。FIG. 3 is a perspective view showing a three-dimensional configuration of a storage capacitor corresponding to one pixel. 図9に対する比較例となる蓄積容量の構成を示す斜視図である。FIG. 10 is a perspective view illustrating a configuration of a storage capacitor serving as a comparative example with respect to FIG. 9. 横電界の発生機構について説明するための説明図である。FIG. 4 is an explanatory diagram for describing a generation mechanism of a horizontal electric field. 図4と同趣旨の図であって、横電界発生防止のための凸部が設けられた形態となるものを示す図である。FIG. 5 is a view having the same meaning as in FIG. 4, which is in a form provided with a convex portion for preventing generation of a lateral electric field. 図2のG−G´断面図であって、横電界発生防止のための凸部が設けられた形態となるものを示す図である。FIG. 3 is a cross-sectional view taken along the line GG ′ of FIG. 2, showing a form in which a convex portion for preventing generation of a lateral electric field is provided. 第2実施形態の変形形態に関し、図12及び図13に示す凸部を形成するための具体的態様(データ線、シールド層用中継層及び第2中継層を利用する態様)について示す斜視図である。FIG. 14 is a perspective view showing a specific mode (a mode using a data line, a relay layer for a shield layer, and a second relay layer) for forming the protrusions shown in FIGS. 12 and 13 according to a modification of the second embodiment. is there. 第2実施形態の変形形態に関し、図12及び図13に示す凸部を形成するための具体的態様(シールド層及び第3中継層を利用する態様)について示す斜視図である。FIG. 14 is a perspective view showing a specific mode (a mode using a shield layer and a third relay layer) for forming the protrusions shown in FIGS. 12 and 13 according to a modification of the second embodiment. 従来の画素電極に対する電圧印加方法を示すタイミングチャートである。6 is a timing chart showing a conventional voltage application method for a pixel electrode. 本発明の第5実施形態に係る画素電極に対する電圧印加方法を示すタイミングチャートである。15 is a timing chart illustrating a method for applying a voltage to a pixel electrode according to a fifth embodiment of the present invention. 本発明の第6実施形態に係り、図4と同趣旨の図であって、画素電極との電気的接続を図るためのコンタクトホールの内表面にTi膜が形成された態様となるものを示す図である。FIG. 13 is a view having the same concept as FIG. 4 according to the sixth embodiment of the present invention, in which a Ti film is formed on an inner surface of a contact hole for electrical connection with a pixel electrode. FIG. 本発明の実施形態の電気光学装置におけるTFTアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。FIG. 2 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment of the present invention, together with the components formed thereon, viewed from the counter substrate side. 図19のH−H´断面図である。It is HH 'sectional drawing of FIG. 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。1 is a schematic cross-sectional view illustrating a color liquid crystal projector as an example of a projection type color display device that is an embodiment of an electronic apparatus according to the invention.

符号の説明Explanation of reference numerals

1a…半導体層
3a…走査線
6a…データ線
6a1…シールド層用中継層
6a2…第2中継層
9a…画素電極
10…TFTアレイ基板
11a…下側遮光膜
16…配向膜
20…対向基板
30…TFT
43…第3層間絶縁膜
430…凸部
50…液晶層
70…蓄積容量
71…第1中継層
71DFBA…凸状部
75…誘電体膜
75a…酸化シリコン膜
75b…窒化シリコン膜
81、82、83、85、87、89、891…コンタクトホール
891a…Ti膜
300…容量電極
400、404…シールド層
402…第2中継層
1a semiconductor layer 3a scanning line 6a data line 6a1 shield layer relay layer 6a2 second relay layer 9a pixel electrode 10 TFT array substrate 11a lower light-shielding film 16 alignment film 20 counter substrate 30 TFT
Reference numeral 43: third interlayer insulating film 430, convex portion 50, liquid crystal layer 70, storage capacitor 71, first relay layer 71 DFBA, convex portion 75, dielectric film 75a, silicon oxide film 75b, silicon nitride films 81, 82, 83 , 85, 87, 89, 891 contact hole 891a Ti film 300 capacitor electrode 400, 404 shield layer 402 second relay layer

Claims (21)

基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、
前記基板上には更に、
前記薄膜トランジスタの半導体層より上層で且つ前記画素電極より下層で形成され、画素電位に電気的に接続された蓄積容量と、
前記データ線及び前記画素電極間に配置された上側遮光膜とが、前記積層構造の一部をなして備えられてなり、
前記上側遮光膜は、画素開口領域の少なくとも角部を規定し、
前記走査線及び前記データ線並びに前記蓄積容量は、遮光領域に形成されていることを特徴とする電気光学装置。
A data line extending in a first direction, a scanning line extending in a second direction intersecting the data line, and an intersection area of the data line and the scanning line are arranged on the substrate. An electro-optical device in which a pixel electrode and a thin film transistor are provided as part of a stacked structure,
Further on the substrate,
A storage capacitor formed above the semiconductor layer of the thin film transistor and below the pixel electrode, and electrically connected to a pixel potential;
An upper light-shielding film disposed between the data line and the pixel electrode, and provided as a part of the laminated structure;
The upper light-shielding film defines at least a corner of the pixel opening area,
The electro-optical device according to claim 1, wherein the scanning line, the data line, and the storage capacitor are formed in a light shielding area.
前記上側遮光膜と同一膜で形成され、前記薄膜トランジスタと前記画素電極間とを電気的に接続するための遮光性の中継膜を備え、前記遮光膜と前記中継膜とで前記画素開口領域を規定することを特徴とする請求項1に記載の電気光学装置。   A light-blocking relay film formed of the same film as the upper light-shielding film and electrically connecting the thin film transistor and the pixel electrode is provided, and the pixel opening region is defined by the light-shielding film and the relay film. The electro-optical device according to claim 1, wherein: 前記上側遮光膜は、前記蓄積容量を成す一方の電極に接続されることを特徴とする請求項2又は3に記載の電気光学装置。   The electro-optical device according to claim 2, wherein the upper light-shielding film is connected to one electrode forming the storage capacitor. 前記画素電極の下地として配置された層間絶縁膜が、前記積層構造の一部を更になしており、
該層間絶縁膜には、前記画素電極との電気的接続を図るためのコンタクトホールが形成されており、
該コンタクトホールの少なくとも内表面には、前記チタン又はその化合物を含む膜が形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
An interlayer insulating film disposed as a base of the pixel electrode further forms a part of the laminated structure,
A contact hole for electrical connection with the pixel electrode is formed in the interlayer insulating film,
4. The electro-optical device according to claim 1, wherein a film containing the titanium or a compound thereof is formed on at least an inner surface of the contact hole.
前記データ線は、前記蓄積容量を構成する一対の電極の一方と同一膜として形成されていることを特徴とする請求項1に記載の電気光学装置。   2. The electro-optical device according to claim 1, wherein the data line is formed as the same film as one of a pair of electrodes forming the storage capacitor. 前記蓄積容量を構成する一対の電極の少なくとも一方と前記画素電極を電気的に接続する中継層が前記積層構造の一部として更に備えられていることを特徴とする請求項1に記載の電気光学装置。   2. The electro-optic device according to claim 1, wherein a relay layer for electrically connecting at least one of the pair of electrodes constituting the storage capacitor and the pixel electrode is further provided as a part of the laminated structure. apparatus. 前記中継層は、アルミニウム膜及び窒化膜からなることを特徴とする請求項6に記載の電気光学装置。   The electro-optical device according to claim 6, wherein the relay layer comprises an aluminum film and a nitride film. 前記走査線、前記データ線、及び前記蓄積容量を構成する一対の電極の少なくとも一つは、遮光性材料からなることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein at least one of the pair of electrodes forming the scanning line, the data line, and the storage capacitor is made of a light-shielding material. 前記蓄積容量を構成する一対の電極の一方は、前記第2方向に沿うように形成された容量線の一部を構成するとともに、
該容量線は、低抵抗膜を含む多層膜からなることを特徴とする請求項1に記載の電気光学装置。
One of a pair of electrodes constituting the storage capacitor constitutes a part of a capacitance line formed along the second direction,
2. The electro-optical device according to claim 1, wherein the capacitance line is formed of a multilayer film including a low resistance film.
前記容量線は、その上層に前記低抵抗膜を有するとともに、その下層に光吸収性の材料からなる膜を有することを特徴とする請求項9に記載の電気光学装置。   10. The electro-optical device according to claim 9, wherein the capacitance line has the low-resistance film in an upper layer and a film made of a light-absorbing material in a lower layer. 前記低抵抗膜はアルミニウム或いはアルミニウムの合金からなることを特徴とする請求項9又は10に記載の電気光学装置。   The electro-optical device according to claim 9, wherein the low resistance film is made of aluminum or an alloy of aluminum. 前記蓄積容量は、
前記誘電体膜及び該誘電体膜を挟持してなる上部電極及び下部電極からなり、 前記基板の表面に平行な面に沿って積層された第1部分と、前記基板の表面に対して立ち上がった平面に沿って積層された第2部分とを含むことにより、その断面形状が凸形状を含むことを特徴とする請求項1乃至11のいずれか一項に記載の電気光学装置。
The storage capacity is:
A first portion comprising the dielectric film and an upper electrode and a lower electrode sandwiching the dielectric film, the first portion being stacked along a plane parallel to the surface of the substrate, and rising to the surface of the substrate The electro-optical device according to claim 1, wherein the electro-optical device includes a second portion stacked along a plane, so that a cross-sectional shape thereof includes a convex shape.
前記蓄積容量の前記凸形状は、前記走査線及び前記データ線の少なくとも一方に沿って形成されていることを特徴とする請求項12に記載の電気光学装置。   13. The electro-optical device according to claim 12, wherein the convex shape of the storage capacitor is formed along at least one of the scanning line and the data line. 前記蓄積容量は、前記誘電体膜及び該誘電体膜を挟持してなる上部電極及び下部電極からなり、前記誘電体膜は、窒化シリコン膜及び酸化シリコン膜からなることを特徴とする請求項1に記載の電気光学装置。   2. The storage capacitor according to claim 1, wherein the storage film includes the dielectric film, an upper electrode and a lower electrode sandwiching the dielectric film, and the dielectric film includes a silicon nitride film and a silicon oxide film. An electro-optical device according to claim 1. 前記画素電極の下地として配置された層間絶縁膜が、前記積層構造の一部を更になしており、
前記層間絶縁膜の表面は平坦化処理が施されていることを特徴とする請求項1に記載の電気光学装置。
An interlayer insulating film disposed as a base of the pixel electrode further forms a part of the laminated structure,
The electro-optical device according to claim 1, wherein a surface of the interlayer insulating film is subjected to a planarization process.
前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、
前記データ線及び前記シールド層の少なくとも一方は、前記走査線の上側を該走査線に交差して延びる本線部及び該本線部から前記走査線に沿って張り出した張り出し部を含み、
前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極を備え、
前記基板上における前記画素電極の下地表面には、前記張り出し部の存在に応じて平面的に見て前記走査線を挟んで相隣接する画素電極の間隙となる領域に凸部が形成されていることを特徴とする請求項15に記載の電気光学装置。
A plurality of the pixel electrodes are planarly arranged, and a first pixel electrode group for inversion driving at a first period and an inversion driving at a second period complementary to the first period. A second pixel electrode group for
At least one of the data line and the shield layer includes a main line portion extending above the scanning line and intersecting the scanning line, and a projecting portion extending from the main line portion along the scanning line,
Comprising a counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate;
On the base surface of the pixel electrode on the substrate, a projection is formed in a region serving as a gap between pixel electrodes adjacent to each other across the scanning line when viewed in a plan view according to the presence of the overhanging portion. The electro-optical device according to claim 15, wherein:
前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、
前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極と、
平面的に見て相隣接する画素電極の間隙となる領域に形成された凸部とを更に備えてなり、
前記凸部は、エッチングによって前記凸部上に一旦形成された平坦化膜を除去し且つその除去後に露出する前記凸部の表面を後退させてなる、表面段差が緩やかな凸部からなることを特徴とする請求項15に記載の電気光学装置。
A plurality of the pixel electrodes are planarly arranged, and a first pixel electrode group for inversion driving at a first period and an inversion driving at a second period complementary to the first period. A second pixel electrode group for
A counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate;
A projection formed in a region serving as a gap between pixel electrodes that are adjacent to each other when viewed two-dimensionally,
The convex portion is formed by removing a flattening film once formed on the convex portion by etching and retreating the surface of the convex portion exposed after the removal, and is configured by a convex portion having a gentle surface step. The electro-optical device according to claim 15, wherein:
前記画素電極は、その複数が平面配列されているとともに、第1の周期で反転駆動されるための第1の画素電極群及び該第1の周期と相補の第2の周期で反転駆動されるための第2の画素電極群を含み、
前記基板に対向配置される対向基板上に前記複数の画素電極に対向する対向電極と、
平面的に見て相隣接する画素電極の間隙となる領域に凸部を形成するために、該画素電極下且つ前記データ線及び前記シールド層の少なくとも一方と同一層として形成される凸パターンと
を備えたことを特徴とする請求項15に記載の電気光学装置。
A plurality of the pixel electrodes are planarly arranged, and a first pixel electrode group for inversion driving at a first period and an inversion driving at a second period complementary to the first period. A second pixel electrode group for
A counter electrode facing the plurality of pixel electrodes on a counter substrate disposed to face the substrate;
In order to form a convex portion in a region serving as a gap between pixel electrodes adjacent to each other in plan view, a convex pattern formed as the same layer as at least one of the data line and the shield layer under the pixel electrode. The electro-optical device according to claim 15, comprising:
基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、
前記基板上には更に、
前記薄膜トランジスタの半導体層より上層で且つ前記画素電極より下層で形成され、画素電位に電気的に接続された蓄積容量と、
前記データ線及び前記画素電極間に配置されたシールド層と、
前記薄膜トランジスタの半導体層より下層で形成された下側遮光膜とが、前記積層構造の一部をなして備えられてなり、
前記下側遮光膜は、画素開口領域の少なくとも角部を規定し、
前記走査線及び前記データ線並びに前記蓄積容量及び前記シールド層は、遮光領域に形成されていることを特徴とする電気光学装置。
A data line extending in a first direction, a scanning line extending in a second direction intersecting the data line, and an intersection area of the data line and the scanning line are arranged on the substrate. An electro-optical device in which a pixel electrode and a thin film transistor are provided as part of a stacked structure,
Further on the substrate,
A storage capacitor formed above the semiconductor layer of the thin film transistor and below the pixel electrode, and electrically connected to a pixel potential;
A shield layer disposed between the data line and the pixel electrode;
A lower light-shielding film formed in a layer lower than the semiconductor layer of the thin film transistor, and provided as a part of the laminated structure;
The lower light-shielding film defines at least a corner of the pixel opening area,
The electro-optical device according to claim 1, wherein the scanning line, the data line, the storage capacitor, and the shield layer are formed in a light shielding region.
前記シールド層は、遮光性を備えることを特徴とする請求項19に記載の電気光学装置。   20. The electro-optical device according to claim 19, wherein the shield layer has a light shielding property. 請求項1乃至20のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 20.
JP2003321781A 2002-10-31 2003-09-12 Electro-optical device and electronic apparatus Expired - Lifetime JP4095518B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003321781A JP4095518B2 (en) 2002-10-31 2003-09-12 Electro-optical device and electronic apparatus
TW092128604A TWI252363B (en) 2002-10-31 2003-10-15 Electro-optical device
US10/690,241 US7253795B2 (en) 2002-10-31 2003-10-22 Electro-optical device and electronic apparatus
CNB2003101030824A CN1287214C (en) 2002-10-31 2003-10-30 Electrooptical device and electronic appliance
KR1020030076366A KR100560873B1 (en) 2002-10-31 2003-10-30 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002318625 2002-10-31
JP2003321781A JP4095518B2 (en) 2002-10-31 2003-09-12 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004170909A true JP2004170909A (en) 2004-06-17
JP4095518B2 JP4095518B2 (en) 2008-06-04

Family

ID=32715886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321781A Expired - Lifetime JP4095518B2 (en) 2002-10-31 2003-09-12 Electro-optical device and electronic apparatus

Country Status (5)

Country Link
US (1) US7253795B2 (en)
JP (1) JP4095518B2 (en)
KR (1) KR100560873B1 (en)
CN (1) CN1287214C (en)
TW (1) TWI252363B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293371A (en) * 2007-07-31 2007-11-08 Sony Corp Electrooptical device and electronic equipment
JP2007310415A (en) * 2007-07-31 2007-11-29 Sony Corp Electro-optical device and electronic apparatus
US7508462B2 (en) 2005-05-18 2009-03-24 Sony Corporation Electro-optical device and electronic equipment
US8896793B2 (en) 2010-10-25 2014-11-25 Seiko Epson Corporation Electro-optical device and electronic equipment
US11435626B2 (en) 2006-05-16 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721418U (en) * 1993-09-29 1995-04-18 株式会社大井製作所 Drive for sunroof
JP4088190B2 (en) * 2002-05-21 2008-05-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4349375B2 (en) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4687259B2 (en) * 2005-06-10 2011-05-25 カシオ計算機株式会社 Liquid crystal display
US7268849B2 (en) * 2005-09-28 2007-09-11 Teledyne Licensing, Llc Spatial light modulator employing voltage gradient pixels, and associated methods
KR101068364B1 (en) * 2007-07-11 2011-09-28 엘지디스플레이 주식회사 inspection equipment of LCD and method for inspecting the same
JP4753918B2 (en) 2007-08-22 2011-08-24 日本写真印刷株式会社 Protection panel with analog resistive touch input function
FR2925180A1 (en) * 2008-04-02 2009-06-19 Commissariat Energie Atomique Active matrix for e.g. transmissive electronic LCD device of portable electronic device, has protective screen arranged in oxide layer opposite to transistor, and partially transparent substrate stuck against dielectric layer and layer
KR101073174B1 (en) * 2009-07-31 2011-10-12 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Device Having the Same
CN101964309B (en) * 2010-09-01 2012-08-01 友达光电股份有限公司 Manufacturing method of thin film transistor
KR101818567B1 (en) * 2011-05-18 2018-02-22 삼성디스플레이 주식회사 Method of driving display panel and display apparatus performing the method
JP6231281B2 (en) 2013-01-23 2017-11-15 株式会社ジャパンディスプレイ Display device
JP2016177230A (en) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 Electro-optic device and electronic apparatus
JP2017072741A (en) * 2015-10-08 2017-04-13 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, manufacturing method of electro-optical device
JP6657800B2 (en) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and method of driving electro-optical device
KR102654925B1 (en) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 Display apparatus and manufacturing method of the same
JP7086582B2 (en) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ Display device
KR20200094872A (en) * 2019-01-30 2020-08-10 삼성디스플레이 주식회사 Display device
CN110828476B (en) * 2019-10-16 2022-04-05 武汉华星光电技术有限公司 Array substrate, preparation method thereof and display device
JP7314782B2 (en) * 2019-11-28 2023-07-26 セイコーエプソン株式会社 Liquid crystal devices and electronic equipment
CN113744629B (en) * 2020-05-27 2023-01-31 群创光电股份有限公司 Display device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138484A (en) * 1992-10-27 1994-05-20 Nec Corp Picture element structure of active matrix type liquid crystal display device
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
JPH09306990A (en) * 1996-05-14 1997-11-28 Fujitsu Ltd Electronic circuit and manufacture thereof
JPH10206893A (en) * 1997-01-17 1998-08-07 Semiconductor Energy Lab Co Ltd Active matrix type liquid crystal display device
JP2000089254A (en) * 1998-09-03 2000-03-31 Internatl Business Mach Corp <Ibm> Pixel structure for reflection type lcd display and active matrix array screen display system
WO2000039634A1 (en) * 1998-12-28 2000-07-06 Seiko Epson Corporation Electrooptic device, method of manufacture thereof, and electronic device
JP2000267596A (en) * 1999-03-16 2000-09-29 Seiko Epson Corp Electrooptical device and its production
JP2001053287A (en) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JP2002149089A (en) * 2000-08-31 2002-05-22 Seiko Epson Corp Optoelectronic device and projection type display

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926603A (en) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd Display device
US6927826B2 (en) * 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JP3501125B2 (en) 2000-03-17 2004-03-02 セイコーエプソン株式会社 Electro-optical device
TWI301915B (en) 2000-03-17 2008-10-11 Seiko Epson Corp
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3873610B2 (en) 2000-11-17 2007-01-24 セイコーエプソン株式会社 Electro-optical device, manufacturing method thereof, and projector
JP4798907B2 (en) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 Semiconductor device
JP2006138960A (en) * 2004-11-10 2006-06-01 Nec Corp Liquid crystal display device and method for manufacturing the same, and projection display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06138484A (en) * 1992-10-27 1994-05-20 Nec Corp Picture element structure of active matrix type liquid crystal display device
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
JPH09306990A (en) * 1996-05-14 1997-11-28 Fujitsu Ltd Electronic circuit and manufacture thereof
JPH10206893A (en) * 1997-01-17 1998-08-07 Semiconductor Energy Lab Co Ltd Active matrix type liquid crystal display device
JP2000089254A (en) * 1998-09-03 2000-03-31 Internatl Business Mach Corp <Ibm> Pixel structure for reflection type lcd display and active matrix array screen display system
WO2000039634A1 (en) * 1998-12-28 2000-07-06 Seiko Epson Corporation Electrooptic device, method of manufacture thereof, and electronic device
JP2000267596A (en) * 1999-03-16 2000-09-29 Seiko Epson Corp Electrooptical device and its production
JP2001053287A (en) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JP2002149089A (en) * 2000-08-31 2002-05-22 Seiko Epson Corp Optoelectronic device and projection type display

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508462B2 (en) 2005-05-18 2009-03-24 Sony Corporation Electro-optical device and electronic equipment
US11435626B2 (en) 2006-05-16 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11726371B2 (en) * 2006-05-16 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. FFS-mode liquid crystal display device comprising a top-gate transistor and an auxiliary wiring connected to a common electrode in a pixel portion
JP2007293371A (en) * 2007-07-31 2007-11-08 Sony Corp Electrooptical device and electronic equipment
JP2007310415A (en) * 2007-07-31 2007-11-29 Sony Corp Electro-optical device and electronic apparatus
JP4656104B2 (en) * 2007-07-31 2011-03-23 ソニー株式会社 Electro-optical device and electronic apparatus
JP4656105B2 (en) * 2007-07-31 2011-03-23 ソニー株式会社 Electro-optical device and electronic apparatus
US8896793B2 (en) 2010-10-25 2014-11-25 Seiko Epson Corporation Electro-optical device and electronic equipment

Also Published As

Publication number Publication date
TW200424722A (en) 2004-11-16
US20040135940A1 (en) 2004-07-15
JP4095518B2 (en) 2008-06-04
US7253795B2 (en) 2007-08-07
CN1287214C (en) 2006-11-29
KR20040038850A (en) 2004-05-08
KR100560873B1 (en) 2006-03-13
CN1499278A (en) 2004-05-26
TWI252363B (en) 2006-04-01

Similar Documents

Publication Publication Date Title
JP4021392B2 (en) Electro-optical device and electronic apparatus
JP4095518B2 (en) Electro-optical device and electronic apparatus
JP3858880B2 (en) Electro-optical device and electronic apparatus
JP3870941B2 (en) Electro-optical device and electronic apparatus
JP3767590B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP4045226B2 (en) Electro-optical device and electronic apparatus
JP3791517B2 (en) Electro-optical device and electronic apparatus
JP4186767B2 (en) Electro-optical device and electronic apparatus
JP4506133B2 (en) Electro-optical device and electronic apparatus
JP4862936B2 (en) Electro-optical device and electronic apparatus
JP3925549B2 (en) Electro-optical device and electronic apparatus
JP4214741B2 (en) Electro-optical device and electronic apparatus
JP2004170910A (en) Electro-optical device and electronic equipment
JP4730407B2 (en) Electro-optical device and electronic apparatus
JP4003724B2 (en) Electro-optical device and electronic apparatus
JP2004170914A (en) Electro-optical device and electronic apparatus
JP2004170912A (en) Electro-optical device and electronic equipment
JP2004170918A (en) Electro-optical device and electronic equipment
JP2006065356A (en) Electric optical device and electronic equipment
JP2004170920A (en) Electro-optical device and electronic device
JP2004191930A (en) Electrooptical device and method of manufacturing the same, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060322

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4095518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term