JP2004159473A - Insulated voltage conversion circuit - Google Patents

Insulated voltage conversion circuit Download PDF

Info

Publication number
JP2004159473A
JP2004159473A JP2002325164A JP2002325164A JP2004159473A JP 2004159473 A JP2004159473 A JP 2004159473A JP 2002325164 A JP2002325164 A JP 2002325164A JP 2002325164 A JP2002325164 A JP 2002325164A JP 2004159473 A JP2004159473 A JP 2004159473A
Authority
JP
Japan
Prior art keywords
pulse signal
duty ratio
pulse
circuit
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002325164A
Other languages
Japanese (ja)
Inventor
Yoshiro Kato
芳朗 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2002325164A priority Critical patent/JP2004159473A/en
Publication of JP2004159473A publication Critical patent/JP2004159473A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an insulated voltage conversion circuit wherein the duty ratio of pulse signals inputted to switching elements can be enhanced as much as possible and excessive load applied to a transformer and the switching elements can be suppressed. <P>SOLUTION: Output voltage Vout is compared with desired reference voltage Vr. If the output voltage Vout exceeds the reference voltage Vr, pulses equivalent to one cycle (period from the leading edge of a pulse of a pulse signal S1 to the leading edge of the next pulse (or period from the falling edge of a pulse of the pulse signal S1 to the falling edge of the next pulse)) of the drive pulse signal inputted to MOSFETs 51-1 to 51-4 are thinned out. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、複数のスイッチング素子からなるブリッジ回路とトランスとを利用し、入力される電力の電圧値を所定の電圧値に変換する絶縁型電圧変換回路に関する。
【0002】
【従来の技術】
図5は、従来の絶縁型電圧変換回路を示す図である。
図5に示す絶縁型電圧変換回路50は、例えば、電気自動車のメイン電源から電気自動車内の各装置のサブ電源に電力を供給するために、その電力の電圧を昇降させるためのものであって、MOSFET(Metal−Oxide Semiconductor Field Effect Transistor)51−1及び51−2と、MOSFET51−3及び51−4とからなり、入力直流電力を所定の交流電力に変換するHブリッジ回路51と、Hブリッジ回路51から出力される交流電力の電圧値を所定の電圧値に変換するメイントランス52と、メイントランス52から出力される交流電力を直流電力に整流する整流用ダイオード53と、整流用ダイオード53から出力される直流電力を平滑する平滑用コイル54及び平滑用コンデンサ55と、平滑された直流電力の電圧値Voutを検出する電圧検出回路56と、電圧検出回路56で検出された電圧値Voutに基づいて、Hブリッジ回路51の各MOSFET51−1〜51−4のオン/オフ動作を制御する制御回路57とを備えて構成されている。
【0003】
上記制御回路57は、絶縁型電圧変換回路50から出力される直流電力の電圧値Voutが所望の電圧値となるように、Hブリッジ回路51の各MOSFETに入力されるパルス信号のデューティ比を可変させる。そして、各MOSFETのオン期間又はオフ期間を制御することによって、メイントランス52の1次側コイルに印加される電圧の電圧値を決定している。そして、絶縁型電圧変換回路50の出力電圧の電圧値は、以下の式(1)に示すように、メイントランス52の1次側コイルに印加される電圧値と、メイントランス52の1次側コイルの巻き線数(n1)と2次側コイルの巻き線数(n2)との比(巻き線比:n1/n2)と、各MOSFET51−1〜51−4に入力されるパルス信号のデューティ比と、入力電力の電圧値から所望な電圧値に変換される際の変換効率とに基づいて決定される。
(出力電圧)={(1次側トランス電圧)/(メイントランス巻き線比)}
×(パルス信号デューティ比)×(変換効率) −(1)
ところで、このような従来の絶縁型電圧変換回路50では、Hブリッジ回路51を構成する各MOSFET51−1〜51−4のオン抵抗損失やスイッチング損失などにより変換効率が低下することが懸念されている。
【0004】
そして、このようなMOSFETのオン抵抗損失を低減するために、オン抵抗の低いMOSFETを採用することが考えられる。
また、MOSFETのスイッチング損失を低減するために、Hブリッジ回路51にコイルやコンデンサなどから構成される共振回路を追加し、ソフトスイッチング方式でMOSFETを駆動させる方法がある。
【0005】
しかしながら、オン抵抗の低いMOSFETを使用することやソフトスイッチングを行うために部品を追加することはコストが高くなるという問題がある。
そこで、MOSFETのオン抵抗損失やスイッチング損失を低減する他の方法として、各MOSFET51−1〜51−4に流れる電流の電流値を下げる方法が考えられる。
【0006】
ここで、以下に示す(2)式は、MOSFETに流れる電流の電流値と、絶縁型電圧変換回路50の出力電流と、メイントランス52の巻き線比との関係を示す式である。
(MOSFET電流)=(出力電流)/(メイントランス巻線比)−(2)
そして、各MOSFET51−1〜51−4に流れる電流の電流値を下げるためには、上記(2)式より、メイントランス52の巻き線比を上げればよいことがわかる。
【0007】
しかしながら、メイントランス52の巻き線比のみ上げてしまうと、上記(1)式より、所望な出力電圧が得られなくなってしまう。そこで、メイントランス52の巻き線比を上げつつ、且つ、各MOSFET51−1〜51−4に入力されるそれぞれのパルス信号のデューティ比を上げる必要がある。
【0008】
そして、このとき、制御回路57は、Hブリッジ回路51の上下の各MOSFET(例えば、MOSFET51−1及び51−4)が同時にオンしないように、所定間隔のデッドタイム(例えば、MOSFET51−1及び51−4が共にオンとなる期間)を考慮に入れて、各MOSFET51−1〜51−4に入力されるパルス信号を生成する必要がある。
【0009】
しかしながら、各パルス信号にデッドタイムを設ける場合、そのデッドタイム分、各パルス信号のハイレベル期間が小さくなり、各パルス信号のデューティ比をあまり高くすることができないという問題が発生する。
このように、従来の絶縁型電圧変換回路50では、デッドタイム確保のため、デューティ比をあまり高くすることができない。これより、メイントランス52の巻き線比を上げることができないので、MOSFETのオン抵抗損失やスイッチング損失が低減されず、変換効率の向上が阻害されるという問題がある。
【0010】
ところで、スイッチング素子のオン/オフ動作を制御することにより、安定した電圧の直流電力を供給する電圧変換回路において、そのスイッチング素子に入力される制御用のパルス信号のパルスを、出力電圧の過不足に応じて、間引いたり、又は追加したりすることによりパルス信号のデューティ比を最大の50%に設定することができる方法がある。(特許文献1参照)
【0011】
【特許文献1】
特公平6−103985号 (第3頁 第1図)
【0012】
【発明が解決しようとする課題】
しかしながら、特許文献1に記載される方法を、図5に示すようなHブリッジ回路51を利用した絶縁型電圧変換回路50に適応する場合、各MOSFET51−1〜51−4にそれぞれ入力されるパルス信号のパルスを間引き、又は追加することで、例えば、MOSFET51−1及びMOSFET51−2が連続してオンとなる場合がある。このように、同じスイッチング素子が連続してオンとなると、メイントランス52の1次側コイルなどに同じ方向の電圧が連続して印加されるので、メイントランス52が飽和状態となる場合がある。そして、MOSFET51−1、51−2に過大な電流が流れ破損するという問題がある。
【0013】
また、たとえ、各MOSFET51−1〜51−4にそれぞれ入力されるパルス信号をメイントランス52が飽和しないように制御できても、それぞれのパルス信号のデューティ比が50%であるために、例えば、MOSFET51−1とMOSFET51−4が同時にオンし、アーム短絡するおそれがある。これより、MOSFET51−1〜51−4を破損するという問題がある。
【0014】
そこで、本発明では、上記問題点を考慮し、各スイッチング素子に入力されるパルス信号のデューティ比をできるだけ上げることができ、且つ、トランスやスイッチング素子にかかる過剰な負荷を抑えることが可能な絶縁型電圧変換回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の絶縁型電圧変換回路は、トランスの1次側コイルに接続されたスイッチング素子対の駆動により上記トランスのコアに交番磁束を生成する絶縁型電圧変換回路において、上記トランスで変換された電圧値を検出する検出回路と、該検出回路で検出された電圧値が所望な電圧値を超えると、上記パルス信号のあるパルスの立ち上がりから次のパルスの立ち上がりまでの期間、又は上記パルス信号のあるパルスの立下りから次のパルスの立下りまでの期間、上記スイッチング素子対の駆動を停止させる駆動停止回路とを備えることを特徴とする。
【0016】
このように、電圧検出回路において検出される電圧値に応じて、スイッチング素子対の駆動を上記の期間停止することによって、パルス信号のデューティ比をできるだけ上げることができる。これより、トランスの巻き線比を上げることができ、変換効率を上げることが可能となる。
【0017】
また、パルス信号のデューティ比をできるだけ上げることができるので、トランスの巻き線比を上げることができ、スイッチング素子対の各スイッチング素子に流れる電流を小さくすることができる。これより、各スイッチング素子の定常オン損失を低減することが可能となり、更に、変換効率を上げることができる。
【0018】
また、スイッチング素子対の駆動を上記の期間停止させることにより、スイッチング素子対のそれぞれのスイッチング素子が所定期間づつオフとなる。これより、連続して同じスイッチング素子が駆動されることがなくなるので、トランスの1次側コイルなどに過剰な電圧が印加されなくなり、トランスが飽和状態となることを防止することが可能となる。
【0019】
また、スイッチング素子対の駆動を上記の期間停止させることにより、各スイッチング素子のスイッチング回数が減るので、各スイッチング素子のスイッチング損失を低減することが可能となる。これより、更に、変換効率を上げることができる。
【0020】
また、上記絶縁型電圧変換回路における上記駆動停止回路は、上記パルス信号のデューティ比が上記所定のデューティ比未満であるとき、上記スイッチング素子対の駆動を停止させないように構成している。
また、上記絶縁型電圧変換回路における上記駆動停止回路は、当該絶縁型電圧変換回路を起動すると、徐々に上記パルス信号のデューティ比を上げ、上記パルス信号のデューティ比が上記所定のデューティ比となると、上記パルス信号のデューティ比を一定に保つデューティ比制御手段を備えて構成している。
【0021】
このように、パルス信号のデューティ比が所定のデューティ比となるまで、徐々にパルス信号のデューティ比を上げることにより、各スイッチング素子に大きな電流が突然流れることを防止するので、スイッチング素子の破損を防ぐことができる。
【0022】
また、上記絶縁型電圧変換回路における上記駆動停止回路は、上記スイッチング素子対の各スイッチング素子に入力されるそれぞれのパルス信号のハイレベル期間が重ならないように上記所定デューティ比を最大に設定し、上記トランスで変換された電圧値が上記所望な電圧値を超えると、上記各スイッチング素子がそれぞれ連続して1回づつオンする期間、上記スイッチング素子対の駆動を停止させるように構成している。
【0023】
また、上記絶縁型電圧変換回路における上記所定のデューティ比のパルス信号は、位相が異なる第1及び第2のパルス信号(例えば、互いに180度位相がずれた2つのパルス信号)からなり、その第1及び第2のパルス信号は、デューティ比50%のパルス信号の各ハイレベル期間から、上記各スイッチング素子が共にオンしない期間を除いたハイレベル期間をもつパルス信号であるように構成している。
【0024】
このように、デューティ比ができるだけ上げられたパルス信号を各スイッチング素子に入力し、ブリッジ回路を駆動することにより、トランスの巻き線比を上げることができるので、変換効率を上げることが可能となる。
【0025】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
<第1の実施形態>
図1は、本発明の実施形態の絶縁型電圧変換回路10を示す図である。なお、図5に示す従来の絶縁型電圧変換回路50と同じ構成のものは同じ符号を付けている。
【0026】
図1に示す絶縁型電圧変換回路10は、MOSFET51−1及び51−2(スイッチング素子対)と、MOSFET51−3及び51−4(スイッチング素子対)とからなり、入力直流電力を所定の交流電力に変換するHブリッジ回路51と、Hブリッジ回路51から出力される交流電力の電圧値を所定の電圧値に変換するメイントランス52(トランス)と、メイントランス52から出力される交流電力を直流電力に整流する整流用ダイオード53と、整流用ダイオード53から出力される直流電力を平滑する平滑用コイル54及び平滑用コンデンサ55と、平滑された直流電力の電圧値Voutを検出する電圧検出回路56(検出回路)と、電圧検出回路56で検出された電圧値Voutに基づいて、各MOSFET51−1〜51−4のオン/オフ動作を制御する制御回路11(駆動停止回路)とを備えて構成され、メイントランス52の1次側コイルに接続されるHブリッジ回路51が駆動することによりメイントランス52のコアに所定の交番磁束を生じさせている。
【0027】
次に、制御回路11の構成を説明する。
図2は、制御回路11の構成を示す図である。
図2に示すように、制御回路11は、各MOSET51−1〜51−4に入力されるパルス信号の基準となるパルス信号S1を生成するソフトスタート回路11−1(デューティ比制御回路)と、ソフトスタート回路11−1で生成されるパルス信号S1の1周期(ハイレベル期間+ローレベル期間)をカウントする1周期カウント回路11−2と、電圧検出回路56から出力される直流電圧の電圧値(以下、出力電圧という)Voutと所望な出力電圧の電圧値(以下、基準電圧という)Vrとを比較するF/B(FeedBack)回路11−3と、F/B回路11−3の比較結果に基づいて、MOSFET51−1及び51−2、又はMOSFET51−3及び51−4のオン/オフ動作を1周期停止させる1周期出力停止回路11−4と、パルス信号S1に基づいて、ドライブパルス信号Aを生成するためのデューティ比50%のパルス信号S5と、ドライブパルス信号Bを生成するためのデューティ比50%のパルス信号S6とを生成するF/F(Flip Flop)回路11−5と、パルス信号S5及びS6とパルス信号S4とパルス信号S1とのANDをとり、その結果であるパルス信号S7及びS8を出力するAND回路11−6と、パルス信号S7及びS8のそれぞれのオン期間が重ならないようにパルス信号S5及びS6にデッドタイムを生成するデッドタイム作成回路11−7とを備えて構成されている。
【0028】
次に、制御回路11の動作を説明する。
図3は、制御回路11における各回路が出力するパルス信号のタイミングチャートを示す図である。
まず、絶縁型電圧変換回路10が起動すると、ソフトスタート回路11−1は、パルス信号S1のデューティ比を50%になるまで(ソフトスタート期間)徐々に上げ、その後、デューティ比を50%に保つ。そして、そのパルス信号S1は、1周期カウンタ回路11−2、F/F回路11−5、及びAND回路11−6に入力される。
【0029】
1周期カウンタ回路11−2は、例えば、パルス信号S1の立ち上がり(又は、立下り)でカウントを開始し、1周期分のカウントが終了した時点(すなわち、パルス信号S1の2つ目の立ち上がり(又は、立下り)のタイミング)でリセットパルス信号S2を1つ出力する。
【0030】
F/B回路11−3は、出力電圧Voutと基準電圧Vrとを比較し、出力電圧Voutが基準電圧Vrを超えると、トリガパルス信号S3を1周期出力停止回路11−4に1つ出力する。
また、1周期出力停止回路11−4は、パルス信号S3の立ち上がり(又は、立下り)に続くパルス信号S2でハイレベルからローレベルに切り替わり、その次のパルス信号S2でローレベルからハイレベルに切り替わるパルス信号S4を出力する。なお、1周期出力停止回路11−4は、ソフトスタート回路11−1から出力されるデューティ比信号(デューティ比が50%であるか否かを示す信号)に基づいて、パルス信号S3の入力のオン/オフの切り替えを行う。すなわち、例えば、1周期出力停止回路11−4は、ソフトスタート期間(デューティ比が50%未満)であるとき、パルス信号S3の入力をオフし、常にハイレベルのパルス信号S4を出力する。
【0031】
F/F回路11−5は、パルス信号S1と同じ位相のパルス信号S5と、パルス信号S1と位相が180度異なるパルス信号S6とを出力する。
そして、AND回路11−6は、F/F回路11−5から出力されるパルス信号S5及びS6とパルス信号S4とソフトスタート回路11−1から出力されるパルス信号S1とのANDをとり、パルス信号S7及びS8を生成する。
【0032】
そして、デッドタイム作成回路11−7は、パルス信号S7及びS8の各パルスにおいて、ハイレベル期間から所定のデッドタイム期間が除かれたパルス信号S9及びS10(ドライブパルス信号A及びB)を生成する。
このように、制御回路11は、出力電圧Voutが所望な基準電圧Vrを超えると、パルス信号S10のあるパルスを間引くと共に、次に生成されるパルス信号S9のパルスも間引く。また、反対に、パルス信号S9のあるパルスを間引く場合は、次に生成されるパルス信号S10のパルスも間引く。
【0033】
このように、出力電圧Voutと所望な基準電圧Vrとを比較し、出力電圧Voutが基準電圧Vrを超える場合、各MOSFET51−1〜51−4に入力されるドライブパルス信号の1周期分(パルス信号S1のあるパルスの立ち上がりから次のパルスの立ち上がりまでの期間(又はパルス信号S1のあるパルスの立下りから次のパルスの立下りまでの期間))のパルスを間引く、すなわち、出力電圧Voutが基準電圧Vrを超えた場合、その出力電圧Voutが基準電圧Vr以下になるまで、MOSFET51−1及び51−4とMOSFET51−2及び51−3とを同じ期間停止することにより、ドライブパルス信号A及びBのデューティ比をできるだけ上げることができる。これより、メイントランス52の巻き線比を上げることができ(上記(1)式参照)、変換効率を上げることが可能となる。
【0034】
また、ドライブパルス信号A及びBのデューティ比をできるだけ上げることができるので、メイントランス52の巻き線比を上げることができ(上記(1)式参照)、各MOSFETに流れる電流を小さくすることができる(上記(2)式参照)。これより、各MOSFETの定常オン損失を低減することが可能となり、更に、変換効率を上げることができる。
【0035】
また、ドライブパルス信号A及びBの1周期分のパルスを間引くことにより、連続して同じMOSFETが駆動されることがないので、メイントランス32が飽和状態となることを防止することが可能となる。
また、各MOSFETに入力されるドライブパルス信号の1周期分のパルスを間引くことにより、各MOSFETのスイッチング回数が減るので、各MOSFETのスイッチング損失を低減することが可能となる。これより、更に、変換効率を上げることができる。
【0036】
また、パルス信号S1のデューティ比をデューティ比が50%になるまで、徐々に上げていくことより、トランスの1次側コイルが飽和状態となることを防止できる。
<その他の実施形態>
本発明は、上記実施の形態に限定されるものではなく、各請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【0037】
(1)上記実施形態の絶縁型電圧変換回路10では、Hブリッジ回路51を採用しているが、図4に示すように、2つのトランジスタ(バイポーラトランジスタ又はMOSFET)からなるスイッチング素子対40を採用してもよい。
図4に示すスイッチング素子対40は、トランジスタ40−1及び40−2から構成され、例えば、トランジスタ40−1に上記デッドタイム作成回路11−7から出力されるドライブパルス信号Aが入力され、トランジスタ40−2にドライブパルス信号Bが入力されることにより、トランジスタ40−1及び40−2を交互に駆動し、メイントランス52の1次側コイルに所定の電圧を印加させる(メイントランス52のコアに所定の交番磁束を生成させる)。
【0038】
(2)上記実施形態の絶縁型電圧変換回路10では、Hブリッジ回路51をMOSFETで構成しているが、バイポーラトランジスタやIGBT(Insulated Gate Bipolar Transistor)などのスイッチング素子でHブリッジ回路51を構成してもよい。
【0039】
(3)上記制御回路11の1周期出力停止回路11−4は、ソフトスタート回路11−1から出力されるデューティ比信号に基づいて、パルス信号S3の入力のオン/オフの切り替えを行っているが、ソフトスタート回路11−1から1周期出力停止回路11−4にデューティ比信号が出力されない構成としてもよい。すなわち、制御回路11は、ソフトスタート期間中においても出力電圧Voutが基準電圧Vrを超えた場合、スイッチング素子の駆動停止の制御を行うように構成してもよい。
【0040】
(4)上記ソフトスタート回路11−1から出力されるパルス信号S1は、ソフトスタート時のデューティ比の決定に使用すると共に、F/F回路11−5及び1周期カウンタ回路11−2の動作クロックに使用しているが、F/F回路11−5及び1周期カウンタ回路11−2の動作クロックを生成するクロック生成回路を設け、パルス信号S1を上記のように兼用しない構成としてもよい。そして、このときのパルス信号S1のデューティ比50%期間のパルス信号は常にハイレベルとする。
【0041】
【発明の効果】
以上、本発明の絶縁型電圧変換回路によれば、ブリッジ回路の各スイッチング素子に入力されるパルス信号のデューティ比をできるだけ上げることができるので、トランスの巻き線比を上げることができ、変換効率を上げることが可能となる。
【0042】
また、ブリッジ回路の各スイッチング素子に入力されるパルス信号のデューティ比をできるだけ上げることができるので、トランスの巻き線比を上げることができ、各スイッチング素子に流れる電流を小さくすることができる。これより、各スイッチング素子の定常オン損失を低減することが可能となり、更に、変換効率を上げることができる。
【0043】
また、ブリッジ回路の各スイッチング素子に入力されるパルス信号のあるパルスの立ち上がりから次のパルスの立ち上がりまでの期間、又はパルス信号のあるパルスの立下りから次のパルスの立下りまでの期間のパルスを間引くことにより、連続して同じスイッチング素子が駆動されることがないので、トランスが飽和状態となることを防止することが可能となる。
【0044】
また、ブリッジ回路の各スイッチング素子に入力されるパルス信号のあるパルスの立ち上がりから次のパルスの立ち上がりまでの期間、又は前記パルス信号のあるパルスの立下りから次のパルスの立下りまでの期間のパルスを間引くことにより、各スイッチング素子のスイッチング回数が減り、各スイッチング素子のスイッチング損失を低減することが可能となる。これより、更に、変換効率を上げることができる。
【図面の簡単な説明】
【図1】本発明の実施形態の絶縁型電圧変換回路を示す図である。
【図2】本発明の実施形態の制御回路の構成を示す図である。
【図3】本発明の実施形態の制御回路における各回路が出力するパルス信号のタイミングチャートを示す図ある。
【図4】本発明の他の実施形態の絶縁型電圧変換回路を示す図である。
【図5】従来の絶縁型電圧変換回路を示す図である。
【符号の説明】
10 絶縁型電圧変換回路
11 制御回路 (駆動停止回路)
11−1 ソフトスタート回路 (デューティ比制御回路)
11−2 1周期カウント回路
11−3 F/B回路
11−4 1周期出力停止回路
11−5 F/F回路
11−6 AND回路
11−7 デッドタイム作成回路
12 プッシュプル回路
40 スイッチング素子対
40−1、40−2 トランジスタ
50 絶縁型電圧変換回路
51 Hブリッジ回路
51−1〜51−4 MOSFET
52 メイントランス (トランス)
56 電圧検出回路 (検出回路)
57 制御回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an insulation type voltage conversion circuit that converts a voltage value of input power into a predetermined voltage value using a bridge circuit including a plurality of switching elements and a transformer.
[0002]
[Prior art]
FIG. 5 is a diagram showing a conventional isolated voltage conversion circuit.
The insulated voltage conversion circuit 50 shown in FIG. 5 is for raising and lowering the voltage of the electric power, for example, in order to supply electric power from a main power supply of the electric vehicle to a sub power supply of each device in the electric vehicle. , MOSFETs (Metal-Oxide Semiconductor Field Effect Transistors) 51-1 and 51-2, MOSFETs 51-3 and 51-4, and an H-bridge circuit 51 for converting input DC power into predetermined AC power; A main transformer 52 that converts a voltage value of the AC power output from the circuit 51 into a predetermined voltage value; a rectifying diode 53 that rectifies the AC power output from the main transformer 52 into a DC power; A smoothing coil 54 and a smoothing capacitor for smoothing the output DC power. A voltage detector 55 for detecting the voltage value Vout of the smoothed DC power, and a MOSFET 51-1 to 51-4 of the H-bridge circuit 51 based on the voltage value Vout detected by the voltage detector circuit 56. And a control circuit 57 for controlling the on / off operation of.
[0003]
The control circuit 57 varies the duty ratio of the pulse signal input to each MOSFET of the H-bridge circuit 51 so that the voltage value Vout of the DC power output from the insulation type voltage conversion circuit 50 becomes a desired voltage value. Let it. The voltage value of the voltage applied to the primary coil of the main transformer 52 is determined by controlling the ON period or the OFF period of each MOSFET. The voltage value of the output voltage of the insulation type voltage conversion circuit 50 is, as shown in the following equation (1), the voltage value applied to the primary coil of the main transformer 52 and the primary voltage of the main transformer 52. The ratio between the number of turns of the coil (n1) and the number of turns of the secondary coil (n2) (turn ratio: n1 / n2), and the duty of the pulse signal input to each of the MOSFETs 51-1 to 51-4 It is determined based on the ratio and the conversion efficiency when converting the voltage value of the input power to a desired voltage value.
(Output voltage) = {(Primary transformer voltage) / (Main transformer winding ratio)}
X (pulse signal duty ratio) x (conversion efficiency)-(1)
By the way, in such a conventional insulated voltage conversion circuit 50, there is a concern that the conversion efficiency is reduced due to the on-resistance loss and switching loss of each of the MOSFETs 51-1 to 51-4 constituting the H-bridge circuit 51. .
[0004]
In order to reduce the on-resistance loss of such a MOSFET, it is conceivable to employ a MOSFET with a low on-resistance.
Further, in order to reduce the switching loss of the MOSFET, there is a method of adding a resonance circuit including a coil and a capacitor to the H-bridge circuit 51 and driving the MOSFET by a soft switching method.
[0005]
However, there is a problem that using a MOSFET having a low on-resistance or adding components for performing soft switching increases costs.
Therefore, as another method of reducing the on-resistance loss and the switching loss of the MOSFET, a method of reducing the current value of the current flowing through each of the MOSFETs 51-1 to 51-4 is considered.
[0006]
Here, the following equation (2) is an equation showing the relationship between the current value of the current flowing through the MOSFET, the output current of the insulation type voltage conversion circuit 50, and the winding ratio of the main transformer 52.
(MOSFET current) = (output current) / (turn ratio of main transformer) − (2)
From the above equation (2), it can be seen that the winding ratio of the main transformer 52 should be increased in order to reduce the value of the current flowing through each of the MOSFETs 51-1 to 51-4.
[0007]
However, if only the winding ratio of the main transformer 52 is increased, a desired output voltage cannot be obtained from the above equation (1). Therefore, it is necessary to increase the duty ratio of each pulse signal input to each of the MOSFETs 51-1 to 51-4 while increasing the winding ratio of the main transformer 52.
[0008]
At this time, the control circuit 57 performs a dead time at a predetermined interval (for example, the MOSFETs 51-1 and 51-4) so that the upper and lower MOSFETs (for example, the MOSFETs 51-1 and 51-4) of the H-bridge circuit 51 do not turn on at the same time. It is necessary to generate a pulse signal to be input to each of the MOSFETs 51-1 to 51-4, taking into account the period during which both the -4 and -4 are on.
[0009]
However, when a dead time is provided for each pulse signal, the high-level period of each pulse signal is reduced by the dead time, and a problem arises that the duty ratio of each pulse signal cannot be made too high.
As described above, in the conventional insulation type voltage conversion circuit 50, the duty ratio cannot be made too high to secure the dead time. As a result, since the winding ratio of the main transformer 52 cannot be increased, there is a problem that the on-resistance loss and the switching loss of the MOSFET are not reduced, and the improvement of the conversion efficiency is hindered.
[0010]
By controlling the on / off operation of the switching element, a voltage conversion circuit that supplies a stable voltage of DC power can control the pulse of the control pulse signal that is input to the switching element to determine whether the output voltage is excessive or insufficient. There is a method in which the duty ratio of the pulse signal can be set to 50% of the maximum by thinning out or adding in accordance with the above. (See Patent Document 1)
[0011]
[Patent Document 1]
Japanese Patent Publication No. 6-103985 (Page 3 Figure 1)
[0012]
[Problems to be solved by the invention]
However, when the method described in Patent Document 1 is applied to an isolated voltage conversion circuit 50 using an H-bridge circuit 51 as shown in FIG. 5, pulses input to each of the MOSFETs 51-1 to 51-4 By thinning out or adding a signal pulse, for example, the MOSFET 51-1 and the MOSFET 51-2 may be continuously turned on. As described above, when the same switching element is continuously turned on, a voltage in the same direction is continuously applied to the primary coil and the like of the main transformer 52, so that the main transformer 52 may be saturated. Then, there is a problem that an excessive current flows through the MOSFETs 51-1 and 51-2 and is damaged.
[0013]
Further, even if the pulse signals input to the MOSFETs 51-1 to 51-4 can be controlled so that the main transformer 52 does not saturate, for example, since the duty ratio of each pulse signal is 50%, for example, There is a possibility that the MOSFET 51-1 and the MOSFET 51-4 are turned on at the same time and the arm is short-circuited. Thus, there is a problem that the MOSFETs 51-1 to 51-4 are damaged.
[0014]
Therefore, in the present invention, in consideration of the above problems, it is possible to increase the duty ratio of a pulse signal input to each switching element as much as possible and to suppress an excessive load on a transformer or a switching element. It is an object of the present invention to provide a type voltage conversion circuit.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, the present invention employs the following configuration.
That is, the insulation type voltage conversion circuit of the present invention is an insulation type voltage conversion circuit that generates an alternating magnetic flux in the core of the transformer by driving a pair of switching elements connected to the primary coil of the transformer. A detection circuit for detecting the voltage value of the pulse signal, and when the voltage value detected by the detection circuit exceeds a desired voltage value, a period from the rise of one pulse of the pulse signal to the rise of the next pulse, or the pulse signal And a drive stop circuit for stopping the drive of the switching element pair during a period from the fall of a certain pulse to the fall of the next pulse.
[0016]
As described above, by stopping the driving of the switching element pair for the above-described period according to the voltage value detected by the voltage detection circuit, the duty ratio of the pulse signal can be increased as much as possible. As a result, the winding ratio of the transformer can be increased, and the conversion efficiency can be increased.
[0017]
Further, since the duty ratio of the pulse signal can be increased as much as possible, the winding ratio of the transformer can be increased, and the current flowing through each switching element of the switching element pair can be reduced. This makes it possible to reduce the steady-state on-loss of each switching element, and further increase the conversion efficiency.
[0018]
By stopping the driving of the switching element pair for the above-described period, each switching element of the switching element pair is turned off for a predetermined period. As a result, the same switching element is not driven continuously, so that an excessive voltage is not applied to the primary coil of the transformer or the like, and it is possible to prevent the transformer from becoming saturated.
[0019]
Further, by stopping the driving of the switching element pair for the above period, the number of times of switching of each switching element is reduced, so that the switching loss of each switching element can be reduced. Thereby, the conversion efficiency can be further improved.
[0020]
Further, the drive stop circuit in the insulation type voltage conversion circuit is configured not to stop driving of the switching element pair when a duty ratio of the pulse signal is less than the predetermined duty ratio.
Further, when the drive stop circuit in the insulation type voltage conversion circuit starts the insulation type voltage conversion circuit, the duty ratio of the pulse signal is gradually increased, and the duty ratio of the pulse signal becomes the predetermined duty ratio. And a duty ratio control means for keeping the duty ratio of the pulse signal constant.
[0021]
As described above, by gradually increasing the duty ratio of the pulse signal until the duty ratio of the pulse signal becomes the predetermined duty ratio, it is possible to prevent a large current from suddenly flowing to each switching element. Can be prevented.
[0022]
Further, the drive stop circuit in the insulation type voltage conversion circuit, the predetermined duty ratio is set to a maximum so that high-level periods of respective pulse signals input to each switching element of the switching element pair do not overlap, When the voltage value converted by the transformer exceeds the desired voltage value, the driving of the switching element pair is stopped during a period in which each of the switching elements is continuously turned on one by one.
[0023]
Further, the pulse signal having the predetermined duty ratio in the insulation type voltage conversion circuit is composed of first and second pulse signals having different phases (for example, two pulse signals which are 180 degrees out of phase with each other). The first and second pulse signals are configured to be pulse signals having a high-level period excluding a period in which none of the switching elements are turned on from each high-level period of the pulse signal having a duty ratio of 50%. .
[0024]
As described above, by inputting a pulse signal whose duty ratio is increased as much as possible to each switching element and driving the bridge circuit, the winding ratio of the transformer can be increased, so that the conversion efficiency can be increased. .
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<First embodiment>
FIG. 1 is a diagram showing an insulation type voltage conversion circuit 10 according to an embodiment of the present invention. The same components as those of the conventional insulation type voltage conversion circuit 50 shown in FIG. 5 are denoted by the same reference numerals.
[0026]
An insulation type voltage conversion circuit 10 shown in FIG. 1 includes MOSFETs 51-1 and 51-2 (a pair of switching elements) and MOSFETs 51-3 and 51-4 (a pair of switching elements), and converts input DC power to predetermined AC power. An H-bridge circuit 51 for converting the AC power output from the H-bridge circuit 51 into a predetermined voltage value; a main transformer 52 (transformer) for converting the AC power output from the H-bridge circuit 51 into a predetermined voltage value; Rectifying diode 53, a smoothing coil 54 and a smoothing capacitor 55 for smoothing the DC power output from the rectifying diode 53, and a voltage detecting circuit 56 for detecting a voltage value Vout of the smoothed DC power. Detection circuits) and the MOSFETs 51-1 to 51- based on the voltage value Vout detected by the voltage detection circuit 56. And a control circuit 11 (drive stop circuit) for controlling the on / off operation of the main transformer 52. The H-bridge circuit 51 connected to the primary side coil of the main transformer 52 is driven to drive the core of the main transformer 52. A predetermined alternating magnetic flux is generated.
[0027]
Next, the configuration of the control circuit 11 will be described.
FIG. 2 is a diagram illustrating a configuration of the control circuit 11.
As shown in FIG. 2, the control circuit 11 includes a soft start circuit 11-1 (duty ratio control circuit) that generates a pulse signal S1 serving as a reference of a pulse signal input to each of the MOSETs 51-1 to 51-4. A one-cycle count circuit 11-2 for counting one cycle (high-level period + low-level period) of the pulse signal S1 generated by the soft start circuit 11-1, and a voltage value of a DC voltage output from the voltage detection circuit 56 Comparison result between an F / B (FeedBack) circuit 11-3 for comparing Vout (hereinafter referred to as an output voltage) with a voltage value (hereinafter referred to as a reference voltage) Vr of a desired output voltage, and an F / B circuit 11-3 , A one-cycle output stop circuit 11-that stops one cycle of on / off operation of the MOSFETs 51-1 and 51-2 or the MOSFETs 51-3 and 51-4. And a pulse signal S5 having a duty ratio of 50% for generating the drive pulse signal A and a pulse signal S6 having a duty ratio of 50% for generating the drive pulse signal B based on the pulse signal S1. A / F (Flip Flop) circuit 11-5, an AND circuit 11-6 which performs an AND operation on the pulse signals S5 and S6, the pulse signal S4 and the pulse signal S1, and outputs the resultant pulse signals S7 and S8, The pulse signals S5 and S6 are provided with a dead time generation circuit 11-7 that generates a dead time so that the ON periods of the pulse signals S7 and S8 do not overlap.
[0028]
Next, the operation of the control circuit 11 will be described.
FIG. 3 is a diagram showing a timing chart of a pulse signal output from each circuit in the control circuit 11.
First, when the insulation type voltage conversion circuit 10 is started, the soft start circuit 11-1 gradually increases the duty ratio of the pulse signal S1 to 50% (soft start period), and thereafter maintains the duty ratio at 50%. . Then, the pulse signal S1 is input to the one-period counter circuit 11-2, the F / F circuit 11-5, and the AND circuit 11-6.
[0029]
The one-period counter circuit 11-2 starts counting at, for example, the rising (or falling) of the pulse signal S1, and when the counting for one cycle ends (ie, the second rising of the pulse signal S1 ( Alternatively, one reset pulse signal S2 is output at the timing of falling).
[0030]
The F / B circuit 11-3 compares the output voltage Vout with the reference voltage Vr, and outputs one trigger pulse signal S3 to the one-cycle output stop circuit 11-4 when the output voltage Vout exceeds the reference voltage Vr. .
The one-cycle output stop circuit 11-4 switches from the high level to the low level by the pulse signal S2 following the rising (or falling) of the pulse signal S3, and from the low level to the high level by the next pulse signal S2. The switching pulse signal S4 is output. The one-cycle output stop circuit 11-4 receives the pulse signal S3 based on the duty ratio signal (signal indicating whether the duty ratio is 50%) output from the soft start circuit 11-1. Switch on / off. That is, for example, during the soft start period (the duty ratio is less than 50%), the one-cycle output stop circuit 11-4 turns off the input of the pulse signal S3 and always outputs the high-level pulse signal S4.
[0031]
The F / F circuit 11-5 outputs a pulse signal S5 having the same phase as the pulse signal S1, and a pulse signal S6 having a phase 180 degrees different from the pulse signal S1.
The AND circuit 11-6 performs an AND operation on the pulse signals S5 and S6 output from the F / F circuit 11-5, the pulse signal S4, and the pulse signal S1 output from the soft start circuit 11-1. Generate the signals S7 and S8.
[0032]
Then, in each pulse of the pulse signals S7 and S8, the dead time creation circuit 11-7 generates pulse signals S9 and S10 (drive pulse signals A and B) obtained by removing a predetermined dead time period from a high level period. .
As described above, when the output voltage Vout exceeds the desired reference voltage Vr, the control circuit 11 thins out a certain pulse of the pulse signal S10 and also thins out a pulse of the pulse signal S9 generated next. Conversely, when thinning out a certain pulse of the pulse signal S9, the pulse of the next generated pulse signal S10 is also thinned out.
[0033]
In this way, the output voltage Vout is compared with the desired reference voltage Vr, and when the output voltage Vout exceeds the reference voltage Vr, one cycle (pulse) of the drive pulse signal input to each of the MOSFETs 51-1 to 51-4. Pulses in a period from the rise of a certain pulse of the signal S1 to the rise of the next pulse (or the period from the fall of one pulse of the pulse signal S1 to the fall of the next pulse) are thinned out, that is, the output voltage Vout is reduced. When the reference voltage Vr is exceeded, the MOSFETs 51-1 and 51-4 and the MOSFETs 51-2 and 51-3 are stopped for the same period until the output voltage Vout becomes equal to or lower than the reference voltage Vr. The duty ratio of B can be increased as much as possible. As a result, the winding ratio of the main transformer 52 can be increased (see equation (1)), and the conversion efficiency can be increased.
[0034]
Further, since the duty ratio of the drive pulse signals A and B can be increased as much as possible, the winding ratio of the main transformer 52 can be increased (see the above equation (1)), and the current flowing through each MOSFET can be reduced. Yes (see equation (2) above). This makes it possible to reduce the steady-state on-loss of each MOSFET, and further increase the conversion efficiency.
[0035]
Further, since the same MOSFET is not driven continuously by thinning out the pulses of one cycle of the drive pulse signals A and B, it is possible to prevent the main transformer 32 from being saturated. .
Also, by thinning out one cycle of the drive pulse signal input to each MOSFET, the number of switching times of each MOSFET is reduced, so that the switching loss of each MOSFET can be reduced. Thereby, the conversion efficiency can be further improved.
[0036]
Further, by gradually increasing the duty ratio of the pulse signal S1 until the duty ratio becomes 50%, it is possible to prevent the primary coil of the transformer from becoming saturated.
<Other embodiments>
The present invention is not limited to the above embodiment, and various configurations can be adopted within the scope described in each claim. For example, the following configuration changes are possible.
[0037]
(1) In the insulation type voltage conversion circuit 10 of the above embodiment, the H-bridge circuit 51 is employed, but as shown in FIG. 4, a switching element pair 40 composed of two transistors (bipolar transistors or MOSFETs) is employed. May be.
The switching element pair 40 illustrated in FIG. 4 includes transistors 40-1 and 40-2. For example, the drive pulse signal A output from the dead time generation circuit 11-7 is input to the transistor 40-1. When the drive pulse signal B is input to 40-2, the transistors 40-1 and 40-2 are alternately driven to apply a predetermined voltage to the primary coil of the main transformer 52 (core of the main transformer 52). To generate a predetermined alternating magnetic flux).
[0038]
(2) In the insulation type voltage conversion circuit 10 of the above-described embodiment, the H-bridge circuit 51 is configured by a MOSFET. However, the H-bridge circuit 51 is configured by a switching element such as a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor). You may.
[0039]
(3) The one-cycle output stop circuit 11-4 of the control circuit 11 switches on / off the input of the pulse signal S3 based on the duty ratio signal output from the soft start circuit 11-1. However, the duty ratio signal may not be output from the soft start circuit 11-1 to the one-cycle output stop circuit 11-4. That is, when the output voltage Vout exceeds the reference voltage Vr even during the soft start period, the control circuit 11 may be configured to control the drive stop of the switching element.
[0040]
(4) The pulse signal S1 output from the soft start circuit 11-1 is used for determining the duty ratio at the time of soft start, and the operation clock of the F / F circuit 11-5 and the one-period counter circuit 11-2. However, a configuration may be adopted in which a clock generation circuit that generates an operation clock for the F / F circuit 11-5 and the one-period counter circuit 11-2 is provided, and the pulse signal S1 is not shared as described above. At this time, the pulse signal of the pulse signal S1 during the 50% duty cycle period is always at the high level.
[0041]
【The invention's effect】
As described above, according to the insulated voltage conversion circuit of the present invention, the duty ratio of the pulse signal input to each switching element of the bridge circuit can be increased as much as possible, so that the winding ratio of the transformer can be increased, and the conversion efficiency can be improved. Can be raised.
[0042]
Further, since the duty ratio of the pulse signal input to each switching element of the bridge circuit can be increased as much as possible, the winding ratio of the transformer can be increased, and the current flowing through each switching element can be reduced. This makes it possible to reduce the steady-state on-loss of each switching element, and further increase the conversion efficiency.
[0043]
In addition, a pulse from a rising edge of a certain pulse of the pulse signal input to each switching element of the bridge circuit to a rising edge of the next pulse, or a pulse from a falling edge of a certain pulse of the pulse signal to a falling edge of the next pulse. , The same switching element is not driven continuously, so that it is possible to prevent the transformer from becoming saturated.
[0044]
Further, a period from the rising of a certain pulse of the pulse signal input to each switching element of the bridge circuit to the rising of the next pulse, or the period from the falling of a certain pulse of the pulse signal to the falling of the next pulse. By thinning out the pulses, the number of times of switching of each switching element is reduced, and the switching loss of each switching element can be reduced. Thereby, the conversion efficiency can be further improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing an insulation type voltage conversion circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration of a control circuit according to the embodiment of the present invention.
FIG. 3 is a diagram showing a timing chart of a pulse signal output from each circuit in the control circuit according to the embodiment of the present invention.
FIG. 4 is a diagram showing an insulation type voltage conversion circuit according to another embodiment of the present invention.
FIG. 5 is a diagram showing a conventional insulation type voltage conversion circuit.
[Explanation of symbols]
10 Insulated voltage conversion circuit 11 Control circuit (drive stop circuit)
11-1 Soft start circuit (duty ratio control circuit)
11-2 One-cycle count circuit 11-3 F / B circuit 11-4 One-cycle output stop circuit 11-5 F / F circuit 11-6 AND circuit 11-7 Dead time creation circuit 12 Push-pull circuit 40 Switching element pair 40 -1, 40-2 Transistor 50 Insulated voltage conversion circuit 51 H-bridge circuit 51-1 to 51-4 MOSFET
52 Main Transformer (Transformer)
56 Voltage detection circuit (detection circuit)
57 control circuit

Claims (5)

トランスの1次側コイルに接続されたスイッチング素子対の駆動により前記トランスのコアに交番磁束を生成する絶縁型電圧変換回路において、
前記トランスで変換された電圧値を検出する検出回路と、
該検出回路で検出された電圧値が所望な電圧値を超えると、前記パルス信号のあるパルスの立ち上がりから次のパルスの立ち上がりまでの期間、又は前記パルス信号のあるパルスの立下りから次のパルスの立下りまでの期間、前記スイッチング素子対の駆動を停止させる駆動停止回路と、
を備えることを特徴とする絶縁型電圧変換回路。
An insulation type voltage conversion circuit that generates an alternating magnetic flux in a core of the transformer by driving a pair of switching elements connected to a primary coil of the transformer,
A detection circuit for detecting a voltage value converted by the transformer;
When the voltage value detected by the detection circuit exceeds a desired voltage value, a period from the rise of a certain pulse of the pulse signal to the rise of the next pulse, or the time from the fall of a certain pulse of the pulse signal to the next pulse In the period until the fall of, a drive stop circuit for stopping the drive of the switching element pair,
An insulated voltage conversion circuit comprising:
請求項1に記載の絶縁型電圧変換回路であって、
前記駆動停止回路は、前記パルス信号のデューティ比が前記所定のデューティ比未満であるとき、前記スイッチング素子対の駆動を停止させないことを特徴とする絶縁型電圧変換回路。
The isolated voltage conversion circuit according to claim 1,
The insulated voltage conversion circuit, wherein the drive stop circuit does not stop driving of the switching element pair when a duty ratio of the pulse signal is less than the predetermined duty ratio.
請求項1に記載の絶縁型電圧変換回路であって、
前記駆動停止回路は、当該絶縁型電圧変換回路を起動すると、徐々に前記パルス信号のデューティ比を上げ、前記パルス信号のデューティ比が前記所定のデューティ比となると、前記パルス信号のデューティ比を一定に保つデューティ比制御手段を備えることを特徴とする絶縁型電圧変換回路。
The isolated voltage conversion circuit according to claim 1,
The drive stop circuit gradually increases the duty ratio of the pulse signal when the insulation type voltage conversion circuit is started, and when the duty ratio of the pulse signal reaches the predetermined duty ratio, the duty ratio of the pulse signal is kept constant. An insulated voltage conversion circuit, comprising: a duty ratio control unit that maintains the duty ratio.
請求項1に記載の絶縁型電圧変換回路であって、
前記駆動停止回路は、前記スイッチング素子対の各スイッチング素子に入力されるそれぞれのパルス信号のハイレベル期間が重ならないように前記所定デューティ比を最大に設定し、前記トランスで変換された電圧値が前記所望な電圧値を超えると、
前記各スイッチング素子がそれぞれ連続して1回づつオンする期間、前記スイッチング素子対の駆動を停止させることを特徴とする絶縁型電圧変換回路。
The isolated voltage conversion circuit according to claim 1,
The drive stop circuit sets the predetermined duty ratio to a maximum so that high-level periods of respective pulse signals input to the switching elements of the switching element pair do not overlap, and the voltage value converted by the transformer is When the desired voltage value is exceeded,
An insulated voltage conversion circuit, wherein the driving of the switching element pair is stopped during a period in which each of the switching elements is continuously turned on once.
請求項1に記載の絶縁型電圧変換回路であって、
前記所定のデューティ比のパルス信号は、位相が異なる第1及び第2のパルス信号からなり、
前記第1及び第2のパルス信号は、デューティ比50%のパルス信号の各ハイレベル期間から、前記スイッチング素子対の各スイッチング素子が共にオンしない期間を除いたハイレベル期間をもつパルス信号であることを特徴とする絶縁型電圧変換回路。
The isolated voltage conversion circuit according to claim 1,
The pulse signal having the predetermined duty ratio is composed of first and second pulse signals having different phases.
The first and second pulse signals are pulse signals having a high-level period excluding a period during which none of the switching elements of the switching element pair are turned on from each high-level period of the pulse signal having a duty ratio of 50%. An isolated voltage conversion circuit characterized by the above-mentioned.
JP2002325164A 2002-11-08 2002-11-08 Insulated voltage conversion circuit Withdrawn JP2004159473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002325164A JP2004159473A (en) 2002-11-08 2002-11-08 Insulated voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325164A JP2004159473A (en) 2002-11-08 2002-11-08 Insulated voltage conversion circuit

Publications (1)

Publication Number Publication Date
JP2004159473A true JP2004159473A (en) 2004-06-03

Family

ID=32804475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325164A Withdrawn JP2004159473A (en) 2002-11-08 2002-11-08 Insulated voltage conversion circuit

Country Status (1)

Country Link
JP (1) JP2004159473A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132221A1 (en) * 2011-03-28 2012-10-04 ルネサスエレクトロニクス株式会社 Pwm signal generating circuit and processor system
JP2013516955A (en) * 2010-01-07 2013-05-13 日本テキサス・インスツルメンツ株式会社 LLC soft start by operation mode switching
EP2717451A2 (en) 2012-10-05 2014-04-09 Hitachi Ltd. Resonant DC power supply apparatus and control method thereof
CN104079176A (en) * 2014-06-20 2014-10-01 华为技术有限公司 Power source management method and power source

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013516955A (en) * 2010-01-07 2013-05-13 日本テキサス・インスツルメンツ株式会社 LLC soft start by operation mode switching
WO2012132221A1 (en) * 2011-03-28 2012-10-04 ルネサスエレクトロニクス株式会社 Pwm signal generating circuit and processor system
CN103493349A (en) * 2011-03-28 2014-01-01 瑞萨电子株式会社 PWM signal generating circuit and processor system
JP5584824B2 (en) * 2011-03-28 2014-09-03 ルネサスエレクトロニクス株式会社 PWM signal generation circuit and processor system
US8947145B2 (en) 2011-03-28 2015-02-03 Renesas Electronics Corporation PWM signal generation circuit and processor system
US9419600B2 (en) 2011-03-28 2016-08-16 Renesas Electronics Corporation PWM signal generation circuit and processor system
EP2717451A2 (en) 2012-10-05 2014-04-09 Hitachi Ltd. Resonant DC power supply apparatus and control method thereof
CN103715896A (en) * 2012-10-05 2014-04-09 株式会社日立制作所 DC power supply device and control method thereof
CN103715896B (en) * 2012-10-05 2016-02-03 株式会社日立制作所 Continuous-current plant and control method thereof
CN104079176A (en) * 2014-06-20 2014-10-01 华为技术有限公司 Power source management method and power source
US9787203B2 (en) 2014-06-20 2017-10-10 Huawei Technologies Co., Ltd. Power source management method and power source

Similar Documents

Publication Publication Date Title
KR102225011B1 (en) Burst mode control in resonant converters
US6714425B2 (en) Power factor corrected SMPS with light and heavy load control modes
JP4835087B2 (en) DC-DC converter
JP3116338B2 (en) Switching power supply
JP2003324956A (en) Method of controlling series resonant bridge inverter circuit and the circuit
JPH07177745A (en) Switching regulator
US20100085776A1 (en) Switching power supply apparatus
JP2010130708A (en) Switching power supply device
JP2012120379A (en) Synchronous rectification circuit, and dc/dc converter and ac/dc converter using the same
JP5326605B2 (en) Power converter
JP4442226B2 (en) Synchronous rectifier circuit and power converter
JP7151034B2 (en) Control circuit and DC/DC converter device
JP5303869B2 (en) DC-DC converter
JP4110477B2 (en) DC-DC converter
JP2004159473A (en) Insulated voltage conversion circuit
JP6455412B2 (en) Push-pull DC / DC converter
JP2009077104A (en) Coil drive circuit
JP3742576B2 (en) Switching power supply
JP2002044946A (en) Switching power unit
JP6485366B2 (en) Phase shift type full bridge type power supply circuit
JP4329450B2 (en) DC converter
JPH08275508A (en) Voltage step-up dc-dc converter
JP3351482B2 (en) Insulated switching power supply
JP4423471B2 (en) Switching power supply
JP2003052174A (en) Switching power supply

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110