JP3742576B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP3742576B2 JP3742576B2 JP2001303275A JP2001303275A JP3742576B2 JP 3742576 B2 JP3742576 B2 JP 3742576B2 JP 2001303275 A JP2001303275 A JP 2001303275A JP 2001303275 A JP2001303275 A JP 2001303275A JP 3742576 B2 JP3742576 B2 JP 3742576B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- turned
- control signal
- main
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、特に、不連続モードにおける動作が最適化されたスイッチング電源装置に関する。
【0002】
【従来の技術】
従来より、スイッチング電源装置として、いわゆるDC/DCコンバータが知られている。代表的なDC/DCコンバータは、スイッチング回路を用いて直流入力を一旦交流に変換した後、トランスを用いてこれを変圧(昇圧または降圧)し、さらに、出力回路を用いてこれを直流に変換する装置であり、これによって入力電圧とは異なる電圧を持った直流出力を得ることができる。
【0003】
このようなスイッチング電源装置においては、制御回路によって出力電圧が検出され、これに基づいてスイッチング回路によるスイッチング動作が制御される。これにより、スイッチング電源装置が駆動すべき負荷には安定した動作電圧が供給される。
【0004】
ここで、CPU(セントラル・プロセッシング・ユニット)やDSP(デジタル・シグナル・プロセッサ)のように、負荷電流(スイッチング電源装置から見れば出力電流)が急激に変動する負荷を駆動する場合、負荷電流の急激な変動に対する応答性を高めることが必要となる。スイッチング電源装置の応答性を高めるためには、スイッチング電源装置の出力回路に含まれるリアクトルのインダクタンスを小さくすることが有効である。
【0005】
【発明が解決しようとする課題】
しかしながら、出力回路に含まれるリアクトルのインダクタンスを小さくすると、スイッチング電源装置の広い動作領域において不連続モードとなり、連続モードによる動作領域が縮小してしまう。ところが、一般的なスイッチング電源装置においては、通常動作時においては連続モードで動作し、負荷電流が大きく低下した場合にのみ不連続モードで動作するように設計されていることから、リアクトルのインダクタンスを小さくした場合、スイッチング電源装置への制御が不適切となり、損失が増大するという問題が生じていた。
【0006】
したがって、本発明の目的は、負荷電流が急激に変動しうる負荷を駆動するのに適したスイッチング電源装置を提供することである。
【0007】
また、本発明の他の目的は、不連続モードにおける動作が最適化されたスイッチング電源装置を提供することである。
【0008】
【課題を解決するための手段】
本発明のかかる目的は、変圧器と、少なくとも第1及び第2のメインスイッチを含み、直流である入力電圧を交流電圧に変換して前記変圧器の1次側に供給するスイッチング回路と、少なくとも第1及び第2の整流スイッチを含み、前記変圧器の2次側より供給される交流電圧を整流して直流である出力電圧を生成するカレントダブラー型の出力回路と、前記スイッチング回路及び前記出力回路の動作を制御する制御回路とを備え、前記制御回路は、前記第1及び第2のメインスイッチを交互にオンさせ、前記第1及び第2のメインスイッチのデューティが第1の値を超えている場合に、前記第1のメインスイッチのターンオフに応答して、前記第1の整流スイッチをターンオンさせるとともに、前記第2のメインスイッチがターンオフしてから前記第1のメインスイッチがターンオンするまでの間に、前記第1の整流スイッチをターンオフさせ、前記第2のメインスイッチのターンオフに応答して、前記第2の整流スイッチをターンオンさせるとともに、前記第1のメインスイッチがターンオフしてから前記第2のメインスイッチがターンオンするまでの間に、前記第2の整流スイッチをターンオフさせることを特徴とするスイッチング電源装置によって達成される。
【0011】
本発明によれば、第1及び第2の整流スイッチに逆方向の電流が流れるのを効果的に防止することができ、動作状態が連続モードであるか不連続モードであるかに関わらず、常に適切な整流動作を行うことができる。したがって、動作領域の広い範囲に亘って不連続モードである場合においても、効率の高い電圧変換動作を行うことが可能となるので、高い応答性と高い変換効率を両立させることが可能となる。また、本発明によれば、第1及び第2の整流スイッチに流れる電流を直接検出することなく、第1及び第2のメインスイッチのデューティに基づく演算によって第1及び第2の整流スイッチの動作を制御することが可能となる。
【0013】
本発明のさらに好ましい実施態様においては、前記第1の値が、前記出力電圧をVo、前記変圧器の2次側電圧をVsとした場合、
【0014】
【数3】
によって与えられる。
【0015】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記第1及び第2のメインスイッチのデューティが前記第1の値以下であり且つ第2の値を超えている場合、前記第1のメインスイッチのターンオフに応答して前記第1の整流スイッチをターンオンさせるとともに前記第2のメインスイッチのターンオフと実質的に同時に前記第1の整流スイッチをターンオフさせ、前記第2のメインスイッチのターンオフに応答して前記第2の整流スイッチをターンオンさせるとともに前記第1のメインスイッチのターンオフと実質的に同時に前記第2の整流スイッチをターンオフさせる。
【0016】
本発明のさらに好ましい実施態様においては、前記第2の値が、前記出力電圧をVo、前記変圧器の2次側電圧をVsとした場合、
【0017】
【数4】
によって与えられる。
【0018】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記第1及び第2のメインスイッチのデューティが前記第2の値以下である場合、前記第2のメインスイッチがオンしている期間に連動して前記第1の整流スイッチをオンさせ、前記第1のメインスイッチがオンしている期間に連動して前記第2の整流スイッチをオンさせる。
【0019】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記第1及び第2のメインスイッチのデューティが前記第2の値以下である場合、前記第1のメインスイッチのターンオフに応答して前記第1の整流スイッチをターンオンさせるとともに前記第2のメインスイッチがターンオンする前に前記第1の整流スイッチをターンオフさせ、前記第2のメインスイッチのターンオフに応答して前記第2の整流スイッチをターンオンさせるとともに前記第1のメインスイッチがターンオンする前に前記第2の整流スイッチをターンオフさせる。
【0020】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記第1及び第2のメインスイッチのデューティが前記第2の値以下である場合、前記第1及び第2の整流スイッチの少なくとも一方をオフ状態に維持する。
【0021】
本発明のさらに好ましい実施態様においては、動作範囲の実質的に全領域が不連続モードである。
【0026】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【0027】
図1は、本発明の好ましい実施態様にかかるスイッチング電源装置の回路図である。
【0028】
図1に示されるように、本実施態様にかかるスイッチング電源装置は、一対の入力端子1及び2に供給される直流入力電圧Vinを変圧し、所定の電圧を有する出力電圧Voを一対の出力端子3及び4に供給する装置であり、主回路部5と制御回路6とを備えている。特に限定されるものではないが、一対の出力端子3及び4には、CPUやDSPのように低電圧(例えば1V)で動作する一方、大電流(例えば、100A)を必要とする機器の電源端子が接続される。CPUやDSPは、活性状態においては大電流を必要とするものの、非活性状態においては僅かな電流しか必要とせず、しかも、活性状態と非活性状態の切り替わりが極めて高速であるという特質を有しており、本実施態様にかかるスイッチング電源装置は、このような特質を有する機器(負荷)を駆動するための電源として好適に用いることができる。
【0029】
主回路部5は、トランス10と、トランス10の1次側に設けられたハーフブリッジ型のスイッチング回路と、トランス10の2次側に設けられたカレントダブラー型(倍電流型)の出力回路とを備える。
【0030】
主回路部5に含まれるスイッチング回路は、一対の入力端子1及び2間に直列に接続された第1の入力コンデンサ11及び第2の入力コンデンサ12と、一対の入力端子1及び2間に直列に接続された第1のメインスイッチ13及び第2のメインスイッチ14と、第1のメインスイッチ13を駆動するドライバ15と、第2のメインスイッチ14を駆動するドライバ16とを備えている。図1に示されるように、第1及び第2の入力コンデンサ11、12の接続点と、第1及び第2のメインスイッチ13、14の接続点との間には、トランス10の1次巻線が接続されている。また、第1及び第2のメインスイッチ13、14としては、公知である各種の素子若しくは回路を用いることができる。
【0031】
主回路部5に含まれる出力回路は、一対の出力端子3及び4間に直列に接続された第1のリアクトル17及び第1の整流スイッチ19と、一対の出力端子3及び4間に直列に接続された第2のリアクトル18及び第2の整流スイッチ20と、一対の出力端子3及び4間に接続された出力コンデンサ21と、第1の整流スイッチ19を駆動するドライバ22と、第2の整流スイッチ20を駆動するドライバ23と、第1の整流スイッチ19に対して並列に接続された第1のダイオード24と、第2の整流スイッチ20に対して並列に接続された第2のダイオード25と、第1の整流スイッチ19及び/又は第1のダイオード24に流れる電流の方向を検出する第1の電流検出回路26と、第2の整流スイッチ20及び/又は第2のダイオード25に流れる電流の方向を検出する第2の電流検出回路27とを備えている。図1に示されるように、第1のリアクトル17及び第1の整流スイッチ19の接続点と、第2のリアクトル18及び第2の整流スイッチ20の接続点との間には、トランス10の2次巻線が接続されている。また、第1及び第2の整流スイッチ19、20としては、公知である各種の素子若しくは回路を用いることができる。
【0032】
尚、第1及び第2の整流スイッチ19、20として、図1に示すようにFET(電界効果型トランジスタ)を用いる場合には、これらFETに寄生するボディダイオードをそれぞれ第1及び第2のダイオード24、25として利用することができる。したがって、本明細書において「整流スイッチ」というときには、これに並列に接続されたダイオードを含むことがある。
【0033】
制御回路6は、増幅器30と、PWM制御回路31と、絶縁回路32と、抵抗33及び34とを備えている。
【0034】
増幅器30は、反転入力端(−)、非反転入力端(+)及び出力端を備えており、反転入力端(−)とスイッチング電源装置の一方の出力端子3との間には抵抗33が挿入されており、反転入力端(−)と出力端との間には抵抗34が挿入されている。また、非反転入力端(+)には、基準電圧Vrefが供給されている。これにより、増幅器30の出力端に現れる制御信号S1は、一方の出力端子3に現れる出力電圧Voに応じて変化する。より具体的には、出力電圧Voが高ければ高いほど増幅器30の出力端に現れる制御信号S1のレベルは低下し、逆に、出力電圧Voが低ければ低いほど増幅器30の出力端に現れる制御信号S1のレベルは上昇する。
【0035】
PWM制御回路31は、増幅器30より供給される制御信号S1、第1の電流検出回路26より供給される制御信号S2及び第2の電流検出回路27より供給される制御信号S3を受け、制御信号S1に基づいて制御信号a,bのパルス幅を制御するとともに、制御信号S2、S3に基づいて制御信号c,dのパルス幅を制御する。より具体的な動作については後述する。ここで、制御信号a,bは、それぞれ、第1のメインスイッチ13及び第2のメインスイッチ14のオン/オフを制御するために用いられる信号である。また、制御信号c,dは、それぞれ、第1の整流スイッチ19及び第2の整流スイッチ20のオン/オフを制御するために用いられる信号である。
【0036】
絶縁回路32は、トランス10の2次側に属する制御信号a,bを受け、これらをトランス10の1次側に属する制御信号A,Bにそれぞれ変換する回路である。特に限定されるものではないが、絶縁回路32としては、トランスやフォトカプラ等を用いることができる。
【0037】
図1に示されるように、制御信号Aはドライバ15に供給され、制御信号Bはドライバ16に供給され、制御信号cはドライバ22に供給され、制御信号dはドライバ23に供給される。これらドライバは、対応する制御信号が活性状態(例えばハイレベル)になると対応するスイッチを導通状態とし、逆に、対応する制御信号が非活性状態(例えばローレベル)になると対応するスイッチを非導通状態とする。
【0038】
上述の通り、PWM制御回路31には、制御信号S1、S2、S3が供給されており、PWM制御回路31はこれらに基づいて制御信号a,b,c,dを生成する。より具体的には、PWM制御回路31は、制御信号S1のレベルが高ければ高いほど制御信号a,bのパルス幅を広げ(デューティを高くし)、逆に、制御信号S1のレベルが低ければ低いほど制御信号a,bのパルス幅を狭くする(デューティを低くする)。
【0039】
また、PWM制御回路31は、制御信号S2が第1の整流スイッチ19及び/又は第1のダイオード24に順方向の電流が流れていることを示していれば、制御信号cをハイレベルとし、その他の場合には制御信号cをローレベルとする。同様に、PWM制御回路31は、制御信号S3が第2の整流スイッチ20及び/又は第2のダイオード25に順方向の電流が流れていることを示していれば、制御信号dをハイレベルとし、その他の場合には制御信号dをローレベルとする。ここで、「順方向」とは、出力端子4から出力端子3に向かって流れる電流の方向を指す。
【0040】
これにより、第1の整流スイッチ19は、第1の整流スイッチ19及び/又は第1のダイオード24に順方向の電流が流れている期間にのみオン状態となり、その他の期間においてはオフ状態となる。また、第2の整流スイッチ20は、第2の整流スイッチ20及び/又は第2のダイオード25に順方向の電流が流れている期間にのみオン状態となり、その他の期間においてはオフ状態となる。すなわち、第1及び第2の整流スイッチ19、20には、逆方向の電流が実質的に流れることがない。
【0041】
このため、主回路部5に含まれるカレントダブラー型の出力回路は、動作状態が連続モードであるか不連続モードであるかに関わらず、常に最適な整流動作を行うことができる。したがって、スイッチング電源装置の応答性を高めるために、第1のリアクトル17及び第2のリアクトル18のインダクタンスを小さく(例えば、50nH)に設定し、その結果、広い動作領域において不連続モードとなった場合であっても、効率の高い電圧変換動作を行うことが可能となる。すなわち、動作範囲の実質的に全領域が不連続モードとなるように設計した場合であっても、効率の高い電圧変換動作を行うことが可能となる。
【0042】
以上説明したように、本実施態様にかかるスイッチング電源装置においては、不連続モードにおける動作が最適化されていることから、高い応答性と高い変換効率を両立させることが可能となる。したがって、CPUやDSP等の電源として特に好適に用いることが可能となる。
【0043】
次に、本発明の好ましい他の実施態様について説明する。
【0044】
図2は、本発明の好ましい他の実施態様にかかるスイッチング電源装置の回路図である。
【0045】
図2に示されるように、本実施態様にかかるスイッチング電源装置も、一対の入力端子1及び2に供給される直流入力電圧Vinを変圧し、所定の電圧を有する出力電圧Voを一対の出力端子3及び4に供給する装置であり、主回路部40と制御回路50とを備えている。特に限定されるものではないが、一対の出力端子3及び4には、CPUやDSPのように低電圧(例えば1V)で動作する一方、大電流(例えば、100A)を必要とする機器の電源端子が接続される。
【0046】
主回路部40は、図1に示したスイッチング電源装置における主回路部5と同様、トランス10と、トランス10の1次側に設けられたハーフブリッジ型のスイッチング回路と、トランス10の2次側に設けられたカレントダブラー型(倍電流型)の出力回路とを備える。主回路部40に含まれるスイッチング回路は、図1に示した主回路部5に含まれるスイッチング回路と同じ回路構成を有している。
【0047】
主回路部40に含まれる出力回路は、図1に示した主回路部5に含まれる出力回路と比べ、第1の電流検出回路26及び第2の電流検出回路27が削除されている点において異なる。
【0048】
制御回路50は、図1に示した制御回路6と同様の構成を有し、PWM制御回路31がPWM制御回路51に置き換えられている点において異なる。図2に示されるように、PWM制御回路51には増幅器30の出力端に現れる制御信号S1が供給され、制御信号S1のレベル、出力電圧Voの目標値及びトランス10の2次側電圧Vsの規定値に基づいて、制御信号a,b,c,dのパルス幅を制御する。より具体的な動作については後述する。ここで、トランス10の2次側電圧Vsは、トランス10の1次巻線の巻数と2次巻線の巻数との比をn:1とすると、Vs=Vin/2nで与えられる。これら出力電圧Voの目標値及び2次側電圧Vsの規定値は、あらかじめPWM制御回路51内に保持されている。
【0049】
次に、本実施態様にかかるスイッチング電源装置の動作について説明する。
【0050】
本実施態様にかかるスイッチング電源装置においては、出力端子3、4間に接続される負荷の状態に応じ、「連続モード」、「第1の不連続モード」、「第2の不連続モード」及び「第3の不連続モード」のいずれかのモードで動作を行う。すなわち、出力電流Ioが大きい順に、「連続モード」、「第1の不連続モード」、「第2の不連続モード」及び「第3の不連続モード」で動作する。
【0051】
より詳細には、出力電流Ioが下記(1)式の条件を満たしている場合、スイッチング電源装置の動作は「連続モード」となる。
【0052】
【数5】
ここで、Tsとはスイッチング周期を示し、Lとは第1及び第2のリアクトル17、18のインダクタンスを示す。
【0053】
また、出力電流Ioが下記(2)式の条件を満たしている場合、スイッチング電源装置の動作は「第1の不連続モード」となる。
【0054】
【数6】
また、出力電流Ioが下記(3)式の条件を満たしている場合、スイッチング電源装置の動作は「第2の不連続モード」となる。
【0055】
【数7】
また、出力電流Ioが下記(4)式の条件を満たしている場合、スイッチング電源装置の動作は「第3の不連続モード」となる。
【0056】
【数8】
以下に詳述するように、本実施態様においては出力電流Ioを直接検出することなく、PWM制御回路51内に保持されている出力電圧Voの目標値及び2次側電圧Vsの規定値、並びに、PWM制御回路51が自ら生成する制御信号aのデューティD1及び制御信号bのデューティD2に基づいて主回路部40の現在の動作モードを判断し、判断の結果に応じて主回路部40に含まれる第1の整流スイッチ19及び第2の整流スイッチ20のオン/オフを適切に制御するものである。
【0057】
出力電圧Vo、2次側電圧Vs及びデューティD1、D2に基づく現在の動作モードの判断は、次のように行うことができる。
【0058】
まず、出力電圧Vo、2次側電圧Vs及びデューティD1、D2が下記(5)式の条件を満たしている場合、出力電流Ioは実質的に上記(1)式の条件を満たしており、これにより主回路部40の現在の動作モードが「連続モード」であると判断することができる。
【0059】
【数9】
(5)式において、スイッチング周期の半分の期間においてはD1が用いられ、スイッチング周期の残りの半分の期間においてはD2が用いられる。
【0060】
また、出力電圧Vo、2次側電圧Vs及びデューティD1、D2が下記(6)式の条件を満たしている場合、出力電流Ioは実質的に上記(2)式の条件を満たしており、これにより主回路部40の現在の動作モードが「第1の不連続モード」であると判断することができる。
【0061】
【数10】
(6)式においても、スイッチング周期の半分の期間においてはD1が用いられ、スイッチング周期の残りの半分の期間においてはD2が用いられる。
【0062】
また、出力電圧Vo、2次側電圧Vs及びデューティD1、D2が下記(7)式の条件を満たしている場合、出力電流Ioは実質的に上記(3)式の条件を満たしており、これにより主回路部40の現在の動作モードが「第2の不連続モード」であると判断することができる。
【0063】
(7)式においても、スイッチング周期の半分の期間においてはD1が用いられ、スイッチング周期の残りの半分の期間においてはD2が用いられる。
【0064】
【数11】
また、出力電圧Vo、2次側電圧Vs及びデューティD1、D2が下記(8)式の条件を満たしている場合、出力電流Ioは実質的に上記(4)式の条件を満たしており、これにより主回路部40の現在の動作モードが「第3の不連続モード」であると判断することができる。
【0065】
【数12】
(8)式においても、スイッチング周期の半分の期間においてはD1が用いられ、スイッチング周期の残りの半分の期間においてはD2が用いられる。
【0066】
このように、PWM制御回路51は、出力電圧Vo、2次側電圧Vs及びPWM制御回路51が自ら生成する制御信号a,bのデューティD1、D2に基づいて主回路部40の現在の動作モードを判断することができる。そして、PWM制御回路51は、かかる判断の結果に基づいて制御信号c,dを生成し、第1の整流スイッチ19及び第2の整流スイッチ20のオン/オフを適切に制御する。
【0067】
次に、各動作モードにおいて生成される制御信号c,dの波形について説明する。
【0068】
まず、出力電圧Vo、2次側電圧Vs及びデューティD1が上記(5)式の条件または上記(6)式の条件を満たしているために、主回路部40の現在の動作モードが「連続モード」又は「第1の不連続モード」であると判断した場合、PWM制御回路51は、制御信号aの立ち下がりに応答して制御信号cを立ち上げるとともに、制御信号bの立ち下がりに応答して制御信号dを立ち上げ、これら制御信号c,dのデューティD3、D4をそれぞれ下記(9)、(10)式により算出される値に設定する。
【0069】
【数13】
【0070】
【数14】
但し、PWM制御回路51は、第1のメインスイッチ13と第1の整流スイッチ19がともに導通状態とならないよう、制御信号aの立ち下がりと制御信号cの立ち上がりとの間、並びに、制御信号aの立ち上がりと制御信号cの立ち下がりとの間に所定のデッドタイムを挿入し、同様に、第2のメインスイッチ14と第2の整流スイッチ20がともに導通状態とならないよう、制御信号bの立ち下がりと制御信号dの立ち上がりとの間、並びに、制御信号bの立ち上がりと制御信号dの立ち下がりとの間に所定のデッドタイムを挿入する。
【0071】
図3は、主回路部40の動作モードが「連続モード」であると判断された場合の動作を示す波形図である。
【0072】
図3に示されるように、主回路部40の動作モードが「連続モード」であると判断された場合、制御信号cの波形は、デッドタイムを除いて制御信号aを反転した波形となり、制御信号dの波形は、デッドタイムを除いて制御信号bを反転した波形となる。これにより、第1の整流スイッチ19及び/又は第1のダイオード24には、第1のメインスイッチ13がオフしている全期間に亘って電流I1が流れ、このうち、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなる。同様に、第2の整流スイッチ20及び/又は第2のダイオード25には、第2のメインスイッチ14がオフしている全期間に亘って電流I2が流れ、このうち、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。図3においては、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。このように、主回路部40の動作モードが「連続モード」である場合、非常に損失の少ない整流動作が行われることになる。
【0073】
図4は、主回路部40の動作モードが「第1の不連続モード」であると判断された場合の動作を示す波形図である。
【0074】
図4に示されるように、主回路部40の動作モードが「第1の不連続モード」であると判断された場合、制御信号cは、制御信号aの立ち下がりからデッドタイムが経過した時点で立ち上がり、制御信号bの立ち下がりから制御信号aの立ち上がりまでの期間中に立ち下がる波形となる。また、制御信号dは、制御信号bの立ち下がりからデッドタイムが経過した時点で立ち上がり、制御信号aの立ち下がりから制御信号bの立ち上がりまでの期間中に立ち下がる波形となる。これにより、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間及び制御信号cが立ち下がってから第1のリアクトル17に流れる電流IL1がゼロになるまでの期間のみとなる。同様に、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間及び制御信号dが立ち下がってから第2のリアクトル18に流れる電流IL2がゼロになるまでの期間のみとなる。図4においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0075】
また、第1の整流スイッチ19の両端間の電圧が逆方向となる期間においては実質的に制御信号cがローレベルとなるため、第1の整流スイッチ19に電流I1が逆方向に流れることはほとんどない。また、第2の整流スイッチ20の両端間の電圧が逆方向となる期間においては実質的に制御信号dがローレベルとなるため、第2の整流スイッチ20に電流I2が逆方向に流れることはほとんどない。このように、主回路部40の動作モードが「第1の不連続モード」である場合においても、非常に損失の少ない整流動作が行われることになる。
【0076】
次に、出力電圧Vo、2次側電圧Vs及びデューティDが上記(7)式の条件を満たしているために、主回路部40の現在の動作モードが「第2の不連続モード」であると判断した場合、PWM制御回路51は、制御信号aの立ち下がりに応答して制御信号cを立ち上げるとともに、制御信号bの立ち下がりに応答して制御信号dを立ち上げ、これら制御信号c,dのデューティD3、D4をそれぞれ下記(11)、(12)式により算出される値に設定する。
【0077】
【数15】
【0078】
【数16】
但し、PWM制御回路51は、第1のメインスイッチ13と第1の整流スイッチ19がともに導通状態とならないよう、制御信号aの立ち下がりと制御信号cの立ち上がりとの間に所定のデッドタイムを挿入し、同様に、第2のメインスイッチ14と第2の整流スイッチ20がともに導通状態とならないよう、制御信号bの立ち下がりと制御信号dの立ち上がりとの間に所定のデッドタイムを挿入する。
【0079】
図5は、主回路部40の動作モードが「第2の不連続モード」であると判断された場合の動作を示す波形図である。
【0080】
図5に示されるように、主回路部40の動作モードが「第2の不連続モード」であると判断された場合、制御信号cは、制御信号aの立ち下がりからデッドタイムが経過した時点で立ち上がり、制御信号bの立ち下がりと実質的に同時に立ち下がる波形となる。また、制御信号dは、制御信号bの立ち下がりからデッドタイムが経過した時点で立ち上がり、制御信号aの立ち下がりと実質的に同時に立ち下がる波形となる。これにより、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなり、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。図5においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0081】
また、第1の整流スイッチ19の両端間の電圧が逆方向となる期間においては実質的に制御信号cがローレベルとなるため、第1の整流スイッチ19に電流I1が逆方向に流れることはほとんどない。また、第2の整流スイッチ20の両端間の電圧が逆方向となる期間においては実質的に制御信号dがローレベルとなるため、第2の整流スイッチ20に電流I2が逆方向に流れることはほとんどない。このように、主回路部40の動作モードが「第2の不連続モード」である場合においても、非常に損失の少ない整流動作が行われることになる。
【0082】
次に、出力電圧Vo、2次側電圧Vs及びデューティDが上記(8)式の条件を満たしているために、主回路部40の現在の動作モードが「第3の不連続モード」であると判断した場合、PWM制御回路51は、制御信号aの立ち下がりに応答して制御信号cを立ち上げるとともに、制御信号bの立ち下がりに応答して制御信号dを立ち上げ、これら制御信号c,dのデューティD3、D4をそれぞれ上記(9)、(10)式により算出される値に設定する。
【0083】
但し、PWM制御回路51は、第1のメインスイッチ13と第1の整流スイッチ19がともに導通状態とならないよう、制御信号aの立ち下がりと制御信号cの立ち上がりとの間に所定のデッドタイムを挿入し、同様に、第2のメインスイッチ14と第2の整流スイッチ20がともに導通状態とならないよう、制御信号bの立ち下がりと制御信号dの立ち上がりとの間に所定のデッドタイムを挿入する。
【0084】
主回路部40の現在の動作モードが「第3の不連続モード」であると判断した場合、さらに、PWM制御回路51は、制御信号bの立ち上がりに応答して制御信号cを立ち上げるとともに、制御信号aの立ち上がりに応答して制御信号dを立ち上げ、これら制御信号c,dのデューティD3、D4をそれぞれ下記(13)、(14)式により算出される値に設定する。
【0085】
【数17】
【0086】
【数18】
図6は、主回路部40の動作モードが「第3の不連続モード」であると判断された場合の動作を示す波形図である。
【0087】
図6に示されるように、主回路部40の動作モードが「第3の不連続モード」であると判断された場合、制御信号c,dは、1スイッチング周期に2回ハイレベルとなる。より具体的には、制御信号cは、まず、制御信号aの立ち下がりからデッドタイムが経過した時点で立ち上がった後、制御信号bが立ち上がる前に立ち下がり、次に、制御信号bの立ち上がりと実質的に同時に立ち上がり、制御信号bの立ち下がりと実質的に同時に立ち下がる波形となる。また、制御信号dは、まず、制御信号bの立ち下がりからデッドタイムが経過した時点で立ち上がった後、制御信号aが立ち上がる前に立ち下がり、次に、制御信号aの立ち上がりと実質的に同時に立ち上がり、制御信号aの立ち下がりと実質的に同時に立ち下がる波形となる。これにより、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなり、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。図6においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0088】
また、第1の整流スイッチ19の両端間の電圧が逆方向となる期間においては実質的に制御信号cがローレベルとなるため、第1の整流スイッチ19に電流I1が逆方向に流れることはほとんどない。また、第2の整流スイッチ20の両端間の電圧が逆方向となる期間においては実質的に制御信号dがローレベルとなるため、第2の整流スイッチ20に電流I2が逆方向に流れることはほとんどない。このように、主回路部40の動作モードが「第3の不連続モード」である場合においても、非常に損失の少ない整流動作が行われることになる。
【0089】
このように、本実施態様にかかるスイッチング電源装置においては、第1及び第2のメインスイッチ13、14のオン/オフに用いられる制御信号a,bのデューティ(D1、D2)に基づいて、第1及び第2の整流スイッチ19、20のオン/オフに用いられる制御信号c,dを生成していることから、実際に電流の流れを検出することなく、PWM制御回路51内における演算によって適切な整流動作を行うことが可能となる。
【0090】
このため、主回路部5に含まれるカレントダブラー型の出力回路は、動作状態が連続モードであるか不連続モードであるかに関わらず、適切な整流動作を行うことができる。したがって、スイッチング電源装置の応答性を高めるために、第1のリアクトル17及び第2のリアクトル18のインダクタンスを小さく(例えば、50nH)に設定し、その結果、広い動作領域において不連続モードとなった場合であっても、効率の高い電圧変換動作を行うことが可能となる。すなわち、動作範囲の実質的に全領域が不連続モードとなるように設計した場合であっても、効率の高い電圧変換動作を行うことが可能となる。
【0091】
以上説明したように、本実施態様にかかるスイッチング電源装置においても、不連続モードにおける動作が最適化されていることから、高い応答性と高い変換効率を両立させることが可能となる。したがって、CPUやDSP等の電源として特に好適に用いることが可能となる。
【0092】
尚、本実施態様においては、出力電圧Vo、2次側電圧Vs及びデューティDが上記(8)式の条件を満たしているために、主回路部40の現在の動作モードが「第3の不連続モード」であると判断した場合、制御信号c,dを1スイッチング周期に2回ハイレベルとしているが、これを1回または0回に設定しても構わない。
【0093】
すなわち、制御信号c,dをハイレベルとする回数が多ければ、電流I1が第1のダイオード24を流れる期間及び電流I2が第2のダイオード25を流れる期間がより少なくなるため、これら第1及び第2のダイオード24、25にて生じる損失が低減する一方、第1及び第2の整流スイッチ19、20をスイッチングさせるための損失が増大する。逆に、制御信号c,dをハイレベルとする回数が少なければ、電流I1が第1のダイオード24を流れる期間及び電流I2が第2のダイオード25を流れる期間がより多くなるため、これら第1及び第2のダイオード24、25にて生じる損失が増大する一方、第1及び第2の整流スイッチ19、20をスイッチングするための損失が低減する。このため、主回路部40の動作モードが「第3の不連続モード」である場合において、1スイッチング周期に制御信号c,dを何回ハイレベルとするかは、第1及び第2のダイオード24、25にて生じる損失と、第1及び第2の整流スイッチ19、20をスイッチングするための損失とを勘案して決定すればよい。
【0094】
図7は、制御信号cの1回目のスイッチングパルスを省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを1回に設定した場合における動作を示す波形図である。
【0095】
また、図8は、制御信号cの2回目のスイッチングパルスを省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを1回に設定した場合における動作を示す波形図である。
【0096】
さらに、図9は、制御信号cの1回目及び2回目のスイッチングパルスを両方省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを0回に設定した場合における動作を示す波形図である。
【0097】
図7乃至図9に示されるように、制御信号cのスイッチングパルスを省略した場合、第1のダイオード24を流れる電流I1が増大していることが分かる。したがって、第1のダイオード24を流れる電流I1が増大することによる損失が、第1の整流スイッチ19をスイッチングするための損失よりも小さければ、図7乃至図9に示すように、制御信号cのスイッチングパルスを省略すればよい。同様に、第2のダイオード25を流れる電流I2が増大することによる損失が、第2の整流スイッチ20をスイッチングするための損失よりも小さければ、制御信号dのスイッチングパルスを省略すればよい。
【0098】
次に、本発明の好ましいさらに他の実施態様について説明する。
【0099】
図10は、本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置の回路図である。
【0100】
図10に示されるように、本実施態様にかかるスイッチング電源装置も、一対の入力端子1及び2に供給される直流入力電圧Vinを変圧し、所定の電圧を有する出力電圧Voを一対の出力端子3及び4に供給する装置であり、主回路部60と制御回路70とを備えている。特に限定されるものではないが、一対の出力端子3及び4には、CPUやDSPのように低電圧(例えば1V)で動作する一方、大電流(例えば、100A)を必要とする機器の電源端子が接続される。
【0101】
主回路部60は、図1に示したスイッチング電源装置における主回路部5と同様、トランス10と、トランス10の1次側に設けられたハーフブリッジ型のスイッチング回路と、トランス10の2次側に設けられたカレントダブラー型(倍電流型)の出力回路とを備える。
【0102】
主回路部60に含まれるスイッチング回路は、図1に示した主回路部5に含まれるスイッチング回路と比べ、入力電流検出回路61が付加されている点において異なる。特に限定されるものではないが、入力電流検出回路61としてはカレントトランスを用いることが好ましい。また、主回路部60に含まれる出力回路は、図1に示した主回路部5に含まれる出力回路と比べ、第1の電流検出回路26及び第2の電流検出回路27が削除されている点において異なる。
【0103】
制御回路70は、図1に示した制御回路6と同様の構成を有し、PWM制御回路31がPWM制御回路71に置き換えられている点において異なる。図10に示されるように、PWM制御回路71には増幅器30の出力端に現れる制御信号S1及び入力電流検出回路61の出力である制御信号S4が供給され、制御信号S1及びS4のレベルに基づいて、制御信号a,b,c,dのパルス幅を制御する。より具体的な動作については後述する。
【0104】
次に、本実施態様にかかるスイッチング電源装置の動作について説明する。
【0105】
本実施態様にかかるスイッチング電源装置においては、出力端子3、4間に接続される負荷の状態に応じ、「連続モード」、「第1の不連続モード」、「第2の不連続モード」及び「第3の不連続モード」のいずれかのモードで動作を行う。但し、本実施態様においては、「第1の不連続モード」、「第2の不連続モード」及び「第3の不連続モード」で動作している場合における制御は共通であり、したがって、PWM制御回路71による現在の動作モードの判断は、入力電流検出回路61の出力である制御信号S4に基づき、「連続モード」であるか「不連続モード」であるかのみの判断にとどまる。
【0106】
まず、入力電流検出回路61の出力である制御信号S4に基づき、PWM制御回路71が現在の動作モードを「連続モード」であると判断した場合、PWM制御回路71は、制御信号aの立ち下がりに応答して制御信号cを立ち上げるとともに、制御信号aの立ち上がりに応答して制御信号cを立ち下げ、制御信号bの立ち下がりに応答して制御信号dを立ち上げるとともに、制御信号bの立ち上がりに応答して制御信号dを立ち下げる。
【0107】
但し、PWM制御回路71は、第1のメインスイッチ13と第1の整流スイッチ19がともに導通状態とならないよう、制御信号aの立ち下がりと制御信号cの立ち上がりとの間、並びに、制御信号aの立ち上がりと制御信号cの立ち下がりとの間に所定のデッドタイムを挿入し、同様に、第2のメインスイッチ14と第2の整流スイッチ20がともに導通状態とならないよう、制御信号bの立ち下がりと制御信号dの立ち上がりとの間、並びに、制御信号bの立ち上がりと制御信号dの立ち下がりとの間に所定のデッドタイムを挿入する。すなわち、制御信号cの波形は、デッドタイムを除いて制御信号aを反転した波形となり、制御信号dの波形は、デッドタイムを除いて制御信号bを反転した波形となる。
【0108】
これにより、主回路部60の動作は、図3において示した動作となり、第1の整流スイッチ19及び/又は第1のダイオード24には、第1のメインスイッチ13がオフしている全期間に亘って電流I1が流れ、このうち、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなる。同様に、第2の整流スイッチ20及び/又は第2のダイオード25には、第2のメインスイッチ14がオフしている全期間に亘って電流I2が流れ、このうち、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。このように、主回路部40の動作モードが「連続モード」である場合、非常に損失の少ない整流動作が行われることになる。
【0109】
次に、入力電流検出回路61の出力である制御信号S4に基づき、PWM制御回路71が現在の動作モードを「不連続モード」であると判断した場合、PWM制御回路71は、制御信号aが立ち下がった後、所定のデッドタイムが経過したタイミングで制御信号cを立ち上げ、制御信号bが立ち下がった後、所定のデッドタイムが経過したタイミングで制御信号cを立ち下げる。また、制御信号bが立ち下がった後、所定のデッドタイムが経過したタイミングで制御信号dを立ち上げ、制御信号aが立ち下がった後、所定のデッドタイムが経過したタイミングで制御信号dを立ち下げる。すなわち、制御信号cと制御信号dは、常にいずれかがハイレベルの状態となる。
【0110】
図11は、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第1の不連続モード」である場合の動作を示す波形図である。
【0111】
図11に示されるように、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第1の不連続モード」である場合、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間及び制御信号cが立ち下がってから第1のリアクトル17に流れる電流IL1がゼロになるまでの期間のみとなる。同様に、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間及び制御信号dが立ち下がってから第2のリアクトル18に流れる電流IL2がゼロになるまでの期間のみとなる。尚、図11においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0112】
また、第1の整流スイッチ19の両端間の電圧が逆方向となる期間においては実質的に制御信号cがローレベルとなるため、第1の整流スイッチ19に電流I1が逆方向に流れることはほとんどない。また、第2の整流スイッチ20の両端間の電圧が逆方向となる期間においては実質的に制御信号dがローレベルとなるため、第2の整流スイッチ20に電流I2が逆方向に流れることはほとんどない。このように、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第1の不連続モード」である場合には、非常に損失の少ない整流動作が行われることになる。
【0113】
図12は、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第2の不連続モード」である場合の動作を示す波形図である。
【0114】
図12に示されるように、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第2の不連続モード」である場合、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなり、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。尚、図12においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0115】
但し、この場合、制御信号bが立ち下がってから制御信号cが立ち下がるまでの期間において、第1の整流スイッチ19の両端間の電圧が逆方向となるため、当該期間において第1の整流スイッチ19に電流I1が逆方向に流れる。同様に、制御信号aが立ち下がってから制御信号dが立ち下がるまでの期間において、第2の整流スイッチ20の両端間の電圧が逆方向となるため、当該期間において第2の整流スイッチ20に電流I2が逆方向に流れる。このため、かかる逆方向の電流I1、I2による損失が発生するものの、従来のスイッチング電源装置に比べて損失の少ない整流動作が行われる。
【0116】
図13は、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第3の不連続モード」である場合の動作を示す波形図である。
【0117】
図13に示されるように、主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第3の不連続モード」である場合においても、第1のダイオード24に電流I1が流れるのは上記デッドタイムの期間のみとなり、第2のダイオード25に電流I2が流れるのは上記デッドタイムの期間のみとなる。尚、図13においても、電流I1のうち第1のダイオード24に流れている部分にハッチングが施され、電流I2のうち第2のダイオード25に流れている部分にハッチングが施されている。
【0118】
但し、この場合、制御信号bが立ち下がってから制御信号cが立ち下がるまでの期間及び制御信号cがハイレベルとなっている期間の途中において、第1の整流スイッチ19の両端間の電圧が逆方向となるため、当該期間において第1の整流スイッチ19に電流I1が逆方向に流れる。同様に、制御信号aが立ち下がってから制御信号dが立ち下がるまでの期間及び制御信号dがハイレベルとなっている期間の途中において、第2の整流スイッチ20の両端間の電圧が逆方向となるため、当該期間において第2の整流スイッチ20に電流I2が逆方向に流れる。このため、かかる逆方向の電流I1、I2による損失が発生するものの、従来のスイッチング電源装置に比べて損失の少ない整流動作が行われる。
【0119】
このように、本実施態様にかかるスイッチング電源装置においては、入力電流検出回路61の出力である制御信号S4に基づいて、現在の動作モードが「連続モード」であるか「不連続モード」であるかのみを判断し、その結果に応じ、第1及び第2のメインスイッチ13、14のオン/オフに用いられる制御信号a,bの立ち上がり及び立ち下がりのタイミングを起点として、第1及び第2の整流スイッチ19、20のオン/オフに用いられる制御信号c,dを生成していることから、PWM制御回路71内における非常に簡単な演算によって適切な整流動作を行うことが可能となる。
【0120】
このため、主回路部5に含まれるカレントダブラー型の出力回路は、動作状態が連続モードであるか不連続モードであるかに関わらず、ほぼ適切な整流動作を行うことができる。したがって、スイッチング電源装置の応答性を高めるために、第1のリアクトル17及び第2のリアクトル18のインダクタンスを小さく(例えば、50nH)に設定し、その結果、広い動作領域において不連続モードとなった場合であっても、効率の高い電圧変換動作を行うことが可能となる。
【0121】
以上説明したように、本実施態様にかかるスイッチング電源装置においても、不連続モードにおける動作が最適化されていることから、高い応答性と高い変換効率を両立させることが可能となる。したがって、CPUやDSP等の電源として特に好適に用いることが可能となる。
【0122】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【0123】
例えば、図1に示したスイッチング電源装置においては、第1の電流検出回路26を用いて第1の整流スイッチ19及び/又は第1のダイオード24に流れる電流の方向を検出し、第2の電流検出回路27を用いて第2の整流スイッチ20及び/又は第2のダイオード25に流れる電流の方向を検出しているが、これら電流の流れる方向を検出する手段としてはこれに限定されず、他の手段を用いてこれを検出しても構わない。例えば、第1の整流スイッチ19及び第2の整流スイッチ20の両端間の電圧を検出する手段を設け、検出された電圧の方向に基づいて電流の流れる方向を検出しても構わない。
【0124】
また、図10に示したスイッチング電源装置においては、主回路部60に入力電流検出回路61を設け、その出力である制御信号S4に基づいて、現在の動作モードが「連続モード」であるか「不連続モード」であるかを判断しているが、かかる判断は、他の方法により行っても構わない。例えば、出力電流に基づいて現在の動作モードを判断しても構わない。
【0125】
さらに、上記各実施態様にかかるスイッチング電源装置においては、主回路部5、40、60の1次側回路としてハーフブリッジ型のスイッチング回路を用い、主回路部5、40、60の2次側回路としてカレントダブラー型(倍電流型)の出力回路を用いているが、本発明において、主回路部5、40、60の1次側回路及び2次側回路はこれらに限定されず、他の回路を用いても構わない。
【0126】
例えば、本発明にかかるスイッチング電源装置に適用可能な他の1次側回路としては、フルブリッジ型回路やプッシュプル型回路を用いることができる。また、本発明にかかるスイッチング電源装置に適用可能な他の2次側回路としては、フォワード型回路やセンタータップ型回路、ブリッジ型回路を用いることができる。
【0127】
さらに、以上説明した各実施態様にかかるスイッチング電源装置においては、主回路部5、40、60として、1つのトランス10と、1つの1次側回路と、1つの2次側回路とを備える回路を用いているが、本発明においては、トランス、1次側回路及び2次側回路からなる組を複数組を用い、これらの位相を互いにずらして駆動しても構わない。
【0128】
また、各実施態様にかかるスイッチング電源装置においては、制御回路6、50、70に含まれる増幅器30の入力端に出力電圧Voが直接供給されているが、これら入力端には、出力電圧Voに連動する電圧、例えば、複数の抵抗の直列体を用いて出力電圧Voを分圧した電圧を供給しても構わない。
【0129】
さらに、各実施態様にかかるスイッチング電源装置においては、制御回路6、50、70はいずれも電圧モード制御を行っているが、電流モード制御を行う制御回路を用いても構わない。
【0130】
また、各実施態様にかかるスイッチング電源装置における制御回路6、50、70は、いずれも増幅器30を用いることによって、アナログ信号である制御信号S1を生成しているが、これら動作をデジタル信号処理によって行っても構わない。
【0131】
【発明の効果】
以上説明したように、本発明によれば、不連続モードにおける動作が最適化されていることから、高い応答性と高い変換効率を両立させることが可能となる。したがって、CPUやDSP等の電源として特に好適に用いることが可能となる。
【図面の簡単な説明】
【図1】本発明の好ましい実施態様にかかるスイッチング電源装置の回路図である。
【図2】本発明の好ましい他の実施態様にかかるスイッチング電源装置の回路図である。
【図3】主回路部40の動作モードが「連続モード」であると判断された場合の動作を示す波形図である。
【図4】主回路部40の動作モードが「第1の不連続モード」であると判断された場合の動作を示す波形図である。
【図5】主回路部40の動作モードが「第2の不連続モード」であると判断された場合の動作を示す波形図である。
【図6】主回路部40の動作モードが「第3の不連続モード」であると判断された場合の動作を示す波形図である。
【図7】制御信号cの1回目のスイッチングパルスを省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを1回に設定した場合における動作を示す波形図である。
【図8】制御信号cの2回目のスイッチングパルスを省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを1回に設定した場合における動作を示す波形図である。
【図9】制御信号cの1回目及び2回目のスイッチングパルスを両方省略することにより、1スイッチング周期における制御信号cのスイッチングパルスを0回に設定した場合における動作を示す波形図である。
【図10】本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置の回路図である。
【図11】主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第1の不連続モード」である場合の動作を示す波形図である。
【図12】主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第2の不連続モード」である場合の動作を示す波形図である。
【図13】主回路部60の動作モードが「不連続モード」であると判断された場合において、実際の動作モードが「第3の不連続モード」である場合の動作を示す波形図である。
【符号の説明】
1,2 入力端子
3,4 出力端子
5,40,60 主回路部
6,50,70 制御回路
10 トランス
11 第1の入力コンデンサ
12 第2の入力コンデンサ
13 第1のメインスイッチ
14 第2のメインスイッチ
15,16,22,23 ドライバ
17 第1のリアクトル
18 第2のリアクトル
19 第1の整流スイッチ
20 第2の整流スイッチ
21 出力コンデンサ
24 第1のダイオード
25 第2のダイオード
26 第1の電流検出回路
27 第2の電流検出回路
30 増幅器
31,51,71 PWM制御回路
32 絶縁回路
33,34 抵抗
61 入力電流検出回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply, and more particularly to a switching power supply optimized for operation in a discontinuous mode.
[0002]
[Prior art]
Conventionally, what is called a DC / DC converter is known as a switching power supply device. A typical DC / DC converter converts a DC input to AC once using a switching circuit, then transforms it (steps up or down) using a transformer, and further converts it to DC using an output circuit. Thus, a DC output having a voltage different from the input voltage can be obtained.
[0003]
In such a switching power supply device, the output voltage is detected by the control circuit, and based on this, the switching operation by the switching circuit is controlled. As a result, a stable operating voltage is supplied to the load to be driven by the switching power supply device.
[0004]
Here, when driving a load whose load current (output current as viewed from the switching power supply device) fluctuates like a CPU (Central Processing Unit) or DSP (Digital Signal Processor), It is necessary to increase the responsiveness to sudden fluctuations. In order to increase the responsiveness of the switching power supply device, it is effective to reduce the inductance of the reactor included in the output circuit of the switching power supply device.
[0005]
[Problems to be solved by the invention]
However, if the inductance of the reactor included in the output circuit is reduced, the switching power supply device has a discontinuous mode in a wide operating region, and the operating region in the continuous mode is reduced. However, a general switching power supply device is designed to operate in a continuous mode during normal operation and to operate in a discontinuous mode only when the load current is greatly reduced. When it is made small, the control to the switching power supply device becomes inappropriate and there is a problem that the loss increases.
[0006]
Accordingly, an object of the present invention is to provide a switching power supply apparatus suitable for driving a load whose load current can fluctuate rapidly.
[0007]
Another object of the present invention is to provide a switching power supply device that is optimized for operation in the discontinuous mode.
[0008]
[Means for Solving the Problems]
An object of the present invention is to provide a transformer, at least a first and a second main switch, a switching circuit for converting an input voltage that is a direct current into an alternating voltage and supplying the alternating voltage to the primary side of the transformer, and at least A current doubler type output circuit which includes first and second rectifier switches and rectifies an AC voltage supplied from a secondary side of the transformer to generate an output voltage which is a DC, the switching circuit and the output; A control circuit for controlling the operation of the circuit, wherein the control circuit alternately turns on the first and second main switches. , When the duty of the first and second main switches exceeds a first value, the first rectifying switch is turned on in response to the turn-off of the first main switch, and the first In response to the turn-off of the second main switch, the second rectifier switch is turned off between the time when the second main switch is turned off and the time when the first main switch is turned on. The rectifier switch is turned on, and the second rectifier switch is turned off between the time when the first main switch is turned off and the time when the second main switch is turned on. This is achieved by the switching power supply device.
[0011]
According to the present invention, it is possible to effectively prevent reverse current from flowing through the first and second rectifier switches, regardless of whether the operation state is the continuous mode or the discontinuous mode. An appropriate rectification operation can always be performed. Therefore, even in the discontinuous mode over a wide range of the operation region, it is possible to perform a high-efficiency voltage conversion operation, so that both high responsiveness and high conversion efficiency can be achieved. Further, according to the present invention, the operations of the first and second rectifier switches can be performed by calculation based on the duty of the first and second main switches without directly detecting the currents flowing through the first and second rectifier switches. Can be controlled.
[0013]
In a further preferred aspect of the present invention, when the first value is Vo and the secondary voltage of the transformer is Vs,
[0014]
[Equation 3]
Given by.
[0015]
In a further preferred aspect of the present invention, when the duty of the first and second main switches is less than or equal to the first value and exceeds a second value, the control circuit includes the first and second main switches. In response to turn-off of the main switch, the first rectification switch is turned on, and the first rectification switch is turned off substantially simultaneously with turn-off of the second main switch, so that the second main switch is turned off. In response, the second rectifier switch is turned on and the second rectifier switch is turned off substantially simultaneously with the turn-off of the first main switch.
[0016]
In a further preferred embodiment of the present invention, when the second value is Vo and the secondary voltage of the transformer is Vs,
[0017]
[Expression 4]
Given by.
[0018]
In a further preferred aspect of the present invention, when the duty of the first and second main switches is less than or equal to the second value, the control circuit is in a period during which the second main switch is on. In conjunction with this, the first rectification switch is turned on, and the second rectification switch is turned on in conjunction with a period during which the first main switch is on.
[0019]
In a further preferred aspect of the present invention, the control circuit responds to turn-off of the first main switch when the duty of the first and second main switches is not more than the second value. The first rectifier switch is turned on, the first rectifier switch is turned off before the second main switch is turned on, and the second rectifier switch is turned on in response to the turn-off of the second main switch. And the second rectifying switch is turned off before the first main switch is turned on.
[0020]
In a further preferred aspect of the present invention, the control circuit activates at least one of the first and second rectifying switches when the duty of the first and second main switches is equal to or less than the second value. Keep it off.
[0021]
In a further preferred embodiment of the invention, substantially the entire range of operation is in discontinuous mode.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0027]
FIG. 1 is a circuit diagram of a switching power supply device according to a preferred embodiment of the present invention.
[0028]
As shown in FIG. 1, the switching power supply according to the present embodiment transforms a DC input voltage Vin supplied to a pair of
[0029]
The main circuit unit 5 includes a
[0030]
The switching circuit included in the main circuit unit 5 includes a
[0031]
The output circuit included in the main circuit unit 5 includes a
[0032]
In the case where FETs (field effect transistors) are used as the first and second rectifying switches 19 and 20, as shown in FIG. 1, body diodes parasitic on these FETs are respectively the first and second diodes. 24 and 25 can be used. Therefore, the term “rectifier switch” in this specification may include a diode connected in parallel to the switch.
[0033]
The control circuit 6 includes an
[0034]
The
[0035]
The
[0036]
The insulating
[0037]
As shown in FIG. 1, the control signal A is supplied to the
[0038]
As described above, the
[0039]
The
[0040]
As a result, the
[0041]
For this reason, the current doubler type output circuit included in the main circuit unit 5 can always perform the optimum rectifying operation regardless of whether the operation state is the continuous mode or the discontinuous mode. Therefore, in order to increase the responsiveness of the switching power supply device, the inductance of the
[0042]
As described above, in the switching power supply according to the present embodiment, the operation in the discontinuous mode is optimized, so that both high responsiveness and high conversion efficiency can be achieved. Therefore, it can be particularly suitably used as a power source for a CPU, DSP, or the like.
[0043]
Next, another preferred embodiment of the present invention will be described.
[0044]
FIG. 2 is a circuit diagram of a switching power supply device according to another preferred embodiment of the present invention.
[0045]
As shown in FIG. 2, the switching power supply according to the present embodiment also transforms the DC input voltage Vin supplied to the pair of
[0046]
The
[0047]
The output circuit included in the
[0048]
The
[0049]
Next, the operation of the switching power supply device according to this embodiment will be described.
[0050]
In the switching power supply according to this embodiment, “continuous mode”, “first discontinuous mode”, “second discontinuous mode”, and the like according to the state of the load connected between the
[0051]
More specifically, when the output current Io satisfies the condition of the following expression (1), the operation of the switching power supply device is “continuous mode”.
[0052]
[Equation 5]
Here, Ts indicates a switching period, and L indicates the inductance of the first and
[0053]
Further, when the output current Io satisfies the condition of the following formula (2), the operation of the switching power supply device is in the “first discontinuous mode”.
[0054]
[Formula 6]
Further, when the output current Io satisfies the condition of the following expression (3), the operation of the switching power supply device is in the “second discontinuous mode”.
[0055]
[Expression 7]
Further, when the output current Io satisfies the condition of the following expression (4), the operation of the switching power supply device is in the “third discontinuous mode”.
[0056]
[Equation 8]
As described in detail below, in this embodiment, the output current Io is not directly detected, the target value of the output voltage Vo held in the
[0057]
Determination of the current operation mode based on the output voltage Vo, the secondary side voltage Vs, and the duties D1 and D2 can be performed as follows.
[0058]
First, when the output voltage Vo, the secondary voltage Vs, and the duties D1 and D2 satisfy the condition of the following expression (5), the output current Io substantially satisfies the condition of the above expression (1). Thus, it can be determined that the current operation mode of the
[0059]
[Equation 9]
In the equation (5), D1 is used in the half period of the switching period, and D2 is used in the remaining half period of the switching period.
[0060]
Further, when the output voltage Vo, the secondary side voltage Vs and the duties D1 and D2 satisfy the condition of the following expression (6), the output current Io substantially satisfies the condition of the above expression (2). Thus, it can be determined that the current operation mode of the
[0061]
[Expression 10]
Also in the equation (6), D1 is used in the half period of the switching period, and D2 is used in the remaining half period of the switching period.
[0062]
When the output voltage Vo, the secondary voltage Vs, and the duties D1 and D2 satisfy the condition of the following expression (7), the output current Io substantially satisfies the condition of the above expression (3). Thus, it can be determined that the current operation mode of the
[0063]
Also in the equation (7), D1 is used in the half period of the switching period, and D2 is used in the remaining half period of the switching period.
[0064]
## EQU11 ##
When the output voltage Vo, the secondary side voltage Vs, and the duties D1 and D2 satisfy the condition of the following expression (8), the output current Io substantially satisfies the condition of the above expression (4). Thus, it can be determined that the current operation mode of the
[0065]
[Expression 12]
Also in the equation (8), D1 is used in the half period of the switching period, and D2 is used in the remaining half period of the switching period.
[0066]
In this way, the
[0067]
Next, the waveforms of the control signals c and d generated in each operation mode will be described.
[0068]
First, since the output voltage Vo, the secondary side voltage Vs, and the duty D1 satisfy the condition of the above expression (5) or the condition of the above expression (6), the current operation mode of the
[0069]
[Formula 13]
[0070]
[Expression 14]
However, the
[0071]
FIG. 3 is a waveform diagram showing the operation when it is determined that the operation mode of the
[0072]
As shown in FIG. 3, when it is determined that the operation mode of the
[0073]
FIG. 4 is a waveform diagram showing an operation when it is determined that the operation mode of the
[0074]
As shown in FIG. 4, when it is determined that the operation mode of the
[0075]
Further, since the control signal c is substantially at a low level during the period in which the voltage across the
[0076]
Next, since the output voltage Vo, the secondary side voltage Vs, and the duty D satisfy the condition of the above expression (7), the current operation mode of the
[0077]
[Expression 15]
[0078]
[Expression 16]
However, the
[0079]
FIG. 5 is a waveform diagram showing an operation when it is determined that the operation mode of the
[0080]
As shown in FIG. 5, when it is determined that the operation mode of the
[0081]
Further, since the control signal c is substantially at a low level during the period in which the voltage across the
[0082]
Next, since the output voltage Vo, the secondary side voltage Vs, and the duty D satisfy the condition of the above equation (8), the current operation mode of the
[0083]
However, the
[0084]
When it is determined that the current operation mode of the
[0085]
[Expression 17]
[0086]
[Formula 18]
FIG. 6 is a waveform diagram showing the operation when it is determined that the operation mode of the
[0087]
As shown in FIG. 6, when it is determined that the operation mode of the
[0088]
Further, since the control signal c is substantially at a low level during the period in which the voltage across the
[0089]
As described above, in the switching power supply according to this embodiment, the first and second
[0090]
Therefore, the current doubler type output circuit included in the main circuit unit 5 can perform an appropriate rectifying operation regardless of whether the operation state is the continuous mode or the discontinuous mode. Therefore, in order to increase the responsiveness of the switching power supply device, the inductance of the
[0091]
As described above, also in the switching power supply device according to the present embodiment, since the operation in the discontinuous mode is optimized, it is possible to achieve both high responsiveness and high conversion efficiency. Therefore, it can be particularly suitably used as a power source for a CPU, DSP, or the like.
[0092]
In the present embodiment, since the output voltage Vo, the secondary voltage Vs, and the duty D satisfy the condition of the above equation (8), the current operation mode of the
[0093]
That is, if the number of times the control signals c and d are set to the high level is large, the period during which the current I1 flows through the
[0094]
FIG. 7 is a waveform diagram showing an operation when the switching pulse of the control signal c in one switching cycle is set to one time by omitting the first switching pulse of the control signal c.
[0095]
FIG. 8 is a waveform diagram showing the operation when the switching pulse of the control signal c in one switching cycle is set to one time by omitting the second switching pulse of the control signal c.
[0096]
Further, FIG. 9 is a waveform diagram showing an operation when the switching pulse of the control signal c in one switching cycle is set to zero by omitting both the first and second switching pulses of the control signal c. .
[0097]
As shown in FIGS. 7 to 9, it can be seen that when the switching pulse of the control signal c is omitted, the current I1 flowing through the
[0098]
Next, still another preferred embodiment of the present invention will be described.
[0099]
FIG. 10 is a circuit diagram of a switching power supply apparatus according to still another preferred embodiment of the present invention.
[0100]
As shown in FIG. 10, the switching power supply according to this embodiment also transforms the DC input voltage Vin supplied to the pair of
[0101]
The
[0102]
The switching circuit included in the
[0103]
The control circuit 70 has the same configuration as the control circuit 6 shown in FIG. 1 and is different in that the
[0104]
Next, the operation of the switching power supply device according to this embodiment will be described.
[0105]
In the switching power supply according to this embodiment, “continuous mode”, “first discontinuous mode”, “second discontinuous mode”, and the like according to the state of the load connected between the
[0106]
First, when the
[0107]
However, the
[0108]
Thereby, the operation of the
[0109]
Next, when the
[0110]
FIG. 11 is a waveform diagram showing the operation when the actual operation mode is the “first discontinuous mode” when it is determined that the operation mode of the
[0111]
As shown in FIG. 11, when it is determined that the operation mode of the
[0112]
Further, since the control signal c is substantially at a low level during the period in which the voltage across the
[0113]
FIG. 12 is a waveform diagram showing an operation when the actual operation mode is the “second discontinuous mode” when it is determined that the operation mode of the
[0114]
As shown in FIG. 12, when it is determined that the operation mode of the
[0115]
However, in this case, since the voltage between both ends of the
[0116]
FIG. 13 is a waveform diagram showing an operation when the actual operation mode is the “third discontinuous mode” when it is determined that the operation mode of the
[0117]
As shown in FIG. 13, when it is determined that the operation mode of the
[0118]
However, in this case, the voltage between both ends of the
[0119]
Thus, in the switching power supply according to this embodiment, the current operation mode is “continuous mode” or “discontinuous mode” based on the control signal S4 that is the output of the input
[0120]
For this reason, the current doubler type output circuit included in the main circuit unit 5 can perform a substantially appropriate rectification operation regardless of whether the operation state is the continuous mode or the discontinuous mode. Therefore, in order to increase the responsiveness of the switching power supply device, the inductance of the
[0121]
As described above, also in the switching power supply device according to the present embodiment, since the operation in the discontinuous mode is optimized, it is possible to achieve both high responsiveness and high conversion efficiency. Therefore, it can be particularly suitably used as a power source for a CPU, DSP, or the like.
[0122]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
[0123]
For example, in the switching power supply device shown in FIG. 1, the direction of the current flowing through the
[0124]
Further, in the switching power supply device shown in FIG. 10, an input
[0125]
Furthermore, in the switching power supply device according to each of the above embodiments, a half-bridge type switching circuit is used as the primary circuit of the
[0126]
For example, as the other primary side circuit applicable to the switching power supply device according to the present invention, a full bridge type circuit or a push-pull type circuit can be used. Further, as another secondary circuit applicable to the switching power supply device according to the present invention, a forward type circuit, a center tap type circuit, or a bridge type circuit can be used.
[0127]
Further, in the switching power supply device according to each embodiment described above, the circuit including one
[0128]
In the switching power supply device according to each embodiment, the output voltage Vo is directly supplied to the input terminals of the
[0129]
Furthermore, in the switching power supply according to each embodiment, the
[0130]
In addition, the
[0131]
【The invention's effect】
As described above, according to the present invention, since the operation in the discontinuous mode is optimized, it is possible to achieve both high responsiveness and high conversion efficiency. Therefore, it can be particularly suitably used as a power source for a CPU, DSP, or the like.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a switching power supply device according to a preferred embodiment of the present invention.
FIG. 2 is a circuit diagram of a switching power supply device according to another preferred embodiment of the present invention.
FIG. 3 is a waveform diagram showing the operation when it is determined that the operation mode of the
FIG. 4 is a waveform diagram showing the operation when it is determined that the operation mode of the
FIG. 5 is a waveform diagram showing an operation when it is determined that the operation mode of the
FIG. 6 is a waveform diagram showing an operation when it is determined that the operation mode of the
FIG. 7 is a waveform diagram showing an operation when the switching pulse of the control signal c in one switching cycle is set to one time by omitting the first switching pulse of the control signal c.
FIG. 8 is a waveform diagram showing an operation when the switching pulse of the control signal c in one switching cycle is set to one time by omitting the second switching pulse of the control signal c.
FIG. 9 is a waveform diagram showing an operation when the switching pulse of the control signal c in one switching cycle is set to zero by omitting both the first and second switching pulses of the control signal c.
FIG. 10 is a circuit diagram of a switching power supply device according to still another preferred embodiment of the present invention.
FIG. 11 is a waveform diagram showing an operation when the actual operation mode is the “first discontinuous mode” when the operation mode of the
FIG. 12 is a waveform diagram showing an operation when the actual operation mode is the “second discontinuous mode” when the operation mode of the
FIG. 13 is a waveform diagram showing the operation when the actual operation mode is the “third discontinuous mode” when the operation mode of the
[Explanation of symbols]
1, 2 input terminals
3, 4 output terminals
5, 40, 60 Main circuit section
6, 50, 70 Control circuit
10 transformer
11 First input capacitor
12 Second input capacitor
13 First main switch
14 Second main switch
15, 16, 22, 23 Driver
17 First reactor
18 Second reactor
19 First rectifier switch
20 Second rectifier switch
21 Output capacitor
24 first diode
25 Second diode
26 First current detection circuit
27 Second current detection circuit
30 Amplifier
31, 51, 71 PWM control circuit
32 Insulation circuit
33, 34 resistance
61 Input current detection circuit
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001303275A JP3742576B2 (en) | 2001-09-28 | 2001-09-28 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001303275A JP3742576B2 (en) | 2001-09-28 | 2001-09-28 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003111401A JP2003111401A (en) | 2003-04-11 |
JP3742576B2 true JP3742576B2 (en) | 2006-02-08 |
Family
ID=19123385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001303275A Expired - Fee Related JP3742576B2 (en) | 2001-09-28 | 2001-09-28 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742576B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005151796A (en) | 2003-09-30 | 2005-06-09 | Sony Corp | Switching power supply circuit |
JP4315097B2 (en) * | 2004-11-19 | 2009-08-19 | サンケン電気株式会社 | Switching power supply |
KR100547289B1 (en) * | 2005-05-18 | 2006-01-26 | 주식회사 피에스텍 | Synchronous rectifier type series resonant converter for operating in intermittence mode |
JPWO2010107060A1 (en) * | 2009-03-18 | 2012-09-20 | 株式会社ウインズ | DC-DC converter |
JP5528513B2 (en) | 2012-08-24 | 2014-06-25 | 三菱電機株式会社 | DC / DC converter |
JP7342786B2 (en) * | 2020-05-18 | 2023-09-12 | 株式会社デンソー | power converter |
-
2001
- 2001-09-28 JP JP2001303275A patent/JP3742576B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003111401A (en) | 2003-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8665613B2 (en) | Switched mode power converter and method of operation thereof | |
US7023186B2 (en) | Two stage boost converter topology | |
US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
JP3510178B2 (en) | DC power supply and control circuit thereof | |
US20030026115A1 (en) | Switching-type DC-DC converter | |
JP2000050623A (en) | Transient response network, method for inactivating synchronous commutator device, and power converter | |
JPH1189222A (en) | Voltage converter circuit | |
JP2009284667A (en) | Power supply device, its control method, and semiconductor device | |
JP2000295841A (en) | Switching power supply | |
JP2002252971A (en) | Switching power unit | |
JPH04299070A (en) | Switching regulator | |
JPH11146637A (en) | Power circuit and control method for power circuit | |
CN112448586B (en) | LLC resonant power converter, method for controlling same and controller | |
JP2008125217A (en) | Switching power supply | |
JP2004522392A (en) | Asymmetric multi-converter power supply | |
JP3742576B2 (en) | Switching power supply | |
JP4880630B2 (en) | DC / DC power converter | |
JP2005198375A (en) | Synchronous rectification circuit and power converter | |
JP2003299354A (en) | Synchronous rectifier circuit for flyback converter | |
JP2000116134A (en) | Power supply | |
JP2003158873A (en) | Switching power unit | |
JPH08103080A (en) | High input power factor power supply circuit and overvoltage protection circuit for said power supply | |
JP2002315324A (en) | Driving method for switching power supply | |
JPH10309078A (en) | Switching dc power unit | |
JP2000197351A (en) | Power supply having improved power factor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |