JP5326605B2 - Power converter - Google Patents
Power converterInfo
- Publication number
- JP5326605B2 JP5326605B2 JP2009018302A JP2009018302A JP5326605B2 JP 5326605 B2 JP5326605 B2 JP 5326605B2 JP 2009018302 A JP2009018302 A JP 2009018302A JP 2009018302 A JP2009018302 A JP 2009018302A JP 5326605 B2 JP5326605 B2 JP 5326605B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- switching element
- current value
- control method
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
この発明は、絶縁形直流−直流(DC/DC)電力変換装置の高効率化が可能な電力変換装置に関する。 The present invention relates to a power converter capable of increasing the efficiency of an insulated direct current-direct current (DC / DC) power converter.
電力変換装置におけるスイッチング素子の制御方式の一般的な例として、図3に位相シフト制御方式を示す。
図3において、1〜4は、例えばMOSFET(金属酸化膜電界効果トランジスタ)からなるスイッチング素子S1〜S4である。5は直流電源、6はトランス(変圧器)、7は位相シフト制御信号生成器、8は負荷電流検出器、10〜13は整流ダイオード、14は平滑インダクタ、15は平滑コンデンサ、16は負荷である。
As a general example of the switching element control method in the power converter, FIG. 3 shows a phase shift control method.
In FIG. 3,
図4は図3に示した電力変換器の動作を説明するための各部波形図で、Gs1〜Gs4は図3のスイッチング素子S1〜S4のゲート駆動電圧波形、Vtは図3のトランス6の一次巻線電圧波形を示す。
図3の電力変換器は、スイッチング素子S1,S2を交互にオン・オフさせるととともに、素子S3,S4をスイッチング素子S1,S2に対して位相差をもって交互にオン・オフさせる。
この位相差によってトランス6の電圧時間積、すなわち負荷16に与える出力電圧を調整する。さらに、位相シフト制御方式により、ZVS(零電圧スイッチング)が行なわれ、スイッチング損失が低減される。なお、位相シフト制御方式に対して、S1とS4またはS2とS3を同時にオン・オフし、S1とS4 の制御信号とS2とS3の制御信号を交互に生成し、制御信号のパルス幅で出力電圧を調整する方式をハードスイッチング方式という。ただし、この制御方式ではZVSが成立しない。
4 is a waveform diagram for explaining the operation of the power converter shown in FIG. 3, wherein Gs1 to Gs4 are the gate drive voltage waveforms of the switching elements S1 to S4 in FIG. 3, and Vt is the primary of the
The power converter shown in FIG. 3 alternately turns on and off switching elements S1 and S2 and turns on and off elements S3 and S4 alternately with a phase difference with respect to switching elements S1 and S2.
The voltage time product of the
軽負荷または無負荷の場合には負荷電流値が小さいため、上記位相シフト方式では、例えばスイッチング素子S1がオフした直後は、スイッチング素子S1の電圧はゼロのままであり、次にスイッチング素子S2がオンしたときにスイッチング素子S1のボディ・ダイオード(図3に図示せず)に電流が流れ易くなり、逆回復するという問題が生じる。なお、この問題は例えば特許文献1でも述べられており、周知の事実である。
一方、負荷電流値が大きい場合には、スイッチング素子S1と並列にMOSFET内で生成されている寄生容量(図3に図示せず)を急速に充電し、スイッチング素子S1の電圧が上昇するので、スイッチング素子S1のボディ・ダイオードに電流が流れることはなく、逆回復も発生しない。つまり、軽負荷時または無負荷時に位相シフト制御方式を適用すると逆回復が発生し、MOSFET内部の損失が増加して、電力変換装置の効率を低下させる原因となる。
Since the load current value is small when the load is light or no load, in the above phase shift method, for example, immediately after the switching element S1 is turned off, the voltage of the switching element S1 remains zero, and then the switching element S2 When it is turned on, a current tends to flow through the body diode (not shown in FIG. 3) of the switching element S1, causing a problem of reverse recovery. This problem is also described in
On the other hand, when the load current value is large, the parasitic capacitance (not shown in FIG. 3) generated in the MOSFET in parallel with the switching element S1 is rapidly charged, and the voltage of the switching element S1 rises. No current flows through the body diode of the switching element S1, and reverse recovery does not occur. In other words, when the phase shift control method is applied at light load or no load, reverse recovery occurs, increasing the internal loss of the MOSFET, causing the efficiency of the power conversion device to decrease.
MOSFETにはその原理上、ドレイン電極とソース電極との間にボディ・ダイオードが内在しており、このボディ・ダイオードに対して順方向電流が流れているときに対向アームがオンすると、ボディ・ダイオードには逆方向の電流が流れ、これが逆回復電流となる。特に、MOSFETでは逆電流の阻止能力を回復するまでに数百ns程度の時間を要し、逆回復が発生すると損失が増大する。 In principle, a MOSFET has a body diode between the drain electrode and the source electrode. When a forward current flows through the body diode and the opposing arm turns on, the body diode , A reverse current flows, and this becomes a reverse recovery current. In particular, the MOSFET requires about several hundreds of ns to recover the reverse current blocking capability, and loss increases when reverse recovery occurs.
また、MOSFETは、ボディ・ダイオードが逆回復したときのドレイン電極−ソース電極間に印加される電圧の立ち上がりにおいて、単位時間当たりの電圧変化率、いわゆるdv/dtの最大値が規定されている。これは、dv/dtの値が規定の最大値を超過した場合に、MOSFETが破壊するおそれがあるためである。またボディ・ダイオードの逆回復動作時に逆回復電流が急激に変化すると、ドレイン−ソース間電圧が急峻に立ち上がり、ドレイン−ソース間の寄生バイポーラトランジスタが動作して、ボディ・ダイオードが破壊に至ることがある。 Further, in the MOSFET, a voltage change rate per unit time, that is, a so-called maximum value of dv / dt is defined at the rise of the voltage applied between the drain electrode and the source electrode when the body diode reversely recovers. This is because the MOSFET may be destroyed when the value of dv / dt exceeds the specified maximum value. In addition, if the reverse recovery current changes abruptly during the reverse recovery operation of the body diode, the drain-source voltage rises sharply, the drain-source parasitic bipolar transistor operates, and the body diode may be destroyed. is there.
ドレイン−ソース間のdv/dtが規定の最大値を超過しないようにするための対策としては、次の2つの方法がある。しかし、いずれの方法も電力損失が発生し、装置の効率が低下するという難点がある。
その第1は、MOSFETを駆動するゲート抵抗の抵抗値を大きくして、逆回復時の電流・電圧変化を遅くする方法である。
第2は、ドレイン−ソース間にCRスナバ回路などを挿入してdv/dtを抑制する方法である。
その他、耐量の大きいMOSFETを使用することも可能であるが、dv/dt耐量が大きなMOSFETはオン抵抗も大きいため、MOSFETの導通損失が増加するという問題が発生する。
There are the following two methods for preventing the dv / dt between the drain and the source from exceeding the specified maximum value. However, each method has a drawback in that power loss occurs and the efficiency of the apparatus decreases.
The first method is to increase the resistance value of the gate resistor that drives the MOSFET to slow the current / voltage change during reverse recovery.
The second is a method of suppressing dv / dt by inserting a CR snubber circuit or the like between the drain and source.
In addition, it is possible to use a MOSFET with a large withstand voltage, but a MOSFET with a large dv / dt tolerance has a large on-resistance, which causes a problem that the conduction loss of the MOSFET increases.
上記特許文献では、無負荷状態または軽負荷状態において、出力電圧が所望の電圧よりも増加する場合に、位相シフト制御からパルス幅制御に切り替える方法が示されている。
この方法では、一次側は常にパルス幅制御となるので、スイッチング素子の逆回復は発生しないが、通過素子数が多くなり(特に二次側の通過素子数が多い)、導通損失が増加するという問題がある。
In the above patent document, there is shown a method of switching from phase shift control to pulse width control when the output voltage increases from a desired voltage in a no-load state or a light load state.
In this method, since the primary side is always pulse width controlled, reverse recovery of the switching element does not occur, but the number of passing elements increases (especially the number of passing elements on the secondary side is large) and conduction loss increases. There's a problem.
したがって、この発明の課題は、電力変換装置素子数を増加させずに、そのスイッチング素子の電圧変化率(dv/dt)が規定の最大値を超えないようにし、導通損失を増加させない電力変換装置を提供することにある。 Accordingly, an object of the present invention is to provide a power converter that does not increase the conduction loss without increasing the number of power converter elements so that the voltage change rate (dv / dt) of the switching element does not exceed a specified maximum value. Is to provide.
このような課題を解決するため、請求項1の発明では、半導体スイッチング素子を有し、直流入力電圧を交流電圧に変換するインバータを、変圧器を介して整流ダイオードと接続して負荷に電力を供給する電力変換装置において、
前記負荷に流れる電流値が所定の電流値以下のときには、前記半導体スイッチング素子の制御方式をハードスイッチング方式とし、
前記負荷に流れる電流値が所定の電流値を超えたときには、前記半導体スイッチング素子の制御方式を位相シフト方式に切り替える切替手段を備えることを特徴とする。
In order to solve such a problem, in the invention of
When the current value flowing through the load is a predetermined current value or less, the semiconductor switching element control method is a hard switching method,
Switching means for switching the control method of the semiconductor switching element to a phase shift method when the current value flowing through the load exceeds a predetermined current value is provided.
上記請求項1の発明においては、前記切替手段は、前記負荷に流れる電流値を検出する負荷電流検出器と、
この負荷電流検出器が検出した負荷電流値の大きさによって前記半導体スイッチング素子の制御方式を決定する制御方式判定器と、
この制御方式判定器が決定した前記制御方式を受けて前記半導体スイッチング素子の制御信号を生成するスイッチング素子制御信号生成器と、を備えることができる(請求項2の発明)。
In the first aspect of the invention, the switching means includes a load current detector that detects a current value flowing through the load;
A control method determiner that determines a control method of the semiconductor switching element according to the magnitude of the load current value detected by the load current detector;
A switching element control signal generator that generates a control signal for the semiconductor switching element in response to the control method determined by the control method determiner (invention of claim 2).
この発明によれば、電力変換装置の素子数を増大させることなく、そのスイッチング素子のdv/dtが規定の最大値を超えないようにし、導通損失を増加させないようにすることが可能となる利点がもたらされる。 According to the present invention, without increasing the number of elements of the power conversion device, it is possible to prevent the dv / dt of the switching element from exceeding a specified maximum value and not to increase the conduction loss. Is brought about.
図1はこの発明の実施の形態を示す回路構成図、図2はその動作を説明するための各部波形図である。
図1において、1〜4は例えばMOSFETなどのスイッチング素子S1〜S4であるのは図3と同様であり、5〜16も同様である。従って本発明の一実施形態に係る電力変換装置の制御方式は、スイッチング素子制御信号生成器7Aと制御方式判定器9とを設けた点が特徴である。
また、図2のGs1〜Gs4は図1のスイッチング素子S1〜S4のゲート駆動電圧波形、Vs1〜Vs4はスイッチング素子S1〜S4のドレイン−ソース間電圧波形、Vtは図1のトランス6の一次巻線電圧波形である。
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention, and FIG. 2 is a waveform diagram of each part for explaining the operation thereof.
In FIG. 1, 1 to 4 are switching elements S1 to S4 such as MOSFETs as in FIG. 3, and 5 to 16 are also the same. Therefore, the control system of the power conversion device according to the embodiment of the present invention is characterized in that the switching element
Further, Gs1 to Gs4 in FIG. 2 are the gate drive voltage waveforms of the switching elements S1 to S4 in FIG. 1, Vs1 to Vs4 are the drain-source voltage waveforms of the switching elements S1 to S4, and Vt is the primary winding of the
図1のスイッチング素子S1〜S4は、図1のスイッチング素子制御信号生成器7Aから発生されるゲート信号によって駆動される。これにより直流電源5の直流電圧は、交流電圧に変換されてトランス6に入力される。トランス6の二次側交流出力はダイオード10〜13で直流に整流され、インダクタ14およびコンデンサ15からなる平滑回路で平滑され、負荷16に直流電力を供給する。ここで、図1に示す電力変換装置(DC−DCコンバータ)が図3のそれと異なる点は、出力電流値(負荷電流値)に応じて一次側スイッチング素子S1〜S4の制御方式を切り替える点にある。そのために、ここでは、トランス6の一次側電流値を負荷電流検出器8で検出し、制御方式判定器9に入力するようにしている。
The switching elements S1 to S4 in FIG. 1 are driven by gate signals generated from the switching element
図2は、負荷16に流れる電流値が所定の電流値以下であること、即ち負荷電流が軽負荷または無負荷であることを検出し、スイッチング素子S1〜S4の制御をハードスイッチング方式に切り替えた場合の、スイッチング素子の電圧波形を示している。
すなわち、期間t1ではスイッチング素子S1,S4がオンしてS1→トランス6→S4の経路で電流が流れ、トランス6の一次側巻線電圧Vtは+Edとなる。また、期間t3ではスイッチング素子S2,S3がオンしてスイッチング素子S3→トランス6→スイッチング素子S2の経路で期間t1とは逆方向の電流が流れ、トランス6の一次側巻線電圧Vtは−Edとなる。
FIG. 2 detects that the current value flowing through the
That is, in the period t1, the switching elements S1 and S4 are turned on, a current flows through a path of S1 →
無負荷の場合、期間t2およびt4においては、スイッチング素子S1〜S4の全てがオフとなっているので、トランス6の励磁電流のみがスイッチング素子S1〜S4の寄生容量を介して流れる。よって、スイッチング素子S1〜S4の電圧はEd/2まで徐々に変化する。軽負荷の場合においても、寄生容量を充電する電流が僅かなため、同様な動作となる。
負荷16に供給される電力が大きい場合、すなわち定格電流値に対する負荷電流値の割合が100%,75%,50%となる重負荷の場合には、負荷電流検出器8で検出される負荷電流値が大きい。このため制御方式判定器9は、位相シフト方式を選択するとともに、制御信号生成器7Aでは検出される電流値に応じて基準パルスの位相をずらす量を決めて、スイッチング素子S1〜S4のオン・オフ制御を行なう。
In the case of no load, since all of the switching elements S1 to S4 are off during the periods t2 and t4, only the exciting current of the
When the power supplied to the
一方、負荷16に供給される電力が小さい場合、すなわち定格電流値に対する負荷電流値の割合が10%,20%のような軽負荷または無負荷の場合には、負荷電流検出器8で検出される負荷電流値が小さい。このため制御方式判定器9は、ハードスイッチング方式を選択し、制御信号生成器7Aにその旨の信号を与える。
ハードスイッチング方式では、スイッチング素子S1〜S4(MOSFET)全てがオフ状態となる期間が長く、オフした後はスイッチング素子S1,S2およびスイッチング素子S3,S4がそれぞれ持つ寄生容量の比によって、直流電源5の電圧Edを1/2ずつ分担する。
On the other hand, when the power supplied to the
In the hard switching system, the switching elements S1 to S4 (MOSFETs) are all turned off for a long period of time. After turning off, the DC power supply 5 depends on the parasitic capacitance ratio of the switching elements S1, S2 and the switching elements S3, S4. The voltage Ed is shared by 1/2.
スイッチング素子S1〜S4の各MOSFETのドレイン−ソース間にEd/2の正の電圧が加わることにより、各MOSFETが内蔵するボディ・ダイオード(図1に図示せず)に対して逆電圧が加わった状態で維持される。よって、ボディ・ダイオードに加わる逆方向の電圧は0V以下に低下することがない。このため、ボディ・ダイオードには順電流は流れず、逆回復電流も発生しない。ただし、軽負荷時や無負荷時にハードスイッチングを行なっても、電流値が小さいのでターンオン損失およびターンオフ損失の増加はわずかである。 When a positive voltage of Ed / 2 is applied between the drain and source of each MOSFET of the switching elements S1 to S4, a reverse voltage is applied to the body diode (not shown in FIG. 1) built in each MOSFET. Maintained in a state. Therefore, the reverse voltage applied to the body diode does not drop below 0V. For this reason, no forward current flows through the body diode, and no reverse recovery current is generated. However, even if hard switching is performed at light load or no load, the increase in turn-on loss and turn-off loss is small because the current value is small.
つまり、本発明に係る電力変換装置の制御方式は、軽負荷時または無負荷時には位相シフト方式からハードスイッチング方式へと切り替えるようにしたので、位相シフト方式で発生する逆回復電流を抑制することができる。そのため本発明は、逆回復が発生せず、素子数を特に増加させることなく電力変換装置の高効率化を実現することができる。なお、本発明に係る電力変換装置の制御方式は、スイッチング素子制御信号生成器7Aや制御方式判定器9は、ハードウエア機器またはマイクロコンピュータ等を用いて適宜作成することができる。また、上述した実施形態は、負荷電流値をトランス6の一次側に流れる電流で検出したが、トランス6の二次側に流れる電流から検出してもよいことはいうまでもない。
In other words, since the control method of the power conversion device according to the present invention switches from the phase shift method to the hard switching method at light load or no load, the reverse recovery current generated by the phase shift method can be suppressed. it can. Therefore, the present invention can achieve high efficiency of the power conversion device without causing reverse recovery and without particularly increasing the number of elements. In addition, the control system of the power converter according to the present invention can be appropriately created by using the hardware device or the microcomputer as the switching element
1〜4…スイッチング素子S1〜S4、5…直流電源、6…トランス、7…位相シフト制御信号生成器、7A…スイッチング素子制御信号生成器、8…負荷電流検出器、9…制御方式判定器、10〜13…ダイオード、14…インダクタ、15…コンデンサ、16…負荷。
DESCRIPTION OF SYMBOLS 1-4 ... Switching element S1 - S4, 5 ... DC power supply, 6 ... Transformer, 7 ... Phase shift control signal generator, 7A ... Switching element control signal generator, 8 ... Load current detector, 9 ... Control
Claims (2)
前記負荷に流れる電流値が所定の電流値以下のときには、前記半導体スイッチング素子の制御方式をハードスイッチング方式とし、
前記負荷に流れる電流値が所定の電流値を超えたときには、前記半導体スイッチング素子の制御方式を位相シフト方式に切り替える切替手段を備えることを特徴とする電力変換装置。 In a power conversion device that has a semiconductor switching element and connects a DC input voltage to an AC voltage with a rectifier diode via a transformer to supply power to a load,
When the current value flowing through the load is a predetermined current value or less, the semiconductor switching element control method is a hard switching method,
A power conversion device comprising switching means for switching a control method of the semiconductor switching element to a phase shift method when a current value flowing through the load exceeds a predetermined current value.
この負荷電流検出器が検出した負荷電流値の大きさによって前記半導体スイッチング素子の制御方式を決定する制御方式判定器と、
この制御方式判定器が決定した前記制御方式を受けて前記半導体スイッチング素子の制御信号を生成するスイッチング素子制御信号生成器と
を備えることを特徴とする請求項1に記載の電力変換装置。 The switching means includes a load current detector for detecting a current value flowing through the load;
A control method determiner that determines a control method of the semiconductor switching element according to the magnitude of the load current value detected by the load current detector;
The power conversion device according to claim 1, further comprising: a switching element control signal generator that receives the control method determined by the control method determiner and generates a control signal of the semiconductor switching element.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018302A JP5326605B2 (en) | 2009-01-29 | 2009-01-29 | Power converter |
CN201010116546.5A CN101795076B (en) | 2009-01-29 | 2010-01-29 | Power converter and method for controlling power converter |
US12/696,535 US20100220500A1 (en) | 2009-01-29 | 2010-01-29 | Power converter and method for controlling power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009018302A JP5326605B2 (en) | 2009-01-29 | 2009-01-29 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178501A JP2010178501A (en) | 2010-08-12 |
JP5326605B2 true JP5326605B2 (en) | 2013-10-30 |
Family
ID=42708896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009018302A Active JP5326605B2 (en) | 2009-01-29 | 2009-01-29 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326605B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5644125B2 (en) | 2010-02-03 | 2014-12-24 | 富士電機株式会社 | Starting method of DC-DC conversion circuit |
JP5762241B2 (en) * | 2010-12-01 | 2015-08-12 | 株式会社ダイヘン | Power supply device and power supply device for arc machining |
JP5690654B2 (en) | 2011-05-25 | 2015-03-25 | 株式会社日立製作所 | DC power supply |
JP2013038876A (en) * | 2011-08-05 | 2013-02-21 | Fuji Electric Co Ltd | Dc-dc converter and battery charger |
JP6412757B2 (en) * | 2014-09-30 | 2018-10-24 | Fdk株式会社 | Power supply |
JP7175137B2 (en) * | 2018-08-27 | 2022-11-18 | ダイヤゼブラ電機株式会社 | converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002238257A (en) * | 2001-02-06 | 2002-08-23 | Toshiba Corp | Control method for resonance dc-dc converter |
JP2004040941A (en) * | 2002-07-05 | 2004-02-05 | Tdk Corp | Switching power supply device |
JP2008187813A (en) * | 2007-01-30 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | Switching power supply |
-
2009
- 2009-01-29 JP JP2009018302A patent/JP5326605B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010178501A (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
JP4824524B2 (en) | Unidirectional DC-DC converter and control method thereof | |
JP5761206B2 (en) | Resonant switching power supply | |
JP5428480B2 (en) | Power converter | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
US9780642B2 (en) | Energy recovery snubber | |
JP5991078B2 (en) | Switching power supply | |
JP5326605B2 (en) | Power converter | |
US9935547B2 (en) | System and method for a switched-mode power supply | |
WO2011050084A2 (en) | Systems and methods of synchronous rectifier control | |
US20170025969A1 (en) | Synchronous rectifier phase control to improve load efficiency | |
US20150318780A1 (en) | Bridgeless PFC Using Single Sided High Frequency Switching | |
JP5040268B2 (en) | Switching power supply | |
JP2010130708A (en) | Switching power supply device | |
JP6452231B2 (en) | Switching power supply | |
JP2013116016A (en) | Dc-dc converter | |
JP4720514B2 (en) | Current detection method in resonant converter | |
JP5986921B2 (en) | Lighting device | |
JP6395316B2 (en) | Switching power supply | |
JP6458235B2 (en) | Switching power supply | |
Wydzgowski et al. | DC-DC power converter with galium nitride gate injection transistors | |
JP5578234B2 (en) | Switching power supply device, power supply system using the same, and electronic device | |
JP5169679B2 (en) | Resonant power converter | |
JP5582361B2 (en) | Power conversion device and power supply system | |
JP6253200B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5326605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |