JP2004153179A - Semiconductor device and electronic device - Google Patents
Semiconductor device and electronic device Download PDFInfo
- Publication number
- JP2004153179A JP2004153179A JP2002318936A JP2002318936A JP2004153179A JP 2004153179 A JP2004153179 A JP 2004153179A JP 2002318936 A JP2002318936 A JP 2002318936A JP 2002318936 A JP2002318936 A JP 2002318936A JP 2004153179 A JP2004153179 A JP 2004153179A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transmission line
- frequency
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Waveguides (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置および電子装置に関し、特に、高周波信号の伝送に適用して有効な技術に関する。
【0002】
【従来の技術】
従来、高速の信号伝達手段として同軸ケーブルを採用した構造があり、PGA(Pin Grid Array) タイプの半導体パッケージ(半導体装置)において、多層配線基板の部品実装面と裏面間の厚さ方向の信号伝達経路として同軸ケーブルを用いている(例えば、特許文献1参照)。
【0003】
また、光通信機器に同軸ケーブルを用いているものもある(例えば、非特許文献1参照)。
【0004】
【特許文献1】
特開平5−167258号公報(図1)
【0005】
【非特許文献1】
花谷昌一、唐沢克嘉、山下喜市、前田稔共著「DFB−LDを用いた565Mb/s光送信器の諸特性」通信、光・電波部門全国大会、昭和61年9月3日発表(2−170頁、図2)
【0006】
【発明が解決しようとする課題】
従来、半導体パッケージに対する信号の入出力は「配線」を介して行っている。しかし、半導体パッケージに搭載される半導体チップが高周波領域で動作するようになるのに伴い、適切な配線構造設計を行わないと信号の伝播効率が低下し、高周波特性が劣化するといった問題が生じてきている。
【0007】
また、同軸ケーブルを採用したPGAタイプの半導体パッケージでは、同軸ケーブルの芯線と多層配線基板の表面配線とを直角に付き当てた状態で接合しており、芯線と表面配線とにおける芯線延在方向に直角な方向の断面積の差が大きいため、芯線と表面配線の接合部の面積が変化した箇所で信号が反射する。
【0008】
その結果、高周波特性を低下させることが問題となる。
【0009】
また、本発明者は、同軸ケーブルが接続された高周波の半導体装置を実現する構造として、高周波の半導体チップが搭載されたパッケージ基板に、その外部接続用端子としてインナリードを接続し、このインナリードと繋がるアウタリードがパッケージ基板からその平面方向に沿って外方に向かって突出した構造を検討した。
【0010】
しかしながら、パッケージ基板の平面方向に沿って基板の外方に向かってアウタリードが突出する構造では、小型化が図れないことが問題となる。
【0011】
本発明の目的は、高周波特性の品質向上を図る半導体装置および電子装置を提供することにある。
【0012】
また、本発明の目的は、小型化を図る半導体装置および電子装置を提供することにある。
【0013】
さらに、本発明のその他の目的は、薄型化を図る半導体装置および電子装置を提供することにある。
【0014】
また、本発明のその他の目的は、低価格化を図る半導体装置および電子装置を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0017】
すなわち、本発明は、表層配線が形成された配線基板と、前記配線基板に電気的に接続されて搭載された半導体チップと、前記配線基板の主面またはその反対側の裏面の何れかの面内に設けられた複数の外部接続用端子と、前記配線基板の前記表層配線に電気的に接続された伝送線路部とを有し、前記半導体チップへの信号の入力または出力のうち少なくとも何れか一方が前記伝送線路部を介して行われるものである。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0019】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0020】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0021】
さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【0022】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【0023】
また、実施の形態を説明するための全図において同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0024】
(実施の形態1)
図1は本発明の実施の形態1の高周波パッケージの構造の一例を示す断面図、図2は図1に示す高周波パッケージが組み込まれる光モジュールの構造の一例を示す外観斜視図、図3は図2に示す光モジュールの構造を示す断面図、図4は図2に示す光モジュールに組み込まれる部品の配置の一例を示す平面図、図5は図2に示す光モジュールに組み込まれる部品の配置の一例を示す断面図、図6は変形例の高周波パッケージの構造を示す断面図、図7は図1に示す高周波パッケージの配線基板におけるマイクロストリップ線路の構造の一例を示す部分平面図、図8は図7に示すマイクロストリップ線路の構造を示す部分断面図、図9は図1に示す高周波パッケージの配線基板における変形例のマイクロストリップ線路の構造を示す部分平面図、図10は図9に示す変形例のマイクロストリップ線路の構造を示す部分断面図、図11は変形例の高周波パッケージの構造を示す斜視図と断面図、図12は図1に示す高周波パッケージのキャップ装着構造の一例を示す断面図、図13は図12に示すキャップ装着構造の平面図、図14は図13のA−A線に沿って切断した断面図、図15は図13に示すキャップ装着構造の底面図、図16は図12に示すキャップ装着構造における表層配線とキャップの位置関係の一例を示す平面図、図17は図14のC矢視から眺めたキャップの構造を示す底面図、図18は図17に示すキャップの構造を示す側面図、図19は図17に示すキャップの構造を示す断面図と角部の拡大部分断面図、図20は図13のA−A線に沿って切断した拡大部分断面図、図21は図13のB−B線に沿って切断した拡大部分断面図、図22は図12に示すキャップ装着構造における表層配線とキャップの開口部の位置関係の一例を示す拡大部分平面図、図23は変形例の高周波パッケージの構造を示す断面図、図24は図12に示すキャップに放熱部材を取り付けた構造の一例を示す拡大部分断面図、図25、図26および図27はそれぞれ変形例の高周波パッケージの構造を示す断面図、図28は実施の形態1の変形例の高周波パッケージの構造を示す平面図、図29は図28に示す高周波パッケージの断面図、図30、図31および図32はそれぞれ本発明の実施の形態1の変形例の高周波パッケージの構造を示す平面図、図33は実施の形態1の変形例の高周波パッケージの構造を示す平面図、図34は図33に示す高周波パッケージの断面図、図35は実施の形態1の変形例の高周波パッケージの構造を示す平面図、図36は図35に示す高周波パッケージの断面図、図37は実施の形態1の変形例の高周波パッケージの構造を示す平面図、図38は図37に示す高周波パッケージの断面図である。
【0025】
図1に示す本実施の形態1の半導体装置は、光通信IC(Integrated Circuit)を搭載した半導体パッケージであり、例えば、40Gbpsの高速伝送を行うことが可能な高周波パッケージ1である。なお、高周波パッケージ1は、図2、図3に示す光モジュール(半導体モジュール装置などの電子装置)14に搭載されており、高周波側の信号伝達用として同軸ケーブル7を有している。
【0026】
ここで、本実施の形態1の同軸ケーブル7は伝送線路の一例である。なお、前記伝送線路は、同軸ケーブル7やマイクロストリップライン、フィーダ・ケーブルなどの高周波電力を伝送するための配線路のことである。一般的な配線は、高周波・低周波に係わらず電力を伝送するための線路であり、入力部と出力部が電気的に接続されているが、電力が伝送される際の特性について考慮されているとは限らない。したがって、低周波電力は伝送しても、高周波電力は伝送しない(出力がゼロ)場合もある。
【0027】
これに対し、前記伝送線路は、電力が途中で減衰したり、反射したりして著しく出力が減少することなく効率良く伝播するように、配線形状および配線を含む周辺の導電体形状・配置、絶縁層材料、絶縁層厚み・構造を設計した線路である。
【0028】
本実施の形態1の高周波パッケージ1の構成は、信号用表層配線(表層配線)4cと、この信号用表層配線4cと絶縁層4eを介して内部に形成されたGND層(接地導体層)4fとからなるマイクロストリップ線路4gを有するチップキャリアであるパッケージ基板(配線基板)4と、パッケージ基板4の主面4aに複数の半田バンプ電極5を介してフリップチップ接続によって電気的に接続されて搭載された高周波の半導体チップ2と、信号用表層配線4cに芯線7aが電気的に接続された同軸ケーブル7と、半導体チップ2の主面2aとパッケージ基板4の主面4aとの間に流し込まれてフリップチップ接続部を保護するアンダーフィル樹脂6と、パッケージ基板4の主面4aと反対側の裏面4b内に配置された複数の外部接続用端子であるボール電極3とからなる。
【0029】
すなわち、高周波パッケージ1は、同軸ケーブル7からの高周波(例えば、40Gbps)の信号をパッケージ基板4の信号用表層配線4cを介して半田バンプ電極5を伝わって直接に半導体チップ2に入れるものであり、高周波の信号をパッケージ基板4の表層の全てマイクロストリップラインのみで伝達可能な構造を備えている。
【0030】
したがって、高周波信号を、ビアによる配線などを介さずにパッケージ基板4の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することが可能になる。
【0031】
すなわち、ビア(スルーホールも含む)は、伝送線路ではなく配線である。前記伝送線路では電力の効率のよい伝播を実現するために、特性インピーダンスが所望の値になるように、配線幅や層間絶縁膜厚み、隣接パターンとのスペース、材料物性値等をパラメータとして設計を行う。しかし、ビア部分では、ビアのパターンと層間の導体が垂直であること、同軸構造とすることが難しいことから、所望の特性インピーダンスを得るための設計が困難である。したがって、ビア部分で電力の損失が発生しやすい。
【0032】
これらのことから特開平5−167258号公報に記載された同軸ケーブルの芯線とバンプパッドとの接続部分近傍を前記ビア形状として接続する技術では、前記接続部分で特性インピーダンスの不整合が起こっており、さらに同軸ケーブルを基板内にその厚さ方向に埋め込もうとすると、基板にドリル等で孔を形成し、この孔に同軸ケーブルを差し込んで位置決めを行い、バンプパッドと芯線との接続を行ってから孔を埋めるというような製造プロセスが必要と思われる。この構造は、一般的配線基板の製造プロセスに比べてプロセス数が増加し、またケーブル接続・埋め込みという難しい技術が伴うため、コストアップにつながる。
【0033】
これに対して、本実施の形態1では既存の技術で配線基板を製造可能なため、コストアップにはならない。
【0034】
なお、本実施の形態1の信号用表層配線4cやGND用表層配線4hなどの表層配線は、例えば、銅などによって形成され、パッケージ基板4の主面4a側で最も上層に配置された配線のことであり、主面4aの表面に露出していてもよく、あるいは非導電性の薄膜などでコーティングされていてもよい。
【0035】
また、40Gbpsなどの高速伝送を行う場合には、マイクロストリップ線路4gの信号用表層配線4cは最短にすることが好ましい。したがって、パッケージ基板4の半導体チップ2と接続する複数の半田バンプ電極5のうち、半導体チップ2の中央から同軸ケーブル7(同軸コネクタ11)寄りに配置された半田バンプ電極5が信号用表層配線4cと接続されている。
【0036】
好ましくは、複数の半田バンプ電極5のうち、最外周に配置された半田バンプ電極5の何れかが信号用表層配線4cと接続されている。
【0037】
これにより、高周波の周波数特性の損失を最小限に抑えた高速信号伝達を実現できるとともに、マイクロストリップ線路4gにノイズがのることを低減できるため、高周波特性の低下も抑えることができる。
【0038】
また、高周波パッケージ1では、外部接続用端子として設けられた複数のボール電極(バンプ電極)3がパッケージ基板4の裏面4bにアレイ状に配置されており、したがって、高周波パッケージ1は、ボールグリッドアレイ型の半導体パッケージである。
【0039】
これにより、アウタリードがパッケージ基板4から外方に向かって突出したアウタリード突出型高周波パッケージに比較してパッケージの小型化を図ることができる。
【0040】
なお、マイクロストリップ線路4gは、信号用表層配線4cと内部のGND層4fとの間の絶縁層4eにおいて電磁波として高周波の信号を伝えるものであるが、パッケージ基板4の表層においては、図7に示すように、絶縁部を介して信号用表層配線4cの両側に配置されたGND用表層配線(接地用表層配線)4hともマイクロストリップ線路4gを形成している。
【0041】
また、高周波パッケージ1では、パッケージ基板4に、その外周部に沿ったフレーム部材8が取り付けられ、さらにフレーム部材8には同軸ケーブル7と嵌合する同軸コネクタ(中継部材)11がガラスビーズ12とともに設けられている。そこで、同軸コネクタ11には同軸ケーブル7が嵌合され、この同軸ケーブル7の芯線7aがガラスビーズ12の芯線12aと接続され、前記芯線12aがパッケージ基板4の信号用表層配線4cに半田接続31されている(導電性樹脂などによって接続されていてもよい)。
【0042】
なお、同軸コネクタ11の直径は、例えば、10mm程度である。
【0043】
また、パッケージ基板4は、例えば、ガラス入りセラミックなどによって形成された基板であり、その厚さは、例えば、1mm程度のものであり、その内部にはGND層4f以外に、フリップチップ接続の半田バンプ電極5とこれに対応した外部接続用端子であるボール電極3とを接続する信号線である内部信号配線4dが形成されている。
【0044】
また、このような構造の高周波パッケージ1は、図2に示すような光モジュール(半導体モジュール装置)14などに組み込まれ、そのモジュール基板(中継部材)13に搭載される。
【0045】
ここで、光モジュール14の構造について説明する。
【0046】
図2〜図5に示す光モジュール14は、高速光通信用のモジュールであり、例えば、通信ネットワーク基地局の通信システム装置などに搭載されるモジュール製品である。
【0047】
本実施の形態1の光モジュール14は、図2に示すように、その大きさが、例えば、L(100〜200mm)×M(60〜150mm)であり、図3に示すように、高さ(T)が10〜25mmであるが、光モジュール14の大きさや高さはこれらの数値に限定されるものではない。
【0048】
本実施の形態1の高周波パッケージ1は、光モジュール14のモジュール基板13上に搭載され、このモジュール基板13ごとモジュールケース15によって覆われている。モジュールケース15の表面には複数のフィン16が並んで形成されており、フィン16が風18を受けることにより、光モジュール14の放熱性を向上できる。
【0049】
なお、光モジュール14の外部端子は、モジュール基板13に取り付けられたモジュールコネクタ17であり、その一部がモジュールケース15の裏面側に露出している。
【0050】
図4、図5に示すように光モジュール14では、入力から入った高周波の光信号は、光電変換器20によって電気信号に変換され、さらに、この電気信号は、アンプ素子19を介して入力側の高周波の半導体チップ2にパッケージ基板4のマイクロストリップ線路4gを通って入った後、低周波信号に変わって図1に示すパッケージ基板4の内部信号配線4d、半田バンプ電極5、モジュール基板13およびモジュールコネクタ17を経て光モジュール14の外部に送られる。
【0051】
一方、モジュールコネクタ17側から入力された信号は、その逆の経路を通って出力として送られる。
【0052】
なお、図4では、高周波の半導体チップ2が入力側と出力側とで、2つ設けられている場合を示しているが、入力側と出力側とを1つの半導体チップ2内に組み込むことも可能である。
【0053】
また、図4では、入力および出力の信号の流れを示す矢印において実線で示された矢印は、光ファイバによる光信号の伝達を示し、点線で示された矢印は、同軸ケーブル7またはマイクロストリップ線路4gによる電気信号の伝達を示している。
【0054】
次に、図6は、高周波パッケージ1の変形例を示したものであり、同軸ケーブル7の芯線7aがパッケージ基板4の信号用表層配線4cに直接半田などで接続されている。
【0055】
すなわち、同軸コネクタ11を使わずに同軸ケーブル7がパッケージ基板4に半田などによって直付けされているものである。
【0056】
この場合、パッケージ基板4の端部に、同軸ケーブル7を配置する段差4kを設けるとともに、この段差4kの表面にGND用表層配線4hを設け、段差4kに同軸ケーブル7を配置した際に、同軸ケーブル7の芯線7aを覆うシールド(GND)7bと段差4kのGND用表層配線4hとを半田などによって電気的に接続する。
【0057】
このようにパッケージ基板4に対して同軸ケーブル7を直付けすることにより、高価で、かつ直径が比較的大きな同軸コネクタ11を使用しないため、高周波パッケージ1の薄型化を図ることができるとともに、低コスト化を図ることができる。
【0058】
次に、図7〜図10を用いて、パッケージ基板4における内層のGND層4fの好ましい形状について説明する。
【0059】
まず、図7および図8は、マイクロストリップ線路4gによるマイクロストリップライン構造21において、基板内部のGND層4fがパッケージ基板4の端部まで延在している場合であり、同軸ケーブル7による同軸構造22とマイクロストリップライン構造21とが接続した構造となっている場合である。
【0060】
この場合、パッケージ外部との入出力高速信号は、同軸ケーブル7とパッケージ基板4の信号用表層配線4cと半導体チップ2の経路を通る。この時、同軸ケーブル7の芯線7aは、パッケージ基板4の信号用表層配線4cに接続されており、同軸ケーブル7のGNDであるシールド7bは、パッケージ基板4のGND用表層配線4hに接続されている。
【0061】
また、同軸ケーブル7の支持のためのフレーム部材8がパッケージ基板4上に固着される場合があり、さらに、このフレーム部材8と同軸ケーブル7のシールド7bあるいはパッケージ基板4のGND用表層配線4hが接続される場合がある。なお、図8に示すように、GND用表層配線4hと内層のGND層4fとはビア配線4iによって接続されている。
【0062】
そこで、GNDのL(インダクタンス)を小さくするようにパッケージ基板4上の信号用表層配線4cを全ての領域でマイクロストリップライン構造21にするためには、GND層4fを基板端部で露出させて同軸ケーブル7のシールド7bまたはフレーム部材8のGNDに接続するか、またはGND用表層配線4hと内層のGND層4fとを接続するビア配線4iを基板端部に形成し、基板切断時にこのビア配線4iを切断して露出させて同軸ケーブル7やフレーム部材8のGNDに接続するなどしなければならない。
【0063】
しかし、これらの技術は、パッケージ基板4の表層・内層配線の位置決めに高い精度が要求されるとともに、配線にCuなどのねばりのある材料を使用した場合、配線のダレの原因に繋がることや、製造上困難になることが懸念される。
【0064】
これに対して、図9および図10に示す構造は、複数のビア配線4iのうち、最外周のビア配線4iと同軸ケーブル7との間の領域に信号用表層配線4cとGND用表層配線4hとを同一の平面(主面4a)に配置したコプレーナ線路23aが形成されたものであり、同軸ケーブル7とパッケージ基板4のマイクロストリップ線路4gとがコプレーナ線路23aを介して接続されている。
【0065】
すなわち、パッケージ基板4の端部近傍である最外周のビア配線4iより外側の領域をコプレーナ構造23とするものであり、同軸構造22とコプレーナ構造23とマイクロストリップライン構造21とが接続されている。
【0066】
これにより、GNDのインダクタンスを小さくすることができる。
【0067】
さらに、コプレーナ構造23の領域での特性インピーダンス整合のため、図9に示すように信号用表層配線4cとGND用表層配線4hとの間の距離を近づけている。なお、ビア配線4iと内層のGND層4fとの位置ずれ精度は、従来と同等であり(例えば、50μm程度)、また、新規な技術を必要としないため、コストアップは防ぐことができる。
【0068】
したがって、同軸構造22とコプレーナ構造23とマイクロストリップライン構造21とを接続することにより、高周波信号の損失を少なくして高速信号経路の特性インピーダンスを目標値に近づけることができる。
【0069】
さらに、表層の信号用表層配線4cとGND用表層配線4hとの間の距離を近づけることにより、特性インピーダンスをより一層目標値に近づけることができる。
【0070】
その結果、高速信号特性の劣化を抑えることができ、高周波パッケージ1の電気的特性向上をコストを上げることなく実現できる。
【0071】
次に、図11に示す変形例の高周波パッケージ1について説明する。
【0072】
図11に示す高周波パッケージ1は、同軸ケーブル7とパッケージ基板4のマイクロストリップ線路4gの中継部材として板状部材である薄型同軸コネクタ24を用いたものである。
【0073】
薄型同軸コネクタ24は、信号用表層配線(表層配線)24aとこれの両側に絶縁部を介して形成されたGND線(接地配線)24bとからなるマイクロストリップ線路24cを有しており、したがって、高周波パッケージ1では、パッケージ基板4のマイクロストリップ線路4gの信号用表層配線24aと同軸ケーブル7の芯線7aとが薄型同軸コネクタ24のマイクロストリップ線路24cの信号用表層配線24aを介して電気的に接続されている。
【0074】
すなわち、段差24dを付けた薄いセラミック板などの上段表面に信号用表層配線24aと、その両側にGND線24bとを設け、また、下段にはGND線24bのみを設け、上段と下段のGND線24bが表面または内層ビアなどによって接続されている。
【0075】
そして、下段に同軸ケーブル7を搭載し、先端の芯線7aを上段の信号用表層配線24aにのせ、同軸ケーブル7のシールド7bとセラミック板の上下段のGND線24bとを半田などで接続し、さらに、同軸ケーブル7の芯線7aと上段の信号用表層配線24aとを同様に半田などで接続する。
【0076】
その後、セラミック板の表層配線とパッケージ基板4の表層配線とを対向させ、相互の配線を半田もしくは導電性樹脂などで接続する。あるいは、金(Au)−金(Au)圧着接続を行ってもよいし、セラミック板とパッケージ基板4とを密着固定してもよい。
【0077】
このように、中継部材として板状部材である薄型同軸コネクタ24を用いることにより、高周波パッケージ1の薄型化を図ることができる。
【0078】
さらに、同軸ケーブル7の取り扱いが容易になり、コネクタリペアが可能になる。また、薄型同軸コネクタ24は、同軸ケーブル7の両端に取り付けてもよいし、一端を薄型同軸コネクタ24とし、他端を図1に示すような同軸コネクタ11にすることなども可能となり、同軸ケーブル7に対して異なった形状のコネクタを取り付けることが可能になる。あるいは、一端を薄型同軸コネクタ24とし、他端をケーブル端を露出させてもよい。
【0079】
なお、薄型同軸コネクタ24が取り付けられた同軸ケーブル7は、同軸ケーブル7のみで供給することも可能であり、図11に示すような薄型同軸コネクタ24が取り付けられた高周波パッケージ1として供給してもよい。
【0080】
次に、図12に示す変形例の高周波パッケージ1について説明する。
【0081】
まず、図12に示す高周波パッケージ1では、複数の外部接続用端子のボール電極3のうち、図15に示すように最外周の4つの角部にサポートボール3aが設けられている。
【0082】
これは、同軸コネクタ11の重量が重いことにより、高周波パッケージ1をモジュール基板13などの実装基板に搭載する際に、ボール電極3が潰れて隣接するボール電極3間で電気的ショートが起こるという問題に対するものであり、最外周の4つの角部にサポートボール3aが設けられていることにより、ボール電極3の溶融時に、角部のサポートボール3aがパッケージ基板4を支持してボール電極3の潰れによる電気的ショートの発生を防ぐことができる。
【0083】
なお、サポートボール3aは、例えば、高融点半田、樹脂またはセラミックなどによって形成されるものである。
【0084】
また、図12に示す高周波パッケージ1は、半導体チップ2の主面2aと反対側の背面2bに放熱部材であるキャップ9が熱伝導性接着剤10を介して取り付けられているものである。
【0085】
すなわち、高周波の半導体チップ2は、その駆動時に高発熱となることがあるため、その背面2bに放熱用のキャップ9または熱拡散板あるいは放熱フィンなどを取り付けることにより、半導体チップ2の放熱性を高めるとともに、高周波パッケージ1の放熱性も向上させて電気的特性の劣化を防ぐことができる。
【0086】
ここで、パッケージ基板4に対するキャップ9の配置位置について説明する。図12〜図14に示すようにキャップ9は、半導体チップ2を覆うように半導体チップ2の背面2bに熱伝導性接着剤10などを介して取り付けられており、その際、図16や図20に示すように信号用表層配線4cおよびGND用表層配線4hなどの表層配線(マイクロストリップ線路4g)上にも配置されている方が好ましい。
【0087】
すなわち、表層のマイクロストリップ線路4gに外部電磁波などによるノイズがのらないようにするため、マイクロストリップ線路4g上をキャップ9が覆っている方が好ましい。
【0088】
したがって、外部からの電磁波の進入を阻止するように、半導体チップ2と表層配線とをある程度覆っている方が好ましい。ただし、キャップ9と、信号用表層配線4cおよびGND用表層配線4hなどの表層配線とは、必ず絶縁されていなければならない。
【0089】
そこで、本実施の形態1のパッケージ基板4では、図17に示すように、キャップ9の表層配線上の脚部9bに開口部(肉逃げ部)9aが形成されており、キャップ9の脚部9bと表層配線とが接触しないようなキャップ形状になっている。
【0090】
なお、図20および図22は、キャップ9の脚部9bの開口部9aと、パッケージ基板4の信号用表層配線4cおよびGND用表層配線4hとの位置関係の詳細を示したものである。すなわち、キャップ9の脚部9bは、信号用表層配線4cおよびGND用表層配線4hと接触しないようにGND用表層配線4hの両脇の外側の箇所まで開口部9aとして開口している。
【0091】
さらに、パッケージ基板4の表層配線である信号用表層配線4cの同軸ケーブル7との接続領域以外の箇所は、図20に示すように樹脂などからなる絶縁性の薄膜(非導電性の薄膜)であるソルダレジスト4jによって被覆されている(GND用表層配線4hも同じ)。このソルダレジスト4jは、絶縁の機能とともに同軸ケーブル7の半田接続31のための半田の流れ止めの機能も有している。
【0092】
したがって、表層配線に対して、キャップ9の肉逃げ部である開口部9aと絶縁性の薄膜であるソルダレジスト4jとが形成されているため、表層配線とキャップ9とが接触することは防げる。
【0093】
なお、キャップ9には、図17および図18に示すように、角部および側部などにも表層配線と接触しないような肉逃げ部である切り欠き部9cが形成されている。
【0094】
また、キャップ9は、シールド効果も必要とするため、図19に示すように、銅合金などからなる基材9dの表面全体がクロム系の導電膜9eによって被覆され、さらに、その外側の面のみが、他の部品などとの電気的ショートを防止するように非導電膜9fによって覆われている。
【0095】
このようなキャップ9が、図21および図22に示すように、パッケージ基板4の主面4aに形成された信号用表層配線4cおよびGND用表層配線4hと同一の層に取り付けられている。なお、半田バンプ電極5の下地電極の層とも同一の層である。
【0096】
また、キャップ9の脚部9bの開口部9aが形成されていない箇所は、図21に示すように前記シールド効果を高めるために、脚部9bが導電材25を介してパッケージ基板4の内部の電源(もしくはGND層4f)とビア配線4iを介して接続されており、キャップ9自体がパッケージ基板4の内部の電源層(またはGND層4fおよびGND用表層配線4h)と電気的に接続されている。
【0097】
これにより、高周波信号の半田バンプ電極5の周囲がGND電位で囲まれた状態となり、キャップ9によるシールド効果を高めることができる。
【0098】
また、高周波信号の半田バンプ電極5すなわち信号用表層配線4cと接続される半田バンプ電極5は、図22に示すように、最外周の半田バンプ電極5列の辺のほぼ中央部に配置された半田バンプ電極5とすることが好ましく、この半田バンプ電極5と信号用表層配線4cを介して接続される同軸コネクタ11も辺のほぼ中央部に配置することが好ましい。
【0099】
これによって、マイクロストリップ線路4gを最短にすることができ、高周波の周波数特性の損失を最小限に抑えた高速信号伝達を実現できるとともに、マイクロストリップ線路4gにノイズがのることも低減できる。
【0100】
次に、図23に示す変形例の高周波パッケージ1は、図11に示す薄型同軸コネクタ24を使用した高周波パッケージ1にキャップ9を取り付けた構造のものであり、図23に示す高周波パッケージ1によれば、高周波パッケージ1の薄型化と放熱性の両者を向上させることができる。
【0101】
また、図24に示す変形例の高周波パッケージ1は、半導体チップ2の背面2bに取り付けられたキャップ9の表面に、さらに熱伝導性接着剤10を介して放熱ブロック(放熱部材)26を取り付けたものであり、高周波パッケージ1の放熱性をさらに向上できる。
【0102】
また、図25に示す変形例の高周波パッケージ1は、半導体チップ2に加えてさらに第2の半導体チップ27をパッケージ基板4上に搭載した構造を示したものであり、両チップを覆うキャップ9が取り付けられている。
【0103】
ここでは、同軸ケーブル7と表層のマイクロストリップ線路4gを介して接続された半導体チップ2から第2の半導体チップ27に対して、パッケージ基板4の内部信号配線4dを介して信号が入力され、さらに、第2の半導体チップ27の半田バンプ電極5から内部信号配線4dを介して外部接続用端子であるボール電極3に信号が伝達される。
【0104】
また、図26および図27に示す変形例の高周波パッケージ1は、両者ともフレーム部材8にバランサ28が取り付けられたものである。バランサ28は、高周波パッケージ1の基板実装時に、高周波パッケージ1が傾かないようにパッケージ重心を調整する働きをする。
【0105】
図26は、ネジ部材29を介してバランサ28をフレーム部材8に固定したものであり、また、図27は、バランサ28に溝を形成し、この溝をフレーム部材8に嵌合させてバランサ28をフレーム部材8取り付けた構造のものである。
【0106】
したがって、図26および図27の高周波パッケージ1では、その基板実装時に、高周波パッケージ1が傾かないようにバランサ28によってパッケージ重心を調整している。
【0107】
次に、パッケージ基板4と半導体チップ2の配置位置について説明する。
【0108】
高周波パッケージ1では、半導体チップ2は、パッケージ基板4上でなるべく同軸ケーブル7に近い領域に配置することが好ましい。
【0109】
すなわち、パッケージ基板4の表層のマイクロストリップ線路4gを介して高周波の信号を同軸ケーブル7から半導体チップ2に伝達する際に、マイクロストリップ線路4gの経路が長いとノイズがのって高周波特性が低下するため、これを防ぐために半導体チップ2をパッケージ基板4の中央部より同軸ケーブル7寄りに片寄らせて配置することが好ましく、できる限り同軸ケーブル7の近くに配置する。
【0110】
これにより、マイクロストリップ線路4gの長さを短くすることができ、ノイズがのって高周波特性が低下することを抑えられる。
【0111】
図13に示す高周波パッケージ1は、1つの半導体チップ2がパッケージ基板4に搭載されている場合であり、半導体チップ2はパッケージ基板4の中央部より同軸コネクタ11寄りに配置されており、この同軸コネクタ11に同軸ケーブル7を嵌合することにより、半導体チップ2は中央部より同軸ケーブル7寄りに配置されていることになる。
【0112】
図28と図29は、高周波の半導体チップ2と低周波の第2の半導体チップ27がパッケージ基板4に搭載されている場合であり、高周波の半導体チップ2は、パッケージ基板4の中央部より同軸コネクタ11寄りに配置されているとともに、低周波の第2の半導体チップ27より同軸コネクタ11寄りに配置されており、さらに、片方の半導体チップ2に対して2つの同軸コネクタ11が対応して取り付けられているものである。
【0113】
図30は、図28の構造に対する変形例であり、2つの同軸コネクタ11の配置組み合わせを変えたものである。
【0114】
図31と図32は、それぞれパッケージ基板4に1つの半導体チップ2が搭載されている場合であり、図31は同一の辺に2つの同軸コネクタ11が設けられている場合であり、半導体チップ2は中央部より同軸コネクタ11寄りに配置されている。
【0115】
また、図32も、半導体チップ2は中央部より同軸コネクタ11寄りに配置されているが、2つの同軸コネクタ11が対向する2つの辺にそれぞれ向かい合って対称に配置されている。
【0116】
図33、図34の高周波パッケージ1は、1つの半導体チップ2が中央部より同軸コネクタ11寄りに配置されており、これに対応して最も近い辺に同軸コネクタ11が設けられている。さらに、パッケージ基板4の主面4a上の半導体チップ2の周囲には複数のチップコンデンサ30が搭載されている。
【0117】
すなわち、半導体チップ2を中央部より同軸コネクタ11寄りに配置しているため、半導体チップ2のわきの反対側の空きスペースに複数のチップコンデンサ30などを搭載することができる。
【0118】
これに対して、図35、図36に示す高周波パッケージ1は、1つの半導体チップ2が中央部より同軸コネクタ11寄りに配置されているとともに、パッケージ基板4の裏面4bのチップ対応領域に複数のチップコンデンサ30を搭載している場合であり、また、図37、図38に示す高周波パッケージ1は、1つの半導体チップ2が中央部より同軸コネクタ11寄りに配置されているとともに、パッケージ基板4の裏面4bのチップ対応領域に形成されたキャビティである凹部4lに複数のチップコンデンサ30が搭載されている。
【0119】
図28〜図38に示す何れの高周波パッケージ1であっても、その小型化、薄型化および低コスト化を図ることができる。
【0120】
(実施の形態2)
図39は本発明の実施の形態2の半導体装置(高周波パッケージ)の構造を示す断面図、図40および図41はそれぞれ本発明の実施の形態2の変形例の高周波パッケージの構造を示す断面図、図42は図41に示す高周波パッケージの組み立てにおけるキャップ装着状態の一例を示す断面図、図43は図41に示す高周波パッケージの組み立てにおける補助基板と同軸ケーブルの接続状態の一例を示す部分断面図、図44は図41に示す高周波パッケージの組み立てにおけるテスティング状態の一例を示す部分断面図、図45は図41に示す高周波パッケージの組み立て完了後の構造の一例を示す部分断面図である。
【0121】
本実施の形態2の図39に示す半導体装置は、実施の形態1の高周波パッケージ1と同様に、同軸ケーブル7を有した光通信用の高周波の半導体パッケージであるが、実施の形態1で説明したような同軸ケーブル7が同軸コネクタ11を介して取り付けられたり、あるいは同軸ケーブル7が直付けでチップキャリアであるパッケージ基板4に取り付けられるのではなく、同軸ケーブル7が図2に示す光モジュール14(半導体モジュール装置)のモジュール基板13に接続され、このモジュール基板13がパッケージ基板4と突起電極を介して接続される構造のものである。
【0122】
したがって、同軸ケーブル7からパッケージ基板4に対して高周波の信号を伝達する際の中継部材としてモジュール基板13を用いるものであり、モジュール基板13にも、その主面13aの表層に、信号用表層配線(表層配線)13cと、この信号用表層配線13cと絶縁層13eを介して内部に形成されたGND層(接地導体層)13fとからなるマイクロストリップ線路13gが形成されている。
【0123】
そこで、パッケージ基板4のマイクロストリップ線路4gの信号用表層配線4cと同軸ケーブル7の芯線7aとがモジュール基板13のマイクロストリップ線路13gの信号用表層配線13cを介して接続されている。
【0124】
すなわち、パッケージ基板4のフリップチップ接続側の主面4aに外部接続用端子である薄型ボール電極34が形成されているため、パッケージ基板4の主面4aとモジュール基板13の主面13aとを対向させて配置することにより、半田などからなる薄型ボール電極34を介してパッケージ基板4の信号用表層配線4cとモジュール基板13の信号用表層配線13cとを接続することができ、これによって、半田の薄型ボール電極34を介してパッケージ基板4のマイクロストリップ線路4gとモジュール基板13のマイクロストリップ線路13gとが接続されている。
【0125】
したがって、実施の形態2の高周波パッケージ1も、同軸ケーブル7からの高周波(例えば、40Gbps)の信号をモジュール基板13の信号用表層配線13cを介し、かつ薄型ボール電極34を介して直接半導体チップ2に入れることができ、高周波の信号をモジュール基板13を介してパッケージ基板4の表層の全てマイクロストリップラインのみで伝達可能である。
【0126】
これにより、実施の形態1の高周波パッケージ1と同様に、高周波信号を、ビアによる配線などを介さずにモジュール基板13およびパッケージ基板4の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することができる。
【0127】
なお、低周波側の信号は、パッケージ基板4の内部信号配線4dを通って、薄型ボール電極34を介してモジュール基板13の内部信号配線13dを通って外部に送られる。
【0128】
また、半導体チップ2はパッケージ基板4にフリップチップ接続された状態で、モジュール基板13の開口部13hに配置され、さらに、半導体チップ2の背面2bには熱伝導性接着剤10を介して放熱ブロック(放熱部材)26が取り付けられており、したがって、モジュール基板13の裏面13b側には放熱ブロック26が配置されている。
【0129】
本実施の形態2の高周波パッケージ1では、同軸ケーブル7をパッケージ基板4に直付けせずに同軸ケーブル7とパッケージ基板4との間にモジュール基板13を介在させる構造であるため、ICメーカでは、パッケージ基板4に半導体チップ2をフリップチップ接続した構造体を製品として扱うことができる。
【0130】
この場合、同軸ケーブル7はユーザ側でモジュール基板13に接続することになり、さらに、ユーザ側でパッケージ基板4とモジュール基板13との接続を薄型ボール電極34を介して行って高周波パッケージ1を組み立てる。
【0131】
このように中継部材としてモジュール基板13を用いた高周波パッケージ1では、半導体チップ2が搭載されたパッケージ基板4と、同軸ケーブル7を接続したモジュール基板13とを別々に組み立てた後に両者を接続するため、それぞれの歩留りの切り分けを行うことができる。
【0132】
すなわち、半導体チップ2の組み立て体と、同軸ケーブル7の組み立て体とでそれぞれ歩留りリスクを分けることができ、両組み立て体を接続した後の構造体の歩留りを向上できる。
【0133】
また、モジュール基板13を用いた高周波パッケージ1では、高価な同軸コネクタ11を使用しないため、高周波パッケージ1の低コスト化を図ることができ、かつ薄型化を図ることができる。
【0134】
さらに、パッケージ基板4のフリップチップ接続側の主面4aに全ての外部接続用端子が設けられているため、40Gbpsの高周波の半導体チップ2の選別の際に、選別テストを容易に行うことができる。
【0135】
すなわち、パッケージ基板4の片側の面(主面4a)に高周波と低周波の全ての外部接続用端子が設けられているため、選別テストの際にプローブ針を接触させることが容易になり、複雑な形状の治具を用いることなくテストを行うことができる。
【0136】
その結果、テスト時間を短縮することができる。
【0137】
なお、図40に示す変形例の高周波パッケージ1は、半導体チップ2の背面2bに、まず熱伝導性接着剤10を介してキャップ9が取り付けられ、さらに、このキャップ9の表面に熱伝導性接着剤10を介して放熱ブロック26が取り付けられたものである。
【0138】
この場合、キャップ9には、キャップ9と信号用表層配線4cなどの表層配線とを絶縁する開口部(肉逃げ部)9aが形成されている。
【0139】
さらに、図40に示す高周波パッケージ1は、キャップ9のみでなくこのキャップ9に放熱ブロック26が設けられていることにより、高周波パッケージ1の放熱性をさらに高めることができ、高周波特性の劣化を防ぐことができる。
【0140】
次に、図41に示す変形例の高周波パッケージ1は、同軸ケーブル7とパッケージ基板4の信号用表層配線4cとを接続する中継部材が、第2パッケージ基板である補助基板32の場合であり、この補助基板32には、その主面32aの表層に、信号用表層配線(表層配線)32cと、この信号用表層配線32cと絶縁層32eを介して内部に形成されたGND層(接地導体層)32fとからなるマイクロストリップ線路32gが形成されている。
【0141】
そこで、パッケージ基板4のマイクロストリップ線路4gの信号用表層配線4cと同軸ケーブル7の芯線7aとが補助基板32のマイクロストリップ線路32gの信号用表層配線32cを介して接続されている。
【0142】
すなわち、パッケージ基板4のフリップチップ接続側の主面4aに外部接続用端子である薄型ボール電極34が形成されており、パッケージ基板4の主面4aと補助基板32の主面32aとを対向させて配置することにより、半田などからなる薄型ボール電極34を介してパッケージ基板4の信号用表層配線4cと補助基板32の信号用表層配線32cとを接続することができ、これによって、半田の薄型ボール電極34を介してパッケージ基板4のマイクロストリップ線路4gと補助基板32のマイクロストリップ線路32gとが接続されている。
【0143】
したがって、図41に示す変形例の高周波パッケージ1も、同軸ケーブル7からの高周波(例えば、40Gbps)の信号を補助基板32の信号用表層配線32cを介し、かつ薄型ボール電極34を介して直接半導体チップ2に入れることができ、高周波の信号を補助基板32を介してパッケージ基板4の表層の全てマイクロストリップラインのみで伝達可能となる。
【0144】
これにより、実施の形態1の高周波パッケージ1と同様に、高周波信号を、ビアによる配線などを介さずに補助基板32およびパッケージ基板4の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することができる。
【0145】
なお、低周波側の信号は、パッケージ基板4の内部信号配線4dを通って、薄型ボール電極34を介して補助基板32の内部信号配線32dを通り、かつピン部材(接続用端子)33を介してモジュール基板13などに伝送される。
【0146】
また、半導体チップ2はパッケージ基板4にフリップチップ接続された状態で、補助基板32の開口部32hに配置され、さらに、半導体チップ2の背面2bには熱伝導性接着剤10を介してキャップ9が取り付けられ、さらにキャップ9の表面には放熱ブロック(放熱部材)26が取り付けられており、したがって、補助基板32の裏面32b側には放熱ブロック26が配置されている。
【0147】
本実施の形態2の高周波パッケージ1では、同軸ケーブル7側の部品と、半導体チップ2側の部品とに分けてそれぞれ選別を行い、良品同士を接続することにより、高周波パッケージ1としての歩留りの向上を図ることができる。
【0148】
すなわち、キャップ9が取り付けられた半導体チップ2をフリップチップ接続した図42に示すチップ側構造体36と、補助基板32に同軸ケーブル7を半田接続31で接続した図43に示すケーブル側構造体37とをそれぞれ組み立て、それぞれの構造体を別々に選別テストする。
【0149】
これにより、両構造体ともマイクロストリップラインを含んでいるため、それぞれの部品として高周波テストが行え、かつ良品同士を接続することにより、それぞれの歩留りの切り分けを行うことができる。その結果、チップ側構造体36と、ケーブル側構造体37とでそれぞれ歩留りリスクを分けることができ、両構造体を接続した図41に示す高周波パッケージ1の歩留りを向上できる。
【0150】
さらに、チップ側構造体36とケーブル側構造体37をそれぞれ単独の部品として流通させることができ、それぞれを部品として入手することもできる。
【0151】
また、パッケージ基板4のフリップチップ接続側の主面4aに全ての外部接続用端子が設けられているため、40Gbpsの高周波の半導体チップ2の選別の際に、選別テストを容易に行うことができる。
【0152】
すなわち、パッケージ基板4の片側の面(主面4a)に高周波と低周波の全ての外部接続用端子が設けられているため、選別テストの際にプローブ針を接触させることが容易になり、複雑な形状の治具を用いることなくテストを行うことができる。
【0153】
その結果、テスト時間を短縮することができる。
【0154】
なお、補助基板32は、図44に示すようにテスティング基板35として用いることも可能であり、パッケージ基板4の選別テストの際にソケットとして用いることも可能である。
【0155】
その際、ACF(Anisotropic Conductive Film)などのインタポーザ35aを介してパッケージ基板4とテスティング基板35とを電気的に接触させ、ピン部材35bを介して信号を外部に伝達してテストを行う。
【0156】
なお、テスティング基板35には、補助基板32などと同様に、信号用表層配線35c、内部信号配線35d、信号用表層配線35cと絶縁層35eを介して配置されたGND層35fおよびマイクロストリップ線路35gが形成されている。
【0157】
図42に示すチップ側構造体36と、図43に示すケーブル側構造体37とをそれぞれ別々に選別テストし、それぞれに良品を取得した後、チップ側構造体36とケーブル側構造体37とを接続して組み立てたものが、図45に示す本実施の形態2の変形例の高周波パッケージ1である。
【0158】
さらに、キャップ9の表面に熱伝導性接着剤10を塗布し、熱伝導性接着剤10を介して放熱ブロック26を取り付けるとともに、この高周波パッケージ1をピン部材35bを介して光モジュール14のモジュール基板13に搭載したものが図41に示す実装構造である。
【0159】
なお、図41に示す高周波パッケージ1は、半導体チップ2の背面2bに、まず熱伝導性接着剤10を介してキャップ9が取り付けられ、さらに、このキャップ9の表面に熱伝導性接着剤10を介して放熱ブロック26が取り付けられているが、光モジュール14ではモジュールケース15が放熱ブロック26の役割を共有しており、かつキャップ9には、キャップ9と信号用表層配線4cなどの表層配線とを絶縁する開口部(肉逃げ部)9aが形成されている。
【0160】
したがって、図41に示す高周波パッケージ1においても、キャップ9のみでなくこのキャップ9に放熱ブロック26(モジュールケース15)が設けられていることにより、高周波パッケージ1の放熱性をさらに高めることができ、高周波特性の劣化を防ぐことができる。
【0161】
(実施の形態3)
図46は本発明の実施の形態3の光モジュールに組み込まれる部品の配置の一例を示す平面図、図47は図46に示す光モジュールに組み込まれる部品の配置の一例を示す断面図、図48は図46に示す光モジュールにおける伝送線路部の接続方法の変形例を示す断面図、図49は本発明の実施の形態3の変形例の光モジュールに組み込まれる部品の配置を示す平面図、図50は図49に示す光モジュールに組み込まれる部品の配置の一例を示す断面図、図51は本発明の実施の形態3の伝送線路部の一例であるテープ状の伝送線路部の構造を示す平面図、図52は図51に示すA−A線に沿って切断した断面の構造を示す断面図、図53は図51に示すB−B線に沿って切断した断面の構造を示す断面図、図54は図51に示すテープ状の伝送線路部の裏面の構造を示す裏面図、図55は図51に示すC−C線に沿って切断した断面の構造を示す断面図、図56は本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図、図57は図56に示すA−A線に沿って切断した断面の構造を示す断面図、図58は図56に示すB−B線に沿って切断した断面の構造を示す断面図、図59は図56に示すテープ状の伝送線路部の裏面の構造を示す裏面図、図60は図56に示すC−C線に沿って切断した断面の構造を示す断面図、図61は本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図、図62は図61に示すA−A線に沿って切断した断面の構造を示す断面図、図63は図61に示すB−B線に沿って切断した断面の構造を示す断面図、図64は図61に示すテープ状の伝送線路部の裏面の構造を示す裏面図、図65は図61に示すC−C線に沿って切断した断面の構造を示す断面図、図66は本発明の実施の形態3のテープ状の伝送線路部が設けられた高周波パッケージの実装構造の一例を示す断面図、図67は図66に示すD部の構造を拡大して示す拡大部分断面図、図68は図67に示すE−E線に沿って切断した断面の構造を示す断面図、図69は図68に示す構造の変形例を示す断面図、図70は図66に示す構造の変形例を示す断面図、図71は図66に示す構造の変形例を示す断面図、図72は本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図、図73は図72の変形例のテープ状の伝送線路部の接続状態を示す平面図、図74は本発明の実施の形態3のテープ状の伝送線路部の変形例の実装構造を示す断面図、図75は本発明の実施の形態3のテープ状の伝送線路部の変形例の実装構造を示す断面図である。
【0162】
本実施の形態3は、実施の形態1で説明した光モジュール14と同様の構造の図46に示す光モジュール39などの電子装置に搭載される高周波パッケージ(半導体装置)38を説明するものである。
【0163】
すなわち、高周波パッケージ38も、光通信ICを搭載した半導体パッケージであり、1ギガHz(GHz)以上、例えば、40Gbpsの高速伝送を行うことが可能な半導体装置である。なお、高周波パッケージ38は、高周波の信号の伝送線路部として図51〜図55に示すようなテープ状の伝送線路部であるテープ状線路部40を有しており、半導体チップ2への高周波の信号の入力または出力がテープ状線路部40を介して行われる。したがって、テープ状線路部40は、高速信号の受け渡しを行う部材である。
【0164】
前記高周波パッケージ38の構成は、図66に示すような信号用表層配線(表層配線)4cが形成されたパッケージ基板(配線基板)4と、パッケージ基板4の主面4aに複数の半田バンプ電極5を介してフリップチップ接続によって電気的に接続されて搭載された高周波の半導体チップ2と、パッケージ基板4の信号用表層配線4cに電気的に接続されたテープ状線路部40と、半導体チップ2の主面2a(図1参照)とパッケージ基板4の主面4aとの間に流し込まれてフリップチップ接続部を保護するアンダーフィル樹脂6と、パッケージ基板4の主面4aと反対側の裏面4b内に配置された複数の外部接続用端子であるボール電極3とからなる。
【0165】
さらに、図51に示すように、本実施の形態3のテープ状線路部40は、伝送線路で、かつ高周波の配線でもある板状のリード40aを有しており、この板状のリード40aがパッケージ基板4の信号用表層配線4cに電気的に接続されている。
【0166】
なお、パッケージ基板4には、図1に示すように、信号用表層配線4cと、この信号用表層配線4cと絶縁層4eを介して内部に形成されたGND層(接地導体層)4fとからなるマイクロストリップ線路4gが形成されている。
【0167】
したがって、本実施の形態3の高周波パッケージ38は、実施の形態1の高周波パッケージ1と同様に、テープ状線路部40からの高周波(例えば、40Gbps)の信号をパッケージ基板4の信号用表層配線4cを介して半田バンプ電極5を伝わって直接半導体チップ2に入力するか、もしくはその反対に半導体チップ2からの高周波の信号をテープ状線路部40を介して外部に出力するものであり、高周波の信号をパッケージ基板4の表層の全てマイクロストリップラインのみで伝達可能な構造のものである。
【0168】
その結果、高周波信号を、ビアによる配線などを介さずにパッケージ基板4の表層のマイクロストリップラインのみで伝達することにより、周波数特性を損失させずに高周波信号を伝達することが可能になる。
【0169】
具体的には、高周波信号を表層のマイクロストリップラインのみで伝達することにより、高周波伝送における反射特性を小さくでき、かつ透過特性を大きくできる。これにより、高周波伝送における損失を少なくすることができ、高品質な高周波信号の伝送が可能になる。
【0170】
さらに、高周波伝送における高周波の信号の波形の乱れを小さくすることができ、したがって、高品質な高周波信号の伝送が可能になる。
【0171】
すなわち、実施の形態1で説明したように、高周波伝送にビアが入ると、特性インピーダンスの不整合部分が発生するため、伝送ロスの原因となる。しかしマイクロストリップラインであれば、配線幅、絶縁層厚み、隣接パターンとのスペース等パラメータの設計により、所望の特性インピーダンスを得ることが可能である。したがって、入力側から出力側まで一様な特性インピーダンスを設計することができ、伝送ロスを低減することが可能である。
【0172】
なお、本実施の形態3の信号用表層配線4cやGND用表層配線4hなどのパッケージ基板4の表層配線は、例えば、銅などによって形成され、パッケージ基板4の主面4a側で最も上層に配置された配線のことであり、主面4aの表面に露出していてもよく、あるいは非導電性の薄膜などでコーティングされていてもよい。
【0173】
また、高周波パッケージ38では、高周波パッケージ1と同様に外部接続用端子として設けられた複数のボール電極(バンプ電極)3がパッケージ基板4の裏面4bにアレイ状に配置されており、したがって、高周波パッケージ38もボールグリッドアレイ型の半導体パッケージである。
【0174】
これにより、アウタリードがパッケージ本体から外方に向かって突出したアウタリード突出型高周波パッケージに比較してパッケージの小型化を図ることができる。
【0175】
次に、高周波パッケージ38が搭載された図46に示す光モジュール39について説明する。
【0176】
本実施の形態3の光モジュール39は、実施の形態1の光モジュール14と同様の構造のものであり、入力光信号を光電変換器(他の半導体装置)20によって電気信号に変換し、さらにアンプ素子(他の半導体装置)19によって増幅した後、電気信号により半導体チップ内部で演算処理を行い、さらに処理結果を再度光信号に変換した後、次のモジュール製品に出力するものである。
【0177】
図46に示す光モジュール39では、アンプ素子19の次段にギガ(G)Hzオーダーの高周波の信号が入出力される。したがって、高周波パッケージ38と他の半導体装置であるアンプ素子19とがテープ状線路部40を介して接続されている。
【0178】
そこで、テープ状線路部40を介した接続においては、図47に示すように、同一のモジュール基板13に搭載された高周波パッケージ38とアンプ素子19との接続において、それぞれのテープ状線路部40を一旦モジュール基板13に接続してモジュール基板13上の表層配線およびテープ状線路部40を介して高周波パッケージ38とアンプ素子19とを電気的に接続している。
【0179】
また、図48に示すように、高周波パッケージ38とアンプ素子19とをテープ状線路部40によって直接接続することも可能である。
【0180】
すなわち、テープ状線路部40は可撓性を有しているため、図47に示すように、予めテープ状線路部40を曲げ成形しておくことにより、高周波パッケージ38あるいはアンプ素子19の実装を容易に行うことが可能になる。
【0181】
一方、テープ状線路部40は可撓性を有しているため、高さが異なった部品間であっても両者をテープ状線路部40で直接接続することができる。したがって、図48に示すように両部品間の距離を短くすることができ、実装面積を小さくすることができるとともに、部品間の高周波信号の伝送においてモジュール基板13の表層配線を介在させないため、さらに、高周波信号の伝送における損失を小さくでき、高周波信号の伝送の高品質化が可能になる。
【0182】
また、図49、図50に示す光モジュール39は、高周波パッケージ38とアンプ素子19との間に加えて、アンプ素子19と光電変換器(他の半導体装置)20との間にもテープ状線路部40を介在させた構造のものであり、さらに、部品の実装面積を小さくすることができ、かつ高周波信号の伝送の高品質化を図ることができる。
【0183】
なお、図46に示す光モジュール39において、信号の入力側にテープ状線路部40が設けられている半導体チップ2には、例えば、第1周波数の入力信号を、前記第1周波数よりも小さい複数の第2周波数の信号に分割して出力する回路が組み込まれており、一方、信号の出力側にテープ状線路部40が設けられている半導体チップ2には、例えば、複数の第3周波数の入力信号を、前記第3周波数より大きい第4周波数の信号に統合して出力する回路が組み込まれている。ここでは、前記第1および第4周波数が1ギガHz以上である。
【0184】
本実施の形態3の図46〜図50に示す光モジュール39の構造のうちテープ状線路部40以外のその他の構造については、図4に示す光モジュール14と同様であるためその重複説明は省略する。
【0185】
次に、本実施の形態3の高周波パッケージ38に設けられているテープ状線路部40の構成について説明する。
【0186】
図51〜図55に示すテープ状線路部40は、図54に示すグラウンド電位の1枚のベースメタル層(接地導体層)40bと、その上層に配置された絶縁層40cと、さらにその上層に形成された表層メタル層40dと、表層メタル層40dを覆うソルダレジストであるカバーコート層40eとからなる図52に示すような4層構造のテープ状の部材である。
【0187】
表層メタル層40dは、図51に示すように、その幅方向の中心付近に長手方向に沿って配置された板状のリード40aである表層信号リード40gと、その両側において長手方向に沿って配置されたグラウンド電位の表層GNDリード40hとを有しており、さらに、ベースメタル層40bと2つの表層GNDリード40hとが、図53および図55に示すようにそれぞれ複数のビア40fによって接続されて同じ電位のグラウンド電位となっている。
【0188】
すなわち、表層メタル層40dの表層信号リード40gの両側にそれぞれ絶縁性のカバーコート層40eを介して表層GNDリード40hが配置され、さらに、表層信号リード40gの裏側に絶縁層40cを介してベースメタル層40bが配置されており、これにより、テープ状線路部40には、図55に示すようにマイクロストリップ線路40iが形成される。
【0189】
その結果、高周波の信号がパッケージ基板4の信号用表層配線4cおよびテープ状線路部40のマイクロストリップ線路40iの表層信号リード40gを介してアンプ素子19などの他の半導体装置やモジュール基板13などに伝送され、これにより、高周波伝送における損失を少なくして高品質な高周波信号の伝送を行うことができる。
【0190】
なお、ベースメタル層40bは、例えば、ステンレス鋼(SUS)などからなり、その厚さは、例えば、0.1〜0.2mm程度のものである。表層メタル層40dは、例えば、銅の薄膜であり、その厚さは、例えば、十数μm〜35μm程度のものである。絶縁層40cは、例えば、ポリイミド樹脂などからなるものである。
【0191】
ただし、テープ状線路部40の構成部材のそれぞれの材質や厚さなどは前記のものに限定されるものではない。
【0192】
なお、図51〜図55に示すテープ状線路部40では、絶縁層40cの表面に表層メタル層40dが形成されているが、この表層メタル層40dは銅などの配線パターンによって形成され、さらに絶縁層40cの裏面側のベースメタル層40bは、例えば、弾性を有する金属の薄板を裏打ちしたものである。
【0193】
絶縁層40cの裏面側にベースメタル層40bを配置することにより、テープ状線路部40が曲げ成形し易くなり、かつ曲げ形状を一定に保つことができる。これにより、図66に示すようなガルウィング形状が形成し易くなり、その結果、高周波パッケージ38からモジュール基板13などに対して、もしくは高周波パッケージ38から他の半導体装置に対してテープ状線路部40を高精度に配置することができ、実装の際の作業性の向上を図ることができるとともに、高周波パッケージ38の実装性を向上できる。
【0194】
また、図56〜図60に示す変形例のテープ状線路部40は、図60に示すように、ベースメタル層40b上に接着剤40lを介してグラウンド電位のメタル層40jを設けたものであり、このメタル層40jが複数のビア40fを介して表層GNDリード40hと電気的に接続している。図51〜図55に示すテープ状線路部40に比較して銅箔によるグラウンド電位の層を1層増やしているため、ベースメタル層40bのみの時と比べ抵抗値を下げることができ、さらに電気的特性を向上させることができる。
【0195】
ただし、図51〜図55に示すテープ状線路部40は、図56〜図60に示す変形例のテープ状線路部40に比較して構造が容易であるため、コストを低減することができる。
【0196】
また、図61〜図65に示す変形例のテープ状線路部40は、表層メタル層40dとメタル層40jとが配線パターンとして設けられており、両者が複数のビア40fによって電気的に接続されているとともに、表層メタル層40dおよびメタル層40jがそれぞれ絶縁性のソルダレジストであるカバーコート層40eによって覆われている。
【0197】
図61〜図65に示す変形例のテープ状線路部40は、メタル層40jも銅箔のためパターニング可能であり、図51〜図55に示すテープ状線路部40に比較してさらに電気的特性の向上を図ることができるとともに、図56〜図60に示す変形例のテープ状線路部40に比較して構造が容易であるため、コストを低減することができる。また柔軟性を有するため、高さの異なる部品同士を接続することが容易にできる。
【0198】
本実施の形態3の高周波パッケージ38では、高周波信号の伝送線路部として図51〜図65に示すようなテープ状線路部40を用いることにより、実施の形態1の同軸ケーブル7を用いた高周波パッケージ1に比較して小型化および薄型化を図ることが可能になるとともに、テープ状線路部40は同軸ケーブル7に比較してコストが大幅に安いため、高周波パッケージ38のコストの低価格化を図ることができる。
【0199】
また、テープ状線路部40上に形成する表層信号リード40gや表層GNDリード40hあるいはメタル層40jなどの伝送線路を配線パターンとしてフォトリソ技術によって形成可能なため、伝送線路の寸法を高精度に形成することができ、伝送線路の設計を容易にすることができる。
【0200】
次に、図66〜図71は、高周波パッケージ38の実装構造(電子装置)を示すものであり、ガルウィング状に曲げ成形されたテープ状線路部40が予め取り付けられた高周波パッケージ38を実装基板41に実装したものである。
【0201】
テープ状線路部40が予めガルウィング状に曲げ成形されているため、実装の作業が容易であり、実装性を向上できる。このようにテープ状線路部40をガルウィング状に曲げ成形する場合は、図51〜図55に示すテープ状線路部40や図56〜図60に示す変形例のテープ状線路部40のように裏打ちのベースメタル層40bが設けられているテープ状線路部40を用いる方が好ましい。
【0202】
なお、図67および図68はテープ状線路部40と実装基板41との接続状態の詳細を示すものであり、テープ状線路部40の表層信号リード(伝送線路)40gと実装基板41の信号用表層配線(電極)41aとが、さらにテープ状線路部40の表層GNDリード(伝送線路)40hと実装基板41のGND用表層配線(電極)41bとがそれぞれ半田42を介して接続されている。
【0203】
また、図69は、半田42の代わりとして異方導電性樹脂43を用いた場合であり、テープ状線路部40の表層信号リード40gと実装基板41の信号用表層配線41aとが、さらにテープ状線路部40の表層GNDリード40hと実装基板41のGND用表層配線41bとが導電性粒子43aによって電気的に接続している。
【0204】
このように半田42や異方導電性樹脂43を用いることにより、それぞれのテープ状線路部40を取り外すことが可能となり、高周波パッケージ38のリペアを容易に行うことができる。
【0205】
また、図70に示すように、高周波パッケージ38を実装する際に、その外部接続用端子であるボール電極3の接続と、テープ状線路部40の接続とを同一の実装基板41でなく、異なった別々の実装基板41に接続させることも可能である。すなわち、テープ状線路部40の形状に自由度があるため、このような実装構造を実現することが可能である。
【0206】
また、図71は、高周波パッケージ38と他の半導体パッケージ(他の半導体装置)44とがテープ状線路部40によって電気的に接続されている構造を示すものである。この場合、高周波パッケージ38と他の半導体パッケージ44とで高さが異なっている場合が多いため、比較的柔軟性を有した図61〜図65の変形例に示すようなテープ状線路部40を用いることが好ましく、これによって、両者の高さに差が生じていても容易に接続することができる。
【0207】
なお、この場合、予めテープ状線路部40が取り付けられた高周波パッケージ38を実装基板41に実装し、その後、テープ状線路部40と他の半導体パッケージ44とを接続してもよいし、あるいは、テープ状線路部40を有していない高周波パッケージ38と他の半導体パッケージ44とを実装基板41に実装した後に両者にテープ状線路部40を接続してもよく、いずれの場合であっても比較的柔軟性(可撓性)を有したテープ状線路部40を用いることが好ましい。
【0208】
さらに、図71に示す実装構造では、テープ状線路部40を実装基板41に接続せずに直接高周波パッケージ38と他の半導体パッケージ44とに接続するため、パッケージ間距離を短くすることができ、実装面積を小さくすることができる。
【0209】
次に、図72は、伝送線路部の変形例を示すものであり、複数のパッケージ間で高周波信号を入出力する際に用いる二股テープ状線路部45(差動線路)であり、2つの表層信号リード40gとそれぞれの両側および間に表層GNDリード40hが配置されている。
【0210】
この場合、図73に示すように、二股テープ状線路部45の一端を1つの高周波パッケージ38と接続し、分割された他端をそれぞれ別々の他の半導体パッケージ44などと接続する構造となる。
【0211】
また、図74、図75は、テープ状線路部40が取り付けられていない高周波パッケージ38や他の半導体パッケージ44などを先に実装基板41に実装し、その後、ユーザなどでテープ状線路部40を接続する構造を示すものである。
【0212】
この場合、ユーザにおいてテープ状線路部40の着脱によりパッケージ間の電気的接続を容易にON/OFFすることができ、用途を変えることができる。
【0213】
(実施の形態4)
図76は本発明の実施の形態4における高周波パッケージの構造の一例を示す斜視図、図77は図76に示す高周波パッケージの構造を示す平面図、図78は図76に示す高周波パッケージに設けられた枠状の伝送線路部の裏面側の構造を示す斜視図、図79は図76に示す高周波パッケージの実装構造の一例を示す断面図、図80は本発明の実施の形態4の変形例の高周波パッケージの構造を示す平面図、図81は図80に示す高周波パッケージの構造を示す斜視図、図82は図81に示す高周波パッケージに設けられた伝送線路部の裏面側の構造を示す斜視図、図83は本発明の実施の形態4の変形例の高周波パッケージの構造を示す平面図、図84は図83に示す高周波パッケージの構造を示す斜視図、図85は図84に示す高周波パッケージに設けられた伝送線路部の裏面側の構造を示す斜視図、図86は図83に示す高周波パッケージの構造を示す断面図である。
【0214】
本実施の形態4では、図76に示すように高周波パッケージ(半導体装置)47の伝送線路部がパッケージ基板4の対向する2方向に突出するように配置されており、その際、前記伝送線路部には、その伝送線路を横切る方向に前記伝送線路部から突出するとともに、前記伝送線路部と一体に形成された接続部46gが設けられている。
【0215】
なお、接続部46gは図78に示すようにパッケージ基板4の外周形状に応じて枠状に形成され、この枠状の接続部46gの対向する2方向に伝送線路部である板状線路部46が突出し、かつ接続部46gと一体で形成されている。
【0216】
この板状線路部46においてもベースメタル層(接地導体層)46bと表層メタル層46e(図78参照)とがポリイミド樹脂などからなる絶縁層46fを介して配置されており、さらに、表層メタル層46eは、表層信号リード(伝送線路)46cと表層GNDリード(伝送線路)46dとからなる板状のリード(配線)46aである。
【0217】
なお、接続部46gが枠状であるため、接続部46gをパッケージ基板4上に取り付けた際には、図76、図77に示すように半導体チップ2が枠内に露出する構造となる。
【0218】
また、図79は、高周波パッケージ47を実装基板41に実装した実装構造を示すものであり、高周波パッケージ47におけるパッケージ基板4の信号用表層配線4cと板状線路部46の表層信号リード46cとが、および板状線路部46の表層信号リード46cと実装基板41の信号用表層配線41aとがそれぞれ電気的に接続されている。
【0219】
本実施の形態4の図76に示す高周波パッケージ47では、板状線路部46から突出した接続部46gが板状線路部46とパッケージ基板4との接続において補強の役割を果たすため、板状線路部46とパッケージ基板4との接続強度を接続部46gによって高めることができる。その際、接続部46gとパッケージ基板4との接続面積が大きければ大きいほど両者の接続強度を高めることができる。
【0220】
さらに、板状線路部46と一体で形成された接続部46gが枠状による広い面積で直接パッケージ基板4と接続しているため、半導体チップ2から発せられる熱をパッケージ基板4を介して接続部46gに逃がすことができ、高周波パッケージ47の放熱性を向上させることができる。
【0221】
また、グラウンド電位のベースメタル層46bを有した板状線路部46がパッケージ基板4に接続されたことにより、高周波パッケージ47のグラウンドの強化を図ることができ、ノイズマージンを向上させることができる。
【0222】
また、板状線路部46と接続部46gとを一体で形成する際には、伝送線路である表層信号リード46cと表層GNDリード46dとをエッチング加工で形成し、さらに、接続部46gの中央部を打ち抜いた後、プレス成形して形成する。その際、プレス型の精度により、板状線路部46の曲げ精度を±0.05mm程度とすることが可能である。
【0223】
なお、接続部46gは、対向して配置される2つの板状線路部46を必ずしも連結するような枠状に形成されていなくてもよく、板状線路部46からその伝送線路を横切る方向に突出してパッケージ基板4と接続可能な領域を有するものであればよい。つまり、対向して配置される2つの板状線路部46は必ずしも繋がっていなくても良い。
【0224】
次に、図80〜図82は、変形例の板状線路部46を搭載した高周波パッケージ47であり、パッケージ基板4の4方向それぞれに対応して伝送線路が形成され、4辺それぞれに対応して形成された板状線路部46が一体で繋がった構造となっている。
【0225】
このようにパッケージ基板4の4辺に対応した板状線路部46をそれぞれ角部で連結した構造とすることにより、リード平坦度を向上できる。
【0226】
例えば、プレス型の曲げ精度が±0.05mm程度の場合、0.05mm以下の平坦性を確保することが可能になるとともに、パッケージ基板4にその4辺に対応した一体構造の板状線路部46を接合するため、パッケージ基板4のボール電極搭載面の平坦度を0.1mm以下とすることができる。
【0227】
また、リード平坦性を向上できるため、高さ制御用のボール電極3(図76参照)が不要になるため、高周波パッケージ47の低価格化と接続信頼性を向上させることができる。
【0228】
また、図83〜図86は、他の変形例の板状線路部46を搭載した高周波パッケージ47であり、接続部46gが半導体チップ2上にも配置されており、図86に示すように半導体チップ2の背面2bと接続部46gとが接着剤48によって接合されている。
【0229】
これにより、高周波パッケージ47における放熱性をさらに向上させることができる。
【0230】
(実施の形態5)
図87は本発明の実施の形態5のテープ状の伝送線路部の構造を示す平面図、図88は図87に示すテープ状の伝送線路部のベースメタル層の構造を示す平面図、図89は図87に示すテープ状の伝送線路部の絶縁層の構造を示す平面図、図90は図87に示すテープ状の伝送線路部の表層メタル層の構造を示す平面図、図91は図87に示すテープ状の伝送線路部のカバーコート層の構造を示す平面図、図92は図87に示すA−A線に沿って切断した断面の構造を示す断面図、図93は図87に示すB−B線に沿って切断した断面の構造を示す断面図、図94は図87に示すテープ状の伝送線路部のベースメタル層の接続構造を示す部分断面図、図95は図87に示すテープ状の伝送線路部の表層メタル層の接続構造を示す部分断面図、図96は本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図、図97は図96に示すテープ状の伝送線路部のベースメタル層の構造を示す平面図、図98は図96に示すテープ状の伝送線路部の絶縁層の構造を示す平面図、図99は図96に示すテープ状の伝送線路部の表層メタル層の構造を示す平面図、図100は図96に示すテープ状の伝送線路部のカバーコート層の構造を示す平面図、図101は図96に示すA−A線に沿って切断した断面の構造を示す断面図、図102は図96に示すB−B線に沿って切断した断面の構造を示す断面図、図103は図96に示すテープ状の伝送線路部の表層メタル層(GND)の接続構造を示す部分断面図、図104は図96に示すテープ状の伝送線路部の表層メタル層(信号)の接続構造を示す部分断面図、図105は本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す断面図、図106は本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図、図107は本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図、図108は本発明の実施の形態5のテープ状の伝送線路部の接続構造の一例を示す平面図、図109は図108に示す接続構造のリターン電流の流れ方の一例を示す平面図、図110は図108に示す接続構造に対する比較例の接続構造におけるリターン電流の流れ方を示す平面図である。
【0231】
本実施の形態5は、テープ状の伝送線路部の他の実施の形態を説明するものである。
【0232】
図87に示すテープ状線路部(伝送線路部)49は、実施の形態3で説明したテープ状線路部40とほぼ同様の構造であるが、相違点は、ベースメタル層40bと絶縁層40cとカバーコート層40eのそれぞれに切り欠き40kが形成されていることである。
【0233】
図87に示すテープ状線路部49の詳細構造を説明すると、図88に示すベースメタル層40bと、図89に示す絶縁層40cと、図90に示す表層メタル層40dと、図91に示すカバーコート層40eの4層からなる。図92はGND線における断面構造を示しており、図93は信号線における断面構造を示している。
【0234】
なお、図88に示すベースメタル層40b、図89に示す絶縁層40cおよび図91に示すカバーコート層40eには、表層メタル層40dの表層信号リード40gと重複する部分で、それぞれの端部の一部に切り欠き40kが形成されている。
【0235】
また、絶縁層40cの長手方向の長さは、ベースメタル層40bの長さより短く、ベースメタル層40bの端部がパッケージ基板4などの配線基板の表層配線と接続可能なように露出している。
【0236】
さらに、表層メタル層40dは、表層信号リード40gと表層GNDリード40hとからなり、表層GNDリード40hは表層信号リード40gより短くなっており、表層GNDリード40hの端部は、絶縁層40cによって覆われる。
【0237】
また、表層メタル層40dの上には図91に示すカバーコート層40eが配置される。さらに、ベースメタル層40bと表層メタル層40dの表層GNDリード40hとは複数のビア40fによって電気的に接続されている。その際、各層の切り欠き40k近傍では、ビア40fの設置ピッチをそれ以外の箇所より狭くするか、もしくは連続ビア40nを設けておく。
【0238】
図94、図95は、図87に示すテープ状線路部49のパッケージ基板4との接続状態を示すものであり、図94はベースメタル層40bとパッケージ基板4のGND用表層配線4hとの半田42(導電ペーストなどでもよい)による接続状態を示しており、図95は表層信号リード40gとパッケージ基板4の信号用表層配線4cとの半田42(導電ペーストなどでもよい)による接続状態を示したものである。
【0239】
なお、図88および図89に示すように、絶縁層40cの長手方向の長さが、ベースメタル層40bの長さより短いため、ベースメタル層40bの端部を露出させることができ、したがって、図94に示すようにテープ状線路部49のベースメタル層40bをパッケージ基板4のGND用表層配線4hと接続することができ、これにより、GND電位の安定化を図って電気的特性の向上を図ることができる。
【0240】
本実施の形態5では、テープ状線路部49のベースメタル層40b、絶縁層40cおよびカバーコート層40eに、表層メタル層40dの表層信号リード40gと重複する部分で、それぞれの端部の一部に切り欠き40kが形成されている。
【0241】
加えて、各層の切り欠き40k近傍では、ビア40fの設置ピッチをそれ以外の箇所より狭くするか、もしくは連続ビア40nが設けられている。これにより、図109に示すようにリターン電流54の流れをより滑らかにして電源インダクタンスを小さくすることができる。
【0242】
ここで、テープ状線路部49に切り欠き40kを設けた場合と設けていない場合とで、リターン電流54の流れ方の違いを説明する。
【0243】
図108に示すように、本実施の形態5のようにテープ状線路部49に切り欠き40kが設けられている場合、表層信号リード40gの接続部分はコプレーナ構造50となるが、前記接続部分より基板側には内層のGND層4fがあり、一方、前記接続部分よりリード側にはベースメタル層40bがあるため、前記接続部分のその両側ともGNDコプレーナ構造51となる。
【0244】
図110の比較例に示すテープ状線路部49では、図108に示すような切り欠き40kが形成されていない。すなわち、表層信号リード40gの接続部分はGNDコプレーナ構造51となる。そこで、GNDコプレーナ構造51の表層信号リード40gを基板に接続する場合、表層信号リード40gの裏面側にはベースメタル層40bの端部が配置されており、かつ表層信号リード40gとの重複部分では信号用表層配線4cが形成されているため、ベースメタル層40bとGND用表層配線4hとの接続は、ベースメタル層40bの端のエッジ付近のみとなってしまう。
【0245】
このため、例えば、リード側から基板に向かって配線直下を流れてきたリターン電流54は、ベースメタル層40b(GND)のエッジ付近(Q付近)で急激に方向を変えて基板側に進入することになる。
【0246】
したがって、リターン電流54の移動距離が長くなって電源インダクタンスが増大する原因となる可能性があるため、好ましくはない。
【0247】
一方、図109に示すように、切り欠き40kが設けられている場合、リード側から基板に向かって配線直下を流れてきたリターン電流54は、なだらかに方向を変えるため、ベースメタル層40b(GND)の端部(P付近)での電源インダクタンスの増加は図110の場合に比べ少なくなる。
【0248】
したがって、テープ状線路部49に切り欠き40kを設けてGNDコプレーナ構造51+コプレーナ構造50+GNDコプレーナ構造51とした方がより高周波の信号の伝送損失の低減化を図ることができる。さらに、切り欠き40k近傍においてビア40fの設置ピッチをそれ以外の箇所より狭くするか、もしくは連続ビア40nを設けることにより、リターン電流54の流れをより滑らかにして電源インダクタンスをさらに小さくすることができ、電気的特性の向上をさらに図ることができる。
【0249】
次に、図96は、本実施の形態5の変形例のテープ状線路部49を示すものであり、その構成と断面の構造を図97〜図102に示す。
【0250】
なお、図96に示す変形例のテープ状線路部49は、図87に示すテープ状線路部49とほぼ同様の構造であり、切り欠き40kが形成されているが、ベースメタル層40bの長さより表層メタル層40dにおける表層GNDリード40hの長さの方が長い場合である。
【0251】
この場合には、図103に示すように、表層メタル層40dの表層GNDリード40hとパッケージ基板4のGND用表層配線4hとを半田42または導電ペーストなどで接続し、一方、図104に示すように、表層メタル層40dの表層信号リード40gとパッケージ基板4の信号用表層配線4cとを半田42または導電ペーストなどで接続する。
【0252】
ここで、図103、図104に示すように、パッケージ基板4上には半田バンプ電極5を介して半導体チップ2が搭載され、GND用表層配線4hと所定の半田バンプ電極5とが、または信号用表層配線4cと所定の半田バンプ電極5とが接続されている。
【0253】
なお、図103、図104に示すパッケージ基板4において、図中、GND層4fより向かって左側の基板端部までの領域(GND層4fが形成されていない領域)を第1領域とし、GND層4fが形成されている領域を第2領域とすると、第2領域内のGND用表層配線4hとGND層4fとの間には他の配線層が形成されていない。さらに、第1領域内に形成されたGND用表層配線4hや信号用表層配線4cの配線下にはGND層4fは形成されていない。
【0254】
したがって、図96に示すテープ状線路部49の場合にも、切り欠き40kが形成されているため、図103および図104に示すように、GNDコプレーナ構造51+コプレーナ構造50+GNDコプレーナ構造51とすることができ、図87に示すテープ状線路部49の場合と同様に、高周波の信号の伝送損失の低減化を図ることができる。その結果、電気的特性の向上を図ることができる。
【0255】
なお、ベースメタル層40bを十分に厚く形成可能な場合、図87に示すテープ状線路部49の方がGND接続の接続強度を高めることができる。
【0256】
次に、図105に示す変形例のテープ状線路部52は、ベースメタル層40bと絶縁層40cとの間に配線パターンなどからなる他のメタル層40jを設け、かつベースメタル層40bの表面に表面保護層40mを形成したものである。
【0257】
この場合、配線パターンからなるメタル純度の高いメタル層40jを形成できるため、電源インダクタンスをさらに低減でき、電気的特性の向上を図ることができる。
【0258】
なお、本実施の形態5では、各テープ状線路部49,52において信号線が1本配置され、その両側にGND線が1本ずつ合計3本の配線が形成されている場合を説明したが、信号線とGND線の本数はこれに限るものではない。そこで、図106および図107に示すように表層信号リード40gを2本設けてもよい。図106に示すテープ状線路部53は、両端の表層GNDリード40hの間に2本の表層信号リード40gを配置したものであり、また、図107に示すテープ状線路部55は、2本の表層信号リード40gのそれぞれの両側に表層GNDリード40hを配置するとともに、2本の表層信号リード40gの間にも表層GNDリード40hを配置したものであり、2本の表層信号リード40gと3本の表層GNDリード40hとが設けられている。
【0259】
テープ状線路部53およびテープ状線路部55においても、切り欠き40kが設けられているため、図87に示すテープ状線路部49と同様の効果を得ることができる。
【0260】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0261】
例えば、前記実施の形態1〜5では、半導体装置がボールグリッドアレイ型の半導体パッケージの場合について説明したが、前記半導体装置は、パッケージ基板の面内に複数の外部接続用端子が配置された構造のものであれば、例えば、LGA(Land Grid Array)などであってもよい。
【0262】
さらに、前記実施の形態1〜5では、半導体チップ2がパッケージ基板4に対してフリップチップ接続されている場合を説明したが、半導体チップ2とパッケージ基板4の電気的な接続方法は、フリップチップ接続に限らず、平板状の金属ワイヤを用いたリボンボンディングなどであってもよい。
【0263】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0264】
高周波信号を配線基板の表層配線と接続される伝送線路部を介して伝送することにより、高周波の伝送損失を小さくして信号を伝送することができ、その結果、高品質な高周波信号の伝送が可能になる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置(高周波パッケージ)の構造の一例を示す断面図である。
【図2】図1に示す高周波パッケージが組み込まれる光モジュールの構造の一例を示す外観斜視図である。
【図3】図2に示す光モジュールの構造を示す断面図である。
【図4】図2に示す光モジュールに組み込まれる部品の配置の一例を示す平面図である。
【図5】図2に示す光モジュールに組み込まれる部品の配置の一例を示す断面図である。
【図6】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図7】図1に示す高周波パッケージの配線基板におけるマイクロストリップ線路の構造の一例を示す部分平面図である。
【図8】図7に示すマイクロストリップ線路の構造を示す部分断面図である。
【図9】図1に示す高周波パッケージの配線基板における変形例のマイクロストリップ線路の構造を示す部分平面図である。
【図10】図9に示す変形例のマイクロストリップ線路の構造を示す部分断面図である。
【図11】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す斜視図と断面図である。
【図12】図1に示す高周波パッケージのキャップ装着構造の一例を示す断面図である。
【図13】図12に示すキャップ装着構造の平面図である。
【図14】図13のA−A線に沿って切断した断面の構造を示す断面図である。
【図15】図13に示すキャップ装着構造の底面図である。
【図16】図12に示すキャップ装着構造における表層配線とキャップの位置関係の一例を示す平面図である。
【図17】図14のC矢視から眺めたキャップの構造を示す底面図である。
【図18】図17に示すキャップの構造を示す側面図である。
【図19】図17に示すキャップの構造を示す断面図と角部の拡大部分断面図である。
【図20】図13のA−A線に沿って切断した断面の詳細構造を示す拡大部分断面図である。
【図21】図13のB−B線に沿って切断した断面の詳細構造を示す拡大部分断面図である。
【図22】図12に示すキャップ装着構造における表層配線とキャップの開口部の位置関係の一例を示す拡大部分平面図である。
【図23】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図24】図12に示すキャップに放熱部材を取り付けた構造の一例を示す拡大部分断面図である。
【図25】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図26】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図27】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図28】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図29】図28に示す高周波パッケージの構造を示す断面図である。
【図30】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図31】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図32】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図33】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図34】図33に示す高周波パッケージの構造を示す断面図である。
【図35】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図36】図35に示す高周波パッケージの構造を示す断面図である。
【図37】本発明の実施の形態1の変形例の半導体装置(高周波パッケージ)の構造を示す平面図である。
【図38】図37に示す高周波パッケージの構造を示す断面図である。
【図39】本発明の実施の形態2の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図40】本発明の実施の形態2の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図41】本発明の実施の形態2の変形例の半導体装置(高周波パッケージ)の構造を示す断面図である。
【図42】図41に示す高周波パッケージの組み立てにおけるキャップ装着状態の一例を示す断面図である。
【図43】図41に示す高周波パッケージの組み立てにおける補助基板と同軸ケーブルの接続状態の一例を示す部分断面図である。
【図44】図41に示す高周波パッケージの組み立てにおけるテスティング状態の一例を示す部分断面図である。
【図45】図41に示す高周波パッケージの組み立て完了後の構造の一例を示す部分断面図である。
【図46】本発明の実施の形態3の光モジュールに組み込まれる部品の配置の一例を示す平面図である。
【図47】図46に示す光モジュールに組み込まれる部品の配置の一例を示す断面図である。
【図48】図46に示す光モジュールにおける伝送線路部の接続方法の変形例を示す断面図である。
【図49】本発明の実施の形態3の変形例の光モジュールに組み込まれる部品の配置を示す平面図である。
【図50】図49に示す光モジュールに組み込まれる部品の配置の一例を示す断面図である。
【図51】本発明の実施の形態3の伝送線路部の一例であるテープ状の伝送線路部の構造を示す平面図である。
【図52】図51に示すA−A線に沿って切断した断面の構造を示す断面図である。
【図53】図51に示すB−B線に沿って切断した断面の構造を示す断面図である。
【図54】図51に示すテープ状の伝送線路部の裏面の構造を示す裏面図である。
【図55】図51に示すC−C線に沿って切断した断面の構造を示す断面図である。
【図56】本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図57】図56に示すA−A線に沿って切断した断面の構造を示す断面図である。
【図58】図56に示すB−B線に沿って切断した断面の構造を示す断面図である。
【図59】図56に示すテープ状の伝送線路部の裏面の構造を示す裏面図である。
【図60】図56に示すC−C線に沿って切断した断面の構造を示す断面図である。
【図61】本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図62】図61に示すA−A線に沿って切断した断面の構造を示す断面図である。
【図63】図61に示すB−B線に沿って切断した断面の構造を示す断面図である。
【図64】図61に示すテープ状の伝送線路部の裏面の構造を示す裏面図である。
【図65】図61に示すC−C線に沿って切断した断面の構造を示す断面図である。
【図66】本発明の実施の形態3のテープ状の伝送線路部が設けられた高周波パッケージの実装構造の一例を示す断面図である。
【図67】図66に示すD部の構造を拡大して示す拡大部分断面図である。
【図68】図67に示すE−E線に沿って切断した断面の構造を示す断面図である。
【図69】図68に示す構造の変形例を示す断面図である。
【図70】図66に示す構造の変形例を示す断面図である。
【図71】図66に示す構造の変形例を示す断面図である。
【図72】本発明の実施の形態3の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図73】図72の変形例のテープ状の伝送線路部の接続状態を示す平面図である。
【図74】本発明の実施の形態3のテープ状の伝送線路部の変形例の実装構造を示す断面図である。
【図75】本発明の実施の形態3のテープ状の伝送線路部の変形例の実装構造を示す断面図である。
【図76】本発明の実施の形態4における高周波パッケージの構造の一例を示す斜視図である。
【図77】図76に示す高周波パッケージの構造を示す平面図である。
【図78】図76に示す高周波パッケージに設けられた枠状の伝送線路部の裏面側の構造を示す斜視図である。
【図79】図76に示す高周波パッケージの実装構造の一例を示す断面図である。
【図80】本発明の実施の形態4の変形例の高周波パッケージの構造を示す平面図である。
【図81】図80に示す高周波パッケージの構造を示す斜視図である。
【図82】図81に示す高周波パッケージに設けられた伝送線路部の裏面側の構造を示す斜視図である。
【図83】本発明の実施の形態4の変形例の高周波パッケージの構造を示す平面図である。
【図84】図83に示す高周波パッケージの構造を示す斜視図である。
【図85】図84に示す高周波パッケージに設けられた伝送線路部の裏面側の構造を示す斜視図である。
【図86】図83に示す高周波パッケージの構造を示す断面図である。
【図87】本発明の実施の形態5のテープ状の伝送線路部の構造を示す平面図である。
【図88】図87に示すテープ状の伝送線路部のベースメタル層の構造を示す平面図である。
【図89】図87に示すテープ状の伝送線路部の絶縁層の構造を示す平面図である。
【図90】図87に示すテープ状の伝送線路部の表層メタル層の構造を示す平面図である。
【図91】図87に示すテープ状の伝送線路部のカバーコート層の構造を示す平面図である。
【図92】図87に示すA−A線に沿って切断した断面の構造を示す断面図である。
【図93】図87に示すB−B線に沿って切断した断面の構造を示す断面図である。
【図94】図87に示すテープ状の伝送線路部のベースメタル層の接続構造を示す部分断面図である。
【図95】図87に示すテープ状の伝送線路部の表層メタル層の接続構造を示す部分断面図である。
【図96】本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図97】図96に示すテープ状の伝送線路部のベースメタル層の構造を示す平面図である。
【図98】図96に示すテープ状の伝送線路部の絶縁層の構造を示す平面図である。
【図99】図96に示すテープ状の伝送線路部の表層メタル層の構造を示す平面図である。
【図100】図96に示すテープ状の伝送線路部のカバーコート層の構造を示す平面図である。
【図101】図96に示すA−A線に沿って切断した断面の構造を示す断面図である。
【図102】図96に示すB−B線に沿って切断した断面の構造を示す断面図である。
【図103】図96に示すテープ状の伝送線路部の表層メタル層(GND)の接続構造を示す部分断面図である。
【図104】図96に示すテープ状の伝送線路部の表層メタル層(信号)の接続構造を示す部分断面図である。
【図105】本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す断面図である。
【図106】本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図107】本発明の実施の形態5の変形例のテープ状の伝送線路部の構造を示す平面図である。
【図108】本発明の実施の形態5のテープ状の伝送線路部の接続構造の一例を示す平面図である。
【図109】図108に示す接続構造におけるリターン電流の流れ方の一例を示す平面図である。
【図110】図108に示す接続構造に対する比較例の接続構造におけるリターン電流の流れ方を示す平面図である。
【符号の説明】
1 高周波パッケージ(半導体装置)
2 半導体チップ
2a 主面
2b 背面
3 ボール電極(外部接続用端子)
3a サポートボール
4 パッケージ基板(配線基板)
4a 主面
4b 裏面
4c 信号用表層配線(表層配線)
4d 内部信号配線
4e 絶縁層
4f GND層
4g マイクロストリップ線路
4h GND用表層配線
4i ビア配線
4j ソルダレジスト
4k 段差
4l 凹部
5 半田バンプ電極
6 アンダーフィル樹脂
7 同軸ケーブル(伝送線路部)
7a 芯線
7b シールド
8 フレーム部材
9 キャップ
9a 開口部
9b 脚部
9c 切り欠き部
9d 基材
9e 導電膜
9f 非導電膜
10 熱伝導性接着剤
11 同軸コネクタ
12 ガラスビーズ
12a 芯線
13 モジュール基板(配線基板)
13a 主面
13b 裏面
13c 信号用表層配線(表層配線)
13d 内部信号配線
13e 絶縁層
13f GND層
13g マイクロストリップ線路
13h 開口部
14 光モジュール
15 モジュールケース
16 フィン
17 モジュールコネクタ
18 風
19 アンプ素子(他の半導体装置)
20 光電変換器(他の半導体装置)
21 マイクロストリップライン構造
22 同軸構造
23 コプレーナ構造
23a コプレーナ線路
24 薄型同軸コネクタ
24a 信号用表層配線(表層配線)
24b GND線
24c マイクロストリップ線路
24d 段差
25 導電材
26 放熱ブロック
27 第2の半導体チップ
28 バランサ
29 ネジ部材
30 チップコンデンサ
31 半田接続
32 補助基板
32a 主面
32b 裏面
32c 信号用表層配線(表層配線)
32d 内部信号配線
32e 絶縁層
32f GND層
32g マイクロストリップ線路
32h 開口部
33 ピン部材
34 薄型ボール電極
35 テスティング基板
35a インタポーザ
35b ピン部材
35c 信号用表層配線
35d 内部信号配線
35e 絶縁層
35f GND層
35g マイクロストリップ線路
36 チップ側構造体
37 ケーブル側構造体
38 高周波パッケージ(半導体装置)
39 光モジュール(電子装置)
40 テープ状線路部(伝送線路部)
40a 板状のリード(配線)
40b ベースメタル層(接地導体層)
40c 絶縁層
40d 表層メタル層
40e カバーコート層
40f ビア
40g 表層信号リード(伝送線路)
40h 表層GNDリード(伝送線路)
40i マイクロストリップ線路
40j メタル層
40k 切り欠き
40l 接着剤
40m 表面保護層
40n 連続ビア
41 実装基板
41a 信号用表層配線(電極)
41b GND用表層配線(電極)
42 半田
43 異方導電性樹脂
43a 導電性粒子
44 他の半導体パッケージ(他の半導体装置)
45 二股テープ状線路部(伝送線路部)
46 板状線路部(伝送線路部)
46a 板状のリード(配線)
46b ベースメタル層(接地導体層)
46c 表層信号リード(伝送線路)
46d 表層GNDリード(伝送線路)
46e 表層メタル層
46f 絶縁層
46g 接続部
47 高周波パッケージ(半導体装置)
48 接着剤
49 テープ状線路部(伝送線路部)
50 コプレーナ構造
51 GNDコプレーナ構造
52,53,55 テープ状線路部(伝送線路部)
54 リターン電流[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and an electronic device, and more particularly, to a technology that is effective when applied to transmission of a high-frequency signal.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there is a structure in which a coaxial cable is employed as high-speed signal transmission means. In a PGA (Pin Grid Array) type semiconductor package (semiconductor device), signal transmission in a thickness direction between a component mounting surface and a back surface of a multilayer wiring board is performed. A coaxial cable is used as a path (for example, see Patent Document 1).
[0003]
Some optical communication devices use a coaxial cable (for example, see Non-Patent Document 1).
[0004]
[Patent Document 1]
JP-A-5-167258 (FIG. 1)
[0005]
[Non-patent document 1]
Shoichi Hanatani, Katsuyoshi Karasawa, Kiichi Yamashita, Minoru Maeda, "Characteristics of 565 Mb / s Optical Transmitter Using DFB-LD" National Conference on Communication, Optical and Radio Waves, Announced on September 3, 1986 -170 pages, Fig. 2)
[0006]
[Problems to be solved by the invention]
Conventionally, input / output of signals to / from a semiconductor package is performed via “wiring”. However, as the semiconductor chip mounted on the semiconductor package operates in the high-frequency region, if the wiring structure is not properly designed, the signal propagation efficiency decreases, and the high-frequency characteristics deteriorate. ing.
[0007]
In a PGA type semiconductor package employing a coaxial cable, the core wire of the coaxial cable and the surface wiring of the multilayer wiring board are joined in a state where they are applied at right angles to each other. Since the difference between the cross-sectional areas in the perpendicular direction is large, the signal is reflected at a portion where the area of the joint between the core wire and the surface wiring changes.
[0008]
As a result, there is a problem that the high frequency characteristics are deteriorated.
[0009]
Further, the present inventor has proposed a structure for realizing a high-frequency semiconductor device to which a coaxial cable is connected, by connecting an inner lead as an external connection terminal to a package substrate on which a high-frequency semiconductor chip is mounted, The structure in which the outer leads connected to the outer side protrude outward from the package substrate along the plane direction of the package substrate was examined.
[0010]
However, in a structure in which the outer leads protrude toward the outside of the substrate along the planar direction of the package substrate, there is a problem that the size cannot be reduced.
[0011]
An object of the present invention is to provide a semiconductor device and an electronic device that improve the quality of high-frequency characteristics.
[0012]
It is another object of the present invention to provide a semiconductor device and an electronic device that are reduced in size.
[0013]
Still another object of the present invention is to provide a semiconductor device and an electronic device that are reduced in thickness.
[0014]
It is another object of the present invention to provide a semiconductor device and an electronic device that can be reduced in cost.
[0015]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0016]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0017]
That is, the present invention provides a wiring board on which a surface wiring is formed, a semiconductor chip electrically connected to and mounted on the wiring board, and any one of a main surface of the wiring substrate and a back surface opposite to the main surface. A plurality of external connection terminals provided therein, and a transmission line portion electrically connected to the surface wiring of the wiring board, and at least one of signal input and output to the semiconductor chip. One is performed via the transmission line section.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0019]
In the following embodiments, when necessary for the sake of convenience, the description will be made by dividing into a plurality of sections or embodiments, but unless otherwise specified, they are not unrelated to each other and one is the other. Some or all modifications, details, supplementary explanations, etc.
[0020]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), a case where it is particularly specified and a case where it is clearly limited to a specific number in principle, etc. Except, the number is not limited to the specific number, and may be more than or less than the specific number.
[0021]
Furthermore, in the following embodiments, the components (including element steps, etc.) are not necessarily essential, unless otherwise specified or considered to be essential in principle. Needless to say.
[0022]
Similarly, in the following embodiments, when referring to the shapes, positional relationships, and the like of the components, the shapes are substantially the same, unless otherwise specified, and in cases where it is considered in principle not to be so. And the like. The same applies to the above numerical values and ranges.
[0023]
In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.
[0024]
(Embodiment 1)
FIG. 1 is a sectional view showing an example of the structure of the high-frequency package according to the first embodiment of the present invention, FIG. 2 is an external perspective view showing an example of the structure of an optical module into which the high-frequency package shown in FIG. 1 is incorporated, and FIG. 2 is a cross-sectional view showing the structure of the optical module shown in FIG. 2, FIG. 4 is a plan view showing an example of the arrangement of components incorporated in the optical module shown in FIG. 2, and FIG. 5 is an arrangement of components incorporated in the optical module shown in FIG. FIG. 6 is a cross-sectional view illustrating an example of a structure of a high-frequency package according to a modification, FIG. 7 is a partial plan view illustrating an example of a structure of a microstrip line in a wiring board of the high-frequency package illustrated in FIG. 1, and FIG. FIG. 9 is a partial cross-sectional view showing the structure of the microstrip line shown in FIG. 7, and FIG. 9 is a partial plan view showing the structure of a microstrip line of a modification of the wiring board of the high-frequency package shown in FIG. 10 is a partial sectional view showing the structure of the microstrip line of the modification shown in FIG. 9, FIG. 11 is a perspective view and a sectional view showing the structure of the high-frequency package of the modification, and FIG. 12 is a cap of the high-frequency package shown in FIG. 13 is a cross-sectional view showing an example of the mounting structure, FIG. 13 is a plan view of the cap mounting structure shown in FIG. 12, FIG. 14 is a cross-sectional view taken along line AA of FIG. 13, and FIG. 16 is a plan view showing an example of the positional relationship between the surface wiring and the cap in the cap mounting structure shown in FIG. 12, FIG. 17 is a bottom view showing the structure of the cap as viewed from the direction of arrow C in FIG. 18 is a side view showing the structure of the cap shown in FIG. 17, FIG. 19 is a sectional view showing the structure of the cap shown in FIG. 17 and an enlarged partial sectional view of a corner, and FIG. 20 is taken along line AA in FIG. Section cut FIG. 21 is an enlarged partial cross-sectional view taken along line BB of FIG. 13. FIG. 22 is an enlarged partial plan view showing an example of the positional relationship between the surface wiring and the opening of the cap in the cap mounting structure shown in FIG. FIG. 23 is a sectional view showing a structure of a high-frequency package according to a modification, FIG. 24 is an enlarged partial sectional view showing an example of a structure in which a heat dissipation member is attached to the cap shown in FIG. 12, and FIGS. FIG. 28 is a cross-sectional view showing the structure of the high-frequency package according to the modification, FIG. 28 is a plan view showing the structure of the high-frequency package according to the modification of the first embodiment, and FIG. 29 is a cross-sectional view of the high-frequency package shown in FIG. 31 and 32 are plan views showing the structure of a high-frequency package according to a modification of the first embodiment of the present invention, respectively. FIG. 33 is a plan view showing the structure of a high-frequency package according to a modification of the first embodiment. 4 is a cross-sectional view of the high-frequency package shown in FIG. 33, FIG. 35 is a plan view showing the structure of a high-frequency package according to a modification of the first embodiment, FIG. 36 is a cross-sectional view of the high-frequency package shown in FIG. FIG. 38 is a plan view showing the structure of a high-frequency package according to a modification of the first embodiment. FIG. 38 is a cross-sectional view of the high-frequency package shown in FIG.
[0025]
The semiconductor device according to the first embodiment shown in FIG. 1 is a semiconductor package on which an optical communication IC (Integrated Circuit) is mounted, and is, for example, a high-
[0026]
Here, the
[0027]
On the other hand, the transmission line is configured such that the power is attenuated on the way, reflected, and propagates efficiently without a significant decrease in output so that the wiring shape and the surrounding conductor shape and arrangement including the wiring, This is a line designed with insulation layer material, insulation layer thickness and structure.
[0028]
The configuration of the high-
[0029]
That is, the high-
[0030]
Therefore, by transmitting the high-frequency signal only through the microstrip line on the surface layer of the
[0031]
That is, the via (including the through hole) is not a transmission line but a wiring. In the transmission line, in order to realize efficient propagation of electric power, design is performed using parameters such as a wiring width, an interlayer insulating film thickness, a space between adjacent patterns, material properties, and the like so that a characteristic impedance becomes a desired value. Do. However, in the via portion, since the conductor between the via pattern and the interlayer is perpendicular and it is difficult to form a coaxial structure, it is difficult to design to obtain a desired characteristic impedance. Therefore, power loss is likely to occur in the via portion.
[0032]
From these facts, in the technology described in Japanese Patent Application Laid-Open No. 5-167258, in which the vicinity of the connection between the core wire of the coaxial cable and the bump pad is connected as the via shape, mismatching of the characteristic impedance occurs at the connection. In order to further embed a coaxial cable in the thickness direction of the substrate, a hole is formed in the substrate with a drill or the like, the coaxial cable is inserted into this hole, positioning is performed, and the connection between the bump pad and the core wire is performed. It seems that a manufacturing process that fills the holes afterwards is necessary. This structure increases the number of processes as compared to a general wiring board manufacturing process, and involves difficult techniques such as cable connection and embedding, leading to an increase in cost.
[0033]
On the other hand, in the first embodiment, since the wiring board can be manufactured by the existing technology, the cost does not increase.
[0034]
Note that the surface wiring such as the
[0035]
When high-speed transmission such as 40 Gbps is performed, it is preferable to make the
[0036]
Preferably, of the plurality of
[0037]
Accordingly, high-speed signal transmission with a loss of high-frequency characteristics minimized can be realized, and noise on the
[0038]
In the high-
[0039]
This makes it possible to reduce the size of the package as compared with an outer lead protruding type high-frequency package in which the outer leads protrude outward from the
[0040]
The
[0041]
In the high-
[0042]
The diameter of the
[0043]
The
[0044]
The high-
[0045]
Here, the structure of the
[0046]
The
[0047]
The
[0048]
The high-
[0049]
The external terminal of the
[0050]
As shown in FIGS. 4 and 5, in the
[0051]
On the other hand, a signal input from the
[0052]
Although FIG. 4 shows a case where two high-
[0053]
In FIG. 4, arrows shown by solid lines in the arrows indicating the flow of input and output signals indicate transmission of an optical signal by an optical fiber, and arrows shown by dotted lines indicate the
[0054]
Next, FIG. 6 shows a modification of the high-
[0055]
That is, the
[0056]
In this case, a
[0057]
Since the
[0058]
Next, a preferred shape of the
[0059]
First, FIG. 7 and FIG. 8 show a case where the
[0060]
In this case, the input / output high-speed signal to / from the outside of the package passes through the path of the
[0061]
In some cases, a
[0062]
Therefore, in order to make the
[0063]
However, these techniques require high precision in positioning the surface layer / inner layer wiring of the
[0064]
On the other hand, the structure shown in FIGS. 9 and 10 has a
[0065]
That is, a region outside the outermost via wiring 4i near the end of the
[0066]
Thereby, the inductance of GND can be reduced.
[0067]
Further, for the characteristic impedance matching in the region of the
[0068]
Therefore, by connecting the
[0069]
Furthermore, the characteristic impedance can be made even closer to the target value by shortening the distance between the surface layer wiring for
[0070]
As a result, deterioration of the high-speed signal characteristics can be suppressed, and the electrical characteristics of the high-
[0071]
Next, a high-
[0072]
The high-
[0073]
The thin
[0074]
That is, a
[0075]
Then, the
[0076]
After that, the surface wiring of the ceramic plate and the surface wiring of the
[0077]
As described above, by using the thin
[0078]
Further, handling of the
[0079]
The
[0080]
Next, a high-
[0081]
First, in the high-
[0082]
This is because the heavy weight of the
[0083]
The
[0084]
In the high-
[0085]
That is, since the high-
[0086]
Here, the arrangement position of the
[0087]
That is, it is preferable that the
[0088]
Therefore, it is preferable that the
[0089]
Accordingly, in the
[0090]
20 and 22 show the details of the positional relationship between the
[0091]
Further, the portion other than the connection region of the
[0092]
Therefore, since the
[0093]
As shown in FIGS. 17 and 18, the
[0094]
Further, since the
[0095]
As shown in FIGS. 21 and 22, such a
[0096]
In addition, as shown in FIG. 21, in order to enhance the shielding effect, the
[0097]
Thus, the periphery of the high-frequency signal
[0098]
As shown in FIG. 22, the
[0099]
As a result, the
[0100]
Next, the high-
[0101]
In the high-
[0102]
The high-
[0103]
Here, a signal is input from the
[0104]
The high-
[0105]
FIG. 26 shows a structure in which the
[0106]
Therefore, in the high-
[0107]
Next, the arrangement positions of the
[0108]
In the high-
[0109]
That is, when transmitting a high-frequency signal from the
[0110]
As a result, the length of the
[0111]
The high-
[0112]
FIGS. 28 and 29 show the case where the high-
[0113]
FIG. 30 is a modification of the structure of FIG. 28, in which the arrangement of the two
[0114]
31 and 32 show the case where one
[0115]
In FIG. 32 as well, the
[0116]
In the high-
[0117]
That is, since the
[0118]
On the other hand, in the high-
[0119]
Any of the high-
[0120]
(Embodiment 2)
FIG. 39 is a cross-sectional view showing the structure of a semiconductor device (high-frequency package) according to the second embodiment of the present invention. FIGS. 40 and 41 are cross-sectional views each showing the structure of a high-frequency package according to a modification of the second embodiment of the present invention. 42 is a cross-sectional view showing an example of a cap-mounted state in assembling the high-frequency package shown in FIG. 41. FIG. 43 is a partial cross-sectional view showing an example of a connection state between the auxiliary board and the coaxial cable in assembling the high-frequency package shown in FIG. 44 is a partial sectional view showing an example of a testing state in assembling the high-frequency package shown in FIG. 41, and FIG. 45 is a partial sectional view showing an example of a structure after the assembly of the high-frequency package shown in FIG. 41 is completed.
[0121]
The semiconductor device shown in FIG. 39 of the second embodiment is a high-frequency semiconductor package for optical communication having a
[0122]
Therefore, the
[0123]
Therefore, the
[0124]
That is, since the
[0125]
Therefore, the high-
[0126]
As a result, similarly to the high-
[0127]
The signal on the low frequency side is transmitted to the outside through the
[0128]
The
[0129]
The high-
[0130]
In this case, the
[0131]
Thus, in the high-
[0132]
That is, the yield risk can be divided into the assembly of the
[0133]
Further, in the high-
[0134]
Further, since all the external connection terminals are provided on the
[0135]
That is, since all of the high-frequency and low-frequency external connection terminals are provided on one surface (the
[0136]
As a result, the test time can be reduced.
[0137]
In the modification of the high-
[0138]
In this case, the
[0139]
Further, in the high-
[0140]
Next, the high-
[0141]
Therefore, the
[0142]
That is, the
[0143]
Therefore, the high-
[0144]
Thus, similarly to the high-
[0145]
The signal on the low frequency side passes through the
[0146]
The
[0147]
In the high-
[0148]
That is, the chip-
[0149]
Accordingly, since both structures include the microstrip line, a high frequency test can be performed as each component, and the yield can be separated by connecting non-defective products. As a result, the yield risk can be divided between the chip-
[0150]
Further, the chip-
[0151]
In addition, since all the external connection terminals are provided on the
[0152]
That is, since all of the high-frequency and low-frequency external connection terminals are provided on one surface (the
[0153]
As a result, the test time can be reduced.
[0154]
Note that the
[0155]
At this time, the test is performed by bringing the
[0156]
The
[0157]
After separately testing the chip-
[0158]
Further, a heat
[0159]
In the high-
[0160]
Therefore, in the high-
[0161]
(Embodiment 3)
FIG. 46 is a plan view showing an example of the arrangement of components incorporated in the optical module according to
[0162]
The third embodiment describes a high-frequency package (semiconductor device) 38 mounted on an electronic device such as the
[0163]
That is, the high-
[0164]
The configuration of the high-
[0165]
Further, as shown in FIG. 51, the tape-shaped
[0166]
As shown in FIG. 1, the
[0167]
Therefore, similarly to the high-
[0168]
As a result, by transmitting the high-frequency signal only through the microstrip line on the surface layer of the
[0169]
Specifically, by transmitting a high-frequency signal only through the microstrip line on the surface layer, the reflection characteristics in high-frequency transmission can be reduced and the transmission characteristics can be increased. As a result, loss in high-frequency transmission can be reduced, and high-quality high-frequency signal transmission becomes possible.
[0170]
Further, the disturbance of the waveform of the high-frequency signal in the high-frequency transmission can be reduced, so that high-quality high-frequency signal transmission is possible.
[0171]
That is, as described in the first embodiment, when a via enters a high-frequency transmission, a mismatch portion of the characteristic impedance is generated, which causes transmission loss. However, in the case of a microstrip line, a desired characteristic impedance can be obtained by designing parameters such as a wiring width, an insulating layer thickness, and a space between adjacent patterns. Therefore, a uniform characteristic impedance can be designed from the input side to the output side, and the transmission loss can be reduced.
[0172]
The surface wiring of the
[0173]
In the high-
[0174]
Accordingly, the size of the package can be reduced as compared with an outer lead protruding type high-frequency package in which the outer leads protrude outward from the package body.
[0175]
Next, the
[0176]
The
[0177]
In the
[0178]
Therefore, in the connection via the tape-shaped
[0179]
Further, as shown in FIG. 48, the high-
[0180]
That is, since the tape-shaped
[0181]
On the other hand, since the tape-shaped
[0182]
The
[0183]
In the
[0184]
The structure of the
[0185]
Next, the configuration of the tape-shaped
[0186]
The tape-shaped
[0187]
As shown in FIG. 51, the
[0188]
That is, the surface GND leads 40h are arranged on both sides of the surface signal leads 40g of the
[0189]
As a result, a high-frequency signal is transmitted to another semiconductor device such as the
[0190]
The
[0191]
However, the materials, thicknesses, and the like of the components of the tape-shaped
[0192]
In the tape-shaped
[0193]
By disposing the
[0194]
Further, the tape-shaped
[0195]
However, since the tape-shaped
[0196]
In the tape-shaped
[0197]
The tape-shaped
[0198]
In the high-
[0199]
Further, since the transmission line such as the
[0200]
66 to 71 show a mounting structure (electronic device) of the high-
[0201]
Since the tape-shaped
[0202]
67 and 68 show the details of the connection between the tape-shaped
[0203]
FIG. 69 shows a case where an anisotropic
[0204]
By using the
[0205]
As shown in FIG. 70, when the high-
[0206]
FIG. 71 shows a structure in which the high-
[0207]
In this case, the high-
[0208]
Further, in the mounting structure shown in FIG. 71, since the tape-shaped
[0209]
Next, FIG. 72 shows a modification of the transmission line portion, which is a forked tape-like line portion 45 (differential line) used when inputting and outputting a high-frequency signal between a plurality of packages. A
[0210]
In this case, as shown in FIG. 73, one end of the forked tape-shaped
[0211]
74 and 75 show that the high-
[0212]
In this case, the user can easily turn on / off the electrical connection between the packages by attaching / detaching the tape-shaped
[0213]
(Embodiment 4)
76 is a perspective view showing an example of the structure of the high-frequency package according to
[0214]
In the fourth embodiment, as shown in FIG. 76, the transmission line portion of the high-frequency package (semiconductor device) 47 is disposed so as to protrude in two opposing directions of the
[0215]
The connecting
[0216]
Also in this plate-shaped
[0217]
Since the
[0218]
FIG. 79 shows a mounting structure in which the high-
[0219]
In the high-
[0220]
Furthermore, since the connecting
[0221]
Further, since the plate-shaped
[0222]
When the plate-shaped
[0223]
The connecting
[0224]
Next, FIG. 80 to FIG. 82 show a high-
[0225]
As described above, by adopting a structure in which the plate-shaped
[0226]
For example, when the bending accuracy of the press die is about ± 0.05 mm, flatness of 0.05 mm or less can be ensured, and a plate-shaped line portion having an integrated structure corresponding to four sides of the
[0227]
In addition, since the lead flatness can be improved, the
[0228]
FIGS. 83 to 86 show a high-
[0229]
Thereby, the heat radiation in the high-
[0230]
(Embodiment 5)
FIG. 87 is a plan view showing the structure of the tape-shaped transmission line unit according to the fifth embodiment of the present invention. FIG. 88 is a plan view showing the structure of the base metal layer of the tape-shaped transmission line unit shown in FIG. 87 is a plan view showing the structure of the insulating layer of the tape-shaped transmission line shown in FIG. 87, FIG. 90 is a plan view showing the structure of the surface metal layer of the tape-shaped transmission line shown in FIG. 87, and FIG. 87 is a plan view showing the structure of the cover coat layer of the tape-shaped transmission line portion shown in FIG. 92, FIG. 92 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 87, and FIG. 93 is shown in FIG. FIG. 94 is a cross-sectional view showing a cross-sectional structure taken along the line BB, FIG. 94 is a partial cross-sectional view showing a connection structure of a base metal layer of the tape-shaped transmission line portion shown in FIG. 87, and FIG. Partial sectional view showing a connection structure of a surface metal layer of a tape-shaped transmission line portion, 96 is a plan view showing a structure of a tape-shaped transmission line unit according to a modification of the fifth embodiment of the present invention; FIG. 97 is a plan view showing a structure of a base metal layer of the tape-shaped transmission line unit shown in FIG. 96; FIG. 98 is a plan view showing the structure of the insulating layer of the tape-shaped transmission line shown in FIG. 96, FIG. 99 is a plan view showing the structure of the surface metal layer of the tape-shaped transmission line shown in FIG. 96, and FIG. 96 is a plan view showing the structure of the cover coat layer of the tape-shaped transmission line portion shown in FIG. 96, FIG. 101 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 96, and FIG. 103 is a cross-sectional view showing a cross-sectional structure taken along the line BB shown in FIG. 103. FIG. 103 is a partial cross-sectional view showing a connection structure of a surface metal layer (GND) of the tape-shaped transmission line shown in FIG. Is a surface metal layer (FIG. 96) of a tape-shaped transmission line portion. FIG. 105 is a sectional view showing the structure of a tape-shaped transmission line portion according to a modification of the fifth embodiment of the present invention, and FIG. 106 is a modification of the fifth embodiment of the present invention. FIG. 107 is a plan view showing a structure of a tape-shaped transmission line section of an example, FIG. 107 is a plan view showing a structure of a tape-shaped transmission line section of a modification of the fifth embodiment of the present invention, and FIG. 108 is an embodiment of the present invention. FIG. 109 is a plan view showing an example of the connection structure of the tape-shaped transmission line portion of
[0231]
The fifth embodiment describes another embodiment of the tape-shaped transmission line section.
[0232]
The tape-shaped line portion (transmission line portion) 49 shown in FIG. 87 has a structure substantially similar to that of the tape-shaped
[0233]
The detailed structure of the tape-shaped
[0234]
Note that the
[0235]
The length of the insulating
[0236]
Further, the
[0237]
A
[0238]
94 and 95 show the connection state of the tape-shaped
[0239]
As shown in FIGS. 88 and 89, the length of the insulating
[0240]
In the fifth embodiment, the
[0241]
In addition, in the vicinity of the
[0242]
Here, the difference in the flow of the return current 54 between the case where the
[0243]
As shown in FIG. 108, when the
[0244]
In the tape-shaped
[0245]
Therefore, for example, the return current 54 flowing from the lead side to the substrate directly under the wiring changes its direction rapidly near the edge (near Q) of the
[0246]
Therefore, it is not preferable because the moving distance of the return current 54 may be increased to cause an increase in power supply inductance.
[0247]
On the other hand, as shown in FIG. 109, when the
[0248]
Therefore, by providing the
[0249]
Next, FIG. 96 shows a tape-shaped
[0250]
The tape-
[0251]
In this case, as shown in FIG. 103, the
[0252]
Here, as shown in FIGS. 103 and 104, the
[0253]
In the
[0254]
Therefore, also in the case of the tape-shaped
[0255]
If the
[0256]
Next, in the tape-shaped
[0257]
In this case, since the
[0258]
In the fifth embodiment, a case is described in which one signal line is arranged in each of the tape-shaped
[0259]
Since the
[0260]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0261]
For example, in the first to fifth embodiments, the case where the semiconductor device is a ball grid array type semiconductor package has been described. For example, an LGA (Land Grid Array) may be used.
[0262]
Further, in the first to fifth embodiments, the case where the
[0263]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0264]
By transmitting the high-frequency signal through the transmission line connected to the surface wiring of the wiring board, the high-frequency transmission loss can be reduced and the signal can be transmitted. Will be possible.
[Brief description of the drawings]
FIG. 1 is a sectional view illustrating an example of a structure of a semiconductor device (high-frequency package) according to a first embodiment of the present invention;
FIG. 2 is an external perspective view showing an example of a structure of an optical module into which the high-frequency package shown in FIG. 1 is incorporated.
FIG. 3 is a sectional view showing a structure of the optical module shown in FIG.
FIG. 4 is a plan view showing an example of an arrangement of components incorporated in the optical module shown in FIG.
FIG. 5 is a cross-sectional view showing an example of an arrangement of components incorporated in the optical module shown in FIG.
FIG. 6 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 7 is a partial plan view showing an example of a structure of a microstrip line in the wiring board of the high-frequency package shown in FIG.
8 is a partial cross-sectional view showing a structure of the microstrip line shown in FIG.
FIG. 9 is a partial plan view showing a structure of a microstrip line of a modification in the wiring board of the high-frequency package shown in FIG. 1;
FIG. 10 is a partial cross-sectional view illustrating a structure of a microstrip line according to a modification shown in FIG.
FIGS. 11A and 11B are a perspective view and a cross-sectional view illustrating a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention; FIGS.
FIG. 12 is a cross-sectional view showing an example of a cap mounting structure of the high-frequency package shown in FIG.
FIG. 13 is a plan view of the cap mounting structure shown in FIG.
14 is a cross-sectional view showing a cross-sectional structure taken along line AA of FIG.
FIG. 15 is a bottom view of the cap mounting structure shown in FIG. 13;
16 is a plan view showing an example of a positional relationship between a surface wiring and a cap in the cap mounting structure shown in FIG.
FIG. 17 is a bottom view showing the structure of the cap as viewed from the arrow C in FIG. 14;
18 is a side view showing the structure of the cap shown in FIG.
19 is a sectional view showing the structure of the cap shown in FIG. 17 and an enlarged partial sectional view of a corner.
20 is an enlarged partial cross-sectional view showing a detailed structure of a cross section cut along line AA in FIG. 13;
FIG. 21 is an enlarged partial cross-sectional view showing a detailed structure of a cross section cut along the line BB of FIG. 13;
22 is an enlarged partial plan view showing an example of a positional relationship between a surface wiring and an opening of a cap in the cap mounting structure shown in FIG. 12;
FIG. 23 is a cross-sectional view illustrating a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
24 is an enlarged partial sectional view showing an example of a structure in which a heat radiating member is attached to the cap shown in FIG.
FIG. 25 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 26 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 27 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 28 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 29 is a sectional view showing a structure of the high-frequency package shown in FIG. 28;
FIG. 30 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 31 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 32 is a plan view showing the structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 33 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 34 is a cross-sectional view showing a structure of the high-frequency package shown in FIG.
FIG. 35 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 36 is a sectional view showing the structure of the high-frequency package shown in FIG. 35;
FIG. 37 is a plan view showing a structure of a semiconductor device (high-frequency package) according to a modification of the first embodiment of the present invention.
FIG. 38 is a sectional view showing the structure of the high-frequency package shown in FIG. 37;
FIG. 39 is a cross-sectional view illustrating a structure of a semiconductor device (high-frequency package) according to the second embodiment of the present invention;
FIG. 40 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the second embodiment of the present invention.
FIG. 41 is a cross-sectional view showing a structure of a semiconductor device (high-frequency package) according to a modification of the second embodiment of the present invention.
42 is a cross-sectional view showing an example of a cap mounted state in assembling the high frequency package shown in FIG. 41.
43 is a partial cross-sectional view showing one example of a connection state between an auxiliary board and a coaxial cable in assembling the high-frequency package shown in FIG. 41.
44 is a partial cross-sectional view showing one example of a testing state in assembling the high frequency package shown in FIG. 41.
FIG. 45 is a partial cross-sectional view showing one example of a structure after the assembly of the high-frequency package shown in FIG. 41 is completed.
FIG. 46 is a plan view showing an example of an arrangement of components incorporated in the optical module according to the third embodiment of the present invention.
FIG. 47 is a cross-sectional view showing an example of the arrangement of components incorporated in the optical module shown in FIG. 46.
48 is a cross-sectional view showing a modification of the connection method of the transmission line in the optical module shown in FIG.
FIG. 49 is a plan view showing an arrangement of components incorporated in an optical module according to a modification of the third embodiment of the present invention.
50 is a cross-sectional view showing an example of the arrangement of components incorporated in the optical module shown in FIG. 49.
FIG. 51 is a plan view showing a structure of a tape-shaped transmission line unit which is an example of the transmission line unit according to the third embodiment of the present invention.
FIG. 52 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 51.
FIG. 53 is a cross-sectional view showing a cross-sectional structure taken along the line BB shown in FIG. 51;
FIG. 54 is a rear view showing the structure of the rear surface of the tape-shaped transmission line shown in FIG. 51.
FIG. 55 is a cross-sectional view showing a cross-sectional structure taken along the line CC shown in FIG. 51.
FIG. 56 is a plan view showing a structure of a tape-shaped transmission line section according to a modification of the third embodiment of the present invention.
FIG. 57 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 56;
FIG. 58 is a cross-sectional view showing a cross-sectional structure cut along the line BB shown in FIG. 56;
59 is a rear view showing the structure of the rear surface of the tape-shaped transmission line section shown in FIG. 56.
FIG. 60 is a cross-sectional view showing a cross-sectional structure taken along the line CC shown in FIG. 56;
FIG. 61 is a plan view showing a structure of a tape-shaped transmission line unit according to a modification of the third embodiment of the present invention.
FIG. 62 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 61;
FIG. 63 is a cross-sectional view showing a cross-sectional structure taken along the line BB shown in FIG. 61;
FIG. 64 is a rear view showing the structure of the rear surface of the tape-shaped transmission line shown in FIG. 61.
FIG. 65 is a cross-sectional view showing a cross-sectional structure taken along the line CC shown in FIG. 61.
FIG. 66 is a cross-sectional view illustrating an example of a mounting structure of a high-frequency package provided with a tape-shaped transmission line unit according to the third embodiment of the present invention.
FIG. 67 is an enlarged partial cross-sectional view showing a structure of a portion D shown in FIG. 66 in an enlarged manner.
FIG. 68 is a cross-sectional view showing a cross-sectional structure taken along the line EE shown in FIG. 67.
FIG. 69 is a cross-sectional view showing a modification of the structure shown in FIG. 68.
70 is a sectional view showing a modification of the structure shown in FIG. 66.
FIG. 71 is a sectional view showing a modification of the structure shown in FIG. 66.
FIG. 72 is a plan view showing a structure of a tape-shaped transmission line unit according to a modification of the third embodiment of the present invention.
FIG. 73 is a plan view showing a connection state of the tape-shaped transmission line section of the modified example of FIG. 72.
FIG. 74 is a cross-sectional view showing a mounting structure of a modified example of the tape-shaped transmission line unit according to the third embodiment of the present invention.
FIG. 75 is a cross-sectional view showing a mounting structure of a modified example of the tape-shaped transmission line unit according to the third embodiment of the present invention.
FIG. 76 is a perspective view showing an example of the structure of the high-frequency package according to
FIG. 77 is a plan view showing the structure of the high-frequency package shown in FIG. 76.
FIG. 78 is a perspective view showing the structure on the back side of the frame-shaped transmission line provided in the high-frequency package shown in FIG. 76;
FIG. 79 is a cross-sectional view showing one example of a mounting structure of the high-frequency package shown in FIG. 76;
FIG. 80 is a plan view showing a structure of a high-frequency package according to a modification of the fourth embodiment of the present invention.
FIG. 81 is a perspective view showing the structure of the high-frequency package shown in FIG. 80.
FIG. 82 is a perspective view showing a structure on the back surface side of a transmission line provided in the high-frequency package shown in FIG. 81;
FIG. 83 is a plan view showing a structure of a high-frequency package according to a modification of the fourth embodiment of the present invention.
FIG. 84 is a perspective view showing the structure of the high-frequency package shown in FIG. 83.
85 is a perspective view showing the structure on the back side of the transmission line provided in the high-frequency package shown in FIG. 84.
86 is a sectional view showing the structure of the high-frequency package shown in FIG. 83.
FIG. 87 is a plan view showing the structure of a tape-shaped transmission line unit according to the fifth embodiment of the present invention.
FIG. 88 is a plan view showing a structure of a base metal layer of the tape-shaped transmission line section shown in FIG. 87.
89 is a plan view showing a structure of an insulating layer of the tape-shaped transmission line portion shown in FIG. 87.
90 is a plan view showing the structure of the surface metal layer of the tape-shaped transmission line shown in FIG. 87. FIG.
FIG. 91 is a plan view showing a structure of a cover coat layer of the tape-shaped transmission line portion shown in FIG. 87.
FIG. 92 is a cross-sectional view showing a cross-sectional structure taken along line AA shown in FIG. 87.
93 is a cross-sectional view showing a cross-sectional structure taken along the line BB shown in FIG. 87.
94 is a partial cross-sectional view showing a connection structure of a base metal layer of the tape-shaped transmission line shown in FIG. 87.
FIG. 95 is a partial cross-sectional view showing a connection structure of a surface metal layer of the tape-shaped transmission line portion shown in FIG. 87.
FIG. 96 is a plan view showing a structure of a tape-shaped transmission line unit according to a modification of the fifth embodiment of the present invention.
97 is a plan view showing the structure of the base metal layer of the tape-shaped transmission line section shown in FIG. 96.
FIG. 98 is a plan view showing the structure of the insulating layer of the tape-shaped transmission line section shown in FIG. 96.
FIG. 99 is a plan view showing the structure of a surface metal layer of the tape-shaped transmission line section shown in FIG. 96.
FIG. 100 is a plan view showing the structure of a cover coat layer of the tape-shaped transmission line portion shown in FIG. 96.
101 is a cross-sectional view showing a cross-sectional structure taken along the line AA shown in FIG. 96.
FIG. 102 is a cross-sectional view showing a cross-sectional structure cut along the line BB shown in FIG. 96;
103 is a partial cross-sectional view showing a connection structure of a surface metal layer (GND) of the tape-shaped transmission line section shown in FIG. 96.
104 is a partial cross-sectional view showing a connection structure of a surface metal layer (signal) of the tape-shaped transmission line section shown in FIG. 96.
FIG. 105 is a cross-sectional view illustrating a structure of a tape-shaped transmission line unit according to a modification of the fifth embodiment of the present invention.
FIG. 106 is a plan view showing a structure of a tape-shaped transmission line unit according to a modification of the fifth embodiment of the present invention.
FIG. 107 is a plan view showing the structure of a tape-shaped transmission line unit according to a modification of the fifth embodiment of the present invention.
FIG. 108 is a plan view illustrating an example of a connection structure of a tape-shaped transmission line unit according to the fifth embodiment of the present invention.
109 is a plan view showing an example of a flow of a return current in the connection structure shown in FIG. 108.
110 is a plan view showing how a return current flows in the connection structure of the comparative example with respect to the connection structure shown in FIG. 108.
[Explanation of symbols]
1 High-frequency package (semiconductor device)
2 Semiconductor chip
2a Main surface
2b back
3 Ball electrode (external connection terminal)
3a Support ball
4 Package board (wiring board)
4a Main surface
4b back side
4c Signal surface wiring (surface wiring)
4d internal signal wiring
4e insulating layer
4f GND layer
4g microstrip line
4h Surface wiring for GND
4i Via wiring
4j Solder resist
4k steps
4l recess
5 Solder bump electrode
6 Underfill resin
7 Coaxial cable (transmission line section)
7a core wire
7b shield
8 Frame members
9 caps
9a Opening
9b leg
9c Notch
9d base material
9e conductive film
9f non-conductive film
10. Thermal conductive adhesive
11 Coaxial connector
12 glass beads
12a core wire
13 Module board (wiring board)
13a Main surface
13b back side
13c Signal surface wiring (surface wiring)
13d internal signal wiring
13e insulating layer
13f GND layer
13g microstrip line
13h opening
14 Optical module
15 Module case
16 Fins
17 Module connector
18 wind
19 Amplifier elements (other semiconductor devices)
20 photoelectric converters (other semiconductor devices)
21 Microstrip line structure
22 Coaxial structure
23 Coplanar structure
23a coplanar track
24 Thin coaxial connector
24a Signal surface wiring (surface wiring)
24b GND line
24c microstrip line
24d step
25 conductive material
26 Heat dissipation block
27 Second semiconductor chip
28 Balancer
29 Screw member
30 chip capacitors
31 Solder connection
32 Auxiliary board
32a main surface
32b back side
32c Signal surface wiring (surface wiring)
32d internal signal wiring
32e insulating layer
32f GND layer
32g microstrip line
32h opening
33 pin member
34 Thin ball electrode
35 Testing board
35a interposer
35b Pin member
35c Surface wiring for signal
35d internal signal wiring
35e insulating layer
35f GND layer
35g microstrip line
36 Chip side structure
37 Cable side structure
38 High-frequency Package (Semiconductor Device)
39 Optical module (electronic device)
40 Tape line section (transmission line section)
40a Plate-shaped lead (wiring)
40b Base metal layer (ground conductor layer)
40c insulating layer
40d Surface metal layer
40e cover coat layer
40f via
40g Surface signal lead (transmission line)
40h Surface GND lead (transmission line)
40i microstrip line
40j metal layer
40k cutout
40l adhesive
40m surface protective layer
40n continuous via
41 Mounting board
41a Signal surface wiring (electrode)
41b Surface wiring for GND (electrode)
42 Solder
43 Anisotropic conductive resin
43a conductive particles
44 Other semiconductor packages (other semiconductor devices)
45 Bifurcated tape line section (transmission line section)
46 Plate-shaped line part (transmission line part)
46a plate-shaped lead (wiring)
46b Base metal layer (ground conductor layer)
46c Surface signal lead (transmission line)
46d Surface GND lead (transmission line)
46e Surface metal layer
46f insulation layer
46g connection
47 High-frequency Package (Semiconductor Device)
48 adhesive
49 Tape line section (transmission line section)
50 Coplanar structure
51 GND coplanar structure
52, 53, 55 Tape line section (transmission line section)
54 Return current
Claims (19)
前記配線基板に電気的に接続されて搭載された半導体チップと、
前記配線基板の主面またはその反対側の裏面の何れかの面内に設けられた複数の外部接続用端子と、
前記配線基板の前記表層配線に電気的に接続された伝送線路部とを有し、
前記半導体チップへの信号の入力または出力のうち少なくとも何れか一方が前記伝送線路部を介して行われることを特徴とする半導体装置。A wiring board on which surface wiring is formed,
A semiconductor chip mounted electrically connected to the wiring board,
A plurality of external connection terminals provided in any surface of the main surface of the wiring substrate or the back surface opposite thereto,
A transmission line portion electrically connected to the surface wiring of the wiring board,
A semiconductor device, wherein at least one of input and output of a signal to the semiconductor chip is performed via the transmission line unit.
前記配線基板に電気的に接続されて搭載された半導体チップと、
前記配線基板の主面またはその反対側の裏面の何れかの面内に設けられた複数の外部接続用端子と、
前記配線基板の配線に電気的に接続された板状のリードを有する伝送線路部とを有し、
前記半導体チップへの信号の入力または出力のうち少なくとも何れか一方が前記板状のリードを介して行われることを特徴とする半導体装置。A wiring board,
A semiconductor chip mounted electrically connected to the wiring board,
A plurality of external connection terminals provided in any surface of the main surface of the wiring substrate or the back surface opposite thereto,
A transmission line portion having a plate-like lead electrically connected to the wiring of the wiring board,
A semiconductor device, wherein at least one of input and output of a signal to the semiconductor chip is performed via the plate-shaped lead.
前記半導体装置の前記伝送線路部の伝送線路と電気的に接続された実装基板とを有することを特徴とする電子装置。A wiring board on which a surface wiring is formed, a semiconductor chip electrically connected to and mounted on the wiring board, and a plurality of semiconductor chips provided on any one of a main surface of the wiring substrate or a back surface opposite to the main surface. A semiconductor device having a terminal for external connection and a transmission line portion electrically connected to the surface wiring of the wiring board;
An electronic device, comprising: a mounting board electrically connected to a transmission line of the transmission line portion of the semiconductor device.
前記半導体装置の前記伝送線路と電気的に接続された他の半導体装置とを有することを特徴とする電子装置。A wiring board on which a surface wiring is formed, a semiconductor chip electrically connected to and mounted on the wiring board, and a plurality of semiconductor chips provided on any one of a main surface of the wiring substrate or a back surface opposite to the main surface. A semiconductor device having a terminal for external connection and a transmission line portion electrically connected to the surface wiring of the wiring board;
An electronic device, comprising: another semiconductor device electrically connected to the transmission line of the semiconductor device.
前記配線基板上の前記第1および第2領域に形成された配線と、
前記配線基板に電気的に接続されて搭載された半導体チップと、
前記第1領域において前記配線に電気的に接続された伝送線路とを有し、
前記半導体チップへの信号の入力または出力のうち少なくとも何れか一方が前記伝送線路を介して行われる半導体装置であって、
前記配線基板の第2領域内に配置された前記配線下にGND層が形成され、前記第1領域内に配置された前記配線下には前記GND層が形成されていないことを特徴とする半導体装置。A wiring board having first and second regions;
Wiring formed in the first and second regions on the wiring board;
A semiconductor chip mounted electrically connected to the wiring board,
A transmission line electrically connected to the wiring in the first region,
A semiconductor device in which at least one of input or output of a signal to the semiconductor chip is performed via the transmission line,
A semiconductor, wherein a GND layer is formed under the wiring arranged in a second region of the wiring substrate, and the GND layer is not formed under the wiring arranged in the first region. apparatus.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002318936A JP3998562B2 (en) | 2002-10-31 | 2002-10-31 | Semiconductor device |
US10/372,898 US6911733B2 (en) | 2002-02-28 | 2003-02-26 | Semiconductor device and electronic device |
US10/391,746 US6911734B2 (en) | 2002-02-28 | 2003-03-20 | Semiconductor device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002318936A JP3998562B2 (en) | 2002-10-31 | 2002-10-31 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096464A Division JP2007235149A (en) | 2007-04-02 | 2007-04-02 | Semiconductor device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153179A true JP2004153179A (en) | 2004-05-27 |
JP3998562B2 JP3998562B2 (en) | 2007-10-31 |
Family
ID=32461939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002318936A Expired - Fee Related JP3998562B2 (en) | 2002-02-28 | 2002-10-31 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3998562B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147854A (en) * | 2004-11-19 | 2006-06-08 | Shinko Electric Ind Co Ltd | Conversion board and semiconductor device using the same |
JP2006269564A (en) * | 2005-03-22 | 2006-10-05 | Sony Corp | Semiconductor device |
JP2012114241A (en) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | Semiconductor chip and semiconductor device |
JP2015109347A (en) * | 2013-12-04 | 2015-06-11 | 日本電信電話株式会社 | High frequency module |
CN113381154A (en) * | 2021-05-20 | 2021-09-10 | 西安交通大学 | Interconnection/transition structure of coaxial transmission line and chip |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283487A (en) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | Wiring for high-frequency signal and bonding device therefor |
JPH0677341A (en) * | 1992-08-28 | 1994-03-18 | Kyocera Corp | Circuit board |
JPH07147352A (en) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | Semiconductor integrated circuit device |
JP2001168443A (en) * | 1999-12-06 | 2001-06-22 | Kyocera Corp | Package for housing optical semiconductor element |
JP2001352001A (en) * | 2000-06-05 | 2001-12-21 | Shinko Electric Ind Co Ltd | Carrier for mounting electronic component, method for packaging the same, and semiconductor device |
JP2004140106A (en) * | 2002-10-16 | 2004-05-13 | Kyocera Corp | Package for housing semiconductor element and semiconductor device using it |
-
2002
- 2002-10-31 JP JP2002318936A patent/JP3998562B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283487A (en) * | 1992-04-03 | 1993-10-29 | Mitsubishi Electric Corp | Wiring for high-frequency signal and bonding device therefor |
JPH0677341A (en) * | 1992-08-28 | 1994-03-18 | Kyocera Corp | Circuit board |
JPH07147352A (en) * | 1993-11-24 | 1995-06-06 | Hitachi Ltd | Semiconductor integrated circuit device |
JP2001168443A (en) * | 1999-12-06 | 2001-06-22 | Kyocera Corp | Package for housing optical semiconductor element |
JP2001352001A (en) * | 2000-06-05 | 2001-12-21 | Shinko Electric Ind Co Ltd | Carrier for mounting electronic component, method for packaging the same, and semiconductor device |
JP2004140106A (en) * | 2002-10-16 | 2004-05-13 | Kyocera Corp | Package for housing semiconductor element and semiconductor device using it |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147854A (en) * | 2004-11-19 | 2006-06-08 | Shinko Electric Ind Co Ltd | Conversion board and semiconductor device using the same |
JP2006269564A (en) * | 2005-03-22 | 2006-10-05 | Sony Corp | Semiconductor device |
JP4696621B2 (en) * | 2005-03-22 | 2011-06-08 | ソニー株式会社 | Semiconductor device |
JP2012114241A (en) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | Semiconductor chip and semiconductor device |
JP2015109347A (en) * | 2013-12-04 | 2015-06-11 | 日本電信電話株式会社 | High frequency module |
CN113381154A (en) * | 2021-05-20 | 2021-09-10 | 西安交通大学 | Interconnection/transition structure of coaxial transmission line and chip |
Also Published As
Publication number | Publication date |
---|---|
JP3998562B2 (en) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911733B2 (en) | Semiconductor device and electronic device | |
US8729680B2 (en) | Semiconductor device | |
US6400010B1 (en) | Substrate including a metal portion and a resin portion | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US7911066B2 (en) | Through-chip via interconnects for stacked integrated circuit structures | |
EP3547363B1 (en) | Electronic assembly and electronic system with impedance matched interconnect structures | |
US20130012145A1 (en) | Radio module and manufacturing method therefor | |
US8222725B2 (en) | Metal can impedance control structure | |
US20240283132A1 (en) | Fan-out package structure and fabrication method therefor | |
US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
JP2003258142A (en) | Semiconductor device | |
JP3998562B2 (en) | Semiconductor device | |
US20030155641A1 (en) | Enhanced chip scale package for wire bond dies | |
KR20040063784A (en) | Semiconductor apparatus | |
US11431080B2 (en) | Radio communication module | |
JP2003179181A (en) | Resin wiring board | |
JP2007235149A (en) | Semiconductor device and electronic device | |
JP4820798B2 (en) | Semiconductor device | |
JP2010161416A (en) | Electronic device | |
JP2010141366A (en) | Semiconductor device | |
JP4850056B2 (en) | Semiconductor device | |
JPH10125721A (en) | Semiconductor device | |
JPH11163217A (en) | Semiconductor device | |
JP4127589B2 (en) | High frequency semiconductor device package and high frequency semiconductor device | |
EP1054447A1 (en) | Surface mount millimeter wave IC package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |