JP2001352001A - Carrier for mounting electronic component, method for packaging the same, and semiconductor device - Google Patents

Carrier for mounting electronic component, method for packaging the same, and semiconductor device

Info

Publication number
JP2001352001A
JP2001352001A JP2000172019A JP2000172019A JP2001352001A JP 2001352001 A JP2001352001 A JP 2001352001A JP 2000172019 A JP2000172019 A JP 2000172019A JP 2000172019 A JP2000172019 A JP 2000172019A JP 2001352001 A JP2001352001 A JP 2001352001A
Authority
JP
Japan
Prior art keywords
carrier
electronic component
base
mounting
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000172019A
Other languages
Japanese (ja)
Other versions
JP4215378B2 (en
Inventor
Takaharu Miyamoto
隆春 宮本
Toshimitsu Omiya
敏光 大宮
Kuniyuki Tanaka
邦幸 田中
Hiroshi Nakano
洋 中野
Yasutaka Hirachi
康剛 平地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Quantum Devices Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Quantum Devices Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000172019A priority Critical patent/JP4215378B2/en
Publication of JP2001352001A publication Critical patent/JP2001352001A/en
Application granted granted Critical
Publication of JP4215378B2 publication Critical patent/JP4215378B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a carrier for mounting electronic components, that is used for packaging the electronic components onto a circuit board, can easily, accurately and efficiently achieve miniaturization and high-density packaging in the manufacture of a semiconductor device, and can appropriately transmit a high-frequency signal. SOLUTION: This carrier for mounting the electronic components is equipped with signal and power supply lines that are formed on the upper surface of a substrate, a ground layer that is formed inside the substrate, and an external connection terminal that is formed on the lower surface of the substrate and is connected to the ground layer via a via hole, that is formed in the thickness direction of the substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の分野に
関し、さらに詳しく述べると、半導体装置の製造におい
て、小型化、軽量化、低価格化が容易に可能な電子部品
搭載用キャリアと、それを使用した電子部品の実装方
法、そしてそれによって得られる半導体装置に関する。
ここで、本願明細書において使用した場合、「電子部
品」なる語は、本発明に従いキャリアに搭載され得る各
種の部品を包含し、具体的には、例えば、ICチップ、
LSIチップ等の半導体チップ、受動素子、電源などを
指している。また、本発明の電子部品搭載用キャリア
は、この技術分野で一般的に用いられているように、
「チップキャリア」と呼ぶこともできる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor devices, and more specifically, to a carrier for mounting electronic components which can be easily reduced in size, weight and cost in the manufacture of semiconductor devices. The present invention relates to a method of mounting used electronic components and a semiconductor device obtained by the method.
As used herein, the term "electronic component" includes various components that can be mounted on a carrier according to the present invention, and specifically includes, for example, an IC chip,
It refers to a semiconductor chip such as an LSI chip, a passive element, a power supply, and the like. Further, the electronic component mounting carrier of the present invention, as generally used in this technical field,
It can also be called a “chip carrier”.

【0002】[0002]

【従来の技術】従来、電子部品を回路基板上に効率よく
実装するため、いわゆる「チップキャリア」が広く使用
されている。また、最近では、衛星通信、ITS(高度
道路交通システム)、マイクロ波・ミリ波無線等で採用
されている高周波(一般に数GHz〜数十GHz)のデ
バイスにおいて使用するため、高周波デバイス用チップ
キャリアも研究され、使用されている。
2. Description of the Related Art Conventionally, so-called "chip carriers" have been widely used for efficiently mounting electronic components on a circuit board. Recently, a chip carrier for a high-frequency device has been used for high-frequency (generally several GHz to several tens of GHz) devices used in satellite communication, ITS (Intelligent Transport System), microwave / millimeter wave radio, and the like. Has also been studied and used.

【0003】従来の高周波デバイス用チップキャリア
は、典型的には、図15及び図16で示すように構成さ
れている。すなわち、チップキャリア50は、金属ベー
ス51の上に、半導体チップ(例えば、GaAsチッ
プ)を収納するための開口(キャビティ)55を備えた
セラミックプレート52を積層した構成を有している。
セラミックプレート52の上面には、電源線2及び高周
波信号線3、例えばマイクロストリップ線路などが配線
されている。
A conventional chip carrier for a high-frequency device is typically configured as shown in FIGS. That is, the chip carrier 50 has a configuration in which a ceramic plate 52 having an opening (cavity) 55 for accommodating a semiconductor chip (for example, a GaAs chip) is stacked on a metal base 51.
On the upper surface of the ceramic plate 52, a power supply line 2 and a high-frequency signal line 3, for example, a microstrip line are wired.

【0004】図示のようなチップキャリアを使用した高
周波デバイスの製造は、通常、図17に示したように行
うことができる。すなわち、それぞれのチップキャリア
50のキャビティ55に半導体チップ15を収納し、搭
載した後、信号線3又は電源線2と半導体チップ15の
リード(図示せず)等をAuリボン16で接続する。次
いで、複数のチップキャリア50を、専用の装着治具
(チップキャリア50を上面から押さえつけるような治
具、図示せず)を用いて位置決めしながら、金属ベース
(「モジュールベース」とも呼ばれる)61に搭載す
る。この際、チップキャリア50の信号線3どうしが一
直線に並ぶように位置決めしながら、チップキャリアど
うしを、はんだ62によってはんだ付け接続する。引き
続いて、チップキャリア50どうしの信号線3、電源線
2をAuリボン16で接続する。
[0004] Manufacturing of a high-frequency device using a chip carrier as shown in the figure can be usually performed as shown in FIG. That is, after the semiconductor chip 15 is accommodated in the cavity 55 of each chip carrier 50 and mounted, the signal line 3 or the power supply line 2 is connected to the lead (not shown) of the semiconductor chip 15 by the Au ribbon 16. Next, the plurality of chip carriers 50 are positioned on a metal base (also referred to as a “module base”) 61 while being positioned using a dedicated mounting jig (a jig that presses the chip carrier 50 from above, not shown). Mount. At this time, the chip carriers are soldered and connected by the solder 62 while the signal lines 3 of the chip carrier 50 are positioned so as to be aligned. Subsequently, the signal line 3 and the power supply line 2 of the chip carriers 50 are connected by the Au ribbon 16.

【0005】しかしながら、上述のような高周波デバイ
スの製造方法は、複数のチップキャリアを同時に接続し
得るという利点があるけれども、専用の装着治具を使用
しなければならないという点で、改良することが望まれ
ている。すなわち、専用治具を使用しているので、工数
が増加するばかりでなく、作業そのものも煩雑となり、
さらには、治具を使用している分だけ、高い精度で実装
を行うのが困難となるからである。
[0005] However, the above-described method of manufacturing a high-frequency device has an advantage that a plurality of chip carriers can be connected at the same time, but it is necessary to use a dedicated mounting jig. Is desired. In other words, using a special jig not only increases the man-hours, but also complicates the work itself,
Furthermore, it is difficult to perform mounting with high accuracy because the jig is used.

【0006】さらに、図15及び図16に示したような
チップキャリア50を使用して高周波用モジュールを製
造する場合にも問題点がある。高周波用モジュールは、
通常、図18に平面図でかつ図19に断面図で示すよう
に、複数のチップキャリア50に、図18では簡略化の
ために図示していない半導体チップ15(図19を参
照)を搭載した後、それらのチップキャリア50をモジ
ュールベース61の上に、チップキャリア50の信号線
3どうしが一直線に並ぶように専用治具を用いて位置決
めしながら、はんだ付け接続で実装を行うことによっ
て、製造することができる。信号線3どうし、そして電
源線2どうしは、それぞれAuリボン16又はAu線
(図示せず)で接続し、また、図示しないが、モジュー
ルベース61の入出力端子へもAuリボン又はAu線で
接続する。図示の高周波用モジュール60において、R
F信号の流れ(図18の矢印Aの方向で観察)及びDC
信号の流れ(図18の矢印Bの方向で観察)は、図19
に示すように、どちらも直線的である。
Further, there is a problem in producing a high-frequency module using the chip carrier 50 as shown in FIGS. The high frequency module is
Normally, as shown in a plan view in FIG. 18 and a cross-sectional view in FIG. 19, semiconductor chips 15 (see FIG. 19) not shown in FIG. 18 for simplification are mounted on a plurality of chip carriers 50. Thereafter, the chip carriers 50 are mounted on the module base 61 by soldering while positioning using a special jig so that the signal lines 3 of the chip carriers 50 are aligned with each other in a straight line. can do. The signal lines 3 and the power supply lines 2 are connected by an Au ribbon 16 or an Au line (not shown), respectively, and are also connected to an input / output terminal of the module base 61 by an Au ribbon or an Au line (not shown). I do. In the illustrated high-frequency module 60, R
Flow of F signal (observed in the direction of arrow A in FIG. 18) and DC
The signal flow (observed in the direction of arrow B in FIG. 18) is shown in FIG.
Both are linear, as shown in FIG.

【0007】しかし、図18及び図19に示した高周波
用モジュール60では、上記した高周波デバイスの製造
方法の問題点に追加して、キャリアどうしの接続が多岐
にわたり、複雑になり、また、したがって実装効率が低
下するという問題点がある。
However, in the high-frequency module 60 shown in FIGS. 18 and 19, in addition to the above-described problem of the method of manufacturing the high-frequency device, the connection between carriers is diversified and complicated, and therefore, the mounting is difficult. There is a problem that efficiency is reduced.

【0008】[0008]

【発明が解決しようとする課題】本発明の1つの目的
は、上記したような従来の技術の問題点を解決して、半
導体装置の製造において、小型化、軽量化、低価格化が
容易に可能であり、専用の装着治具を必要としない電子
部品搭載用キャリアを提供することにある。本発明のも
う1つの目的は、数十GHzもしくはそれ以上の高周波
信号を良好に伝送できる高周波デバイスを製造するのに
有用な電子部品搭載用キャリアを提供することにある。
SUMMARY OF THE INVENTION One object of the present invention is to solve the above-mentioned problems of the prior art, and to easily reduce the size, weight, and cost in the manufacture of semiconductor devices. An object of the present invention is to provide a carrier for mounting electronic components, which is possible and does not require a dedicated mounting jig. Another object of the present invention is to provide a carrier for mounting an electronic component, which is useful for manufacturing a high-frequency device capable of transmitting a high-frequency signal of several tens of GHz or more satisfactorily.

【0009】本発明のもう1つの目的は、専用の装着治
具を使用しないで電子部品を容易に実装できる、電子部
品の実装方法を提供することにある。本発明のさらにも
う1つの目的は、小型・軽量で、高密度実装されたもの
であって、高周波信号を良好に伝送できる半導体装置を
提供することにある。
Another object of the present invention is to provide an electronic component mounting method that can easily mount electronic components without using a dedicated mounting jig. Still another object of the present invention is to provide a semiconductor device which is small and lightweight, is mounted at a high density, and can transmit a high-frequency signal satisfactorily.

【0010】[0010]

【課題を解決するための手段】本発明は、その1つの面
において、電子部品を回路基板に実装するために該電子
部品を搭載する電子部品搭載用キャリアであって、基体
の上面に形成された信号線及び電源線と、前記基体の内
部に形成されたグランド層と、前記基体の下面に形成さ
れ、該基体の厚み方向に形成されたビアを介して前記グ
ランド層に接続された外部接続端子とを備えていること
を特徴とする電子部品搭載用キャリアにある。
According to one aspect of the present invention, there is provided an electronic component mounting carrier for mounting an electronic component to mount the electronic component on a circuit board, the carrier being formed on an upper surface of a base. A signal line and a power supply line, a ground layer formed inside the base, and an external connection formed on a lower surface of the base and connected to the ground layer through a via formed in a thickness direction of the base. And a carrier for mounting electronic components.

【0011】また、本発明は、そのもう1つの面におい
て、電子部品を回路基板に実装するに当たって、基体の
上面に形成された信号線及び電源線と、前記基体の内部
に形成されたグランド層と、前記基体の下面に形成さ
れ、該基体の厚み方向に形成されたビアを介して前記グ
ランド層に接続された外部接続端子とを備えている電子
部品搭載用キャリアに前記電子部品を、前記信号線及び
電源線と電気的に接続して搭載した後、前記キャリアの
外部接続端子と該外部接続端子に対応して前記回路基板
に形成されたパッドとをはんだ付けにより接続すること
を特徴とする電子部品の実装方法にある。
In another aspect of the present invention, in mounting an electronic component on a circuit board, a signal line and a power supply line formed on an upper surface of a base and a ground layer formed inside the base are provided. The electronic component is mounted on a carrier for mounting an electronic component, the electronic component being provided on a lower surface of the base and having an external connection terminal connected to the ground layer via a via formed in a thickness direction of the base. After electrically connecting and mounting the signal line and the power supply line, an external connection terminal of the carrier and a pad formed on the circuit board corresponding to the external connection terminal are connected by soldering. Electronic component mounting method.

【0012】さらに、本発明は、そのもう1つの面にお
いて、回路基板と、該回路基板に実装された複数の電子
部品搭載用キャリアと、該キャリアにそれぞれ搭載され
た複数の電子部品とを含む半導体装置であって、前記電
子部品が、基体の上面に形成された信号線及び電源線
と、前記基体の内部に形成されたグランド層と、前記基
体の下面に形成され、該基体の厚み方向に形成されたビ
アを介して前記グランド層に接続された外部接続端子と
を備えている電子部品搭載用キャリアに、前記信号線及
び電源線と電気的に接続して搭載され、前記キャリアの
外部接続端子と該外部接続端子に対応して前記回路基板
に形成されたパッドとがはんだ付けにより接続されてい
ることを特徴とする半導体装置にある。
Further, in another aspect, the present invention includes a circuit board, a plurality of electronic component mounting carriers mounted on the circuit board, and a plurality of electronic components respectively mounted on the carrier. A semiconductor device, wherein the electronic component is formed on a signal line and a power supply line formed on an upper surface of a base, a ground layer formed inside the base, and a lower surface of the base, and in a thickness direction of the base. And an external connection terminal connected to the ground layer through a via formed in the electronic component mounting carrier. The electronic component mounting carrier is electrically connected to the signal line and the power supply line. A semiconductor device is characterized in that connection terminals and pads formed on the circuit board corresponding to the external connection terminals are connected by soldering.

【0013】本発明の電子部品搭載用キャリアにおい
て、基体は、好ましくは、そのほぼ中央に電子部品を収
納するキャビティを有するが、必要に応じて、そのよう
なキャビティを有していなくてもよい。
In the electronic component mounting carrier of the present invention, the base preferably has a cavity for accommodating the electronic component substantially at the center thereof, but may not have such a cavity if necessary. .

【0014】[0014]

【発明の実施の形態】本発明の電子部品搭載用キャリ
ア、電子部品の実装方法、そして半導体装置は、それぞ
れ、いろいろな形態で実施することができる。以下にお
いて、本発明の好ましい実施の形態を説明する。本発明
の電子部品搭載用キャリア(チップキャリア)は、必要
に応じて電子部品を収納するキャビティを有していても
よい基体からなる。この基体は、通常、アルミナ等のセ
ラミック材料から形成される。かかる基体がキャビティ
を備える場合には、その基体のほぼ中央部に、搭載しよ
うとする電子部品に見合った形状及びサイズの開口(キ
ャビティ)を開けることができる。チップキャリアは、
いろいろな技法に従って製造することができるけれど
も、通常、グリーンシートを積層・焼成して製造するこ
とができる。一例を示すと、アルミナ粉末を溶剤でペー
スト状にし、シート状に成形してアルミナセラミックの
グリーンシートを得た後、(1)キャビティとなる開口
を形成したグリーンシートに、タングステン、モリブデ
ン等のメタライズペーストを印刷して、電源線、信号線
等を備えた上層用のグリーンシートを形成し、かつ
(2)ビアとなる穴を形成したグリーンシートに、タン
グステン、モリブデン等のメタライズペーストを印刷し
て、グランド層、ビア、パッドを備えた下層用のグリー
ンシートを形成し、次いで、これらのグリーンシートを
積層・焼成して、目的とするチップキャリアを製造する
ことができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The electronic component mounting carrier, the electronic component mounting method, and the semiconductor device of the present invention can be implemented in various forms. Hereinafter, preferred embodiments of the present invention will be described. The electronic component mounting carrier (chip carrier) of the present invention includes a base that may have a cavity for accommodating an electronic component as needed. This substrate is usually formed from a ceramic material such as alumina. When such a base is provided with a cavity, an opening (cavity) having a shape and a size suitable for an electronic component to be mounted can be opened substantially at the center of the base. Chip carrier
Although it can be produced according to various techniques, it can be usually produced by laminating and firing green sheets. As an example, an alumina powder is formed into a paste with a solvent and formed into a sheet to obtain a green sheet of alumina ceramic. (1) Metallization of tungsten, molybdenum, or the like is performed on the green sheet having an opening serving as a cavity. The paste is printed to form a green sheet for an upper layer having a power supply line, a signal line, and the like, and (2) a metallized paste such as tungsten, molybdenum or the like is printed on the green sheet having a hole to be a via. Then, a green sheet for a lower layer including a ground layer, a via, and a pad is formed, and then these green sheets are laminated and fired to manufacture a target chip carrier.

【0015】本発明のチップキャリアに収納される電子
部品は、先にも定義したように、ICチップ、LSIチ
ップ等、例えばGaAsからなるFET、MIC、MM
ICなどの半導体チップ、コイル、キャパシタ、抵抗等
の受動素子、電源などを包含する。コイル等の受動素子
を収納したキャリアは、特にバランキャリアと呼ぶこと
ができる。また、電源を搭載したキャリアは、電源キャ
リアと呼ぶことができ、配線パターンのみが形成されて
いる場合と、キャパシタ、抵抗等の受動素子が搭載され
る場合とがある。すなわち、本発明において「チップキ
ャリア」と言う場合には、半導体チップが搭載されたも
のの他に、信号線の整合を行うための受動素子を搭載し
たバランキャリア、電源の制御及び平衡のための受動素
子を搭載した電源キャリア、配線パターン(信号線又は
電源線)のみが形成されたキャリアなどが含まれる。本
発明で使用される半導体チップは、好ましくは、高周波
半導体チップ、例えばICチップ、例えばGaAsチッ
プである。
The electronic components housed in the chip carrier of the present invention are, as previously defined, IC chips, LSI chips, etc., for example, FETs, MICs, MMs made of GaAs.
Includes semiconductor chips such as ICs, passive elements such as coils, capacitors, and resistors, and power supplies. A carrier containing a passive element such as a coil can be particularly called a balun carrier. A carrier on which a power supply is mounted can be referred to as a power supply carrier. There are cases where only a wiring pattern is formed and cases where passive elements such as capacitors and resistors are mounted. That is, in the present invention, the term “chip carrier” refers to a balun carrier having a passive element for performing signal line matching, a passive element for controlling power supply and balancing, in addition to the semiconductor chip mounted. A power supply carrier on which elements are mounted, a carrier on which only a wiring pattern (signal line or power supply line) is formed, and the like are included. The semiconductor chip used in the present invention is preferably a high-frequency semiconductor chip, for example, an IC chip, for example, a GaAs chip.

【0016】本発明のチップキャリアは、(1)基体の
上面に形成された、信号線、電源線等の配線、(2)基
体の内部に、好ましくは水平方向に延在して広く形成さ
れたグランド層、そして(3)基体の下面に形成され、
基体の厚み方向に形成されたビアを介してグランド層に
接続された外部接続端子、を備えていることが必須であ
る。
The chip carrier of the present invention is (1) wiring such as a signal line and a power supply line formed on the upper surface of the base, and (2) formed widely inside the base, preferably extending in the horizontal direction. Ground layer, and (3) formed on the lower surface of the substrate,
It is essential to have an external connection terminal connected to the ground layer via a via formed in the thickness direction of the base.

【0017】基体上に形成される配線のうち、信号線
は、好ましくは高周波信号線である。また、信号線及び
電源線は、それぞれ、従来のチップキャリアのそれと同
様なパターンで同じような材料から形成することができ
る。信号線及び電源線は、例えば、タングステン
(W)、モリブデン(Mo)などのメタライズペースト
から形成することができる。また、かかる配線は、メタ
ライズペーストの使用に代えて、例えば、スパッタリン
グ、蒸着などの常用の成膜法を使用して基体の表面に所
定のパターン及び厚さで被着させることもできる。信号
線や電源線等の配線の幅及び厚さは、所望とする半導体
装置の詳細などに応じて広く変更することができるけれ
ども、通常、約50〜300μmの幅、そして約100
〜200μmの厚さであることが好ましい。なお、本発
明のチップキャリアにおいて、電源線として用いられる
配線の一部は、グランド用の配線であり、したがって、
チップキャリア中のグランド層にビアを介して接続され
る。
The signal lines among the wirings formed on the base are preferably high-frequency signal lines. In addition, the signal lines and the power supply lines can be formed from the same material in the same pattern as that of the conventional chip carrier. The signal line and the power supply line can be formed from, for example, a metallized paste such as tungsten (W) or molybdenum (Mo). In addition, instead of using a metallized paste, such a wiring can be applied to the surface of the substrate in a predetermined pattern and thickness using a conventional film forming method such as sputtering or vapor deposition. Although the width and thickness of the wiring such as the signal line and the power supply line can be widely changed depending on the desired details of the semiconductor device, etc., usually, the width is about 50 to 300 μm and about 100 μm.
Preferably, the thickness is 200 μm. In the chip carrier of the present invention, a part of the wiring used as the power supply line is a ground wiring, and therefore,
It is connected via a via to the ground layer in the chip carrier.

【0018】本発明のチップキャリアで使用する基体に
は、広いグランド層が内層として形成されていることが
必要である。グランド層は、通常、上記した信号線及び
電源線と同様な材料から同様な手法によって形成するこ
とができるが、必要に応じて、その他の材料及び手法で
形成してもよい。一般的には、先にも説明したように、
基体を上下の2層のグリーンシートから、それらを積層
及び焼成することによって製造することができる。な
お、グランド層の幅は、水平方向に任意に延在する広さ
であることができ、また、グランド層の厚さは、所望と
する半導体装置の詳細などに応じて広く変更することが
できるけれども、通常、約100〜200μmの厚さで
あることが好ましい。
The base used in the chip carrier of the present invention needs to have a wide ground layer formed as an inner layer. The ground layer can be generally formed from the same material as the above-described signal line and power supply line by the same method, but may be formed by another material and method as necessary. In general, as explained earlier,
The substrate can be manufactured from two upper and lower green sheets by laminating and firing them. Note that the width of the ground layer can be a width extending arbitrarily in the horizontal direction, and the thickness of the ground layer can be widely changed according to desired details of the semiconductor device and the like. However, it is usually preferred to have a thickness of about 100-200 μm.

【0019】さらに、本発明で使用する基体の場合、そ
の下面に外部接続端子が形成されていることが必要であ
る。外部接続端子は、本発明のチップキャリアが実装さ
れるべき回路基板の配線や外部接続端子などのパターン
に応じて任意のパターンで形成することができる。ま
た、このような外部接続端子は、この技術分野において
一般的ないろいろな方法で形成することができる。外部
接続端子は、通常、はんだボールをパッドに接続して形
成するのが好ましい。例えば、キャリアのパッド(ラン
ド)にはんだペーストをスクリーン印刷し、リフローす
ると、はんだボールを形成できる。次いで、このキャリ
アを、回路基板のパッドにはんだバンプが位置するよう
に搭載し、再度リフローすると、セルフアライメントに
より、キャリアを位置決めすることができる。また、さ
もなければ、回路基板のパッドにはんだペーストをスク
リーン印刷した後、キャリアを回路基板のパッドに位置
合わせして搭載し、リフローを行って、外部接続端子を
形成してもよい。なおキャリアや回路基板のパッドは、
通常のパッドと同様にいろいろな材料から形成すること
ができ、一例として、金(Au)めっきをあげることが
できる。
Further, in the case of the substrate used in the present invention, it is necessary that external connection terminals are formed on the lower surface thereof. The external connection terminal can be formed in an arbitrary pattern according to the pattern of the wiring of the circuit board on which the chip carrier of the present invention is to be mounted or the external connection terminal. Further, such external connection terminals can be formed by various methods common in this technical field. It is generally preferable that the external connection terminal is formed by connecting a solder ball to a pad. For example, when solder paste is screen-printed on pads (lands) of the carrier and reflowed, solder balls can be formed. Next, this carrier is mounted so that the solder bumps are positioned on the pads of the circuit board, and when reflowing again, the carrier can be positioned by self-alignment. Alternatively, after the solder paste is screen-printed on the pads of the circuit board, the carrier may be positioned and mounted on the pads of the circuit board, and reflow may be performed to form the external connection terminals. The carrier and circuit board pads are
Like a normal pad, it can be formed from various materials, and an example is gold (Au) plating.

【0020】さらにまた、本発明のチップキャリアで
は、上述のような外部接続端子が、基体の厚み方向に形
成されたビア(ビア・ホール)を介してグランド層に電
気的に接続されていることも必要である。また、このよ
うな電気的の接続を達成するため、この技術分野におい
て一般的なように、基体内に形成されたビアが導体で充
填されていること、すなわち、フィルドビアを使用する
ことが好ましい。フィルドビアも、上記したようなメタ
ライズペーストの充填によって有利に形成することがで
きる。
Further, in the chip carrier according to the present invention, the external connection terminal as described above is electrically connected to the ground layer through a via (via hole) formed in the thickness direction of the base. Is also necessary. In order to achieve such an electrical connection, it is preferable that a via formed in a base is filled with a conductor, that is, a filled via is used, as is common in this technical field. Filled vias can also be advantageously formed by filling the metallized paste as described above.

【0021】本発明のチップキャリアは、好ましくは、
半導体チップを搭載するためのキャビティを基体のほぼ
中央に有している。このような基体への半導体チップの
搭載は、前記したように、キャビティにチップを収納し
た後、チップとチップキャリアの信号線、電源線などと
を電気的に接続することによって行うことができる。電
気的な接続は、具体的には、AuリボンやAu線を使用
して行うことができる。
The chip carrier of the present invention preferably comprises
A cavity for mounting a semiconductor chip is provided substantially at the center of the base. As described above, the mounting of the semiconductor chip on the base can be performed by housing the chip in the cavity and then electrically connecting the chip to a signal line, a power supply line, and the like of the chip carrier. Specifically, the electrical connection can be made using an Au ribbon or an Au wire.

【0022】本発明によれば、電子部品搭載用のチップ
キャリアに追加して、そのようなチップキャリアを使用
して、電子部品を回路基板に実装する方法も提供され
る。本発明の実装方法は、下記の工程:本発明のチップ
キャリアに電子部品を、電子部品とチップキャリアの信
号線及び電源線とを接続して搭載する工程(チップキャ
リアのほぼ中央部には、好ましくは、キャビティが設け
られる)、チップキャリアの外部接続端子(好ましく
は、パッド)と、回路基板に形成されたパッド(キャリ
アの外部接続端子に対応)とを、位置決めのための治具
を使用しないではんだ付けにより接続する工程、によっ
て有利に実施することができる。
According to the present invention, there is also provided a method of mounting an electronic component on a circuit board using such a chip carrier in addition to a chip carrier for mounting electronic components. The mounting method of the present invention includes the following steps: a step of mounting an electronic component on the chip carrier of the present invention by connecting the electronic component and a signal line and a power supply line of the chip carrier (at substantially the center of the chip carrier, A jig for positioning the external connection terminals (preferably, pads) of the chip carrier and the pads (corresponding to the external connection terminals of the carrier) formed on the circuit board is preferably used. Instead, it can be advantageously implemented by a step of connecting by soldering.

【0023】また、1つの回路基板に複数の半導体チッ
プを実装して半導体装置を製造する際には、それぞれの
チップキャリアにチップを搭載した後、相隣れるキャリ
アの信号線どうしで回路基板上の位置合わせを行って、
キャリアの外部接続端子と回路基板のパッドとをはんだ
付けにより接続するのが好ましい。この接続工程は、好
ましくは、前記したように、はんだボールを併用したリ
フローはんだ付けによって実施することができる。専用
の治具を使用しなくても、接続すべきパッドどうしをセ
ルフアライメント効果により精度良く位置決めし、接続
することができるからである。すなわち、キャリアの外
部接続端子にはんだボールを形成した後、そのキャリア
を、回路基板のパッドにはんだボールが位置するように
搭載し、再度リフローすると、セルフアライメントによ
り、回路基板にキャリアを搭載した時に僅かな位置ずれ
があったとしても、溶融したはんだボールの表面張力が
駆動力として作用する結果、キャリアを所定の位置に正
確に位置決めし、はんだ付けすることができる。
When a semiconductor device is manufactured by mounting a plurality of semiconductor chips on one circuit board, the chips are mounted on each chip carrier, and then the signal lines of adjacent carriers are mounted on the circuit board. Align the position of
It is preferable to connect the external connection terminals of the carrier and the pads of the circuit board by soldering. This connection step can be preferably performed by reflow soldering using solder balls as described above. This is because pads to be connected can be accurately positioned and connected by a self-alignment effect without using a dedicated jig. That is, after the solder balls are formed on the external connection terminals of the carrier, the carrier is mounted so that the solder balls are positioned on the pads of the circuit board, and reflowed again. Even if there is a slight displacement, the surface tension of the molten solder ball acts as a driving force, so that the carrier can be accurately positioned at a predetermined position and soldered.

【0024】また、上記したようなセルフアライメント
効果をさらに高めるため、回路基板の表面に形成され
た、チップキャリアの外部接続端子(パッド)を受容す
るためのパッドを、そのパッドの接続部のみが開口する
ように、はんだダムの形状を有するように構成すること
が好ましい。はんだダムは、例えば、ソルダーレジスト
等の土手でパッドの周囲を包囲することによって形成す
ることができる。
Further, in order to further enhance the self-alignment effect as described above, a pad formed on the surface of the circuit board for receiving an external connection terminal (pad) of the chip carrier is provided only in the connection portion of the pad. It is preferable to have a shape of a solder dam so as to open. The solder dam can be formed by surrounding the periphery of the pad with a bank such as a solder resist, for example.

【0025】ここで説明しておくと、本発明の実施にお
いて使用される回路基板は、いろいろな材料から形成す
ることができるというものの、従来の半導体装置では、
金属製の基台(ボード)が使用されていたのとは対照的
に、セラミック材料や樹脂材料から有利に形成すること
ができる。このような材料は、すでに多くの回路基板に
使用されていることから理解されるように、低価格であ
るばかりでなく、加工が容易であり、特性的にも優れて
いるからである。適当なセラミック材料としては、例え
ば、アルミナなどを挙げることができ、また、適当な樹
脂材料としては、例えば、エポキシ樹脂、ポリイミド樹
脂、BTレジンなどを挙げることができる。
As described here, the circuit board used in the embodiment of the present invention can be formed from various materials.
In contrast to the use of a metal base (board), it can be advantageously formed from a ceramic material or a resin material. As understood from the fact that such a material is already used for many circuit boards, it is not only inexpensive but also easy to process and excellent in characteristics. Suitable ceramic materials include, for example, alumina, and suitable resin materials include, for example, epoxy resin, polyimide resin, BT resin, and the like.

【0026】本発明によれば、電子部品搭載用チップキ
ャリア及び電子部品の実装方法に追加して、回路基板
と、該回路基板に実装された複数の電子部品搭載用キャ
リアと、該キャリアにそれぞれ搭載された複数の電子部
品とを含む半導体装置も提供される。本発明の半導体装
置は、本発明の電子部品搭載用チップキャリアを使用し
て、上述のような必要な電気的接続が行われていること
が特徴である。
According to the present invention, in addition to the electronic component mounting chip carrier and the electronic component mounting method, a circuit board, a plurality of electronic component mounting carriers mounted on the circuit board, and A semiconductor device including a plurality of mounted electronic components is also provided. The semiconductor device of the present invention is characterized in that the above-described necessary electrical connection is made using the chip carrier for mounting electronic components of the present invention.

【0027】本発明の半導体装置では、そのチップキャ
リアの信号線が、隣接するチップキャリアと平面方向に
接続されており、かつ電源線が、チップキャリアの基体
の下面の外部接続端子の一部を電源用パッドとして、そ
の電源用パッドと垂直方向に接続されていることが好ま
しい。また、上記したように、ベースとして使用する回
路基板が樹脂材料から形成されており、信号線用グラン
ドと、キャリアどうし又はキャリアと外部とを接続する
接続配線とを備えることが好ましい。
In the semiconductor device of the present invention, the signal line of the chip carrier is connected to the adjacent chip carrier in a plane direction, and the power supply line connects a part of the external connection terminal on the lower surface of the base of the chip carrier. It is preferable that the power supply pad is connected to the power supply pad in the vertical direction. Further, as described above, it is preferable that the circuit board used as the base is formed of a resin material, and includes a signal line ground and connection wiring for connecting carriers or between the carrier and the outside.

【0028】本発明の半導体装置は、特に好ましくは、
高周波用モジュールを構成している。高周波用モジュー
ルは、前記したチップキャリアと、バランキャリア及び
電源キャリアを組み合わせて回路基板上に形成したもの
である。本発明の半導体装置では、チップキャリアをセ
ルフアライメントによって回路基板に実装することがで
きるので、RF信号の実装が容易に可能である。また、
回路基板へのアライメント実装時に、DC信号の配線を
同時に済ませることができるので、キャリアどうしの接
続が必要最小限になり、実装効率が向上する。このよう
な注目すべき効果は、換言すると、本発明では、特定構
造のチップキャリアを使用して、いわば「配線の引回
し」を行っていることに由来している。
The semiconductor device of the present invention is particularly preferably
It constitutes a high frequency module. The high-frequency module is formed on a circuit board by combining the above-described chip carrier, balun carrier and power supply carrier. In the semiconductor device of the present invention, the chip carrier can be mounted on the circuit board by self-alignment, so that the RF signal can be mounted easily. Also,
At the time of alignment mounting on the circuit board, the wiring of DC signals can be completed at the same time, so that the connection between carriers is minimized and the mounting efficiency is improved. In other words, such a remarkable effect is derived from the fact that the present invention uses a chip carrier having a specific structure to perform “wire routing”.

【0029】[0029]

【実施例】引き続いて、添付の図面を参照して本発明の
実施例を説明する。図1は、本発明のチップキャリアの
典型例を示した斜視図であり、また、図2は、図1に示
したチップキャリアの断面図である。図示のチップキャ
リア10は、アルミナ製の基体1からなり、その基体1
の上面のほほ中央に半導体チップ(ここでは、GaAs
チップ)を収納するためのキャビティ5を備えている。
また、基体1の上面には、電源線2と高周波信号線3が
形成されている。図示の電源線2と高周波信号線3は、
タングステン(W)のメタライズペーストから、マイク
ロストリップ線路として形成されている。さらに、基体
1の内層には、同じくタングステンのメタライズペース
トから、広いグランド層4が形成されている。基体1の
下面には、図2に示されるように、外部接続端子として
のパッド7が形成されている。図示の例では、一部しか
パッド7を認めることができないが、パッド7は、それ
が接続されるべきベース(回路基板、図示せず)に合わ
せて、それと同数でかつ同じパターンで、エリアアレイ
状に形成されている。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a perspective view showing a typical example of the chip carrier of the present invention, and FIG. 2 is a sectional view of the chip carrier shown in FIG. The illustrated chip carrier 10 includes an alumina base 1, and the base 1
A semiconductor chip (here, GaAs)
And a cavity 5 for accommodating the chip).
A power supply line 2 and a high-frequency signal line 3 are formed on the upper surface of the base 1. The illustrated power supply line 2 and high-frequency signal line 3
A microstrip line is formed from a metallized paste of tungsten (W). Further, a wide ground layer 4 is formed in the inner layer of the base 1 also from the metallized paste of tungsten. As shown in FIG. 2, pads 7 as external connection terminals are formed on the lower surface of the base 1. In the illustrated example, only a part of the pad 7 can be recognized, but the pad 7 has the same number and the same pattern as the area array according to the base (circuit board, not shown) to which the pad 7 is to be connected. It is formed in a shape.

【0030】図1及び図2に示したチップキャリア10
は、種々の半導体装置の製造に利用することができる。
図3は、図示のチップキャリアを高周波ICモジュール
の製造に利用した例を示したものである。チップキャリ
ア10を所定の形状及び構造で製造した後、そのキャビ
ティにICチップ(GaAsチップ)15を搭載し、信
号線3及び電源線2とICチップ15の外部接続端子
(図示せず)をAuリボン16で接続する。次いで、チ
ップキャリア10のパッド7にはんだペーストをスクリ
ーン印刷し、リフローして、はんだボール(Pb−Sn
系合金)18を形成する。このチップキャリア10を、
回路基板11(図では、説明の簡略化のため、作り込ま
れた配線や素子が省略されている)の上に、その上面に
形成されたパッド17にはんだボール18が位置するよ
うに搭載し、再びリフローする。セルフアライメントに
より、チップキャリア10が位置決めされる。引き続い
て、チップキャリア10どうしの信号線3、電源線2
を、Auリボン16で接続する。この方法により、チッ
プキャリア10のパッド7とパッド17の間で、セルフ
アライメント効果により、精度良く位置決めし、はんだ
付け実装を行うことができ、図3に示すような高周波I
Cモジュール20が得られる。このICモジュールの平
面図は、先に従来の技術として参照した図18の平面図
に類似である。
The chip carrier 10 shown in FIGS. 1 and 2
Can be used for manufacturing various semiconductor devices.
FIG. 3 shows an example in which the illustrated chip carrier is used for manufacturing a high-frequency IC module. After the chip carrier 10 is manufactured in a predetermined shape and structure, an IC chip (GaAs chip) 15 is mounted in the cavity, and the signal lines 3 and the power supply lines 2 and external connection terminals (not shown) of the IC chip 15 are Au. Connect with ribbon 16. Next, a solder paste is screen-printed on the pads 7 of the chip carrier 10 and reflowed to form solder balls (Pb-Sn).
(Base alloy) 18 is formed. This chip carrier 10 is
The circuit board 11 is mounted on a circuit board 11 (for simplicity of illustration, formed wirings and elements are omitted) such that solder balls 18 are positioned on pads 17 formed on the upper surface thereof. And reflow again. The chip carrier 10 is positioned by the self-alignment. Subsequently, the signal lines 3 and the power supply lines 2 between the chip carriers 10
Are connected by an Au ribbon 16. According to this method, it is possible to perform accurate positioning and solder mounting between the pad 7 and the pad 17 of the chip carrier 10 by the self-alignment effect.
A C module 20 is obtained. The plan view of this IC module is similar to the plan view of FIG. 18 referred to above as prior art.

【0031】本発明の実施において、回路基板はいろい
ろな構成を有することができ、特にその上面は、パッド
どうしのセルフアライメント効果をより一層向上させる
ため、例えば、図4及び図5に示したように、パッド接
続部のみ開口するはんだダムを備えることができる。は
んだダムは、以下に記載するように、通常ソルダーレジ
ストの使用によって形成することができるが、必要に応
じて、その他の手法を使用してもよい。
In the embodiment of the present invention, the circuit board may have various structures. In particular, the upper surface of the circuit board may further improve the self-alignment effect between the pads, for example, as shown in FIGS. In addition, a solder dam that opens only in the pad connection portion can be provided. The solder dam can be generally formed by using a solder resist as described below, but other methods may be used if necessary.

【0032】図4の回路基板11は、その上面にグラン
ド配線12が形成されており、さらにその上に、ソルダ
ーレジスト14が選択的に形成されている。ソルダーレ
ジスト14によって覆われていない、すなわち、露出し
たグランド配線12の領域には、パッド接続部を形成す
るため、導体金属のめっき19が施されている。ここで
は、金(Au)の電解めっきによってめっき19が形成
されている。
The circuit board 11 shown in FIG. 4 has a ground wiring 12 formed on an upper surface thereof, and a solder resist 14 is selectively formed thereon. The region of the ground wiring 12 that is not covered with the solder resist 14, that is, exposed, is plated with a conductive metal 19 to form a pad connection portion. Here, the plating 19 is formed by electrolytic plating of gold (Au).

【0033】図5の回路基板11は、その上面にグラン
ド配線12と電源配線13が形成されており、さらにそ
の上に、ソルダーレジスト14が選択的に形成されてい
る。ソルダーレジスト14によって覆われていない、す
なわち、露出したグランド配線12及び電源配線13の
領域には、パッド接続部を形成するため、図4の場合と
同様にAuめっき19が施されている。
The circuit board 11 of FIG. 5 has a ground wiring 12 and a power supply wiring 13 formed on an upper surface thereof, and a solder resist 14 is selectively formed thereon. Au plating 19 is applied to the regions not covered with the solder resist 14, that is, the exposed regions of the ground wiring 12 and the power supply wiring 13 as in the case of FIG.

【0034】図6は、本発明による高周波ICモジュー
ルのもう1つの例を示した平面図である。図示のICモ
ジュール20は、チップキャリア10−1と、バランキ
ャリア10−2と、電源キャリア10−3との組み合わ
せからなり、先に図1及び図2を参照して説明したチッ
プキャリア10を基本とし、これにバランキャリア及び
電源キャリアを組み合わせることによって、形成するこ
とができる。なお、図中、それぞれのキャリアに収納さ
れたチップ、コイルなどは、説明の簡略化のため、省略
されている。チップとキャリアの接続、そしてキャリア
どうしの接続は、図示しないが、Auリボンで行われて
いる。
FIG. 6 is a plan view showing another example of the high-frequency IC module according to the present invention. The illustrated IC module 20 includes a combination of a chip carrier 10-1, a balun carrier 10-2, and a power supply carrier 10-3, and is based on the chip carrier 10 described above with reference to FIGS. It can be formed by combining a balun carrier and a power supply carrier. In the drawings, chips, coils, and the like stored in respective carriers are omitted for simplification of description. Although not shown, the connection between the chip and the carrier and the connection between the carriers are made with an Au ribbon.

【0035】図7は、本発明による高周波ICモジュー
ルのさらにもう1つの例を示した平面図である。図示の
ICモジュール20も、図6のそれと同様に、チップキ
ャリア10−1と、バランキャリア10−2と、電源キ
ャリア10−3とを組み合わせることによって形成され
ている。さらに、この図のICモジュール20の場合、
図6のそれとは異なって、それぞれのキャリアにおい
て、図示のように、電源線用のビア28が形成され、ま
た、メタライズペーストに由来する側面配線27(図8
を参照)も形成されている。チップとキャリアの接続、
そしてキャリアどうしの接続は、Auリボン16(図8
を参照)で行われている。図示のICモジュール20に
おいて、RF信号の流れ(図7の矢印Aの方向で観察)
は、図8に示すように直線的であり、一方、DC信号の
流れ(図7の矢印Bの方向で観察)は、パルス状であ
る。
FIG. 7 is a plan view showing still another example of the high-frequency IC module according to the present invention. The illustrated IC module 20 is also formed by combining a chip carrier 10-1, a balun carrier 10-2, and a power supply carrier 10-3, similarly to that of FIG. Further, in the case of the IC module 20 shown in FIG.
6, power supply line vias 28 are formed in each carrier as shown in FIG. 6, and side wirings 27 (FIG.
) Is also formed. Connection between chip and carrier,
The connection between the carriers is made using the Au ribbon 16 (FIG. 8).
See). In the illustrated IC module 20, the flow of the RF signal (observed in the direction of arrow A in FIG. 7)
Is linear as shown in FIG. 8, while the flow of the DC signal (observed in the direction of arrow B in FIG. 7) is pulse-like.

【0036】さらに詳しく述べると、図8(A)に示す
ように、チップキャリア10−1の側面にはメタライズ
パターン(側面配線)27が形成されていて、相隣れる
チップキャリア10−1の間隙を充填するように、はん
だ18がはい上っている。本例では、メタライズパター
ン27はグランド層4と同等の高さまで延在しているた
め、はんだ18のはい上がりが、グランド層4と同等の
高さになる。また、メタライズパターン27はグランド
層4に接続されているため、はい上がったはんだ18は
グランド層4と同電位である。したがって、接続導体で
あるAuリボン16は、はい上がったはんだ18との間
でマイクロ波の伝送線路を構成することになり、はんだ
18の高さがグランド層4と同等であることから、チッ
プキャリアどうしの信号線接続部分において、伝送線路
特性が極端に変動することが改善されるのである。
More specifically, as shown in FIG. 8A, a metallized pattern (side wiring) 27 is formed on a side surface of the chip carrier 10-1, and a gap between adjacent chip carriers 10-1 is formed. Is filled with solder 18. In this example, since the metallized pattern 27 extends to the same height as the ground layer 4, the rising of the solder 18 becomes the same height as the ground layer 4. Further, since the metallized pattern 27 is connected to the ground layer 4, the raised solder 18 has the same potential as the ground layer 4. Therefore, the Au ribbon 16 serving as the connection conductor forms a microwave transmission line with the solder 18 that has risen, and the height of the solder 18 is equal to that of the ground layer 4. Extremely fluctuating transmission line characteristics are improved at the connection portions between the signal lines.

【0037】なお、はい上がりのためのメタライズパタ
ーン27は、チップキャリアどうしの接続だけでなく、
単一のチップキャリアを実装基板へ搭載する場合にも、
上記と同様に伝送線路特性の改善が期待できる。つま
り、単一のチップキャリアを搭載する実装基板に前記メ
タライズパターン27との間を表面張力などによっては
んだがはい上がることのできる領域を設ければ、Auリ
ボンなどの外部導体によって信号を引き出す際に、はい
上がったロウ材(はんだなど)との間でマイクロ波の伝
送線路が構成されるのである。
The metallization pattern 27 for rising is not limited to the connection between chip carriers.
Even when mounting a single chip carrier on a mounting board,
Similar to the above, improvement in transmission line characteristics can be expected. In other words, if a region where the solder can go up due to surface tension or the like between the metallized pattern 27 and the mounting board on which a single chip carrier is mounted is provided, when a signal is extracted by an external conductor such as an Au ribbon. A microwave transmission line is formed between the raised brazing material (eg, solder).

【0038】このようにメタライズパターン27(側面
配線)は、グランド層がチップキャリアの基体の中間層
に位置している場合に、ロウ材をグランド層と同等の高
さにまで誘導するので、信号引出し部分における伝送特
性が改善される効果を発揮するのである。また、図8
(B)に示すように、チップキャリア10−1に電源線
用のビア28を形成して、チップキャリア10−1の電
源線2どうしを、そのビア28や回路基板11の電源配
線を介して接続することができる。
As described above, the metallization pattern 27 (side wiring) guides the brazing material to the same height as the ground layer when the ground layer is located in the intermediate layer of the chip carrier base. The effect of improving the transmission characteristics in the drawer portion is exhibited. FIG.
As shown in (B), a power supply line via 28 is formed in the chip carrier 10-1, and the power supply lines 2 of the chip carrier 10-1 are connected via the via 28 and the power supply wiring of the circuit board 11. Can be connected.

【0039】図7及び図8に示す高周波ICモジュール
20は、図9に示すようなチップキャリア10−1を使
用して製造することができる。以下、このチップキャリ
ア10−1の内部構造を、図9の線分A−Aにそった断
面図である図10と、図9の線分B−Bにそった断面図
である図11をあわせて参照して、説明する。図示のチ
ップキャリア10−1は、アルミナ製の基体1からな
り、その基体1の上面のほぼ中央にGaAsチップを収
納するためのキャビティ5を備えている。また、基体1
の上面には、電源線2と高周波信号線3がタングステン
(W)から形成されている。電源線2の末端にはビア2
8が形成されている。また、基体1の側面には、同じく
タングステンからなる側面配線27が形成されている。
さらに、基体1の内層には、同じくタングステンからな
る広いグランド層4が形成されている。基体1の下面に
は、図10及び11に示されるように、外部接続端子と
してのパッド7が形成されている。
The high-frequency IC module 20 shown in FIGS. 7 and 8 can be manufactured using a chip carrier 10-1 as shown in FIG. Hereinafter, the internal structure of the chip carrier 10-1 will be described with reference to FIG. 10 which is a cross-sectional view along line AA in FIG. 9 and FIG. 11 which is a cross-sectional view along line BB in FIG. The description will be made with reference to the drawings. The illustrated chip carrier 10-1 includes an alumina base 1, and has a cavity 5 for accommodating a GaAs chip at substantially the center of the upper surface of the base 1. Also, the base 1
The power supply line 2 and the high-frequency signal line 3 are formed of tungsten (W) on the upper surface of the substrate. Via 2 at the end of power supply line 2
8 are formed. A side wiring 27 also made of tungsten is formed on a side surface of the base 1.
Further, in the inner layer of the base 1, a wide ground layer 4 also made of tungsten is formed. Pads 7 as external connection terminals are formed on the lower surface of the base 1, as shown in FIGS.

【0040】図12は、特にフリップチップ接続用に設
計された、本発明のチップキャリアの一例を示した断面
図である。この図及び図13の断面図から理解されるよ
うに、図示のチップキャリア10は、半導体チップを収
納するためのキャビティを有していないことと、フリッ
プチップ接続のためのパッド29を有している相違点を
除いて、先に図1を参照して説明したチップキャリア1
0に類似である。このチップキャリア10を使用する
と、図14に示すように、はんだバンプ26を介して半
導体チップ15を搭載し、電気的に接続することによっ
て、高周波ICモジュール20を製造することができ
る。なお、ここでは図示して説明しないが、例えば、先
に図7及び図8を参照して説明したような高周波ICモ
ジュール20やその他の類似構造の半導体装置の製造
に、図示の、キャビティを有しないチップキャリア10
を使用することもできる。
FIG. 12 is a sectional view showing an example of the chip carrier of the present invention, which is designed especially for flip chip connection. As can be understood from the cross-sectional views of FIG. 13 and FIG. 13, the illustrated chip carrier 10 has no cavity for accommodating a semiconductor chip, and has a pad 29 for flip chip connection. Chip carrier 1 described above with reference to FIG.
Similar to 0. When this chip carrier 10 is used, as shown in FIG. 14, the high-frequency IC module 20 can be manufactured by mounting the semiconductor chip 15 via the solder bumps 26 and electrically connecting them. Although not illustrated and described here, for example, the illustrated cavity is used for manufacturing the high-frequency IC module 20 and other similar semiconductor devices described above with reference to FIGS. 7 and 8. Not chip carrier 10
Can also be used.

【0041】[0041]

【発明の効果】以上に説明したように、本発明によれ
ば、小型・軽量で低価格の電子部品搭載用キャリアを提
供することができ、また、このキャリアを使用して、I
Cチップ等の電子部品を回路基板上に実装する際に、専
用の装着治具を使用しないで容易にかつ高精度及び高効
率で高密度実装することが可能である。
As described above, according to the present invention, it is possible to provide a small, lightweight, and low-cost carrier for mounting electronic components.
When mounting an electronic component such as a C chip on a circuit board, high-density mounting can be easily performed with high accuracy and high efficiency without using a dedicated mounting jig.

【0042】また、本発明の電子部品搭載用キャリアを
使用すると、数GHzから数十GHzの高周波信号を良
好に伝送できる高周波デバイス、例えば高周波用モジュ
ールを提供することができる。
When the electronic component mounting carrier of the present invention is used, it is possible to provide a high-frequency device capable of favorably transmitting a high-frequency signal of several GHz to several tens of GHz, for example, a high-frequency module.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のチップキャリアの典型例を示した斜視
図である。
FIG. 1 is a perspective view showing a typical example of a chip carrier of the present invention.

【図2】図1に示したチップキャリアの断面図である。FIG. 2 is a sectional view of the chip carrier shown in FIG.

【図3】本発明による高周波ICモジュールの一例を示
した断面図である。
FIG. 3 is a sectional view showing an example of a high-frequency IC module according to the present invention.

【図4】本発明の実施に使用し得る回路基板の一例を示
した断面図である。
FIG. 4 is a cross-sectional view showing an example of a circuit board that can be used for implementing the present invention.

【図5】本発明の実施に使用し得る回路基板のもう1つ
の例を示した断面図である。
FIG. 5 is a cross-sectional view showing another example of a circuit board that can be used for implementing the present invention.

【図6】本発明による高周波ICモジュールのもう1つ
の例を示した平面図である。
FIG. 6 is a plan view showing another example of the high-frequency IC module according to the present invention.

【図7】本発明による高周波ICモジュールのさらにも
う1つの例を示した平面図である。
FIG. 7 is a plan view showing still another example of the high-frequency IC module according to the present invention.

【図8】図7に示した高周波ICモジュールにおけるR
F信号及びDC信号の流れを示した断面図である。
FIG. 8 is a graph showing the relationship between R in the high frequency IC module shown in FIG.
FIG. 4 is a cross-sectional view illustrating the flow of an F signal and a DC signal.

【図9】図7に示した高周波ICモジュールの製造に用
いられたチップキャリアの斜視図である。
FIG. 9 is a perspective view of a chip carrier used for manufacturing the high-frequency IC module shown in FIG.

【図10】図9のチップキャリアの線分A−Aにそった
断面図である。
10 is a cross-sectional view of the chip carrier of FIG. 9 taken along line AA.

【図11】図9のチップキャリアの線分B−Bにそった
断面図である。
11 is a cross-sectional view of the chip carrier of FIG. 9 taken along line BB.

【図12】本発明によるフリップチップ接続用チップキ
ャリアの一例を示した斜視図である。
FIG. 12 is a perspective view showing an example of a chip carrier for flip chip connection according to the present invention.

【図13】図12に示したチップキャリアの断面図であ
る。
FIG. 13 is a sectional view of the chip carrier shown in FIG.

【図14】図12及び図13に示したチップキャリアを
使用して製造した高周波ICモジュールの断面図であ
る。
FIG. 14 is a cross-sectional view of a high-frequency IC module manufactured using the chip carriers shown in FIGS. 12 and 13.

【図15】従来のチップキャリアの典型例を示した斜視
図である。
FIG. 15 is a perspective view showing a typical example of a conventional chip carrier.

【図16】図15に示したチップキャリアの断面図であ
る。
FIG. 16 is a sectional view of the chip carrier shown in FIG.

【図17】図15及び図16に示したチップキャリアの
実装方法を説明した断面図である。
FIG. 17 is a cross-sectional view for explaining a method of mounting the chip carrier shown in FIGS. 15 and 16;

【図18】図15及び図16に示したチップキャリアを
使用して高周波用モジュールを実装する方法を示した平
面図である。
FIG. 18 is a plan view showing a method for mounting a high-frequency module using the chip carriers shown in FIGS. 15 and 16;

【図19】図18の高周波用モジュールにおけるRF信
号及びDC信号の流れを示した断面図である。
FIG. 19 is a cross-sectional view showing flows of an RF signal and a DC signal in the high-frequency module of FIG.

【符号の説明】[Explanation of symbols]

1…基体 2…電源線 3…信号線 4…グランド層 5…キャビティ 6…ビア 7…パッド 10…電子部品搭載用キャリア 11…回路基板 12…グランド配線 13…電源配線 14…ソルダーレジスト 15…半導体チップ 16…Auリボン 17…パッド 18…はんだバンプ 19…Auめっき 20…高周波ICモジュール 26…はんだバンプ 27…側面配線 28…電源線用ビア 29…フリップチップ接続用パッド DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Power supply line 3 ... Signal line 4 ... Ground layer 5 ... Cavity 6 ... Via 7 ... Pad 10 ... Carrier for electronic component mounting 11 ... Circuit board 12 ... Ground wiring 13 ... Power supply wiring 14 ... Solder resist 15 ... Semiconductor Chip 16 ... Au ribbon 17 ... Pad 18 ... Solder bump 19 ... Au plating 20 ... High frequency IC module 26 ... Solder bump 27 ... Side wiring 28 ... Power supply line via 29 ... Flip chip connection pad

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大宮 敏光 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 田中 邦幸 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 中野 洋 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 (72)発明者 平地 康剛 山梨県中巨摩郡昭和町大字紙漉阿原1000番 地 富士通カンタムデバイス株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshimitsu Omiya Nagano Pref. Inside the Electric Industry Co., Ltd. Fujitsu Quantum Device Co., Ltd.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 電子部品を回路基板に実装するために該
電子部品を搭載する電子部品搭載用キャリアであって、 基体の上面に形成された信号線及び電源線と、前記基体
の内部に形成されたグランド層と、前記基体の下面に形
成され、該基体の厚み方向に形成されたビアを介して前
記グランド層に接続された外部接続端子とを備えている
ことを特徴とする電子部品搭載用キャリア。
1. A carrier for mounting an electronic component for mounting the electronic component on a circuit board, comprising: a signal line and a power supply line formed on an upper surface of a base; and a carrier formed inside the base. Electronic component mounting, comprising: a ground layer formed on the substrate; and external connection terminals formed on a lower surface of the base and connected to the ground layer via vias formed in a thickness direction of the base. For carrier.
【請求項2】 前記基体が、そのほぼ中央部に前記電子
部品を収納するキャビティを有していることを特徴とす
る請求項1に記載の電子部品搭載用キャリア。
2. The electronic component mounting carrier according to claim 1, wherein the base has a cavity for accommodating the electronic component at a substantially central portion thereof.
【請求項3】 前記電子部品が、高周波半導体チップで
あることを特徴とする請求項1又は2に記載の電子部品
搭載用キャリア。
3. The electronic component mounting carrier according to claim 1, wherein the electronic component is a high-frequency semiconductor chip.
【請求項4】 電子部品を回路基板に実装するに当たっ
て、 基体の上面に形成された信号線及び電源線と、前記基体
の内部に形成されたグランド層と、前記基体の下面に形
成され、該基体の厚み方向に形成されたビアを介して前
記グランド層に接続された外部接続端子とを備えている
電子部品搭載用キャリアに前記電子部品を、前記信号線
及び電源線と電気的に接続して搭載した後、 前記キャリアの外部接続端子と該外部接続端子に対応し
て前記回路基板に形成されたパッドとをはんだ付けによ
り接続することを特徴とする電子部品の実装方法。
In mounting the electronic component on a circuit board, a signal line and a power supply line formed on an upper surface of a base, a ground layer formed inside the base, and a ground layer formed on a lower surface of the base, Electrically connecting the electronic component to the signal line and the power supply line to an electronic component mounting carrier including an external connection terminal connected to the ground layer via a via formed in a thickness direction of the base; And mounting after mounting the external connection terminals of the carrier and pads formed on the circuit board corresponding to the external connection terminals by soldering.
【請求項5】 前記電子部品を、前記基体のほぼ中央部
に形成されたキャビティに収納して搭載することを特徴
とする請求項4に記載の電子部品の実装方法。
5. The electronic component mounting method according to claim 4, wherein the electronic component is housed and mounted in a cavity formed substantially in the center of the base.
【請求項6】 複数の電子部品をそれぞれのキャリアに
搭載した後、相隣れる電子部品の信号線どうしで位置合
わせを行って、前記キャリアの外部接続端子と前記回路
基板のパッドとをはんだ付けにより接続することを特徴
とする請求項4又は5に記載の電子部品の実装方法。
6. After mounting a plurality of electronic components on each carrier, positioning is performed between signal lines of adjacent electronic components, and external connection terminals of the carrier and pads of the circuit board are soldered. The electronic component mounting method according to claim 4, wherein the connection is performed by:
【請求項7】 前記はんだ付けを、リフローはんだ付け
により行うことを特徴とする請求項4〜6のいずれか1
項に記載の電子部品の実装方法。
7. The method according to claim 4, wherein the soldering is performed by reflow soldering.
Item mounting method.
【請求項8】 回路基板と、該回路基板に実装された複
数の電子部品搭載用キャリアと、該キャリアにそれぞれ
搭載された複数の電子部品とを含む半導体装置であっ
て、 前記電子部品が、基体の上面に形成された信号線及び電
源線と、前記基体の内部に形成されたグランド層と、前
記基体の下面に形成され、該基体の厚み方向に形成され
たビアを介して前記グランド層に接続された外部接続端
子とを備えている電子部品搭載用キャリアに、前記信号
線及び電源線と電気的に接続して搭載され、 前記キャリアの外部接続端子と該外部接続端子に対応し
て前記回路基板に形成されたパッドとがはんだ付けによ
り接続されていることを特徴とする半導体装置。
8. A semiconductor device comprising a circuit board, a plurality of electronic component mounting carriers mounted on the circuit board, and a plurality of electronic components respectively mounted on the carrier, wherein the electronic component is: A signal line and a power supply line formed on an upper surface of the base; a ground layer formed inside the base; and a ground layer formed on a lower surface of the base and formed in a thickness direction of the base via a via. An electronic component mounting carrier having an external connection terminal connected to the electronic component mounting carrier is electrically connected to the signal line and the power supply line, and mounted. The external connection terminal of the carrier corresponds to the external connection terminal. A semiconductor device, wherein a pad formed on the circuit board is connected by soldering.
【請求項9】 前記基体が、そのほぼ中央部に前記電子
部品を収納するキャビティを有していることを特徴とす
る請求項8に記載の半導体装置。
9. The semiconductor device according to claim 8, wherein said base has a cavity for accommodating said electronic component at a substantially central portion thereof.
【請求項10】 前記信号線が、隣接するキャリアと平
面方向に接続されており、かつ前記電源線が、前記基体
の下面の外部接続端子の一部を電源用パッドとして、該
電源用パッドと垂直方向に接続されていることを特徴と
する請求項8又は9に記載の半導体装置。
10. The power supply line, wherein the signal line is connected to an adjacent carrier in a plane direction, and the power supply line is connected to a part of an external connection terminal on a lower surface of the base by using the power supply pad. The semiconductor device according to claim 8, wherein the semiconductor device is connected in a vertical direction.
【請求項11】 前記回路基板が、樹脂材料から形成さ
れており、信号線用グランドと、キャリアどうし又はキ
ャリアと外部とを接続する接続配線とを備えていること
を特徴とする請求項8〜10のいずれか1項に記載の半
導体装置。
11. The circuit board according to claim 8, wherein the circuit board is formed of a resin material, and includes a signal line ground, and connection wiring for connecting carriers or between the carrier and the outside. 11. The semiconductor device according to claim 10.
【請求項12】 前記半導体装置が高周波用モジュール
を構成していることを特徴とする請求項8〜11のいず
れか1項に記載の半導体装置。
12. The semiconductor device according to claim 8, wherein said semiconductor device constitutes a high-frequency module.
【請求項13】 電子部品を搭載する電子部品搭載用キ
ャリアであって、 前記キャリアの基体と、 前記基体に設けられ、外部導体によってキャリア外へ導
出されるべき信号線と、 前記基体内部の中間層に位置し、かつ少なくとも前記信
号線に対向した領域に設けられて前記信号線とともに伝
送線路を構成するグランド層と、 少なくとも前記外部導体が配置されるべき位置に対応す
る前記基体の側面に設けられ、前記基体の背面側から前
記グランド層と同電位でかつ同等の高さまでロウ材を誘
導する側面配線と、を備えていることを特徴とする電子
部品搭載用キャリア。
13. A carrier for mounting an electronic component on which an electronic component is mounted, wherein: a base of the carrier; a signal line provided on the base and to be led out of the carrier by an external conductor; A ground layer provided in a layer and at least in a region facing the signal line and constituting a transmission line together with the signal line; and provided on at least a side surface of the base corresponding to a position where the external conductor is to be arranged And a side wiring for guiding the brazing material from the back side of the base to the same potential as the ground layer and to the same height as the ground layer.
【請求項14】 前記基体の背面には、部分的に実装用
パターンが設けられ、ビアを介して前記グランド層と接
続されることを特徴とする請求項13に記載の電子部品
搭載用キャリア。
14. The electronic component mounting carrier according to claim 13, wherein a mounting pattern is partially provided on a back surface of said base, and is connected to said ground layer via a via.
【請求項15】 請求項13に記載のキャリアを実装
し、前記外部導体によって前記信号線と導通が取られる
とともに、前記側面配線によって誘導されたロウ材との
間で前記外部導体が伝送線路を構成する構造を備えるこ
とを特徴とする半導体装置。
15. The carrier according to claim 13, wherein the carrier is connected to the signal line by the external conductor, and the external conductor forms a transmission line with a brazing material induced by the side wiring. A semiconductor device comprising a constituent structure.
【請求項16】 請求項13に記載のキャリアを複数実
装し、各キャリアどうしを接続する前記外部導体によっ
て各キャリアの前記信号線どうしが導通されるととも
に、前記側面配線によって誘導されたロウ材との間で前
記外部導体が伝送線路を構成することを特徴とする半導
体装置。
16. A plurality of carriers according to claim 13, wherein the signal lines of each carrier are conducted by the external conductor connecting the carriers, and a brazing material induced by the side wiring. Wherein the outer conductor forms a transmission line between the semiconductor devices.
JP2000172019A 2000-06-05 2000-06-05 Electronic component mounting carrier, electronic component mounting method, and semiconductor device Expired - Fee Related JP4215378B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172019A JP4215378B2 (en) 2000-06-05 2000-06-05 Electronic component mounting carrier, electronic component mounting method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172019A JP4215378B2 (en) 2000-06-05 2000-06-05 Electronic component mounting carrier, electronic component mounting method, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2001352001A true JP2001352001A (en) 2001-12-21
JP4215378B2 JP4215378B2 (en) 2009-01-28

Family

ID=18674487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172019A Expired - Fee Related JP4215378B2 (en) 2000-06-05 2000-06-05 Electronic component mounting carrier, electronic component mounting method, and semiconductor device

Country Status (1)

Country Link
JP (1) JP4215378B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153179A (en) * 2002-10-31 2004-05-27 Hitachi Ltd Semiconductor device and electronic device
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP2006177796A (en) * 2004-12-22 2006-07-06 Shinko Electric Ind Co Ltd Module loaded with sensor and electronic component
JP2010161416A (en) * 2010-04-07 2010-07-22 Hitachi Ltd Electronic device
JP2010192918A (en) * 2002-04-29 2010-09-02 Interconnect Portfolio Llc Direct-connect signaling system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192918A (en) * 2002-04-29 2010-09-02 Interconnect Portfolio Llc Direct-connect signaling system
JP2004153179A (en) * 2002-10-31 2004-05-27 Hitachi Ltd Semiconductor device and electronic device
JP2006019340A (en) * 2004-06-30 2006-01-19 Tdk Corp Board with built-in semiconductor ic
JP2006177796A (en) * 2004-12-22 2006-07-06 Shinko Electric Ind Co Ltd Module loaded with sensor and electronic component
JP4511333B2 (en) * 2004-12-22 2010-07-28 新光電気工業株式会社 Sensor-equipped modules and electronic components
JP2010161416A (en) * 2010-04-07 2010-07-22 Hitachi Ltd Electronic device

Also Published As

Publication number Publication date
JP4215378B2 (en) 2009-01-28

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
US6528891B2 (en) Bumpless flip chip assembly with solder via
US6262477B1 (en) Ball grid array electronic package
KR100206893B1 (en) Package & the manufacture method
US6362525B1 (en) Circuit structure including a passive element formed within a grid array substrate and method for making the same
KR100786001B1 (en) Structure and method for fabrication of a leadless chip carrier with embedded inductor
US7176506B2 (en) High frequency chip packages with connecting elements
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6545367B2 (en) Semiconductor package substrate, semiconductor package
US7279771B2 (en) Wiring board mounting a capacitor
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7268426B2 (en) High-frequency chip packages
US20030116843A1 (en) Semiconductor device package and method of production and semiconductor device of same
KR20040020945A (en) Structure and method for fabrication of a leadless multi-die carrier
KR20040030841A (en) Structure and method for fabrication of a leadless chip carrier with embedded antenna
JPH10256429A (en) Semiconductor package
JP2006514438A (en) High frequency chip package with connecting elements
CN116134974A (en) Packaging substrate
JP4494249B2 (en) Semiconductor device
JP4215378B2 (en) Electronic component mounting carrier, electronic component mounting method, and semiconductor device
JP2001127237A (en) High-frequency module
JP3320932B2 (en) Chip package mount, circuit board on which chip package is mounted, and method of forming circuit board
KR100631509B1 (en) Module package of semi-conductor device and method of fabricating the same
CN219123213U (en) Semiconductor package device
US20240021503A1 (en) Electronic component package, electronic component unit, and method of manufacturing electronic component package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees