JP2004152799A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004152799A
JP2004152799A JP2002313120A JP2002313120A JP2004152799A JP 2004152799 A JP2004152799 A JP 2004152799A JP 2002313120 A JP2002313120 A JP 2002313120A JP 2002313120 A JP2002313120 A JP 2002313120A JP 2004152799 A JP2004152799 A JP 2004152799A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
resin
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002313120A
Other languages
English (en)
Inventor
Yuichiro Yamada
雄一郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002313120A priority Critical patent/JP2004152799A/ja
Publication of JP2004152799A publication Critical patent/JP2004152799A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】基板上に複数の半導体チップを積層した、小型かつコスト低減に対応した半導体装置およびその製造方法を提供する。
【解決手段】第１の半導体チップ１がフリップチップボンディングにより基板２にバンプ３を介して電気的に接続されており、第２の半導体チップ４が第１のチップ６の裏面に積層され、第１の半導体チップ１の側面から基板２の表面に渡って樹脂５が形成されており、その樹脂５の一部に開口部１０を有し、開口部１０の底面に露出した基板２の電極６が第２の半導体チップ４の電極７と金属細線８により電気的に接続することにより、半導体装置を構成している。樹脂５が広がって形成されても、面積を広げることなく実装できる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップを積層した半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、コンピューターや通信機器を中心とした電子機器の小型化と高機能化に伴い、半導体装置には小型化、高密度化、及び高速化が要求されるようになった。そのため、複数個の半導体チップを配線基板上に搭載してモジュール化し、小型、高密度化を図った半導体装置が提案されている。図７および図８に従来のマルチチップ半導体装置の構造を示す。
【０００３】
図７は第１の半導体チップ１がフリップチップボンディングにより基板２にバンプ３を介して電気的に接続されており、第２の半導体チップ４が第１のチップ６の裏面に積層され、第１の半導体チップ１の側面から基板２の表面に渡って樹脂５が形成されており、基板２の電極６が第２の半導体チップ４の電極７と金属細線８により電気的に接続されているマルチチップ半導体装置を示している。
【０００４】
図８は第１の半導体チップ１の裏面が基板２に接着剤９で接着されており、第１の半導体チップ１の表面に第２の半導体チップ４がフリップチップボンディングによりバンプ３を介して電気的に接続され、第２の半導体チップ４の側面から第１の半導体チップ１の表面に渡って樹脂５が形成されており、第１の半導体チップ１の電極７が基板２の電極６と金属細線８により電気的に接続している半導体装置を示している。
【０００５】
なお、図７および図８のような半導体チップを積層させた半導体装置については、例えば、特開２００１−４４３５８号公報または特開平２−１５６６０号公報にその構造と製造方法が記載されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置において、それぞれ以下のような問題が存在する。
【０００７】
図７の半導体装置の構造では、樹脂５が流れ出る範囲外に基板２上の電極６を配置しなければならないため、基板２の面積を第１の半導体チップ１に対し十分大きくする必要があり、半導体装置を小型化できないという問題とともに、基板が大きくなることによりコストアップにも繋がる問題があった。
【０００８】
図８の半導体装置の構造では、樹脂５が第１の半導体チップ上の電極７まで達しないようにするためには、第１の半導体チップ１に対し第２の半導体チップ４を十分に小さくするか、第２の半導体チップ４に対し第１の半導体チップ１を十分に大きくする必要があり、組み合わせられるチップサイズの範囲が狭いという問題がある。第２の半導体チップ４に対し第１の半導体チップ１が十分な大きさでなかった場合、搭載できるように第１の半導体チップ１のサイズを大きくすることは半導体装置を小型化できないとともにコストアップに繋がってなってしまう。
【０００９】
本発明は、前記した従来の問題を解消するために、樹脂部分に形成した開口部から電極を露出させることにより、樹脂の流れ出る範囲に関係なく半導体装置を小型化でき、また組み合わせられるチップサイズの範囲を広くし、コストダウンが可能な半導体装置とその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するため本発明の第１番目の半導体装置は、基板の第１の配線電極と第１の半導体チップの電極とが接続部材により電気的に接続され、
前記基板の前記第１の半導体チップの対向領域よりも外側に第２の配線電極が形成され、
前記第１の半導体チップの裏面と第２の半導体チップの裏面とが接着され、
前記配線基板と前記第１の半導体チップとの間に充填された樹脂が前記第１の半導体チップの周辺にはみ出して形成されている半導体装置であって、
前記樹脂のはみ出した部分であって、かつ前記第２の配線電極の上に開口部が形成され、前記第２の配線電極は前記樹脂の開口部において露出しており、
前記前記第２の半導体チップの電極と前記第２の配線電極とが、前記樹脂の開口部を通る金属細線により電気的に接続されていることを特徴とする。
【００１１】
このの半導体装置によれば、樹脂が流れ出る範囲内の基板上に電極を配置できるので、基板の面積を小さくすることが可能になり半導体装置の小型化とコストダウンが実現できる。
【００１２】
本発明の第２番目の半導体装置は、基板の表面と第１の半導体チップの裏面とが接着され、
前記第１の半導体チップの第１の電極と、第２の半導体チップの電極とが接続部材により電気的に接続され、
前記第１の半導体チップの第１の電極よりも周囲側に第２の電極が形成され、
前記第１の半導体チップと前記第２の半導体チップとの間に充填された樹脂が前記第２の半導体チップの周囲にはみ出して形成されている半導体装置であって、
前記樹脂のはみ出した部分であって、かつ前記第２の電極の上に開口部が形成され、前記第２の電極は前記樹脂の開口部において露出しており、
前記基板の表面に形成された配線電極と前記第１の半導体チップの前記第２の電極とが、前記樹脂の開口部を通る金属細線により電気的に接続されていることを特徴とする。
【００１３】
この半導体装置によれば、樹脂が流れ出る範囲内の第１の半導体チップ上に電極を配置できるので、組み合わせられるチップサイズの範囲を広くすることが可能になり半導体装置の小型化とコストダウンが実現できる。
【００１４】
本発明の第１番目の半導体装置の製造方法は、基板の第１の配線電極と第１の半導体チップの電極とを接続部材により電気的に接続する工程と、
前記第１の半導体チップの裏面と第２の半導体チップの裏面とを接着する工程と、
前記配線基板と前記第１の半導体チップとの間に樹脂を充填し、前記第１の半導体チップの周辺に前記樹脂をはみ出させる工程と、
前記樹脂のはみ出して形成された部分に開口部を形成し、前記基板の第２の配線電極を前記開口部において露出させる工程と、
前記前記第２の半導体チップの電極と前記第２の配線電極とを、前記樹脂の開口部に金属細線を通して電気的に接続することを特徴とする。
【００１５】
本発明の第２番目の半導体装置の製造方法は、基板の表面と第１の半導体チップの裏面とを接着する工程と、
前記第１の半導体チップの第１の電極と第２の半導体チップの電極とを接続部材により電気的に接続する工程と、
前記第１の半導体チップと前記第２の半導体チップとの間に樹脂を充填し、前記第２の半導体チップの周囲に前記樹脂をはみ出させる工程と、
前記樹脂のはみ出した部分に開口部を形成し、前記第１の半導体チップの第１の電極よりも周囲側に形成された第２の電極を前記樹脂の開口部において露出させる工程と、
前記基板の表面に形成された配線電極と前記第１の半導体チップの前記第２の電極とを、前記樹脂の開口部に金属細線を通して電気的に接続することを特徴とする。
【００１６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
【００１７】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置の断面図である。この半導体装置は、第１の半導体チップ１がフリップチップボンディングにより基板２にバンプ３を介して電気的に接続されており、第２の半導体チップ４が第１のチップ６の裏面に積層され、第１の半導体チップ１の側面から基板２の表面に渡って樹脂５が形成されており、その樹脂５の一部に開口部１０を有し、開口部１０の底面に露出した基板２の電極６が第２の半導体チップ４の電極７と金属細線８により電気的に接続されている。
【００１８】
図２は、第１の実施形態において、基板２上の電極６を樹脂５から露出させるための開口部１０の近傍を拡大して表した図を示す。基板２上の電極６の表面の樹脂５に開口部１０が形成されており、その露出した電極６の表面に金属細線８が電気的に接続されている。開口部１０の側壁は基板２に対し４５〜９０°の角度をなして電極に向かって細る形状になっている。
【００１９】
次に、本発明の第１の実施形態の半導体装置の製造方法について図面を参照しながら説明する。図３（ａ）〜（ｅ）は、本発明の第１の実施形態における半導体装置の製造方法を示す工程ごとの断面図である。まず、図３（ａ）に示すように、第１の半導体チップ１の主面の電極（図示しない）上にバンプ３を形成する。ここで形成するバンプ３は、めっきバンプ、ワイヤーボンド法を用いたボールバンプなどいずれのバンプでもよく、材質もＡｕ、ハンダでもよい。また高さは数１０μｍ、好ましくは５０μｍ程度がよい。
【００２０】
次に、図３（ｂ）に示すように、基板２上の電極（図示しない）に対して、第１の半導体チップ１の主面の電極（図示しない）上に形成されたバンプ３を接続する。また、この工程では、第１の半導体チップ１と基板２の間隙に樹脂５を介在させて両者を接着する。この間隙への樹脂の介在は、基板２上面に樹脂５を形成した後、第１の半導体チップ１をそのバンプ３を下側にしてフリップチップ実装する方法、また第１の半導体チップと基板２とを接続した後に樹脂５を注入する方法のいずれでもよい。なおこのとき、工法上どうしても発生してしまう余分な樹脂のはみ出しが第１の半導体チップ１の周囲の基板２上に広がり、基板２上の電極６を覆う状態となる。
【００２１】
次に、図３（ｃ）に示すように、第１の半導体チップ１の底面に第２の半導体チップ４の底面を接着剤９で接着し、２チップを積層した構造とする。
【００２２】
次に、図３（ｄ）に示すように、基板２上の電極６を覆っている樹脂５の一部分を除去することにより、開口部１０を形成し、基板２上の電極６を露出させる。ここで樹脂５の一部分を除去する方法としては、例えば、ＹＡＧレーザーにおいて波長３００ｎｍ〜８００ｎｍ、パルス幅４０ｎｓ前後、出力１２Ｗ前後、スポット径１０μｍ〜１００μｍにて加工する。
【００２３】
そして、図３（ｅ）に示すように、第２の半導体チップ４の電極７と基板２の電極６とを金属細線８で電気的に接続することにより、図１に示した半導体装置を得るものである。
【００２４】
本実施形態によれば、樹脂５が流れ出る範囲外に基板２上の電極６を配置する必要がなく、基板２は第１の半導体チップ１の面積に電極６が配置できるだけの面積を加えたサイズまで小さくすることが可能となるため、半導体装置を小型化できないという課題とともに、基板が大きくなることによりコストアップにも繋がるといった課題を解消できる。
【００２５】
［第２の実施形態］
図４は、本発明の第２の実施形態に係る半導体装置の断面図である。この半導体装置は、第１の半導体チップ１の裏面が基板２に接着剤９で接着されており、第１の半導体チップ１の表面に第２の半導体チップ４がフリップチップボンディングによりバンプ３を介して電気的に接続され、第２の半導体チップ４の側面から第１の半導体チップ１の表面に渡って樹脂５が形成されており、その樹脂５の一部に開口部１０を有し、開口部１０の底面に露出した第１の半導体チップ１の電極７が基板２の電極６と金属細線８により電気的に接続されている。
【００２６】
図５は、第２の実施形態において、第１のチップ１上の電極７を樹脂５から露出させるための開口部１０の近傍を拡大して表した図を示す。第１のチップ１上の電極７の表面の樹脂５に開口部１０が形成されており、その露出した電極７の表面に金属細線８が電気的に接続されている。開口部１０の側壁は第１のチップ１に対し４５〜９０度の角度をなして電極に向かって細る形状になっている。
【００２７】
次に、本発明の第２の実施形態の半導体装置の製造方法について図面を参照しながら説明する。
【００２８】
図６（ａ）〜（ｅ）は本発明の第２の実施形態の半導体装置の製造方法を示す工程ごとの断面図である。
【００２９】
まず、図６（ａ）に示すように、第２の半導体チップ４の主面の電極（図示しない）上にバンプ３を形成する。ここで形成するバンプ３は、めっきバンプ、ワイヤーボンド法を用いたボールバンプなどいずれのバンプでもよく、材質もＡｕ、ハンダでもよい。また高さは５０μｍ程度の数１０μｍがよい。
【００３０】
次に、図６（ｂ）に示すように、第１の半導体チップ１上の電極（図示しない）に対して、第２の半導体チップ２の主面の電極（図示しない）上に形成されたバンプ３を接続し、２チップを積層した構造とする。また、この工程では、第１の半導体チップ１と第２の半導体チップ４の間隙に樹脂５を介在させて両者を接着する。この間隙への樹脂の介在は、第１の半導体チップ１表面に樹脂５を形成した後、第２の半導体チップ４をそのバンプ３を下側にしてフリップチップ実装する方法、また第１の半導体チップと第２の半導体チップ４とを接続した後に樹脂５を注入する方法のいずれでもよい。なおこのとき、工法上どうしても発生してしまう余分な樹脂のはみ出しが第２の半導体チップ４の周囲の第１の半導体チップ１上に広がり、第１の半導体チップ１上の電極７を覆う状態となる。
【００３１】
次に、図６（ｃ）に示すように、第１の半導体チップ１上の電極７を覆っている樹脂５の一部分を除去することにより、開口部１０を形成し、第１の半導体チップ１上の電極７を露出させる。ここで樹脂５の一部分を除去する方法としては、例えば、ＹＡＧレーザーにおいて波長３００ｎｍ〜８００ｎｍ、パルス幅４０ｎｓ前後、出力１２Ｗ前後、スポット径１０μｍ〜１００μｍにて加工する。
【００３２】
次に、図６（ｄ）に示すように、表面に第２の半導体チップ４を積層した第１の半導体チップ１の底面を接着剤９で基板２に接着する。
【００３３】
そして、図６（ｅ）に示すように、第１の半導体チップ１の電極７と基板２の電極６とを金属細線８で電気的に接続することにより、図４に示した半導体装置を得るものである。
【００３４】
本実施形態によれば、樹脂５が第１の半導体チップ上の電極７まで達しないようにするために第１の半導体チップ１に対し第２の半導体チップ４を十分に小さくする、または第２の半導体チップ４に対し第１の半導体チップ１を十分に大きくする必要がなく、組み合わせられるチップサイズの範囲が狭いという課題を解消できる。また、第１の半導体チップ１は第２の半導体チップ４の面積に電極７が配置できるだけの面積を加えたサイズまで小さくすることが可能となるため、半導体装置を小型化できないという課題とともに、コストアップにも繋がるといった課題を解消できる。
【００３５】
なお、第１と第２の実施形態において第１の半導体チップと第２の半導体チップの厚みとしては概ね２００［μｍ］前後の厚みのものを採用しているが、５０μｍ厚の薄厚の半導体チップを用いることもでき、薄型の半導体装置を実現できる。また、基板２としてはリードフレーム、樹脂基板、セラミック基板、チップと同じ材料で作られた基板等回路構成され、外部との信号接続可能な基板であればよい。また、樹脂５としてはアンダーフィル材、絶縁性ペースト材、絶縁性フィルム材、異方性導電性ペースト、異方性導電性フィルムなどを用いる。また、金属細線８は、例えば、ボンディング用のＡｕワイヤなどである。
【００３６】
なお、上記実施形態は一例を述べたものであり、本発明は上記実施形態に限定されるものではない。
【００３７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００３８】
【発明の効果】
本発明の半導体装置によれば、樹脂が流れ出る範囲内の基板上に電極を配置できるので、基板の面積を小さくすることが可能になり半導体装置の小型化とコストダウンが実現できる。また本発明の別の半導体装置によれば、樹脂が流れ出る範囲内の第１の半導体チップ上に電極を配置できるので、組み合わせられるチップサイズの範囲を広くすることが可能になり半導体装置の小型化とコストダウンが実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置を示す断面図である。
【図２】本発明の第１の実施形態における開口部近傍を拡大して表した断面図である。
【図３】（ａ）〜（ｅ）は、本発明の第１の実施形態における半導体装置の製造方法を示す断面図である。
【図４】本発明の第２の実施形態における半導体装置を示す断面図である。
【図５】本発明の第２の実施形態形態における開口部近傍を拡大して表した断面図である。
【図６】（ａ）〜（ｅ）は、本発明の第２の実施形態における半導体装置の製造方法を示す断面図である。
【図７】従来の半導体装置を示す断面図である。
【図８】従来の半導体装置を示す断面図である。
【符号の説明】
１ 第１の半導体チップ
２ 基板
３ バンプ
４ 第２の半導体チップ
５ 樹脂
６ 電極
７ 電極
８ 金属細線
９ 接着剤
１０ 開口部

Claims (4)

  1. 基板の第１の配線電極と第１の半導体チップの電極とが接続部材により電気的に接続され、
    前記基板の前記第１の半導体チップの対向領域よりも外側に第２の配線電極が形成され、
    前記第１の半導体チップの裏面と第２の半導体チップの裏面とが接着され、
    前記配線基板と前記第１の半導体チップとの間に充填された樹脂が前記第１の半導体チップの周辺にはみ出して形成されている半導体装置であって、
    前記樹脂のはみ出した部分であって、かつ前記第２の配線電極の上に開口部が形成され、前記第２の配線電極は前記樹脂の開口部において露出しており、
    前記前記第２の半導体チップの電極と前記第２の配線電極とが、前記樹脂の開口部を通る金属細線により電気的に接続されていることを特徴とする半導体装置。
  2. 基板の表面と第１の半導体チップの裏面とが接着され、
    前記第１の半導体チップの第１の電極と、第２の半導体チップの電極とが接続部材により電気的に接続され、
    前記第１の半導体チップの第１の電極よりも周囲側に第２の電極が形成され、
    前記第１の半導体チップと前記第２の半導体チップとの間に充填された樹脂が前記第２の半導体チップの周囲にはみ出して形成されている半導体装置であって、
    前記樹脂のはみ出した部分であって、かつ前記第２の電極の上に開口部が形成され、前記第２の電極は前記樹脂の開口部において露出しており、
    前記基板の表面に形成された配線電極と前記第１の半導体チップの前記第２の電極とが、前記樹脂の開口部を通る金属細線により電気的に接続されていることを特徴とする半導体装置。
  3. 基板の第１の配線電極と第１の半導体チップの電極とを接続部材により電気的に接続する工程と、
    前記第１の半導体チップの裏面と第２の半導体チップの裏面とを接着する工程と、
    前記配線基板と前記第１の半導体チップとの間に樹脂を充填し、前記第１の半導体チップの周辺に前記樹脂をはみ出させる工程と、
    前記樹脂のはみ出して形成された部分に開口部を形成し、前記基板の第２の配線電極を前記開口部において露出させる工程と、
    前記前記第２の半導体チップの電極と前記第２の配線電極とを、前記樹脂の開口部に金属細線を通して電気的に接続することを特徴とする半導体装置の製造方法。
  4. 基板の表面と第１の半導体チップの裏面とを接着する工程と、
    前記第１の半導体チップの第１の電極と第２の半導体チップの電極とを接続部材により電気的に接続する工程と、
    前記第１の半導体チップと前記第２の半導体チップとの間に樹脂を充填し、前記第２の半導体チップの周囲に前記樹脂をはみ出させる工程と、
    前記樹脂のはみ出した部分に開口部を形成し、前記第１の半導体チップの第１の電極よりも周囲側に形成された第２の電極を前記樹脂の開口部において露出させる工程と、
    前記基板の表面に形成された配線電極と前記第１の半導体チップの前記第２の電極とを、前記樹脂の開口部に金属細線を通して電気的に接続することを特徴とする半導体装置の製造方法。
JP2002313120A 2002-10-28 2002-10-28 半導体装置およびその製造方法 Pending JP2004152799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002313120A JP2004152799A (ja) 2002-10-28 2002-10-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002313120A JP2004152799A (ja) 2002-10-28 2002-10-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004152799A true JP2004152799A (ja) 2004-05-27

Family

ID=32457823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002313120A Pending JP2004152799A (ja) 2002-10-28 2002-10-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004152799A (ja)

Similar Documents

Publication Publication Date Title
US9905502B2 (en) Sintered conductive matrix material on wire bond
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3526788B2 (ja) 半導体装置の製造方法
US8841765B2 (en) Multi-chip module with stacked face-down connected dies
US8487421B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
TWI330872B (en) Semiconductor device
US8525338B2 (en) Chip with sintered connections to package
US20110180933A1 (en) Semiconductor module and semiconductor module manufacturing method
TW201248812A (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR20140028015A (ko) 플립-칩, 페이스-업 및 페이스-다운 와이어본드 조합 패키지
JP2001223326A (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2003243605A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006228897A (ja) 半導体装置
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
JP4052078B2 (ja) 半導体装置
JP2002343930A (ja) 半導体装置
US8344500B2 (en) Integrated circuit package module and method of the same
JP2004152799A (ja) 半導体装置およびその製造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP2019050297A (ja) 半導体装置
JP2008211225A (ja) 半導体パッケージ
JP2007234683A (ja) 半導体装置およびその製造方法
JP2002270763A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220