JP2004140388A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004140388A
JP2004140388A JP2003394074A JP2003394074A JP2004140388A JP 2004140388 A JP2004140388 A JP 2004140388A JP 2003394074 A JP2003394074 A JP 2003394074A JP 2003394074 A JP2003394074 A JP 2003394074A JP 2004140388 A JP2004140388 A JP 2004140388A
Authority
JP
Japan
Prior art keywords
wafer
temperature
region
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003394074A
Other languages
English (en)
Other versions
JP4064911B2 (ja
Inventor
Mikio Takagi
高木 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FTL KK
Original Assignee
FTL KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FTL KK filed Critical FTL KK
Priority to JP2003394074A priority Critical patent/JP4064911B2/ja
Publication of JP2004140388A publication Critical patent/JP2004140388A/ja
Application granted granted Critical
Publication of JP4064911B2 publication Critical patent/JP4064911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

 【課題】 MOSトランジスタのソース、ドレインの不純物の活性化、Si基板との反応による極薄膜の形成等において短時間熱処理を達成することにより半導体装置の高集積化に寄与する。
 【課題に解決するための手段】
 ウェーハの挿入端から縦方向に、一定長さと第1温度をもつ第1領域及び第1温度より高い第2温度と一定長さをもつ第2領域を備え、かつこれらの領域の間に温度勾配領域を備えた電気炉の挿入端から反応管内に、ウェーハを挿入し、第1の温度領域にて一旦ウェーハを保持して第1の処理を行い、次いでウェーハを第2の領域に移動させた後、ウェーハが第2温度より低くかつ第1温度より高い所定の第3温度に達する(t2、t3)まで該ウェーハを保持して第2の処理を行ない、その後直ちにウェーハを第2領域に下降させる。
【選択図】  図2

Description

 本発明は、半導体装置の製造方法 に関し、さらに詳しく述べるならば電気炉を利用して半導体ウェーハを熱処理し、シリコン半導体装置、液晶ディスプレイ、GaAsデバイス、アモルファスSiのTFT(Thin Film Transistor)等の半導体装置の製造において、酸化、拡散、CVD、リフロー、スパイク処理と称される短時間・高温熱処理等を含む処理(processing)を行なう半導体装置の製造方法 に関するものである。
 従来、半導体装置製造用熱処理炉としては、横型炉や縦型炉と称されるホットウォール型の電気炉が使用されてきたが、素子寸法の微細化に伴い浅い接合形成と不純物の再分布の抑制が求めらるにつれ、サーマルバジェット(Thermalbudget)の低減と短時間熱処理(RTP−Rapid Thermal Processing)の観点から、様々なランプ加熱による熱処理が採用されてきている。前者のホットウォール型電気炉は、バッチ処理が可能で温度の安定性に優れている反面、短時間昇温・降温コントロールに難がある。後者のランプ加熱は、枚葉処理となり、プロセス温度の短時間昇温・降温コントロールが可能というメリットがあり、素子微細化に伴い進展した低温化プロセスにより、サーマルバジェットが重要になる浅い接合デバイスを製作する面から近時注目を集めている。
 ランプ加熱による急熱処理は特に浅い接合のデバイスの製造に適するものであるが、ウェーハ面内の温度分布を電気炉並みの均一分布とするには至っておらず、これにより熱歪が生じ、ウェーハの周縁部からスリップラインが発生し易いという欠点がある。また、ウェーハ上に種々の形状でパターニングされたSi34,SiO2,ポリSi,WSi2、W等の材料が光吸収特性を異にすることにより局部的温度分布の差によりウェーハにスリップラインが発生するという欠点もある。これらの理由により、大口径ウェーハの量産ラインへの実用は難しいと考えられている。
 本出願人は、この問題点に鑑み、大口径ウェーハに実用できる急速加熱アニールを可能とするために、特許文献1(欧州特許公開公報0 538 874A1 (1993.4.28 ))において、ウェーハの挿入端から深さ方向に一定長さの所定温度領域と当該所定温度より高い一定長さの高温領域を備えた炉の挿入端から、ウェーハを挿入し、所定温度領域にて第一の処理を行い、次いで、ウェーハを高温領域に移動させ、この高温で第二のアニール処理を行い、所定温度領域に戻すことにより、ウェハー昇降による多段加熱方法を提案した。そして、この方法により、8インチなどの大口径ウェハーにつき64M−DRAMの0.35μmパターンルールを満足するサーマルバジェットは例えば850℃×500分程度を目標としている。
 ところで、0.25μmパターンルールで設計される256M−DRAMにつきソース、ドレインにイオン注入された不純物を活性化するためには800℃以上の温度で熱処理することが必要である。この際のサーマルバジェットは800℃×500分程度を目標とすると、当然種々の工程にRTPを用いてサーマルバジェットを節約することが望まれる。
 近年、電気炉への急速に電力を投入し、かつ電力遮断後に強制冷却を行なうことにより、昇温・冷却中のサーマルバジェットを大幅に削減することが提案され、試みられている。この提案の方法によると800−1000℃間の昇温時間は約2分、冷却時間は約4分であり、従来の一般的炉より大幅な時間短縮が図られている(非特許文献1:第1回日経マイクロデバイス・LSIセミナー、1994年7月8日東京にて開催)。
 次に、256K−DRAMにおいては、MOSトランジスターのゲート膜に関してはデバイスの集積度向上に伴って膜厚が70〜90オングストロームに減少するが、Bを不純物とするPチャネルMOSの場合は不純物がSiO2膜を突き抜けるおそれがあるので、SiO2膜の表面を1050〜1100℃程度の高温で窒化してSiON化することが検討されている。同様に、EEROMやフラッシュメモリーのゲート膜もRTP窒化処理することが、メモリーの書き込み、消去を繰り返すサイクル数を多く保つために、重視されている。
 上述のようなSiONやSiO2の極薄膜あるいはこれらの異質膜の複合膜は、膜の耐性やシリコン基板との界面の特性から、バルクSiとガスとの直接反応法が最良であると考えられている。そして、そのための良好なRTP法の開発が望まれている。
 また、前掲特許文献1 には加熱炉の上部に石英管の頂部から不活性ガスを流し、下部には石英管の下端から反応ガスを流し、上部と下部の間の遷移領域からこれらのガスを排気口を介して排気する方法が示されている。具体例としては、下部にてTEOSとTMOPとの反応を680〜750℃にて行い、この間上部には不活性ガスを流してCVDを行い、その後上部にて1050℃でリフローを行う方法が挙げられている。
 続いて、アモルファスシリコン薄膜トランジスタ(a −Si TFT)はトランジスタの基板としてシングルSiでなくa −Siを利用するのが主流であり近年大型・高精度ディスプレーデバイスに多量に用いられている。またa−Siを300℃より高温で熱処理し多結晶化することより電子の移動度を高めることも提案されている。この場合の熱処理方法としてはAr,ArF,KrFなどのレーザーで表面の極く薄い層を600℃以上の温度にを加熱する方法が提案されている。
欧州特許公開公報0538874A1 第1回日経マイクロデバイス・LSIセミナー、1994年7月8日東京にて開催)
 まず、256M−DRAMを例にとって微細なソース、ドレイン等を従来法で作成する場合の問題を指摘する。本出願人の前掲特許文献1で提案した方法により大口径ウェーハにスリップラインを招かずにRTPを施すことが可能になったが、サーマルバジェットのより一層の低減を図ると次のような問題があることがわかった。すなわち、下部温度を700℃、上部温度を900℃、ウェーハの移動速度を10〜20cm/sec,上部及び下部の均熱ゾーンの長さを20〜25cm,中間ゾーンの長さを40cmと仮定すると、1枚のウェーハを900℃でRTPする熱処理温度−時間パターンは、700から900℃への移動2〜4sec,900℃での保持:3〜4分である。この方法ではウェーハを電気炉により設定された恒温ゾーンである900℃に均熱するので、900℃までに昇温し完全に安定化するために約7分から9分を必要としている。この移動後の温度安定化までにウェーハがさらされる熱は、256M−DRAM等で今後一層微細化されるトランジスターのソース/ドレインなどの素子各部における不純物拡散にとっては無視できなくなり、歩留低下の要因となることが懸念される。
 一方、前述した大パワー加熱・強制冷却方式の加熱炉を使用すると、昇温及び冷却中のサーマルバジェットは大幅に低減することができるものの、例えば900℃に炉の温度及びウェーハの温度が安定して均熱状態が得られる迄にかなりの時間がかかるので、256M−DRAMの製造に際しては均熱を達成する過程でのサーマルバジェットの低減が必要になるであろう。さらに、昇降温時間も1分以内とすることが望まれるでろう。
 また、a −Si TFTを多結晶化するために従来使用されていたレーザーによる熱処理は、大型基板に対して一括処理が難しいのでビームスキャンの方法をとるのが普通であり、このためスループット、設備コスト上の問題があるので、本発明はこれらの問題点を解消するRTPを提供し、アモルファスシリコン薄膜の多結晶化を促進させ、キャリアの移動度を高めるものである。
 続いて、前掲特許文献1 にて開示された遷移領域から排気を行う方法により、バルクSiの反応によりSiO2/SiON膜等を形成する場合採用できる方法は、例えば、(a)(1)SiO2 形成:酸素ガス−上部領域、窒素ガス−下部領域、(2)SiON形成:アンモニアガス−上部領域、窒素ガス−下部領域、あるいは(b)(1)SiO2形成:酸素ガス−上部領域、アンモニアガス−下部領域、(2)SiON形成:窒素ガス−下部領域、アンモニアガス−上部領域である。しかしながら、いずれの場合も上部のガスの一部が下部領域に混入することは避けられず、(a)の場合は上部の不活性ガスである窒素とウェーハの反応は殆ど起こらないが、窒素ガスをアンモニアガスに切り替える間の時間ウェーハは余計に加熱されるためにサーマルバジェットが増大する。また、(b)の場合はサーマルバジェットが余計に付加されることはないが、アンモニアとウェーハの反応のおそれがある。
 よって、本発明は、本出願人が前掲欧州特許公開公報で提案したRTP法におけるウェーハの面内温度分布の均一性は維持しつつ、一層の短時間熱処理を達成してサーマルバジェットの削減を図ることを目的とするものである。具体的には、256M−DRAMのようにソース/ドレイン間隔が著しく狭くなり、全体に微細パターニングで設計される半導体装置の製造に当っては、ウェーハの面内温度分布の均一性は維持しつつ、不純物の拡散等の熱処理を短時間で行うことを目的とする。さらに、バルクSi基板との反応によるSiO2、SiON膜等の極薄膜あるいはこれらの異種物質が接合した膜を製作するに当っては、ウェーハの面内温度分布の均一性を維持しつつ、異種ガスの混合を妨げ、かつ異種ガスとウェーハとの接触を短時間で切り替えもって熱処理を短時間で行うことを目的とする。
 微細パターンで設計される半導体装置を製造する本発明方法(以下「第1方法」と言う)は、ウェーハに熱処理を施して半導体装置を製造する方法において、ウェーハの挿入端から縦方向に、一定長さと第1温度をもつ第1領域及び第1温度より高い第2温度と一定長さをもつ第2領域を備え、かつこれらの領域の間に温度勾配領域を備えた電気炉の挿入端から、ウェーハを挿入し、第1温度領域にて一旦ウェーハを保持し、次いでウェーハを第2領域に移動させた後、ウェーハが第2温度より低くかつ第1温度より高い所定の第3温度に達するまで該ウェーハを保持し、その後直ちに該ウェーハを第2領域外に下降させることを特徴とする方法である。
 極薄膜又は異種膜を有する半導体装置を製造する本発明方法(以下「第2方法」と言う)は、ウェーハに熱処理を施して半導体装置を製造する方法において、ウェーハの挿入端から縦方向に、一定長さと第1温度をもつ第1領域及び第1温度より高い第2温度と一定長さをもつ第2領域を備え、かつこれらの領域の間に温度勾配領域を備えた電気炉の挿入端から、ウェーハを挿入し、第1領域にて一旦ウェーハを保持して第1の処理を行ない、次いでウェーハを第2領域に移動させ第2の処理を行なう方法において、第1領域の下方から上方に向って第1ガスを流し、第2領域の上方から下方に向って第2ガスを流し、その後第1ガス及び第2ガスを排出孔から電気炉外へ排出し、かつ1枚又は多数枚のウェーハの最上部上方に該ウェーハの移動に追随して移動し、第2ガスの流れを反応管壁方向に方向転換させる第1整風板を配置して第1及び第2の処理を行なうことを特徴とする方法である。以下、本発明の構成を説明する。
 先ず、本発明に共通する構成を説明する。本発明は、熱安定性がよくかつ熱容量が大きい電気炉を利用してウェーハの熱処理を行なう方法の改良である。この電気炉の下部には一定長さの第1領域を恒温領域として設定し、温度の均一性がよい領域で第1の処理、例えば単なる均熱のための保持やCVD法によるSiO2膜の形成などを行なうようにしている。さらに、第1温度より高温の第2の温度をもつ一定長さの第2領域を設定し、第1領域と第2領域の中間に温度勾配領域を設定している。
 本発明の第1方法が特徴とするのはRTP処理を第2領域内で第2温度より低温でかつ第1温度よりは高温の第3温度で行なうところにある。したがって、第3温度より高温に第2領域の温度を設定することが前提となっている。そのRTP後に再びウェーハを下部の第1領域に戻しウェーハ温度の均一化を図り、熱処理を終了するかあるいは連続的に継続する。
 本発明の第1方法を模式的に示す図1及び図2を参照し、より具体的に本発明方法を説明する。図1において、1は炉体、1aは石英管、1bは第1温度(700℃)を設定する3ゾーンからなるヒーター、1cは第2の温度(ケース(1)−900℃、ケース(2)−1000℃またはケース(3)1100℃)を設定する3ゾーンからなるヒーター、6はウェーハ移動棒、30は後述する下部整風板、R1 は第1領域、R2は第2領域、20は熱電対、22はガス導入管である。
 まず、ウェーハを第1領域R1 で700℃にて熱処理し例えばCVD膜を形成し、その後ウェーハ移動棒6を上向きに移動させて点線で示す位置までウェーハを上昇させ、その位置に保持する。ウェーハ2(図3参照)が第2温度である900、1000または1100℃に昇温しない内に再び第1温度の領域R1 に戻す。
 例えば5インチウェーハを熱処理する加熱炉であって石英管内径が150〜200mm、ヒーター内径が170〜250mmの加熱炉において、直径が0.2〜0.5mmの熱電対20(図1参照)を、一般に実施されている方法で、ウェーハ2(図3参照)の近傍に先端を近づけて測定したウェーハの温度を図2に示す。また、点線はウェーハが温度勾配領域移動中の温度変化を示し、実線はウェーハ2が図1の点線で示された位置で停止している時の温度変化を示す。なお、図2の丸印1、丸印2、丸印3、は図1のケース丸印1、丸印2、丸印3にそれぞれ相当する。(3a)については後述する。
 ケース丸印1では900℃に達するまでt1 =8分を必要とする。次にケース丸印2ではt2 =約2.5分で900℃に達し、ケース丸印3ではt3 =約1分以内で900℃に達する。したがってt1 >t2 >t3 の関係があるので、900℃での熱処理を行なう場合は第2領域R2 の温度(第2温度)を900℃より高くすることにより熱処理時間を短縮することができる。上記諸元以外の加熱炉でも同様に熱処理時間を短縮できることは容易に理解できるであろう。
 900℃に達した後はウェーハを直ちに下降させる。図2のグラフに示されているように、ウェーハを保持し続けるとウェーハの温度上昇が起こり、半導体の熱処理で許容される温度差は±0.5〜1℃以下であるので、ウェーハを直ちに下降させる必要がある。好ましくは1秒以下、より好ましくは約1/10秒以下の非常に短い時間ウェーハを900℃で熱処理する。
 以下、好ましい実施態様について本発明を説明する。第1領域R1 及び第2領域R2 が十分に長いときはウェーハの置き方は任意であるが、これらの領域を適当な長さとするためには、ウェーハを横置きすることが好ましい。また、ウェーハをパーティクルによる汚染から保護するために反応管は石英管であることが好ましい。
 本発明においては、各領域におけるウェーハの保持、熱処理等に適するガスを適宜使用することができる。特に高温の第2領域に流れるガスは十分に均熱されているから、第2温度より低い第3温度でウェーハを処理する場合にも十分に熱処理は可能である。なお、水を含まないH2 ,N2 ,O2 ,Ar,He,N2 O等のガスの均熱性を高める条件は、(イ)乾燥を十分行うことにより比熱を低くする;(ロ)流量を適切な範囲、例えば10〜20L/minとする;(ハ)高温領域すなわち第2領域を2〜5cm以上ガスを通過させる;(ニ)石英管の内径を100mm以上とすることである。
 本発明の実施態様においては、第1領域には石英管の下部から第1ガスを流して該第1領域と第2領域の中間から排気し、第2領域には石英管の上部から第2ガスを流して該第1領域と第2領域の中間から排気することができる。この場合上記条件により第2温度に均熱されているガスと第2温度より低い第3温度のウェーハとが接触して均一な酸化反応等が起こる。
 以下、本発明の第2方法の構成を説明する。上部高温領域と下部低温領域を有する電気炉において上下からガスを流す方法で半導体装置を製造すると、高温の第2ガスは石英管内を下向きに流れ排気部から排気されるが、一部は第1領域に迄達してウェーハと反応する。これを避けるために、1枚又は多数枚のウェーハの最上部より上方に、該ウェーハの移動に追随して移動し下向きガス流を反応管壁方向に反らせる整風板を配置する。この構成によると第2ガスは整風板としてのセパレータに当たって方向転換し、その後ウェーハが第1領域に位置する時は第2ガスの排気孔から排気される。なお、排気孔は第1ガスと第2ガスに共通して温度勾配領域、第1領域の上端もしくは第2領域の下端に形成する、あるいは第1ガスと第2ガスで専用の排気孔として形成することができる。さらに、排気孔は石英管の管壁に形成する、二重管の環状間隙により形成するなどが可能である。
 同様に、第1ガスは石英管内を上向きに流れ排気部から排気されるが、一部は第2領域に迄達してウェーハと反応するかあるいは第2ガスを希釈してその反応を不安定にする。これを避けるために、1枚又は多数枚のウェーハの最下部の下方にウェーハの下方に該ウェーハの移動に追随して移動し、反応管壁方向に上向きガス流を反らせる整風板を配置する。この構成によると、ウェーハが第2領域に位置する時は、第1ガスは整風板に当たって方向転換し、排気孔から排気される。なお、本発明においては第1整風板と第2整風板の何れかのみを設けてもよいが、両方を設けることが好ましいのは自明であろう。したがって、第1ガス及び第2ガスの排出孔の高さに、第1の処理中における第1整風板の高さを実質的に一致させ、かつ、第1ガス及び第2ガスの排出孔の高さに、第2の処理中における第2整風板の高さを実質的に一致させることが好ましい。
 本発明においては第1方法と第2方法を同時に行うことも可能である。すなわち、第2方法における第2の処理を第2温度より低い第3温度にウェーハが達するまで該ウェーハを第2領域内に保持し、その後直ちにウェーハを下降させることにより行うことができる。
 本発明においては、第1の処理と第2の処理を複数回連続して行なうことが可能である。この際、第1温度は一定温度に維持すると炉の加熱操作が簡単であり、また昇温時間の制御も正確になる。一方第3温度は処理回数毎に変化させて必要な温度を達成することができる。
 以下、シリコンデバイスの製造に本発明の第1方法を適用する場合の好ましい温度条件につき説明する。まず、第2温度と第3温度の差が10℃未満であると従来法(図2のケース丸印1参照)と比較して急速加熱の利点がなく、一方温度差が300℃を超えると昇温が非常に急速になるので保持時間の余裕が少なくなりウェーハ移動棒6の高速移動の限界に達する。したがって、第2温度と第3温度の差は10〜300℃であることが好ましく、より好ましくは30〜150℃である。
 第1温度と第2温度の温度差は100℃以上あることが好ましい。温度差が100℃未満であると急速加熱としての効果が薄れ通常のヒーター加熱と同じ加熱効果となり不利である。また、この温度差は大きい程RTP効果は大きくなるが均一加熱と設備の設計上の限界がある。第1温度と第2温度の温度差が200℃であるときの第1、2領域の間隔は300mmが好ましく、第1温度と第2温度の温度差が300℃であるときの第1、2領域の間隔は400〜500mmが好ましい。なお同一の加熱炉ではヒーターを複数のゾーンとして必要なゾーンのみに通電することにより、第1、2領域の長さを変化させることができる。
 説明上、図1では枚葉式処理を示したが、第1、2領域は熱履歴に影響の出ないように均熱された一定の長さをもっているので、1枚以上の多数枚のウェーハの処理が可能であることが勿論である。
 次にウェーハを保持する治具について説明する。質量の大きい治具は、例えば図2の丸印2のケースでは温度変化は(3a)で示されるように、丸印3より昇温が遅れる。このためにウェーハと治具との接触面積を小さくして、伝熱面積を小さくして治具によるウェーハへの熱影響を小さくすることが好ましい。図3には1枚のウェーハ2を保持するウェーハホルダー7の実施例を示している。ウェーハホルダー7は下部整風板30(図1参照)の上方で移動棒6に嵌め込まれ、全体が石英から構成されている。ウェーハホルダー7の中心軸は中空筒状であり、その中空部には熱電対20(図示せず)を挿入している。この中心軸から放射方向に6本の腕23が斜め上向きに伸び出、これらの腕23の先端部23aは垂直上向にウェーハ2より僅かに上方まで突出している。6個の先端部23aを結んで描かれる円の直径はウェーハ2の直径より1mm〜数mm大きくなるように設計されている。また先端部23aはウェーハ側に面する頂点の角度θが約60°の鋭角断面となっている。
 一方、6本の腕23のうち3本のほぼ中間位置に垂直上向きに突出した支え部24が設けられている。その先端は約60°程度の角度で先細りにしかつ最先端を0.1〜0.2mmR程度の丸みをつけて、ウェーハ2との接触を点接触にしている。なお、移動棒6は縦型炉内で処理中は回転可能としておき、面内分布の保証を図るのがよいことは勿論である。
 図4及び図5には多数枚のウェーハ2を処理するためのウェーハホルダー7が示されている。このウェーハホルダー7は、図3に示したものと、点接触方式(24)でウェーハ2を支えており、またウェーハの周縁に接触する位置ずれ防止のストッパー23aはウェーハと面する頂点を鋭角断面としている点では同じである。しかし、図4に示したウェーハホルダーは多数枚のウェーハ2を上下に間隔を置いて保持するために、ウェーハ移動棒6にその外周に固着された円筒状基部7aから0°、90°、180°の位置で3本の柱部7bを略L字形に分岐させ、そこから上下に5つウェハー支持部25を棚状に延在させている。
 図5における、最上ウェーハ2eと最下ウェーハ2aの距離Wdは第1領域及び第2領域の長さR1 ,R2 未満(Wd <R1,Wd <R2 )として複数のウェーハが同じ温度に加熱されるようにすることが必要である。
 複数のウェーハが温度勾配領域を通過する速度が遅いと、第2領域に移行した後に所定温度に達する時間がウェーハホルダー内のウェーハの上下間で異なることになり好ましくない。また、1枚のウェーハでもサーマルバジェットの面から温度勾配領域は速やかに通過させるのがよい。そこで、温度勾配領域は50秒以下、好ましくは5秒以下で通過させて上下のウェーハに熱履歴の差が生じないようにしかつ余計なサーマルバジェットを付加しないことが好ましい。
 a−SiTFT製造の場合は、モノシランあるいはジシランを用いてを約150〜300℃でプラズマ中で分解しアモルファスシリコンを厚みが1mm程度のシリコン基板上のSiO2 膜、石英板上もしくはその他の基板上に1500〜3000オングストローム程度に成長させる。成膜されたa−Si膜を150〜300℃(第1温度)で加熱し、次に500〜600℃(第3温度)に0〜1.0秒保持して多結晶化する。
 本発明法においては上部の第1領域と下部の第2領域の中間領域から上部からのガス(第1ガス)及び下部からのガス(第2ガス)を排気するように排気口を設け、上部と下部では別々のガスを導入しながら熱処理を行なうことができる。例えばフラッシュメモリ用MOSゲート膜を形成する場合、上部の第1領域にNH3 ガスを、下部の第2領域にN2 ガスを導入し、これらを中間領域の排気口から排気することができる。さらに、水素処理をする場合、上部の第1領域にH2ガスを、下部の第2領域にN2 ガスを導入し、これらを中間領域の排気口から排気することによりH2 爆発の危険を防止することができる。以下、この方法を実施する上で理想的な第2方法の実施態様を図6及び図7を参照して説明する。
 なお、図6中、1,1a,1b,6,14a〜c,15a〜cは図1と同一の部材である。図7おいては、石英管1aと同軸状に上部が開放された内部石英管31を配置し、これらの石英管1a,31の間の環状間隙を排気孔37とし、ここからガスの排気を行う。内部石英管31内にはウェーハ(点線で示す)を上下に多数保持し、その上方で内部石英管31のほぼ上端に上部整風板(第1整風板)32を配置している。上部整風板32は図7に示すとおり、3本の柱部7bの最上部に水平に固着した石英、Si,SiC等の板であって、直径がウェーハより大きい円盤状のものを3本の柱7bに固着されている。
 上部整風板32の好ましい実施態様について述べると、その位置は、ウェーハ            2a〜2eが第1領域R1 で熱処理されている時に、排気孔37(図6参照)と実質的に同じ高さにある。さらに上部排気孔37と上部整風板32の外周との間隔d(図7参照)は5mm以下、より好ましくは2mm以下である。また、上部整風板32と最上ウェーハ2eの間隔は50mm以上が好ましいが、上部ガスと下部ガスが同種のときはより狭い間隔でも支障ない。上部整風板32はウェーハより径が大きいものである。なお上部整風板32がある程度の厚みをもつと高温部の熱を遮蔽して上部と下部との温度差を保つ効果もある。
 図7において30は移動棒6に固着された下部整風板(第2整風板)である。ウェーハ2a〜2eが第2領域(図示せず)に移動せしめられた時、下部整風板は好ましくは図6の32の位置に移動することによって第1ガスの流れをウェーハから方向転換し、第1ガスが第2領域及び中間領域に及ばないようにする。前の段落で上部整風板について述べた好pましい値等は下部整風板30についても該当する。
 したがって、図7のようにウェーハ2a〜2eが第1領域R1 で熱処理されている時には、導入管33(図6)から流入する第2ガスは上部整風板32の上方で水平方向に流れを転じ、ウェーハとほとんど触れずに排気孔37から流出する。一方、内部石英管31の下部からは第1ガスが流入し、柱7b(図7)の間からウェーハ面上方に流入してウェーハ面と接触した後排気孔37から流出する。図7の装置を利用し、排気口37に連結したダクトによりガスを自然流出又は吸引しながら、多数回連続処理を行うことができる。この場合、処理毎にウェーハを炉外に取り出す必要がないでの生産性が上りかつパーティクルの発生を避けることができる。また、第1〜第3処理を繰り返す場合ウェーハを800℃以下に冷却することなく3回の処理を継続することができるので、全体の処理時間を短縮することができる。なお20は熱電対であり通常ウェーハの温度を測定する方法により本発明で第3温度を測定するために移動棒6の中空部に設けたものである。なお、この方法以外でもウェーハの温度を測定できることは言うまでもない。
 本発明の第1方法によると、第2温度に設定された均熱空間内にて、図2のケース丸印2、丸印3に示すように炉の設定加熱温度未満で熱処理をすることにより、熱処理時間を短縮することができ、また電気炉の均熱空間を利用したことにより大口径ウェーハの面内温度分布を均一にすることもできる。
 さらに、本発明の第2方法によると異種ガスの流れを整風板にて排気孔又は排気口に向かって効率的に誘導し、異種ガスの反応切り替えを迅速に行えるようにし、結果的には熱処理時間を短縮することができる。なお整風板を上下に設ける(請求項10+11)、あるいは整風板を排気孔又は排気口と実質的に同じ高さに設ける(請求項10,12)と上記の効果が一層高められる。
第1発明と第2発明を同時に実施すると(請求項13以降)、全体の素子寸法が微細でありかつ異種膜の厚さも薄い半導体装置を製造することができるようになる。以下、実施例により本発明をさらに具体的に説明する。
図8は本発明の第1方法を実施する縦形反応管の一実施例を示す。なお、図中、7はウェーハホルダー、8はウェーハ移動用マグネット、10はウェーハ移動用駆動系、11はウェーハホルダー昇降系、14、15はヒーター、16は水冷ジャケット、17は石英保温管、24は支え部である。
 ウェーハ2は、図3で説明した点接触方式のウェーハ支え部24により熱容量を小さくしたウェーハホルダー7の上に一枚載せられている。先ず、ウェーハホルダー昇降系11及びウェーハ移動用マグネット9は最下端位置にする。次に、ウェーハ2を図示されないカセットから一枚取り出し、ウェーハホルダー3の上に一枚載せる。次に、ウェーハホルダー昇降系11を下部ヒーターの領域まで移動し、ウェーハホルダー7を石英反応管2の下端に突き当てて密閉する。この状態では、ウェーハは例えば700℃の温度領域にある。
 次に、ウェーハ移動用マグネット9を駆動し、図8に点線で示す通りウェーハを高温領域に持ち上げ、再びウェーハ移動用マグネット9を駆動し、ウェーハ2を下部ヒーターの位置に下げる。多数枚ウェーハをセットしたウェーハホルダーを用いても同様の処理ができることは自明である。
 上記装置を使用した本発明法を第1世代の64M−DRAMの製造に適用するとサーマルバジェットが軽減されるために、ソース/ドレインからの不純物拡散によるMOSトランジスターS/D間隔の狭まりを抑えることができ、電気的特性の障害発生を防止することができる。
 上記の装置を使用して256K−DRAMのソース、ドレインの不純物の活性化を行う場合は、第1温度750℃、第2温度950℃、第3温度900℃、第2処理900℃×1sec程度が好ましい熱処理条件として設定される。これは冒頭で説明したS/D間隔の縮小は約0.25μm以下とする場合の条件である。また900℃×1sec程度は段落番号0005で仮定したサーマルバジェットより少なくして、しかも不純物の活性化を可能にする優れた熱処理条件である。
 第1世代、第2世代とDRAMの集積化が進むにつれてパターンが短くなり0.17μmとなると、本発明法の従来法に比べる優位性は一層顕著になる。
 続いて、図8の装置に、段落番号0044の好ましい値により設計された上部及び下部整風板を付設してSiO2 /SiON膜を形成する実施例を説明する。
Figure 2004140388
 第2* 1050 ℃ 30sec N2O (20L /min ) 備考:「第2*」は第2領域(高温領域)において行なった第3温度における処理条件を示す。
 なお、第1〜第3の処理はウェーハを同一の石英管内で上下させ、かつガス種を切り替えかつ第2温度を変更することにより行った。なお、第2温度は第1温度での処理期間中に行った。したがって、上記の方法は3本の石英管を使用してそれぞれで1回だけ処理を行う方法と比較すると、ウェーハの出し入れの時間を1回当り約30分かかるから、3本の石英管を使用する場合と比較すると、4回の出し入れを省略できるので、約2時間の処理時間を短縮することができる。第2の処理中に第1の温度を変更することも必要なら可能である。
以上説明したように本発明は、各種高集積度半導体装置の製造に寄与するものである。さらに、本発明は、ウェーハの温度均一性に優れているために5インチあるいは6インチ以上の大口径ウェーハを使用した半導体装置の製造にも適している。
本発明の第1方法の原理を説明する図面である。 本発明の第1方法及び従来法での昇温時間を説明する図である。 1枚のウェーハを保持する治具を示す図である。 複数枚のウェーハを保持する治具の平面図である。 複数板のウェーハを保持する治具を示す断面図である。 本発明の第2方法の実施に使用する加熱炉の図面である。 本発明の第2方法に使用する上部整風板及び下部整風板を備えたウェーハ保持具の図面である。 本発明の第1方法の実施に使用する加熱炉の図面である。
符号の説明
1 炉体
1a 石英管
2 ウェーハ
6 ウェーハ移動棒
7 ウェーハホルダー
8 ウェーハ移動用マグネット
9 磁性体
10 ウェーハ移動用駆動系
11 ウェーハホルダー昇降系
14 ヒーター
15 ヒーター
16 水冷ジャケット
20 熱電対
30 下部整風板
31 内部石英管
32 上部整風板

Claims (6)

  1. ウェーハに熱処理を施して半導体装置を製造する方法において、ウェーハの挿入端から縦方向に、一定長さと第1温度をもつ第1領域及び第1温度より高い第2温度と一定長さをもつ第2領域を備え、かつこれらの領域の間に温度勾配領域を備えた電気炉の挿入端から、ウェーハを挿入し、第1領域にて一旦ウェーハを保持して第1の処理を行ない、次いでウェーハを第2領域に移動させた後、ウェーハが第2温度より低くかつ第1温度より高い所定の第3温度に達するまで該ウェーハを保持して第2の処理を行ない、その後直ちに該ウェーハを第2領域外に下降させることを特徴とする半導体装置の製造方法。
  2. 最上ウェーハと最下ウェーハの間の距離を前記第1領域の前記一定長さと前記第2領域の前記一定長さ未満として1枚又は複数のウェーハを熱処理することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記温度勾配領域内をウェーハを50sec以内で通過させることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 第1領域に石英反応管の下部から第1ガスを流して該第1領域と第2領域の中間から排気し、第2領域に石英反応管の上部から第2ガスを流して該第1領域と第2領域の中間から排気することを特徴とする請求項1から3までの何れか1項記載の半導体装置の製造方法。
  5. 第2温度と第3温度の差が10〜300℃であることを特徴とする請求項1から4までの何れか1項記載の半導体装置の製造方法。
  6. 第1温度と第2温度の差が100℃以上あることを特徴とする請求項1から5までの何れか1項記載の半導体装置の製造方法。


JP2003394074A 2003-11-25 2003-11-25 半導体装置の製造方法 Expired - Fee Related JP4064911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394074A JP4064911B2 (ja) 2003-11-25 2003-11-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394074A JP4064911B2 (ja) 2003-11-25 2003-11-25 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17898394A Division JPH0845861A (ja) 1994-07-29 1994-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004140388A true JP2004140388A (ja) 2004-05-13
JP4064911B2 JP4064911B2 (ja) 2008-03-19

Family

ID=32463912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394074A Expired - Fee Related JP4064911B2 (ja) 2003-11-25 2003-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4064911B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229040A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd 熱処理方法および熱処理装置
WO2012157298A1 (ja) * 2011-05-17 2012-11-22 株式会社エフティーエル 基板熱処理装置及び基板熱処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229040A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd 熱処理方法および熱処理装置
US7560367B2 (en) 2005-02-18 2009-07-14 Panasonic Corporation Method for thermal processing with a RTP process using temperature spaces in radiation equilibrium
WO2012157298A1 (ja) * 2011-05-17 2012-11-22 株式会社エフティーエル 基板熱処理装置及び基板熱処理方法
JPWO2012157298A1 (ja) * 2011-05-17 2014-07-31 高木 幹夫 基板熱処理装置及び基板熱処理方法

Also Published As

Publication number Publication date
JP4064911B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
US6987069B2 (en) Fabrication process of a semiconductor integrated circuit device
CN104106128A (zh) 用于基板的选择性氧化的方法和设备
JP3474258B2 (ja) 熱処理装置及び熱処理方法
JPH10107018A (ja) 半導体ウェーハの熱処理装置
US10886122B2 (en) Methods for conformal treatment of dielectric films with low thermal budget
JP2003209108A (ja) 酸化膜形成方法及びその装置
US6159873A (en) Method for producing semiconductor device and production apparatus of semiconductor device
US6537927B1 (en) Apparatus and method for heat-treating semiconductor substrate
JP4064911B2 (ja) 半導体装置の製造方法
JP4357786B2 (ja) 熱処理装置及び熱処理方法
JP4493897B2 (ja) 熱処理装置及び熱処理方法
JP2003218040A (ja) 半導体製造装置
JP4498982B2 (ja) 半導体装置の作製方法
JPH0845861A (ja) 半導体装置の製造方法
JP4218360B2 (ja) 熱処理装置及び熱処理方法
US5669768A (en) Apparatus for adjusting a gas injector of furnace
JP3081886B2 (ja) 成膜方法
JPH0917739A (ja) 半導体装置の製造方法
JP3507548B2 (ja) 熱処理方法
JPS6027129A (ja) 金属性膜配線のアニ−ル方法
JPH05206043A (ja) 熱処理方法
JP3037794U (ja) 半導体装置の製造装置
JPH08330317A (ja) 半導体装置の製造方法
KR100309646B1 (ko) 반도체 기판 특성 개선방법
JPH08130192A (ja) 熱処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

A521 Written amendment

Effective date: 20070816

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20070918

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071218

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20071227

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120111

LAPS Cancellation because of no payment of annual fees