JP2004139262A - 情報処理装置、情報処理方法及び情報処理プログラム - Google Patents
情報処理装置、情報処理方法及び情報処理プログラム Download PDFInfo
- Publication number
- JP2004139262A JP2004139262A JP2002301962A JP2002301962A JP2004139262A JP 2004139262 A JP2004139262 A JP 2004139262A JP 2002301962 A JP2002301962 A JP 2002301962A JP 2002301962 A JP2002301962 A JP 2002301962A JP 2004139262 A JP2004139262 A JP 2004139262A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- power
- accessed
- storage
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Camera Bodies And Camera Details Or Accessories (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
【課題】省電力化が可能であると共に、記憶手段への電力供給が不用意に遮断された場合であっても、電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる情報処理装置、情報処理方法及び情報処理プログラムを得る。
【解決手段】予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子であるフラッシュ・メモリにより構成し、かつ細分化された互いに異なる記憶領域である各メモリブロックに駆動用の電力が供給可能に構成すると共に、CPU24により、上記情報処理の実行時においてメモリ部26のアクセスされるメモリブロックの電力消費量がアクセスに必要な所定消費量となり、他のメモリブロックの電力消費量が上記所定消費量より少ない低消費量となるように制御する。
【選択図】 図1
【解決手段】予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子であるフラッシュ・メモリにより構成し、かつ細分化された互いに異なる記憶領域である各メモリブロックに駆動用の電力が供給可能に構成すると共に、CPU24により、上記情報処理の実行時においてメモリ部26のアクセスされるメモリブロックの電力消費量がアクセスに必要な所定消費量となり、他のメモリブロックの電力消費量が上記所定消費量より少ない低消費量となるように制御する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、情報処理装置、情報処理方法及び情報処理プログラムに係り、特に、半導体メモリを使用しつつ情報処理を行う情報処理装置、情報処理方法及び情報処理プログラムに関する。
【0002】
【従来の技術】
近年、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)イメージ・センサ等の撮像素子の高解像度化に伴い、撮像素子を用いた撮像によって被写体像を記録するデジタルカメラの需要が急増している。
【0003】
ところで、このようなデジタルカメラでは、用途に応じて様々なタイプの半導体メモリが使用されている。各種プログラムを記憶するために用いられるメモリであるフラッシュROM(Flash Read Only Memory)、プログラムを展開して実行するために用いられるメモリであるDRAM(Dynamic Random Access Memory)、画像データ等のデータ容量が大きな情報を記憶するために用いられるメモリであるSDRAM(Synchronous DRAM)等である。
【0004】
一方、デジタルカメラでは、撮影を行う際に、撮像素子による撮像によって得られた被写体像を示すアナログ画像信号をデジタル画像データに変換してSDRAMに一旦記憶し、当該記憶したデジタル画像データに対してDRAMを用いて各種デジタル信号処理を施した後に、スマート・メディア、コンパクト・フラッシュ等の可搬型の記録メディアに記録する、という一連の情報処理(以下、「撮影処理」という。)を行っている。
【0005】
しかしながら、SDRAM及びDRAMは揮発性の半導体メモリであるため、このような撮影処理を行う際には、SDRAM及びDRAMに対してアクセスに必要な所定電力を常時供給しておかなければならず、省電力化が困難である、という問題点があった。
【0006】
特に、デジタルカメラ、PDA(Personal Digital Assistant、携帯情報端末)、携帯電話機、ノートブック型パーソナル・コンピュータ等の、使用環境に応じて電池で駆動される情報機器では、省電力化は重要な課題となっている。
【0007】
上記問題点を解消するために、従来、実際にアクセスするメモリアドレスと、近い将来にアクセスされると予測されるメモリアドレスに応じたメモリブロックにのみ主電源を供給し、他のアクセスしないメモリブロックにはバックアップ電源を供給する技術があった(例えば、特許文献1参照。)。
【0008】
【特許文献1】
特開平7−105686号公報
【0009】
【発明が解決しようとする課題】
しかしながら、この技術では、半導体メモリを用いた情報処理の実行中に商用電力の瞬停等の何らかの原因で当該半導体メモリへの電力供給が不用意に遮断された場合には、半導体メモリに記憶されている情報を保持することができず、電力供給が再開されたときであっても、処理が中断された時点までに半導体メモリに記憶していた情報を利用することができない、という問題点があった。
【0010】
本発明は上記問題点を解消するためになされたものであり、省電力化が可能であると共に、記憶手段への電力供給が不用意に遮断された場合であっても、電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる情報処理装置、情報処理方法、及び情報処理プログラムを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の情報処理装置は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、を備えている。
【0012】
請求項1に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段が、不揮発性のものにされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成される。また、当該記憶手段に供給される電力は電力生成手段によって生成される。
【0013】
なお、上記記憶手段には、EEPROM(Electrically Erasable and Programmable ROM)、フラッシュEEPROM(Flash EEPROM)等の不揮発性の半導体記憶素子が含まれる。
【0014】
ここで、請求項1に記載の発明では、制御手段により、上記情報処理が実行されると共に、当該情報処理によってアクセスされる上記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない上記記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように記憶手段及び電力生成手段の少なくとも一方が制御される。
【0015】
すなわち、本発明では、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しており、これによって記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減するようにしている。
【0016】
また、本発明では、記憶手段を不揮発性のものとすることにより、情報処理の実行中に商用電力の瞬停等の何らかの原因で記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持できるようにしており、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することを可能としている。
【0017】
このように、請求項1に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0018】
一方、上記目的を達成するために、請求項2記載の情報処理装置は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、を備えている。
【0019】
請求項2に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段が、不揮発性のものにされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成される。また、当該記憶手段に供給される電力は電力生成手段によって生成される。
【0020】
なお、上記記憶手段には、EEPROM、フラッシュEEPROM等の不揮発性の半導体記憶素子が含まれる。
【0021】
ここで、請求項2に記載の発明では、制御手段により、上記情報処理が実行されると共に、当該情報処理によってアクセスされる上記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない上記記憶領域への電力供給が遮断されるように記憶手段及び電力生成手段の少なくとも一方が制御される。
【0022】
すなわち、本発明では、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しており、これによって記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減するようにしている。
【0023】
また、本発明では、請求項1記載の発明と同様に、記憶手段を不揮発性のものとすることにより、情報処理の実行中に商用電力の瞬停等の何らかの原因で記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持できるようにしており、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することを可能としている。
【0024】
このように、請求項2に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0025】
なお、請求項3記載の情報処理装置のように、請求項1又は請求項2記載の発明の前記情報処理を、複数の情報処理の組み合わせによって実行される処理とすることもできる。
【0026】
これによって、複数の情報処理の各々を順次実行する場合においても、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができるようになる。
【0027】
更に、請求項4記載の情報処理装置は、請求項1乃至請求項3の何れか1項記載の発明において、互いに周波数の異なる複数のクロック信号の何れか1つを選択的に前記制御手段に供給するクロック供給手段を更に備え、前記制御手段は、要求される処理能力に応じた周波数のクロック信号を前記複数のクロック信号から選択して当該制御手段に供給するように前記クロック供給手段を制御するものである。
【0028】
請求項4に記載の情報処理装置によれば、請求項1乃至請求項3の何れか1項記載の発明において、互いに周波数の異なる複数のクロック信号の何れか1つを選択的に制御手段に供給するクロック供給手段が、制御手段により、要求される処理能力に応じた周波数のクロック信号を上記複数のクロック信号から選択して当該制御手段に供給するように制御される。
【0029】
すなわち、本発明では、制御手段の動作タイミングの基準となるクロック信号の周波数が低いほど当該制御手段による動作時の消費電力を低減することができる、という一般的な性質を利用して、制御手段に供給するクロック信号の周波数を、当該制御手段に要求される処理能力に応じた周波数とすること、すなわち、要求される処理能力が低い場合には上記クロック信号の周波数を低くすることによって制御手段における消費電力を低減することができるようにしている。
【0030】
このように、請求項4に記載の情報処理装置によれば、請求項1乃至請求項3の何れか1項記載の発明と同様の効果を奏することができると共に、要求される処理能力に応じた周波数のクロック信号を制御手段に供給するように制御しているので、要求される処理能力が低い場合における消費電力を低減することができる。
【0031】
一方、上記目的を達成するために、請求項5記載の情報処理方法は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するものである。
【0032】
従って、請求項5に記載の情報処理方法によれば、請求項1記載の発明と同様に作用するので、請求項1記載の発明と同様に、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0033】
また、上記目的を達成するために、請求項6記載の情報処理方法は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するものである。
【0034】
従って、請求項6に記載の情報処理方法によれば、請求項2記載の発明と同様に作用するので、請求項2記載の発明と同様に、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0035】
なお、請求項7及び請求項8記載の情報処理プログラムは、各々、コンピュータに対して請求項5及び請求項6記載の発明と同様に作用させるプログラムであり、各々請求項5及び請求項6と同様の効果を奏することができる。なお、当該情報処理プログラムを記録する記録媒体としては、RAM(Random Access Memory)、ROM(Read Only Memory)、EEPROM、フラッシュEEPROM等の記憶素子や、スマート・メディア(SmartMedia(R))、コンパクト・フラッシュ(CompactFlash)、ATA(AT Attachment)カード、フロッピィディスク、CD−R(Compact Disc−Recordable)、CD−RW(Compact Disc−ReWritable)、光磁気ディスク、磁気テープ等の可搬記録媒体やハードディスク等の固定記録媒体、或いはネットワークに接続されたサーバ・コンピュータ等に設けられた外部記憶装置等を用いることができる。
【0036】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、ここでは、本発明をデジタルカメラに適用した場合の形態例について説明する。
【0037】
〔第1実施形態〕
まず、図1を参照して、本実施の形態に係るデジタルカメラ10の構成を説明する。同図に示すように、本実施の形態に係るデジタルカメラ10は、被写体像を結像させるためのレンズ12と、レンズ12の光軸後方に配設されると共に被写体像を撮像して当該被写体像を示すアナログ画像信号を出力するCCD14と、入力されたアナログ信号をデジタルデータに変換するアナログ/デジタル変換器(以下、「A/D変換器」という。)16と、を含んで構成されている。
【0038】
CCD14の出力端はA/D変換器16の入力端に接続されており、A/D変換器16は、CCD14による撮像によって得られた被写体像を示すアナログ画像信号をデジタル画像データに変換して出力する。なお、本実施の形態におけるA/D変換器16は、上記デジタル画像データを被写体像1画素当り12ビットのパック形式で出力する。
【0039】
また、デジタルカメラ10は、入力されたデジタル画像データに対して所定のデジタル信号処理を施す信号処理部18と、可搬型の記録メディア22(本実施の形態では、メモリ・カード)をデジタルカメラ10に搭載するためのカード・ドライバ20と、デジタルカメラ10全体の動作を司るCPU(中央演算処理装置)24と、デジタル画像データ、各種プログラム、各種テーブル等を記憶するための複数の不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)によって構成されたメモリ部26と、電力を生成して各部に供給する電源部28と、を含んで構成されている。
【0040】
なお、信号処理部18で行われるデジタル信号処理は、主として前処理、YC処理、圧縮処理、及び伸張処理の4つの処理に大別される。
【0041】
ここで、上記前処理には、A/D変換器16から出力された被写体像1画素当り12ビット構成のパック形式とされたデジタル画像データを1画素当り16ビット構成にアンパック変換するビット構成変換処理、CCD14の欠陥画素に対応するデジタル画像データを当該欠陥画素の周辺の画素に対応するデジタル画像データを用いた補間処理によって補正する欠陥画素補正処理が含まれる。
【0042】
また、上記YC処理には、R(赤)、G(緑)、B(青)の3原色のデジタル画像データをY信号(輝度信号)及びC信号(色差信号)に変換するYC変換処理、γ補正処理、エッジ強調処理、及び色のバランス調整を行うゲイン補正処理(所謂、ホワイトバランス補正処理)が含まれる。
【0043】
なお、上記圧縮処理は、撮影によって得られたデジタル画像データを記録メディア22に記録する際に、当該デジタル画像データを所定形式(本実施の形態では、JPEG(Joint Photographic Experts Group)形式)で圧縮するものであり、上記伸張処理は、記録メディア22に記憶されている圧縮処理が施されたデジタル画像データを読み出す際に、当該デジタル画像データを圧縮形式に応じた伸張形式で伸張するものである。
【0044】
一方、本実施の形態に係るCPU24には、当該CPU24の作動の基準となる所定周波数のクロック信号を生成する発振器24Aと、発振器24Aによって生成されたクロック信号に対する分周によって複数種類の周波数の何れかの周波数のクロック信号をCPU24のクロック信号として選択的に出力するクロック切換部24Bと、が備えられている。
【0045】
なお、本実施の形態に係るクロック切換部24Bは、CPU24の高速作動時に適用される所定周波数と、CPU24の低速作動時に適用される上記所定周波数より低い低周波数と、の何れかの周波数のクロック信号を選択的にCPU24に供給することができるように構成されており、通常は上記所定周波数のクロック信号がCPU24に供給されるように設定されている。
【0046】
一方、本実施の形態に係るメモリ部26は、所定記憶容量(本実施の形態では、2(MB))サイズとされた複数(本実施の形態では、20)のメモリブロックの集合体として構成されている。ここで、メモリブロック1〜メモリブロック18は主として信号処理部18によって各種信号処理を行う際に用いられる領域であり、メモリブロック19は主として各種テーブルやパラメータ等を記憶するための領域であり、メモリブロック20は主として各種プログラムを記憶するための領域である。
【0047】
なお、メモリ部26のメモリブロック1〜メモリブロック18は、実行する処理毎に使用されるメモリブロックが予め定められている。
【0048】
例えば、デジタルカメラ10で撮影を行う際に実行される撮影処理は、撮影によってA/D変換器16から出力されたデジタル画像データを一時的にメモリ部26に記憶する画像取込み処理、前述の前処理、YC処理、圧縮処理、圧縮処理によって圧縮されたデジタル画像データを記録メディア22に記録する記録処理、の一連の処理が、この並び順でシーケンシャルに実行されることによってなされる。
【0049】
一方、本実施の形態に係るデジタルカメラ10では、図2に示すように、撮影によってA/D変換器16から出力されたデジタル画像データを一時的に記憶するための領域(以下、「CCD取込みデータ領域」という。)の記憶容量として約3.1(MB)が、前処理を行うための領域(以下、「前処理データ領域」という。)の記憶容量として約4.7(MB)が、YC処理を行うための領域(以下、「YCデータ領域」という。)の記憶容量として約11.3(MB)が、圧縮処理を行うための領域(以下、「圧縮処理データ領域」という。)の記憶容量として約2.9(MB)が、各々必要とされている。
【0050】
これに対し、本実施の形態に係るメモリ部26の各メモリブロックは前述のように各々2(MB)で構成されている。従って、本実施の形態に係るデジタルカメラ10では、図2に示すように、CCD取込みデータ領域としてはメモリブロック1、及びメモリブロック2の一部が、前処理データ領域としてはメモリブロック2の他部、メモリブロック3、及びメモリブロック4の一部が、YCデータ領域としてはメモリブロック4の他部、メモリブロック5〜メモリブロック9、及びメモリブロック10の一部が、圧縮処理データ領域としてはメモリブロック10の他部、及びメモリブロック11が、各々割り振られている。
【0051】
なお、本実施の形態に係るデジタルカメラ10では、CPU24によって実行される各種処理の実行時にアクセスされるメモリブロックのブロック番号を示す情報が処理毎にテーブル形式でメモリ部26のメモリブロック19に記憶されている。
【0052】
表1には、デジタルカメラ10において撮影処理を行う際にアクセスされるメモリブロックのブロック番号を示すテーブルの一例が示されている。
【0053】
【表1】
【0054】
従って、本実施の形態において撮影処理を行う際には、表1に示されるテーブルが参照されて、撮影処理に含まれる一連の処理における各々の実行時にアクセスされるブロック番号を示す情報が利用される。
【0055】
一方、本実施の形態に係るメモリ部26は、各メモリブロック毎に、半導体記憶素子へのアクセスを可能とする通常電力モードと、半導体記憶素子の作動が休止された状態とするパワーセーブモードの2種類のモードの何れかが選択的に設定可能に構成されており、CPU24は、メモリブロック毎に通常電力モードとパワーセーブモードの何れかを任意に設定することができる。
【0056】
なお、上記通常電力モードは、メモリブロックを構成する半導体記憶素子の電力消費量をアクセスに必要な所定消費量とするモードであり、上記パワーセーブモードは、メモリブロックを構成する半導体記憶素子の電力消費量を上記所定電力量より著しく少ない低消費量とするモードである。以下、上記通常電力モードが設定されているメモリブロックに供給される電力を「通常電力」といい、上記パワーセーブモードが設定されているメモリブロックに供給される電力を「パワーセーブ電力」という。
【0057】
本実施の形態に係るデジタルカメラ10では、ユーザにより何れの操作も行われていない場合は、メモリ部26の全てのメモリブロックがパワーセーブモードに設定され、ユーザにより何らかの操作が行われたときにメモリブロック19及びメモリブロック20が通常電力モードに設定されるように構成されている。これにより、非操作時におけるデジタルカメラ10の消費電力を大幅に低減することができる。
【0058】
図1に示すように、A/D変換器16、信号処理部18、カード・ドライバ20、CPU24、メモリ部26はメインバス40に接続されており、CPU24は、A/D変換器16、信号処理部18、カード・ドライバ20、及びメモリ部26の各部の作動を制御すると共に、A/D変換器16から出力されたデジタル画像データのメモリ部26への転送、カード・ドライバ20に接続された記録メディア22及びメモリ部26に対するアクセスを行うことができる。
【0059】
また、電源部28の電力を出力する出力端はメモリ部26に接続されており、電源部28によって生成された電力はメモリ部26の各メモリブロックを構成する半導体記憶素子に供給される。なお、錯綜を回避するために図1では図示を省略するが、電源部28の電力を出力する出力端は、メモリ部26の他、駆動の際に電力を要する各部の電源端子にも接続されており、電源部28は、これら各部に対して駆動用の電力を供給する。
【0060】
メモリ部26が本発明の記憶手段に、電源部28が本発明の電力生成手段に、CPU24が本発明の制御手段に、発振器24A及びクロック切換部24Bが本発明のクロック供給手段に、各々相当する。
【0061】
次に、本実施の形態に係るデジタルカメラ10の作用として、デジタルカメラ10の撮影処理実行時の動作について図3を参照しつつ説明する。なお、図3は、デジタルカメラ10のユーザによって不図示のレリーズ・スイッチ(所謂、シャッタ)が押圧操作されたときにデジタルカメラ10のCPU24によって実行される撮影処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはメモリ部26のメモリブロック20に予め記憶されている。当該プログラムが本発明の情報処理プログラムに相当するものである。また、ここでは、デジタルカメラ10のユーザによって、1枚ずつ撮影を行うモードである通常撮影モード、及び連写を行うモードである連写モードの何れかが不図示のモード設定スイッチによって事前に設定されていることを前提に説明する。
【0062】
同図のステップ100では、メモリ部26のメモリブロック19に予め記憶されている撮影処理に対応するテーブル(表1も参照)の画像取込み処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック1及びメモリブロック2)を通常電力モードに設定することによって、CCD取込みデータ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0063】
次のステップ102では、レンズ12の光軸後方で、かつレンズ12とCCD14との間に設けられた不図示のメカニカル・シャッタを開閉することによりCCD14に被写体像を示す光を照射する露光を行う。CCD14では、当該露光によって入射された光が光電変換され、これによって得られたアナログ画像信号がA/D変換器16に出力される。A/D変換器16では、CCD14から入力されたアナログ画像信号がデジタル画像データに変換されてCPU24に供給される。
【0064】
そこで次のステップ104では、A/D変換器16から供給されたデジタル画像データをメモリ部26のCCD取込みデータ領域に対応するメモリブロックに記憶する画像取込み処理を行う。
【0065】
次のステップ106では、不図示のモード設定スイッチの設定状態を検知することにより、ユーザによって設定された撮影モードが連写モードであったか否かを判定し、否定判定の場合は通常撮影モードが設定されていたものとみなしてステップ108へ移行し、CPU24に供給されるクロック信号が上記低周波数のクロック信号となるようにクロック切換部24Bを制御した後にステップ110に移行する。一方、上記ステップ106において肯定判定された場合には、上記ステップ108の処理を実行することなくステップ110に移行する。
【0066】
すなわち、上記ステップ106及びステップ108では、ユーザによって通常撮影モードが設定された場合は、CPU24に対し、それほど高速な作動が要求されないので、CPU24に供給されるクロック信号の周波数を上記低周波数とし、ユーザによって連写モードが設定された場合は、CPU24に対して高速な作動が要求されるので、CPU24に供給されるクロック信号の周波数を上記所定周波数としている。これによって、通常撮影モード設定時のCPU24による消費電力を大幅に低減することができる。
【0067】
ステップ110では、上記テーブルの前処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック1、2、3、4)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することにより、CCD取込みデータ領域に加えて、前処理データ領域に対応するメモリブロックにも通常電力を供給する。
【0068】
次のステップ112では、メモリ部26のCCD取込みデータ領域に記憶されているデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データに前処理(本実施の形態では、ビット構成変換処理及び欠陥画素補正処理)を施すように信号処理部18を制御し、その後に前処理が施されたデジタル画像データを前処理データ領域に転送する。
【0069】
次のステップ114では、上記テーブルのYC処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック2、3、…、10)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、CCD取込みデータ領域のみに対応するメモリブロックへの通常電力の供給を停止すると共に、YCデータ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0070】
次のステップ116では、メモリ部26の前処理データ領域に記憶されている前処理実施後のデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データにYC処理(本実施の形態では、YC変換処理、γ補正処理、エッジ強調処理、及びゲイン補正処理)を施すように信号処理部18を制御し、その後にYC処理が施されたデジタル画像データをYCデータ領域に転送する。
【0071】
次のステップ118では、上記テーブルの圧縮処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック4、5、…、11)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、前処理データ領域に対応するメモリブロックへの通常電力の供給を停止すると共に、圧縮処理データ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0072】
次のステップ120では、メモリ部26のYCデータ領域に記憶されているYC処理実施後のデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データに所定形式(本実施の形態では、JPEG形式)の圧縮処理を施すように信号処理部18を制御し、その後に圧縮処理が施されたデジタル画像データを圧縮処理データ領域に転送する。
【0073】
次のステップ122では、上記テーブルの記録処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック10及びメモリブロック11)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、YCデータ領域に対応するメモリブロックへの通常電力の供給を停止する。これによって、圧縮処理データ領域に対応するメモリブロックのみに通常電力が供給された状態となる。
【0074】
次のステップ124では、メモリ部26の圧縮処理データ領域に記憶されている圧縮処理実施後のデジタル画像データを記録メディア22の所定領域に記憶することによって記録処理を実行し、その後に本撮影処理プログラムを終了する。
【0075】
図4には、上記撮影処理の実行時において、通常電力が供給されているデータ領域(同図の網線が付された領域)の推移状態が示されている。
【0076】
同図に示すように、例えば、撮影処理における画像取込み処理の実行時には、当該画像取込み処理においてアクセスされるCCD取込みデータ領域に対応するメモリブロックのみに通常電力が供給され、他のメモリブロック18までのメモリブロックには通常電力より著しく低い電力であるパワーセーブ電力が供給された状態とされる。また、例えば、YC処理の実行時には、当該YC処理においてアクセスされる前処理データ領域及びYCデータ領域の2つのデータ領域に対応するメモリブロックのみに通常電力が供給され、他のメモリブロック18までのメモリブロックにはパワーセーブ電力が供給された状態とされる。
【0077】
このように、本実施の形態に係るデジタルカメラ10では、各処理の実行時にアクセスされるメモリブロックのみに通常電力を供給し、他のメモリブロックにはパワーセーブ電力を供給するようにしているので、メモリ部26全体としての消費電力を大幅に低減することができる。
【0078】
以上詳細に説明したように、本実施の形態に係るデジタルカメラ10及び情報処理方法では、予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)により構成すると共に、細分化された互いに異なる記憶領域(本実施の形態では、メモリブロック)に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時においてメモリ部26のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、メモリ部26の全ての記憶領域の電力消費量が上記所定消費量となるように電力をメモリ部26に常時供給する従来技術に比較して、メモリ部26の消費電力を大幅に低減することができると共に、メモリ部26を不揮発性のものとしているので、メモリ部26への電力供給が不用意に遮断された場合であっても、メモリ部26に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までにメモリ部26に記憶していた情報を利用することができる。
【0079】
また、本実施の形態に係るデジタルカメラ10及び情報処理方法では、要求される処理能力に応じた周波数のクロック信号をCPU24に供給するようにクロック切換部24Bを制御しているので、要求される処理能力が低い場合(本実施の形態では、通常撮影モード設定時)における消費電力を低減することができる。
【0080】
〔第2実施形態〕
上記第1実施形態では、一連の処理の実行時において、メモリ部26のアクセスしないメモリブロックを順次パワーセーブモードに設定することによってメモリ部26による消費電力を抑制する場合の形態例について説明したが、本第2実施形態では、メモリ部26のアクセスしないメモリブロックに対する電力の供給を遮断する場合の形態例について説明する。
【0081】
まず、図5を参照して、本第2実施形態に係るデジタルカメラ10’の構成を説明する。なお、図5の図1と同様の構成要素については図1と同一の符号を付して、その説明を省略する。
【0082】
図5に示すように、本第2実施形態に係るデジタルカメラ10’は、電源部として、CPU24の制御下で、メモリ部26の各メモリブロック毎に上記通常電力の供給及び遮断の切り換えを行うことができる電源部28’とされている点のみが、上記第1実施形態に係るデジタルカメラ10と異なっている。
【0083】
従って、同図では、錯綜を回避するために、電源部28’の1本の出力端が複数に分岐されて各メモリブロックに接続された状態が示されているが、実際には、電源部28’の出力端は各メモリブロックに対して個別に接続されている。
【0084】
本第2実施形態に係るデジタルカメラ10’の撮影処理は、図3に示した撮影処理プログラムのステップ100、ステップ110、ステップ114、ステップ118、及びステップ122の各々において、通常電力モードに設定していたメモリブロックに対して通常電力が供給されるように電源部28’を制御すると共に、パワーセーブモードに設定していたメモリブロックに対して電力の供給を遮断するように電源部28’を制御するようにする点が異なっている。他の処理については、上記第1実施形態に係る撮影処理と同様であるので、ここでの説明は省略する。
【0085】
この場合は、パワーセーブ電力の消費も削減することができるので、メモリ部26の消費電力を、より抑制することができる。
【0086】
以上詳細に説明したように、本実施の形態に係るデジタルカメラ10’及び情報処理方法では、予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)により構成し、細分化された互いに異なる記憶領域(本実施の形態では、メモリブロック)毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時においてメモリ部26のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、メモリ部26の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、メモリ部26の消費電力を大幅に低減することができると共に、メモリ部26を不揮発性のものとしているので、メモリ部26への電力供給が不用意に遮断された場合であっても、メモリ部26に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までにメモリ部26に記憶していた情報を利用することができる。
【0087】
また、本実施の形態に係るデジタルカメラ10’及び情報処理方法では、要求される処理能力に応じた周波数のクロック信号をCPU24に供給するようにクロック切換部24Bを制御しているので、要求される処理能力が低い場合(本実施の形態では、通常撮影モード設定時)における消費電力を低減することができる。
【0088】
なお、上記各実施形態では、本発明の記憶手段を構成するものとしてフラッシュ・メモリを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、EEPROM等の他の不揮発性の半導体記憶素子を適用する形態とすることもできる。この場合も、本実施の形態と同様の効果を奏することができる。
【0089】
また、上記各実施形態では、一例として表1に示すようなテーブルをメモリ部26に記憶しておき、当該テーブルを参照して通常電力を供給するメモリブロックを特定する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図2に示すような各処理と各処理に割り振られたメモリブロックとの関係を示すメモリマップを記憶しておき、当該メモリマップを参照することによって通常電力を供給するメモリブロックを特定する形態とすることもできる。この場合も、上記各実施形態と同様の効果を奏することができる。
【0090】
更に、上記各実施形態において説明した撮影処理の流れ(図3参照)は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【0091】
【発明の効果】
請求項1記載の情報処理装置、請求項5記載の情報処理方法及び請求項7記載の情報処理プログラムによれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる、という効果が得られる。
【0092】
また、請求項2記載の情報処理装置、請求項6記載の情報処理方法及び請求項8記載の情報処理プログラムによれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる、という効果が得られる。
【図面の簡単な説明】
【図1】第1実施形態に係るデジタルカメラ10の構成を示すブロック図である。
【図2】実施の形態に係るデジタルカメラにおいて撮影処理を行う際に実行される一連の処理において必要とされる概略容量と、当該一連の処理に対するメモリ部26の各メモリブロックの割り振り状態を示すメモリマップである。
【図3】実施の形態に係る撮影処理プログラムの処理の流れを示すフローチャートである。
【図4】実施の形態に係る撮影処理プログラムの実行時において、通常電力が供給されているメモリブロックの推移状態を示す模式図である。
【図5】第2実施形態に係るデジタルカメラ10’の構成を示すブロック図である。
【符号の説明】
10、10’ デジタルカメラ
12 レンズ
14 CCD
18 信号処理部
24 CPU(制御手段)
24A 発振器(クロック供給手段)
24B クロック切換部(クロック供給手段)
26 メモリ部(記憶手段)
28、28’ 電源部(電力生成手段)
【発明の属する技術分野】
本発明は、情報処理装置、情報処理方法及び情報処理プログラムに係り、特に、半導体メモリを使用しつつ情報処理を行う情報処理装置、情報処理方法及び情報処理プログラムに関する。
【0002】
【従来の技術】
近年、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)イメージ・センサ等の撮像素子の高解像度化に伴い、撮像素子を用いた撮像によって被写体像を記録するデジタルカメラの需要が急増している。
【0003】
ところで、このようなデジタルカメラでは、用途に応じて様々なタイプの半導体メモリが使用されている。各種プログラムを記憶するために用いられるメモリであるフラッシュROM(Flash Read Only Memory)、プログラムを展開して実行するために用いられるメモリであるDRAM(Dynamic Random Access Memory)、画像データ等のデータ容量が大きな情報を記憶するために用いられるメモリであるSDRAM(Synchronous DRAM)等である。
【0004】
一方、デジタルカメラでは、撮影を行う際に、撮像素子による撮像によって得られた被写体像を示すアナログ画像信号をデジタル画像データに変換してSDRAMに一旦記憶し、当該記憶したデジタル画像データに対してDRAMを用いて各種デジタル信号処理を施した後に、スマート・メディア、コンパクト・フラッシュ等の可搬型の記録メディアに記録する、という一連の情報処理(以下、「撮影処理」という。)を行っている。
【0005】
しかしながら、SDRAM及びDRAMは揮発性の半導体メモリであるため、このような撮影処理を行う際には、SDRAM及びDRAMに対してアクセスに必要な所定電力を常時供給しておかなければならず、省電力化が困難である、という問題点があった。
【0006】
特に、デジタルカメラ、PDA(Personal Digital Assistant、携帯情報端末)、携帯電話機、ノートブック型パーソナル・コンピュータ等の、使用環境に応じて電池で駆動される情報機器では、省電力化は重要な課題となっている。
【0007】
上記問題点を解消するために、従来、実際にアクセスするメモリアドレスと、近い将来にアクセスされると予測されるメモリアドレスに応じたメモリブロックにのみ主電源を供給し、他のアクセスしないメモリブロックにはバックアップ電源を供給する技術があった(例えば、特許文献1参照。)。
【0008】
【特許文献1】
特開平7−105686号公報
【0009】
【発明が解決しようとする課題】
しかしながら、この技術では、半導体メモリを用いた情報処理の実行中に商用電力の瞬停等の何らかの原因で当該半導体メモリへの電力供給が不用意に遮断された場合には、半導体メモリに記憶されている情報を保持することができず、電力供給が再開されたときであっても、処理が中断された時点までに半導体メモリに記憶していた情報を利用することができない、という問題点があった。
【0010】
本発明は上記問題点を解消するためになされたものであり、省電力化が可能であると共に、記憶手段への電力供給が不用意に遮断された場合であっても、電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる情報処理装置、情報処理方法、及び情報処理プログラムを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の情報処理装置は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、を備えている。
【0012】
請求項1に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段が、不揮発性のものにされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成される。また、当該記憶手段に供給される電力は電力生成手段によって生成される。
【0013】
なお、上記記憶手段には、EEPROM(Electrically Erasable and Programmable ROM)、フラッシュEEPROM(Flash EEPROM)等の不揮発性の半導体記憶素子が含まれる。
【0014】
ここで、請求項1に記載の発明では、制御手段により、上記情報処理が実行されると共に、当該情報処理によってアクセスされる上記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない上記記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように記憶手段及び電力生成手段の少なくとも一方が制御される。
【0015】
すなわち、本発明では、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しており、これによって記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減するようにしている。
【0016】
また、本発明では、記憶手段を不揮発性のものとすることにより、情報処理の実行中に商用電力の瞬停等の何らかの原因で記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持できるようにしており、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することを可能としている。
【0017】
このように、請求項1に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0018】
一方、上記目的を達成するために、請求項2記載の情報処理装置は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、を備えている。
【0019】
請求項2に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段が、不揮発性のものにされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成される。また、当該記憶手段に供給される電力は電力生成手段によって生成される。
【0020】
なお、上記記憶手段には、EEPROM、フラッシュEEPROM等の不揮発性の半導体記憶素子が含まれる。
【0021】
ここで、請求項2に記載の発明では、制御手段により、上記情報処理が実行されると共に、当該情報処理によってアクセスされる上記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない上記記憶領域への電力供給が遮断されるように記憶手段及び電力生成手段の少なくとも一方が制御される。
【0022】
すなわち、本発明では、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しており、これによって記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減するようにしている。
【0023】
また、本発明では、請求項1記載の発明と同様に、記憶手段を不揮発性のものとすることにより、情報処理の実行中に商用電力の瞬停等の何らかの原因で記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持できるようにしており、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することを可能としている。
【0024】
このように、請求項2に記載の情報処理装置によれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0025】
なお、請求項3記載の情報処理装置のように、請求項1又は請求項2記載の発明の前記情報処理を、複数の情報処理の組み合わせによって実行される処理とすることもできる。
【0026】
これによって、複数の情報処理の各々を順次実行する場合においても、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができるようになる。
【0027】
更に、請求項4記載の情報処理装置は、請求項1乃至請求項3の何れか1項記載の発明において、互いに周波数の異なる複数のクロック信号の何れか1つを選択的に前記制御手段に供給するクロック供給手段を更に備え、前記制御手段は、要求される処理能力に応じた周波数のクロック信号を前記複数のクロック信号から選択して当該制御手段に供給するように前記クロック供給手段を制御するものである。
【0028】
請求項4に記載の情報処理装置によれば、請求項1乃至請求項3の何れか1項記載の発明において、互いに周波数の異なる複数のクロック信号の何れか1つを選択的に制御手段に供給するクロック供給手段が、制御手段により、要求される処理能力に応じた周波数のクロック信号を上記複数のクロック信号から選択して当該制御手段に供給するように制御される。
【0029】
すなわち、本発明では、制御手段の動作タイミングの基準となるクロック信号の周波数が低いほど当該制御手段による動作時の消費電力を低減することができる、という一般的な性質を利用して、制御手段に供給するクロック信号の周波数を、当該制御手段に要求される処理能力に応じた周波数とすること、すなわち、要求される処理能力が低い場合には上記クロック信号の周波数を低くすることによって制御手段における消費電力を低減することができるようにしている。
【0030】
このように、請求項4に記載の情報処理装置によれば、請求項1乃至請求項3の何れか1項記載の発明と同様の効果を奏することができると共に、要求される処理能力に応じた周波数のクロック信号を制御手段に供給するように制御しているので、要求される処理能力が低い場合における消費電力を低減することができる。
【0031】
一方、上記目的を達成するために、請求項5記載の情報処理方法は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するものである。
【0032】
従って、請求項5に記載の情報処理方法によれば、請求項1記載の発明と同様に作用するので、請求項1記載の発明と同様に、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0033】
また、上記目的を達成するために、請求項6記載の情報処理方法は、予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するものである。
【0034】
従って、請求項6に記載の情報処理方法によれば、請求項2記載の発明と同様に作用するので、請求項2記載の発明と同様に、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段への電力供給が不用意に遮断された後、再開されたときに、処理が中断された時点までに記憶手段に記憶していた情報を利用することができる。
【0035】
なお、請求項7及び請求項8記載の情報処理プログラムは、各々、コンピュータに対して請求項5及び請求項6記載の発明と同様に作用させるプログラムであり、各々請求項5及び請求項6と同様の効果を奏することができる。なお、当該情報処理プログラムを記録する記録媒体としては、RAM(Random Access Memory)、ROM(Read Only Memory)、EEPROM、フラッシュEEPROM等の記憶素子や、スマート・メディア(SmartMedia(R))、コンパクト・フラッシュ(CompactFlash)、ATA(AT Attachment)カード、フロッピィディスク、CD−R(Compact Disc−Recordable)、CD−RW(Compact Disc−ReWritable)、光磁気ディスク、磁気テープ等の可搬記録媒体やハードディスク等の固定記録媒体、或いはネットワークに接続されたサーバ・コンピュータ等に設けられた外部記憶装置等を用いることができる。
【0036】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、ここでは、本発明をデジタルカメラに適用した場合の形態例について説明する。
【0037】
〔第1実施形態〕
まず、図1を参照して、本実施の形態に係るデジタルカメラ10の構成を説明する。同図に示すように、本実施の形態に係るデジタルカメラ10は、被写体像を結像させるためのレンズ12と、レンズ12の光軸後方に配設されると共に被写体像を撮像して当該被写体像を示すアナログ画像信号を出力するCCD14と、入力されたアナログ信号をデジタルデータに変換するアナログ/デジタル変換器(以下、「A/D変換器」という。)16と、を含んで構成されている。
【0038】
CCD14の出力端はA/D変換器16の入力端に接続されており、A/D変換器16は、CCD14による撮像によって得られた被写体像を示すアナログ画像信号をデジタル画像データに変換して出力する。なお、本実施の形態におけるA/D変換器16は、上記デジタル画像データを被写体像1画素当り12ビットのパック形式で出力する。
【0039】
また、デジタルカメラ10は、入力されたデジタル画像データに対して所定のデジタル信号処理を施す信号処理部18と、可搬型の記録メディア22(本実施の形態では、メモリ・カード)をデジタルカメラ10に搭載するためのカード・ドライバ20と、デジタルカメラ10全体の動作を司るCPU(中央演算処理装置)24と、デジタル画像データ、各種プログラム、各種テーブル等を記憶するための複数の不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)によって構成されたメモリ部26と、電力を生成して各部に供給する電源部28と、を含んで構成されている。
【0040】
なお、信号処理部18で行われるデジタル信号処理は、主として前処理、YC処理、圧縮処理、及び伸張処理の4つの処理に大別される。
【0041】
ここで、上記前処理には、A/D変換器16から出力された被写体像1画素当り12ビット構成のパック形式とされたデジタル画像データを1画素当り16ビット構成にアンパック変換するビット構成変換処理、CCD14の欠陥画素に対応するデジタル画像データを当該欠陥画素の周辺の画素に対応するデジタル画像データを用いた補間処理によって補正する欠陥画素補正処理が含まれる。
【0042】
また、上記YC処理には、R(赤)、G(緑)、B(青)の3原色のデジタル画像データをY信号(輝度信号)及びC信号(色差信号)に変換するYC変換処理、γ補正処理、エッジ強調処理、及び色のバランス調整を行うゲイン補正処理(所謂、ホワイトバランス補正処理)が含まれる。
【0043】
なお、上記圧縮処理は、撮影によって得られたデジタル画像データを記録メディア22に記録する際に、当該デジタル画像データを所定形式(本実施の形態では、JPEG(Joint Photographic Experts Group)形式)で圧縮するものであり、上記伸張処理は、記録メディア22に記憶されている圧縮処理が施されたデジタル画像データを読み出す際に、当該デジタル画像データを圧縮形式に応じた伸張形式で伸張するものである。
【0044】
一方、本実施の形態に係るCPU24には、当該CPU24の作動の基準となる所定周波数のクロック信号を生成する発振器24Aと、発振器24Aによって生成されたクロック信号に対する分周によって複数種類の周波数の何れかの周波数のクロック信号をCPU24のクロック信号として選択的に出力するクロック切換部24Bと、が備えられている。
【0045】
なお、本実施の形態に係るクロック切換部24Bは、CPU24の高速作動時に適用される所定周波数と、CPU24の低速作動時に適用される上記所定周波数より低い低周波数と、の何れかの周波数のクロック信号を選択的にCPU24に供給することができるように構成されており、通常は上記所定周波数のクロック信号がCPU24に供給されるように設定されている。
【0046】
一方、本実施の形態に係るメモリ部26は、所定記憶容量(本実施の形態では、2(MB))サイズとされた複数(本実施の形態では、20)のメモリブロックの集合体として構成されている。ここで、メモリブロック1〜メモリブロック18は主として信号処理部18によって各種信号処理を行う際に用いられる領域であり、メモリブロック19は主として各種テーブルやパラメータ等を記憶するための領域であり、メモリブロック20は主として各種プログラムを記憶するための領域である。
【0047】
なお、メモリ部26のメモリブロック1〜メモリブロック18は、実行する処理毎に使用されるメモリブロックが予め定められている。
【0048】
例えば、デジタルカメラ10で撮影を行う際に実行される撮影処理は、撮影によってA/D変換器16から出力されたデジタル画像データを一時的にメモリ部26に記憶する画像取込み処理、前述の前処理、YC処理、圧縮処理、圧縮処理によって圧縮されたデジタル画像データを記録メディア22に記録する記録処理、の一連の処理が、この並び順でシーケンシャルに実行されることによってなされる。
【0049】
一方、本実施の形態に係るデジタルカメラ10では、図2に示すように、撮影によってA/D変換器16から出力されたデジタル画像データを一時的に記憶するための領域(以下、「CCD取込みデータ領域」という。)の記憶容量として約3.1(MB)が、前処理を行うための領域(以下、「前処理データ領域」という。)の記憶容量として約4.7(MB)が、YC処理を行うための領域(以下、「YCデータ領域」という。)の記憶容量として約11.3(MB)が、圧縮処理を行うための領域(以下、「圧縮処理データ領域」という。)の記憶容量として約2.9(MB)が、各々必要とされている。
【0050】
これに対し、本実施の形態に係るメモリ部26の各メモリブロックは前述のように各々2(MB)で構成されている。従って、本実施の形態に係るデジタルカメラ10では、図2に示すように、CCD取込みデータ領域としてはメモリブロック1、及びメモリブロック2の一部が、前処理データ領域としてはメモリブロック2の他部、メモリブロック3、及びメモリブロック4の一部が、YCデータ領域としてはメモリブロック4の他部、メモリブロック5〜メモリブロック9、及びメモリブロック10の一部が、圧縮処理データ領域としてはメモリブロック10の他部、及びメモリブロック11が、各々割り振られている。
【0051】
なお、本実施の形態に係るデジタルカメラ10では、CPU24によって実行される各種処理の実行時にアクセスされるメモリブロックのブロック番号を示す情報が処理毎にテーブル形式でメモリ部26のメモリブロック19に記憶されている。
【0052】
表1には、デジタルカメラ10において撮影処理を行う際にアクセスされるメモリブロックのブロック番号を示すテーブルの一例が示されている。
【0053】
【表1】
【0054】
従って、本実施の形態において撮影処理を行う際には、表1に示されるテーブルが参照されて、撮影処理に含まれる一連の処理における各々の実行時にアクセスされるブロック番号を示す情報が利用される。
【0055】
一方、本実施の形態に係るメモリ部26は、各メモリブロック毎に、半導体記憶素子へのアクセスを可能とする通常電力モードと、半導体記憶素子の作動が休止された状態とするパワーセーブモードの2種類のモードの何れかが選択的に設定可能に構成されており、CPU24は、メモリブロック毎に通常電力モードとパワーセーブモードの何れかを任意に設定することができる。
【0056】
なお、上記通常電力モードは、メモリブロックを構成する半導体記憶素子の電力消費量をアクセスに必要な所定消費量とするモードであり、上記パワーセーブモードは、メモリブロックを構成する半導体記憶素子の電力消費量を上記所定電力量より著しく少ない低消費量とするモードである。以下、上記通常電力モードが設定されているメモリブロックに供給される電力を「通常電力」といい、上記パワーセーブモードが設定されているメモリブロックに供給される電力を「パワーセーブ電力」という。
【0057】
本実施の形態に係るデジタルカメラ10では、ユーザにより何れの操作も行われていない場合は、メモリ部26の全てのメモリブロックがパワーセーブモードに設定され、ユーザにより何らかの操作が行われたときにメモリブロック19及びメモリブロック20が通常電力モードに設定されるように構成されている。これにより、非操作時におけるデジタルカメラ10の消費電力を大幅に低減することができる。
【0058】
図1に示すように、A/D変換器16、信号処理部18、カード・ドライバ20、CPU24、メモリ部26はメインバス40に接続されており、CPU24は、A/D変換器16、信号処理部18、カード・ドライバ20、及びメモリ部26の各部の作動を制御すると共に、A/D変換器16から出力されたデジタル画像データのメモリ部26への転送、カード・ドライバ20に接続された記録メディア22及びメモリ部26に対するアクセスを行うことができる。
【0059】
また、電源部28の電力を出力する出力端はメモリ部26に接続されており、電源部28によって生成された電力はメモリ部26の各メモリブロックを構成する半導体記憶素子に供給される。なお、錯綜を回避するために図1では図示を省略するが、電源部28の電力を出力する出力端は、メモリ部26の他、駆動の際に電力を要する各部の電源端子にも接続されており、電源部28は、これら各部に対して駆動用の電力を供給する。
【0060】
メモリ部26が本発明の記憶手段に、電源部28が本発明の電力生成手段に、CPU24が本発明の制御手段に、発振器24A及びクロック切換部24Bが本発明のクロック供給手段に、各々相当する。
【0061】
次に、本実施の形態に係るデジタルカメラ10の作用として、デジタルカメラ10の撮影処理実行時の動作について図3を参照しつつ説明する。なお、図3は、デジタルカメラ10のユーザによって不図示のレリーズ・スイッチ(所謂、シャッタ)が押圧操作されたときにデジタルカメラ10のCPU24によって実行される撮影処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはメモリ部26のメモリブロック20に予め記憶されている。当該プログラムが本発明の情報処理プログラムに相当するものである。また、ここでは、デジタルカメラ10のユーザによって、1枚ずつ撮影を行うモードである通常撮影モード、及び連写を行うモードである連写モードの何れかが不図示のモード設定スイッチによって事前に設定されていることを前提に説明する。
【0062】
同図のステップ100では、メモリ部26のメモリブロック19に予め記憶されている撮影処理に対応するテーブル(表1も参照)の画像取込み処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック1及びメモリブロック2)を通常電力モードに設定することによって、CCD取込みデータ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0063】
次のステップ102では、レンズ12の光軸後方で、かつレンズ12とCCD14との間に設けられた不図示のメカニカル・シャッタを開閉することによりCCD14に被写体像を示す光を照射する露光を行う。CCD14では、当該露光によって入射された光が光電変換され、これによって得られたアナログ画像信号がA/D変換器16に出力される。A/D変換器16では、CCD14から入力されたアナログ画像信号がデジタル画像データに変換されてCPU24に供給される。
【0064】
そこで次のステップ104では、A/D変換器16から供給されたデジタル画像データをメモリ部26のCCD取込みデータ領域に対応するメモリブロックに記憶する画像取込み処理を行う。
【0065】
次のステップ106では、不図示のモード設定スイッチの設定状態を検知することにより、ユーザによって設定された撮影モードが連写モードであったか否かを判定し、否定判定の場合は通常撮影モードが設定されていたものとみなしてステップ108へ移行し、CPU24に供給されるクロック信号が上記低周波数のクロック信号となるようにクロック切換部24Bを制御した後にステップ110に移行する。一方、上記ステップ106において肯定判定された場合には、上記ステップ108の処理を実行することなくステップ110に移行する。
【0066】
すなわち、上記ステップ106及びステップ108では、ユーザによって通常撮影モードが設定された場合は、CPU24に対し、それほど高速な作動が要求されないので、CPU24に供給されるクロック信号の周波数を上記低周波数とし、ユーザによって連写モードが設定された場合は、CPU24に対して高速な作動が要求されるので、CPU24に供給されるクロック信号の周波数を上記所定周波数としている。これによって、通常撮影モード設定時のCPU24による消費電力を大幅に低減することができる。
【0067】
ステップ110では、上記テーブルの前処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック1、2、3、4)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することにより、CCD取込みデータ領域に加えて、前処理データ領域に対応するメモリブロックにも通常電力を供給する。
【0068】
次のステップ112では、メモリ部26のCCD取込みデータ領域に記憶されているデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データに前処理(本実施の形態では、ビット構成変換処理及び欠陥画素補正処理)を施すように信号処理部18を制御し、その後に前処理が施されたデジタル画像データを前処理データ領域に転送する。
【0069】
次のステップ114では、上記テーブルのYC処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック2、3、…、10)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、CCD取込みデータ領域のみに対応するメモリブロックへの通常電力の供給を停止すると共に、YCデータ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0070】
次のステップ116では、メモリ部26の前処理データ領域に記憶されている前処理実施後のデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データにYC処理(本実施の形態では、YC変換処理、γ補正処理、エッジ強調処理、及びゲイン補正処理)を施すように信号処理部18を制御し、その後にYC処理が施されたデジタル画像データをYCデータ領域に転送する。
【0071】
次のステップ118では、上記テーブルの圧縮処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック4、5、…、11)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、前処理データ領域に対応するメモリブロックへの通常電力の供給を停止すると共に、圧縮処理データ領域に対応するメモリブロックへの通常電力の供給を開始する。
【0072】
次のステップ120では、メモリ部26のYCデータ領域に記憶されているYC処理実施後のデジタル画像データを信号処理部18に転送すると共に、当該デジタル画像データに所定形式(本実施の形態では、JPEG形式)の圧縮処理を施すように信号処理部18を制御し、その後に圧縮処理が施されたデジタル画像データを圧縮処理データ領域に転送する。
【0073】
次のステップ122では、上記テーブルの記録処理に対応するブロック番号を読み出し、読み出したブロック番号によって示されるメモリブロック(本実施の形態では、メモリブロック10及びメモリブロック11)を通常電力モードに設定すると共に、これら以外のメモリブロック18までのメモリブロックをパワーセーブモードに設定することによって、YCデータ領域に対応するメモリブロックへの通常電力の供給を停止する。これによって、圧縮処理データ領域に対応するメモリブロックのみに通常電力が供給された状態となる。
【0074】
次のステップ124では、メモリ部26の圧縮処理データ領域に記憶されている圧縮処理実施後のデジタル画像データを記録メディア22の所定領域に記憶することによって記録処理を実行し、その後に本撮影処理プログラムを終了する。
【0075】
図4には、上記撮影処理の実行時において、通常電力が供給されているデータ領域(同図の網線が付された領域)の推移状態が示されている。
【0076】
同図に示すように、例えば、撮影処理における画像取込み処理の実行時には、当該画像取込み処理においてアクセスされるCCD取込みデータ領域に対応するメモリブロックのみに通常電力が供給され、他のメモリブロック18までのメモリブロックには通常電力より著しく低い電力であるパワーセーブ電力が供給された状態とされる。また、例えば、YC処理の実行時には、当該YC処理においてアクセスされる前処理データ領域及びYCデータ領域の2つのデータ領域に対応するメモリブロックのみに通常電力が供給され、他のメモリブロック18までのメモリブロックにはパワーセーブ電力が供給された状態とされる。
【0077】
このように、本実施の形態に係るデジタルカメラ10では、各処理の実行時にアクセスされるメモリブロックのみに通常電力を供給し、他のメモリブロックにはパワーセーブ電力を供給するようにしているので、メモリ部26全体としての消費電力を大幅に低減することができる。
【0078】
以上詳細に説明したように、本実施の形態に係るデジタルカメラ10及び情報処理方法では、予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)により構成すると共に、細分化された互いに異なる記憶領域(本実施の形態では、メモリブロック)に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時においてメモリ部26のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、メモリ部26の全ての記憶領域の電力消費量が上記所定消費量となるように電力をメモリ部26に常時供給する従来技術に比較して、メモリ部26の消費電力を大幅に低減することができると共に、メモリ部26を不揮発性のものとしているので、メモリ部26への電力供給が不用意に遮断された場合であっても、メモリ部26に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までにメモリ部26に記憶していた情報を利用することができる。
【0079】
また、本実施の形態に係るデジタルカメラ10及び情報処理方法では、要求される処理能力に応じた周波数のクロック信号をCPU24に供給するようにクロック切換部24Bを制御しているので、要求される処理能力が低い場合(本実施の形態では、通常撮影モード設定時)における消費電力を低減することができる。
【0080】
〔第2実施形態〕
上記第1実施形態では、一連の処理の実行時において、メモリ部26のアクセスしないメモリブロックを順次パワーセーブモードに設定することによってメモリ部26による消費電力を抑制する場合の形態例について説明したが、本第2実施形態では、メモリ部26のアクセスしないメモリブロックに対する電力の供給を遮断する場合の形態例について説明する。
【0081】
まず、図5を参照して、本第2実施形態に係るデジタルカメラ10’の構成を説明する。なお、図5の図1と同様の構成要素については図1と同一の符号を付して、その説明を省略する。
【0082】
図5に示すように、本第2実施形態に係るデジタルカメラ10’は、電源部として、CPU24の制御下で、メモリ部26の各メモリブロック毎に上記通常電力の供給及び遮断の切り換えを行うことができる電源部28’とされている点のみが、上記第1実施形態に係るデジタルカメラ10と異なっている。
【0083】
従って、同図では、錯綜を回避するために、電源部28’の1本の出力端が複数に分岐されて各メモリブロックに接続された状態が示されているが、実際には、電源部28’の出力端は各メモリブロックに対して個別に接続されている。
【0084】
本第2実施形態に係るデジタルカメラ10’の撮影処理は、図3に示した撮影処理プログラムのステップ100、ステップ110、ステップ114、ステップ118、及びステップ122の各々において、通常電力モードに設定していたメモリブロックに対して通常電力が供給されるように電源部28’を制御すると共に、パワーセーブモードに設定していたメモリブロックに対して電力の供給を遮断するように電源部28’を制御するようにする点が異なっている。他の処理については、上記第1実施形態に係る撮影処理と同様であるので、ここでの説明は省略する。
【0085】
この場合は、パワーセーブ電力の消費も削減することができるので、メモリ部26の消費電力を、より抑制することができる。
【0086】
以上詳細に説明したように、本実施の形態に係るデジタルカメラ10’及び情報処理方法では、予め定められた情報処理が実行されるときにアクセスされるメモリ部26を、不揮発性の半導体記憶素子(本実施の形態では、フラッシュ・メモリ)により構成し、細分化された互いに異なる記憶領域(本実施の形態では、メモリブロック)毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時においてメモリ部26のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、メモリ部26の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、メモリ部26の消費電力を大幅に低減することができると共に、メモリ部26を不揮発性のものとしているので、メモリ部26への電力供給が不用意に遮断された場合であっても、メモリ部26に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までにメモリ部26に記憶していた情報を利用することができる。
【0087】
また、本実施の形態に係るデジタルカメラ10’及び情報処理方法では、要求される処理能力に応じた周波数のクロック信号をCPU24に供給するようにクロック切換部24Bを制御しているので、要求される処理能力が低い場合(本実施の形態では、通常撮影モード設定時)における消費電力を低減することができる。
【0088】
なお、上記各実施形態では、本発明の記憶手段を構成するものとしてフラッシュ・メモリを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、EEPROM等の他の不揮発性の半導体記憶素子を適用する形態とすることもできる。この場合も、本実施の形態と同様の効果を奏することができる。
【0089】
また、上記各実施形態では、一例として表1に示すようなテーブルをメモリ部26に記憶しておき、当該テーブルを参照して通常電力を供給するメモリブロックを特定する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図2に示すような各処理と各処理に割り振られたメモリブロックとの関係を示すメモリマップを記憶しておき、当該メモリマップを参照することによって通常電力を供給するメモリブロックを特定する形態とすることもできる。この場合も、上記各実施形態と同様の効果を奏することができる。
【0090】
更に、上記各実施形態において説明した撮影処理の流れ(図3参照)は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【0091】
【発明の効果】
請求項1記載の情報処理装置、請求項5記載の情報処理方法及び請求項7記載の情報処理プログラムによれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみの電力消費量がアクセスに必要な所定消費量となり、他の記憶領域の電力消費量が上記所定消費量より少ない低消費量となるように制御しているので、記憶手段の全ての記憶領域の電力消費量が上記所定消費量となるように電力を記憶手段に常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる、という効果が得られる。
【0092】
また、請求項2記載の情報処理装置、請求項6記載の情報処理方法及び請求項8記載の情報処理プログラムによれば、予め定められた情報処理が実行されるときにアクセスされる記憶手段を、不揮発性のものにすると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成し、更に上記情報処理の実行時において記憶手段のアクセスされる記憶領域のみに駆動用の電力が供給され、他の記憶領域への電力供給が遮断されるように制御しているので、記憶手段の全ての記憶領域に駆動用の電力を常時供給する従来技術に比較して、記憶手段の消費電力を大幅に低減することができると共に、記憶手段を不揮発性のものとしているので、記憶手段への電力供給が不用意に遮断された場合であっても、記憶手段に記憶されている情報を保持することができ、この結果として電力供給が再開されたときに処理が中断された時点までに記憶手段に記憶していた情報を利用することができる、という効果が得られる。
【図面の簡単な説明】
【図1】第1実施形態に係るデジタルカメラ10の構成を示すブロック図である。
【図2】実施の形態に係るデジタルカメラにおいて撮影処理を行う際に実行される一連の処理において必要とされる概略容量と、当該一連の処理に対するメモリ部26の各メモリブロックの割り振り状態を示すメモリマップである。
【図3】実施の形態に係る撮影処理プログラムの処理の流れを示すフローチャートである。
【図4】実施の形態に係る撮影処理プログラムの実行時において、通常電力が供給されているメモリブロックの推移状態を示す模式図である。
【図5】第2実施形態に係るデジタルカメラ10’の構成を示すブロック図である。
【符号の説明】
10、10’ デジタルカメラ
12 レンズ
14 CCD
18 信号処理部
24 CPU(制御手段)
24A 発振器(クロック供給手段)
24B クロック切換部(クロック供給手段)
26 メモリ部(記憶手段)
28、28’ 電源部(電力生成手段)
Claims (8)
- 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、
前記記憶手段に供給する電力を生成する電力生成手段と、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、
を備えた情報処理装置。 - 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、
前記記憶手段に供給する電力を生成する電力生成手段と、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する制御手段と、
を備えた情報処理装置。 - 前記情報処理を、複数の情報処理の組み合わせによって実行される処理とした
請求項1又は請求項2記載の情報処理装置。 - 互いに周波数の異なる複数のクロック信号の何れか1つを選択的に前記制御手段に供給するクロック供給手段を更に備え、
前記制御手段は、要求される処理能力に応じた周波数のクロック信号を前記複数のクロック信号から選択して当該制御手段に供給するように前記クロック供給手段を制御する
請求項1乃至請求項3の何れか1項記載の情報処理装置。 - 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する
情報処理方法。 - 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置における情報処理方法であって、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御する
情報処理方法。 - 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置に対して前記情報処理を実行させる情報処理プログラムであって、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域の電力消費量がアクセスに必要な所定消費量となり、当該情報処理によってアクセスされない前記記憶領域の電力消費量が前記所定消費量より少ない低消費量となるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するステップ
を含む情報処理プログラム。 - 予め定められた情報処理が実行されるときにアクセスされると共に、細分化された互いに異なる記憶領域毎に駆動用の電力が供給可能に構成された不揮発性の記憶手段と、前記記憶手段に供給する電力を生成する電力生成手段と、を備えた情報処理装置に対して前記情報処理を実行させる情報処理プログラムであって、
前記情報処理を実行すると共に、当該情報処理によってアクセスされる前記記憶領域に駆動用の電力が供給され、当該情報処理によってアクセスされない前記記憶領域への電力供給が遮断されるように前記記憶手段及び前記電力生成手段の少なくとも一方を制御するステップ
を含む情報処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002301962A JP2004139262A (ja) | 2002-10-16 | 2002-10-16 | 情報処理装置、情報処理方法及び情報処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002301962A JP2004139262A (ja) | 2002-10-16 | 2002-10-16 | 情報処理装置、情報処理方法及び情報処理プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004139262A true JP2004139262A (ja) | 2004-05-13 |
Family
ID=32450171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002301962A Pending JP2004139262A (ja) | 2002-10-16 | 2002-10-16 | 情報処理装置、情報処理方法及び情報処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004139262A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006334948A (ja) * | 2005-06-02 | 2006-12-14 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法、その方法をコンピュータに実行させるプログラム、およびそのプログラムを格納する記憶媒体 |
JP2017520818A (ja) * | 2014-05-07 | 2017-07-27 | マーベル ワールド トレード リミテッド | 低電力分散メモリネットワーク |
-
2002
- 2002-10-16 JP JP2002301962A patent/JP2004139262A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006334948A (ja) * | 2005-06-02 | 2006-12-14 | Ricoh Co Ltd | 画像処理装置、画像形成装置、画像処理方法、その方法をコンピュータに実行させるプログラム、およびそのプログラムを格納する記憶媒体 |
JP2017520818A (ja) * | 2014-05-07 | 2017-07-27 | マーベル ワールド トレード リミテッド | 低電力分散メモリネットワーク |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7633530B2 (en) | Image sensing apparatus | |
JP4035543B2 (ja) | 撮像装置 | |
JP3720268B2 (ja) | 画像処理装置 | |
JP5366584B2 (ja) | 撮像装置、画像処理方法およびプログラム | |
US20080129827A1 (en) | Electronic camera and control method thereof | |
JP5411623B2 (ja) | 画像処理装置及び方法 | |
JP4769567B2 (ja) | 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体 | |
JP4958680B2 (ja) | 撮像装置、そのホワイトバランス制御方法、プログラムおよび記憶媒体 | |
JP2009042475A (ja) | 撮像装置及び撮像装置の制御方法、並びにプログラム及び記憶媒体 | |
US8537244B2 (en) | Image processing apparatus and method, and computer-readable medium having stored thereon computer program for executing the method | |
JP5094665B2 (ja) | 撮像装置及びその制御方法及びプログラム | |
JP2004139262A (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP2000341619A (ja) | 画像処理装置及び方法並びに記憶媒体 | |
US7466346B2 (en) | Image processing device and camera | |
JP2004328037A (ja) | 撮像及び画像記録装置 | |
KR101646673B1 (ko) | 화상 처리 장치, 방법, 및 상기 방법을 수행하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 매체 | |
JP4574426B2 (ja) | データ処理装置装置およびデータ処理方法 | |
JP2002199328A (ja) | 撮像装置、撮像方法、記憶媒体および集積回路 | |
JP4265248B2 (ja) | 電子機器、電子機器の電源制御方法、電子機器の電源制御プログラム | |
JP5111008B2 (ja) | 撮像装置及びその制御方法 | |
JP4122210B2 (ja) | ディジタルカメラの駆動制御方法 | |
JP2008077402A (ja) | 画像処理装置及びその制御方法、コンピュータプログラム、記憶媒体 | |
JP2021039489A (ja) | 電子回路の制御装置、制御装置を有する画像処理装置および電子回路の制御方法 | |
JP5665309B2 (ja) | 撮像装置 | |
JP2006330814A (ja) | 外部記憶装置 |