KR101646673B1

KR101646673B1 - 화상 처리 장치, 방법, 및 상기 방법을 수행하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 매체

Info

Publication number: KR101646673B1
Application number: KR1020100016667A
Authority: KR
Inventors: 미네키 타오카
Original assignee: 삼성전자주식회사
Priority date: 2009-12-16
Filing date: 2010-02-24
Publication date: 2016-08-08
Also published as: JP5607345B2; KR20110068747A; JP2011130102A

Abstract

본 발명의 실시예들은, 화상 데이터에 대한 보정 처리를 실행할 때에 메모리에 대한 클럭의 공급을 제어함으로써 소비전력을 줄일 수 있는 화상 처리 장치 및 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따르면, 복수의 라인 메모리들을 구비하고, 상기 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 실행하는 화상 보정부; 상기 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출부; 및 상기 라인 메모리수 검출부에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정부에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정부에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어부를 포함한 것을 특징으로 하는 화상 처리 장치가 제공된다.

Description

화상 처리 장치, 방법, 및 상기 방법을 수행하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 매체 {An apparatus and a method for processing image, and a computer-readable medium storing a computer program for performing the method}

본 발명의 실시예들은 화상 처리 장치 및 화상 처리 방법에 관한 것이다.

디지털 촬영 장치, 비디오 카메라, 은염 카메라 등의 촬상 장치를 사용하여 촬상된 화상에는 렌즈의 왜곡 수차 특성의 영향에 의해 왜곡이 생겼다. 성능이 좋은 렌즈를 사용할 경우에는 화상의 왜곡은 두드러지지 않지만, 성능이 좋지 않고 저렴한 렌즈를 사용하는 경우나 광학 줌렌즈를 사용할 경우에는 화상의 왜곡의 영향을 완전히 피하기는 어렵다. 그래서 최근 이러한 화상의 왜곡을 신호 처리에 의해 보정하는 화상 처리 장치가 제안되고 있으며, 예를 들면 아래의 특허문헌 1 및 2에 그러한 화상처리 장치가 제안되었다.

[특허문헌 1] 일본특개 2008-236544호 공보

[특허문헌 2] 일본특개 2004-234379호 공보

특허문헌 1에 개시된 발명은 화상 데이터를 소정 화소수의 가로폭을 가진 직사각형 데이터로 분할하고, 보정하는 화상이 볼록 왜곡인지 오목 왜곡인지를 판별하여 중심을 통과하는 수평축과 수직축에 의해 화상을 4개의 4분원으로 분할하고, 보정하려고 하는 직사각형의 4분원이 어떤 4분원인지를 판별하여 각각의 4분원에서 직사각형마다 다른 광학 왜곡을 보정하는 것이다. 특허문헌 2에 개시된 발명은 왜곡의 보정시에 파라미터로서 필요한 왜곡량을 연산에 의해 압축함으로써 파라미터 유지용 메모리를 줄이기 위한 것이다.

그러나 특허문헌 1에 개시된 발명은 왜곡 보정용 SRAM(Static Random Access Memory)의 개수가 거의 고정인 경우에는 의미가 없으며, 보정하는 모드에 따라서는 사용되지 않는 라인 메모리가 존재한다는 문제가 있었다. 특허문헌 2에 개시된 발명은 방대한 사이즈의 파라미터 테이블을 줄임으로써 회로 규모를 감소시킬 수 있지만, 특허문헌 1에 개시된 발명과 같이 사용되지 않는 라인 메모리가 존재한다는 문제가 있었다. 왜곡을 보정할 경우에는 많은 SRAM을 탑재할 필요가 있지만, 대부분의 경우에는 이러한 SRAM이 이용되지 않는다. 또한, 종래에는 이들 모든 SRAM에 항상 클럭을 공급했기 때문에, 소비전력이 커진다는 문제가 있었다.

본 발명은 상기 문제를 감안하여 이루어진 것으로서, 본 발명의 목적으로 하는 부분은 화상 데이터에 대한 보정 처리를 실행할 때에 메모리에 대한 클럭의 공급을 제어함으로써 소비전력을 삭감할 수 있는 신규의 개량된 화상 처리 장치 및 화상 처리 방법을 제공하는 데 있다.

상기 과제를 해결하기 위해 본 발명의 한 관점에 의하면, 복수의 라인 메모리들을 구비하고, 상기 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 실행하는 화상 보정부; 상기 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출부; 및 상기 라인 메모리수 검출부에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정부에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정부에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어부를 포함한 것을 특징으로 하는 화상 처리 장치가 제공된다.

상기 구성에 의하면, 화상 보정부는 복수의 라인 메모리들을 구비하고, 상기 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하고, 라인 메모리수 검출부는 상기 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출한다. 그리고 라인 메모리 제어부는 상기 라인 메모리수 검출부에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정부에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정부에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지한다. 그 결과 화상 데이터에 대한 보정 처리를 실행할 때에 보정 처리시에 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 화상 데이터에 대한 보정 처리를 실행할 때에 소비전력을 줄일 수 있다.

라인 메모리 제어부는 상기 라인 메모리에 대한 클럭의 공급 제어를, 상기 화상 데이터 중의 보정 대상의 라인에 대한 처리가 완료될 때마다 수행할 수 있다. 그 결과 1라인씩 클럭의 공급 제어를 실행함으로써 소비전력을 약간 줄일 수 있다.

화상 보정부는 화상의 왜곡을 보정하는 왜곡 보정 처리를 실행할 수 있다. 그 결과 화상의 왜곡을 보정하는 왜곡 보정 처리를 실행할 때 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 소비전력을 줄일 수 있다.

라인 메모리수 검출부는 화상의 왜곡량 정보를 사용하여 상기 라인 메모리의 수를 라인 단위로 검출할 수 있다. 그 결과 화상의 왜곡을 보정하는 왜곡 보정 처리를 실행할 때에 화상의 왜곡량으로부터 그 왜곡을 보정하기 위해 필요한 라인 메모리의 수를 검출할 수 있다.

상기 화상 처리 장치는 상기 화상 보정부의 보정 대상이 되는 화상을 분할하여 상기 화상 보정부에 공급하는 화상 분할부를 더 포함할 수 있다. 그 결과 화상 데이터를 분할함으로써 하나의 라인 메모리에 저장하는 화상 데이터의 양을 줄일 수 있다.

상기 라인 메모리수 검출부는 상기 화상 분할부에서 분할된 화상에 대해, 상기 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출할 수 있다. 그 결과 분할된 화상 데이터에 대한 왜곡 보정 처리를 실행할 때에 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 소비전력을 줄일 수 있다. 또한 일반적으로 화상 데이터의 중앙부는 왜곡이 적기 때문에 화상 데이터를 분할함으로써 중앙부에 대한 보정 처리를 실행할 때에는 보다 적은 라인 메모리로 동작시킬 수 있어 소비전력의 삭감에 크게 기여할 수 있다.

화상 보정부는 화상의 색수차를 보정하는 색수차 보정 처리를 수행할 수 있다. 그 결과 화상의 색수차를 보정하는 색수차 보정 처리를 실행할 때에 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 소비전력을 줄일 수 있다.

상기 화상 처리 장치는, 상기 화상 보정부에서 보정되는 화상 데이터, 및 화상 데이터에 대한 보정 처리 대상이 되는 각각의 처리 대상 라인의 보정량의 최대값 및 최소값이 저장되는 화상 데이터 저장부를 더 구비하고, 상기 라인 메모리 검출부는 상기 화상 데이터 저장부에 저장되는 상기 최대값 및 최소값에 기초하여 상기 화상 보정부에서의 보정 처리시에 필요한 상기 라인 메모리의 수를 라인 단위로 검출할 수 있다. 그 결과 처리 대상 라인마다의 보정량의 최대값 및 최소값의 정보를 사용함으로써 라인 메모리 검출부는 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 검출할 수 있다.

상기 화상 처리 장치는, 화상 데이터에 대한 보정 처리 대상이 되는 각각의 처리 대상 라인의 보정량의 최대값 및 최소값을 유지하는 보정량 유지부를 더 구비하고, 상기 라인 메모리 제어부는, 상기 보정량 유지부에 유지되는 현재의 처리 대상 라인에서의 최대값 및 최소값과, 하나 전의 처리 대상 라인에서의 최대값 및 최소값에 기반하여, 상기 하나 전의 처리 대상 라인으로부터의 라인 메모리에 대한 신규 리드(read) 라인수와 데이터 파기 라인수를 결정할 수 있다. 그 결과, 전후의 처리 대상 라인에서의 보정량의 최대값 및 최소값의 정보로부터 신규 리드 라인수와 데이터 파기 라인수를 결정함으로써 라인 메모리 제어부는 필요한 라인 메모리에 대해서만 전력을 공급하도록 제어할 수 있다.

또 상기 과제를 해결하기 위해 본 발명의 다른 관점에 의하면, 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하는 화상 보정 단계; 상기 화상 보정 단계에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출 단계; 및 상기 라인 메모리수 검출 단계에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정 단계에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정 단계에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어 단계를 포함한 것을 특징으로 하는 화상 처리 방법이 제공된다.

상기 구성에 의하면, 화상 보정 단계는 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하고 라인 메모리수 검출 단계는 상기 화상 보정 단계에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출한다. 그리고 라인 메모리 제어 단계는, 상기 라인 메모리수 검출 단계에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정 단계에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정 단계에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지한다. 그 결과 화상 데이터에 대한 보정 처리를 실행할 때에 보정 처리시에 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 화상 데이터에 대한 보정 처리를 실행할 때에 소비전력을 줄일 수 있다.

또 상기 과제를 해결하기 위해 본 발명의 다른 관점에 의하면, 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하는 화상 보정 단계; 상기 화상 보정 단계에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출 단계; 및 상기 라인 메모리수 검출 단계에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정 단계에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정 단계에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어 단계를 포함하는 화상 처리 방법을 수행하는 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 매체이 제공된다.

그 결과 화상 데이터에 대한 보정 처리를 실행할 때에 보정 처리시에 필요한 라인 메모리의 수를 검출하여 그 필요한 라인 메모리에 대해서만 클럭을 공급하고 사용되지 않는 라인 메모리에 대해 클럭을 공급하지 않고 동작을 정지시킴으로써 화상 데이터에 대한 보정 처리를 실행할 때에 소비전력을 줄일 수 있다.

이상 설명한 것처럼 본 발명의 실시예들은, 화상 데이터에 대한 보정 처리를 실행할 때 메모리에 대한 클럭의 공급을 제어함으로써 소비전력을 삭감할 수 있는 신규의 개량된 화상 처리 장치 및 화상 처리 방법을 제공할 수 있는 효과가 있다.

도 1은, 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)의 구성을 개략적으로 도시한 도면이다.
도 2는, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 구성을 도시한 도면이다.
도 3은, SRAM(123)에 저장된, 왜곡이 생긴 화상 데이터의 일례를 도시한 설명도이다.
도 4는, 왜곡의 정도에 따라 필요한 라인 메모리의 수가 달라지는 구성을 설명하기 위한 도면이다.
도 5는, 화상의 영역에 따라 왜곡의 정도가 다른 현상을 나타낸 도면이다.
도 6은, SRAM 제어부(122)의 구성에 대해서 도시한 설명도이다.
도 7은, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 동작에 대해서 도시한 흐름도이다.
도 8 및 도 9는, 신규 리드 라인수와 데이터 파기 라인수의 결정 수법에 대해서 도시한 설명도이다.

하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다.

또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 설명한다.

본 발명은 화상 처리 장치 및 화상 처리 방법에 적용 가능하고 특히 화상 데이터에 생기는 왜곡을 보정하는 화상 처리 장치 및 화상 처리 방법에 적용 가능하다.

우선, 본 발명의 일 실시예에 따른 화상 처리 장치에 대해 설명한다. 본 발명의 일 실시예에 따른 화상 처리 장치는 디지털 촬영 장치의 형태로 구현될 수 있으며, 본 명세서에서는, 화상 처리 장치가 디지털 촬영 장치로 구현된 실시예를 중심으로 설명한다. 그러나 본 발명의 범위는 디지털 촬영 장치로 구현되는 경우에 한정되지 아니하며, 본 발명은 범용 컴퓨터 등 다양한 형태로 구현될 수 있다.

도 1은, 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)의 구성을 개략적으로 도시한 도면이다. 이하, 도 1을 사용하여 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)의 구성에 대해서 설명하기로 한다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)는 렌즈부(102), CPU(104), ROM(105), 멀티플렉서(MUX)(106), 배율 색수차 보정부(108), 현상부(110), 화상 압축부(112), 왜곡 보정 처리부(113), 메모리 카드(114), 표시부(116), SDRAM I/F(118), 및 SDRAM(120)을 포함하여 구성된다.

렌즈부(102)는 도 1에는 도시되지 않았으나, 줌렌즈, 초점 렌즈, 베이어 배열 색필터가 설치된 촬상소자 등으로 이루어지고, 피사체로부터의 광을 촬상소자에서 광전 변환하여 촬상소자로부터 베이어 배열의 RGB화상 데이터를 출력한다. 촬상소자는 CCD(Charge Coupled Device) 이미지 센서나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서일 수 있다. 렌즈부(102)에서 생성되어 출력되는 베이어 배열 RGB화상 데이터(이하, 렌즈부(102)에서 출력되는 베이어 배열의 RGB화상 데이터를 단순히 '데이터'라고도 칭한다)는 SDRAM I/F(interface)(118)를 통해 SDRAM(120)으로 보내지거나, 또는 직접 멀티플렉서(106)에 보내진다.

CPU(Central Processing Unit)(104)는 디지털 촬영 장치(104)의 각 구성요소의 동작을 제어한다. ROM(105)은 디지털 촬영 장치(100)의 동작 제어에 사용하는 각종 프로그램이나 설정 정보를 저장한다. 멀티플렉서(106)는 렌즈부(102)에 생성되어 출력되는 데이터와, SDRAM(120)에 저장된 화상 데이터를 입력받아 배율 색수차 보정부(108)로 전달한다.

색수차 보정부(108)는 렌즈부(102)가 생성한 데이터에 대한 소정의 색수차 보정 처리를 수행한다. 배율 색수차 보정부(108)에서 색수차 보정 처리가 이루어진 데이터는 현상부(110)에 보내진 후에 SDRAM I/F(118)를 통해 SDRAM(120)에 보내진다.

현상부(110)는 렌즈부(102)에서 생성되고 배율 색수차 보정부(108)에서 배율 색수차 보정 처리가 이루어진 데이터를 사용하여 휘도 신호와 색차 신호를 포함한 YCbCr정보로 이루어진 화상 데이터를 생성한다(현상 처리에 상당하는 처리를 실행하는) 것이다. 현상부(110)가 생성한 화상 데이터는 SDRAM I/F(118)를 통해 SDRAM(120)에 보내진다.

화상 압축부(112)는 SDRAM(120)에 저장된 화상 데이터에 대해 소정의 화상 압축 처리를 실행한다. 소정의 화상 압축 처리는 예를 들면, JPEG 표준에 따른 압축 처리일 수 있다. CPU(104)의 제어에 의해 화상 압축부(112)에서 압축 처리가 이루어진 화상 데이터는 SDRAM I/F(118)를 통해 SDRAM(120)에 보내진다.

왜곡 보정 처리부(113)는 SRAM으로의 클럭 공급을 제어함으로써 소비전력을 억제하면서, SDRAM(120)에 저장된 화상 데이터에 대해 왜곡을 보정하는 처리를 실행한다. 왜곡 보정 처리부(113)에 의해 SDRAM(120)에 저장된 화상 데이터의 왜곡을 보정할 수 있으며, 종래에 비해 소비전력을 억제한 처리가 가능하다. 왜곡 보정 처리부(113)의 구성에 대해서는 후술하기로 한다.

메모리 카드(114)는 화상 압축부(112)에서 압축되어 SDRAM(120)에 저장된 화상 데이터를 저장한다. 메모리 카드(114)에 대한 화상 데이터의 기록은 CPU(104)의 제어에 의해 실행된다.

표시부(116)는 디지털 촬영 장치(100)의 각종 설정 화면을 표시하거나, 렌즈부(102)가 생성한 데이터를 실시간으로 표시(라이브뷰 표시)하거나, 메모리 카드(114)에 저장된 화상 데이터를 표시하는 것이다. 표시부(116)는 LCD(Liquid crystal display), 유기전계발광표시장치 등을 이용하여 구현될 수 있다.

SDRAM I/F(118)는 SDRAM(120)과의 인터페이스로서, SDRAM(120)에 대한 데이터의 기록이나 SDRAM(120)으로부터의 데이터의 독출을 인터페이스 한다. SDRAM(Synchronous Dynamic Random Access Memory)(120)은 렌즈부(102)가 생성한 데이터, 현상부(110)에서 현상 처리된 데이터, 화상 압축부(112)에서 압축된 화상 데이터 등을 일시적으로 저장한다.

아울러 도 1에는 도시되지 않았으나, 디지털 촬영 장치(100)는 사용자의 입력 조작을 접수하는 입력부를 구비할 수 있으며, 상기 입력부에는 촬영 처리를 실행하기 위한 셔터 버튼이나 디지털 촬영 장치(100)를 조작하기 위한 조작 버튼을 구비할 수 있다.

이상, 도 1을 사용하여 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)의 구성에 대해서 설명하였다. 다음으로, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 구성에 대해서 설명하기로 한다.

[왜곡 보정 처리부의 구성예]

도 2는, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 구성을 도시한 도면이다. 이하, 도 2를 사용하여 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 구성에 대해서 설명한다.

도 2에 도시한 것처럼, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)는 DMA(Direct Memory Access)(121 및 126), SRAM 제어부(122), SRAM(123), 및 왜곡 보정 회로(125)를 포함할 수 있다.

DMA(121)는 SDRAM(120)에 액세스하여 SDRAM(120)에 저장되어 있는, 왜곡 보정 처리 대상이 되는 화상 데이터를 독출한다. DMA(121)는 SDRAM(120)에서 독출한 화상 데이터를 횡방향으로 여러 개의 직사각형으로 분할하여 SRAM(123)에 공급함과 동시에, 화상 데이터의 왜곡량 정보를 SRAM 제어부(122)로 보낸다. 또한 DMA(126)는 후술하는 왜곡 보정 회로(125)에서 화상의 왜곡이 보정된 화상 데이터를 SDRAM(120)에 기입한다.

SRAM 제어부(122)는 DMA(121)에서 보내지는, DMA(121)가 독출한 화상 데이터의 왜곡량에 기초하여, SRAM(123)의 동작을 제어한다. 구체적으로, SRAM 제어부(122)는 라인 메모리를 위에서 순서대로 나열한 경우에 가장 윗 라인부터 번호를 붙였다고 가정했을 때, 왜곡이 생긴 라인의 최대 라인 및 최소 라인의 위치에 기초하여, SRAM(123)에 공급하는 클럭을 제어함으로써, 디지털 촬영 장치(100)의 소비전력을 감소시킨다. SRAM 제어부(122)의 구체적인 구성에 관해서는 후술하기로 한다.

SRAM(123)은 화상 데이터의 왜곡을 보정하기 위해 화상 데이터를 선두 라인부터 차례대로 저장한다. SRAM(123)은 화상 데이터를 1라인씩 저장하기 위해 여러 개의 라인 메모리로 구성된다. 라인 메모리의 수가 많으면 많을수록 큰 왜곡을 보정할 수 있지만, 라인 메모리의 수가 많으면 많을수록 모든 라인 메모리를 동작시켰을 때의 소비 전력도 그만큼 증가한다. 본 실시예는, 상술한 것처럼 SRAM 제어부(122)에서 SRAM(123)으로 공급하는 클럭을 제어하여 SRAM(123)의 동작을 제어함으로써, 디지털 촬영 장치(100)의 소비전력을 감소시킨다.

왜곡 보정 회로(125)는, SRAM(123)에 저장된 화상 데이터를 사용하여, 화상 데이터의 왜곡을 보정하는 왜곡 보정 처리를 실행한다. 왜곡 보정 회로(125)에 의해 왜곡 보정 처리가 이루어진 화상 데이터는 DMA(126)를 통해SDRAM(120)에 저장된다.

여기에서 왜곡 보정 회로(125)에 의한 왜곡 보정 처리 개요에 대해서 설명하기로 한다. 도 3은, SRAM(123)에 저장된, 왜곡이 생긴 화상 데이터의 일례를 도시한 설명도이다. 도 3은 SRAM(123)에 34개의 라인 메모리가 탑재된 경우를 도시하였으며, 이하 이러한 예를 중심으로 설명한다. 그리고 왜곡 보정 회로(125)에서 사용하는 필터가 바이리니어(Bi-linear) 필터인 경우, 바이리니어 필터의 링의 수평 방향 픽셀수 및 수직 방향 라인 수는 각각 1이므로, 도 3에 도시된 바와 같은 처리 윈도우(141)를 이용하여 화상 데이터가 처리된다. 따라서 이러한 34개의 라인 메모리에서 보정할 수 있는 왜곡의 최대 라인은 32라인이 된다.

그러나 모든 영역에서 이만큼의 라인 메모리가 필요한 것은 아니다. 예를 들면, 왜곡량에서 링의 라인을 뺀 왜곡의 라인수가 24개인 경우, 나머지 라인 메모리는 사용할 필요가 없다. 따라서 본 발명의 일 실시예에 따르면, 이러한 경우에는 보정이 필요한 왜곡량에서 링의 라인수를 뺀 나머지 영역의 라인 메모리에 대한 클럭을 정지하도록 SRAM 제어부(122)에서 제어한다. 이로써 왜곡 보정 처리부(113)의 소비전력이 감소될 수 있다.

도 4는, 왜곡의 정도에 따라 필요한 라인 메모리의 수가 달라지는 구성을 설명하기 위한 도면이다. 도 4에 도시된 바와 같이, 발생된 왜곡의 정도에 따라 왜곡 보정 처리에 필요한 라인 메모리의 수는 다르다. 발생된 왜곡이 크면 클수록 왜곡을 보정하기 위해 많은 라인 메모리가 필요해지지만, 왜곡이 적으면 필요한 라인 메모리의 수도 적어진다. 본 발명의 일 실시예에 따르면, 도 4에 도시된 바와 같이, 최대 왜곡량을 보정할 경우에는 모든 라인 메모리를 사용할 필요가 있지만, 왜곡량이 적어짐에 따라 사용되는 라인 메모리의 수도 적어진다. 따라서 왜곡의 정도를 사전에 검출하여 왜곡을 보정하기 위해 필요한 라인 메모리의 수를 파악함으로써, SRAM 제어부(122)에 의한SRAM(123)의 효과적인 동작 제어가 가능해진다.

도 5는, 화상의 영역에 따라 왜곡의 정도가 다른 현상을 나타낸 도면이다. 화상의 네 귀퉁이에서는 왜곡이 강하게 발생하지만, 화상의 중앙부에서는 왜곡이 거의 발생하지 않는다. 따라서 화상의 네 귀퉁이 부분에 대해 왜곡 보정 처리를 할 때에는 많은 라인 메모리를 필요로 하지만, 화상의 중앙 부분에 대해 왜곡 보정 처리를 할 때에는 라인 메모리는 상대적으로 적게 필요하다. 따라서 화상을 예컨대 종방향으로 여러 개의 영역으로 분할하고 왜곡이 많이 발생하는 영역과 적게 발생하는 영역으로 나누어 화상의 왜곡 보정 처리를 실행함으로써 화상의 왜곡 보정 처리를 하는 부분에 맞는 SRAM 제어부(122)에 의한 SRAM(123)의 효과적인 동작 제어가 가능해진다.

상술한 것처럼 SRAM(123)의 효과적인 동작 제어를 위해서는, 왜곡의 최대 라인과 최소 라인의 정보를 SRAM 제어부(122)에 전달할 필요가 있다. 왜곡의 최대 라인과 최소 라인을 SRAM 제어부(122)에 전달하는 방법으로, 예를 들면 레지스터 설정으로서 처리 대상의 블럭마다 CPU(104)에서 설정하는 방법, SDRAM(120)에 왜곡의 최대 라인과 최소 라인의 정보를 화상 데이터와 함께 기입해 놓고 왜곡 보정 처리시에 독출하는 방법, 설정된 왜곡량에 따라 연산하는 수단을 별도로 설치하는 방법 등을 생각할 수 있다. 본 실시예에서는 가장 효율적인 방법으로서, SDRAM(120)에 왜곡의 최대 라인과 최소 라인의 정보를 화상 데이터와 함께 기입해 놓고 왜곡 보정 처리시에 독출하는 방법에 대해서 설명하기로 한다.

왜곡된 라인의 왜곡의 최대 라인 및 최소 라인의 정보를 화상 데이터와 함께 SDRAM(120)에 기입해 놓음으로써, 왜곡 보정 처리의 대상이 되는 라인마다 이러한 왜곡의 최대 라인과 최소 라인의 정보를 저장하여 독출함으로써, 라인마다 왜곡 보정을 할 때의 링을 변경할 수 있다.

도 6은, SRAM 제어부(122)의 구성에 대해서 도시한 설명도이다. 도 6에 도시한 것처럼, SRAM 제어부(122)는 사용 라인수 판정부(131), 클럭 제어 신호 생성부(132), 및 메모리 카운터(133)를 포함할 수 있다.

사용 라인수 판정부(131)는 왜곡을 보정하는 대상의 라인 왜곡의 최소 라인과 최대 라인의 정보로 사용할 라인 메모리의 수를 판정한다. 예를 들면 바이리니어 필터의 링의 수직 방향 라인의 수가 1이고, 왜곡을 보정하는 대상의 라인 왜곡의 최대 라인에서 최소 라인을 빼고 링의 수직 방향 라인의 수를 더한 값이 24이면, 해당 라인의 왜곡을 보정하기 위해 24개의 라인 메모리를 사용할 필요가 있다. 바꿔 말하면, 필요한 라인 메모리 이외의 라인 메모리는 동작을 정지시켜도 문제가 없으며 불필요한 라인 메모리의 동작을 정지시킴으로써 소비전력을 줄일 수 있다. 사용 라인수 판정부(131)에 의해 판정한, 왜곡 보정에 필요한 라인 메모리의 수에 관한 정보는 클럭 제어 신호 생성부(132)에 보내진다.

클럭 제어 신호 생성부(132)는 사용 라인수 판정부(131)가 판정한, 왜곡 보정에 필요한 라인 메모리의 수에 관한 정보에 기초하여, SRAM(123)에 탑재되어 있는 라인 메모리에 공급하는 클럭을 제어하는 클럭 제어 신호를 생성한다. 예를 들면, 상술한 것처럼 왜곡을 보정하기 위해 24개의 라인 메모리를 사용할 필요가 있다고 사용 라인수 판정부(131)가 판정한 경우에는, 24개 분의 라인 메모리에 대해서만 클럭을 공급하기 위한 클럭 제어 신호를 생성한다.

메모리 카운터(133)는 CPU(104)로부터의 타이밍 신호에 기초하여 카운터의 값을 변화시키는 것이다.

이와 같이 SRAM 제어부(122)를 구성함으로써 SRAM 제어부(122)는 왜곡 보정 처리에 사용하는 라인의 최대값과 최소값을 내부에서 1 라인분씩 유지할 수 있다. 그리고 현재 처리하려고 하는 라인의 하나 전 라인 왜곡의 최대값 및 최소값과, 현재 처리하려고 하는 라인 왜곡의 최대값과 최소값을 비교함으로써 SRAM(123) 내부의 라인 메모리의 내용을 포기하는 수와 추가 독출을 하는 수를 결정할 수 있다.

클럭 제어 신호 생성부(132)에 의해 독출 라인이 제어된 SRAM(123)에서 독출된 데이터는 멀티플렉서(MUX)(124)에서 다중화된 후에 왜곡 보정 회로(125)로 보내져 왜곡 보정 회로(125)에서의 왜곡 보정 처리에 사용된다.

이상, 도 6을 사용하여 SRAM 제어부(122)의 구성에 대해서 설명하였다. 이와 같이 SRAM 제어부(122)를 구성함으로써 왜곡량에 따라 결정된 수의 라인 메모리만을 동작시킬 수 있어, 디지털 촬영 장치(100)에서 왜곡 보정 처리를 실행할 때의 소비전력을 줄일 수 있다. 다음으로, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 동작에 대해서 설명하기로 한다.

도 7은, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 동작에 대해서 도시한 흐름도이다. 이하, 도 7을 사용하여 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 동작에 대해서 설명하기로 한다.

우선, 왜곡 보정 처리부(113)는 SDRAM(120)에 저장되어 있는 화상 데이터를, 횡방향에서 직사각형으로 이루어진 여러 개의 블럭으로 분할하여 최초의 블럭을 SDRAM(120)로부터 리드한다(단계S101). 여기에서 왜곡 보정 처리부(113)에 의한, 화상 데이터에 대한 왜곡 보정 처리는 어느 블럭부터 시작해도 상관 없지만, 본 실시예에서는 왜곡 보정 처리부(113)는 가장 왼쪽 블럭부터 오른쪽 블럭으로 순서대로 왜곡 보정 처리를 실행하는 것으로 설명한다.

왜곡 보정 처리부(113)에서 최초의 블럭에 대한 왜곡 보정 처리를 실행할 때에는 왜곡 보정 처리부(113)는 최초로 선두 라인의 왜곡량의 최대값 및 최소값을 취득한다(단계S102). 선두 라인의 왜곡량의 최대값 및 최소값은 DMA(121)가 취득한다.

상기 단계S102에서 DMA(121)가 선두 라인의 왜곡량의 최대값 및 최소값을 취득하면, 사용 라인수 판정부(131)는 취득한 선두 라인의 왜곡량의 최대값 및 최소값에 기초하여 사용하는 라인 메모리의 라인수를 판정한다(단계S103).

상기 단계S103에서 사용 라인수 판정부(131)가 사용하는 라인 메모리의 라인수를 판정하면, 클럭 제어 신호 생성부(132)는 상기 라인수 정보에 기초하여 SRAM(123)에 공급하는 클럭을 제어하는 클럭 제어 신호를 생성한다(단계S104).

상기 단계S104에서 클럭 제어 신호 생성부(132)가 SRAM(123)에 공급하는 클럭을 제어하는 클럭 제어 신호를 생성하면, 라인 카운터(133)는 신규 리드 라인수와 데이터 파기 라인수를 결정한다(단계S105).

도 8 및 도 9는, 신규 리드 라인수와 데이터 파기 라인수의 결정 수법에 대해서 도시한 설명도이다. 도 8은, 현재의 왜곡 보정 처리 대상 라인의 왜곡량의 최대값과 최소값 및 하나 전 라인의 왜곡량의 최대값과 최소값으로부터 신규 리드 라인수와 데이터 파기 라인수를 결정하는 상태를 도시한 것이다. 즉, 하나 전 라인의 왜곡량의 최대값과 최소값을 각각 1 감산하고 현재의 왜곡 보정 처리 대상 라인의 왜곡량의 최대값과 최소값에서 각각 뺀 것을 신규 리드 라인수 및 데이터 파기 라인수로서 결정하는 것이다.

도 9는, 위에서 N번째 라인에 대한 왜곡 보정 처리에서 사용하는 라인 메모리와, 위에서 N+1번째 라인에 대한 왜곡 보정 처리에서 사용하는 라인 메모리의 상태를 도시한 것이다. 신규 리드 라인수와 데이터 파기 라인수의 연산 결과, 신규 리드 라인수A가 2, 데이터 파기 라인수B가 1인 경우에는 N번째 라인에 대한 왜곡 보정 처리에서 사용한 라인 메모리 중 도 9의 가장 위에서 사용한 라인 메모리에 대한 클럭의 공급을 정지함과 동시에, 가장 아래에서 사용한 라인 메모리 아래의 2개의 라인 메모리에 클럭을 공급한다.

이와 같이 SRAM 제어부(122)가 라인 메모리에 대한 클럭의 공급을 제어함으로써, SRAM 제어부(122)로부터 왜곡 보정 처리에 필요한 라인 메모리에 대해서만 클럭이 공급되기 때문에, 모든 라인 메모리에 대해 클럭을 공급하고 모든 라인 메모리를 동작시켜 왜곡 보정 처리를 실행하는 경우와 비교하여 소비전력을 감소시킬 수 있다. 또한 왜곡을 보정하는 라인마다 새로 리드하는 라인과 리드를 포기하는 라인을 연산하여 구함으로써, 왜곡 보정 처리를 실행할 때의 라인 메모리에 공급하는 클럭의 제어를 간단화할 수 있다.

상기 단계S105에서 라인 카운터(133)가 신규 리드 라인수와 데이터 파기 라인수를 결정하면, SRAM(123)에 클럭을 공급하여 필요한 수의 라인 메모리만을 동작시킨 후, 왜곡 보정 회로(125)가 라인 메모리에서 독출한 데이터를 사용하여 보정 대상 라인에 대한 왜곡 보정 처리를 실행한다(단계S106). 왜곡 보정 회로(125)에서의 왜곡 보정 처리는, 상술한 것처럼 바이리니어 필터를 사용한다. 여기에서는 왜곡 보정 회로(125)에서의 왜곡 보정 처리에 관한 상세한 설명은 생략한다.

상기 단계S106에서 보정 회로(125)가 보정 대상 라인에 대한 왜곡 보정 처리를 실행하면, 이것이 최종 라인에 대한 왜곡 보정 처리인지 여부를 판정한다(단계S107). 최종 라인에 대한 왜곡 보정 처리가 아니면 단계S102로 되돌아가 다음 라인의 왜곡량의 최대값 및 최소값을 취득하는 처리를 실행한다. 한편, 최종 라인에 대한 왜곡 보정 처리인 경우에는 계속해서 보정 회로(125)는 이것이 최후의 블럭에 대한 왜곡 보정 처리인지 여부를 판정한다(단계S108). 최후의 블럭에 대한 왜곡 보정 처리가 아닌 경우에는 단계S101로 되돌아가 보정 회로(125)는 다음 블럭에 대한 왜곡 보정 처리를 개시한다. 한편, 최후의 블럭에 대한 왜곡 보정 처리인 경우에는 이 화상 데이터에 대한 왜곡 보정 처리가 종료된다.

이상, 본 발명의 일 실시예에 따른 왜곡 보정 처리부(113)의 동작에 대해서 설명하였다.

이상 설명한 것처럼, 본 발명의 일 실시예에 따른 디지털 촬영 장치(100)에 의하면, 화상 데이터의 왜곡을 보정할 때에 왜곡의 최대값 및 최소값을 취득하고 왜곡량에 따라SRAM(123)에 공급하는 클럭을 제어함으로써, 왜곡 보정 처리에 필요한 만큼의 라인 메모리만을 동작시킨다. 이로써 왜곡 보정 처리에 필요한 SRAM(123)의 동작을 제어함으로써 소비전력을 줄일 수 있게 된다. 특히 디지털 촬영 장치(100)에 내장된 왜곡 보정 처리 기능을 가진 화상 처리 회로에서 SRAM의 구성을 변경할 수 없는 경우에도 효과적으로 소비전력을 줄일 수 있게 된다.

이상, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명하였으나, 본 발명은 상기 예로 한정되지 않는다. 본 발명이 속한 기술분야에서 통상의 지식을 가진 자라면, 특허청구범위에 기재된 기술적 사상의 범주 내에서 각종 변경예 또는 수정예를 생각해낼 수 있는 것은 명백하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.

예를 들면, 상기 실시예에서는 화상 처리 장치의 일례로서 디지털 촬영 장치(100)를 들어 설명하였으나, 본 발명은 상기 예로 한정되지 않는다. 본 발명은 디지털 촬영 장치 이외의 장치, 예를 들면 디지털 비디오 카메라, 은염 카메라 기타 촬상 장치나 촬상된 화상 데이터의 왜곡을 보정하기 위한 정보처리 장치에서도 적용 가능하다.

또 예를 들면, 상기 실시예에서는 왜곡 보정 처리를 예로 들어 SRAM의 소비전력을 줄이는 예에 대해서 설명하였으나, 본 발명은 상기 예로 한정되지 않는다. 예를 들면, 동일하게 여러 개의 라인 메모리로 이루어진 SRAM을 사용하여 색수차 보정을 실행할 경우에는, 녹색에 대해 적색이나 청색의 수차가 큰 부분에서는 색수차를 보정하기 위해 많은 SRAM이 필요한데, 수차가 별로 크지 않은 부분에서는 SRAM의 수는 적어도 된다. 따라서 수차가 크지 않고 SRAM을 별로 사용하지 않아도 되는 경우에는 수차량을 검출하여 색수차를 보정하기 위해 필요한 라인 메모리의 수를 검출하고, 필요한 라인 메모리만 동작시키도록 SRAM에 공급하는 클럭을 제어하여 화상 처리 장치의 소비전력을 줄이도록 할 수 있다.

한편, 본 발명은 컴퓨터 판독가능 매체에 컴퓨터가 판독 가능한 코드를 저장하여 구현하는 것이 가능하다. 상기 컴퓨터 판독가능 매체는 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다.

상기 컴퓨터가 판독 가능한 코드는, 상기 컴퓨터 판독가능 매체로부터 CPU/DSP(170)에 의하여 독출되어 실행될 때, 본 발명에 따른 화상 처리 방법을 구현하는 단계들을 수행하도록 구성된다. 상기 컴퓨터가 판독 가능한 코드는 다양한 프로그래밍 언어들로 구현될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 통상의 기술자들에 의하여 용이하게 프로그래밍될 수 있다.

컴퓨터 판독가능 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 반송파(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터 판독가능 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다.

이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.

100 디지털 촬영 장치
102 렌즈부
104 CPU
105 ROM
106 멀티플렉서(MUX)
108 색수차 보정부
110 현상부
112 화상 압축부
113 왜곡 보정 처리부
114 메모리 카드
116 표시부
118 SDRAM I/F
120 SDRAM
121,126 DMA
122 SRAM 제어부
123 SRAM
125 왜곡 보정 회로
131 사용 라인수 판정부
132 클럭 제어 신호 생성부
133 메모리 카운터

Claims

복수의 라인 메모리들을 구비하고, 상기 복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하는 화상 보정부;
상기 화상 보정부에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출부; 및
상기 라인 메모리수 검출부에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정부에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정부에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어부를 포함한 것을 특징으로 하는 화상 처리 장치.
제1항에 있어서, 상기 라인 메모리 제어부는, 상기 라인 메모리에 대한 클럭의 공급 제어를, 상기 화상 데이터 중의 보정 대상의 라인에 대한 처리가 완료될 때마다 수행하는 것을 특징으로 하는 화상 처리 장치.
제1항에 있어서, 상기 화상 보정부는 화상의 왜곡을 보정하는 왜곡 보정 처리를 실행하는 것을 특징으로 하는 화상 처리 장치.
제3항에 있어서, 상기 라인 메모리수 검출부는 화상의 왜곡량 정보를 사용하여 상기 라인 메모리의 수를 라인 단위로 검출하는 것을 특징으로 하는 화상 처리 장치.
제1항에 있어서, 상기 화상 보정부는 화상의 색수차를 보정하는 색수차 보정 처리를 수행하는 것을 특징으로 하는 화상 처리 장치.
제1항에 있어서,
상기 화상 처리 장치는, 상기 화상 보정부에서 보정되는 화상 데이터, 및 화상 데이터에 대한 보정 처리 대상이 되는 각각의 처리 대상 라인의 보정량의 최대값 및 최소값이 저장되는 화상 데이터 저장부를 더 구비하고,
상기 라인 메모리 검출부는 상기 화상 데이터 저장부에 저장되는 상기 최대값 및 최소값에 기초하여 상기 화상 보정부에서의 보정 처리시에 필요한 상기 라인 메모리의 수를 라인 단위로 검출하는 화상 처리 장치.
복수의 라인 메모리에 화상 데이터를 1라인씩 유지하여 화상 데이터에 대한 보정 처리를 수행하는 화상 보정 단계;
상기 화상 보정 단계에서의 보정 처리시에 필요한 라인 메모리의 수를 라인 단위로 검출하는 라인 메모리수 검출 단계; 및
상기 라인 메모리수 검출 단계에서 검출한 상기 라인 메모리의 수에 기초하여, 라인 단위로 상기 화상 보정 단계에서의 보정 처리에 사용되는 상기 라인 메모리에 대해서만 클럭을 공급하고, 상기 화상 보정 단계에서의 보정 처리에 사용되지 않는 상기 라인 메모리에 대해서는 클럭의 공급을 정지하는 라인 메모리 제어 단계를 포함한 것을 특징으로 하는 화상 처리 방법.
제7항에 있어서, 상기 화상 보정 단계는 화상의 왜곡을 보정하는 왜곡 보정 처리를 실행하는 것을 특징으로 하는 화상 처리 방법.
제8항에 있어서,
상기 화상 처리 방법은, 상기 화상 보정 단계의 보정 대상이 되는 화상을 분할하는 화상 분할 단계를 더 포함하고,
상기 화상 보정 단계는 상기 분할된 화상을 처리하는 것을 특징으로 하는 화상 처리 방법.
제7항에 있어서, 상기 화상 보정 단계는 화상의 색수차를 보정하는 색수차 보정 처리를 수행하는 것을 특징으로 하는 화상 처리 방법.