JP2004138861A - フォトマスク、及び露光方法 - Google Patents
フォトマスク、及び露光方法 Download PDFInfo
- Publication number
- JP2004138861A JP2004138861A JP2002304002A JP2002304002A JP2004138861A JP 2004138861 A JP2004138861 A JP 2004138861A JP 2002304002 A JP2002304002 A JP 2002304002A JP 2002304002 A JP2002304002 A JP 2002304002A JP 2004138861 A JP2004138861 A JP 2004138861A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pattern
- mask
- area
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【目的】チップの試作、量産を同一のフォトマスクで行うと共に、露光エリアを最大限に利用して露光を行う。
【構成】マルチチップマスク１２には、複数のチップパターンＡが露光装置１０の最大露光エリアに形成され、その周囲にチップパターンＢ、Ｃ、Ｄ、Ｅが形成されている。このため、異なる種類のチップパターンを一度でウエハ２０に露光することができる。また、チップパターンＡのみを露光エリアを最大限に利用して露光することができる。
【選択図】 図１
【構成】マルチチップマスク１２には、複数のチップパターンＡが露光装置１０の最大露光エリアに形成され、その周囲にチップパターンＢ、Ｃ、Ｄ、Ｅが形成されている。このため、異なる種類のチップパターンを一度でウエハ２０に露光することができる。また、チップパターンＡのみを露光エリアを最大限に利用して露光することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエハにチップパターンを露光するためのフォトマスク、及び露光方法に関する。
【０００２】
【従来の技術】
チップを量産する前には、必ずチップを試作し、試作品のチップの評価を行う。チップを試作するためには、試作品のチップに対応するチップパターンが形成されたレチクルマスク（フォトマスクの一態様）を製作する必要がある。
【０００３】
従来は、試作用のレチクルマスクとして、図１５（ａ）に示すように、同一種類のチップパターンＡのみが形成されたレチクルマスク１００、図１５（ｂ）に示すように、複数種類のチップパターンＡ、Ｂ、Ｃが同じ比率で形成されたレチクルマスク（マルチチップマスク）１０２等が使用されてきた。
【０００４】
レチクルマスク１００は、問題がなければ、試作用をそのまま量産用として使用できるという利点がある。しかし、チップパターンＡに問題が見つかると、チップパターンＡに替わるチップパターンを試作するためのレチクルマスクを再度設計し、製造しなければならないので、量産に移行するまでに時間がかかってしまう。また、マルチチップマスク１０２は、量産で露光装置の露光エリアを最大限に利用するためには、量産用に再度マスクを設計し、製造することが必要となるので、コストアップになるという問題があった。
【０００５】
また、図１６に示すように、複数（図１６では４種類）のパターンの異なるチップが形成されたマルチチップマスク１０４の得たいチップのみを投影レンズ１０６を使用してウエハ１０８に露光するという方法（例えば、特許文献１、２参照）、マルチチップマスクの得たいチップ以外の露光エリアを遮光し、得たいチップのみをウエハに露光するという方法も考案されている。
【０００６】
しかしながら、これらの方法は、露光エリアを最大限に利用できないので、ウエハ処理時間が増大するという問題があった。
【０００７】
【特許文献１】
特開平１１−３０５４１８号公報
【特許文献２】
特開平０６−０２０９１１号公報
【０００８】
【発明が解決しようとする課題】
本発明は上記事実を考慮してなされたものであり、試作、量産を同一のフォトマスクで行うと共に露光エリアを最大限に利用して露光を行うことを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載のフォトマスクは、露光装置の最大露光エリアに同一の第１チップパターンが複数形成されたメインマスクパターンと、前記メインマスクパターンに隣接して第１チップパターンとは異なる第２チップパターンが形成されたサブマスクパターンと、を有することを特徴とする。
【００１０】
請求項１に記載のフォトマスクでは、露光装置の最大露光エリアとなるメインマスクパターンに、同一の第１チップパターンが複数形成され、メインマスクパターンに隣接して設けられたサブマスクパターンに、第１チップパターンとは異なる第２チップパターンが形成されている。
【００１１】
このため、第１チップパターンと第２チップパターンを一度でウエハに露光でき、一緒に評価できる。さらに、同一の第１チップパターンのみを露光する場合、露光装置の最大露光エリアを露光することができるので、露光エリアを無駄にすることがなく、ウエハ処理時間を短縮することができる。
【００１２】
請求項２に記載のフォトマスクは、前記メインマスクパターンは、量産用のマスクであることを特徴とする。
【００１３】
請求項２に記載のフォトマスクでは、チップの試作で第１チップパターンを評価して量産の仕様を満足していれば、量産用にフォトマスクを再設計、再製作する必要がないので、チップの開発期間の短縮、フォトマスクのコストダウンが可能となる。
【００１４】
請求項３に記載のフォトマスクは、請求項１又は２に記載のフォトマスクであって、前記メインマスクパターンが中央に設けられ、前記サブマスクパターンが前記メインマスクパターンの周囲に設けられたことを特徴とする。
【００１５】
請求項３に記載のフォトマスクでは、メインマスクパターンが中央に設けられ、サブマスクパターンがメインマスクパターンの周囲に設けられている。例えば、サブマスクパターンの面積がメインマスクパターンと同等の場合、メインマスクパターンに隣接したある１箇所のエリアに集中してサブマスクパターンを設けると、横長のマスクとなり、上下に無駄な領域が生じる。しかし、サブマスクパターンをメインマスクパターンの周囲に分散して設けることによって、フォトマスクの面積を有効に利用でき無駄な領域も生じない。従って、フォトマスクの１枚当りのコストが下がる。
【００１６】
請求項４に記載の露光方法は、ウエハに請求項１乃至３の何れかに記載のフォトマスクを用いて、チップパターンを露光する露光方法において、露光装置の最大露光エリアを前記メインマスクパターンの一部と前記サブマスクパターンに合わせて前記第１チップパターンと前記第２チップパターンを同時に前記ウエハに露光する第１工程と、前記露光装置の最大露光エリアを前記メインマスクパターンのみに合わせて前記第１チップパターンのみを前記ウエハに露光する第２工程と、を有することを特徴とする。
【００１７】
請求項４に記載の露光方法では、第１工程で、露光装置の最大露光エリアをメインマスクパターンの一部とサブマスクパターンに合わせて第１チップパターンと第２チップパターンを同時にウエハに露光する。第２工程で、露光装置の最大露光エリアをメインマスクパターンのみに合わせて第１チップパターンのみをウエハに露光する。
【００１８】
これによって、第１工程では、第１チップパターンと第２チップパターンという異なる種類のチップパターンを評価することができる。そして、第１チップパターンに問題が無ければ、第２工程では、露光装置の露光エリアを無駄にすることなく第１チップパターンのみをウエハに露光することができる。これによって、ウエハ処理時間が短縮される。
【００１９】
また、第１チップパターンに問題が無ければ、第１工程から第２工程に移行するにあたって、フォトマスクの再設計、再製作を要しないので、開発期間の短縮、フォトマスクのコストダウンが可能となる。
【００２０】
そして、第１工程で第１チップパターンに問題があり、サブマスクパターンの第２チップパターンに問題がなければ、直ちに第２チップパターンが露光装置の最大露光エリアに形成されたフォトマスクの設計、製造を行えばよい。このため、メインマスクパターンのみをフォトマスクに形成した場合と比して、チップの開発期間が短縮される。
【００２１】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施の形態を説明する。
【００２２】
図１に示すように、露光装置１０では、レチクルマスク（フォトマスクの一態様）に複数種類のチップパターンが縦横に多数形成されたマルチチップマスク１２が、レチクルステージ１４上にセットされている。レチクルステージ１４の下方には、投影レンズ１６、ウエハステージ１８が設けられている。このウエハステージ１８上にウエハ２０がセットされている。
【００２３】
この露光装置１０では、マルチチップマスク１２の最大露光エリア（図中、網掛けで図示）に光を入射させ、チップパターンを露光する。チップパターンの露光像は、投影レンズ１６で縮小されウエハ２０に転写される。
【００２４】
この際、レチクルステージ１４を図中Ａ方向、Ｂ方向に移動させて光の入射領域を変えると共に、ウエハステージ１８を図中Ｃ方向、Ｄ方向に移動させることによって、複数種類のチップパターンがウエハ２０の所定位置に転写される。
【００２５】
図２に示すように、マルチチップマスク１２には、５種類のチップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅが形成されている。マルチチップマスク１２の中央には、縦横に３個ずつ合計９個のチップパターンＡが配置されている。この９個のチップパターンＡが配置されたメインマスクパターンであるところのエリア２２（太線で図示）は、露光装置１０の最大露光エリアとなっている。
【００２６】
そして、エリア２２の周囲のサブサブマスクパターンであるところのエリア２４には、エリア２２の左側に３個のチップパターンＢが縦列して配置され、エリア２２の上側に３個のチップパターンＣが横列して配置されている。また、エリア２２の右側に３個のチップパターンＤが縦列して配置され、エリア２２の下側には３個のチップパターンＥが横列して配置されている。
【００２７】
例えば、エリア２４をエリア２２に隣接したある１箇所に集中して設けてしまうと、チップパターンが配置されたエリアが横長になってしまい、マスクの上下に無駄な領域ができてしまう。しかし、エリア２４をエリア２２の周囲に分散して形成することによって、マルチチップマスク１２の面積を有効に利用でき、無駄な領域も生じない。従って、マルチチップマスク１２の１枚当りのコストを下げることができる。
【００２８】
ここで、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅは、全て広帯域型のオペアンプ回路であり、これらの構成を図３〜７を参照して説明する。
【００２９】
図３に示すように、チップパターンＡは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１を含み、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３０】
このチップパターンＡには、抵抗Ｒ２１が含まれているが、抵抗Ｒ２１の一端がオープンになっている。このため、抵抗Ｒ２１は回路動作に実質的に寄与していない。
【００３１】
図４に示すように、チップパターンＢは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２を含み、チップパターンＡにキャパシタＣ２が増設された構成（図中点線で囲まれた部分）になっている。チップパターンＡと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３２】
図５に示すように、チップパターンＣは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２、Ｃ３を含み、チップパターンＢにキャパシタＣ３が増設された構成（図中点線で囲まれた部分）になっている。そして、チップパターンＡ、Ｂと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３３】
図６に示すように、チップパターンＤは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１を含み、チップパターンＡとは、図中点線で囲まれた部分の構成が相違する。チップパターンＤは、抵抗Ｒ２１の両端部が他の素子に接続されているので、抵抗２１は回路動作に寄与している。しかし、チップパターンＡ、Ｂ、Ｃと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３４】
図７に示すように、チップパターンＥは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２を含み、チップパターンＤにキャパシタＣ２が増設された構成（図中点線で囲まれた部分）になっている。
【００３５】
以上、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅは、図３〜７中の点線で囲まれた部分のパターン構成が異なるが、同一機能を有し、このチップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅの中から量産に適した電気的特性を示すチップパターンを選択することとなる。
【００３６】
次に、図８のフローチャートを参照して、チップの製造工程について説明する。
【００３７】
まず、ステップ２００に進んで量産するチップの仕様値を設定する。次に、ステップ２０２に進んで量産するチップをチップパターンＡに対応するチップＡと推定する。このチップＡは、本フローが開始される以前に評価され電気的特性が確認されており、その評価時の電気的特性がステップ２００で設定された仕様値を満足する。
【００３８】
次に、ステップ２０４に進んでチップパターンＢ、Ｃ、Ｄ、Ｅのデバイス設計を行う。ここでは、コンピュータ、設計用ソフトウェアを使用してチップパターンＡと同一機能を有し、ステップ２００で設定された仕様値を満足するようなチップパターンＢ、Ｃ、Ｄ、Ｅを設計する。
【００３９】
次に、ステップ２０６に進んでチップパターンＡと、ステップ２０４で設計されたチップパターンＢ、Ｃ、Ｄ、Ｅを図２に示すように配置したマルチチップマスク１２のマスクデータの作成を行う。
【００４０】
次に、ステップ２０８に進んでマルチチップマスク１２の製造を行う。まず、ステップ２０６で作成されたマスクデータがマスク描画装置のデータ制御部（図示省略）に転送されてくる。そして、レジスト付マスクブランク（図示省略）をマスク描画装置にセットし、レジスト付マスクブランクのレジストにパターン描画データを露光描画する。その後、パターン現像工程等を経てパターンが形成され、パターン検査工程、パターン修正工程等を経てマルチチップマスク１２の製造が終了する。
【００４１】
次に、ステップ２１０に進んで、ウエハ２０の処理を行う。まず、図１に示すように、マルチチップマスク１２を図中Ａ方向及びＢ方向に移動させて露光装置１０の最大露光エリアに、図９（ａ）に示すマルチチップマスク１２の３個のチップパターンＢを左端部に含み、その右側に６個のチップパターンＡを含むエリア２６（図中太線で図示）を合わせる。
【００４２】
そして、図１に示すように、ウエハステージ１８を図中Ｃ方向及びＤ方向に移動させて露光装置１０の露光領域を、図９（ｂ）に示すウエハ２０の左上部のウエハ領域２８に合わせる。そして、エリア２６を露光することによって、チップパターンＡ、Ｂの露光像がウエハ領域２８に転写される。
【００４３】
次に、図１０（ａ）に示すように、マルチチップマスク１２の３個のチップパターンＣを上端部に含み、その下側に６個のチップパターンＡを含むエリア３０を、図１０（ｂ）に示すウエハ領域２８の右隣であるウエハ領域３２に、即ち、ウエハ２０の転写領域を反時計回りにシフトして露光する。
【００４４】
同様にして、図１１（ａ）に示すチップパターンＤ、Ａを含むエリア３４を、図１１（ｂ）に示すウエハ領域３２から反時計回りにシフトされたウエハ領域３６に露光し、図１２（ａ）に示すチップパターンＥ、Ａを含むエリア３８を、図１２（ｂ）に示すウエハ領域３６から反時計回りにシフトされたウエハ領域４０に露光する。
【００４５】
チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅの露光が完了しウエハ２０の検査が終了すると、ステップ２１２に進んで、試作チップの組立、封止処理を行う。ここでは、バックグラインディング工程、ダイシング工程等の種々の工程を経て、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅにそれぞれ対応する試作品チップＡ、Ｂ、Ｃ、Ｄ、Ｅが完成する。
【００４６】
ここで、図１２（ｂ）に示すように、チップＡは、他のチップよりも多数製作される。これによって、試作品チップＡを製作する期間を短縮できるので、試作品チップＡの納期を確保できる。
【００４７】
そして、ステップ２１４に進んで、試作品チップＡ、Ｂ、Ｃ、Ｄ、Ｅの評価、判定を行う。ここで、チップＡがステップ２００で設定された量産チップの仕様値を満足すれば、チップＡを量産するという判定がされ、ステップ２１６に進んでチップＡの量産が行われる。
【００４８】
ここで、図２に示すように、試作時に用いられたマルチチップマスク１２のチップパターンＡが形成されたエリア２２は、露光装置１０の最大露光エリアと同じ広さとなっている。このため、マルチチップマスク１２を量産でそのまま使用し、エリア２２を露光することによって、露光装置１０の露光領域を無駄にすることなく、チップパターンＡをウエハ２０に転写していくことができる。
【００４９】
また、レチクルマスクを量産用に再設計、再製作する必要がないので、試作ステージから量産ステージへの移行を短期間で行うことができる。また、レチクルマスクの再製作にかかる費用を削減できる。
【００５０】
また、ステップ２１４でチップパターンＡの判定がＯＫであった場合は、チップＡの量産とは別に、ステップ２１８でチップＢ、Ｃ、Ｄ、Ｅの評価データを記録する。このデータは、次期の開発に役立てられる。
【００５１】
これに対して、ステップ２１４で判定がＮＧであった場合は、評価を行ったチップＢ、Ｃ、Ｄ、Ｅの中からチップＡに替わって量産するチップを絞り込む。ここで、チップＢ、Ｃ、Ｄ、Ｅの中で、電気的特性が仕様値を満足し、且つ量産に最も適するチップをチップＢとする。
【００５２】
そして、図１３の製造フローに示すように、ステップ２２２に進んで図１４に示すチップＢのレチクルマスク５０を設計する。ここでは、チップＢに対応するチップパターンＢのみを露光装置１０の最大露光エリアに形成する。そして、ステップ２２４でレチクルマスク５０を製造し、ステップ２２６に進んでウエハ処理を行う。ここでは、チップパターンＢのみをウエハ５２に露光する。
【００５３】
そして、ステップ２２８に進んで、組立・封止処理を行い、試作品のチップＢを製作し、ステップ２３０で、チップＢの評価、判定を行う。チップＢの電気的特性が、量産チップの仕様値を満足すれば、チップＢを量産するという判定がされ、ステップ２３２に進んでチップＢの量産が行われる。
【００５４】
以上、チップＢの製造フローを説明したが、チップＡのＮＧ判定の後、直ちにチップＡに替えるためのチップＢ、Ｃ、Ｄ、Ｅを評価することになっている。これは、チップＡの試作時に使用されたマルチチップマスク１２にチップパターンＢ、Ｃ、Ｄ、Ｅが形成されていることによる。これによって、チップＡのＮＧ判定からチップＢの量産開始までの期間が短縮されている。
【００５５】
なお、本実施形態では、チップパターンＢ、Ｃ、Ｄ、Ｅを全てチップパターンＡと同一機能を有し、量産チップに対応するチップパターンを５種類の中から選択するという例を取って説明したが、これに限らず、チップパターンＢ、Ｃ、Ｄ、Ｅの何れかをチップパターンＡとは全く機能が異なるチップパターンとしてもよい。
【００５６】
この場合、評価したい新規回路を同一のマルチチップマスクに形成して試作、評価することによって、次期のチップ開発の期間を短縮することができる。また、ここで評価したことによって、本実施形態のチップパターンＡのように、量産チップに対応するチップパターンとして推定することができる。
【００５７】
【発明の効果】
本発明は上記構成としたので、試作、量産を同一のフォトマスクで行うことができると共に、露光装置の露光エリアを最大限に利用することができる。
【図面の簡単な説明】
【図１】本実施形態に係る露光装置を示す斜視図である
【図２】本実施形態に係るマルチチップマスクを示す図である
【図３】本実施形態に係るマルチチップマスクに形成されたチップパターンＡの構成を示す回路図である。
【図４】本実施形態に係るマルチチップマスクに形成されたチップパターンＢの構成を示す回路図である。
【図５】本実施形態に係るマルチチップマスクに形成されたチップパターンＣの構成を示す回路図である。
【図６】本実施形態に係るマルチチップマスクに形成されたチップパターンＤの構成を示す回路図である。
【図７】本実施形態に係るマルチチップマスクに形成されたチップパターンＥの構成を示す回路図である。
【図８】本実施形態に係るマルチチップマスクを用いて製造されるチップＡの製造フローを示すフローチャートである。
【図９】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１０】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１１】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１２】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１３】本実施形態に係るマルチチップマスクを用いて製造されるチップＢの製造フローを示すフローチャートである。
【図１４】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１５】（ａ）従来例に係るフォトマスクを示す図である。
（ｂ）従来例に係るフォトマスクを示す図である。
【図１６】従来例に係る露光装置を示す斜視図である。
【符号の説明】
１０ 露光装置
１２ マルチチップマスク（フォトマスク）
２０ ウエハ
２２ エリア（メインマスクパターン）
２４ エリア（サブマスクパターン）
【発明の属する技術分野】
本発明は、ウエハにチップパターンを露光するためのフォトマスク、及び露光方法に関する。
【０００２】
【従来の技術】
チップを量産する前には、必ずチップを試作し、試作品のチップの評価を行う。チップを試作するためには、試作品のチップに対応するチップパターンが形成されたレチクルマスク（フォトマスクの一態様）を製作する必要がある。
【０００３】
従来は、試作用のレチクルマスクとして、図１５（ａ）に示すように、同一種類のチップパターンＡのみが形成されたレチクルマスク１００、図１５（ｂ）に示すように、複数種類のチップパターンＡ、Ｂ、Ｃが同じ比率で形成されたレチクルマスク（マルチチップマスク）１０２等が使用されてきた。
【０００４】
レチクルマスク１００は、問題がなければ、試作用をそのまま量産用として使用できるという利点がある。しかし、チップパターンＡに問題が見つかると、チップパターンＡに替わるチップパターンを試作するためのレチクルマスクを再度設計し、製造しなければならないので、量産に移行するまでに時間がかかってしまう。また、マルチチップマスク１０２は、量産で露光装置の露光エリアを最大限に利用するためには、量産用に再度マスクを設計し、製造することが必要となるので、コストアップになるという問題があった。
【０００５】
また、図１６に示すように、複数（図１６では４種類）のパターンの異なるチップが形成されたマルチチップマスク１０４の得たいチップのみを投影レンズ１０６を使用してウエハ１０８に露光するという方法（例えば、特許文献１、２参照）、マルチチップマスクの得たいチップ以外の露光エリアを遮光し、得たいチップのみをウエハに露光するという方法も考案されている。
【０００６】
しかしながら、これらの方法は、露光エリアを最大限に利用できないので、ウエハ処理時間が増大するという問題があった。
【０００７】
【特許文献１】
特開平１１−３０５４１８号公報
【特許文献２】
特開平０６−０２０９１１号公報
【０００８】
【発明が解決しようとする課題】
本発明は上記事実を考慮してなされたものであり、試作、量産を同一のフォトマスクで行うと共に露光エリアを最大限に利用して露光を行うことを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載のフォトマスクは、露光装置の最大露光エリアに同一の第１チップパターンが複数形成されたメインマスクパターンと、前記メインマスクパターンに隣接して第１チップパターンとは異なる第２チップパターンが形成されたサブマスクパターンと、を有することを特徴とする。
【００１０】
請求項１に記載のフォトマスクでは、露光装置の最大露光エリアとなるメインマスクパターンに、同一の第１チップパターンが複数形成され、メインマスクパターンに隣接して設けられたサブマスクパターンに、第１チップパターンとは異なる第２チップパターンが形成されている。
【００１１】
このため、第１チップパターンと第２チップパターンを一度でウエハに露光でき、一緒に評価できる。さらに、同一の第１チップパターンのみを露光する場合、露光装置の最大露光エリアを露光することができるので、露光エリアを無駄にすることがなく、ウエハ処理時間を短縮することができる。
【００１２】
請求項２に記載のフォトマスクは、前記メインマスクパターンは、量産用のマスクであることを特徴とする。
【００１３】
請求項２に記載のフォトマスクでは、チップの試作で第１チップパターンを評価して量産の仕様を満足していれば、量産用にフォトマスクを再設計、再製作する必要がないので、チップの開発期間の短縮、フォトマスクのコストダウンが可能となる。
【００１４】
請求項３に記載のフォトマスクは、請求項１又は２に記載のフォトマスクであって、前記メインマスクパターンが中央に設けられ、前記サブマスクパターンが前記メインマスクパターンの周囲に設けられたことを特徴とする。
【００１５】
請求項３に記載のフォトマスクでは、メインマスクパターンが中央に設けられ、サブマスクパターンがメインマスクパターンの周囲に設けられている。例えば、サブマスクパターンの面積がメインマスクパターンと同等の場合、メインマスクパターンに隣接したある１箇所のエリアに集中してサブマスクパターンを設けると、横長のマスクとなり、上下に無駄な領域が生じる。しかし、サブマスクパターンをメインマスクパターンの周囲に分散して設けることによって、フォトマスクの面積を有効に利用でき無駄な領域も生じない。従って、フォトマスクの１枚当りのコストが下がる。
【００１６】
請求項４に記載の露光方法は、ウエハに請求項１乃至３の何れかに記載のフォトマスクを用いて、チップパターンを露光する露光方法において、露光装置の最大露光エリアを前記メインマスクパターンの一部と前記サブマスクパターンに合わせて前記第１チップパターンと前記第２チップパターンを同時に前記ウエハに露光する第１工程と、前記露光装置の最大露光エリアを前記メインマスクパターンのみに合わせて前記第１チップパターンのみを前記ウエハに露光する第２工程と、を有することを特徴とする。
【００１７】
請求項４に記載の露光方法では、第１工程で、露光装置の最大露光エリアをメインマスクパターンの一部とサブマスクパターンに合わせて第１チップパターンと第２チップパターンを同時にウエハに露光する。第２工程で、露光装置の最大露光エリアをメインマスクパターンのみに合わせて第１チップパターンのみをウエハに露光する。
【００１８】
これによって、第１工程では、第１チップパターンと第２チップパターンという異なる種類のチップパターンを評価することができる。そして、第１チップパターンに問題が無ければ、第２工程では、露光装置の露光エリアを無駄にすることなく第１チップパターンのみをウエハに露光することができる。これによって、ウエハ処理時間が短縮される。
【００１９】
また、第１チップパターンに問題が無ければ、第１工程から第２工程に移行するにあたって、フォトマスクの再設計、再製作を要しないので、開発期間の短縮、フォトマスクのコストダウンが可能となる。
【００２０】
そして、第１工程で第１チップパターンに問題があり、サブマスクパターンの第２チップパターンに問題がなければ、直ちに第２チップパターンが露光装置の最大露光エリアに形成されたフォトマスクの設計、製造を行えばよい。このため、メインマスクパターンのみをフォトマスクに形成した場合と比して、チップの開発期間が短縮される。
【００２１】
【発明の実施の形態】
以下に図面を参照しながら本発明の実施の形態を説明する。
【００２２】
図１に示すように、露光装置１０では、レチクルマスク（フォトマスクの一態様）に複数種類のチップパターンが縦横に多数形成されたマルチチップマスク１２が、レチクルステージ１４上にセットされている。レチクルステージ１４の下方には、投影レンズ１６、ウエハステージ１８が設けられている。このウエハステージ１８上にウエハ２０がセットされている。
【００２３】
この露光装置１０では、マルチチップマスク１２の最大露光エリア（図中、網掛けで図示）に光を入射させ、チップパターンを露光する。チップパターンの露光像は、投影レンズ１６で縮小されウエハ２０に転写される。
【００２４】
この際、レチクルステージ１４を図中Ａ方向、Ｂ方向に移動させて光の入射領域を変えると共に、ウエハステージ１８を図中Ｃ方向、Ｄ方向に移動させることによって、複数種類のチップパターンがウエハ２０の所定位置に転写される。
【００２５】
図２に示すように、マルチチップマスク１２には、５種類のチップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅが形成されている。マルチチップマスク１２の中央には、縦横に３個ずつ合計９個のチップパターンＡが配置されている。この９個のチップパターンＡが配置されたメインマスクパターンであるところのエリア２２（太線で図示）は、露光装置１０の最大露光エリアとなっている。
【００２６】
そして、エリア２２の周囲のサブサブマスクパターンであるところのエリア２４には、エリア２２の左側に３個のチップパターンＢが縦列して配置され、エリア２２の上側に３個のチップパターンＣが横列して配置されている。また、エリア２２の右側に３個のチップパターンＤが縦列して配置され、エリア２２の下側には３個のチップパターンＥが横列して配置されている。
【００２７】
例えば、エリア２４をエリア２２に隣接したある１箇所に集中して設けてしまうと、チップパターンが配置されたエリアが横長になってしまい、マスクの上下に無駄な領域ができてしまう。しかし、エリア２４をエリア２２の周囲に分散して形成することによって、マルチチップマスク１２の面積を有効に利用でき、無駄な領域も生じない。従って、マルチチップマスク１２の１枚当りのコストを下げることができる。
【００２８】
ここで、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅは、全て広帯域型のオペアンプ回路であり、これらの構成を図３〜７を参照して説明する。
【００２９】
図３に示すように、チップパターンＡは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１を含み、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３０】
このチップパターンＡには、抵抗Ｒ２１が含まれているが、抵抗Ｒ２１の一端がオープンになっている。このため、抵抗Ｒ２１は回路動作に実質的に寄与していない。
【００３１】
図４に示すように、チップパターンＢは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２を含み、チップパターンＡにキャパシタＣ２が増設された構成（図中点線で囲まれた部分）になっている。チップパターンＡと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３２】
図５に示すように、チップパターンＣは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２、Ｃ３を含み、チップパターンＢにキャパシタＣ３が増設された構成（図中点線で囲まれた部分）になっている。そして、チップパターンＡ、Ｂと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３３】
図６に示すように、チップパターンＤは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１を含み、チップパターンＡとは、図中点線で囲まれた部分の構成が相違する。チップパターンＤは、抵抗Ｒ２１の両端部が他の素子に接続されているので、抵抗２１は回路動作に寄与している。しかし、チップパターンＡ、Ｂ、Ｃと同様に、図示しない外部の回路からの入力データＤＩＮを増幅して出力データＲＤを出力する。
【００３４】
図７に示すように、チップパターンＥは、トランジスタＱ１、Ｑ２、…、Ｑ２２、抵抗Ｒ１、Ｒ２、…、Ｒ２９、キャパシタＣ１、Ｃ２を含み、チップパターンＤにキャパシタＣ２が増設された構成（図中点線で囲まれた部分）になっている。
【００３５】
以上、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅは、図３〜７中の点線で囲まれた部分のパターン構成が異なるが、同一機能を有し、このチップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅの中から量産に適した電気的特性を示すチップパターンを選択することとなる。
【００３６】
次に、図８のフローチャートを参照して、チップの製造工程について説明する。
【００３７】
まず、ステップ２００に進んで量産するチップの仕様値を設定する。次に、ステップ２０２に進んで量産するチップをチップパターンＡに対応するチップＡと推定する。このチップＡは、本フローが開始される以前に評価され電気的特性が確認されており、その評価時の電気的特性がステップ２００で設定された仕様値を満足する。
【００３８】
次に、ステップ２０４に進んでチップパターンＢ、Ｃ、Ｄ、Ｅのデバイス設計を行う。ここでは、コンピュータ、設計用ソフトウェアを使用してチップパターンＡと同一機能を有し、ステップ２００で設定された仕様値を満足するようなチップパターンＢ、Ｃ、Ｄ、Ｅを設計する。
【００３９】
次に、ステップ２０６に進んでチップパターンＡと、ステップ２０４で設計されたチップパターンＢ、Ｃ、Ｄ、Ｅを図２に示すように配置したマルチチップマスク１２のマスクデータの作成を行う。
【００４０】
次に、ステップ２０８に進んでマルチチップマスク１２の製造を行う。まず、ステップ２０６で作成されたマスクデータがマスク描画装置のデータ制御部（図示省略）に転送されてくる。そして、レジスト付マスクブランク（図示省略）をマスク描画装置にセットし、レジスト付マスクブランクのレジストにパターン描画データを露光描画する。その後、パターン現像工程等を経てパターンが形成され、パターン検査工程、パターン修正工程等を経てマルチチップマスク１２の製造が終了する。
【００４１】
次に、ステップ２１０に進んで、ウエハ２０の処理を行う。まず、図１に示すように、マルチチップマスク１２を図中Ａ方向及びＢ方向に移動させて露光装置１０の最大露光エリアに、図９（ａ）に示すマルチチップマスク１２の３個のチップパターンＢを左端部に含み、その右側に６個のチップパターンＡを含むエリア２６（図中太線で図示）を合わせる。
【００４２】
そして、図１に示すように、ウエハステージ１８を図中Ｃ方向及びＤ方向に移動させて露光装置１０の露光領域を、図９（ｂ）に示すウエハ２０の左上部のウエハ領域２８に合わせる。そして、エリア２６を露光することによって、チップパターンＡ、Ｂの露光像がウエハ領域２８に転写される。
【００４３】
次に、図１０（ａ）に示すように、マルチチップマスク１２の３個のチップパターンＣを上端部に含み、その下側に６個のチップパターンＡを含むエリア３０を、図１０（ｂ）に示すウエハ領域２８の右隣であるウエハ領域３２に、即ち、ウエハ２０の転写領域を反時計回りにシフトして露光する。
【００４４】
同様にして、図１１（ａ）に示すチップパターンＤ、Ａを含むエリア３４を、図１１（ｂ）に示すウエハ領域３２から反時計回りにシフトされたウエハ領域３６に露光し、図１２（ａ）に示すチップパターンＥ、Ａを含むエリア３８を、図１２（ｂ）に示すウエハ領域３６から反時計回りにシフトされたウエハ領域４０に露光する。
【００４５】
チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅの露光が完了しウエハ２０の検査が終了すると、ステップ２１２に進んで、試作チップの組立、封止処理を行う。ここでは、バックグラインディング工程、ダイシング工程等の種々の工程を経て、チップパターンＡ、Ｂ、Ｃ、Ｄ、Ｅにそれぞれ対応する試作品チップＡ、Ｂ、Ｃ、Ｄ、Ｅが完成する。
【００４６】
ここで、図１２（ｂ）に示すように、チップＡは、他のチップよりも多数製作される。これによって、試作品チップＡを製作する期間を短縮できるので、試作品チップＡの納期を確保できる。
【００４７】
そして、ステップ２１４に進んで、試作品チップＡ、Ｂ、Ｃ、Ｄ、Ｅの評価、判定を行う。ここで、チップＡがステップ２００で設定された量産チップの仕様値を満足すれば、チップＡを量産するという判定がされ、ステップ２１６に進んでチップＡの量産が行われる。
【００４８】
ここで、図２に示すように、試作時に用いられたマルチチップマスク１２のチップパターンＡが形成されたエリア２２は、露光装置１０の最大露光エリアと同じ広さとなっている。このため、マルチチップマスク１２を量産でそのまま使用し、エリア２２を露光することによって、露光装置１０の露光領域を無駄にすることなく、チップパターンＡをウエハ２０に転写していくことができる。
【００４９】
また、レチクルマスクを量産用に再設計、再製作する必要がないので、試作ステージから量産ステージへの移行を短期間で行うことができる。また、レチクルマスクの再製作にかかる費用を削減できる。
【００５０】
また、ステップ２１４でチップパターンＡの判定がＯＫであった場合は、チップＡの量産とは別に、ステップ２１８でチップＢ、Ｃ、Ｄ、Ｅの評価データを記録する。このデータは、次期の開発に役立てられる。
【００５１】
これに対して、ステップ２１４で判定がＮＧであった場合は、評価を行ったチップＢ、Ｃ、Ｄ、Ｅの中からチップＡに替わって量産するチップを絞り込む。ここで、チップＢ、Ｃ、Ｄ、Ｅの中で、電気的特性が仕様値を満足し、且つ量産に最も適するチップをチップＢとする。
【００５２】
そして、図１３の製造フローに示すように、ステップ２２２に進んで図１４に示すチップＢのレチクルマスク５０を設計する。ここでは、チップＢに対応するチップパターンＢのみを露光装置１０の最大露光エリアに形成する。そして、ステップ２２４でレチクルマスク５０を製造し、ステップ２２６に進んでウエハ処理を行う。ここでは、チップパターンＢのみをウエハ５２に露光する。
【００５３】
そして、ステップ２２８に進んで、組立・封止処理を行い、試作品のチップＢを製作し、ステップ２３０で、チップＢの評価、判定を行う。チップＢの電気的特性が、量産チップの仕様値を満足すれば、チップＢを量産するという判定がされ、ステップ２３２に進んでチップＢの量産が行われる。
【００５４】
以上、チップＢの製造フローを説明したが、チップＡのＮＧ判定の後、直ちにチップＡに替えるためのチップＢ、Ｃ、Ｄ、Ｅを評価することになっている。これは、チップＡの試作時に使用されたマルチチップマスク１２にチップパターンＢ、Ｃ、Ｄ、Ｅが形成されていることによる。これによって、チップＡのＮＧ判定からチップＢの量産開始までの期間が短縮されている。
【００５５】
なお、本実施形態では、チップパターンＢ、Ｃ、Ｄ、Ｅを全てチップパターンＡと同一機能を有し、量産チップに対応するチップパターンを５種類の中から選択するという例を取って説明したが、これに限らず、チップパターンＢ、Ｃ、Ｄ、Ｅの何れかをチップパターンＡとは全く機能が異なるチップパターンとしてもよい。
【００５６】
この場合、評価したい新規回路を同一のマルチチップマスクに形成して試作、評価することによって、次期のチップ開発の期間を短縮することができる。また、ここで評価したことによって、本実施形態のチップパターンＡのように、量産チップに対応するチップパターンとして推定することができる。
【００５７】
【発明の効果】
本発明は上記構成としたので、試作、量産を同一のフォトマスクで行うことができると共に、露光装置の露光エリアを最大限に利用することができる。
【図面の簡単な説明】
【図１】本実施形態に係る露光装置を示す斜視図である
【図２】本実施形態に係るマルチチップマスクを示す図である
【図３】本実施形態に係るマルチチップマスクに形成されたチップパターンＡの構成を示す回路図である。
【図４】本実施形態に係るマルチチップマスクに形成されたチップパターンＢの構成を示す回路図である。
【図５】本実施形態に係るマルチチップマスクに形成されたチップパターンＣの構成を示す回路図である。
【図６】本実施形態に係るマルチチップマスクに形成されたチップパターンＤの構成を示す回路図である。
【図７】本実施形態に係るマルチチップマスクに形成されたチップパターンＥの構成を示す回路図である。
【図８】本実施形態に係るマルチチップマスクを用いて製造されるチップＡの製造フローを示すフローチャートである。
【図９】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１０】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１１】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１２】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１３】本実施形態に係るマルチチップマスクを用いて製造されるチップＢの製造フローを示すフローチャートである。
【図１４】（ａ）本実施形態に係るマルチチップマスクを示す図である。
（ｂ）本実施形態に係るウエハを示す図である。
【図１５】（ａ）従来例に係るフォトマスクを示す図である。
（ｂ）従来例に係るフォトマスクを示す図である。
【図１６】従来例に係る露光装置を示す斜視図である。
【符号の説明】
１０ 露光装置
１２ マルチチップマスク（フォトマスク）
２０ ウエハ
２２ エリア（メインマスクパターン）
２４ エリア（サブマスクパターン）
Claims (4)
- 露光装置の最大露光エリアに同一の第１チップパターンが複数形成されたメインマスクパターンと、
前記メインマスクパターンに隣接して第１チップパターンとは異なる第２チップパターンが形成されたサブマスクパターンと、
を有することを特徴とするフォトマスク。 - 前記メインマスクパターンは、量産用のマスクであることを特徴とする請求項１に記載のフォトマスク。
- 前記メインマスクパターンが中央に設けられ、前記サブマスクパターンが前記メインマスクパターンの周囲に設けられたことを特徴とする請求項１又は２に記載のフォトマスク。
- ウエハに請求項１乃至３の何れかに記載のフォトマスクを用いて、チップパターンを露光する露光方法において、
露光装置の最大露光エリアを前記メインマスクパターンの一部と前記サブマスクパターンに合わせて前記第１チップパターンと前記第２チップパターンを同時に前記ウエハに露光する第１工程と、
前記露光装置の最大露光エリアを前記メインマスクパターンのみに合わせて前記第１チップパターンのみを前記ウエハに露光する第２工程と、
を有することを特徴とする露光方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304002A JP3614839B2 (ja) | 2002-10-18 | 2002-10-18 | フォトマスク、及び露光方法 |
| US10/673,572 US7150948B2 (en) | 2002-10-18 | 2003-09-30 | Photomask and method for exposing chip pattern |
| US11/592,149 US7303843B2 (en) | 2002-10-18 | 2006-11-03 | Photomask and method for exposing chip pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304002A JP3614839B2 (ja) | 2002-10-18 | 2002-10-18 | フォトマスク、及び露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004138861A true JP2004138861A (ja) | 2004-05-13 |
| JP3614839B2 JP3614839B2 (ja) | 2005-01-26 |
Family
ID=32211556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304002A Expired - Fee Related JP3614839B2 (ja) | 2002-10-18 | 2002-10-18 | フォトマスク、及び露光方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7150948B2 (ja) |
| JP (1) | JP3614839B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3614839B2 (ja) * | 2002-10-18 | 2005-01-26 | 沖電気工業株式会社 | フォトマスク、及び露光方法 |
| US7302673B2 (en) * | 2005-09-15 | 2007-11-27 | International Business Machines Corporation | Method and system for performing shapes correction of a multi-cell reticle photomask design |
| US9005848B2 (en) * | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
| US9005849B2 (en) * | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01239555A (ja) | 1988-03-22 | 1989-09-25 | Rohm Co Ltd | ガラスマスク |
| JPH02127640A (ja) | 1988-11-07 | 1990-05-16 | Nec Kyushu Ltd | レティクル |
| JPH0620911A (ja) | 1992-07-03 | 1994-01-28 | Nec Corp | 縮小投影露光方法 |
| JPH09134870A (ja) | 1995-11-10 | 1997-05-20 | Hitachi Ltd | パターン形成方法および形成装置 |
| JPH11305418A (ja) | 1998-04-24 | 1999-11-05 | Mitsubishi Electric Corp | レチクルマスク、半導体製造装置および半導体装置の製造方法 |
| JP3614839B2 (ja) * | 2002-10-18 | 2005-01-26 | 沖電気工業株式会社 | フォトマスク、及び露光方法 |
-
2002
- 2002-10-18 JP JP2002304002A patent/JP3614839B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 US US10/673,572 patent/US7150948B2/en not_active Expired - Fee Related
-
2006
- 2006-11-03 US US11/592,149 patent/US7303843B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7150948B2 (en) | 2006-12-19 |
| US7303843B2 (en) | 2007-12-04 |
| US20040091793A1 (en) | 2004-05-13 |
| US20070048632A1 (en) | 2007-03-01 |
| JP3614839B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602728B1 (en) | Method for generating a proximity model based on proximity rules | |
| US7469401B2 (en) | Method for using partitioned masks to build a chip | |
| US11138360B2 (en) | Semiconductor device with filler cell region, method of generating layout diagram and system for same | |
| JP4628832B2 (ja) | フォトマスクデータベースパターンの不良検査方法 | |
| JP2008096468A (ja) | パターン設計方法 | |
| JP2002341513A (ja) | 露光用マスク及びそれを用いた半導体装置の製造方法 | |
| JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
| KR20120007569A (ko) | 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템 | |
| US7303843B2 (en) | Photomask and method for exposing chip pattern | |
| US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
| JP5979908B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| JP4022389B2 (ja) | 微細パターン形成方法 | |
| US6413685B1 (en) | Method of reducing optical proximity effect | |
| JP2004012932A (ja) | マスクの製造方法、露光方法及びデバイス製造方法 | |
| JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
| US20020182550A1 (en) | Optical mask correction method | |
| KR100785186B1 (ko) | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| KR100816194B1 (ko) | 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크 | |
| JP2007264475A (ja) | フォトマスクの作製方法及び半導体装置の製造方法 | |
| JP2004047687A (ja) | 露光方法 | |
| JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
| JP2001189254A (ja) | 露光用レチクル、露光方法並びに半導体素子 | |
| JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
| JP4269559B2 (ja) | 半導体装置及びその設計方法 | |
| JP2005284272A (ja) | マスクパターン補正方法、マスクパターン検証方法、フォトマスク製造方法および半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040209 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |