JP2004134875A - 光モジュール及びその製造方法、回路基板並びに電子機器 - Google Patents

光モジュール及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004134875A
JP2004134875A JP2002295172A JP2002295172A JP2004134875A JP 2004134875 A JP2004134875 A JP 2004134875A JP 2002295172 A JP2002295172 A JP 2002295172A JP 2002295172 A JP2002295172 A JP 2002295172A JP 2004134875 A JP2004134875 A JP 2004134875A
Authority
JP
Japan
Prior art keywords
optical
chip
optical module
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002295172A
Other languages
English (en)
Other versions
JP4145619B2 (ja
Inventor
Masanori Koizumi
小泉 政則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002295172A priority Critical patent/JP4145619B2/ja
Publication of JP2004134875A publication Critical patent/JP2004134875A/ja
Application granted granted Critical
Publication of JP4145619B2 publication Critical patent/JP4145619B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】複数の光学チップを備え、かつ、製品の小型化を図ることにある。
【解決手段】本発明に係る光モジュールは、配線パターン42が設けられた基板40と、光学的部分12を有し、配線パターン42に電気的に接続された第1の光学チップ10と、光学的部分12を有し、配線パターン42に電気的に接続された第2の光学チップ11と、第1の光学チップ10の光学的部分12に対応して配置された第1のレンズ72と、第2の光学チップ11の光学的部分12に対応して配置された第2のレンズ73と、を含み、第1及び第2の光学チップ10,11は、それぞれの光学的部分12が相互に反対方向を向くように基板10に実装されている。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、光モジュール及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開2001−333332号公報
【0004】
【発明の背景】
光学チップが基板に実装され、筐体が取り付けられた撮像装置が知られている。筐体は、光学チップを囲むように設けられ、光学チップの上方にレンズが固定されている。一般的に、撮像装置は1つの光学チップを備えている。したがって、複数方向の被写体を同時に撮像することができないだけでなく、被写体ごとに頻繁にカメラの角度を調整しなければならないという課題があった。一方、撮像装置が複数の光学チップを備える場合には、光学チップ及び筐体のスペースを抑えて、製品の小型化を図ることが重要である。
【0005】
本発明の目的は、複数の光学チップを備え、かつ、製品の小型化を図ることにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る光モジュールは、配線パターンが設けられた基板と、
光学的部分を有し、前記配線パターンに電気的に接続された第1の光学チップと、
光学的部分を有し、前記配線パターンに電気的に接続された第2の光学チップと、
前記第1の光学チップの前記光学的部分に対応して配置された第1のレンズと、
前記第2の光学チップの前記光学的部分に対応して配置された第2のレンズと、
を含み、
前記第1及び第2の光学チップは、それぞれの前記光学的部分が相互に反対方向を向くように前記基板に実装されてなる。
【0007】
本発明によれば、第1及び第2の光学チップは、それぞれの光学的部分が相互に反対方向を向くように基板に実装されているので、例えば、第1及び第2の光学チップを相互に重なるように配置することができ、装置を小型化することができる。
【0008】
(2)この光モジュールにおいて、
前記第1及び第2の光学チップは、少なくとも一部が相互に重なるように配置されてもよい。
【0009】
これによれば、第1及び第2の光学チップは、少なくとも一部が相互に重なるように配置されている。したがって、第1及び第2の光学チップの基板に対する占有面積を小さくすることができる。
【0010】
(3)この光モジュールにおいて、
前記第1の光学チップは、前記基板の一方の側において、前記光学的部分が前記基板とは反対方向を向くように配置され、
前記第2の光学チップは、前記基板の他方の側において、前記光学的部分が前記基板とは反対方向を向くように配置されてもよい。
【0011】
(4)この光モジュールにおいて、
前記第1及び第2の光学チップの少なくとも1つに電気的に接続される回路チップをさらに含んでもよい。
【0012】
(5)この光モジュールにおいて、
前記回路チップは、
前記第1の光学チップが積層される第1の回路チップと、
前記第2の光学チップが積層される第2の回路チップと、
を含んでもよい。
【0013】
これによれば、光学チップ及び回路チップの一体化が図れるので、さらに装置を小型化することができる。
【0014】
(6)この光モジュールにおいて、
前記基板には、穴が形成され、
前記回路チップは、少なくとも一部が前記穴内に配置され、
前記第1及び第2の光学チップの少なくとも1つは、前記穴と重なるように配置されてもよい。
【0015】
これによれば、回路チップは、少なくとも一部が基板の穴内に配置されるので、装置を薄型化することができる。
【0016】
(7)この光モジュールにおいて、
前記基板には、貫通穴が形成され、
前記第1の光学チップは、前記光学的部分が前記貫通穴を向くように配置され、
前記第2の光学チップは、前記第1の光学チップの前記貫通穴とは反対側において、前記光学的部分が前記第1の光学チップとは反対方向を向くように配置されてもよい。
【0017】
これによれば、第1の光学チップに対する光の通路を長く確保したい場合に効果的である。
【0018】
(8)この光モジュールにおいて、
前記基板は、第1及び第2の部分が積層されてなる重なり部を有してもよい。
【0019】
(9)この光モジュールにおいて、
前記第1の光学チップは、前記重なり部の一方の側において、前記光学的部分が前記重なり部とは反対方向を向いて配置され、
前記第2の光学チップは、前記重なり部の他方の側において、前記光学的部分が前記重なり部とは反対方向を向いて配置されてもよい。
【0020】
(10)この光モジュールにおいて、
前記第1の部分には、第1の貫通穴が形成され、
前記第2の部分には、第2の貫通穴が形成され、
前記第1の光学チップは、前記重なり部の内側から前記第1の部分に配置されるとともに、前記光学的部分が前記第1の貫通穴を向くように配置され、
前記第2の光学チップは、前記重なり部の内側から前記第2の部分に配置されるとともに、前記光学的部分が前記第2の貫通穴を向くように配置されてもよい。
【0021】
(11)この光モジュールにおいて、
前記第1の部分には、第1の貫通穴が形成され、
前記第2の部分には、第2の貫通穴が形成され、
前記第1の回路チップは、前記重なり部の内側から前記第1の貫通穴を塞ぐように前記第1の部分に配置され、
前記第2の回路チップは、前記重なり部の内側から前記第2の貫通穴を塞ぐように前記第2の部分に配置され、
前記第1の光学チップは、前記第1の貫通穴内において前記第1の回路チップに、前記光学的部分が前記第1の回路チップとは反対方向を向くように配置され、
前記第2の光学チップは、前記第2の貫通穴内において前記第2の回路チップに、前記光学的部分が前記第2の回路チップとは反対方向を向くように配置されてもよい。
【0022】
(12)この光モジュールにおいて、
前記第1及び第2の部分は、それぞれ別体の基材で構成されてもよい。
【0023】
(13)この光モジュールにおいて、
前記第1及び第2の部分は、一体の基材で構成され、
前記重なり部は、前記基板が前記第1及び第2の部分の間で屈曲することで形成されてもよい。
【0024】
(14)この光モジュールにおいて、
前記第1のレンズを前記第1の光学チップから間隔をあけて保持するとともに、前記第1の光学チップを囲む形状をなし、前記基板に取り付けられた第1の筐体と、
前記第2のレンズを前記第2の光学チップから間隔をあけて保持するとともに、前記第2の光学チップを囲む形状をなし、前記基板に取り付けられた第2の筐体と、
を含んでもよい。
【0025】
(15)この光モジュールにおいて、
前記第1及び第2の光学チップのそれぞれの前記光学的部分は、画像センシング用に並べられた複数の受光部を有してもよい。
【0026】
(16)この光モジュールにおいて、
前記第1及び第2の光学チップのそれぞれの前記光学的部分は、カラーフィルタを有してもよい。
【0027】
(17)この光モジュールにおいて、
前記第1及び第2の光学チップのそれぞれの前記光学的部分は、マイクロレンズアレイを有してもよい。
【0028】
(18)本発明に係る回路基板は、上記光モジュールが実装されている。
【0029】
(19)本発明に係る電子機器は、上記光モジュールを有する。
【0030】
(20)本発明に係る光モジュールの製造方法は、(a)配線パターンが設けられた基板に、前記配線パターンに電気的に接続するように第1及び第2の光学チップを実装すること、
(b)前記第1及び第2の光学チップのそれぞれの前記光学的部分にいずれかが対応するように第1及び第2のレンズを設けること、
を含み、
前記第1及び第2の光学チップは、それぞれ光学的部分を有し、
前記(a)工程で、前記第1及び第2の光学チップを、それぞれの前記光学的部分が相互に反対方向を向くように前記基板に実装する。
【0031】
本発明によれば、第1及び第2の光学チップを、それぞれの光学的部分が相互に反対方向を向くように基板に実装するので、例えば、第1及び第2の光学チップを相互に重ねて配置することができ、装置を小型化することができる。
【0032】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0033】
(第1の実施の形態)
図1は、本発明を適用した第1の実施の形態に係る光モジュールを示す図である。この光モジュールは、複数の光学チップ(図1では第1及び第2の光学チップ10,11)を有する。図2は、光学チップの断面図である。図3は、光モジュールを有する回路基板を示す図である。
【0034】
図2に示すように、第1の光学チップ10は、光学的部分12を有する。光学的部分12は、光が入射又は出射する部分である。また、光学的部分12は、光エネルギーと他のエネルギー(例えば電気)を変換する。すなわち、光学的部分12は、複数のエネルギー変換素子(受光素子・発光素子)14を有する。本実施の形態では、光学的部分12は受光部である。複数のエネルギー変換素子(受光素子又はイメージセンサ素子)14は、二次元的に並べられて、画像センシングを行えるようになっている。すなわち、本実施の形態では、光モジュールは、イメージセンサ(例えばCCD、CMOSセンサ)である。エネルギー変換素子14は、パッシベーション膜16で覆われている。パッシベーション膜16は、光透過性を有する。第1の光学チップ10を、半導体基板(例えば半導体ウエハ)から製造する場合、SiO、SiNでパッシベーション膜16が形成されてもよい。
【0035】
光学的部分12は、カラーフィルタ18を有していてもよい。カラーフィルタ18は、パッシベーション膜16上に形成されている。また、カラーフィルタ18上に平坦化層20が設けられ、その上にマイクロレンズアレイ22が設けられていてもよい。
【0036】
第1の光学チップ10には、複数の電極24が形成されている。電極24は、パッド上に形成されたバンプを有するが、パッドのみであってもよい。電極24は、光学的部分12の外側に形成されている。第1の光学チップ10の複数辺(例えば対向する二辺又は四辺)又は一辺に沿って電極24を配置してもよい。
【0037】
光学的部分12は、封止部30によって封止されていることが好ましい。こうすることで、光学的部分12を湿気から保護し、また、光学的部分12にゴミが入るのを防止することができる。封止部30は、光透過性を有し、電極24を避けて設けられる。例えば、封止部30は、光学的部分12の上方に配置されるプレート部32と、光学的部分12の周囲に連続的に形成されるスペーサ部34と、を有する。プレート部32は、特定の波長の光のみを透過するもの、例えば、可視光を通過させるが赤外線領域の光を通過させないものであってもよい。プレート部32と光学的部分12との間には、密閉された空間が形成される。この空間は、大気圧よりも減圧されていてもよいし、真空になっていてもよいし、窒素やドライエアで満たされていてもよい。
【0038】
第2の光学チップ11の構成は、第1の光学チップ10の内容を適用することができる。第1及び第2の光学チップ10,11の外形は、それぞれ、同じ大きさでもよいし、異なる大きさでもよい。
【0039】
図1に示すように、光モジュール1は、基板40を含む。基板40は、単層又は多層のいずれであってもよい。本実施の形態では、基板40は、リジッド基板であるが、後述するようにテープ又はフィルムなどのフレキシブル基板を使用してもよい。基板40は、有機系又は無機系のいずれの材料で形成してもよい。基板40には、複数の配線からなる配線パターン42が形成されている。配線パターン42は、基板40の両面に形成されてもよいし、片面のみに形成されてもよい。基板40にスルーホール(図4参照)を形成すれば、基板40の両面からの電気的な導通を容易に図ることができる。
【0040】
基板40には、外部端子が形成されている。外部端子は、配線パターン42の一部であってもよい。図3に示すように、外部端子を介して回路基板50(例えばマザーボード)との電気的な接続を図ってもよい。詳しくは、基板40の配線パターン42と、回路基板50の配線パターン52とをテープ(又はフィルム)54によって接続する。テープ54には、配線(図示しない)が形成されている。回路基板50には、光モジュール1以外の他の電子部品等が実装されてもよい。
【0041】
第1及び第2の光学チップ10,11は、基板40に実装されている。第1及び第2の光学チップ10,11は、配線パターン42に電気的に接続されている。電気的な接続には、ワイヤ60を使用するワイヤボンディングを適用してもよい。配線パターン42と第1又は第2の光学チップ10,11の電極24の電気的接続部は、樹脂などの封止部62で封止されていることが好ましい。封止部62は、プレート部32及びスペーサ部34を有する封止部30の側面に付着してもよい。
【0042】
第1及び第2の光学チップ10,11は、それぞれの光学的部分12が相互に反対方向を向くように、基板40に実装されている。言い換えれば、第1の光学チップ10の光学的部分12の形成面と、第2の光学チップ11の光学的部分12の形成面とは反対方向を向いている。図1に示す例では、第1及び第2の光学チップ10,11は、両者の光学的部分12同士が対向しない向き(外方向の向き)に実装されている。
【0043】
第1及び第2の光学チップ10,11は、少なくとも一部が基板10の平面視において相互に重なるように配置されてもよい。第1及び第2の光学チップ10,11は、全部同士、全部と一部、一部同士が重なってもよい。こうすることで、第1及び第2の光学チップ10,11の基板40に対する占有面積を小さくすることができる。
【0044】
図1に示す例では、第1の光学チップ10は、基板40の一方の側で、光学的部分12が基板40とは反対方向を向くように配置されている。第2の光学チップ11は、基板40の他方の側で、光学的部分12が基板40とは反対方向を向くように配置されている。これによって、光学的部分12に対する光の入射又は出射する通路を外方向に確保することができる。
【0045】
本実施の形態では、光モジュール1は、筐体を含む。筐体は、第1及び第2の光学チップ10,11のケースである。筐体は、筒状の鏡筒であってもよい。図1に示す例では、第1及び第2の筐体70,71が基板40に取り付けられている。詳しくは、第1の筐体70は、第1の光学チップ10を囲むように基板40の一方の側に取り付けられ、第2の筐体71は、第2の光学チップ11を囲むように基板40の他方の側に取り付けられている。第1及び第2の筐体70,71の取り付けには、接着剤を使用してもよい。
【0046】
第1の筐体70には、第1のレンズ72が固定されている。筐体及びレンズが撮像のために使用される場合、それらを撮像光学系と呼ぶことができる。第1のレンズ72は、第1の光学チップ10の光学的部分12に対応する位置に配置される。第1の筐体70は、レンズホルダとなる第1の部分74と、基板40との取付部となる第2の部分76と、を有する。第1の部分74に第1のレンズ72が取り付けられている。第1及び第2の部分74,76には、光学的部分12の上方において、第1及び第2の開口部78,80が形成されている。第1及び第2の開口部78,80は、連通する。そして、第1の部分74の第1の開口部78内に第1のレンズ72が取り付けられている。第1のレンズ72は、第1の部分74の内側に形成されたねじ(図示せず)を用いて第1の開口部78の軸に沿った方向に移動させることができる押さえ具を含む押え構造(図示せず)により、第1の開口部78内に固定されていてもよい。第1のレンズ72は、第1の光学チップ10の光学的部分12から間隔をあけて保持されている。第1の部分74の外側と第2の部分76の第2の開口部80の内側には第1及び第2のねじ82,84が形成されており、これらによって第1及び第2の部分74,76は結合されている。したがって、第1及び第2のねじ82,84によって、第1及び第2の部分74,76は、第1及び第2の開口部78,80の軸に沿った方向に移動する。これにより、第1のレンズ72の焦点を調整することができる。なお、第1の筐体70の第2の部分76には、第2の開口部80を塞ぐようにフィルタ86が設けられてもよい。フィルタ86は、特定の波長の光のみを透過させるもの、例えば、可視光を通過させるが赤外線領域の光を通過させないものであってもよい。
【0047】
第2の筐体71には、第2のレンズ73が固定されている。第2の筐体71の構成は、第1の筐体70の内容を適用することができる。本実施の形態では、第1及び第2の筐体70,71は、別体で構成されているが、後述するように一体的に形成されてもよい(図7(B)参照)。
【0048】
本実施の形成に係る光モジュールによれば、第1及び第2の光学チップ10,11は、それぞれの光学的部分12が相互に反対方向を向くように基板40に実装されている。したがって、例えば、第1及び第2の光学チップ10,11を相互に重なるように配置することができ、装置を小型化することができる。
【0049】
本実施の形態に係る光モジュールの製造方法は、第1及び第2の光学チップ10,11を基板40に実装すること、第1及び第2のレンズ72,73を設けること、を含む。そして、第1及び第2の光学チップ10,11を、それぞれの光学的部分12が相互に反対方向を向くように基板40に実装する。基板40に第1及び第2の光学チップ10,11を実装し、その後に、第1及び第2の筐体70,71を取り付けてもよい。
【0050】
図4〜図8は、本実施の形態の変形例を示す図である。以下の説明(第2の実施の形態を含む)では、他の実施例との共通及び想定可能な事項(構成、作用、機能及び効果)は省略する。なお、本発明は、複数の実施例を組み合わせることで達成される事項を含む。
【0051】
図4は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、基板40に回路チップ(半導体チップ)90が実装されている。回路チップ90には、所望の集積回路が形成されている。回路チップ90は、エネルギー変換前後の信号処理等(例えばA/D変換)に使用される。回路チップ90は、第1及び第2の光学チップ10,11のいずれか一方又は両方に、配線パターン42を介して電気的に接続されている。回路チップ90が基板40の一方の面に実装される場合、スルーホール44を介して、基板40の両面の第1及び第2の光学チップ10,11に電気的に導通させてもよい。図4に示す例では、回路チップ90は、第1及び第2の光学チップ10,11とは、基板40の平面視において重ならない位置に配置されている。回路チップ90は、第1及び第2の筐体70,71で囲まれる領域の外側に配置されてもよい。図4に示す例では、回路チップ90は、電極(例えばバンプ)92が形成された面を基板40の方向に向けてもよいし(フェースダウン実装)、あるいは、電極92が形成された面を基板40とは反対の方向に向けてもよい(フェースアップ実装)。回路チップ90と配線パターン42との電気的接続部は、樹脂などの封止部94で封止することが好ましい。
【0052】
本変形例によれば、第1及び第2の光学チップ10,11が近接しているので、回路チップ90から各光学チップ10,11までのそれぞれの配線の距離をほぼ同一にすることができる。したがって、回路チップ90での信号の処理を安定して行うことができる。
【0053】
図5は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、基板40に穴46が形成され、回路チップ90の少なくとも一部(一部又は全部)が穴46内に配置されている。穴46の内面には、配線パターン42が延びている。穴46は、回路チップ90よりも大きい外形を有し、図5に示すように貫通穴であってもよく、あるいは凹部であってもよい。貫通穴の場合、必要に応じて回路チップ90を支持するスペーサ96を使用してもよい。そして、第1及び第2の光学チップ10,11の少なくとも1つ(図5では両方)は、穴46と重なるように配置されている。図5に示す例では、回路チップ90は、第1及び第2の筐体70,71で囲まれる領域に配置されている。これによれば、装置全体の厚みを薄くすることができる。なお、図5では、回路チップ90は1つであるが、複数の回路チップ90を穴46内に配置してもよい。
【0054】
図6は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、第1及び第2の回路チップ98,100が基板40に実装され、第1の回路チップ98には第1の光学チップ10が積層され、第2の回路チップ100には第2の光学チップ11が積層されている。すなわち、回路チップ及び光学チップによって、スタック構造が形成されている。第1及び第2の回路チップ98,100を電極が基板40を向くようにフェースダウン実装してもよいし、あるいは、電極が基板40とは反対方向を向くようにフェースアップ実装してもよい。そして、第1の光学チップ10を第1の回路チップ98上に、光学的部分12が基板40とは反対方向を向くように実装し、第2の光学チップ11を第2の回路チップ100上に、光学的部分12が基板40とは反対方向を向くように実装する。配線パターン42と第1又は第2の光学チップ10,11の電極24とは、ワイヤ60によって電気的に接続してもよい。
【0055】
本変形例によれば、光学チップ及び回路チップの基板40に対する占有面積を有効に利用でき、光学チップ及び回路チップの一体化が図れるので、さらに装置を小型化することができる。また、1つの光学チップに対して1つの回路チップが対応するので、例えば、第1及び第2の光学チップ10,11からの信号を同時に処理することが可能になる。
【0056】
図7(A)及び図7(B)は、本実施の形態の変形例に係る光モジュール及びその製造方法を示す図である。本変形例では、筐体102の構造が上述と異なっている。筐体102は、上述の第1及び第2の筐体70,71が一体化したものである。したがって、筐体102の構成は、すでに説明した内容を適用することができ、例えば、所定の位置に第1及び第2のレンズ72,73を保持している。ただし、筐体102は、第1及び第2の光学チップ10,11を内部に入れるための開口部104を有する。筐体102の側部に開口部104が設けられてもよい。図7(A)に示すように、開口部104は、基板40、第1及び第2の光学チップ10,11を収容するための通路となる。筐体102の内側であって開口部104とは反対側には、穴106が形成されてもよい。穴106は、基板40の位置決め用のマークとして使用してもよい。穴106は、凹部又は貫通穴のいずれでもよい。図7(B)に示すように、第1及び第2の光学チップ10,11を筐体102内に収容した後、開口部104を塞ぐための部品108を筐体102に取り付ける。取り付けには、接着剤を使用してもよい。こうして、筐体102によって第1及び第2の光学チップ10,11を囲むことができる。基板40の一部は、筐体102の外側に延びていてもよい。
【0057】
図8は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、基板40に貫通穴48が形成され、第1の光学チップ10は光学的部分12が貫通穴48を向くように配置されている。配線パターン42と第1の光学チップ10の電極(バンプ)24との電気的な接続は、金属接合などで達成してもよい。
【0058】
貫通穴48は、第1の光学チップ10の光学的部分12を囲む形状をなす。例えば、貫通穴48の外周は、第1の光学チップ10の複数の電極24よりも内側であって、光学的部分12よりも外側に位置する。貫通穴48の外形は、矩形であってもよい。第2の光学チップ11は、第1の光学チップ10に、貫通穴48とは反対側から積層されている。その場合、第2の光学チップ11の光学的部分12は、第1の光学チップ10とは反対方向を向いている。配線パターン42と第2の光学チップ11の電極24との電気的な接続は、ワイヤ60で達成してもよい。
【0059】
本変形例によれば、第1及び第2の光学チップ10,11を基板40の一方の面側に実装した場合でも、第1及び第2の光学チップ10,11のそれぞれの光学的部分12を相互に反対方向を向くようにすることができる。また、貫通穴48を介在させているので、第1の光学チップ10に対する光の通路を長く確保することができる。したがって、第1の光学チップ10(又は第1のレンズ72)のサイズが第2の光学チップ11(又は第2のレンズ73)よりも大きい場合、詳しくは、第1の光学チップ10を多画素数の静止画用として使用し、第2の光学チップ11を低画素数の動画用として使用する場合に、本変形例を適用すると効果的である。
【0060】
(第2の実施の形態)
図9は、本発明を適用した第2の実施の形態に係る光モジュールを示す図である。本実施の形態では、基板110の重なり部112に第1及び第2の光学チップ10,11を実装する。
【0061】
基板110は、第1及び第2の部分114,116を有し、両者が積層されて重なり部112が形成されている。重なり部112の外側には、配線パターン111が形成されている。図9に示す例では、第1及び第2の部分114,116は、一体の基材で構成されている。すなわち、第1及び第2の部分114,116の間に屈曲部118を形成することで、重なり部112を形成する。その場合、基板110は、屈曲可能な基材である。基板110として、テープ又はフィルムなどのフレキシブル基板を使用してもよい。第1及び第2の部分114,116は、接着剤で貼り合わせてもよい。基板110の平面形状の一部が重なり部112となってもよいし、全部が重なり部112となってもよい。
【0062】
第1の光学チップ10は、重なり部112の一方の側(例えば第1の部分114の側)において、光学的部分12が重なり部112とは反対方向を向くように配置されている。第2の光学チップ11は、重なり部112の他方の側(例えば第2の部分116の側)において、光学的部分12が重なり部112とは反対方向を向くように配置されている。なお、この光モジュールのその他の構成は、上述の実施の形態で説明した内容を適用することができる。
【0063】
本実施の形態に係る光モジュールの製造方法は、まず、基板110に第1及び第2の光学チップ10,11を実装する。基板110を屈曲させる前に、第1及び第2の光学チップ10,11を実装することが好ましい。これによれば、第1及び第2の光学チップ10,11を基板110の一方の面に実装できるので、製造工程が簡単である。
【0064】
次に、基板110の屈曲部118を形成し、重なり部112を形成する。第1及び第2の光学チップ10,11がそれぞれ外側に配置される向きに、基板110を屈曲させる。第1及び第2の光学チップ10,11を基板110を介して一方の面を他方の面に重なるようにすることで、両者を平坦に保持することができる。また、第1及び第2の筐体70,71の基板110への取り付けは、基板110の屈曲前後のいずれに行ってもよい。
【0065】
図10は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、重なり部122の第1の部分124には、第1の貫通穴125が形成され、第2の部分126には、第2の貫通穴127が形成されている。第1及び第2の貫通穴125,127は、重なり部122を貫通するように、相互に連通してもよい。第1の貫通穴125は、第1の光学チップ10の光学的部分12を囲む形状をなし、例えば、第1の貫通穴125の外周は、第1の光学チップ10の複数の電極24よりも内側であって、光学的部分12よりも外側に位置してもよい。第1の貫通穴125の外形は、矩形であってもよい。第2の貫通穴127の構成は、第1の貫通穴125の内容を適用してもよい。
【0066】
基板120の重なり部120の内側には、配線パターン121が形成されている。図10に示す例では、第1及び第2の部分124,126は、一体の基材で構成され、第1及び第2の部分124,126の間に屈曲部128が設けられている。基板120のその他の構成は、上述の基板110の内容を適用することができる。
【0067】
図10に示すように、第1の光学チップ10は、重なり部122の内側から第1の部分124に配置されている。すなわち、第1の光学チップ10は、第1及び第2の部分124,126で挟み込まれる位置に配置されている。そして、第1の光学チップ10の光学的部分12は、第1の貫通穴125を向いている。
【0068】
図10に示すように、第2の光学チップ11は、重なり部122の内側から第2の部分126に配置されている。すなわち、第2の光学チップ11は、第1及び第2の部分124,126で挟み込まれる位置に配置されている。そして、第2の光学チップ11の光学的部分12は、第2の貫通穴127を向いている。第1及び第2の光学チップ10,11は、基板120に実装した後、基板120を屈曲させるときに図示しない接着剤で固定される。
【0069】
本実施の形態に係る光モジュールの製造方法では、第1及び第2の光学チップ10、11がそれぞれ内側に配置される向きに、基板120を屈曲させる。その他は上述した通りである。
【0070】
図11は、本実施の形態の変形例に係る光モジュールを示す図である。本変形例では、第1及び第2の回路チップ98,100が基板120に実装され、第1の回路チップ98には第1の光学チップ10が積層され、第2の回路チップ100には第2の光学チップ11が実装されている。すなわち、回路チップ及び光学チップによって、スタック構造が形成されている。
【0071】
基板120は、上述した通りであり、第1及び第2の貫通穴125,127を有する。第1の回路チップ98は、重なり部122の内側から第1の貫通穴125を塞ぐように第1の部分124に配置され(例えばフェースダウン実装)、第2の回路チップ100は、重なり部122の内側から第2の貫通穴127を塞ぐように第2の部分126に配置されている(例えばフェースダウン実装)。第1及び第2の回路基板98,100は、図示しない接着剤で固定してもよい。
【0072】
第1の光学チップ10は、第1の貫通穴125内で第1の回路チップ98に積層されている。詳しくは、第1の光学チップ10の光学的部分12は、第1の回路チップ98とは反対方向を向いている。そして、同様に、第2の光学チップ11は、第2の貫通穴127内で第2の回路チップ100に積層され、第2の光学チップ11の光学的部分12は、第2の回路チップ100とは反対方向を向いている。第1及び第2の光学チップ10,11は、ワイヤ60を介して配線パターン42に電気的に接続してもよい。本変形例によれば、光学チップ及び回路チップの基板40に対する占有面積を有効に利用でき、光学チップ及び回路チップの一体化が図れるので、さらに装置を小型化することができる。
【0073】
上述とは別に、図9〜図11に示される全ての形態において、重なり部を形成する第1及び第2の部材は、それぞれ別体の基材で構成されてもよい。すなわち、基板には、屈曲部が形成されず、2つの基材から重なり部を形成しても構わない。
【0074】
本発明の実施の形態に係る光モジュールを有する電子機器として、図12(A)及び図12(B)には、携帯電話1000が示されている。携帯電話1000は、上述の光モジュールが組み込まれたカメラ1100を有する。カメラ1100は、例えば、携帯電話の前面及び背面の両方から被写体を撮像できるようになっている。
【0075】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態に係る光モジュールを示す図である。
【図2】図2は、本発明の第1の実施の形態に係る光モジュールに組み込まれる光学チップを示す図である。
【図3】図3は、本発明の第1の実施の形態に係る回路基板を示す図である。
【図4】図4は、本発明の第1の実施の形態の変形例に係る光モジュールを示す図である。
【図5】図5は、本発明の第1の実施の形態の変形例に係る光モジュールを示す図である。
【図6】図6は、本発明の第1の実施の形態の変形例に係る光モジュールを示す図である。
【図7】図7(A)及び図7(B)は、本発明の第1の実施の形態の変形例に係る光モジュールの製造方法を示す図である。
【図8】図8は、本発明の第1の実施の形態の変形例に係る光モジュールを示す図である。
【図9】図9は、本発明の第2の実施の形態に係る光モジュールを示す図である。
【図10】図10は、本発明の第2の実施の形態の変形例に係る光モジュールを示す図である。
【図11】図11は、本発明の第2の実施の形態の変形例に係る光モジュールを示す図である。
【図12】図12(A)及び図12(B)は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 第1の光学チップ、11 第2の光学チップ、12 光学的部分、18カラーフィルタ、22 マイクロレンズアレイ、40,110,120 基板、42,111,121 配線パターン、46 穴、48 貫通穴、70 第1の筐体、71 第2の筐体、72 第1のレンズ、73 第2のレンズ、98 第1の回路チップ、100 第2の回路チップ、112,122 重なり部、114,124 第1の部分、116,126 第2の部分、125 第1の貫通穴、127 第2の貫通穴

Claims (20)

  1. 配線パターンが設けられた基板と、
    光学的部分を有し、前記配線パターンに電気的に接続された第1の光学チップと、
    光学的部分を有し、前記配線パターンに電気的に接続された第2の光学チップと、
    前記第1の光学チップの前記光学的部分に対応して配置された第1のレンズと、
    前記第2の光学チップの前記光学的部分に対応して配置された第2のレンズと、
    を含み、
    前記第1及び第2の光学チップは、それぞれの前記光学的部分が相互に反対方向を向くように前記基板に実装されてなる光モジュール。
  2. 請求項1記載の光モジュールにおいて、
    前記第1及び第2の光学チップは、少なくとも一部が相互に重なるように配置されてなる光モジュール。
  3. 請求項1又は請求項2に記載の光モジュールにおいて、
    前記第1の光学チップは、前記基板の一方の側において、前記光学的部分が前記基板とは反対方向を向くように配置され、
    前記第2の光学チップは、前記基板の他方の側において、前記光学的部分が前記基板とは反対方向を向くように配置されてなる光モジュール。
  4. 請求項1から請求項3のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の光学チップの少なくとも1つに電気的に接続される回路チップをさらに含む光モジュール。
  5. 請求項4記載の光モジュールにおいて、
    前記回路チップは、
    前記第1の光学チップが積層される第1の回路チップと、
    前記第2の光学チップが積層される第2の回路チップと、
    を含む光モジュール。
  6. 請求項4記載の光モジュールにおいて、
    前記基板には、穴が形成され、
    前記回路チップは、少なくとも一部が前記穴内に配置され、
    前記第1及び第2の光学チップの少なくとも1つは、前記穴と重なるように配置されてなる光モジュール。
  7. 請求項1から請求項5のいずれかに記載の光モジュールにおいて、
    前記基板には、貫通穴が形成され、
    前記第1の光学チップは、前記光学的部分が前記貫通穴を向くように配置され、
    前記第2の光学チップは、前記第1の光学チップの前記貫通穴とは反対側において、前記光学的部分が前記第1の光学チップとは反対方向を向くように配置されてなる光モジュール。
  8. 請求項1から請求項5のいずれかに記載の光モジュールにおいて、
    前記基板は、第1及び第2の部分が積層されてなる重なり部を有する光モジュール。
  9. 請求項8記載の光モジュールにおいて、
    前記第1の光学チップは、前記重なり部の一方の側において、前記光学的部分が前記重なり部とは反対方向を向いて配置され、
    前記第2の光学チップは、前記重なり部の他方の側において、前記光学的部分が前記重なり部とは反対方向を向いて配置されてなる光モジュール。
  10. 請求項8記載の光モジュールにおいて、
    前記第1の部分には、第1の貫通穴が形成され、
    前記第2の部分には、第2の貫通穴が形成され、
    前記第1の光学チップは、前記重なり部の内側から前記第1の部分に配置されるとともに、前記光学的部分が前記第1の貫通穴を向くように配置され、
    前記第2の光学チップは、前記重なり部の内側から前記第2の部分に配置されるとともに、前記光学的部分が前記第2の貫通穴を向くように配置されてなる光モジュール。
  11. 請求項5を引用する請求項8記載の光モジュールにおいて、
    前記第1の部分には、第1の貫通穴が形成され、
    前記第2の部分には、第2の貫通穴が形成され、
    前記第1の回路チップは、前記重なり部の内側から前記第1の貫通穴を塞ぐように前記第1の部分に配置され、
    前記第2の回路チップは、前記重なり部の内側から前記第2の貫通穴を塞ぐように前記第2の部分に配置され、
    前記第1の光学チップは、前記第1の貫通穴内において前記第1の回路チップに、前記光学的部分が前記第1の回路チップとは反対方向を向くように配置され、
    前記第2の光学チップは、前記第2の貫通穴内において前記第2の回路チップに、前記光学的部分が前記第2の回路チップとは反対方向を向くように配置されてなる光モジュール。
  12. 請求項8から請求項11のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の部分は、それぞれ別体の基材で構成されてなる光モジュール。
  13. 請求項8から請求項11のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の部分は、一体の基材で構成され、
    前記重なり部は、前記基板が前記第1及び第2の部分の間で屈曲することで形成されてなる光モジュール。
  14. 請求項1から請求項13のいずれかに記載の光モジュールにおいて、
    前記第1のレンズを前記第1の光学チップから間隔をあけて保持するとともに、前記第1の光学チップを囲む形状をなし、前記基板に取り付けられた第1の筐体と、
    前記第2のレンズを前記第2の光学チップから間隔をあけて保持するとともに、前記第2の光学チップを囲む形状をなし、前記基板に取り付けられた第2の筐体と、
    を含む光モジュール。
  15. 請求項1から請求項14のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の光学チップのそれぞれの前記光学的部分は、画像センシング用に並べられた複数の受光部を有する光モジュール。
  16. 請求項1から請求項15のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の光学チップのそれぞれの前記光学的部分は、カラーフィルタを有する光モジュール。
  17. 請求項1から請求項16のいずれかに記載の光モジュールにおいて、
    前記第1及び第2の光学チップのそれぞれの前記光学的部分は、マイクロレンズアレイを有する光モジュール。
  18. 請求項1から請求項17のいずれかに記載の光モジュールが実装されてなる回路基板。
  19. 請求項1から請求項17のいずれかに記載の光モジュールを有する電子機器。
  20. (a)配線パターンが設けられた基板に、前記配線パターンに電気的に接続するように第1及び第2の光学チップを実装すること、
    (b)前記第1及び第2の光学チップのそれぞれの前記光学的部分にいずれかが対応するように第1及び第2のレンズを設けること、
    を含み、
    前記第1及び第2の光学チップは、それぞれ光学的部分を有し、
    前記(a)工程で、前記第1及び第2の光学チップを、それぞれの前記光学的部分が相互に反対方向を向くように前記基板に実装する光モジュールの製造方法。
JP2002295172A 2002-10-08 2002-10-08 光モジュール及びその製造方法、回路基板並びに電子機器 Expired - Lifetime JP4145619B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002295172A JP4145619B2 (ja) 2002-10-08 2002-10-08 光モジュール及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002295172A JP4145619B2 (ja) 2002-10-08 2002-10-08 光モジュール及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004134875A true JP2004134875A (ja) 2004-04-30
JP4145619B2 JP4145619B2 (ja) 2008-09-03

Family

ID=32285510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002295172A Expired - Lifetime JP4145619B2 (ja) 2002-10-08 2002-10-08 光モジュール及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP4145619B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166766A1 (en) 2008-09-18 2010-03-24 MAGNETI MARELLI SISTEMI ELETTRONICI S.p.A. On-board system for auxillary viewing of the surroundings of a vehicle
US20170242240A1 (en) * 2016-02-24 2017-08-24 Endochoice, Inc. Circuit Board Assembly for a Multiple Viewing Element Endoscope Using CMOS Sensors
WO2018135261A1 (ja) * 2017-01-18 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子装置、および、固体撮像素子の製造方法
WO2019003866A1 (ja) * 2017-06-27 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019153730A (ja) * 2018-03-06 2019-09-12 株式会社リコー 実装基板の配置構造、撮像素子基板の配置構造、撮像装置及び撮像装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166766A1 (en) 2008-09-18 2010-03-24 MAGNETI MARELLI SISTEMI ELETTRONICI S.p.A. On-board system for auxillary viewing of the surroundings of a vehicle
US20170242240A1 (en) * 2016-02-24 2017-08-24 Endochoice, Inc. Circuit Board Assembly for a Multiple Viewing Element Endoscope Using CMOS Sensors
US10488648B2 (en) * 2016-02-24 2019-11-26 Endochoice, Inc. Circuit board assembly for a multiple viewing element endoscope using CMOS sensors
US10908407B2 (en) 2016-02-24 2021-02-02 Endochoice, Inc. Circuit board assembly for a multiple viewing elements endoscope using CMOS sensors
US11782259B2 (en) 2016-02-24 2023-10-10 Endochoice, Inc. Circuit board assembly for a multiple viewing elements endoscope using CMOS sensors
WO2018135261A1 (ja) * 2017-01-18 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子装置、および、固体撮像素子の製造方法
WO2019003866A1 (ja) * 2017-06-27 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11496680B2 (en) 2017-06-27 2022-11-08 Sony Semiconductor Solutions Corporation Imaging unit
JP2019153730A (ja) * 2018-03-06 2019-09-12 株式会社リコー 実装基板の配置構造、撮像素子基板の配置構造、撮像装置及び撮像装置の製造方法
JP7073787B2 (ja) 2018-03-06 2022-05-24 株式会社リコー 実装基板の配置構造、撮像素子基板の配置構造、撮像装置及び撮像装置の製造方法

Also Published As

Publication number Publication date
JP4145619B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
EP1462839B1 (en) Module for optical image capturing device comprising objective lens and image sensor
US6396116B1 (en) Integrated circuit packaging for optical sensor devices
US6727431B2 (en) Optical module, circuit board and electronic device
JP4236594B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
US20070152345A1 (en) Stacked chip packaging structure
US20060223216A1 (en) Sensor module structure and method for fabricating the same
JP2004296453A (ja) 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法
JP2004242166A (ja) 光モジュール及びその製造方法並びに電子機器
JP2008258949A (ja) 固体撮像装置
JP3867785B2 (ja) 光モジュール
US20060289733A1 (en) Stack-type image sensor module
JP2004342992A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
JP2007282195A (ja) カメラレンズモジュールおよびその製造方法
JPH1117996A (ja) 撮像装置
JP4174664B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP2004274164A (ja) 光モジュール及びその製造方法並びに電子機器
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法
JP4138436B2 (ja) 光モジュール、回路基板及び電子機器
JP2004214788A (ja) 光モジュール及びその製造方法並びに電子機器
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
JP2004221876A (ja) 光モジュール及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080618

R150 Certificate of patent or registration of utility model

Ref document number: 4145619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term