JP2004134602A - メモリ装置およびその製造方法 - Google Patents
メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004134602A JP2004134602A JP2002298284A JP2002298284A JP2004134602A JP 2004134602 A JP2004134602 A JP 2004134602A JP 2002298284 A JP2002298284 A JP 2002298284A JP 2002298284 A JP2002298284 A JP 2002298284A JP 2004134602 A JP2004134602 A JP 2004134602A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive layer
- memory device
- carrier trap
- trap level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供する。
【解決手段】このメモリ装置は、Si基板1と、Si基板1上に形成され、キャリアトラップ準位(ダングリングボンド5a)を含むゲート絶縁膜5と、ゲート絶縁膜5上に形成されたゲート電極6とを備えている。そして、ゲート絶縁膜5のキャリアトラップ準位を利用してメモリ動作を行う。
【選択図】図1
【解決手段】このメモリ装置は、Si基板1と、Si基板1上に形成され、キャリアトラップ準位(ダングリングボンド5a)を含むゲート絶縁膜5と、ゲート絶縁膜5上に形成されたゲート電極6とを備えている。そして、ゲート絶縁膜5のキャリアトラップ準位を利用してメモリ動作を行う。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
この発明は、メモリ装置およびその製造方法に関し、特に、データの読み出しおよび書き込みなどを行うメモリ装置およびその製造方法に関する。
【0002】
【従来の技術】
従来、データを記憶する種々のメモリ装置が知られている。その1つとして、1つのキャパシタと、1つのMOSトランジスタ(スイッチングトランジスタ)とから構成されるメモリセルを有するDRAM(Dynamic RandomAccess Memory)が知られている。
【0003】
従来のDRAMでは、メモリセルを構成するキャパシタに電荷を蓄積するか、または、キャパシタに蓄積された電荷を放出することによって、データが記憶される。そして、従来では、キャパシタの下部電極を筒状にすることによって、一定の平面積におけるキャパシタの実効面積を増加させることによりキャパシタ容量を増加させたメモリセルを有するDRAMが提案されている(たとえば、特許文献1参照)。この提案されたDRAMのメモリセルでは、キャパシタ容量を増加させることができるので、キャパシタを小さくすることが可能である。
【0004】
【特許文献1】
特開2000−156479号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の提案されたメモリセルでは、上述したように、1つのキャパシタと1つのMOSトランジスタ(スイッチングトランジスタ)とから構成されているので、メモリセルの構造をさらに簡素化するのが困難であるという不都合がある。このため、キャパシタを小さくできたとしても、メモリセルの微細化には限界があるという問題点がある。また、上記のように、メモリセルの構造を簡素化するのが困難であるため、製造プロセスを簡略化するのが困難であるという問題点もある。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供することである。
【0007】
この発明のもう1つの目的は、メモリセルの製造プロセスを簡略化することが可能なメモリ装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】
上記目的を達成するために、この発明の第1の局面によるメモリ装置は、第1導電層と、第1導電層上に形成され、キャリアトラップ準位を含む絶縁膜と、絶縁膜上に形成された第2導電層とを備えている。そして、絶縁膜のキャリアトラップ準位を利用してメモリ動作を行う。
【0009】
この第1の局面によるメモリ装置では、上記のように、第1導電層と第2導電層との間に、キャリアトラップ準位を含む絶縁膜を形成することによって、キャリアトラップ準位に電子または正孔を捕獲させれば、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流が、絶縁膜のキャリアトラップ準位に電子または正孔が捕獲されていない場合よりも流れにくくなる。これにより、キャリアトラップ準位に電子または正孔が捕獲されていない場合に絶縁膜に流れるトンネル電流の値とキャリアトラップ準位に電子または正孔が捕獲されている場合に絶縁膜に流れるトンネル電流の値との差を大きくすることができる。このため、キャリアトラップ準位に電子または正孔が捕獲されていない状態とキャリアトラップ準位に電子または正孔が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させることができる。その結果、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。また、第1導電層と第2導電層とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子または正孔の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。また、MOSトランジスタやMOSキャパシタと同様の構造でメモリセルが構成されるので、1つのキャパシタと1つのMOSトランジスタとからなるDRAMに比べて、メモリセルの構造を簡素化することができる。その結果、DRAMよりもメモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、製造プロセスを簡略化することができる。また、メモリセルがMOSトランジスタやMOSキャパシタと同様の構造を有するため、従来のMOSトランジスタやMOSキャパシタの製造プロセスと同様のプロセスで製造することができる。
【0010】
上記第1の局面によるメモリ装置において、好ましくは、キャリアトラップ準位は、絶縁膜を構成する原子のダングリングボンド(未結合手)を含む。このように構成すれば、ダングリングボンドがキャリアを捕獲する準位になるので、ダングリングボンドに電子または正孔を結合させることができる。これにより、容易に、ダングリングボンドからなるキャリアトラップ準位に電子または正孔を捕獲させることができる。
【0011】
上記第1の局面によるメモリ装置において、好ましくは、絶縁膜は、トンネル電流を流すことが可能な膜厚を有する。このように構成すれば、トンネル効果により、容易に、絶縁膜にトンネル電流を流すことができる。
【0012】
上記第1の局面によるメモリ装置において、好ましくは、第1導電層と第2導電層とに所定の電圧を印加することにより、キャリアトラップ準位に電子または正孔を捕獲させるか、または、キャリアトラップ準位から電子または正孔を放出させることによって、データの書き込みを行う。このように構成すれば、容易に、データの書き込みを行うことができる。
【0013】
上記第1の局面によるメモリ装置において、好ましくは、キャリアトラップ準位に電子または正孔が捕獲された状態で、または、キャリアトラップ準位に捕獲された電子または正孔が放出された状態で、第1導電層と第2導電層とに所定の電圧を印加することにより、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流を測定することによって、データの読み出しを行う。このように構成すれば、容易に、データの読み出しを行うことができる。
【0014】
上記第1の局面によるメモリ装置において、好ましくは、メモリ装置のメモリセルは、電界効果型トランジスタを含む。このように構成すれば、従来の電界効果型ランジスタの製造プロセスを用いて、容易に、本発明のメモリ装置を形成することができる。
【0015】
この発明の第2の局面によるメモリ装置の製造方法は、第1導電層上に、絶縁膜を形成する工程と、絶縁膜上に、第2導電層を形成する工程と、第1導電層と第2導電層とに所定の電圧を印加することによって、絶縁膜にキャリアトラップ準位を形成する工程とを備えている。
【0016】
この第2の局面によるメモリ装置の製造方法では、上記のように、第1導電層上に、絶縁膜および第2導電層を順次形成した後、第1導電層と第2導電層とに所定の電圧を印加することにより、絶縁膜にキャリアトラップ準位を形成することによって、キャリアトラップ準位に電子または正孔を捕獲させれば、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流が、絶縁膜のキャリアトラップ準位に電子または正孔が捕獲されていない場合よりも流れにくくなる。これにより、キャリアトラップ準位に電子または正孔が捕獲されていない場合に絶縁膜に流れるトンネル電流の値とキャリアトラップ準位に電子または正孔が捕獲されている場合に絶縁膜に流れるトンネル電流の値との差を大きくすることができる。このため、キャリアトラップ準位に電子または正孔が捕獲されていない状態とキャリアトラップ準位に電子または正孔が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させることができる。その結果、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。また、第1導電層と第2導電層とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子または正孔の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。また、MOSキャパシタやMOSトランジスタと同様の構造でメモリセルが構成されるので、1つのキャパシタと1つのMOSトランジスタとからなるDRAMに比べて、メモリセルの構造を簡素化することができる。その結果、DRAMよりもメモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、製造プロセスを簡略化することができる。また、メモリセルがMOSトランジスタやMOSキャパシタと同様の構造を有するため、従来のMOSトランジスタやMOSキャパシタの製造プロセスと同様のプロセスで製造することができる。
【0017】
上記第2の局面によるメモリ装置の製造方法において、好ましくは、キャリアトラップ準位を形成する工程は、第1導電層と第2導電層とに所定の電圧を印加することによって、絶縁膜を構成する原子に、ダングリングボンドを形成する工程を含む。このように構成すれば、容易に、絶縁膜にダングリングボンドからなるキャリアトラップ準位を形成することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0019】
図1は、本発明の一実施形態によるメモリ装置の断面図であり、図2および図3は、図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。まず、図1〜図3を参照して、本実施形態によるメモリ装置の構造について説明する。
【0020】
本実施形態によるメモリ装置では、pチャネルMOSトランジスタを含む構造を有している。すなわち、図1に示すように、Si基板1の主表面上の所定領域に、隣接する素子形成領域(活性領域)間を分離するためのSTI(Shallow Trench Isolation)構造を有する素子分離2が形成されている。なお、Si基板1は、本発明の「第1導電層」の一例である。また、Si基板1の素子分離2によって囲まれた活性領域には、n型のウェル領域3が形成されている。そして、Si基板1のウェル領域3の表面には、チャネル領域を挟むように、1対のp型のソース/ドレイン領域4が形成されている。このソース/ドレイン領域4は、低濃度領域4aと高濃度領域4bとからなるLDD(Lightly Doped Drain)構造を有する。
【0021】
ここで、本実施形態では、1対のp型のソース/ドレイン領域4間のチャネル領域上に、SiO2からなるゲート絶縁膜5が形成されている。なお、ゲート絶縁膜5は、本発明の「絶縁膜」の一例である。このゲート絶縁膜5は、ゲート絶縁膜5にトンネル電流を流すことが可能なように、約2nmの膜厚を有している。また、図2および図3に示すように、ゲート絶縁膜5を構成するSi原子の一部は、ダングリングボンド(未結合手)5aを有している。このダングリングボンド5aは、キャリア(電子)を捕獲する準位(キャリアトラップ準位)として機能する。また、図1に示すように、ゲート絶縁膜5上には、p型の不純物がドープされたポリシリコンからなるゲート電極6が形成されている。なお、ゲート電極6は、本発明の「第2導電層」の一例である。そして、1対のp型のソース/ドレイン領域4と、ゲート絶縁膜5と、ゲート電極6とによって、pチャネルMOSトランジスタが構成されている。このpチャネルMOSトランジスタによって、本実施形態によるメモリ装置のメモリセルが構成される。なお、pチャネルMOSトランジスタは、本発明の「電界効果型トランジスタ」の一例である。
【0022】
また、ゲート電極6の両側面上には、サイドウォール絶縁膜7が形成されている。そして、Si基板1の上面上には、素子分離2、ゲート電極6およびサイドウォール絶縁膜7を覆うように、コンタクトホール8aおよび8bを有する層間絶縁膜8が形成されている。この層間絶縁膜8のコンタクトホール8aおよび8bは、それぞれ、ゲート電極6および1対のp型のソース/ドレイン領域4に達するように配置されている。また、コンタクトホール8aおよび8b内には、それぞれ、プラグ電極9aおよび9bが形成されている。そして、層間絶縁膜8の上面上には、プラグ電極9aおよび9bにそれぞれ接触するように、金属配線10aおよび10bが形成されている。
【0023】
図4は、図1に示した一実施形態によるメモリ装置のI−V特性図である。図5および図6は、図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。図7〜図12は、図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【0024】
まず、図4を参照して、横軸には、ゲート電極6に印加される電圧の値が示されている。この際、Si基板1には、約0Vの電圧が印加されているとともに、ソース/ドレイン領域4には、約0Vの電圧が印加されているか、または、フローティング状態にされている。また、縦軸には、ゲート絶縁膜5に流れるトンネル電流の値が示されている。図4に示すように、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない場合と、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されている場合とで異なるI−V特性を示すことがわかる。
【0025】
具体的には、図5に示すように、キャリアトラップ準位に電子が捕獲されていない状態(オン状態)では、ゲート絶縁膜5のバンドギャップは、キャリアトラップ準位を有しない通常のゲート絶縁膜のバンドギャップと同様である。このため、ゲート絶縁膜5にキャリアトラップ準位を形成したとしても、ゲート絶縁膜5にトンネル電流がよく流れる。その一方、図6に示すように、キャリアトラップ準位に電子が捕獲されている状態(オフ状態)では、ゲート絶縁膜5のバンドギャップは、山型に盛り上がった形状になる。このため、ゲート絶縁膜5に流れるトンネル電流は、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない場合よりも流れにくくなる。これにより、図4に示すように、キャリアトラップ準位に電子が捕獲されていない場合にゲート絶縁膜5に流れるトンネル電流の値とキャリアトラップ準位に電子が捕獲されている場合にゲート絶縁膜5に流れるトンネル電流の値との差を大きくすることができる。
【0026】
たとえば、ゲート電極6に約+1Vの電圧を印加した場合、ゲート絶縁膜5に流れるトンネル電流の値は、図4に示すように、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない状態では、約1×10−7Aになり、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されている状態では、約1×10−8Aになる。この場合に、キャリアトラップ準位に電子が捕獲されていない状態とキャリアトラップ準位に電子が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させれば、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。
【0027】
また、図4に示したI−V特性において、キャリアトラップ準位に電子が捕獲されていない状態(オン状態)で、ゲート電極6に約−2Vの電圧を印加した場合は、図7に示すように、Si基板1側の多数キャリアである電子とゲート電極6側の多数キャリアであるホールとが再結合する。このため、ゲート絶縁膜5には、トンネル電流がよく流れる。また、図8に示すように、オン状態で、ゲート電極6に約+1Vの電圧を印加した場合は、Si基板1側の多数キャリアである電子がゲート電極6側に移動するため、ゲート絶縁膜5には、トンネル電流がよく流れる。また、図9に示すように、オン状態で、ゲート電極6に約−0.5Vの電圧を印加した場合は、ゲート電極6側の少数キャリアである電子がSi基板1側に移動するため、ゲート絶縁膜5には、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりもトンネル電流が流れにくい。
【0028】
また、図4に示したI−V特性において、キャリアトラップ準位に電子が捕獲されている状態(オフ状態)で、ゲート電極6に約−2Vの電圧を印加した場合は、図10に示すように、Si基板1側の多数キャリアである電子とゲート電極6側の多数キャリアであるホールとが再結合する。このため、ゲート絶縁膜5には、トンネル電流が流れる。また、図11に示すように、オフ状態で、ゲート電極6に約+1Vの電圧を印加した場合は、Si基板1側の多数キャリアである電子がゲート電極6側に移動するため、ゲート絶縁膜5には、トンネル電流が流れる。また、図12に示すように、オフ状態で、ゲート電極6に約−0.5Vの電圧を印加した場合は、ゲート電極6側の少数キャリアである電子がSi基板1側に移動するため、ゲート絶縁膜5には、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりもトンネル電流が流れにくい。
【0029】
なお、ゲート電極6に約−2Vまたは約+1Vの電圧を印加した場合は、図4に示すように、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が比較的大きい。これに対して、ゲート電極6に約−0.5Vの電圧を印加した場合は、図4に示すように、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりも小さい。
【0030】
ここで、データの読み出しを行う場合には、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が大きい方が好ましい。このため、上述したように、ゲート電極6に約−2Vまたは約+1V近辺の電圧を印加するのが好ましい。さらに、ゲート絶縁膜5へのストレスを低減するために、より小さい電圧を印加するのが好ましい。
【0031】
図13〜図15は、図1に示した一実施形態によるメモリ装置のデータの読み出しおよび書き込みを行う際の電圧印加条件を示した模式図である。次に、図13〜図15を参照して、本実施形態によるメモリ装置の読み出し動作および書き込み動作について説明する。
【0032】
(読み出し動作)
データを読み出す場合の電圧印加条件は、図13に示すように、G(ゲート電極6):約+0.4V〜約+1V、または、約−1.9V〜約−1V、S/D(ソース/ドレイン領域4):フローティングまたは約0V、B(Si基板1):約0Vに設定する。そして、ゲート絶縁膜5に流れるトンネル電流の値を測定することによって、オン状態であるか、または、オフ状態であるかが判別される。すなわち、ゲート絶縁膜5に流れるトンネル電流の値が所定の値よりも大きい場合には、オン状態(たとえば、データ「0」)であると判別され、トンネル電流の値が所定の値よりも小さい場合には、オフ状態(たとえば、データ「1」)であると判別される。これにより、データの読み出しが行われる。
【0033】
本実施形態では、上記のように、電圧印加条件を設定することによって、オン状態でゲート絶縁膜5に流れるトンネル電流の値とオフ状態でゲート絶縁膜5に流れるトンネル電流の値との差を大きくすることができるので、容易に、データの読み出しを行うことができる。
【0034】
(書き込み動作)
データの書き込みは、Si基板1と、ソース/ドレイン領域4またはゲート電極6とに所定の電圧を印加することにより、ゲート絶縁膜5のキャリアトラップ準位から電子を放出させるか、または、ゲート絶縁膜5のキャリアトラップ準位に電子を捕獲させることによって行う。この場合、ゲート絶縁膜5へのストレスを低減するために、より小さい電圧を印加するのが好ましい。
【0035】
この点を考慮して、本実施形態では、ゲート絶縁膜5のキャリアトラップ準位から電子を放出させる(オン状態への書き込み)場合の電圧印加条件は、図14に示すように、G(ゲート電極6):約−2.6V〜約−2V、S/D(ソース/ドレイン領域4):約0V、B(Si基板1):フローティングに設定する。この際、マイナス電位に誘起された正孔によって、ソース/ドレイン領域4間にpチャネルが形成されるとともに、pチャネルの正孔がゲート絶縁膜5に注入される。これにより、ゲート絶縁膜5のキャリアトラップ準位に捕獲された電子に正孔が再結合するので、キャリアトラップ準位に捕獲された電子が放出される。その結果、オン状態(たとえば、データ「0」)が書き込まれる。
【0036】
また、ゲート絶縁膜5のキャリアトラップ準位に電子を捕獲させる(オフ状態への書き込み)場合の電圧印加条件は、図15に示すように、G(ゲート電極6):約+2V〜約+2.6V、S/D(ソース/ドレイン領域4):フローティング、B(Si基板1):約0Vに設定する。この際、プラス電位に誘起された電子がゲート絶縁膜5に注入されるとともに、その電子がゲート絶縁膜5のキャリアトラップ準位に捕獲される。これにより、オフ状態(たとえば、データ「1」)が書き込まれる。
【0037】
本実施形態では、上記のように、Si基板1とゲート電極6との間に、キャリアトラップ準位として機能するダングリングボンド5aを有するSi原子を含むゲート絶縁膜5を形成することによって、ダングリングボンド5aからなるキャリアトラップ準位に電子を捕獲させることができる。そして、キャリアトラップ準位に電子が捕獲されている状態と電子が捕獲されていない状態とでゲート絶縁膜5に流れるトンネル電流の値に差ができることを利用して、上記2つの状態を、それぞれ、データ「0」および「1」の状態とすることができるので、メモリ装置として機能させることができる。
【0038】
また、本実施形態によるメモリ装置では、Si基板1とゲート電極6とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。
【0039】
また、本実施形態では、上記のように、1つのpチャネルMOSトランジスタのみによりメモリセルを構成することによって、1つのキャパシタと1つのMOSトランジスタとからなるDRAMなどに比べて、メモリセルの構造をより簡素化することができる。その結果、DRAMなどに比べて、メモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、後述するように、製造プロセスを簡略化することができる。また、メモリセルがpチャネルMOSトランジスタと同様の構造を有するため、後述するように、従来のpチャネルMOSトランジスタの製造プロセスと同様のプロセスで製造することができる。
【0040】
図16〜図18は、図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。図19および図20は、図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。図21は、図18に示したゲート絶縁膜にキャリアトラップ準位を形成する際の印加電圧の条件を示した模式図である。次に、図1〜図3および図16〜図21を参照して、本実施形態によるメモリ装置の製造プロセスについて説明する。
【0041】
本実施形態によるメモリ装置の製造プロセスとしては、まず、従来のpチャネルMOSトランジスタを形成する。すなわち、図16に示すように、Si基板1の主表面上の所定領域に、活性領域間を分離するためのSTI構造を有する素子分離2を形成した後、Si基板1の素子分離2によって囲まれた活性領域に不純物をイオン注入することによって、n型のウェル領域3を形成する。
【0042】
次に、図17に示すように、Si基板1の表面を酸化することによって、約2nmの膜厚を有するSiO2からなるゲート絶縁膜11を形成する。このゲート絶縁膜11は、図19および図20に示すように、キャリアトラップ準位として機能するダングリングボンドを含まない結晶構造を有している。そして、ゲート絶縁膜11の所定領域上に、p型の不純物がドープされたポリシリコンからなるゲート電極6を形成する。この後、ゲート電極6をマスクとしてp型の不純物をイオン注入することによって、Si基板1のウェル領域3に、低濃度領域4aを形成する。
【0043】
次に、図18に示すように、ゲート電極6の両側面上に、サイドウォール絶縁膜7を形成した後、そのサイドウォール絶縁膜7およびゲート電極6をマスクとしてp型の不純物をイオン注入することによって、高濃度領域4bを形成する。これにより、低濃度領域4aと高濃度領域4bとからなるLDD構造のp型のソース/ドレイン領域4が形成される。このようにして、1対のp型のソース/ドレイン領域4と、ゲート絶縁膜11と、ゲート電極6とから構成される従来のpチャネルMOSトランジスタが形成される。
【0044】
その後、Si基板1の上面上に、素子分離2、ゲート電極6およびサイドウォール絶縁膜7を覆うように層間絶縁膜8を形成した後、その層間絶縁膜8に、ゲート電極6および1対のp型のソース/ドレイン領域4にそれぞれ達するように、コンタクトホール8aおよび8bを形成する。この後、コンタクトホール8aおよび8b内に、それぞれ、プラグ電極9aおよび9bを形成する。また、層間絶縁膜8の上面上に、プラグ電極9aおよび9bにそれぞれ接触するように、金属配線10aおよび10bを形成する。
【0045】
次に、本実施形態では、図19および図20に示す結晶構造を有するゲート絶縁膜11に、キャリアトラップ準位を形成する。すなわち、Si基板1とゲート電極6とに所定の電圧を印加することによって、図2および図3に示したように、ゲート絶縁膜11を構成するSi原子の一部に、キャリアトラップ準位として機能するダングリングボンド5aを形成する。このキャリアトラップ準位を形成する場合の電圧印加条件は、図21に示すように、G(ゲート電極6):約+3V〜約+4V、S/D(ソース/ドレイン領域4):フローティング、B(Si基板1):約0Vに設定する。これにより、容易に、ゲート絶縁膜11にキャリアトラップ準位(ダングリングボンド5a)を形成することができる。このようにして、図1に示したような、本実施形態によるメモリ装置が形成される。
【0046】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0047】
たとえば、上記実施形態では、約2nmの膜厚を有するSiO2からなるゲート絶縁膜5を形成するようにしたが、本発明はこれに限らず、SiO2からなるゲート絶縁膜の膜厚が、2.5nm以下であればよい。また、キャリアトラップ準位として機能するダングリングボンドを有する他の材料からなるゲート絶縁膜を形成するようにしてもよい。たとえば、SiON膜およびSiO2とSiNとからなる積層膜などが考えられる。この場合、ゲート絶縁膜にトンネル電流を流すために、2.5nm以下の膜厚にするのが好ましい。また、キャリアトラップ準位として機能するダングリングボンドを有するZrO2膜、HfO2膜、La2O3膜およびTa2O5膜などからなるゲート絶縁膜を形成するようにしてもよい。この場合、ゲート絶縁膜にトンネル電流を流すために、3.5nm以下の膜厚にするのが好ましい。
【0048】
また、上記実施形態では、電界効果型トランジスタの一例としてのpチャネルMOSトランジスタと同様の構造からなるメモリセルを含むメモリ装置について説明したが、本発明はこれに限らず、pチャネルMOSキャパシタと同様の構造からなるメモリセルを含むメモリ装置であっても、同様の効果を得ることができる。また、nチャネルMOSトランジスタまたはnチャネルMOSキャパシタからなるメモリセルを含むメモリ装置であってもよい。さらに、MOS構造や電界効果型トランジスタに限らず、第1導電層と第2導電層との間に、キャリアトラップ準位を含む構造であれば、他の構造であってもよい。
【0049】
また、上記実施形態では、電子を捕獲するキャリアトラップ準位を絶縁膜に形成する場合について説明したが、本発明はこれに限らず、正孔を捕獲するキャリアトラップ準位を絶縁膜に形成するようにしてもよい。
【0050】
【発明の効果】
以上のように、本発明によれば、メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるメモリ装置の断面図である。
【図2】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。
【図3】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。
【図4】図1に示した一実施形態によるメモリ装置のI−V特性図である。
【図5】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。
【図6】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。
【図7】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図8】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図9】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図10】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図11】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図12】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図13】図1に示した一実施形態によるメモリ装置のデータの読み出しを行う際の電圧印加条件を示した模式図である。
【図14】図1に示した一実施形態によるメモリ装置のデータの書き込みを行う際の電圧印加条件を示した模式図である。
【図15】図1に示した一実施形態によるメモリ装置のデータの書き込みを行う際の電圧印加条件を示した模式図である。
【図16】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図17】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図18】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図19】図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。
【図20】図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。
【図21】図18に示したゲート絶縁膜にキャリアトラップ準位を形成する際の印加電圧の条件を示した模式図である。
【符号の説明】
1 Si基板(第1導電層)
5 ゲート絶縁膜(絶縁膜)
5a ダングリングボンド(キャリアトラップ準位)
6 ゲート電極(第2導電層)
【発明の属する技術分野】
この発明は、メモリ装置およびその製造方法に関し、特に、データの読み出しおよび書き込みなどを行うメモリ装置およびその製造方法に関する。
【0002】
【従来の技術】
従来、データを記憶する種々のメモリ装置が知られている。その1つとして、1つのキャパシタと、1つのMOSトランジスタ(スイッチングトランジスタ)とから構成されるメモリセルを有するDRAM(Dynamic RandomAccess Memory)が知られている。
【0003】
従来のDRAMでは、メモリセルを構成するキャパシタに電荷を蓄積するか、または、キャパシタに蓄積された電荷を放出することによって、データが記憶される。そして、従来では、キャパシタの下部電極を筒状にすることによって、一定の平面積におけるキャパシタの実効面積を増加させることによりキャパシタ容量を増加させたメモリセルを有するDRAMが提案されている(たとえば、特許文献1参照)。この提案されたDRAMのメモリセルでは、キャパシタ容量を増加させることができるので、キャパシタを小さくすることが可能である。
【0004】
【特許文献1】
特開2000−156479号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来の提案されたメモリセルでは、上述したように、1つのキャパシタと1つのMOSトランジスタ(スイッチングトランジスタ)とから構成されているので、メモリセルの構造をさらに簡素化するのが困難であるという不都合がある。このため、キャパシタを小さくできたとしても、メモリセルの微細化には限界があるという問題点がある。また、上記のように、メモリセルの構造を簡素化するのが困難であるため、製造プロセスを簡略化するのが困難であるという問題点もある。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供することである。
【0007】
この発明のもう1つの目的は、メモリセルの製造プロセスを簡略化することが可能なメモリ装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】
上記目的を達成するために、この発明の第1の局面によるメモリ装置は、第1導電層と、第1導電層上に形成され、キャリアトラップ準位を含む絶縁膜と、絶縁膜上に形成された第2導電層とを備えている。そして、絶縁膜のキャリアトラップ準位を利用してメモリ動作を行う。
【0009】
この第1の局面によるメモリ装置では、上記のように、第1導電層と第2導電層との間に、キャリアトラップ準位を含む絶縁膜を形成することによって、キャリアトラップ準位に電子または正孔を捕獲させれば、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流が、絶縁膜のキャリアトラップ準位に電子または正孔が捕獲されていない場合よりも流れにくくなる。これにより、キャリアトラップ準位に電子または正孔が捕獲されていない場合に絶縁膜に流れるトンネル電流の値とキャリアトラップ準位に電子または正孔が捕獲されている場合に絶縁膜に流れるトンネル電流の値との差を大きくすることができる。このため、キャリアトラップ準位に電子または正孔が捕獲されていない状態とキャリアトラップ準位に電子または正孔が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させることができる。その結果、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。また、第1導電層と第2導電層とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子または正孔の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。また、MOSトランジスタやMOSキャパシタと同様の構造でメモリセルが構成されるので、1つのキャパシタと1つのMOSトランジスタとからなるDRAMに比べて、メモリセルの構造を簡素化することができる。その結果、DRAMよりもメモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、製造プロセスを簡略化することができる。また、メモリセルがMOSトランジスタやMOSキャパシタと同様の構造を有するため、従来のMOSトランジスタやMOSキャパシタの製造プロセスと同様のプロセスで製造することができる。
【0010】
上記第1の局面によるメモリ装置において、好ましくは、キャリアトラップ準位は、絶縁膜を構成する原子のダングリングボンド(未結合手)を含む。このように構成すれば、ダングリングボンドがキャリアを捕獲する準位になるので、ダングリングボンドに電子または正孔を結合させることができる。これにより、容易に、ダングリングボンドからなるキャリアトラップ準位に電子または正孔を捕獲させることができる。
【0011】
上記第1の局面によるメモリ装置において、好ましくは、絶縁膜は、トンネル電流を流すことが可能な膜厚を有する。このように構成すれば、トンネル効果により、容易に、絶縁膜にトンネル電流を流すことができる。
【0012】
上記第1の局面によるメモリ装置において、好ましくは、第1導電層と第2導電層とに所定の電圧を印加することにより、キャリアトラップ準位に電子または正孔を捕獲させるか、または、キャリアトラップ準位から電子または正孔を放出させることによって、データの書き込みを行う。このように構成すれば、容易に、データの書き込みを行うことができる。
【0013】
上記第1の局面によるメモリ装置において、好ましくは、キャリアトラップ準位に電子または正孔が捕獲された状態で、または、キャリアトラップ準位に捕獲された電子または正孔が放出された状態で、第1導電層と第2導電層とに所定の電圧を印加することにより、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流を測定することによって、データの読み出しを行う。このように構成すれば、容易に、データの読み出しを行うことができる。
【0014】
上記第1の局面によるメモリ装置において、好ましくは、メモリ装置のメモリセルは、電界効果型トランジスタを含む。このように構成すれば、従来の電界効果型ランジスタの製造プロセスを用いて、容易に、本発明のメモリ装置を形成することができる。
【0015】
この発明の第2の局面によるメモリ装置の製造方法は、第1導電層上に、絶縁膜を形成する工程と、絶縁膜上に、第2導電層を形成する工程と、第1導電層と第2導電層とに所定の電圧を印加することによって、絶縁膜にキャリアトラップ準位を形成する工程とを備えている。
【0016】
この第2の局面によるメモリ装置の製造方法では、上記のように、第1導電層上に、絶縁膜および第2導電層を順次形成した後、第1導電層と第2導電層とに所定の電圧を印加することにより、絶縁膜にキャリアトラップ準位を形成することによって、キャリアトラップ準位に電子または正孔を捕獲させれば、第1導電層と第2導電層との間の絶縁膜に流れるトンネル電流が、絶縁膜のキャリアトラップ準位に電子または正孔が捕獲されていない場合よりも流れにくくなる。これにより、キャリアトラップ準位に電子または正孔が捕獲されていない場合に絶縁膜に流れるトンネル電流の値とキャリアトラップ準位に電子または正孔が捕獲されている場合に絶縁膜に流れるトンネル電流の値との差を大きくすることができる。このため、キャリアトラップ準位に電子または正孔が捕獲されていない状態とキャリアトラップ準位に電子または正孔が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させることができる。その結果、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。また、第1導電層と第2導電層とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子または正孔の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。また、MOSキャパシタやMOSトランジスタと同様の構造でメモリセルが構成されるので、1つのキャパシタと1つのMOSトランジスタとからなるDRAMに比べて、メモリセルの構造を簡素化することができる。その結果、DRAMよりもメモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、製造プロセスを簡略化することができる。また、メモリセルがMOSトランジスタやMOSキャパシタと同様の構造を有するため、従来のMOSトランジスタやMOSキャパシタの製造プロセスと同様のプロセスで製造することができる。
【0017】
上記第2の局面によるメモリ装置の製造方法において、好ましくは、キャリアトラップ準位を形成する工程は、第1導電層と第2導電層とに所定の電圧を印加することによって、絶縁膜を構成する原子に、ダングリングボンドを形成する工程を含む。このように構成すれば、容易に、絶縁膜にダングリングボンドからなるキャリアトラップ準位を形成することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0019】
図1は、本発明の一実施形態によるメモリ装置の断面図であり、図2および図3は、図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。まず、図1〜図3を参照して、本実施形態によるメモリ装置の構造について説明する。
【0020】
本実施形態によるメモリ装置では、pチャネルMOSトランジスタを含む構造を有している。すなわち、図1に示すように、Si基板1の主表面上の所定領域に、隣接する素子形成領域(活性領域)間を分離するためのSTI(Shallow Trench Isolation)構造を有する素子分離2が形成されている。なお、Si基板1は、本発明の「第1導電層」の一例である。また、Si基板1の素子分離2によって囲まれた活性領域には、n型のウェル領域3が形成されている。そして、Si基板1のウェル領域3の表面には、チャネル領域を挟むように、1対のp型のソース/ドレイン領域4が形成されている。このソース/ドレイン領域4は、低濃度領域4aと高濃度領域4bとからなるLDD(Lightly Doped Drain)構造を有する。
【0021】
ここで、本実施形態では、1対のp型のソース/ドレイン領域4間のチャネル領域上に、SiO2からなるゲート絶縁膜5が形成されている。なお、ゲート絶縁膜5は、本発明の「絶縁膜」の一例である。このゲート絶縁膜5は、ゲート絶縁膜5にトンネル電流を流すことが可能なように、約2nmの膜厚を有している。また、図2および図3に示すように、ゲート絶縁膜5を構成するSi原子の一部は、ダングリングボンド(未結合手)5aを有している。このダングリングボンド5aは、キャリア(電子)を捕獲する準位(キャリアトラップ準位)として機能する。また、図1に示すように、ゲート絶縁膜5上には、p型の不純物がドープされたポリシリコンからなるゲート電極6が形成されている。なお、ゲート電極6は、本発明の「第2導電層」の一例である。そして、1対のp型のソース/ドレイン領域4と、ゲート絶縁膜5と、ゲート電極6とによって、pチャネルMOSトランジスタが構成されている。このpチャネルMOSトランジスタによって、本実施形態によるメモリ装置のメモリセルが構成される。なお、pチャネルMOSトランジスタは、本発明の「電界効果型トランジスタ」の一例である。
【0022】
また、ゲート電極6の両側面上には、サイドウォール絶縁膜7が形成されている。そして、Si基板1の上面上には、素子分離2、ゲート電極6およびサイドウォール絶縁膜7を覆うように、コンタクトホール8aおよび8bを有する層間絶縁膜8が形成されている。この層間絶縁膜8のコンタクトホール8aおよび8bは、それぞれ、ゲート電極6および1対のp型のソース/ドレイン領域4に達するように配置されている。また、コンタクトホール8aおよび8b内には、それぞれ、プラグ電極9aおよび9bが形成されている。そして、層間絶縁膜8の上面上には、プラグ電極9aおよび9bにそれぞれ接触するように、金属配線10aおよび10bが形成されている。
【0023】
図4は、図1に示した一実施形態によるメモリ装置のI−V特性図である。図5および図6は、図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。図7〜図12は、図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【0024】
まず、図4を参照して、横軸には、ゲート電極6に印加される電圧の値が示されている。この際、Si基板1には、約0Vの電圧が印加されているとともに、ソース/ドレイン領域4には、約0Vの電圧が印加されているか、または、フローティング状態にされている。また、縦軸には、ゲート絶縁膜5に流れるトンネル電流の値が示されている。図4に示すように、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない場合と、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されている場合とで異なるI−V特性を示すことがわかる。
【0025】
具体的には、図5に示すように、キャリアトラップ準位に電子が捕獲されていない状態(オン状態)では、ゲート絶縁膜5のバンドギャップは、キャリアトラップ準位を有しない通常のゲート絶縁膜のバンドギャップと同様である。このため、ゲート絶縁膜5にキャリアトラップ準位を形成したとしても、ゲート絶縁膜5にトンネル電流がよく流れる。その一方、図6に示すように、キャリアトラップ準位に電子が捕獲されている状態(オフ状態)では、ゲート絶縁膜5のバンドギャップは、山型に盛り上がった形状になる。このため、ゲート絶縁膜5に流れるトンネル電流は、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない場合よりも流れにくくなる。これにより、図4に示すように、キャリアトラップ準位に電子が捕獲されていない場合にゲート絶縁膜5に流れるトンネル電流の値とキャリアトラップ準位に電子が捕獲されている場合にゲート絶縁膜5に流れるトンネル電流の値との差を大きくすることができる。
【0026】
たとえば、ゲート電極6に約+1Vの電圧を印加した場合、ゲート絶縁膜5に流れるトンネル電流の値は、図4に示すように、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されていない状態では、約1×10−7Aになり、ゲート絶縁膜5のキャリアトラップ準位に電子が捕獲されている状態では、約1×10−8Aになる。この場合に、キャリアトラップ準位に電子が捕獲されていない状態とキャリアトラップ準位に電子が捕獲されている状態とを、それぞれ、メモリのオン状態(データ「0」または「1」に対応)およびオフ状態(データ「1」または「0」に対応)に対応させれば、データ「0」およびデータ「1」を保持するメモリとして機能させることができる。
【0027】
また、図4に示したI−V特性において、キャリアトラップ準位に電子が捕獲されていない状態(オン状態)で、ゲート電極6に約−2Vの電圧を印加した場合は、図7に示すように、Si基板1側の多数キャリアである電子とゲート電極6側の多数キャリアであるホールとが再結合する。このため、ゲート絶縁膜5には、トンネル電流がよく流れる。また、図8に示すように、オン状態で、ゲート電極6に約+1Vの電圧を印加した場合は、Si基板1側の多数キャリアである電子がゲート電極6側に移動するため、ゲート絶縁膜5には、トンネル電流がよく流れる。また、図9に示すように、オン状態で、ゲート電極6に約−0.5Vの電圧を印加した場合は、ゲート電極6側の少数キャリアである電子がSi基板1側に移動するため、ゲート絶縁膜5には、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりもトンネル電流が流れにくい。
【0028】
また、図4に示したI−V特性において、キャリアトラップ準位に電子が捕獲されている状態(オフ状態)で、ゲート電極6に約−2Vの電圧を印加した場合は、図10に示すように、Si基板1側の多数キャリアである電子とゲート電極6側の多数キャリアであるホールとが再結合する。このため、ゲート絶縁膜5には、トンネル電流が流れる。また、図11に示すように、オフ状態で、ゲート電極6に約+1Vの電圧を印加した場合は、Si基板1側の多数キャリアである電子がゲート電極6側に移動するため、ゲート絶縁膜5には、トンネル電流が流れる。また、図12に示すように、オフ状態で、ゲート電極6に約−0.5Vの電圧を印加した場合は、ゲート電極6側の少数キャリアである電子がSi基板1側に移動するため、ゲート絶縁膜5には、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりもトンネル電流が流れにくい。
【0029】
なお、ゲート電極6に約−2Vまたは約+1Vの電圧を印加した場合は、図4に示すように、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が比較的大きい。これに対して、ゲート電極6に約−0.5Vの電圧を印加した場合は、図4に示すように、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が、ゲート電極6に約−2Vおよび約+1Vの電圧を印加した場合よりも小さい。
【0030】
ここで、データの読み出しを行う場合には、オン状態の場合にゲート絶縁膜5に流れるトンネル電流の値と、オフ状態の場合にゲート絶縁膜5に流れるトンネル電流の値との差が大きい方が好ましい。このため、上述したように、ゲート電極6に約−2Vまたは約+1V近辺の電圧を印加するのが好ましい。さらに、ゲート絶縁膜5へのストレスを低減するために、より小さい電圧を印加するのが好ましい。
【0031】
図13〜図15は、図1に示した一実施形態によるメモリ装置のデータの読み出しおよび書き込みを行う際の電圧印加条件を示した模式図である。次に、図13〜図15を参照して、本実施形態によるメモリ装置の読み出し動作および書き込み動作について説明する。
【0032】
(読み出し動作)
データを読み出す場合の電圧印加条件は、図13に示すように、G(ゲート電極6):約+0.4V〜約+1V、または、約−1.9V〜約−1V、S/D(ソース/ドレイン領域4):フローティングまたは約0V、B(Si基板1):約0Vに設定する。そして、ゲート絶縁膜5に流れるトンネル電流の値を測定することによって、オン状態であるか、または、オフ状態であるかが判別される。すなわち、ゲート絶縁膜5に流れるトンネル電流の値が所定の値よりも大きい場合には、オン状態(たとえば、データ「0」)であると判別され、トンネル電流の値が所定の値よりも小さい場合には、オフ状態(たとえば、データ「1」)であると判別される。これにより、データの読み出しが行われる。
【0033】
本実施形態では、上記のように、電圧印加条件を設定することによって、オン状態でゲート絶縁膜5に流れるトンネル電流の値とオフ状態でゲート絶縁膜5に流れるトンネル電流の値との差を大きくすることができるので、容易に、データの読み出しを行うことができる。
【0034】
(書き込み動作)
データの書き込みは、Si基板1と、ソース/ドレイン領域4またはゲート電極6とに所定の電圧を印加することにより、ゲート絶縁膜5のキャリアトラップ準位から電子を放出させるか、または、ゲート絶縁膜5のキャリアトラップ準位に電子を捕獲させることによって行う。この場合、ゲート絶縁膜5へのストレスを低減するために、より小さい電圧を印加するのが好ましい。
【0035】
この点を考慮して、本実施形態では、ゲート絶縁膜5のキャリアトラップ準位から電子を放出させる(オン状態への書き込み)場合の電圧印加条件は、図14に示すように、G(ゲート電極6):約−2.6V〜約−2V、S/D(ソース/ドレイン領域4):約0V、B(Si基板1):フローティングに設定する。この際、マイナス電位に誘起された正孔によって、ソース/ドレイン領域4間にpチャネルが形成されるとともに、pチャネルの正孔がゲート絶縁膜5に注入される。これにより、ゲート絶縁膜5のキャリアトラップ準位に捕獲された電子に正孔が再結合するので、キャリアトラップ準位に捕獲された電子が放出される。その結果、オン状態(たとえば、データ「0」)が書き込まれる。
【0036】
また、ゲート絶縁膜5のキャリアトラップ準位に電子を捕獲させる(オフ状態への書き込み)場合の電圧印加条件は、図15に示すように、G(ゲート電極6):約+2V〜約+2.6V、S/D(ソース/ドレイン領域4):フローティング、B(Si基板1):約0Vに設定する。この際、プラス電位に誘起された電子がゲート絶縁膜5に注入されるとともに、その電子がゲート絶縁膜5のキャリアトラップ準位に捕獲される。これにより、オフ状態(たとえば、データ「1」)が書き込まれる。
【0037】
本実施形態では、上記のように、Si基板1とゲート電極6との間に、キャリアトラップ準位として機能するダングリングボンド5aを有するSi原子を含むゲート絶縁膜5を形成することによって、ダングリングボンド5aからなるキャリアトラップ準位に電子を捕獲させることができる。そして、キャリアトラップ準位に電子が捕獲されている状態と電子が捕獲されていない状態とでゲート絶縁膜5に流れるトンネル電流の値に差ができることを利用して、上記2つの状態を、それぞれ、データ「0」および「1」の状態とすることができるので、メモリ装置として機能させることができる。
【0038】
また、本実施形態によるメモリ装置では、Si基板1とゲート電極6とに所定の電圧以上の電圧を印加しない限り、キャリアトラップ準位での電子の捕獲状態は変化しないので、不揮発のメモリとして機能させることができる。
【0039】
また、本実施形態では、上記のように、1つのpチャネルMOSトランジスタのみによりメモリセルを構成することによって、1つのキャパシタと1つのMOSトランジスタとからなるDRAMなどに比べて、メモリセルの構造をより簡素化することができる。その結果、DRAMなどに比べて、メモリセルを微細化することができる。また、メモリセルの構造を簡素化することができるので、後述するように、製造プロセスを簡略化することができる。また、メモリセルがpチャネルMOSトランジスタと同様の構造を有するため、後述するように、従来のpチャネルMOSトランジスタの製造プロセスと同様のプロセスで製造することができる。
【0040】
図16〜図18は、図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。図19および図20は、図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。図21は、図18に示したゲート絶縁膜にキャリアトラップ準位を形成する際の印加電圧の条件を示した模式図である。次に、図1〜図3および図16〜図21を参照して、本実施形態によるメモリ装置の製造プロセスについて説明する。
【0041】
本実施形態によるメモリ装置の製造プロセスとしては、まず、従来のpチャネルMOSトランジスタを形成する。すなわち、図16に示すように、Si基板1の主表面上の所定領域に、活性領域間を分離するためのSTI構造を有する素子分離2を形成した後、Si基板1の素子分離2によって囲まれた活性領域に不純物をイオン注入することによって、n型のウェル領域3を形成する。
【0042】
次に、図17に示すように、Si基板1の表面を酸化することによって、約2nmの膜厚を有するSiO2からなるゲート絶縁膜11を形成する。このゲート絶縁膜11は、図19および図20に示すように、キャリアトラップ準位として機能するダングリングボンドを含まない結晶構造を有している。そして、ゲート絶縁膜11の所定領域上に、p型の不純物がドープされたポリシリコンからなるゲート電極6を形成する。この後、ゲート電極6をマスクとしてp型の不純物をイオン注入することによって、Si基板1のウェル領域3に、低濃度領域4aを形成する。
【0043】
次に、図18に示すように、ゲート電極6の両側面上に、サイドウォール絶縁膜7を形成した後、そのサイドウォール絶縁膜7およびゲート電極6をマスクとしてp型の不純物をイオン注入することによって、高濃度領域4bを形成する。これにより、低濃度領域4aと高濃度領域4bとからなるLDD構造のp型のソース/ドレイン領域4が形成される。このようにして、1対のp型のソース/ドレイン領域4と、ゲート絶縁膜11と、ゲート電極6とから構成される従来のpチャネルMOSトランジスタが形成される。
【0044】
その後、Si基板1の上面上に、素子分離2、ゲート電極6およびサイドウォール絶縁膜7を覆うように層間絶縁膜8を形成した後、その層間絶縁膜8に、ゲート電極6および1対のp型のソース/ドレイン領域4にそれぞれ達するように、コンタクトホール8aおよび8bを形成する。この後、コンタクトホール8aおよび8b内に、それぞれ、プラグ電極9aおよび9bを形成する。また、層間絶縁膜8の上面上に、プラグ電極9aおよび9bにそれぞれ接触するように、金属配線10aおよび10bを形成する。
【0045】
次に、本実施形態では、図19および図20に示す結晶構造を有するゲート絶縁膜11に、キャリアトラップ準位を形成する。すなわち、Si基板1とゲート電極6とに所定の電圧を印加することによって、図2および図3に示したように、ゲート絶縁膜11を構成するSi原子の一部に、キャリアトラップ準位として機能するダングリングボンド5aを形成する。このキャリアトラップ準位を形成する場合の電圧印加条件は、図21に示すように、G(ゲート電極6):約+3V〜約+4V、S/D(ソース/ドレイン領域4):フローティング、B(Si基板1):約0Vに設定する。これにより、容易に、ゲート絶縁膜11にキャリアトラップ準位(ダングリングボンド5a)を形成することができる。このようにして、図1に示したような、本実施形態によるメモリ装置が形成される。
【0046】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0047】
たとえば、上記実施形態では、約2nmの膜厚を有するSiO2からなるゲート絶縁膜5を形成するようにしたが、本発明はこれに限らず、SiO2からなるゲート絶縁膜の膜厚が、2.5nm以下であればよい。また、キャリアトラップ準位として機能するダングリングボンドを有する他の材料からなるゲート絶縁膜を形成するようにしてもよい。たとえば、SiON膜およびSiO2とSiNとからなる積層膜などが考えられる。この場合、ゲート絶縁膜にトンネル電流を流すために、2.5nm以下の膜厚にするのが好ましい。また、キャリアトラップ準位として機能するダングリングボンドを有するZrO2膜、HfO2膜、La2O3膜およびTa2O5膜などからなるゲート絶縁膜を形成するようにしてもよい。この場合、ゲート絶縁膜にトンネル電流を流すために、3.5nm以下の膜厚にするのが好ましい。
【0048】
また、上記実施形態では、電界効果型トランジスタの一例としてのpチャネルMOSトランジスタと同様の構造からなるメモリセルを含むメモリ装置について説明したが、本発明はこれに限らず、pチャネルMOSキャパシタと同様の構造からなるメモリセルを含むメモリ装置であっても、同様の効果を得ることができる。また、nチャネルMOSトランジスタまたはnチャネルMOSキャパシタからなるメモリセルを含むメモリ装置であってもよい。さらに、MOS構造や電界効果型トランジスタに限らず、第1導電層と第2導電層との間に、キャリアトラップ準位を含む構造であれば、他の構造であってもよい。
【0049】
また、上記実施形態では、電子を捕獲するキャリアトラップ準位を絶縁膜に形成する場合について説明したが、本発明はこれに限らず、正孔を捕獲するキャリアトラップ準位を絶縁膜に形成するようにしてもよい。
【0050】
【発明の効果】
以上のように、本発明によれば、メモリセルの構造を簡素化することによって、メモリセルをより微細化することが可能なメモリ装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるメモリ装置の断面図である。
【図2】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。
【図3】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造を説明するための模式図である。
【図4】図1に示した一実施形態によるメモリ装置のI−V特性図である。
【図5】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。
【図6】図1に示した一実施形態によるメモリ装置のゲート絶縁膜の結晶構造とバンドギャップとの関係を示した図である。
【図7】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図8】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図9】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図10】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図11】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図12】図1に示した一実施形態によるメモリ装置の印加電圧とキャリアの移動との関係を示したバンドギャップ図である。
【図13】図1に示した一実施形態によるメモリ装置のデータの読み出しを行う際の電圧印加条件を示した模式図である。
【図14】図1に示した一実施形態によるメモリ装置のデータの書き込みを行う際の電圧印加条件を示した模式図である。
【図15】図1に示した一実施形態によるメモリ装置のデータの書き込みを行う際の電圧印加条件を示した模式図である。
【図16】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図17】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図18】図1に示した一実施形態によるメモリ装置の製造プロセスを説明するための断面図である。
【図19】図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。
【図20】図18に示した製造プロセスにおけるゲート絶縁膜の結晶構造を説明するための模式図である。
【図21】図18に示したゲート絶縁膜にキャリアトラップ準位を形成する際の印加電圧の条件を示した模式図である。
【符号の説明】
1 Si基板(第1導電層)
5 ゲート絶縁膜(絶縁膜)
5a ダングリングボンド(キャリアトラップ準位)
6 ゲート電極(第2導電層)
Claims (8)
- 第1導電層と、
前記第1導電層上に形成され、キャリアトラップ準位を含む絶縁膜と、
前記絶縁膜上に形成された第2導電層とを備え、
前記絶縁膜のキャリアトラップ準位を利用してメモリ動作を行う、メモリ装置。 - 前記キャリアトラップ準位は、前記絶縁膜を構成する原子のダングリングボンドを含む、請求項1に記載のメモリ装置。
- 前記絶縁膜は、トンネル電流を流すことが可能な膜厚を有する、請求項1または2に記載のメモリ装置。
- 前記第1導電層と前記第2導電層とに所定の電圧を印加することにより、前記キャリアトラップ準位に電子または正孔を捕獲させるか、または、前記キャリアトラップ準位から電子または正孔を放出させることによって、データの書き込みを行う、請求項1〜3のいずれか1項に記載のメモリ装置。
- 前記キャリアトラップ準位に電子または正孔が捕獲された状態で、または、前記キャリアトラップ準位に捕獲された電子または正孔が放出された状態で、前記第1導電層と前記第2導電層とに所定の電圧を印加することにより、前記第1導電層と前記第2導電層との間の前記絶縁膜に流れるトンネル電流を測定することによって、データの読み出しを行う、請求項1〜4のいずれか1項に記載のメモリ装置。
- 前記メモリ装置のメモリセルは、電界効果型トランジスタを含む、請求項1〜5のいずれか1項に記載のメモリ装置。
- 第1導電層上に、絶縁膜を形成する工程と、
前記絶縁膜上に、第2導電層を形成する工程と、
前記第1導電層と前記第2導電層とに所定の電圧を印加することによって、前記絶縁膜にキャリアトラップ準位を形成する工程とを備えた、メモリ装置の製造方法。 - 前記キャリアトラップ準位を形成する工程は、
前記第1導電層と前記第2導電層とに所定の電圧を印加することによって、前記絶縁膜を構成する原子に、ダングリングボンドを形成する工程を含む、請求項7に記載のメモリ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002298284A JP2004134602A (ja) | 2002-10-11 | 2002-10-11 | メモリ装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002298284A JP2004134602A (ja) | 2002-10-11 | 2002-10-11 | メモリ装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134602A true JP2004134602A (ja) | 2004-04-30 |
Family
ID=32287750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002298284A Pending JP2004134602A (ja) | 2002-10-11 | 2002-10-11 | メモリ装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134602A (ja) |
-
2002
- 2002-10-11 JP JP2002298284A patent/JP2004134602A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3963970B2 (ja) | Dramセルおよびその形成方法 | |
JP3934507B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2012248652A (ja) | 半導体装置およびその製造方法 | |
JP2007081335A (ja) | 半導体装置 | |
WO2013174094A1 (zh) | 动态随机存储器单元及其制备方法 | |
JPH0818016A (ja) | 半導体の製造方法 | |
US8546862B2 (en) | Memory cell, an array, and a method for manufacturing a memory cell | |
JP2005268808A (ja) | メモリ素子およびその製造方法 | |
KR19980070397A (ko) | 반도체장치 | |
JP2009522824A (ja) | マルチゲート電極構造を備えた電子デバイス、および、その電子デバイスを製造するための方法 | |
JPH03119765A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH11265990A (ja) | Dramセル及びその製造方法 | |
KR101505494B1 (ko) | 무 커패시터 메모리 소자 | |
JP2006140405A (ja) | 半導体装置及びその製造方法 | |
US6724660B2 (en) | Integrated semiconductor memory device having quantum well buried in a substrate | |
KR20170055031A (ko) | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 | |
JP2007294874A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH05110107A (ja) | フローテイングゲートを有する半導体装置 | |
JP2004134602A (ja) | メモリ装置およびその製造方法 | |
US20080237689A1 (en) | Nonvolatile semiconductor memory device, method for manufacturing the same, and semiconductor device | |
JP2820085B2 (ja) | 半導体記憶装置とその製造方法 | |
KR101603511B1 (ko) | 수직형 채널 구조의 반도체 메모리 소자 제조 방법 | |
JP2637186B2 (ja) | 半導体装置 | |
US20050202628A1 (en) | Dynamic random access memory cell and method for fabricating the same | |
JP2004342852A (ja) | 半導体記憶装置及びその製造方法、半導体装置、携帯電子機器、並びにicカード |