JP2004134535A

JP2004134535A - 電子部品

Info

Publication number: JP2004134535A
Application number: JP2002296704A
Authority: JP
Inventors: Takashi Iwamoto; 岩本　敬; Masaaki Minami; 南　匡晃; Ryoichi Morimoto; 森本　亮一
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-10-09
Filing date: 2002-10-09
Publication date: 2004-04-30

Abstract

【課題】高信頼性化、高密度化および低コスト化に対応し、更に接合不良を低減したバンプ用いた電子部品を提供する。
【解決手段】基板１上に形成されたパッド電極部３上に形成された多層構造の固相拡散接合用バンプを備えたフリップチップ接続方式の電子部品で、バンプは主体層５を備え、また、少なくとも１層以上の接合不良を低減するための層６〜９を備える。
【効果】本発明によるバンプを有する電子部品によれば、電子機器のより一層の高信頼性化および高密度化に対応することが可能となり、基板への実装時における接合不良等を低減することが可能となる。また基板に対するダメージ低減効果も有することから、基板のクラックの発生抑制も可能となる。
また、バンプの形成に係る製造コストの低コスト化を実現することが可能となる。
【選択図】　　　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、多層構造の固相拡散接合用バンプを用いた電子部品、例えば携帯電話等の移動体通信分野やテレビジョン等の電子回路に用いられる多層構造の固相拡散接合用バンプを用いた電子部品に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、薄型化および信号処理速度の高速化が急速に進むなか、更に電子機器を小型化しようとする動きも活発に進められている。電子機器の小型化をより一層進展させるためには、電子部品の実装密度を如何に向上させるかが重要なポイントの一つとなる。このような中で、最近では、パッケージを用いないでプリント配線基板に直接電子部品を実装するベアチップ実装方式の展開が進められている。
【０００３】
このベアチップ実装は、大きく２つの実装方式が提案されている。一つは、ワイヤーボンディング方式を用いた実装方式であり、実装基板上にベアチップ部品の能動面を上にして接着し、ベアチップ部品上の電極と基板上の配線電極とを、例えばＡｕのワイヤーで接続する方式である。二つめは、フリップチップ実装方式と呼ばれるもので、ベアチップ部品の能動面に設けられたバンプと基板上の配線電極とをフェイスダウンにして接続するものである。
【０００４】
しかし、集積回路の多様化、高密度化がますます増大し、外部回路との接続を行う端子の数が急速に増大し、また複雑になってきている。このため、ベアチップ部品の周辺に設けたボンディングパッドとの接続により、外部との接続を行うワイヤーボンディング方式は、既にその限界に達している。また、ワイヤーボンディング方式は、内部領域の配線を周辺部のボンディングパッドまで引き回す形となるため、配線長が長くなり、信号伝播速度が遅延する欠点を有する。これは、高速動作が要求される電子部品の実装方式としては不向きである。
【０００５】
このような理由からも、接続領域をチップ上に限定することが出来るフリップチップ実装方式が注目されている。フリップチップ実装方式は、ワイヤーボンディング実装方式に比べてチップ上の配線長を短く出来るので、高速化を促進できる利点も備える。
【０００６】
フリップチップ実装方式は、ベアチップ部品に接合用のバンプを備える構造となるが、用いられるバンプ形成工法としては、スタッドバンプ法、またはボールバンプ法等が一般に知られている。また、バンプは基板との接合法から熱溶融接合用バンプと固相拡散接合用バンプに分類され、接合時の熱拡散等が少なく、より高い信頼性を有するバンプとしては、固相拡散接合用バンプが挙げられる。
【０００７】
固相拡散接合用バンプの形成法としてのスタッドバンプ法は、半導体チップのパッド電極上にバンプを形成するために、キャピラリー先端から導出された、例えばＡｕの金属ワイヤーの先端に膨頭部を形成し、チップ上の接続用パッド電極部に押し当て、先端部の膨頭部を押し潰し圧着する。次に金属ワイヤーを切断することで、接合用パッド電極部上にバンプを形成する（例えば、特許文献１参照。）。
【０００８】
一方、半導体等の実装技術においては、フリップチップ実装するバンプに、表面にＡｕ等からなるバンプを形成し、熱圧着法等によって固相拡散接合する方式が一般に用いられている。これは、基板側の電極表面に形成されたＳｎ層とＡｕとの間でＡｕＳｎ共晶合金を形成することによって、接合強度を確保する接着方法として知られているが、十分な接合強度が得られてはいない状況にある。
【０００９】
これに対し、信頼性の高い半導体装置を得るために、配線電極等へのＳｎの拡散を防ぐために、バンプ上層の金属と配線、或いはパッド電極との界面に、バリア性の高いＴｉＷＮ層を有するＡｕバンプを形成することにより、信頼性の高いＡｕバンプとその構造が提案されている（例えば、特許文献２参照。）。
【００１０】
また、はんだの拡散に対する優れたバリア性効果を有し、接合用バンプ内の層間密着強度も高い高信頼性のバンプを提供することを目的として、積層構造であるバンプにおけるバリアメタル層が、異種金属膜からなる積層構造を備え、各異種金属層間に互いに隣接する各金属元素を含有することで、各接続部の信頼性を向上させるバンプの構造が提案されている（例えば、特許文献３参照。）。
【００１１】
【特許文献１】
特開平７−１８３３０３号公報
【特許文献２】
特開２０００−１００８４６号公報
【特許文献３】
特開平１１−２３３５４２号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記説明した従来技術によるバンプを備える電子部品には、以下の問題が存在する。
【００１３】
特許文献１においては、キャピラリー先端から導出した金属ワイヤーの先端部をパッド上に押し当てて先端部を潰し、圧着し、金属ワイヤーを切断することでバンプを形成することから、接続用パッド電極上に形成されたバンプの形状は、高さバラツキが大きく、またバンプ形状が重要な要因となる時に、バンプ形状の安定に欠けるために、基板との実装時に導通不良を引き起こすという課題を有している。また、バンプの形成がキャピラリーを用いた形成であることから、バンプの形成を一つ一つ行う必要がある。多量にバンプを形成する時には、製造コスト要因の一つとなり、今後の低価格化、また、電子部品などの小型化に対する微小なバンプの形成に対しても大きな課題を有する。
【００１４】
また、特許文献２においては、バンプとＳｎとの相互拡散による接合不良または、接合信頼性のみを考慮したバリア性の高いＴｉＷＮ層等を有するバンプ構造となることから、バンプ材料が硬くなることで塑性変形不足による接合不良を引き起こすという課題を有する。
【００１５】
一方、特許文献３においては、はんだバンプへの拡散に対するバリア性、またはバンプ内の層間密着強度を考慮した構造であることから、基板状態等に起因する接合不良に対しては十分な低減効果は期待できない。
【００１６】
本発明は、上記した従来の諸問題を解決するためになされたものであって、より一層の高信頼性化および高密度化に対応し、また接合不良等低減やバンプの形成製造コストの低コスト化を実現することができる多層構造の固相拡散接合用バンプを用いた電子部品を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決すべく本発明は、基板上に形成された複数のパッド電極と、パッド電極上に形成された多層構造の固相拡散接合用バンプを備えたフリップチップ接続方式の電子部品であって、多層構造の固相拡散接合用バンプは主体層を備え、また多層構造の固相拡散接合用バンプは、電子部品と電子回路基板との接合不良を低減するための層を少なくとも１層備えるバンプを用いた電子部品である。
【００１８】
また、主体層は、Ａｕ、Ｃｕ、Ａｌのうちの少なくとも１種、またはこれらのうち１種を主成分とした金属からなり、多層構造の固相拡散接合用バンプ総高さの５１％以上を占めるように、その膜厚が決定されている。また、接合不良を低減するための層の１層は、潰れ吸収層であって、潰れ吸収層は、剛性率が３．５×１０^−１０Ｐａ以下の金属で構成されており、Ａｌ、Ａｇ、Ｍｇ、Ｓｎのうちの少なくとも１種、またはこれらのうち少なくとも１種を主成分とする金属である。
【００１９】
また、接合不良を低減するための層の１層は、拡散抑制層であって、Ｎｉ、Ｃｒ、Ｗ、Ｐｔ、Ｃｕのうちの少なくとも１種、またはこれらのうちの１種を主成分とした金属からなる。また、接合不良を低減するための層の１層は、拡散促進層であって、Ｓｂ、Ａｇ、Ｓｎ、Ｚｎのうちの少なくとも１種、またはこれらのうちの１種を主成分とした金属からなる。
【００２０】
また、接合不良を低減するための層の１層は、表面酸化防止層であって、Ａｕ、ＰｔおよびＰｄのうちのいずれかにより構成される。
【００２１】
以上のような本発明のバンプを用いた電子部品によれば、より一層の高信頼性化および高密度化に対応し、また、接合不良等を低減することができ、更に、バンプの形成及び製造コストの低コスト化を実現することができる。
【００２２】
また、本発明のバンプを用いた電子部品は、弾性波を用いたデバイスである。
【００２３】
【発明の実施の形態】
以下、本発明の実施例について添付図にもとづいて詳細に説明する。
【００２４】
図１は、本発明の電子部品における一実施例、その中でも、電子部品として弾性表面波装置の断面図を示す。図１において基板１と、基板１の上面にＩＤＴやバスバー等の配線電極２と、基板１の上面に形成された、上記配線電極２に接続されるパッド電極３を含む固相拡散接合用バンプを構成するイ部を有する。なお、以下の説明では、本発明の主要部であるパッド電極を含む固相拡散接合用バンプを構成するイ部の例として説明する。
【００２５】
図２は、本発明の電子部品における固相拡散接合用バンプ、その中でも本発明の提案構成を全て含んだ固相拡散接合用バンプ構造を示す断面図、図３は、その固相拡散接合用バンプ形成における概略プロセスフローをそれぞれ示す。なお、以下の説明では、電子部品として弾性表面波装置を例としている。
【００２６】
図２においては、基板１と、基板１の上面にＩＤＴやバスバー等の配線電極（図示せず）と共に形成されたパッド電極部３と、固相拡散接合用バンプ２０の構成として、パッド電極部３上に形成された接着層４と、接着層４の上面に形成された主体層５と、主体層５の上面に形成された拡散抑制層６と、拡散抑制層６の上面に形成された潰れ吸収層７と、潰れ吸収層７の上面に形成された拡散促進層８と、拡散促進層８の上面に形成された表面酸化防止層９を有する。詳細を図３の概略プロセスフローを用いて説明する。
【００２７】
先ず図３（ａ）に示すように、基板１、例えば圧電基板であるＬｉＴａＯ_３の上面に、フォトリソグラフィー技術を用いて、パッド電極部３を含むＩＤＴやバスバー等の配線電極膜を形成したい部分を開口したリフトオフ用レジスト１０のパターンを形成する。レジスト１０は、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトリソマスクを介してレジストを露光し、現像処理することによりパターン形成される。ここで、レジスト１０のパターンは、リフトオフを考慮して逆テーパー形状になることが好ましい。
【００２８】
次に図３（ｂ）に示すように、パッド電極部３や配線電極（図示せず）として、例えばＡｌ膜を形成する。
【００２９】
次に図３（ｃ）に示すように、剥離液への浸漬、揺動等によりレジスト１０を剥離（リフトオフ）し、所望のＩＤＴやバスバー等の配線電極パターンおよびパッド電極部３を形成する。尚、目的に応じて基板１は、水晶やＬｉＮｂＯ_３等の圧電基板を用い、配線電極材料としては、Ａｕ、Ｃｕ、Ｎｉ、ＴａおよびＷ等の金属材料を用いることもある。
【００３０】
次に図３（ｄ）に示すように、固相拡散接合用バンプ部を形成するために、接続電極部である複数のパッド電極部３を有する配線電極が形成された基板１に、再度フォトリソグラフィー技術を用いて、所望の固相拡散接合用バンプを形成する部分が開口したレジスト１１を形成する。この時、バンプ総高さが５０μｍとする場合、このレジスト１１の膜厚を５０μｍとする。なお、現状のフォトリソグラフィー技術を用いれば、アライメント精度は０．５μｍ以下に抑えることが可能であり、また、レジスト開口部の寸法バラツキは、±１μｍ以下に抑えることが可能である。レジスト１１は、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトリソマスクを介してレジストを露光し、現像処理することによりパターン形成される。ここで、レジスト１１のパターンは、リフトオフを考慮して逆テーパー形状になることが好ましい。
【００３１】
次に図３（ｅ）に示すように、パッド電極部２の上面にパッド電極部３と主体層５との密着力を確保するための接着層４として、例えばＴｉを０．１μｍ形成する。接着層４は、Ｔｉに限らずＮｉ−ＣｒやＣｒ等でもよい。次にバンプの主体層５として、例えばＣｕを４０μｍ形成する。ここで、主体層５は、Ａｕ、ＣｕおよびＡｌ等、比抵抗の小さい金属材料を用いる。また、主体層５は、固相拡散接合用バンプ総高さの５１％以上を占めることが望ましい。
【００３２】
次に、拡散抑制層６として、例えばＮｉを０．３μｍ形成する。拡散抑制層６は、Ｎｉに限らず、接合する電極材料とバンプのコア層材料との拡散を抑制する効果のあるものであればよい。例えば、Ａｕ電極とＣｕ主体バンプやＡｌ主体バンプの場合、ＮｉのほかにＣｒ、Ｗ、Ｐｔ、Ｃｕ等が用いられることもある。
【００３３】
次に、潰れ吸収層７として、例えばＡｌを１〜１０μｍ形成する。なお膜厚は、実装する基板の凹凸や並行度等の要因から、必要な潰れ量を見積もり、それ以上の膜厚を形成すれば良い。潰れ吸収層７としては、Ａｌの他にＡｇ、ＡｕおよびＳｎといった剛性率が３．５×１０^−１０Ｐａ以下の金属を用いる。
【００３４】
次に接合先金属との拡散促進層８として、例えばＳｂを０．１μｍ形成する。拡散促進層８は、Ｓｂに限らず、例えば、接合先金属がＡｕの場合、主体層５材料や表面酸化防止膜９に比べて拡散し易い材料である、Ａｇ、ＳｎおよびＺｎ等でもよい。
【００３５】
次に最表面層に表面酸化防止層９として、例えばＡｕを０．１μｍ形成する。表面酸化防止層９としてはＡｕに限らず、常温の大気中で表面酸化膜を殆ど形成しないＰｔ、Ｐｄ等も適している。
【００３６】
これらバンプを構成する各層は真空蒸着法で形成され、真空を破らずに連続で成膜することが好ましい。なお、真空蒸着法を成膜工法としてを用いるため、形成するバンプの高さバラツキを±３％以下、また、基板内での高さバラツキを±１％以下で形成することが可能で、更に例えば、１チップのサイズが２．０×２．０ｍｍのものでは、このチップ内におけるバンプ高さバラツキを、±０．０１％以下に抑制することも可能である。
【００３７】
次に図３（ｆ）に示すように、剥離液への浸漬、揺動等によってレジスト１１を剥離（リフトオフ）し、固相拡散接合用バンプ２０が形成される。
【００３８】
このようにして固相拡散接合用バンプが形成された基板を、ダイシングカットソー等を用い、所望する電子部品として機能するチップ別に小片化し、それぞれのチップをＡｕ配線等の施されたアルミナ基板等に接合する。更にそれらをセラミックスパッケージでシーム溶接封止等を施し、最終的に電子部品を得る。
【００３９】
次に本発明における接合不良を低減する各層の効果を添付図にもとづいて詳細に説明する。
【００４０】
図４に本発明における接合不良を低減するための拡散促進層による接合不良低減に対する効果を示す。図４において、拡散促進層の有無により、接合不良発生に対する効果が明確に確認できる。拡散促進層を有することにより、接合不良の発生率の低下が認められる。これは、固相拡散接合用バンプと対向する接続電極部との固相拡散が促進され、接合不良が低減したものである。
【００４１】
次に、図５に本発明における接合不良を低減するための潰れ吸収層による接合不良低減に対する効果を示す。図５において、潰れ吸収層の有無により、接合不良発生率に対する効果が明確に確認でき、潰れ吸収層を有することにより、接合不良の発生率の低下が認められる。これは、固相拡散接合用バンプを形成する基板の表面粗さ、また対向する接続電極が形成された基板の厚みおよび表面粗さ等による高さバラツキ、更には基板の傾き等を、本発明の潰れ吸収層が有する材料特性により、凹凸に対応した潰れを生じることで、そのバラツキを吸収し、安定した接合が可能になった結果であると考えられる。
【００４２】
また、図６に本発明における潰れ吸収層におけるその剛性率による効果への依存性を示す。図６からも剛性率が本発明にて提案する３．５×１０^−１０Ｐａ以下にて接合不良発生率が急激に低下し、その効果が顕著に得られることが確認できる。潰れ吸収層における効果は、この剛性率に依存するものである。
【００４３】
また、潰れ吸収層の効果により、実装時の物理的な衝撃を吸収し、基板へのダメージ低減およびクラックの発生抑制が可能であり、また、硬い主体層を用いることが可能となる。
【００４４】
次に、図７に接合不良を低減するための拡散抑制層による効果を示す結果として、基板の接合電極部と電子部品の固相拡散接合用バンプを接合後に、その基板と電子部品間の初期抵抗値と、９０℃雰囲気内にて２００ｈｒ放置後の基板と電子部品間の抵抗値における変化率が２０％以上示したものの比率を示す。図７から、拡散抑制層を設けることにより、接合後９０℃雰囲気内にて２００ｈｒ放置後の基板と電子部品間の抵抗値において、初期抵抗値から２０％以上の変化が認められないことが確認できる。この抵抗の増加は、主体層への固相拡散接合時における異種金属の拡散による抵抗値の増加であると考えられるが、この抵抗値の増加は、その機能から接合不良の一つとして大きな問題となる。
【００４５】
次に図８に表面酸化防止膜による接合不良に対する効果を示す。図８より、固相拡散接合用バンプの最表面に表面酸化防止層を設けることによる、接合不良の発生抑制に対するその効果が明確に確認できる。固相拡散接合用バンプにおいては、接続電極部との界面となる最表面状態が、接合不良に対する重要な要因の一つになる。最表面状態によっては、固相拡散接合条件の抑制にもつながる可能性があり、接合条件の低減効果が期待できる。
【００４６】
以上のように接合不良を低減するための各層は、それぞれ単独においてもその効果は期待できるものである。
【００４７】
次に固相拡散接合用バンプにおける他の層構成例を添付図にもとづいて説明する。
【００４８】
図９においては、基板１と、基板１の上面にＩＤＴやバスバー等の配線電極膜（図示せず）と共に形成されたパッド電極部３と、固相拡散接合用バンプ３０の構成として、パッド電極部３上に形成された接着層４と、接着層４の上面に形成された主体層５と、主体層５の上面に形成された潰れ吸収層７と、最表面に形成された表面酸化防止層９を有する。これは、基板の接続電極部が、実装時に固相拡散接合用バンプと間に相互拡散の問題が生じない接合が可能である時に用いる固相拡散接合用バンプの層構成の一実施例である。
【００４９】
図１０においては、基板１と、基板１の上面にＩＤＴやバスバー等の配線電極膜（図示せず）と共に形成されたパッド電極部３と、固相拡散接合用バンプ４０の構成として、パッド電極部３上に形成された接着層４と、接着層４の上面に形成された主体層５と、主体層５の上面に形成された拡散抑制層６と、拡散抑制層６の上面に形成された表面酸化防止層９を有する。これは、固相拡散接合用バンプを形成する基板の表面粗さ、また接続電極部が形成された基板の厚みおよび表面粗さ等による高さバラツキ、更には基板の傾き等が良好な場合の時に用いる固相拡散接合用バンプ層構成の一実施例である。
【００５０】
図１１においては、基板１と、基板１の上面にＩＤＴやバスバー等の配線電極膜（図示せず）と共に形成されたパッド電極部３と、固相拡散接合用バンプ５０の構成として、パッド電極部３上に形成された接着層４と、接着層４の上面に形成された主体層５と、主体層５の上面に形成された表面酸化防止層９を有する。これは、実装する基板の接続電極部が、実装時に固相拡散接合用バンプとの間に相互拡散の問題が生じない接合が可能で、更に固相拡散接合用バンプを形成する基板の表面粗さ、また対向する接続電極が形成された基板の厚みおよび表面粗さ等による高さバラツキ、更には基板の傾き等が良好な場合の時に用いる固相拡散接合用バンプ層構成の一実施例である。
【００５１】
図１２は、基板１と、基板１の上面にＩＤＴやバスバー等の配線電極膜（図示せず）と共に形成されたパッド電極部３と、固相拡散接合用バンプ６０の構成として、パッド電極部３上に形成された接着層４と、接着層４の上面に形成された主体層５と、主体層５の上面に形成された拡散抑制層６と、拡散抑制層６の上面に形成された潰れ吸収層７と、潰れ吸収層７の上面に形成された表面酸化防止層９を有する。これは、実装する基板の接続電極の拡散性が良好な場合の時に用いる固相拡散接合用バンプ層構成の一実施例である。
【００５２】
一方、上記した本発明における層構成においては、各層の効果を十分に引き出すために、各層を構成する層内での位置関係にも重要性が含まれる。
【００５３】
表面酸化防止層９は、最表面に設けられ、また、拡散促進層８は、拡散抑制層６より接合電極側に設けられる。また、拡散抑制層６および潰れ防止層７は、主体層５に対し、対向する接合電極側に設けられることで、各層の求める機能がより引き出される状態となる。
【００５４】
また、以上の実施形態では、固相拡散接合バンプ形成法として蒸着リフト法を用いたが、電解めっき法を用いてもよい。
【００５５】
【発明の効果】
以上のように本発明によるバンプを有する電子部品によれば、電子機器のより一層の高信頼性化および高密度化に対応することが可能となり、基板への実装時における接合不良等を低減することが可能となる。また基板に対するダメージ低減効果も有することから、基板のクラックの発生抑制も可能となる。
【００５６】
また、バンプの形成に係る製造コストの低コスト化を実現することができる電子部品を提供することが可能となる。
【図面の簡単な説明】
【図１】
本発明の電子部品における一実施例を示す断面図である。
【図２】
本発明の電子部品における固相拡散接合用バンプの一実施例を示す断面図である。
【図３】
図２の固相拡散接合用バンプ形成の概略プロセスフローである。
【図４】
本発明の電子部品における固相拡散接合用バンプの拡散促進層の接合不良に対する効果を示す図である。
【図５】
本発明の電子部品における固相拡散接合用バンプの潰れ吸収層の接合不良に対する効果を示す図である。
【図６】本発明の電子部品における固相拡散接合用バンプの潰れ吸収層における剛性率による接着不良発生曲線を示す図である。
【図７】本発明の電子部品における固相拡散接合用バンプの拡散防止層の接合不良に対する効果を示す図である。
【図８】本発明の電子部品における固相拡散接合用バンプの表面酸化防止層の接合不良に対する効果を示す図である。
【図９】本発明の電子部品における固相拡散接合用バンプの別の実施例を示す断面図である。
【図１０】本発明の電子部品における固相拡散接合用バンプの更に別の実施例を示す断面図である。
【図１１】本発明の電子部品における固相拡散接合用バンプの更に別の実施例を示す断面図である。
【図１２】本発明の電子部品における固相拡散接合用バンプの更に別の実施例を示す断面図である。
【符号の説明】
１…基板
２…配線電極
３…パッド電極部
４…接着層
５…主体層
６…拡散抑制層
７…潰れ吸収層
８…拡散促進層
９…表面酸化防止層
１０、１１…レジスト
２０、３０、４０、５０、６０…固相拡散接合用バンプ

Claims

基板上に形成された複数のパッド電極と、前記パッド電極上に形成された多層構造の固相拡散接合用バンプを備えたフリップチップ接続方式の電子部品であって、
前記多層構造の固相拡散接合用バンプは主体層を備え、
前記多層構造の固相拡散接合用バンプは、前記電子部品と電子回路基板との接合不良を低減するための層を少なくとも１層備えることを特徴とする電子部品。
前記主体層は、Ａｕ、Ｃｕ、Ａｌのうちの少なくとも１種、またはこれらのうちの１種を主成分とした金属からなり、前記多層構造の固相拡散接合用バンプ総高さの５１％以上を占めることを特徴とする、請求項１に記載の電子部品。
前記接合不良を低減するための層の１層は、潰れ吸収層であって、
前記潰れ吸収層は、剛性率が３．５×１０^−１０Ｐａ以下の金属で構成されていることを特徴とする、請求項１または２に記載の電子部品。
前記剛性率が３．５×１０^−１０Ｐａ以下の金属は、Ａｌ、Ａｇ、Ｍｇ、Ｓｎのうちの少なくとも１種、またはこれらのうちの１種を主成分とする金属からなることを特徴とする、請求項３に記載の電子部品。
前記接合不良を低減するための層の１層は、拡散抑制層であって、
前記拡散抑制層は、Ｎｉ、Ｃｒ、Ｗ、Ｐｔ、Ｃｕのうちの少なくとも１種、またはこれらのうちの１種を主成分とした金属からなることを特徴とする、請求項１乃至４に記載の電子部品。
前記接合不良を低減するための層の１層は、拡散促進層であって、
前記拡散促進層は、Ｓｂ，Ａｇ、Ｓｎ，Ｚｎのうちの少なくとも１種、またはこれらのうちの１種を主成分とした金属からなることを特徴とする、請求項１乃至５に記載の電子部品。
前記接合不良を低減するための層の１層は、表面酸化防止層であって、
前記表面酸化防止層は、Ａｕ、Ｐｔ及びＰｄのうちのいずれか金属より構成されることを特徴とする、請求項１乃至６に記載の電子部品。
前記電子部品が、弾性波を用いたデバイスであることを特徴とする、請求項１乃至７に記載の電子部品。