JP2004134520A - レジストの除去方法 - Google Patents
レジストの除去方法 Download PDFInfo
- Publication number
- JP2004134520A JP2004134520A JP2002296464A JP2002296464A JP2004134520A JP 2004134520 A JP2004134520 A JP 2004134520A JP 2002296464 A JP2002296464 A JP 2002296464A JP 2002296464 A JP2002296464 A JP 2002296464A JP 2004134520 A JP2004134520 A JP 2004134520A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- oxygen gas
- dielectric constant
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】低誘電率材料からなる絶縁膜を有する被処理基体上に設けられたレジストを除去する際に、酸素ガス圧100mTorr以下、RF出力250W以下で発生させた酸素ガスプラズマにより被処理基体にアッシング処理を施す。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はプラズマ処理方法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの高集積化に伴い、トランジスタを接続する配線の多層化及び微細化が進められている。また、この場合の配線の材料としては、従来のアルミニウムに代わり、より導電性に優れる低抵抗の銅が使用されるようになっている。さらに、多層配線構造においては、隣接する金属配線同士の間に層間絶縁膜が設けられるが、隣接する金属配線同士の間の容量結合を低減して素子の動作スピードを向上させるべく、層間絶縁膜の低誘電率化が図られている。
【0003】
上述の多層配線構造は、例えば半導体膜と絶縁膜とが交互に積層された積層構造において、半導体膜及び絶縁膜にレジストマスクを介してエッチングを行い、形成された配線溝又はビアホールに金属を埋め込むことにより形成可能である。エッチング工程においては、パターニング後に不要となったレジストマスク(残留レジスト)に酸素ガスプラズマ等の活性種を利用するアッシング処理を施すことで、残留レジストを除去することができる(例えば特許文献1)。
【0004】
【特許文献1】
特開2000−77410号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来のアッシング処理では、酸素ガスプラズマ等の活性種により層間絶縁膜がダメージを受けるため、アッシング処理後の絶縁膜における誘電率の上昇や屈折率変化等の物性変化が起こりやすい。また、アッシング処理時に層間絶縁膜が機械的に収縮したり、その後の洗浄液(例えばHF)等による処理の際に絶縁膜の一部が損失したりする場合がある。
【0006】
なお、上記特許文献1には、絶縁膜の誘電率の上昇を防止するために、酸素ガスプラズマによるアッシング処理を0.01〜30.0Torrの圧力雰囲気下で行うことが記載されている。しかし、このようなアッシング処理を行った場合であっても、アッシング処理時間が長くなると絶縁膜のダメージが増大するため、誘電率の上昇防止効果は必ずしも十分とは言えない。
【0007】
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、エッチング工程においてパターニング後の被処理基体から残留レジストを除去するに際し、低誘電率材料からなる絶縁膜のダメージを十分に抑制することが可能なレジストの除去方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、先ず、酸素ガスプラズマによるアッシング処理を行う場合、特許文献1記載の方法のように単に圧力雰囲気を制御するだけでは、酸素ガスプラズマによる絶縁膜のダメージを抑制することは非常に困難であることを見出した。そして、かかる知見に基づき更に研究した結果、酸素ガスプラズマを発生させる際の酸素ガス圧及びRF出力がそれぞれ特定の条件を満たす場合に絶縁膜のダメージが十分に抑制されることを見出し、本発明を完成するに至った。
【0009】
すなわち、本発明のレジストの除去方法は、低誘電率材料からなる絶縁膜を有する被処理基体上に設けられたレジストを除去する方法であって、酸素ガス圧100mTorr以下、RF出力250W以下で発生させた酸素ガスプラズマにより被処理基体にアッシング処理を施すことを特徴とする。
【0010】
本発明によれば、酸素ガス圧100mTorr以下、RF出力250W以下で発生させた酸素ガスプラズマによりアッシング処理を行うことで、絶縁膜が低誘電率材料からなる場合であっても、酸素ガスプラズマによる絶縁膜のダメージを十分に抑制することができ、その結果、絶縁膜の誘電率の上昇や屈折率変化等の物性変化、さらには絶縁膜の機械的収縮や洗浄液(例えばHF)等による処理時における絶縁膜の損失などの現象を防止することが可能となる。また、かかるダメージの抑制効果は、アッシング処理時間が比較的長くなっても十分に高水準に維持される。
【0011】
また、本発明のレジストの除去方法は、レジストが、被処理基体にレジストマスクを介して所定のパターンを形成した後に被処理基体上に残留するレジストであることを特徴としてもよい。かかる残留レジストを除去する際に、酸素ガスプラズマによる絶縁膜のダメージを十分に抑制できる点で本発明は非常に有用である。
【0012】
また、本発明のレジストの除去方法は、絶縁膜の誘電率が4.0以下であることを特徴としてもよい。絶縁膜の誘電率が4.0以下であっても、酸素ガスプラズマによるダメージを十分に抑制することでアッシング処理後の誘電率を高水準に維持しつつ、レジストの除去を効果的に行うことができる。
【0013】
また、本発明のレジストの除去方法においては、低誘電率材料が、アモルファス・フッ素化炭素、スピンオン・ガラス、エーロゲル、ポリ(アリレン)エーテル、フッ素化ポリ(アリレン)エーテル及びジビニルシロキサンベンゾシクロブタン及び有機基を有するシリコン酸化物から選ばれる1種、中でも低誘電率材料が有機基を含むシリコン酸化物である場合に特に優れた効果を得ることができる。
【0014】
【発明の実施の形態】
以下、図面を参照しつつ本発明の好適な実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付することとし、重複する説明は省略する。
【0015】
図1は、本発明のレジストの除去方法において好ましく使用されるプラズマ処理装置の一例を模式的に示す断面図である。図1に示すプラズマ処理装置10は、平行平板型の、容量結合プラズマ方式のプラズマ処理装置である。
【0016】
プラズマ処理装置10は反応室12を有するチャンバ14を備えており、このチャンバ14は、半導体基板1(被処理基体)を支持するサセプタ11(支持部)と、サセプタ11に対向して設置された対向電極13とを有している。サセプタ11は、導電性の部分を有しており、この導電性の部分には、インピーダンス整合器2(インピーダンス整合部)及び高周波電源部4がこの順に接続されている。高周波電源部4及び対向電極13は、同一電位にある接地電位に接続されている。また、高周波電源部4は、所定範囲の周波数から適宜選択される任意の周波数を有する高周波電力を発生するものであり、インピーダンス整合器2を通してサセプタ11へ印加される高周波電力の出力を連続的又は段階的に変化させることが可能である。
【0017】
また、チャンバ14には、反応ガス供給系16から配管15aを通して供給されるプラズマ形成用のガスをチャンバ14内に導入するための供給口14aが設けられている。さらに、チャンバ14には、反応室12内の減圧を行うための真空ポンプ17に配管15bを介して接続された排気口14bが設けられている。
【0018】
上記の構成を有するプラズマ処理装置10は、アッシング処理だけでなく、反応性イオンエッチング(Reacrive Ion Etching)に使用することも可能なものである。従って、他のチャンバでエッチング処理された半導体基板についてプラズマ処理装置10によるアッシング処理を行ってもよく、プラズマ処理装置10のチャンバ14内で連続的に(すなわちチャンバ14から基板1を取り出すことなく)エッチング処理とアッシング処理を行ってもよい。
【0019】
以下、エッチング処理後の半導体基板1についてアッシング処理を行う手順の一例について説明する。
【0020】
半導体基板1は、低誘電率材料からなる絶縁膜を備えるもので、前述の通りフォトレジスト下層の金属膜や絶縁膜のエッチング処理が終了した後のものである。このような半導体基板1の例として、デュアルダマシンプロセスの典型的な工程における半導体基板を図2(a)〜(c)に模式的に示す。図2(a)〜(c)に示した半導体基板は絶縁層21、23、25とエッチングストップ層22、24とが交互に積層された構造を有するもので、(a)はトレンチエッチング工程(27はトレンチ)、(b)はレジストストリップ工程、(c)はストッパーエッチング工程における半導体基板1の断面図を示している。
【0021】
絶縁層21、23、25は低誘電率材料からなるものであり、その誘電率kは4.0以下、好ましくは3.5以下である。このような低誘電率材料としては、アモルファス・フッ素化炭素、スピンオン・ガラス、エーロゲル、ポリ(アリレン)エーテル、フッ素化ポリ(アリレン)エーテル及びジビニルシロキサンベンゾシクロブタン、有機基を有するシリコン酸化物などが使用可能である。有機基を有するシリコン酸化物の好ましい例としては、例えばBLACK DIAMOND(商標、アプライドマテリアルズ社)が挙げられる。
【0022】
エッチングストップ層22、24は、絶縁層21、23、25のエッチングに使用する化学物質によってエッチングされにくい誘電体で構成される。かかる誘電体の好ましい例としては、窒化シリコン(SiN)、炭化シリコン(SiC)などが挙げられる。
【0023】
絶縁層21には配線溝が形成されており、この配線溝には下層配線としての銅32が埋め込まれている。また、絶縁層23、25及びエッチングストップ層22、24を貫通して配線溝と下層配線へのビア孔とを形成し、この複合形状の開口部に一括して銅を埋め込むことで、多層配線構造が形成される。
【0024】
上記のエッチング処理はレジストマスクを介して行われる。そして、パターニング後の半導体基板1には不要となったレジストマスクが残留している。かかる半導体基板1についてプラズマ処理装置10によるアッシングを行う場合、先ず、半導体基板1がサセプタ11上に載置され、その後、真空ポンプ17によりチャンバ14内が減圧される。
【0025】
反応室12が所定の真空度になると、反応ガス供給系16からチャンバ14内に反応ガスが導入され、酸素ガス圧が100mT以下に調整される。この反応ガスは、酸素ガスのみからなるものであってもよく、酸素ガスと不活性ガス(アルゴンなど)との混合ガスであってもよいが、混合ガスを用いる場合は酸素分圧が上記の条件を満たすことが必要である。
【0026】
反応室12内の酸素ガス圧が100mT以下となった後、サセプタ11にRF電力(高周波電力)が印加される。このときのRF出力は250W以下に調整される。これにより、反応室12内には交番電界が発生し、サセプタ11と対向電極13との間に連続グロー放電による酸素ガスプラズマが形成される。そして、酸素ガスの解離によって生じた活性種である酸素イオンが、サセプタ11と対向電極13との間に印加された電位により半導体基板1側に引き込まれる。この酸素イオンにより、有機物である残留レジストがCOxやH2O等に分解される。残留レジストの分解生成物は、排気口14bからチャンバ14外へ排出される。
【0027】
なお、酸素ガス圧及びRF出力の下限値については、酸素ガスプラズマの形成が可能であれば特に制限されないが、酸素ガス圧は10mTorr以上、RF出力は30W以上であることが好ましい。酸素ガス圧が10〜100mTorrの範囲内であり、RF出力が30〜250Wの範囲内であると、絶縁膜のダメージを抑制しつつ酸素ガスプラズマ形成を安定的に行うことができる。また、アッシング処理の際の処理温度は、好ましくは100℃以下、より好ましくは50℃以下である。
【0028】
このように、酸素ガス圧100mTorr以下、RF出力250W以下で発生させた酸素ガスプラズマによりアッシング処理を行うことで、絶縁膜が低誘電率材料からなる場合であっても、酸素ガスプラズマによる絶縁膜のダメージを十分に抑制することができ、その結果、絶縁膜の誘電率の上昇や屈折率変化等の物性変化、さらには絶縁膜の機械的収縮や洗浄液(例えばHF)等による処理時における絶縁膜の損失などの現象を防止することができる。従って、本発明のレジストの除去方法は、例えばデュアルダマシン技術を利用した多層配線の形成において非常に有用である。
【0029】
【実施例】
以下、実施例及び比較例に基づいて本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【0030】
[実施例1〜3、比較例1、2]
図3(a)〜(e)は本実施例における各処理工程での被処理基体を模式的に示す断面図である。実施例1〜3及び比較例1では、先ず、USG(ケイ酸塩ガラス)基板30上にBD(BLACK DIAMOND、アプライドマテリアルズ社製)層31を積層した被処理基体を用意した。この被処理基体について、図1に示したプラズマ処理装置を用い、表1に示す酸素圧及びRF出力で酸素ガスプラズマによるアッシング処理を一定時間行った(図3(a))。また、比較例2では、従来型のバレルアッシャーを用いてアッシング処理を行った。
【0031】
次に、BD層31上にSiN層32を形成し(図3(b)、被処理基体の表面に垂直な平面で切断した(図3(c))。さらに、切断した被処理基体をHF300中に浸漬して処理した(図3(d))。
【0032】
上述の処理において、アッシング処理前後の被処理基体について誘電率変化量(Δk)及び屈折率変化量(ΔRI)を評価すると共に、SEM像に基づいてBD層の膜厚変化量及びHFによる損失を評価した。得られた結果を表1、SEM像を図4(a)〜(e)にそれぞれ示す。図4中、(a)は実施例1、(b)は実施例2、(c)は実施例3、(d)は比較例1、(e)は比較例2のSEM像である。
【0033】
【表1】
表1に示したように、アッシング処理の際の酸素ガス圧及びRF出力が本発明で規定する範囲内である実施例1〜3においては、Δk、ΔRI、BDの膜厚変化量及びHFによる損失量の全てが十分に小さい値を示し、酸素ガスプラズマによるBDのダメージが抑制されていることが確認された。
【0034】
[実施例4〜9、比較例3〜6]
実施例4〜9及び比較例3では、アッシング処理における反応性ガスの種類及び圧力、RF出力及び処理時間を表2に示す通りとしたこと以外は実施例1等と同様にして、アッシング処理、SiN層の形成、切断及びHF処理を行った。また、比較例4、5は、ICP(Inductive Coupled Plasma、誘電結合プラズマ)方式のチャンバを用い、表2に示す条件でアッシング処理を行った点が異なるだけで、それ以外の処理は実施例1等と同様である。表2中、処理時間の欄の数値は、5000Åのレジストマスクの除去に要する時間に相当する。また、比較例4、5の場合、表2中のRF出力の欄の数値は「ソース/バイアス」を意味する。
【0035】
【表2】
このようにして処理した被処理基体について、Δk、ΔRI、BDの膜厚変化量、HFによる損失量を評価した。さらに、BD層について赤外吸収スペクトルを測定し、SiCHxに帰属される吸収ピークの減少量を評価した。得られた結果を図5に示す。図5には、各評価項目について実施例4で得られた値を1としたときの相対値を示している。
【0036】
図5に示したように、アッシング処理の際の酸素ガス圧及びRF出力が本発明で規定する範囲内である実施例4〜8においては、アッシング処理時間によらずΔk、ΔRI、BDの膜厚変化量、HFによる損失量及びSiCHxピークの減少量の全てが十分に小さい値を示し、酸素ガスプラズマによるBDのダメージが抑制されていることが確認された。また、酸素ガスとアルゴンガスとの混合ガスを反応ガスとして用いた実施例9でも同様の結果が得られた。
【0037】
【発明の効果】
以上説明した通り、本発明のレジストの除去方法によれば、エッチング工程においてパターニング後の被処理基体から残留レジストを除去するに際し、絶縁膜のダメージを十分に抑制することができ、絶縁膜の誘電率の上昇や屈折率変化等の物性変化、さらには絶縁膜の機械的収縮や洗浄液(例えばHF)等による処理時における絶縁膜の損失などの現象を防止することが可能となる。
【図面の簡単な説明】
【図1】本発明にかかるプラズマ処理装置の一例を示す模式断面図である。
【図2】(a)〜(c)はそれぞれデュアルダマシンプロセスの各工程における被処理基体を示す模式断面図である。
【図3】(a)〜(e)は実施例における各処理工程での被処理基体を示す模式断面図である。
【図4】(a)〜(e)はそれぞれ実施例1〜3及び比較例1、2におけるアッシング処理後の半導体基板を示すSEM写真である。
【図5】実施例4〜9及び比較例3〜5で得られたΔk、ΔRI、BDの膜厚変化量、HFによる損失量、SiCHxに帰属される吸収ピークの減少量を示すグラフである。
【符号の説明】
1…半導体基板(被処理基体)、2…インピーダンス整合器(インピーダンス整合部)、4…高周波電源部、10…プラズマ処理装置、11…サセプタ(支持部)、13…対向電極、14…チャンバ、14a…供給口、14b…排気口、15a、15b…配管、16…反応ガス供給系、17…真空ポンプ、20…銅線、21、23、25…絶縁層、22、24…エッチングストップ層、30…USG基板、31…BD層、32…SiN層、300…HF。
Claims (5)
- 低誘電率材料からなる絶縁膜を有する被処理基体上に設けられたレジストを除去する方法であって、酸素ガス圧100mTorr以下、RF出力250W以下で発生させた酸素ガスプラズマにより前記被処理基体にアッシング処理を施すことを特徴とするレジストの除去方法。
- 前記レジストは、前記被処理基体にレジストマスクを介して所定のパターンを形成した後に前記被処理基体上に残留するレジストであることを特徴とする、請求項1に記載のレジストの除去方法。
- 前記絶縁膜の誘電率が4.0以下であることを特徴とする、請求項1又は2に記載のレジストの除去方法。
- 前記低誘電率材料が、アモルファス・フッ素化炭素、スピンオン・ガラス、エーロゲル、ポリ(アリレン)エーテル、フッ素化ポリ(アリレン)エーテル及びジビニルシロキサンベンゾシクロブタン及び有機基を有するシリコン酸化物から選ばれる1種であることを特徴とする、請求項1〜3のうちのいずれか一項に記載のレジストの除去方法。
- 前記低誘電率材料が有機基を含むシリコン酸化物であることを特徴とする、請求項1〜4のうちのいずれか一項に記載のレジストの除去方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296464A JP2004134520A (ja) | 2002-10-09 | 2002-10-09 | レジストの除去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002296464A JP2004134520A (ja) | 2002-10-09 | 2002-10-09 | レジストの除去方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134520A true JP2004134520A (ja) | 2004-04-30 |
Family
ID=32286451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002296464A Pending JP2004134520A (ja) | 2002-10-09 | 2002-10-09 | レジストの除去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134520A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245097A (ja) * | 2005-03-01 | 2006-09-14 | Tokyo Electron Ltd | プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置 |
KR101392646B1 (ko) | 2005-09-08 | 2014-05-07 | 램 리써치 코포레이션 | 저유전상수 유전 물질로부터 포토레지스트 및 에칭 후잔여물을 제거하기 위한 가스 혼합물 및 그 사용 방법 |
-
2002
- 2002-10-09 JP JP2002296464A patent/JP2004134520A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245097A (ja) * | 2005-03-01 | 2006-09-14 | Tokyo Electron Ltd | プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置 |
JP4522888B2 (ja) * | 2005-03-01 | 2010-08-11 | 東京エレクトロン株式会社 | プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置 |
KR101392646B1 (ko) | 2005-09-08 | 2014-05-07 | 램 리써치 코포레이션 | 저유전상수 유전 물질로부터 포토레지스트 및 에칭 후잔여물을 제거하기 위한 가스 혼합물 및 그 사용 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI591725B (zh) | 圖案化低k介電膜的方法 | |
US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
TWI524423B (zh) | 蝕刻及灰化期間低k材料之側壁保護 | |
KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
US6921727B2 (en) | Method for modifying dielectric characteristics of dielectric layers | |
US20070224803A1 (en) | Methods for etching a dielectric barrier layer with high selectivity | |
TW473869B (en) | Plasma preclean with argon, helium, and hydrogen gases | |
US6875702B2 (en) | Plasma treatment system | |
US8377821B2 (en) | Method for forming contact hole structure | |
JP2004111779A (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
JP2003158181A (ja) | 半導体素子の製造方法 | |
TWI362703B (ja) | ||
US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
US20020121500A1 (en) | Method of etching with NH3 and fluorine chemistries | |
JP4209253B2 (ja) | フッ素添加カーボン膜の形成方法 | |
TWI451493B (zh) | 低介電常數材料與金屬製程整合方法 | |
US20130330920A1 (en) | Method and apparatus for substrate preclean with hydrogen containing high frequency rf plasma | |
JP2005260060A (ja) | レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置 | |
JP2004134520A (ja) | レジストの除去方法 | |
KR102059312B1 (ko) | 웨이퍼 베벨 상의 실리사이드 형성의 완화 | |
EP1673805A1 (en) | An etch back process using nitrous oxide | |
JP2004342873A (ja) | 半導体装置およびその製造方法 | |
KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
JPH1197415A (ja) | ドライエッチング方法およびその装置 | |
KR101068062B1 (ko) | 도핑된 실리콘 카바이드에 대해 오르가노실리케이트유리를 선택적으로 에칭하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A601 | Written request for extension of time |
Effective date: 20080917 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080922 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081017 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081022 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081114 |
|
A602 | Written permission of extension of time |
Effective date: 20081119 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
A521 | Written amendment |
Effective date: 20081210 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090804 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |