JP2004126589A - プラズマディスプレイパネルの駆動方法及び駆動装置 - Google Patents

プラズマディスプレイパネルの駆動方法及び駆動装置 Download PDF

Info

Publication number
JP2004126589A
JP2004126589A JP2003344155A JP2003344155A JP2004126589A JP 2004126589 A JP2004126589 A JP 2004126589A JP 2003344155 A JP2003344155 A JP 2003344155A JP 2003344155 A JP2003344155 A JP 2003344155A JP 2004126589 A JP2004126589 A JP 2004126589A
Authority
JP
Japan
Prior art keywords
sustain pulse
period
luminance level
setting
average luminance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003344155A
Other languages
English (en)
Other versions
JP4181959B2 (ja
Inventor
Sang Jin Yun
ユン，サン・ジン
Son Ho Kan
カン，ソン・ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030067170A external-priority patent/KR20040030316A/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2004126589A publication Critical patent/JP2004126589A/ja
Application granted granted Critical
Publication of JP4181959B2 publication Critical patent/JP4181959B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】サステイン駆動マージンを向上させるようにしたプラズマディスプレイパネルの駆動方法及び駆動装置を提供する。
【解決手段】平均輝度レベルに応じてサステインパルス数を設定する段階と、平均輝度レベルに比例してサステインパルスの周期を設定する段階を含む。サステインパルス数を設定する段階では平均輝度レベルと反比例関係でサステインパルス数を設定する。サステインパルスの周期を設定する段階は平均輝度レベルに比例してサステインパルスのロー幅及びハイ幅を広く設定する。サステインパルスの最大周期をサステインパルスの最小周期より０．５μｓ〜１０μｓの範囲内で長く設定する。
【選択図】図５

Description

　本発明はプラズマディスプレイパネルの駆動方法及び駆動装置に関わり、特に、サステイン駆動マージンを向上させるようにしたプラズマディスプレイパネルの駆動方法及び駆動装置に関する。
　プラズマディスプレイパネル（ＰＤＰ）は、ガス放電により発生する真空紫外線が蛍光体を励起させると、蛍光体から可視光線が発生することを利用した表示装置である。ＰＤＰはこれまで表示手段の主流を成してきた陰極線管（ＣＲＴ）に比べて厚さが薄くて軽く、高鮮明な大型画面の実現が可能であるというような点の長所がある。ＰＤＰはマトリクス形態に配列された多数の放電セルを含み、一つの放電セルが画面の１画素を構成している。
　図１は従来の３電極交流面放電型ＰＤＰの放電セル構造を示した斜視図である。
　図１を参照すると、従来の３電極交流面放電型ＰＤＰの放電セルは、上部基板（１０）上に形成された第１電極（１２Ｙ）及び第２電極（１２Ｚ）と、下部基板（１８）上に形成されたアドレス電極（２０Ｘ）を備えている。
　第１電極（１２Ｙ）及び第２電極（１２Ｚ）が並んで形成された上部基板（１０）には上部誘電体層（１４）と保護膜（１６）が積層される。上部誘電体層（１４）にはプラズマ放電の際に発生する壁電荷が蓄積される。保護膜（１６）はプラズマ放電の際に発生したスパッタリングによる上部誘電体層（１４）の損傷を防止すると共に２次電子の放出效率を高めるために設けられている。保護膜（１６）には通常酸化マグネシウム（ＭｇＯ）を用いる。
　アドレス電極（２０Ｘ）が形成された下部基板（１８）には下部誘電体層（２２）、隔壁（２４）が形成され、下部誘電体層（２２）と隔壁（２４）表面には蛍光体層（２６）が塗布される。アドレス電極（２０Ｘ）は第１電極（１２Ｙ）及び第２電極（１２Ｚ）と交差する方向に形成される。
　隔壁（２４）はアドレス電極（２０Ｘ）と並んで形成されて放電によって生成された紫外線及び可視光が隣接した放電セルにリークするのを防止する。蛍光体層（２６）はプラズマ放電の際に発生した紫外線によって励起されて赤色、緑色、青色のいずれかの可視光線を発生する。上／下部基板（１０，１８）と隔壁（２４）の間に設けられた放電空間には不活性ガスが注入される。
　このようなＰＤＰは画像の階調を表現するために１フレームを放電回数が異なる多くのサブフィールドに分けて駆動している。各サブフィールドはさらに放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数によって階調を表現するサステイン期間に分けられる。
　例えば、２５６階調で画像を表示しようとする際に１／６０秒にあたる１フレーム期間（１６．６７ｍｓ）は図２のように８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。同時に、８個のサブフィールド（ＳＦ１〜ＳＦ８）の各々はリセット期間である初期化期間とアドレス期間並びにサステイン期間にさらに分けられる。ここで、各サブフィールドのリセット期間とアドレス期間は各サブフィールドごとに同一であるのに対して、サステイン期間は各サブフィールドにおいて２n（ｎ＝０，１，２，３，４，５，６，７）の比率で変化して階調による画像を表示する。
　図３は従来のＰＤＰの駆動装置を示す図面である。
　図３を参照すると、従来のＰＤＰの駆動装置は、入力ライン（１）とパネル（４６）の間に第１逆ガンマ補正部（３２Ａ）、利得制御部（３４）、誤差拡散部（３６）、サブフィールドマッピング部（３８）及びデータ整列部（４０）が接続されていると共に、さらに、入力ライン（１）とパネル（４６）の間にはフレームメモリ（３０）、第２逆ガンマ補正部（３２Ｂ）、平均輝度レベル部（ＡＰＬ：Average Picture Level）部（４２）及び波形発生部（４４）が接続されている。
　第１及び第２逆ガンマ補正部（３２Ａ、３２Ｂ）は周知のようにガンマ補正されたビデオ信号を逆ガンマ補正して映像信号の階調値による輝度値を線形的に変換させるためのものである。フレームメモリ（３０）は１フレーム分のデータ（Ｒ、Ｇ、Ｂ）を格納して、その格納されたデータを第２逆ガンマ補正部（３２Ｂ）へ供給する。
　ＡＰＬ部（４２）は第２逆ガンマ補正部（３２Ｂ）により補正されたビデオデータを受けてサステインパルス数を調節するためのＮ（Ｎは自然数）ステップ信号を発生する。利得制御部（３４）は第１逆ガンマ補正部（３２Ａ）で補正されたビデオデータを有效利得だけ増幅させる。
　誤差拡散部（３６）はセルの誤差成分を隣接したセルに拡散させることで輝度値を微細に調整する。サブフィールドマッピング部（３８）は誤差拡散部（３６）から補正されたビデオデータをサブフィールド別に再度割り当てる。
　データ整列部（４０）はサブフィールドマッピング部（３８）から入力されたビデオデータをパネル（４６）の解像度フォーマットに適合するように変換してパネル（４６）のアドレス駆動のための集積回路（ＩＣ）へ供給する。
　波形発生部（４４）はＡＰＬ部（４２）から入力されたＮステップ信号によりタイミング制御信号を生成して、生成されたタイミング制御信号をパネル（４６）のアドレス駆動ＩＣ、スキャン駆動ＩＣ及びサステイン駆動ＩＣへ供給する。
　このような従来のＰＤＰの駆動装置でＡＰＬ部（４２）はＰＤＰの消費電力を一定に維持すると同時に、映像全体の明るさが暗いときに相対的に明るい部分を強調する。このために、ＡＰＬステップは図４のようにサステインパルス数と反比例するように設定される。言いかえれば、ＡＰＬステップが高い際に少ない数のサステインパルスが供給されて、ＡＰＬステップが低い際に多い数のサステインパルスが供給される。このようにＡＰＬステップがサステインパルス数と反比例するように設定されるとパネルで消費する消費電力を一定に維持すると同時に映像全体の明るさが暗い際に相対的に明るい部分が強調される。
　しかし、このようにＡＰＬステップがサステインパルス数と反比例関係に設定されると、高いＡＰＬステップで少ない数のサステインパルスが供給されることによりサステイン期間が充分に活用されることができないという問題点が発生する。言いかえれば、高いＡＰＬステップではサステイン期間の中で一部の期間にだけサステインパルスが供給されることになりサステイン駆動マージンが低下する。したがって、従来のＰＤＰはＡＰＬステップが高い場合に発光效率がその以外の場合より低くなる。
　これをさらに説明すると、高いＡＰＬステップでは少ない数のサステインパルスが供給されるので、あらかじめ割り当てられたサステイン期間の中の一部の期間だけサステインパルスが供給されることになる。したがって、高いＡＰＬステップではサステイン期間中に放電が発生しない期間（以下“休止期間”と言う）が長くなる。このように休止期間が長くなると、すなわち現在サステイン期間のサステインパルスが供給されたときから次のサステイン期間でサステインパルスが供給されるまでの時間が長くなるとサステイン駆動マージンが低下する。一例で、休止期間が長くなると以前のサステイン放電により生成された荷電粒子が再結合によって消耗されるのでサステイン放電が不安定になる。
　従って、本発明の目的は、サステイン駆動マージンを向上させるようにしたＰＤＰの駆動方法及び駆動装置を提供することである。
　上記の目的を達成するために、本発明の実施態様に係るＰＤＰの駆動方法は、平均輝度レベル（ＡＰＬ）に応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスの周期を設定する段階を含む。
　前記サステインパルス数を設定する段階では前記平均輝度レベルと反比例関係で前記サステインパルス数を設定する。
　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのハイ幅を広く設定する段階を含む。
　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのロー幅を広く設定する段階を含む。
　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのロー幅及びハイ幅を広く設定する段階を含む。
　前記サステインパルスの最大周期を前記サステインパルスの最小周期より０．５μｓ〜１０μｓの範囲内で長く設定する。
　前記平均輝度レベルの少なくとも一部期間でサステインパルスの周期を変化させる。
　前記サステインパルスの周期が一定長さ以下に制限されるように所定の平均輝度レベル以上で最小限界周波数を設定する段階をさらに含む。
　前記最小限界周波数は、供給可能なサステインパルスの最大周期が前記サステインパルスの最小周期より０．５μｓ〜１０μｓの範囲内で長くなるように設定する。
　前記サステインパルスの周期が一定長さ以上に制限されるように所定の平均輝度レベル以下で最大限界周波数を設定する段階をさらに含む。
　前記サステインパルスの周期は、前記平均輝度レベルが低いステップから高いステップに行くほどステップ形態で増加する。
　本発明の他の実施態様に係るＰＤＰの駆動方法は、平均輝度レベル（ＡＰＬ）に応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスのハイ幅を設定する段階を含む。
　前記平均輝度レベルの少なくとも一部期間で前記サステインパルスのハイ幅を変化させる。
　本発明のＰＤＰの駆動方法は、平均輝度レベル（ＡＰＬ）に応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスのロー幅を設定する段階を含む。
　前記平均輝度レベルの少なくとも一部期間でサステインパルスのロー幅を変化させる。
　本発明のＰＤＰの駆動装置は、ビデオデータに対応した平均輝度レベルを設定する平均輝度レベル部と、平均輝度レベル部で設定された平均輝度レベルに比例するようにサステインパルスの周期を設定する周期設定部を備えている。
　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのハイ幅を設定する。
　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのロー幅を設定する。
　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのロー幅及びハイ幅を設定する。
　前記サステインパルス周期が長くなることができる最大限界値及び前記サステインパルスの周期が短くなることができる最小限界値の中から少なくとも一つを設定する限界値設定部を備えている。
　前記周期設定部は前記最大限界値及び最小限界値の中から少なくとも一つを入力されて前記サステインパルスの周期を制御する。
　本発明に係るＰＤＰの駆動方法及び駆動装置によるとＡＰＬステップが高くなるほど長い周期を持つサステインパルスを供給するので、発光效率を向上させることができる。同時に、本発明では高い最小限界周波数を設定して低いＡＰＬステップで多くの数のサステインパルスを供給することができるので、これによりパネルのピーク輝度を向上させることができる。なお、本発明では一定のサステインマージンを確保できるように最大限界周波数を設定することで安定したサステイン放電を起こさせることができる。
　前記目的以外の本発明の他の目的及び利点は、添付した図面を参照した本発明の好ましい実施形態についての詳細な説明を通して明らかになるであろう。
　以下、発明の実施形態を、添付した図５ａ〜図１３を参照して詳しく説明する。
　図５ａ及び図５ｂは本発明の第１実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフである。
　ＡＰＬとサステインパルス数は図４のように反比例関係を持つ。言いかえれば、ＡＰＬステップが高くなると、少ない数のサステインパルスがパネルに供給されて、ＡＰＬステップが低くなると、多くの数のサステインパルスがパネルに供給される。本発明では図５ａ及び図５ｂのように低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスの周期を線形的に増加するように（周波数は線形的に減少）設定する。（実際に供給されるサステインパルスの数は従来と同一である。）
　これを詳細に説明すると、低いＡＰＬステップではｉ（例えば、１０２４）個のサステインパルスがパネルへ供給される。このとき、低いＡＰＬステップで供給されるサステインパルスの周波数（ｆ２）は高い値を持つように設定される。したがって、周波数（ｆ２）と反比例関係を持つサステインパルスの周期（Ｔ２）は短く、例えば５μｓの周期を持つことになる。すなわち、低いＡＰＬステップではｉ個のサステインパルスがＴ２の周期でパネルに供給される。
　一方、高いＡＰＬステップではＪ（例えば、２００）個のサステインパルスがパネルへ供給される。このとき、高いＡＰＬステップで供給されるサステインパルスの周波数（ｆ１＜ｆ２）は低い値を持つように設定される。したがって、周波数（ｆ１）と反比例関係を持つサステインパルスの周期（Ｔ１）は長く、例えば１５μｓの周期を持つ。すなわち、高いＡＰＬステップでＪ個のサステインパルスがＴ１の周期でパネルに供給される。
　言いかえれば、本発明の第１実施形態ではＡＰＬステップと比例するようにサステインパルスの周期を増加させる。このようにＡＰＬステップと比例するようにサステインパルスの周期が増加すると、高いＡＰＬステップでも休止時間が長くならず、これによりサステイン駆動マージンを向上させることができる。
　ＡＰＬステップと比例して増加するサステインパルスのその周期の増加比率は実験的に決定される。実際に、ＡＰＬステップに比例して増加するサステインパルスの周期はＰＤＰの解像度及び大きさなどにより多様に設定される。例えば、最低ＡＰＬステップで５μｓの周期を持つサステインパルスが供給されると、最高ＡＰＬステップでは５．５μｓ〜１５μｓの周期を持つサステインパルスを供給するようにすることができる。すなわち、本発明の第１実施形態でサステインパルスの周期は、最低ＡＰＬステップから最高ＡＰＬステップへ増加するとき、大略０．５〜１０μｓ増加させることができる。
　本発明ではＡＰＬステップを多数の期間単位で分割して、この期間単位ごとにサステインパルスの周期を増加させることができる。言いかえれば、本発明では図５ｂの点線のようにＡＰＬステップを多数の期間に分割して、同じ期間に含まれたＡＰＬステップでは同一の周期を持つサステインパルスを供給し、他の期間に含まれたＡＰＬステップでは異なる周期を持つサステインパルスを供給することができる。ここで、期間単位に含まれたＡＰＬステップが高くなるほどサステインパルスの周期も増加する。
　また、サステインパルスの周期を長く設定するために多様な方法を利用することができる。例えば、図６ａ及び図６ｂに図示したようにサステインパルスでハイ幅だけを増加させてサステインパルスの周期を長く設定することができる。
　すなわち、図６ａ及び図６ｂのように低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスのハイ幅を増加させることによりサステインパルスの周期を長く設定する。このようにサステインパルスのハイ幅が広くなるとサステイン放電が安定して起きる。言いかえれば、サステインパルスのハイ幅が広くなるとサステイン放電が発生する時間が長くなるので、サステイン放電が発生できる確率が増加する。また、本実施形態では図６ａの点線に図示したようにＡＰＬステップを多数の期間に分割して、その期間に応じてサステインパルスのハイ幅を増加させることができる。言いかえれば、本実施形態では図６ａの点線のようにＡＰＬステップを多数の期間に分割して、同じ期間に含まれたＡＰＬステップでは同一のハイ幅を持つサステインパルスを供給して他の期間に含まれたＡＰＬステップでは異なるハイ幅を持つサステインパルスを供給することができる。
　また、本発明ではサステインパルスの周期を長く設定するために図７ａ及び図７ｂに図示したようにサステインパルスのロー幅だけを増加させることもできる。すなわち、図７ａ及び図７ｂに図示したように低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスのロー幅を増加させることによりサステインパルスの周期を長く設定することができる。このようにＡＰＬステップに比例してサステインパルスのロー幅が広くなると高いＡＰＬステップで休止時間が増加することを防止することができ、これにより安定的にサステイン放電を起こすことができる。言いかえれば、ＡＰＬステップに比例してサステインパルスのロー幅が広くなるとサステインパルスが供給されない休止期間をＡＰＬステップと無関係に大略一定に維持させることができる。このように、高いＡＰＬステップに応じて休止期間が長くならないと安定的にサステイン放電を起こさせることができる。
　一方、本発明では図７ａの点線に図示したようにＡＰＬステップを多数の期間に分割して、その期間に応じてサステインパルスのロー幅を増加させることができる。言いかえれば、本発明では図７ａの点線のようにＡＰＬステップを多数の期間に分割して、同じ期間に含まれたＡＰＬステップでは同一のロー幅を持つサステインパルスを供給して他の期間に含まれたＡＰＬステップでは異なるロー幅を持つサステインパルスを供給することができる。そして、本発明では低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスのロー幅及びハイ幅を増加させることによりサステインパルスの周期を長く設定することができる。
　図８ａ及び図８ｂは本発明の第２実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフである。
　図８ａ及び図８ｂを参照すると、本第２実施形態では低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスの周期が線形的に増加（周波数は線形的に減少）する。また、本実施形態では最小限界周波数（ｆ３）（すなわち、最大サステインパルス周期（Ｔ３））を設定して、ＡＰＬステップが所定以上に増加すると、最小限界周波数（ｆ３）を持つサステインパルスをパネルへ供給する。
　これを詳細に説明すると、本実施形態ではＡＰＬステップと比例するようにサステインパルスの周期が設定される。言いかえれば、ＡＰＬステップが増加するときにサステインパルスの周期も共に増加させることにより高いＡＰＬステップでもサステイン期間を充分に活用できるようにする。
　そして、本実施形態ではＡＰＬステップが特定ステップ以上になると、サステインパルスの周期が一定に維持されるように最小限界周波数（ｆ３）を設定する。例えば、サステインパルスが１５μｓの周期を持つように最小限界周波数（ｆ３）を設定すると、特定ステップ以上のＡＰＬステップでは１５μｓの周期を持つサステインパルスが供給される。言いかえれば、特定ステップ以上のＡＰＬステップではサステインパルスの数だけが変化するだけで（図４に図示するようにＡＰＬステップが高くなるほどサステインパルスの数が少なくなる）サステインパルスの周期（あるいは、周波数）は一定に維持される。ここで、最小限界周波数（ｆ３）は、高いＡＰＬステップで十分なサステインマージンが確保されるように設計者があらかじめ設定する。実際には、ＰＤＰが安定した動作ができるようにＰＤＰの解像度及び大きさなどを考慮して最小限界周波数（ｆ３）を多様に設定することができる。一例では、最低ＡＰＬステップで５μｓ周期を持つサステインパルスが供給され、最大供給できるサステインパルスの周期が５．５μｓ〜１５μｓになるように最小限界周波数（ｆ３）が設定される。すなわち、本発明の第２実施形態でサステインパルスの周期は最低ＡＰＬステップで供給されるサステインパルスの周期から大略０．５μｓ〜１０μｓ増加するように限界周波数（ｆ３）が設定される。
　このような本発明の第２実施形態ではＡＰＬステップと比例するようにサステインパルスの周期が線形的に増加するので高いＡＰＬステップで休止期間が長くなることを防止することができ、これによりサステイン駆動マージンを向上させることができる。同時に、あらかじめ割り当てられたサステイン期間内にすべてのサステインパルスが供給されるように最小限界周波数（ｆ３）を設定することにより安定したサステイン放電を起こさせることができる。
　図９ａ及び図９ｂは本発明の第３実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフである。
　図９ａ及び図９ｂを参照すると、本第３実施形態では低いＡＰＬステップから高いＡＰＬステップに行くほどサステインパルスの周期が線形的に増加（周波数は線形的に減少）する。また、本実施形態では最大限界周波数（ｆ４）（すなわち、最小サステインパルス周期（Ｔ４））を設定して低いＡＰＬステップからパネルへ供給されるサステインパルス数を任意に設定することができる。
　すなわち、本実施形態では最大限界周波数（ｆ４）をＡＰＬステップの特定位置に設定することで、最低ＡＰＬステップでパネルへ供給することができるサステインパルス数を任意に設定することができる。例えば、最も低いＡＰＬステップではｉ（例えば、１０２４）より多い値を持つＭ（例えば、１５００）個のサステインパルスをパネルへ供給するように最大限界周波数（ｆ４＞ｆ２）を設定することができる。この際、サステインパルスの周期は最大限界周波数に反比例するので短い周期（Ｔ４）、例えば３μｓの周期を持つ。このように最大限界周波数（ｆ４）を高く設定してパネルへ多くの数のサステインパルスを供給するようにするとパネルのピーク輝度が向上する。
　一方、高いＡＰＬステップではＪ（例えば、２００）個のサステインパルスがパネルへ供給される。その際、高いＡＰＬステップで供給されるサステインパルスの周波数（ｆ１）は低い値を持つように設定される。したがって、周波数（ｆ１）と反比例関係を持つサステインパルスの周期（Ｔ１）は長い値、例えば１５μｓの周期を持つことになる。すなわち、高いＡＰＬステップでＪ個のサステインパルスがＴ１の周期を持つようにパネルへ供給される。
　このように、本実施形態ではＡＰＬステップに比例してサステインパルスの周期を線形的に増加させることで発光效率を向上させることができる。同時に、本実施形態では最大限界周波数（ｆ４）を設定して低いＡＰＬステップで多い数のサステインパルスを供給するようにして、これによりパネルのピーク輝度を向上させることができる。
　一方、本発明の第４実施形態では図１０ａ及び図１０ｂのように最大限界周波数（ｆ４）及び最小限界周波数（ｆ３）を同時に設定することができる。すなわち、本第４実施形態では最大限界周波数（ｆ４）と最小限界周波数（ｆ３）を同時に設定することによりパネルのピーク輝度を向上させると同時に安定的にサステイン放電を起こすことができる。
　上記した図５ａ、図６ａ、図７ａ、図８ａ、図９ａ及び図１０ａではＡＰＬステップにより周波数（すなわち、周期）が線形的に増加、あるいは減少した。しかし、実際に本発明がＰＤＰに適用される際には図１１のように、ＡＰＬステップに対応した周波数（及び周期）はステップ形態で増加あるいは減少する。これを詳細に説明すると、ＡＰＬステップにより周波数が線形的に増加あるいは減少するとＡＰＬの特定ステップ（５０）ではｆ５（ｆ２＞ｆ５＞ｆ１）の周波数を持つＫ個のサステインパルスが供給されなければならない。ここで、ＡＰＬステップが線形的に増加あるいは減少するとｆ５の周波数（あるいは、周期）が小数点を持つ実数形態で設定することになる。しかし、小数点形態の周波数を供給することができないので小数点以下は切り捨てる方法を利用して周波数（ｆ５）を整数形態に設定する。すなわち、本発明が実際に適用される際には小数点以下は切り捨てる方法を利用して周波数を設定するようになるので、ＡＰＬステップに対応させた周波数（すなわち、周期）はステップ形態で増加あるいは減少する。
　図１２は本発明の実施形態に係るプラズマディスプレイパネルの駆動装置を示す図面である。
　図１２を参照すると、本発明の実施形態に係るＰＤＰの駆動装置は入力ライン（６１）とパネル（６６）との間に、第１逆ガンマ補正部（５２Ａ）、利得制御部（５４）、誤差拡散部（５６）、サブフィールドマッピング部（５８）及びデータ整列部（６０）が接続されており、入力ライン（６１）とパネル（６６）の間には、さらに、フレームメモリ（５１）、第２逆ガンマ補正部（５２Ｂ）、ＡＰＬ部（６２）、周波数（周期）設定部（６８）及び波形発生部（６４）が接続されている。
　第１及び第２逆ガンマ補正部（５２Ａ、５２Ｂ）はガンマ補正されたビデオ信号を逆ガンマ補正して映像信号の階調値による輝度値を線形的に変換させる。フレームメモリ（５１）は１フレーム分のデータ（Ｒ、Ｇ、Ｂ）を格納して、その格納されたデータを第２逆ガンマ補正部（５２Ｂ）へ供給する。
　ＡＰＬ部（６２）は第２逆ガンマ補正部（５２Ｂ）によって補正されたビデオデータを受けて、サステインパルス数を調節するためのＮ（Ｎは、自然数）ステップ信号を発生する。利得制御部（５４）は第１逆ガンマ補正部（５２Ａ）で補正されたビデオデータを有效利得だけ増幅させる。
　誤差拡散部（５６）はセルの誤差成分を隣接したセルに拡散させることにより輝度値を微細に調整する。サブフィールドマッピング部（５８）は誤差拡散部（５６）から補正されたビデオデータをサブフィールド別に再度割り当てる。
　データ整列部（６０）はサブフィールドマッピング部（５８）から入力されるビデオデータをパネル（６６）の解像度フォーマットに適合するように変換してパネル（６６）のアドレス駆動集積回路へ供給する。
　周波数（周期）設定部（６８）はＡＰＬ部（６２）から供給されるＡＰＬステップに対応させてサステインパルスの周波数（周期）を決定する。一例では、周波数（周期）設定部（６８）は図５ａ〜図７ｂに図示したようにＡＰＬステップが高くなるほど長い周期を持つサステインパルスが供給されるようにサステインパルスの周期を設定する。ここで、周波数（周期）設定部（６８）はＡＰＬに比例してサステインパルスのハイ幅及び／あるいは、ロー幅を広く設定することによりサステインパルスの周期を長くしている。
　波形発生部（６４）はＡＰＬ部（６２）から供給されるＡＰＬステップ信号によりタイミング制御信号を生成する。その際、波形発生部（６４）は周波数（周期）設定部（６８）から供給されるサステインパルスの周波数設定信号によりサステインパルスの周波数を設定する。波形発生部（６４）から生成されたタイミング制御信号はパネル（６６）のアドレス駆動ＩＣ、スキャン駆動ＩＣ及びサステイン駆動ＩＣへ供給する。
　図１３は本発明の他の実施形態に係るＰＤＰの駆動装置を示す図面である。
　図１３を参照すると、他の実施形態に係るＰＤＰの駆動装置は入力ライン（８１）とパネル（８６）との間に、第１逆ガンマ補正部（７２Ａ）、利得制御部（７４）、誤差拡散部（７６）、サブフィールドマッピング部（７８）及びデータ整列部（８０）が接続され、さらに、入力ライン（８１）とパネル（８６）との間にフレームメモリ（７１）、第２逆ガンマ補正部（７２Ｂ）、ＡＰＬ部（７２）、周波数（周期）設定部（７８）、限界値設定部（９０）及び波形発生部（８４）が接続されている。
　第１及び第２逆ガンマ補正部（７２Ａ、７２Ｂ）はガンマ補正されたビデオ信号を逆ガンマ補正して映像信号の階調値による輝度値を線形的に変換させる。フレームメモリ（７１）は１フレーム分のデータ（Ｒ、Ｇ、Ｂ）を格納して、格納されたデータを第２逆ガンマ補正部（７２Ｂ）へ供給する。
　ＡＰＬ部（８２）は第２逆ガンマ補正部（７２Ｂ）により補正されたビデオデータを入力としてサステインパルス数を調節するためのＮ（Ｎは、自然数）ステップ信号を発生する。利得制御部（７４）は第１逆ガンマ補正部（７２Ａ）で補正されたビデオデータを有效利得だけ増幅させる。
　誤差拡散部（７６）はセルの誤差成分を隣接したセルに拡散させることにより輝度値を微細に調整する。サブフィールドマッピング部（７８）は誤差拡散部（７６）から補正されたビデオデータをサブフィールド別に再度割り当てる。
　データ整列部（８０）はサブフィールドマッピング部（７８）から入力されるビデオデータをパネル（８６）の解像度フォーマットに適合するように変換してパネル（８６）のアドレス駆動ＩＣへ供給する。
　限界値設定部（９０）は周波数（周期）設定部（８８）で設定される最大限界値及び／あるいは、最小限界値を周波数（周期）設定部（８８）へ供給する。
　周波数（周期）設定部（８８）はＡＰＬ部（８２）から供給されるＡＰＬステップに対応させてサステインパルスの周波数（周期）を決定する。一例では、周波数（周期）設定部（８８）は図５ａ〜図７ｂに図示したようにＡＰＬステップが高くなるほど長い周期を持つサステインパルスが供給されるようにサステインパルスの周期を設定する。その際、周波数（周期）設定部（８８）はＡＰＬに比例してサステインパルスのハイ幅及び／あるいは、ロー幅を広くすることによりサステインパルスの周期が長くなるようにする。また、周波数（周期）設定部（８８）は限界値設定部（９０）から供給される最大限界値及び／あるいは最小限界値を利用して図８ａ〜図１０ｂに図示したようにサステインパルスの周波数（周期）を設定する。
　波形発生部（８４）はＡＰＬ部（８２）から供給されるＮステップ信号によりタイミング制御信号を生成する。この際、波形発生部（８４）は周波数（周期）設定部（８８）から供給されるサステインパルスの周波数設定信号によりサステインパルスの周波数を設定する。波形発生部（８４）から生成されたタイミング制御信号はパネル（８６）のアドレス駆動ＩＣ、スキャン駆動ＩＣ及びサステイン駆動ＩＣへ供給する。
　以上説明した内容を通して当業者であれば本第４実施形態の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。
従来の３電極交流面放電型ＰＤＰの放電セル構造をを示す斜視図。 従来の３電極交流面放電型ＰＤＰの１フレームを示す図。 従来のＰＤＰの駆動装置を示すブロック図。 ＡＰＬステップに対応されて設定されるサステインパルス数を示すグラフ。 本発明の第１実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフ。 サステインパルスの周期が長くなるようにＡＰＬに比例してサステインパルスのハイ幅が広くなることを示すグラフ。 サステインパルスの周期が長くなるようにＡＰＬに比例されてサステインパルスのロー幅が広くなることを示すグラフ。 本発明の第２実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフ。 本発明の第３実施形態に係るＡＰＬによるサステインパルスの周期を示すグラフ。 本発明の第４実施形態に係るＡＰＬによるサステインパルスの周波数を示すグラフ。 本発明の第５実施形態に係るＡＰＬによるサステインパルスの周波数を示すグラフ。 本発明の実施形態に係るＰＤＰの駆動装置を示すブロック図。 本発明の他の実施形態に係るＰＤＰの駆動装置を示すブロック図。
符号の説明
１、６１、８１：入力ライン
１０：上部基板
１２Ｙ：第１電極
１２Ｚ：第２電極
１４、２２：誘電体層
１６：保護膜
１８：下部基板
２０Ｘ：アドレス電極
２４：隔壁
２６：蛍光体層
３０、５１、７１：フレームメモリ
３４、５４、７４：利得制御部
３２Ａ、３２Ｂ、５２Ａ、５２Ｂ、７２Ａ、７２Ｂ：逆ガンマ補正部
３６、５６、７６：誤差拡散部
３８、５８、７８：サブフィールドマッピング部
４０、６０、８０：データ整列部
４２、６２、８２：ＡＰＬ部
４４、６４、８４：波形発生部
４６、６６、８６：パネル
６８、８８：周波数（周期）設定部
９０：限界値設定部

Claims (21)

  1. 　平均輝度レベルに応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスの周期を設定する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 　前記サステインパルス数を設定する段階では前記平均輝度レベルと反比例関係で前記サステインパルス数を設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  3. 　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのハイ幅を広く設定する段階を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  4. 　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのロー幅を広く設定する段階を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  5. 　前記サステインパルスの周期を設定する段階は前記平均輝度レベルに比例して前記サステインパルスのロー幅及びハイ幅を広く設定する段階を含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  6. 　前記サステインパルスの最大周期を前記サステインパルスの最小周期より０．５μｓ〜１０μｓの範囲内で長く設定することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  7. 　前記平均輝度レベルの少なくとも一部期間でサステインパルスの周期を変化させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  8. 　前記サステインパルスの周期が一定長さ以下に制限されるように所定の平均輝度レベル以上で最小限界周波数を設定する段階をさらに含むことを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
  9. 　前記最小限界周波数は、供給可能なサステインパルスの最大周期が前記サステインパルスの最小周期より０．５μｓ〜１０μｓの範囲内で長くなるように設定することを特徴とする請求項８記載のプラズマディスプレイパネルの駆動方法。
  10. 　前記サステインパルスの周期が一定長さ以上に制限されるように所定の平均輝度レベル以下で最大限界周波数を設定する段階をさらに含むことを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
  11. 　前記サステインパルスの周期は、前記平均輝度レベルが低いステップから高いステップに行くほどステップ形態で増加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
  12. 　平均輝度レベルに応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスのハイ幅を設定する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  13. 　前記平均輝度レベルの少なくとも一部期間で前記サステインパルスのハイ幅を変化させることを特徴とする請求項１２記載のプラズマディスプレイパネルの駆動方法。
  14. 　平均輝度レベルに応じてサステインパルス数を設定する段階と、前記平均輝度レベルに比例してサステインパルスのロー幅を設定する段階を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
  15. 　前記平均輝度レベルの少なくとも一部期間で前記サステインパルスのロー幅を変化させることを特徴とする請求項１４記載のプラズマディスプレイパネルの駆動方法。
  16. 　ビデオデータに対応した平均輝度レベルを設定する平均輝度レベル部と、平均輝度レベル部で設定された平均輝度レベルに比例するようにサステインパルスの周期を設定する周期設定部を備えていることを特徴とするプラズマディスプレイパネルの駆動装置。
  17. 　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのハイ幅を設定することを特徴とする請求項１６記載のプラズマディスプレイパネルの駆動装置。
  18. 　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのロー幅を設定することを特徴とする請求項１６記載のプラズマディスプレイパネルの駆動装置。
  19. 　前記周期設定部は前記平均輝度レベルに比例するように前記サステインパルスのロー幅及びハイ幅を設定することを特徴とする請求項１６記載のプラズマディスプレイパネルの駆動装置。
  20. 　前記サステインパルス周期が長くなることができる最大限界値及び前記サステインパルスの周期が短くなることができる最小限界値の中から少なくとも一つを設定する限界値設定部を備えていることを特徴とする請求項１６記載のプラズマディスプレイパネルの駆動装置。
  21. 　前記周期設定部は前記最大限界値及び最小限界値の中から少なくとも一つを入力されて前記サステインパルスの周期を制御することを特徴とする請求項２０記載のプラズマディスプレイパネルの駆動装置。
JP2003344155A 2002-10-02 2003-10-02 プラズマディスプレイパネルの駆動方法及び駆動装置 Expired - Fee Related JP4181959B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020060042 2002-10-02
KR1020030067170A KR20040030316A (ko) 2002-10-02 2003-09-27 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Publications (2)

Publication Number Publication Date
JP2004126589A true JP2004126589A (ja) 2004-04-22
JP4181959B2 JP4181959B2 (ja) 2008-11-19

Family

ID=31996292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344155A Expired - Fee Related JP4181959B2 (ja) 2002-10-02 2003-10-02 プラズマディスプレイパネルの駆動方法及び駆動装置

Country Status (3)

Country Link
US (1) US7463218B2 (ja)
EP (1) EP1406238B1 (ja)
JP (1) JP4181959B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341481A (ja) * 2003-01-10 2004-12-02 Thomson Licensing Sa 表示装置において輝度を最適化するための方法、および該方法を実施するための装置
JP2007072266A (ja) * 2005-09-08 2007-03-22 Pioneer Electronic Corp プラズマディスプレイ装置
WO2010146787A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067930A (ko) * 2002-02-09 2003-08-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 화이트 밸런스 보상방법 및장치
KR100585527B1 (ko) * 2004-07-02 2006-06-07 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 구동 방법
JP2006091681A (ja) * 2004-09-27 2006-04-06 Hitachi Displays Ltd 表示装置及び表示方法
KR100634688B1 (ko) * 2005-01-13 2006-10-16 엘지전자 주식회사 노이즈 패턴을 이용한 에러 확산 장치 및 방법
TWI300213B (en) * 2005-05-26 2008-08-21 Coretronic Corp Image display method
EP1785974A1 (en) * 2005-11-10 2007-05-16 Deutsche Thomson-Brandt Gmbh Method and apparatus for power level control of a display device
KR100761120B1 (ko) 2005-11-23 2007-09-21 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100793102B1 (ko) * 2006-01-09 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 구동 방법
KR100930776B1 (ko) * 2006-02-14 2009-12-09 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100822213B1 (ko) * 2007-01-19 2008-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동 방법 및 그 장치
JP5321455B2 (ja) * 2007-05-25 2013-10-23 ソニー株式会社 表示装置、映像信号処理方法、およびプログラム
CN101364384B (zh) * 2007-08-06 2010-05-26 深圳Tcl工业研究院有限公司 一种液晶图像处理的方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964922B2 (ja) 1995-07-21 1999-10-18 株式会社富士通ゼネラル ディスプレイ装置の駆動回路
JP3544055B2 (ja) 1996-03-07 2004-07-21 富士通株式会社 プラズマ・ディスプレイ・パネルの駆動装置
JP2994630B2 (ja) 1997-12-10 1999-12-27 松下電器産業株式会社 明るさによるサブフィールド数調整可能な表示装置
KR100585631B1 (ko) * 1999-04-10 2006-06-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조표현 방법
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置
JP2002132213A (ja) 1999-11-12 2002-05-09 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP3514205B2 (ja) 2000-03-10 2004-03-31 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP2002162931A (ja) * 2000-11-24 2002-06-07 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002351389A (ja) * 2001-05-24 2002-12-06 Pioneer Electronic Corp 表示装置及び方法
US6630796B2 (en) * 2001-05-29 2003-10-07 Pioneer Corporation Method and apparatus for driving a plasma display panel
JP5063841B2 (ja) * 2001-06-27 2012-10-31 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4308488B2 (ja) 2002-03-12 2009-08-05 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US20040164930A1 (en) * 2002-11-29 2004-08-26 Shinichiro Hashimoto Plasma display panel device and related drive method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341481A (ja) * 2003-01-10 2004-12-02 Thomson Licensing Sa 表示装置において輝度を最適化するための方法、および該方法を実施するための装置
JP2007072266A (ja) * 2005-09-08 2007-03-22 Pioneer Electronic Corp プラズマディスプレイ装置
WO2010146787A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
EP1406238B1 (en) 2008-08-20
US7463218B2 (en) 2008-12-09
EP1406238A2 (en) 2004-04-07
US20040066356A1 (en) 2004-04-08
EP1406238A3 (en) 2004-08-11
JP4181959B2 (ja) 2008-11-19

Similar Documents

Publication Publication Date Title
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
JP3529737B2 (ja) プラズマディスプレイパネルの駆動方法および表示装置
JP2005148746A (ja) プラズマディスプレイパネルの初期化を制御するための方法および装置
JP4181959B2 (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
US20070030214A1 (en) Plasma display apparatus and driving method thereof
JP4601371B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
JP4925576B2 (ja) プラズマディスプレイパネルの駆動装置及び方法
JP4160575B2 (ja) プラズマディスプレイ装置及びその駆動方法
JP2005326612A (ja) プラズマディスプレイパネルの駆動方法
JP2005321680A (ja) プラズマディスプレイパネルの駆動方法
KR100607253B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP3028087B2 (ja) プラズマディスプレイパネルの駆動方法
US7561153B2 (en) Apparatus and method of driving plasma display panel
JP2005004220A (ja) プラズマディスプレイパネルの駆動装置および方法
JP2005107536A (ja) プラズマディスプレイパネルの駆動方法及び駆動装置
KR20040030316A (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
JP2005128544A (ja) プラズマディスプレイパネルの残像減少方法および装置
KR100489281B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100486910B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100488150B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
US20070236416A1 (en) Method of driving plasma display panel
KR100456157B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100692824B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040038312A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP2009186807A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees