JP2004111560A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004111560A
JP2004111560A JP2002270489A JP2002270489A JP2004111560A JP 2004111560 A JP2004111560 A JP 2004111560A JP 2002270489 A JP2002270489 A JP 2002270489A JP 2002270489 A JP2002270489 A JP 2002270489A JP 2004111560 A JP2004111560 A JP 2004111560A
Authority
JP
Japan
Prior art keywords
power module
semiconductor device
module substrate
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002270489A
Other languages
English (en)
Inventor
Hisashi Mochida
持田　久
Koji Tamura
田村　幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002270489A priority Critical patent/JP2004111560A/ja
Publication of JP2004111560A publication Critical patent/JP2004111560A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パワー半導体素子を複数個搭載しパッケージングした、生産性が高く高性能の半導体装置と、その半導体装置の製造方法を提供すること。
【解決手段】外囲器４の内部に、複数の半導体チップ１が実装されたパワーモジュール基板２と、このパワーモジュール基板２が実装されたリードフレーム３の個所と、それぞれの電極間を電気的に接続している接続手段７が形成されており、また、外囲器４から外部に入出力端子５が延在している。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）や、パワーＭＯＳ−ＦＥＴなどのパワー半導体素子を複数個搭載したパワー半導体モジュールをパッケージ構造に形成した半導体装置と、その半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電力回路の基本構成要素のひとつにハーフブリッジ回路がある。このハーフブリッジ回路は、図１に回路図を示すように、３端子スイッチと、それに逆並列に接続された２端子ダイオードからなる半導体チップ１、１の対が、トーテムポール配置で直列接続されて、２ｉｎ１の回路構成を形成している。
【０００３】
このハーフブリッジ回路のパッケージングは、図９（ａ）に斜視図を、図９（ｂ）その裏面図を示すように、ケースタイプのパッケージが採用されている。すなわち、樹脂インサートケース３１の内部にハーフブリッジ回路を形成する半導体チップ（パワー素子）１、１を、回路パターン上に実装したパワーモジュール基板３２が配置され、半導体チップ１、１とパワーモジュール基板３２の相互の電極はボンディングワイヤ３３によって接続されている。また、各入出力端子３４は樹脂インサートケース３１から外部に延在して形成されている。なお、樹脂インサートケース３１の裏面には放熱用のＣｕ板３５が設けられている。
【０００４】
また、ハーフブリッジ回路は、求められる回路構成として、ハーフブリッジ６ｉｎ１構成の場合もある。この場合のパッケージングは、図１０に一部断面斜視図を示すように、インサートケース４１の内部にハーフブリッジ回路を形成する半導体チップ１、１（パワー素子）を、回路パターン上に実装したパワーモジュール基板４２が配置され、半導体チップ４１とパワーモジュール基板４２の相互の電極（不図示）はボンディングワイヤ４３によって接続されている。また、各入出力端子４４の相互間はははんだ接続されている。パワーモジュール基板４２はインサートケース４１の底部を形成しているＣｕ等による金属ベース４５に貼り付けられている。インサートケース４１の内部はキャスティング等により封止されている。
【０００５】
次に、ハーフブリッジ６ｉｎ１の場合の製造工程について説明する。図１１は、図１０に示したパッケージングの製造工程を示すフロー図である。
【０００６】
まず、パワーモジュール基板４２に半導体チップ１をはんだ付けする。（Ｓ１１）
ワイヤボンディングにより半導体チップ１の電極とパワーモジュール基板４２の電極とをボンディングワイヤ４３で電気的に接合し、半導体チップ１がはんだ付けされたパワーモジュール基板４２を金属ベース４５にはんだ付けする。（Ｓ１２）
その状態で、インサートケース４１に挿入して組み込む。（Ｓ１３）
ワイヤボンディングによる内部配線を行う。（Ｓ１４）
次に、インサートケース４１に出力端子４４を取り付ける。（Ｓ１５）
その後、インサートケース４１の内部にキャシリコーンゲル等のスティング材を充填する。（Ｓ１６）
キャスティング材が充填されたインサートケース４１をオーブンに入れてキャスティング材を硬化させる。（Ｓ１７）
これらの製造工程により、ハーフブリッジ６ｉｎ１のモジュールパッケージ構造の半導体装置を完成している。
【０００７】
【発明が解決しようとする課題】
上述のハーフブリッジ回路のようなパワー半導体モジュールにおけるモジュールパッケージ構造に要求される機能としては、（１）コレクタ分離などの所定の回路機能を実現するための内部回路構造（例えばパターニングされたパワーモジュール基板）、（２）大電力素子を使用するため、半導体チップ、インサートケース間の高放熱性（Ｒｊ−ｃの低減化、半導体チップ１のジャンクションとケースとの間の熱抵抗）、（３）内部回路とケースＧＮＤ間の高絶縁耐圧性、（４）熱、温度サイクル、湿度に関しての対環境性などが要求されている。
【０００８】
しかしながら、上述の２例のパッケージ構造はそれらの要求を実現する場合には、以下のような問題点がある。
【０００９】
まず、一般にパワーモジュール基板は、それ自体が高価である。回路をパータニングしたパワーモジュール基板は更に高価になる。そのため、回路をパータニングしたパワーモジュール基板を用いた場合には、半導体モジュール全体の価格が上昇する。
【００１０】
また、一般にインサートケースにインサートされたパワー半導体モジュールは、ディスクリート半導体の製造ラインに適応されるような、多連フレームでの多数個流しができず、ディスクリート半導体に比較して製造効率が悪く、製造コストが上昇する。
【００１１】
また、半導体の性能の信頼性の面でも、内部がシリコーンゲルなどでキャスティングされたケースタイプのモジュールは、ディスクリート半導体のように、熱硬化性樹脂でトランスファーモールドされた半導体パッケージに比較して、対湿性などで劣る。
【００１２】
本発明はこれらの事情にもとづいてなされたもので、パワー半導体素子を複数個搭載しパッケージングした、生産性が高く高性能の半導体装置と、その半導体装置の製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
本発明によれば、トランスファーモールドにより封止された外囲器が形成された半導体装置であって、
前記外囲器の内部には、複数の半導体チップが実装されたパワーモジュール基板と、このパワーモジュール基板が実装されたリードフレームの個所と、それぞれの電極間を電気的に接続している接続手段が形成されており、前記外囲器から外部に入出力端子が延在していることを特徴とする半導体装置である。
【００１４】
また本発明によれば、前記半導体チップと前記パワーモジュール基板との接合、および、前記前記パワーモジュール基板と前記リードフレームとの接合はいずれもはんだ接合されており、その際に用いられているはんだの融点が前記半導体チップと前記パワーモジュール基板との接合に用いられている方が高いことを特徴とする半導体装置である。
【００１５】
また本発明によれば、前記パワーモジュール基板は、実装する前記半導体チップ毎に用いていることを特徴とする半導体装置である。
【００１６】
また本発明によれば、前記パワーモジュール基板は、回路がパターニングされた１枚の基板を用いていることを特徴とする半導体装置である。
【００１７】
また本発明によれば、前記電極間を電気的に接続している接続手段はワイヤボンディングであることを特徴とする半導体装置である。
【００１８】
また本発明によれば、前記電極間を電気的に接続している接続手段はＡＬストラップまたはＣｕストラップであることを特徴とする半導体装置である。
【００１９】
また本発明によれば、半導体チップをパワーモジュール基板にはんだ付けする第１の実装工程と、前記半導体チップが実装されたパワーモジュール基板を多連取りのリードフレームの所定個所にはんだ付けする第２の実装工程と、この第２の実装工程により形成された各部の電極間を電気的に接続する内部配線工程と、この内部配線工程後にトランスファーモールドにより外囲器を形成する外囲器形成工程と、前記多連取りのリードフレームを所定個所で分割しリードをカットする分離工程と、前記リードフレームからアウターリードを分離して外装はんだ付けをおこなうアウターリード分離工程を有することを特徴とする半導体装置の製造方法である。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態の半導体装置とその製造方法について図面を参照して説明する。
【００２１】
図１に回路図を示したように、パワー半導体モジュールの例として、電力回路の基本構成要素のひとであるハーフブリッジ回路の一例は、３端子スイッチと、それに逆並列に接続された２端子ダイオードからなる２個の半導体チップ１、１の対が、トーテムポール配置で直列接続されて、２ｉｎ１の回路構成を形成している。
【００２２】
図２に外観図を、図３に側面断面図を示すように、ハーフブリッジ回路をパッケージングしたパッケージ構造の半導体装置は、図４（ａ）に平面図を、図４（ｂ）にその側面図を示すように、半導体チップ１がパワーモジュール基板２にはんだ付けされている。さらに、半導体チップ１を搭載したパワーモジュール基板２は、リードフレーム３の上に実装されており相互の電極（不図示）同士はボンディングワイヤ７（電気的接続手段）により電気的に接続されている。また、全体が封止樹脂により樹脂封止されて外囲器４を形成している。この外囲器４からはリードフレーム３が打抜かれて形成された入出力端子５が外部に延在しており、また、外囲器４の裏面にはリードフレーム３の一部により形成された裏面放熱板６が設けられている。
【００２３】
樹脂封止されてパッケージングされたハーフブリッジ回路は、ハイサイドパワー素子のコレクタ（ドレイン）電位と、ローサイドパワー素子のコレクタ（ドレイン）電位はそれぞれが独立に設けられ、かつ、ケースＧＮＤとハイサイドパワー素子コレクタ（ドレイン）はＡＣ３０００Ｖ以上の絶縁耐圧が保障できるように設定されている。
【００２４】
また、パワーモジュール基板２としては、ＤＢＣ（Ｄｉｒｅｃｔ　Ｂｏｎｄ　Ｃｏｐｐｅｒ　登録商標）基板やＡＭＣ（Ａｃｔｉｖ　Ｍｅｔａｌ　Ｂｒａｚｅｄ　Ｃｏｐｐｅｒ）基板が用いられている。
【００２５】
ＤＢＣ基板２ａは、アルミナや窒化アルミニウムのセラミック基板の上に銅回路基板を直接接合したパワーモジュール基板２で、ＡＭＣ基板２ｂは、ろう材を介してセラミックスと銅回路基板を貼り合せた耐熱サイクルに優れたパワーモジュール基板２である。なお、両基板は、従来、パワートランジスタ等の大電力半導体モジュール基板として用いられてきたメタライズ基板に、モリブテンスペーサ（Ｓｉペレットとの熱膨張係数の整合用）が、はんだ付けされた複雑な構造を必要としなくて、良好な半導体の放熱機能や絶縁機能が得られる。
【００２６】
次に、上述の半導体装置の製造工程について、図５に示したフロー図を参照して説明する。なお、半導体装置の各部とその符号については、図２および図３で用いたものを援用している。
【００２７】
まず、ハーフブリッジ２ｉｎ１回路を実現するパッケージ構造の半導体装置の製造工程として、複数のパワーモジュール基板２であるＤＢＣ基板２ａ（またはＡＭＣ基板２ｂ）に、ハーフブリッジ２ｉｎ１回路が形成された半導体チップ１をはんだ付けする（第１の実装工程）。（Ｓ１）
なお、その際に、ＤＢＣ基板２ａ（またはＡＭＣ基板２ｂ）は回路がパターニングされている必要はない。また、用いられている基板２ａ（２ｂ）は半導体チップ１の搭載面積と、他素子の搭載面積や、他端子へのボンディング面積を満足する最小の面積に形成されている。
【００２８】
次に、図６に平面図を示すように、半導体チップ１がチップマウントにより、はんだ付けされたパワーモジュール基板２を、それぞれＣｕまたはＣｕ合金で形成された多連個取りのリードフレーム３の上にはんだ付けする（第２の実装工程）。（Ｓ２）
ワイヤボンディングにより半導体チップ１の電極とパワーモジュール基板２の電極とをボンディングワイヤ７により電気的に接合する（内部配線工程）。（Ｓ３）
次に、封止樹脂を用いたトランスファーモールドにより外囲器４を形成する（外囲器形成工程）。（Ｓ４）
リードフレーム３の上に形成された外囲器４について、多連取りのセパレーションとリードカットを行こない分離する（分離工程）。（Ｓ５）
アウターリード８を分離して外装はんだ付けをおこなう（アウターリード分離工程）。（Ｓ６）
なお、はんだ接合の際に用いるはんだについては、例えば、半導体チップ１とパワーモジュール基板２の間の接合に用いるはんだを融点３１０度のＰｂはんだを使用し、一方、パワーモジュール基板２とリードフレーム３の間の接合に用いるはんだを融点２４３度のＳｎ−Ｓｂはんだを使用している。
【００２９】
上述のように、多連のリードフレーム３の上に複数のパワーモジュール基板２であるＡＭＣまたはＤＢＣ基板２ａを搭載する構造の半導体装置は、製造の際のチップマウント、基板マウントおよびワイヤボンディングの各工程において、従来からディスクリート半導体を製造している既存の製造ラインをそのまま適用することができるので新たな設備を必要としない。しかも、従来の技術の項で説明したインサートケースに収納するケースタイプの１個流し製造ラインに比較して、生産効率の向上を図ることが容易であるので、半導体装置の原価を低減することができる。
【００３０】
特に、樹脂封止に際して、多連のリードフレーム３によるトランスファーモールド法を用いることができるので、外囲器４の形成を極めて効率的におこなうことができる。
【００３１】
また、一般に高価であるＡＭＣまたはＤＢＣ基板２ａをチップ搭載面積とボンディング面積の最小限としワイヤボンディングにより基板、リードフレーム３、パワーチップの接続をおこなっているので、高価なＡＭＣ基板２ｂまたはＤＢＣ基板２ａの面積を縮小することができ、使用部材の原価の低減を図ることができる。
【００３２】
更に、ＡＭＣ基板２ｂまたはＤＢＣ基板２ａを分割してリードフレーム３の上にはんだ付けすることで、前者を１枚基板で構成するよりも、はんだ付け後に基板内に生じる応力が低減されるので、基板割れなどの品質不良が生じる惧れがない。
【００３３】
更に、上述の半導体装置はチップ、ケース間の高放熱性が要求に対して、ＤＢＣ基板２ａまたはＡＭＣ基板２ｂをリードフレーム３にはんだ付けすることで、従来技術であるＤＢＣ基板２ａで単体ケース構造の場合と遜色のない熱抵抗を実現することができる。
【００３４】
また、放熱性（熱抵抗）について、図７（ａ）に示した従来構造と図７（ｂ）に示した上述の実施の形態での構造について比較計算した結果、
従来の構造では、Ｒｊ−ｃ＝０．１３℃／Ｗ
本実施の形態の構造では、Ｒｊ−Ｃ＝０．１８１℃／Ｗ
Ｒｊ−ｃは、半導体チップ１のジャンクションとケースとの間の熱抵抗（Ｒ）
したがって、両者の熱抵抗はほとんど差異がなく、本実施の形態の構造でも良好は放熱特性を維持することが可能である。
【００３５】
また、従来の構造のＤＢＣ基板２ａを用いた単体ケース構造は、図９に示したように、ＤＢＣ基板２ａが外部に露出してる構造のため、締め付けなど外力や、落下などの衝撃加重に対して基板割れを引き起こしやすいが、本実施の形態の構造では、ＤＢＣ基板２ａがリードフレーム３にはんだ付けされているので、リードフレーム３やはんだがＤＢＣ基板２ａに対し保護の機能として働き、基板の割れが生じにくく、品質向上が図れる。
【００３６】
また、上述の実施の形態でははんだについて、半導体チップ１とＤＢＣ基板２ａ間のはんだを融点３１０度のＰｂはんだを使用し、ＤＢＣ基板２ａとリードフレーム３間のはんだを融点２４３度のＳｎ−Ｓｂはんだを使用し、はんだ融点を異ならせている。それにより、信頼性が向上し、かつ、組立性が容易になった。
【００３７】
つまり、通常の半導体チップ１、ＤＢＣ基板２ａの組立て工程では、最初に半導体チップ１をＤＢＣ基板２ａにはんだ付けし、その後半導体チップ１を搭載したＤＢＣ基板２ａをリードフレーム３にはんだ付けしている。その際に、半導体チップ１とＤＢＣ基板２ａ間のはんだと、ＤＢＣ基板２ａとリードフレーム３間のはんだの融点が同一である場合は、半導体チップ１を搭載したＤＢＣ基板２ａをリードフレーム３にはんだ付けする際、半導体チップ１の下のはんだが再溶融し、信頼性の劣化を引き起こす問題点がある。
【００３８】
その問題を回避するため、半導体チップ１、ＤＢＣ基板２ａを同一はんだ付け工程でリードフレーム３上にはんだ付けする方法もおこなわれているが、その場合、リードフレーム３上のＤＢＣ基板２ａの位置とＤＢＣ基板２ａ上の半導体チップ１の位置とを同時に位置決めしてはんだ付けする必要があり、技術的に高精度な位置決めは困難である。
【００３９】
次に本発明の変形例について説明する。なお、以下の変形例については、上述の実施の形態と異なる部分のみについて説明する。それ以外の部分は上述の実施の形態を援用し、重複説明を避けるため説明は省略する。
【００４０】
（変形例１）
上述の実施の形態のモジュール構造においては、半導体チップ１を実装したパターニングされてない複数のＤＢＣ基板２ａまたはＡＭＣ基板２ｂをリードフレーム３上に搭載したが、複数の基板を用いる替わりに、図８（ａ）に全体の斜視図を、図８（ｂ）に単独の斜視図を示すように、所定の回路にパターニングされた１枚のＤＢＣ基板２ａまたはＡＭＣ基板２ｂを使用し、この１枚の基板２ａ（２ｂ）にの上に２個の半導体チップ１、１を実装している。
【００４１】
この場合、回路をパターニングしたＤＢＣ基板２ａ（あるいはＡＭＣ基板２ｂ）を１枚単独で使用することにより、複数のＤＢＣ基板２ａ（あるいはＡＭＣ基板２ｂ）をリードフレーム３の上に搭載する構造に対して、当該基板２ａ、２ｂをリードフレーム３にはんだ付けする際の工数が削減できる。
【００４２】
また、ワイヤボンディングによってだけでは、要求される回路を実現することが困難な場合でも、パターニングされたＤＢＣ基板２ａ（あるいはＡＭＣ基板２ｂ）を使用することで設計の自由度が高まり、モジュール構造のコンパクト化が実現できる。
【００４３】
（変形例２）
上述の実施の形態のモジュール構造においては、所定の回路を実現するための内部の配線をワイヤボンディングによるボンディングワイヤ７で接合して実現しているが、ボンディングワイヤ７の替わりに、ＣｕストラップあるいはＡＬストラップ等の方法でのそれぞれの金属箔（不図示）で相互を電気的に接続することもできる。
【００４４】
この場合、一般に、大電流を要求される半導体モジュールは、多数本のボンディングワイヤ７で接合する必要があるが、その場合、ワイヤボンディング工程でのボンディング時間が長くなり、製造コストの上昇の原因となる。それに対して、相互の接続を電流容量の高いＡＬ、Ｃｕ箔などを使用した、ＣｕまたはＡＬストラップ接合技術を用いることで、接合時間の短縮を図ることができ、製造コストの低減が図れる。
【００４５】
以上に説明したように、本発明によれば、本発明によれば、多連リードフレーム３の上に複数のパワーモジュール基板２であるＡＭＣまたはＤＢＣ基板２ａを搭載する構造の半導体装置を構成しているので、製造の際のチップマウント、基板マウントおよびワイヤボンディングの各工程において、従来からディスクリート半導体を製造している既存の製造ラインをそのまま適用することができ、新たな設備を必要としないので効率のよい生産をおこなうことができる。
【００４６】
また、従来用いられていたインサートケースに収納するケースタイプの１個流し製造ラインに比較して、例えば、樹脂封止に際して、多連リードフレーム３によるトランスファーモールド法を用いることができるので、外囲器４の形成を極めて効率的におこなうことができて、それにより生産効率の向上を図ることができ、半導体装置の原価を低減することができる。
【００４７】
【発明の効果】
本発明によれば、パワー半導体素子を複数個搭載しパッケージングした、生産性が高く高性能の半導体装置と、その半導体装置の製造方法が実現できる。
【図面の簡単な説明】
【図１】ハーフブリッジ回路の回路図。
【図２】本発明の半導体装置の外観図。
【図３】本発明の半導体装置の側面断面図。
【図４】（ａ）および（ｂ）は、半導体チップとパワーモジュール基板との関係の説明図。
【図５】本発明の半導体装置の製造工程のフロー図。
【図６】本発明の半導体装置の製造工程の平面図。
【図７】（ａ）および（ｂ）は、放熱性についての従来構造と本発明の構造との説明図。
【図８】（ａ）および（ｂ）は、本発明の変形例の説明図。
【図９】従来の半導体装置の斜視図。
【図１０】従来の半導体装置の一部断面斜視図。
【図１１】従来の半導体装置の製造工程のフロー図。
【符号の説明】
１…半導体チップ、２…パワーモジュール基板、２ａ…ＤＢＣ基板、２ｂ…ＡＭＣ基板、３…リードフレーム、４…外囲器、５…入出力端子、６…裏面放熱板、７…ボンディングワイヤ

Claims (7)

  1. トランスファーモールドにより封止された外囲器が形成された半導体装置であって、
    前記外囲器の内部には、複数の半導体チップが実装されたパワーモジュール基板と、このパワーモジュール基板が実装されたリードフレームの個所と、それぞれの電極間を電気的に接続している接続手段が形成されており、前記外囲器から外部に入出力端子が延在していることを特徴とする半導体装置。
  2. 前記半導体チップと前記パワーモジュール基板との接合、および、前記前記パワーモジュール基板と前記リードフレームとの接合はいずれもはんだ接合されており、その際に用いられているはんだの融点が前記半導体チップと前記パワーモジュール基板との接合に用いられている方が高いことを特徴とする請求項１記載の半導体装置。
  3. 前記パワーモジュール基板は、実装する前記半導体チップ毎に用いていることを特徴とする請求項１記載の半導体装置。
  4. 前記パワーモジュール基板は、回路がパターニングされた１枚の基板を用いていることを特徴とする請求項１記載の半導体装置。
  5. 前記電極間を電気的に接続している接続手段はワイヤボンディングであることを特徴とする請求項１記載の半導体装置。
  6. 前記電極間を電気的に接続している接続手段はＡＬストラップまたはＣｕストラップであることを特徴とする請求項１記載の半導体装置。
  7. 半導体チップをパワーモジュール基板にはんだ付けする第１の実装工程と、前記半導体チップが実装されたパワーモジュール基板を多連取りのリードフレームの所定個所にはんだ付けする第２の実装工程と、この第２の実装工程により形成された各部の電極間を電気的に接続する内部配線工程と、この内部配線工程後にトランスファーモールドにより外囲器を形成する外囲器形成工程と、前記多連取りのリードフレームを所定個所で分割しリードをカットする分離工程と、前記リードフレームからアウターリードを分離して外装はんだ付けをおこなうアウターリード分離工程を有することを特徴とする半導体装置の製造方法。
JP2002270489A 2002-09-17 2002-09-17 半導体装置および半導体装置の製造方法 Pending JP2004111560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002270489A JP2004111560A (ja) 2002-09-17 2002-09-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002270489A JP2004111560A (ja) 2002-09-17 2002-09-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004111560A true JP2004111560A (ja) 2004-04-08

Family

ID=32268106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270489A Pending JP2004111560A (ja) 2002-09-17 2002-09-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004111560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027261A (ja) * 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
JP2009070934A (ja) * 2007-09-12 2009-04-02 Hitachi Ltd パワー半導体モジュール及びその製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027261A (ja) * 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
JP2009070934A (ja) * 2007-09-12 2009-04-02 Hitachi Ltd パワー半導体モジュール及びその製法

Similar Documents

Publication Publication Date Title
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
US9673129B2 (en) Semiconductor device
US7045884B2 (en) Semiconductor device package
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
JP4438489B2 (ja) 半導体装置
US9468087B1 (en) Power module with improved cooling and method for making
US7592688B2 (en) Semiconductor package
US20120244697A1 (en) Method for fabricating a semiconductor device
US20070246812A1 (en) High reliability power module
EP3157053B1 (en) Power module
JP2007234690A (ja) パワー半導体モジュール
JPH09139461A (ja) 半導体パワーモジュール
JP2002026251A (ja) 半導体装置
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JP2000174180A (ja) 半導体装置
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP4096741B2 (ja) 半導体装置
JP4062191B2 (ja) 半導体装置及びその製造方法
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
JP2004111560A (ja) 半導体装置および半導体装置の製造方法