JP2004109987A - Electro-optical device and electronic equipment - Google Patents

Electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2004109987A
JP2004109987A JP2003209653A JP2003209653A JP2004109987A JP 2004109987 A JP2004109987 A JP 2004109987A JP 2003209653 A JP2003209653 A JP 2003209653A JP 2003209653 A JP2003209653 A JP 2003209653A JP 2004109987 A JP2004109987 A JP 2004109987A
Authority
JP
Japan
Prior art keywords
circuit
signal
liquid crystal
precharge
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003209653A
Other languages
Japanese (ja)
Other versions
JP4406231B2 (en
Inventor
Masao Murade
村出　正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003209653A priority Critical patent/JP4406231B2/en
Publication of JP2004109987A publication Critical patent/JP2004109987A/en
Application granted granted Critical
Publication of JP4406231B2 publication Critical patent/JP4406231B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device which does not generate a picture defect resulting from contrast unevenness such as color unevenness even when a scanning direction is reversed. <P>SOLUTION: Picture signal lines 304 are pulled around so as to surround a data line driving circuit 101 on a TFT array substrate 1 and these signal lines are connected so as to be connected to a sampling circuit from both sides of the data line driving circuit 101. Then, signal supplying contacts 103g, 103h for contriving connection with an external signal source are provided on the substrate 1 and both ends of the signal lines 304 are connected to these signal supplying contacts 103g, 103h and a picture signal is supplied from the both sides. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（　以下、ＴＦＴと称す　）によるアクティブマトリクス駆動方式の電気光学装置及びこれを用いた電子機器の技術分野に属し、特に、サンプリング回路及びプリチャージ回路が基板に形成される構成の電気光学装置及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、サンプリング回路、プリチャージ回路、走査線駆動回路、データ線駆動回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、サンプリング回路は、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。
【０００４】
プリチャージ回路は、コントラスト比の向上、データ線の電位レベルの安定、表示画面上のラインむらの低減等を目的として、データ線に対し、データ線駆動回路から上述のサンプリング回路を介して又は直接に供給される画像信号に先行するタイミングで、プリチャージ信号（画像補助信号）を供給することにより、画像信号をデータ線に書き込む際の負荷を軽減する回路である。特に液晶を交流駆動するために通常行われるデータ線の電圧極性を所定周期で反転して駆動する方式、例えば一水平走査期間毎にデータ線の電圧極性を反転して駆動する所謂１Ｈ反転駆動方式等においては、プリチャージ信号をデータ線に予め書き込んでおけば、画像信号をデータ線に書き込む際に必要な電荷量を顕著に少なくできる。例えば、特開平７−２９５５２０号公報に、このようなプリチャージ回路の一例が開示されている。
【０００５】
以上のように、サンプリング回路やプリチャージ回路などの周辺回路をＴＦＴアレイ基板上に設けることにより、駆動装置等のハードウエア資源にかかる負担を軽減しながら、高品位画像の表示が可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記プリチャージ信号はプリチャージ信号線に、また画像信号は画像信号線に供給されるが、これらの信号線は前記プリチャージ回路あるいはサンプリング回路のＴＦＴ導通時において、当該ＴＦＴを介して多数のデータ線と接続されるため、非常に大きな配線容量が付加されることになる。しかも、前記プリチャージ信号あるいは画像信号は当該プリチャージ信号線あるいは画像信号線の片側からしか供給されていないため、前記プリチャージ信号線または画像信号線の終端側ほど、信号遅延が顕著になるという問題があった。
【０００７】
従来の構成では、前記プリチャージ信号線または画像信号線は、ＴＦＴアレイ基板の外部回路接続端子との接点を始端として、多数のデータ線の配列方向に沿うように、また、走査線とほぼ平行に、例えばＴＦＴアレイ基板の左側から右側へと引き回され、その終端は最右端のデータ線に接続されたプリチャージ回路あるいはサンプリング回路のＴＦＴと接続されている。従って、特に一度に全てのデータ線に対してプリチャージ信号を供給するような構成、あるいはシリアル−パラレル変換により一度に複数のデータ線に対して画像信号を供給するような構成においては、前記プリチャージ信号線または画像信号線には、プリチャージ回路またはサンプリング回路のＴＦＴを介して多数のデータ線が接続されることになり、それによる配線容量の増大はプリチャージ信号線または画像信号線の終端側ほど顕著なものとなる。
【０００８】
その結果、前記外部回路接続端子から供給されるプリチャージ信号または画像信号は、前記プリチャージ信号線または画像信号線の終端側ほど遅延が大きくなり、プリチャージ信号または画像信号に基づいてデータ線に書き込まれる電荷量は、左右のデータ線で差が生じ、画像表示領域の左右でコントラストに差が生じるという問題があった。
【０００９】
特に、画素ピッチを微細化して、高精細な表示を可能にした液晶装置においては、データ線の本数も相当数に達するため、プリチャージ信号を供給する回路の負荷が増大し、上述した信号の遅延及び劣化はより一層著しいものとなる。
【００１０】
また、このコントラスト差は、１枚の液晶装置単独ではそれ程目立たない程度のものであるが、２枚または３枚等の複数枚の液晶装置を用いる複板式の液晶プロジェクタのように、１枚だけデータ線駆動回路の走査方向が左右反転した液晶装置を用いる場合には、複数枚の液晶装置を組み合わせた時にコントラストのむらが１枚だけ逆方向に発生するため、色むらとなって認識されてしまうといった問題があった。
【００１１】
本発明は上述した問題点に鑑みなされたものであり、走査方向を反転させる場合でも色むら等のコントラストむらに起因する画像不良を発生させることのない液晶装置及び当該液晶装置を備えた電子機器を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置は前記課題を解決するために、基板上に画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた第１スイッチング手段と、前記第１スイッチング手段に対応して設けられた画素電極とを備えた電気光学装置であって、画像信号線に供給された前記画像信号をサンプリングして前記データ線に供給するための第２スイッチング手段を有するサンプリング回路とを具備し、前記画像信号線は、前記複数のデータ線の配列方向の両側から前記サンプリング回路に接続されるように前記基板に引き回されていることを特徴とする。
【００１３】
この電気光学装置によれば、前記第２スイッチング手段が夫々導通状態となり、前記画像信号線に付加される前記複数のデータ線の配設容量が増大し、前記データ線の配列方向の一方の側から他方の側への伝搬においては信号遅延が生じ得る場合でも、当該他方の側から同じ信号が供給されることになるので、データ線において信号遅延を抑えて前記画像信号が書き込まれることになる。その結果、例えば液晶装置単体においてコントラストのむらを抑えることができるため、複数枚の電気光学装置を組み合わせた場合においても合成される画像に色むらを抑えることができる。
【００１４】
また、本発明の電気光学装置は、前記画像信号線は、前記配列方向の夫々の側に対応して別々に設けられた異なる信号供給接点に夫々接続されてなることを特徴とする。前記画像増信号線は、前記複数のデータ線の配列方向の一方側に引き回される画像信号線に前記信号供給接点の一方に接続され、前記複数のデータ線の配列方向の他方側に引き回される画像信号線に前記信号供給接点の他方に接続されると良い。
【００１５】
この電気光学装置によれば、前記データ線の配列方向の夫々の側に対応して、前記基板上に別々に設けられた異なる信号供給接点には、夫々前記画像信号線の一端が接続されており、他端は前記配列方向の両側から前記サンプリング回路に接続されている。従って、外部の信号源から夫々の信号供給接点に画像信号が供給されると、当該画像信号は、前記複数のデータ線の配列方向の両側から前記サンプリング回路に接続された画像信号線により伝搬され、前記両側から前記サンプリング回路に供給される。従って、画素の高精細化が図られ、データ線及び第２スイッチング手段並びに第３スイッチング手段の数が増大して、当該画像信号線に付加される配線容量が増大し、前記データ線の配列方向の一方の側から他方の側への伝搬においては信号遅延が生じ得る場合でも、前記信号供給接点を介して当該他方の側から同じ信号が供給されることになるので、データ線に信号遅延を抑えて画像信号が書き込まれることになる。その結果、各データ線には良好に画像信号が書き込まれることになる。従って、コントラストのむらを抑えることができる。
【００１６】
また、本発明の電気光学装置は、前記サンプリング回路の前記第２スイッチング手段を前記データ線の配列方向または逆方向に順次駆動するための双方向シフトレジスタを有するデータ線駆動回路をさらに備えたことを特徴とする。
【００１７】
この電気光学装置によれば、データ線駆動回路により順次に出力される駆動信号により、前記サンプリング回路の前記第２スイッチング手段が前記線順次に導通状態となり、次々に画像信号がデータ線に書き込まれることになる。そして、このデータ線駆動回路は、双方向シフトレジスタを有しているため、前記駆動信号は、前記データ線の配列方向に沿って一方の側から他方の側へと転送され、あるいは、当該他方の側から前記一方の側へと転送される。従って、前記第２スイッチング手段が導通状態となる順序も、この駆動信号の転送方向に応じて変わることになるが、上述したように、前記画像信号は前記データ線の配列方向における両側から前記サンプリング回路に供給されるため、転送方向が何れの方向になった場合でも同じ条件で書き込まれることになる。従って、反転表示等が行われる場合でも、コントラストのむらを抑えることができる。
【００１８】
また、本発明の電子機器は前記課題を解決するために、上述の電気光学装置を備えて構成されることを特徴とする。
【００１９】
この電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、コントラストむらのない画像表示等が可能である。更に、複数の液晶装置を組み合わせて画像を合成するような場合でも、コントラストむらがないため、例えばカラーの光源を用いた場合に色むらを抑えて、良好な表示を行うことができる。従って、高精細で、高品位の画像表示が行える。
【００２０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
（液晶装置の構成）
電気光学装置の一例である液晶装置の実施の形態の構成について図１から図５に基づいて説明する。
【００２２】
先ず、液晶装置の全体構成について、図１から図３を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図３は、対向基板を含めて示す図２のＨ−Ｈ’断面図である。
【００２３】
図１において、液晶装置２００は、例えば石英基板、ハードガラス、シリコン基板等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。またＴＦＴアレイ基板１上には、画素電極１１に付加する蓄積容量７０のための配線である容量線３１’が、走査線３１に沿ってほぼ平行に形成されている。但し、容量線３１’は走査線３１と平行に形成するだけでなく、前段の走査線下を利用して蓄積容量を形成しても良い。なお、本実施形態においては、容量線３１’は定電位線８０を介して負電源ＶＳＳＹに接続されている。このように、ＴＦＴアレイ基板１上の周辺回路の電源等の定電位線８０を利用すれば、容量線３１’に定電位を供給するための引き回し配線及び該配線に接続された外部回路接続端子を設ける必要がないため、外部回路接続端子数の削減が図れ、液晶装置２００の小型化が実現できる。
【００２４】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００２５】
走査線駆動回路１０４は、図２に示す外部回路接続端子１０２を介して外部制御回路（図示せず）から供給される電源ＶＤＤＹ，ＶＳＳＹ、基準クロック信号ＣＬＹ及び反転信号ＣＬＹＩＮＶ　、並びにスタート信号ＤＹ等に基づいて、所定タイミングで走査線３１に走査信号をパルス的に線順次で印加する回路である。
【００２６】
データ線駆動回路１０１は、図２に示す外部回路接続端子１０２を介して外部制御回路（図示せず）から供給される電源ＶＤＤＸ，ＶＳＳＸ、基準クロック信号ＣＬＸ及び反転信号ＣＬＸＩＮＶ　、スタート信号ＤＸ等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、サンプリング回路駆動信号を供給する回路である。当該サンプリング回路駆動信号は、サンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給され、当該サンプリング回路３０１によりデータ線３５毎に画像信号ＶＩＤ１〜ＶＩＤ６の何れかがサンプリングされて書き込まれる。
【００２７】
プリチャージ回路２０１は、スイッチング素子であるＴＦＴ２０２を各データ線３５毎に備えており、　これらのＴＦＴ２０２のソース電極にはプリチャージ信号線２０４が接続され、また、　これらのＴＦＴ２０２のゲート電極にはプリチャージ回路駆動信号線２０６が接続されている。特に、本実施形態においては、プリチャージ信号線２０４及びプリチャージ回路駆動信号線２０６は、外部回路接続端子１０２との接続を図るために、図１に示すように夫々接点１０３ａ，１０３ｄ及び接点１０３ｂ，１０３ｃに接続されており、データ線駆動回路１０１及び画像表示領域を取り囲むように引き回されている。そして、外部制御回路からは、外部回路接続端子１０２を介して接点１０３ａと接点１０３ｄの双方に同じプリチャージ信号ＮＲＳが供給され、かつ、接点１０３ｂと接点１０３ｃに対しても同じプリチャージ回路駆動信号ＮＲＧが供給されるように構成されている。このような構成により、プリチャージ回路２０１のＴＦＴ２０２には、図１において画像表示領域の左右両側からプリチャージ信号及びプリチャージ回路駆動信号が供給されることになり、全てのＴＦＴ２０２が同時に導通し、プリチャージ信号線２０４及びプリチャージ回路駆動信号線２０６に対してデータ線３５の大きな配線容量が付加されたとしても、データ線の配列位置に拘わらずに信号遅延の問題を無くすことができる。尚、プリチャージ信号線２０４及びプリチャージ回路駆動信号線２０６のうち少なくとも何れか一方の信号線について、プリチャージ回路２０１の初段及び終段から同じ信号が供給されるような構成を採れば、画面の左右で生じるコントラストのむらに効果があることは言うまでもない。詳しくは後述する。
【００２８】
一方、サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、各ＴＦＴ３０２のソース電極には画像信号線３０４が接続されている。また、各ＴＦＴ３０２のゲート電極にはサンプリング回路駆動信号線３０６が接続されている。従って、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されたＴＦＴ３０２は導通状態となり、外部制御回路から画像信号線３０４を介して供給される画像信号ＶＩＤ１〜ＶＩＤ６が各データ線３５に書き込まれることになる。
【００２９】
なお、本実施形態では、画像信号を各データ線３５ごとに供給するように構成したが、本発明はこれらに限られるものではなく、他の駆動方法として、例えば隣接する６つのＴＦＴ３０２のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線３５をグループ毎に順次選択するようにしてもよい。この場合、外部制御回路により例えば６相にシリアル−パラレル変換された６つの画像信号ＶＩＤ１〜ＶＩＤ６の位相タイミングを合わせ、ＴＦＴ３０２を介してデータ線３５に供給するようにしても、同様の表示を行えることができる。また、画像信号のシリアル−パラレル変換数は６に限られない。例えば、当該サンプリング回路３０１を構成するＴＦＴ３０２におけるサンプリング能力が高ければ、シリアル−パラレル変換数は６以下でも構わないし、サンプリング能力が低ければ、シリアル−パラレル変換数は６以上でもよい。画像信号のシリアル−パラレル変換数が少ない方が外部制御回路に係るコストを低減できる。また、少なくとも画像信号のシリアル−パラレル変換数分だけ、画像入力信号線が必要であることは言うまでもない。更に、画像信号のシリアル−パラレル変換数を３、６、１２、１８、２４、…といった３の倍数に設定すれば、画像入力信号線が３の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が３つの色（赤、緑、青）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。
【００３０】
以上のようなプリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように且つ図２及び図３に示すように、対向基板２に形成された遮光性の額縁５３に対向する位置においてＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の周辺領域上に設けられている。
【００３１】
プリチャージ回路２０１、サンプリング回路３０１、データ線駆動回路１０１及び走査線駆動回路１０４は、主にＴＦＴから構成されており、例えば各ＴＦＴのａ−Ｓｉ（アモルファスシリコン）膜やｐ−Ｓｉ（ポリシリコン）膜から構成されたチャネル形成用の領域に光が入射すると、この領域において光電変換効果により光電流が発生してしまい当該ＴＦＴのトランジスタ特性が劣化する。このため、本実施の形態では、データ線駆動回路１０１及び走査線駆動回路１０４が形成されるＴＦＴアレイ基板１の周辺部分は、プラスチック等からなる遮光性のケースの内部に納められ、プリチャージ回路２０１及びサンプリング回路３０１は、遮光性の額縁５３の下にあるＴＦＴアレイ基板１部分に形成されるのである。従って例えば、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための回路であり、やはり主にＴＦＴからなる検査回路を、同様にＴＦＴアレイ基板１の周辺部分や遮光性の額縁５３の下の空きスペースに設けることも可能である。その他にも、液晶装置における画質の向上、消費電力の低減、コストの低減等の観点から、ＴＦＴを用いた各種の周辺回路を、同様にＴＦＴアレイ基板１の周辺部分や額縁５３の下の空きスペースに設けることも可能である。
【００３２】
図２及び図３において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画像表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂からなるシール材５２が、画像表示領域に沿って設けられている。そして、対向基板２上における画像表示領域とシール材５２との間には、遮光性の額縁５３が設けられている。
【００３３】
額縁５３は、後に画像表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画像表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画像表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の額縁５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。
【００３４】
シール材５２の外側の領域には、画像表示領域の下辺に沿ってデータ線駆動回路１０１及び外部回路接続端子１０２が設けられており、画像表示領域の左右の２辺に沿って走査線駆動回路１０４が画像表示領域の両側に設けられている。走査線３１に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線３５を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。尚、上述した櫛歯状に駆動する方法は、走査線駆動回路１０４に適用できることは言うまでもない。
【００３５】
更に画像表示領域の上辺には、両側に設けられた走査線駆動回路１０４間に信号を供給するための複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも一箇所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通材１０６が設けられ、共通電極電位ＬＣＣＯＭが対向電極２１に供給されている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００３６】
プリチャージ回路２０１及びサンプリング回路３０１は、基本的に交流駆動の回路である。このため、シール材５２により包囲され両基板間に挟持された液晶層５０に面するＴＦＴアレイ基板１部分にこれらのプリチャージ回路２０１及びサンプリング回路３０１を設けても、直流電圧印加による液晶層５０の劣化という問題は生じない。これに対して、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面することのないＴＦＴアレイ基板１の周辺部分に設けられている。従って、液晶層５０に、特に直流駆動されるデータ線駆動回路１０１や走査線駆動回路１０４からの直流電圧成分が、漏れ込んで印加されることを未然に防止できる。ただし、パッシベーション膜によりデータ線駆動回路１０１や走査線駆動回路１０４を保護するようにすれば、液晶層５０に面して、データ線駆動回路１０１及び走査線駆動回路１０４を形成してもよい。
【００３７】
そして、前記額縁５３下に、プリチャージ回路２０１及びサンプリング回路３０１を設けることで、走査線駆動回路１０４やデータ線駆動回路１０１をＴＦＴアレイ基板１の周辺部分に余裕を持って形成することができ、特定の仕様に沿うようにこれらの周辺回路を設計することが容易になる。また、従来においてデッドスペースであった額縁５３下に、プリチャージ回路２０１やサンプリング回路３０１を設けることで、液晶装置２００における有効表示面積の減少を招くこともなく、同時に、特に額縁５３は遮光性であるので、画像表示領域を介して入射される光に対する遮光をプリチャージ回路２０１やサンプリング回路３０１を構成するＴＦＴ２０２及び３０２に施す必要も無い。加えて、シール材５２に面するＴＦＴアレイ基板１部分にプリチャージ回路２０１やサンプリング回路３０１を形成する訳ではないので、これらの回路を構成するＴＦＴ２０２及び３０２をシール材５２に混入されたギャップ材により破壊する恐れはない。更に、これらの回路を構成するＴＦＴ２０２及び３０２に対して、別途遮光膜を設ける必要も無いので、このような遮光膜がシール材５２の光硬化の妨げになる事態も未然に防げる。即ち、両基板のシール材５２に対向する位置には、遮光膜を設ける必要はないので、シール材５２を光硬化させる工程で両基板側から光を十分に照射でき、良好に光硬化を行える。このため、基板の変形等が懸念される熱硬化性樹脂をシール材５２として使用しなくて済み有利である。
【００３８】
次に、プリチャージ回路２０１及びサンプリング回路３０１を構成するＴＦＴ２０２及び３０２の具体的な回路構成について図４及び図５を参照して夫々説明する。尚、図４は、プリチャージ回路２０１のＴＦＴ２０２を構成する各種のＴＦＴを示す回路図であり、図５は、サンプリング回路３０１のＴＦＴ３０２を構成する各種のＴＦＴを示す回路図である。
【００３９】
図４（１）に示すようにプリチャージ回路２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型ＴＦＴ２０２ａから構成されてもよいし、図４（２）に示すようにＰチャネル型ＴＦＴ２０２ｂから構成されてもよいし、図４（３）に示すようにＮチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２ｃから構成されてもよい。尚、図４（１）から図４（３）において、図１に示したプリチャージ回路駆動信号線２０６を介して入力されるプリチャージ回路駆動信号２０６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力され、同じく図１に示したプリチャージ信号線２０４を介して入力されるプリチャージ信号ＮＲＳは、ソース電圧として各ＴＦＴ２０２ａ〜２０２ｃに入力される。
【００４０】
Ｎチャネル型ＴＦＴの２０２ａにゲート電圧として印加されるプリチャージ回路駆動信号２０６ａと、Ｐチャネル型ＴＦＴ２０２ｂにゲート電圧として印加されるプリチャージ回路駆動信号２０６ｂとは、相互に反転信号である。従って、プリチャージ回路２０１を相補型ＴＦＴ２０２ｃで構成する場合には、プリチャージ回路駆動信号線２０６が少なくとも２本以上必要となる。あるいは例えば、ＴＦＴ２０２ｃの直前で２０６ａの信号をインバータ回路により反転させて反転信号２０６ｂを波形整形しても良い。このような構成をとれば、図２における外部回路接続端子１０２からの引き回し配線は１本で済み、外部回路接続端子１０２の増加や配線形成によるパターン占有面積の減少を招くことがない。
【００４１】
図５（１）に示すようにサンプリング回路３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型ＴＦＴ３０２ａから構成されてもよいし、図５（２）に示すようにＰチャネル型ＴＦＴ３０２ｂから構成されてもよいし、図５（３）に示すように相補型ＴＦＴ３０２ｃから構成されてもよい。尚、図５（１）から図５（３）において、図１に示した画像信号線３０４を介して入力される画像信号ＶＩＤ（例えばＶＩＤ１〜ＶＩＤ６）は、ソース電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力され、同じく図１に示したデータ線駆動回路１０１からサンプリング回路駆動信号線３０６を介して入力されるサンプリング回路駆動信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ３０２ａ〜３０２ｃに入力される。
【００４２】
また、サンプリング回路３０１においても、前述のプリチャージ回路２０１の場合と同様に、Ｎチャネル型ＴＦＴ３０２ａにゲート電圧として印加されるサンプリング回路駆動信号３０６ａと、Ｐチャネル型ＴＦＴ３０２ｂにゲート電圧として印加されるサンプリング回路駆動信号３０６ｂとは、相互に反転信号である。従って、サンプリング回路３０１を相補型ＴＦＴ３０２ｃで構成する場合には、サンプリング回路駆動信号３０６ａ、３０６ｂ用のサンプリング回路駆動信号線３０６が少なくとも２本以上必要である。
【００４３】
次に、以上のようなＴＦＴ等で構成されるプリチャージ回路２０１によるプリチャージ動作について図６のタイミングチャートを用いて詳しく説明する。なお、図６においてＸ１，Ｘ２…は、データ線駆動回路１０１から出力され、サンプリング回路駆動信号線３０６を介してサンプリング回路３０１のＴＦＴ３０２に供給されるサンプリング回路駆動信号を示すものである。
【００４４】
上述したデータ線駆動回路１０１には、図７に示すようなシフトレジスタ４０１が備えられており、当該シフトレジスタ４０１は、各段がクロックドインバータ１３０，１３２及びインバータ１３１から構成されている。このような構成のシフトレジスタ４０１に、図６に示すように一画素当たりの選択時間ｔ１を規定するクロック信号ＣＬＸあるいは反転信号ＣＬＸＩＮＶが、上述した外部回路接続端子１０２を介して供給されると、これらのクロック信号ＣＬＸあるいは反転信号ＣＬＸＩＮＶは、水平走査の基準として前記クロックドインバータ１３０，１３２に入力される。また、同様に、スタート信号ＤＸが外部回路接続端子１０２を介して供給されると、このスタート信号ＤＸは前記シフトレジスタ４０１の初段のクロックドインバータ１３０に入力される。そして、以上のような各信号によってシフトレジスタ４０１が動作を開始すると、シフトレジスタ４０１の各段からは、１水平有効表示期間においてサンプリング回路駆動信号Ｘ１，Ｘ２…が順次供給される。ここで、図１に示した本実施の形態の回路構成では、データ線３５毎に順次に当該データ線３５に対応したサンプリング回路３０１のＴＦＴ３０２を駆動するので、クロック信号ＣＬＸの半周期の期間が選択時間ｔ１と同じになる。また、例えば、隣接する６本のデータ線に接続されるサンプリング回路３０１を同時に駆動するようにすれば、クロック信号ＣＬＸの半周期の期間は選択時間ｔ１の６倍となる。このような構成を採れば、シフトレジスタ４０１の駆動周波数を低減することが可能となり、低消費電力化が実現できるばかりでなく、シフトレジスタを構成するＴＦＴの寿命を延ばすのに効果がある。各水平帰線期間において、このようなスタート信号ＤＸの入力に先行するタイミングで、プリチャージ回路駆動信号ＮＲＧが各データ線に一括して供給される。特に本実施形態では、外部回路接続端子１０２及び接点１０３ｂ，１０３ｃの両方の接点を通じてプリチャージ回路駆動信号線２０６にプリチャージ回路駆動信号ＮＲＧが供給され、プリチャージ回路２０１の両側から当該プリチャージ回路駆動信号ＮＲＧが供給される。より具体的には、垂直走査の基準とされるクロック信号ＣＬＹがハイレベルとなるとともに、画像信号ＶＩＤが信号の電圧中心値（ＶＩＤ中心）を基準として極性反転した後、この極性反転からプリチャージをするまでのマージンである時間ｔ３経過後に、プリチャージ回路駆動信号ＮＲＧは、ハイレベルとされる。他方、プリチャージ信号ＮＲＳは、画像信号ＶＩＤの反転に対応して、水平帰線期間で画像信号ＶＩＤと同極性の所定レベルとされる。従って、プリチャージ回路駆動信号ＮＲＧがハイレベルとされる期間ｔ２において、データ線３５はプリチャージが行われる。そして、水平帰線期間が終了して有効表示期間が始まる時点よりも時間ｔ４だけ前に、即ち、プリチャージが終了してから画像信号ＶＩＤが書き込まれるまでのマージンを時間ｔ４として、プリチャージ回路駆動信号ＮＲＧは、ローレベルとされる。以上のように、プリチャージ回路２０１は、各水平帰線期間において、プリチャージ信号ＮＲＳを画像信号ＶＩＤ（例えばＶＩＤ１〜ＶＩＤ６）に先行して各データ線３５に一括して供給する。特に、本実施形態では、外部回路接続端子１０２及び接点１０３ａ，１０３ｄの両方の接点を通じてプリチャージ信号ＮＲＳがプリチャージ信号線２０４に供給され、プリチャージ回路２０１の両側から当該プリチャージ信号ＮＲＳが供給される。
【００４５】
また、図６に示す期間ｔ２においてプリチャージ回路２０１の全てのＴＦＴ２０２が一度に導通し、プリチャージ信号線２０４に多くのデータ線３５の配線容量が付加されることになったとしても、従来であれば信号遅延が生じていた側からも同じ信号が供給され、結果として信号遅延は抑えられる。従って、前記プリチャージ信号ＮＲＳは全てのデータ線３５にほぼ同電位の信号として書き込まれることになる。これにより、データ線３５に画像信号を書き込む際に必要な電荷量を顕著に少なくすることができ、かつ、左右のデータ線３５におけるコントラストのむらを無くすことができる。
【００４６】
この点が、従来の液晶装置と本発明に係る液晶装置２００との最も大きな相違点である。参考のために、図２０に従来の液晶装置２００’の構成を示す。図２０に示すように、従来はプリチャージ信号線２０４’は一つの接点１０３ｅのみに接続され、その終端はプリチャージ回路２０１における最右端のＴＦＴ２０２に接続されている。また、同様にプリチャージ回路駆動信号線２０６’は一つの接点１０３ｆのみに接続され、その終端はプリチャージ回路２０１における最左端のＴＦＴ２０２に接続されている。このような構成では、まず、プリチャージ回路駆動信号線２０６’自体の配線容量により、左側に行くほどプリチャージ回路駆動信号の遅延が大きくなり、左側のＴＦＴ２０２ほど導通状態となるタイミングが遅れることになる。従って、厳密には各ＴＦＴ２０２の導通期間も異なり、各データ線３５に対するプリチャージ信号の書き込み時間が異なるので、プリチャージ後の各データ線３５の電位に差が生じることになる。
【００４７】
また、従来においても、水平帰線期間においてプリチャージ回路２０１の全てのＴＦＴ２０２が導通状態となるため、プリチャージ信号線２０４’には、全てのデータ線３５の配線容量が付加されることになり、図２０において右側に行くほどデータ線３５に供給されるプリチャージ信号が遅延することになる。従って、図２０に示す構成では、右側のデータ線３５ほどプリチャージによる書き込み電荷量が少なくなり、画像信号が書き込まれた後には、コントラストのむらとして視認されてしまう。但し、液晶装置単体では、このコントラストのむらは実用上殆ど支障ない程度であるが、例えば、この液晶装置を３枚用いて液晶プロジェクタを構成した場合には、実用上差し支える程の色むらとなって認識されるという問題があった。
【００４８】
図８に３枚式の液晶プロジェクタの概略構成を示す。この液晶プロジェクタは、カラーフィルターが形成されていない白黒表示の液晶装置をライトバルブとして用い、ライトバルブ５００Ｒ，５００Ｇ，５００ＢをＲＧＢ別に３枚用いるもので、夫々のライトバルブには、図８に示すように、Ｒ，Ｇ，Ｂの３色の光が照射される。そして、３枚のライトバルブ５００Ｒ，５００Ｇ，５００Ｂにより別々に光変調された３色光は、ダイクロイックミラーあるいはダイクロイックプリズム５０２により一つの投射光として合成された後、スクリーン上に投射される。
【００４９】
このように、ダイクロイックプリズム５０２等を用いて合成すると、変調後のＲ光及びＢ光と比べると、Ｇ光は、ダイクロイックプリズム５０２で反射されないため、光の反転回数が一回だけＧ光について少なくなる。この現象は、もちろんＧ光の代わりに、　Ｒ光及びＢ光がダイクロイックプリズム５０２で反射されないように光学系を構成しても同じであり、更にダイクロイックミラー等を用いて３色光を合成した場合にも同様に起こる。従って、このような場合には、Ｇ光のライトバルブ５００Ｇについて、データ線へ書き込まれる画像信号を何等かの形で左右反転する必要が生じる。
【００５０】
図９にＧ光について画像信号を左右反転する手法の例を示す。なお、図９中における液晶装置の表示は全て、ＴＦＴアレイ基板１側から見た表示である。プリチャージ回路駆動信号ＮＲＧ、プリチャージ信号ＮＲＳ及び画像信号は矢印の方向に向かって信号が供給されていることを表しており、データ線駆動回路走査方向の矢印の向きに画像信号が書き込まれる。図９（１）は、液晶装置のデータ線駆動回路１０１の走査方向をＧ光の照射されるライトバルブ５００Ｇを構成する液晶装置についてのみＲシフト（図中、右から左へシフト）するように構成し、他のライトバルブ５００Ｒ，５００ＢについてはＬシフト（図中、左から右へシフト）するように構成した例である。また、図９（２）は、ライトバルブ５００Ｒ、５００Ｇ、５００Ｂを構成する液晶装置のデータ線駆動回路１０１の走査方向を、全てについて同じにしたが、　Ｇ光の照射されるライトバルブ５００Ｇについてのみ、画像信号を外部メモリーで反転させた例である。何れの手法を用いても、図８に示した構成で、３色の合成を行うことができる。
【００５１】
しかしながら、このような液晶プロジェクタを、図２０に示すような従来の液晶装置を用いて構成した場合には、コントラストの低下領域がＲ光とＢ光については同じ側であるのに対し、　Ｇ光についてはこれらと反対側になるため、合成光による画像に色むらが生じてしまう。つまり、ライトバルブ５００Ｒと５００Ｂにおいては、図９（１），（２）において画像表示領域の右側の方が左側よりも薄く表示されることになり、文字「Ｆ」の色よりも、帯状部分の色の方が薄く認識される。但し、２枚のライトバルブ共にむらの生じる方向が同じであるため、この２枚のライトバルブを介した投射光のみでは、色むらは認識されない。しかし、上述したように、Ｇ光の照射されるライトバルブ５００Ｇだけは、画像信号が反転して表示されるため、帯状部分の方が、文字「Ｆ」の部分の色よりも濃く表示される。つまり、コントラストのむらの方向が、前記２枚のライトバルブを介した投射光とは逆になってしまう。その結果、３枚のライトバルブからの投射光を合成すると、所望の色バランスが得られず、色むらとして認識されてしまうのである。
【００５２】
一方、図８に示す液晶プロジェクタを上述した本実施形態の液晶装置２００を用いて構成した場合には、このような色むらは発生せず、良好なカラー画像を表示することができる。
【００５３】
つまり、本実施形態の液晶装置２００においては、上述したように、プリチャージ回路駆動信号線２０６及びプリチャージ信号線２０４は、共に両端部が夫々異なる二つの接点１０３ｂ，１０３ｃ、１０３ａ，１０３ｄに接続されており、プリチャージ回路２０１の左右両側に接続されている。そして、プリチャージ回路駆動信号ＮＲＧ及びプリチャージ信号ＮＲＳは、プリチャージ回路２０１の両側から供給される。プリチャージ回路駆動信号線２０６自体に配線容量が存在する場合には、プリチャージ回路２０１の右側から供給されたプリチャージ回路駆動信号ＮＲＧは左側に行くほど遅延することになるが、本実施形態の液晶装置２００においては、同じプリチャージ回路駆動信号ＮＲＧがプリチャージ回路２０１の左側からも供給されるので、プリチャージ回路２０１内におけるプリチャージ回路駆動信号ＮＲＧの遅延を抑えることができる。その結果、プリチャージ回路２０１の各ＴＦＴ２０２の導通期間は何れも等しくなり、各データ線３５に対するプリチャージ信号ＮＲＳの書き込み期間が等しくすることが可能である。
【００５４】
また、プリチャージ回路２０１の右側から供給されたプリチャージ信号ＮＲＳについても、データ線３５の配線容量により、左側に行くほど遅延が生じることになるが、本実施形態においては、プリチャージ回路２０１の右側からもプリチャージ信号ＮＲＳが供給されるので、プリチャージ回路２０１内におけるプリチャージ信号ＮＲＳの遅延を抑えることができる。
【００５５】
上述のようにプリチャージ回路駆動信号ＮＲＧとプリチャージ信号ＮＲＳの信号遅延を抑えることができるが、従来に比して、およそ１／４程度に抑えることが可能となる。
【００５６】
従って、プリチャージ後における各データ線３５の電位は夫々ほぼ等しくなり、サンプリング回路３０１により同電位の画像信号が書き込まれた場合には、コントラスト差が少なくすることができる。つまり、本実施形態の液晶装置２００を図８に示す３板式液晶プロジェクタのライトバルブに適用したとしても、ライトバルブ５００Ｒ，５００Ｇ，５００Ｂの何れにおいてもコントラストのむらを防ぐことができ、従ってライトバルブ５００Ｇの表示画像のみを反転させて３色を合成した場合でも、色むらを抑えることができて、極めて良好なカラー画像を表示することができる。また、たとえプリチャージ信号ＮＲＳ、プリチャージ回路駆動信号ＮＲＧの書き込み時間が多少遅延したとしても、プリチャージ信号ＮＲＳ及びプリチャージ回路駆動信号ＮＲＧはプリチャージ回路２０１の右側と左側の両方から供給されるので、信号遅延によるコントラストの低下を招くのは画像表示領域の中央付近となる。従って、液晶プロジェクタの３枚のライトバルブに本実施形態を用いる場合、Ｒ光及びＢ光のライトバルブに対してＧ光のライトバルブを左右反転させてもコントラストの低下を招く領域がほぼ中央の同じ領域であるので、上述のような左右反転に伴う色むらを防ぐことができるのである。また、プリチャージ回路駆動信号線２０６及びプリチャージ信号線２０４は、共に両端部が夫々異なる二つの接点１０３ｂ，１０３ｃ、１０３ａ，１０３ｄに接続されており、プリチャージ回路２０１の左右両側に接続されているので、万が一、二つの接点のうち一方の接点に接続された信号配線が断線しても、もう一方の接点に接続された信号配線から信号を供給することができるため、断線不良を抑えることができる。
【００５７】
このように、本発明の液晶装置は、図８に示すような複数枚の液晶装置を用いた液晶プロジェクタに特に有効である。
【００５８】
また、ＸＧＡモードあるいはＳＸＧＡモードのように、高速表示モードを採用した場合には、データ線３５の本数は従来のＶＧＡモードの場合に比べて約２倍程度増えることになり、プリチャージ信号線２０４に付加されるデータ線３５の配線容量も約２倍程度増えることになる。しかし、本実施形態においては、上述のようにプリチャージ回路駆動信号ＮＲＧ及びプリチャージ信号ＮＲＳをプリチャージ回路２０１の両側から供給するので、プリチャージ回路の全てのＴＦＴを一度に導通させるように構成しても、プリチャージ信号ＮＲＳの遅延を確実に防止して、高精細で良好な画像表示を行うことが可能である。
（液晶装置の構成）
次に、液晶装置２００が含むＴＦＴアレイ基板１上の画像表示領域を構成する画素部分及び周辺回路の具体的構成について図１０及び図２１を参照して説明する。ここに、図１０（ａ）はＴＦＴアレイ基板上に形成される各種電極等のパターンの平面図であり、図１０（ｂ）は図１０（ａ）に示すＡ−Ａ’に沿った断面図で、画素スイッチング用ＴＦＴを示している。また、図２１（ａ）はＰチャネル型ＴＦＴ或いはＮチャネル型ＴＦＴといった単チャネル型ＴＦＴのパターンの平面図であり、図２１（ｂ）は図２１（ａ）に示すＢ−Ｂ’に沿った断面図である。なお、図１０（ａ）及び図２１（ａ）においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５９】
ここで、図１０（ａ）の平面図に示すように、画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってデータ線３５及び走査線３１が設けられている。また、本実施例では画素電極１１を制御する画素スイッチング用のＴＦＴ３２は、各画素電極１１に対して１個しか設けられていないが、ＴＦＴ３０のソース・ドレイン間、すなわちコンタクトホール３７からコンタクトホール３８の間で走査線３１の一部からなるゲート電極を２個直列に配設し、デュアルゲート構造としても良いし、３個以上直列に配設しても良い。このように、ＴＦＴ３０にゲートを多段設けることにより、抵抗成分が大きくなり、ＴＦＴ３０がオフ時のリーク電流を低減できる利点がある。なお、図１０（ｂ）は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁膜の間や上をコンタクトホール等を介して配線されており、図１０（ｂ）から分かるように３次元的により複雑な構成を有している。
【００６０】
図１０（ｂ）において、液晶装置は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁膜４１、半導体層３２、ゲート絶縁膜３３、走査線３１、第２層間絶縁膜４２、データ線３５、画素電極１１を備えている。
【００６１】
ＴＦＴ３０の下地となるＴＦＴアレイ基板１は、ガラスや石英、シリコン等の基板であり、このＴＦＴアレイ基板１上に、走査線３１からの電界によりチャネルが形成される半導体層３２が設けられる。
【００６２】
半導体層３２は、例えば、ＴＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５０〜２００ｎｍの厚さに固相成長させることにより形成する。その後、ゲート絶縁膜３３を熱酸化等で形成し、ゲート絶縁膜３３の上に走査線３１の一部からなるゲート電極を形成する。そしてＮチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープを行って、ソース領域及びドレイン領域を形成する。また、Ｐチャネル型ＴＦＴを形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＡｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行ってソース領域及びドレイン領域を形成する。そして、これらのドープは、走査線３１の一部からなるゲート電極をマスクとして行われるため、ドープが行われなかった領域がチャネル領域３２ａとして形成される。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造を持つＮチャネル型ＴＦＴとする場合、ソース領域及びドレイン領域のうちチャネル領域３２ａ側に夫々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ソース領域３２ｂ及び低濃度ドレイン領域３２ｃを形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ソース領域３２ｄ及び高濃度ドレイン領域３２ｅを形成する。また、Ｐチャネル型ＴＦＴとする場合、ソース・ドレイン領域のうちチャネル領域３２ａの側に夫々隣接する一部に、　ＢなどのＩＩＩ族元素のドーパントを用いて低濃度ソース領域３２ｂ及び高濃度ソース領域３２ｄと、低濃度ドレイン領域３２ｃ及び高濃度ドレイン領域３２ｅを形成する。なお、Ｎチャネル型ＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴ３０として用いられることが多い。
【００６３】
また、このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。なお、ＴＦＴ３０は、低濃度ソース領域３２ｂ、低濃度ドレイン領域３２ｃに不純物のイオンを打ち込まないオフセット構造のＴＦＴとしてもよいし、ゲート電極をマスクとして高濃度な不純物イオンを打ち込み自己整合的に高濃度ソース領域３２ｄ、高濃度ドレイン領域３２ｅを形成するセルフアライン型のＴＦＴとしてもよい。
【００６４】
ゲート絶縁膜３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３０〜１５０ｎｍ程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００６５】
また、第１層間絶縁膜４１及び第２層間絶縁膜４２は夫々、５００〜１５００ｎｍ程度の厚みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。なお、第２層間絶縁膜４２の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。また、第２層間絶縁膜４２の表面を平坦にするように処理してもよいことは言うまでもない。このように、画素電極１１を形成する表面を平坦化することで、ラビング時の配向不良により生じる液晶のディスクリネーションの発生領域を極力低減することができる。
【００６６】
第１層間絶縁膜４１には、高濃度ソース領域３２ｄへ通じるコンタクトホール３７が形成され、第１層間絶縁膜４１及び第２層間絶縁膜４２には、高濃度ドレイン領域３２ｅへ通じるコンタクトホール３８が夫々形成されている。この高濃度ソース領域３２ｄへのコンタクトホール３７を介して、データ線３５は高濃度ソース領域３２ｄに電気接続される。また、高濃度ドレイン領域３２ｅへのコンタクトホール３８を介して、画素電極１１が高濃度ドレイン領域３２ｅに電気接続される。各コンタクトホールは、例えば、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、寸法精度よく開孔できる。また、ドライエッチングにウエットエッチングを組み合わせれば、コンタクトホール部の側壁をテーパー状に形成することができるため、コンタクトホール部の段差により、配線が断線することがない。尚、コンタクトホール部の側壁をテーパー状にするのに、ドライエッチングによりレジストを後退させても形成できる。
【００６７】
一般に、チャネルが形成される半導体層３２を形成するポリシリコン膜等は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、図６（ｂ）に示すように対向基板２に各ＴＦＴ３０に夫々対向する位置にＣｒ膜から成る遮光性の遮光膜２３が形成されているので、入射光が半導体層３２に直接入射することが防止される。更にこれに加えて又は代えて、走査線３１の一部からなるゲート電極を上側から覆うようにデータ線３５をＡｌ等の不透明な金属薄膜から形成すれば、遮光膜２３と共に又は単独で、半導体層３２への入射光の入射を効果的に防ぐことができる。尚、工程増を招くが、半導体層３２の少なくともチャネル領域及び、該チャネル領域とソース・ドレインの接合部に重なるように、その下層に酸化シリコン膜や窒化シリコン膜等の絶縁膜を介して、Ｗ（タングステン）やＭｏ（モリブデン）等の高融点金属或いは金属シリサイド膜等の金属合金膜等により遮光膜を設けることにより、ＴＦＴアレイ基板裏面からの戻り光を遮断してもよい。このような構成を採れば、強い光を入射しても、光によるＴＦＴ３０のトランジスタ特性の劣化を招くことがないため、光を入射する光源を明るくすることができる。すなわち、例えばマイクロレンズ等の光利用効率を向上させるための手段を用いる必要が無いので、明るい液晶装置を低コストで提供することができる。尚、前記遮光膜は周辺回路の電源等と接続することにより、定電位を供給することで、画素スイッチング用ＴＦＴのトランジスタ特性の劣化を防止してもよい。
【００６８】
走査線３１は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程やエッチング工程等により形成される。或いは、Ｗ（タングステン）やＭｏ（モリブデン）等の金属膜又は金属シリサイド膜等の合金膜から形成されてもよい。このような構成を採れば、走査線３１の低抵抗化が図れるため、走査信号の遅延による表示品位の劣化を防止できる。また、走査線３１自体の線幅を細めることが可能となり、液晶装置が小型化しても画素開口部（光透過部）への影響を少なくできる。更に、走査線３１が遮光膜として代用できるため、対向基板２上の遮光膜２３を省くことができる。これにより、ＴＦＴアレイ基板１と対向基板２との貼り合わせ時における精度を無視することができるので、透過率がばらつかない液晶装置を提供することができる。
【００６９】
データ線３５は、スパッタリング等により、約１００〜５００ｎｍの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等の合金膜をフォトリソグラフィ工程、エッチング工程等を施すことにより形成する。尚、上述したプリチャージ信号線２０４やプリチャージ回路駆動信号線２０６をデータ線３５と同一膜で形成すると、低抵抗で信号遅延が生じにくいため、各種配線材料として使用される。
画素電極１１は例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜などの透明導電性薄膜からなり、上述した第２層間絶縁膜４２の上面に設けられている。この画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５０〜２００ｎｍの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程等を施すことにより形成される。なお、当該液晶装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【００７０】
一方、上述したデータ線駆動回路１０１、走査線駆動回路１０４、プリチャージ回路２０１、サンプリング回路３０１等の周辺回路を制御するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴは、基本的に図２１（ａ）に示すような平面構造をし、そのＢ−Ｂ’に沿った断面図は図２１（ｂ）に示す構造をしている。このように、ＴＦＴ６０と、図１０（ａ）に示した画素スイッチング用のＴＦＴ３０との違いは、　ＴＦＴ３０のドレイン電極としての画素電極１１にはＩＴＯを用い、ＴＦＴ６０のドレイン電極にはアルミニウムを用いる点のみであり、画素領域におけるＴＦＴ３０の形成時とほぼ同一な薄膜形成工程で形成できる。
【００７１】
具体的には、まず、ＴＦＴアレイ基板１上に半導体層６２が形成され、　半導体層６２には、チャネル領域６２ａ、低濃度ソース領域６２ｂ、高濃度ソース領域６２ｄ、低濃度ドレイン領域６２ｃ、及び高濃度ドレイン領域６２ｅが形成される。また、半導体層６２上にはゲート絶縁膜６３が形成され、当該ゲート絶縁膜６３上にはゲート電極６１が形成される。そして、第１層間絶縁膜４１に形成されたコンタクトホール６６を介してソース電極６４及びドレイン電極６５が、夫々高濃度ソース領域６２ｄ及び高濃度ドレイン領域６２ｅに電気的に接続される。更に、ソース電極６４及びドレイン電極６５を覆うように、第２層間絶縁膜４２が形成される。
【００７２】
そして、半導体層６２は上述した画素領域のＴＦＴ３０の半導体層３２に、チャネル領域６２ａはＴＦＴ３０のチャネル領域３２ａに、低濃度ソース領域６２ｂはＴＦＴ３０の低濃度ソース領域３２ｂ　に、高濃度ソース領域６２ｄはＴＦＴ３０の高濃度ソース領域３２ｄに　、低濃度ドレイン領域６２ｃはＴＦＴ３０の低濃度ドレイン領域３２ｃに、及び高濃度ドレイン領域６２ｅはＴＦＴ３０の高濃度ドレイン領域３２ｅに夫々対応しており同一の工程により形成される。なお、画素スイッチング用のＴＦＴ３０をＮチャネル型ＴＦＴで形成する場合、周辺回路を構成するＴＦＴ６０のＰチャネル型ＴＦＴを形成するために、ＩＩＩ族元素のドーパントを用いたイオン注入等によりドープを行う工程を追加して、相補型ＴＦＴを形成することができる。
【００７３】
本実施例では、周辺回路を構成するＴＦＴ６０もＬＤＤ構造で形成したが、上述したオフセット構造のＴＦＴでも良いし、セルフアライン型のＴＦＴでも良い。なお、ＴＦＴ６０をセルフアライン型のＴＦＴで形成すれば、高い移動度が得られるため高速な駆動回路が実現できる。
【００７４】
更には、ゲート絶縁膜６３はＴＦＴ３０のゲート絶縁膜３３に対応し、ゲート電極６１はＴＦＴ３０のゲート電極３１に対応しており同一の工程により形成される。また、ソース電極６６とドレイン電極６５は、ＴＦＴ３０のデータ線３５の一部からなるソース電極に対応し、同一の工程により形成される。
【００７５】
本実施の形態では特に、ＴＦＴ３０はｐ−Ｓｉ（ポリシリコン）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一薄膜形成工程で、サンプリング回路２０１、プリチャージ回路３０１、データ線駆動回路１０１、走査線駆動回路１０４等を構成するＴＦＴ２０２、３０２等を形成することができ、製造上有利である。例えば、データ線駆動回路１０１及び走査線駆動回路１０４は、図４（３）及び図５（３）に示したプリチャージ回路２０１やサンプリング回路３０１の場合と同様に、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから構成される相補構造の複数のＴＦＴからＴＦＴアレイ基板１上の周辺部分に形成される。
【００７６】
また、画像信号線３０４及びプリチャージ信号線２０４並びにプリチャージ回路駆動信号線２０６は、上述したように低抵抗なアルミニウム等の金属膜あるいは金属合金膜で、　ＴＦＴ３０の形成時に同一薄膜形成工程で形成することができるので、製造上有利である。
【００７７】
尚、図１０には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、　ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７８】
なお、以上説明した液晶装置は、カラー液晶プロジェクタに適用されるため、３つの液晶装置がＲＧＢ用のライトバルブとして夫々用いられ、各ライトバルブには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶装置においても遮光膜２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施形態の液晶装置を適用できる。
【００７９】
また、液晶装置のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００８０】
更に、液晶装置においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶装置を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶装置においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように共通電極２１と画素電極１１とを夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極として共通電極２１と画素電極１１とを設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【００８１】
（第２の実施形態）
次に、本発明の第２の実施形態を図１１に基づいて説明する。なお、第１の実施形態との共通個所には同一符号を付して説明を省略する。
【００８２】
本実施形態は、データ線駆動回路１０１のシフトレジスタを図１１に示すように双方向シフトレジスタ４０５で構成したところが第１の実施形態と異なる。
【００８３】
双方向シフトレジスタ４０５は、図１１に示すように、各段が４個のクロックドインバータ１３０，１３１，１３３，１３４で構成されており、クロックドインバータ１３４，１３３には、転送方向制御信号ＤＩＲ，ＤＩＲＩＮＶが供給されている。そして、この転送方向制御信号ＤＩＲがハイレベルの時に、スタート信号ＤＸはＬ→Ｒ方向に順次転送され、転送方向制御信号ＤＩＲＩＮＶがハイレベルの時にスタート信号ＤＸはＲ→Ｌ方向に順次転送される。
【００８４】
データ線駆動回路１０１のシフトレジスタをこのような双方向シフトレジスタ４０５で構成した場合には、表示画像を左右だけでなく、上下にも反転することができる。
【００８５】
このような構成にすることにより、複板方式の液晶プロジェクタを床に設置する床置きタイプとしたり、天井に逆さに取り付けて設置する天吊りタイプとしても使用可能であり、更には、携帯型ビデオカメラの液晶モニタのように、単板方式の液晶装置である液晶モニタを、ユーザの撮影姿勢に応じて、例えばフレキシブルジョイントを支点に反転して見ることができるようにすることもできる。
【００８６】
そして、本実施形態においては、以上のような双方向シフトレジスタ４０５を用いると共に、プリチャージ回路駆動信号ＮＲＧ及びプリチャージ信号ＮＲＳを、第１の実施形態と同様にプリチャージ回路２０１の両側から供給するため、表示画像を上下、或いは左右に反転させた場合でも、コントラストむらを抑えることができる。従って、図８に示すような３枚式液晶プロジェクタを、床置きタイプあるいは天井吊りタイプとして使用可能に構成した場合でも、本実施形態の液晶装置をライトバルブとして適用した場合には、色むらのない良好なカラー画像を表示させることができる。
【００８７】
（第３の実施形態）
次に、本発明の第３の実施形態を図１２及び図１３に基づいて説明する。なお、第１の実施形態との共通個所には同一符号を付して説明を省略する。
【００８８】
本実施形態は、データ線駆動回路１０１と、サンプリング回路３０１と、プリチャージ回路２０１を、データ線３５に対して同じ側に設けたところが第１の実施形態と異なる。
【００８９】
本実施形態におけるデータ線駆動回路１０１は、プリチャージ信号用駆動回路５００と画像信号用駆動回路５０１とを含んで構成されており、何れもシフトレジスタを備えている。そして、図１３に示すように、画像信号用駆動回路５０１によりサンプリング回路３０１に対してサンプリング回路駆動信号（ＳＨ１，ＳＨ２，…）を線順次に出力すると共に、プリチャージ信号用駆動回路５００によりプリチャージ回路２０１に対してプリチャージ回路駆動信号（ＮＲ１，ＮＲ２，…）を線順次に出力する。
【００９０】
本実施形態では、図１２に示すように、プリチャージ回路駆動信号ＮＲＧをプリチャージ信号用駆動回路５００の両側から供給し、また、プリチャージ信号ＮＲＳをプリチャージ回路２０１の両側から供給しているので、プリチャージ回路駆動信号及びプリチャージ信号の遅延がなく、良好な画像表示が可能である。
【００９１】
尚、図１３に示すように、第３の実施形態における画像信号用駆動回路５０１から出力されるサンプリング回路駆動信号（ＳＨ１，ＳＨ２，…）が、互いに重複しないように、画像信号用駆動回路５０１を構成するシフトレジスタの出力信号と外部から入力する波形制御信号ＥＮＢ１、ＥＮＢ２との間にＮＡＮＤ回路を設けることにより、波形を制御する。これにより、ゴースト等による表示品位の劣化を招くことがない。また、プリチャージ信号用駆動回路５００は画像信号用駆動回路５０１のような構成でもよいし、プリチャージ回路駆動信号（ＮＲ１，ＮＲ２，…）のパルス幅を長くすることにより、十分なプリチャージ期間を取るようにしてもよい。
【００９２】
また、プリチャージ回路２０１は、データ線駆動回路１０１及びサンプリング回路３０１と共にデータ線３５の同じ側に設置されており、かつ、サンプリング回路３０１とプリチャージ回路２０１を並列に接続したので、非画素領域を有効に利用することができ、液晶装置の小型化を実現することができる。
【００９３】
更に、シフトレジスタを双方向シフトレジスタで構成した場合には、データ線駆動回路１０１の転送方向によってプリチャージ信号の書き込まれるデータ線３５の順序が変わることになるが、上述したように、プリチャージ信号はプリチャージ回路２０１の両側から供給されているため、何れの転送方向でも同じ条件でデータ線３５に書き込むことができる。従って、反転表示等を行った場合でも、コントラストのむらの無い良好な表示が可能である。
【００９４】
（第４の実施形態）
次に、本発明の第４の実施形態を図１４に基づいて説明する。なお、第１の実施形態との共通個所には同一符号を付して説明を省略する。
【００９５】
本実施形態は、プリチャージ回路駆動信号線２０６及びプリチャージ信号線２０４を画像表示領域に対してそれぞれ左右片側から引き回し、画像信号線３０４を、データ線駆動回路１０１に対して左右両側から引き回し、データ線駆動回路１０１の両側から例えば画像信号ＶＩＤ１〜ＶＩＤ６を供給するように構成したところが第１の実施形態と異なる。また、信号供給接点は接点１０３ｇ，１０３ｈが別々に設けられており、左右両側の画像信号線３０４に同じ画像信号ＶＩＤ１〜ＶＩＤ６が供給される。画像信号も、プリチャージ信号の場合と同様に、信号遅延の問題が生じることが考えられる。そこで、本実施の形態のように、画像信号をサンプリング回路３０１の両側から供給するように構成すれば、画像信号の遅延を確実に防止して、コントラストむら及び色むらを防止することができる。
【００９６】
（第５の実施形態）
次に、本発明の第５の実施形態を図１５に基づいて説明する。なお、第１の実施形態との共通個所には同一符号を付して説明を省略する。
【００９７】
本実施形態は、プリチャージ回路駆動信号線２０６及びプリチャージ信号線２０４の引き回しを画像表示領域に対して左右両側とすると共に、画像信号線３０４を、データ線駆動回路１０１に対して左右両側から引き回すように構成したところが第１の実施形態と異なる。
【００９８】
本実施形態のように構成すれば、プリチャージ回路駆動信号ＮＲＧ、プリチャージ信号ＮＲＳ、及び画像信号ＶＩＤ１〜ＶＩＤ６をプリチャージ回路２０１及びサンプリング回路３０１の両側から供給するので、夫々の信号の遅延を確実に防止して、コントラストむら及び色むらをより一層確実に防止することができる。
【００９９】
例えば、プリチャージ回路駆動信号ＮＲＧ、プリチャージ信号ＮＲＳ、画像信号ＶＩＤをそれぞれプリチャージ回路２０１及びサンプリング回路３０１の両側から供給する場合と、走査線３１の両端から走査信号を供給する場合と比べてみると、走査線３１の場合は、１本の走査線に接続された小さい第１スイッチング素子を充電すればよいため、信号遅延の問題はさほど問題にならないが、データ線３５の場合は、データ線そのものを充電する必要があるため第２及び第３スイッチング素子は第１スイッチング素子よりも駆動能力を上げるために大きくする必要があり、それに伴い、データ線３５の配線容量及び第２及び第３スイッチング素子の容量が大きくなるため、信号遅延の問題は走査線３１よりも極めて大きい。このような課題に対して上述のように本実施形態のようにプリチャージ回路駆動信号ＮＲＧ、プリチャージ信号ＮＲＳ、及び画像信号ＶＩＤ１〜ＶＩＤ６をプリチャージ回路２０１及びサンプリング回路３０１の両側から供給するので、夫々の信号の遅延の問題を抑えることができ、表示品質を向上させることができるのである。特に、上述の実施形態１に記載したように複数のデータ線３５に一度にプリチャージ信号ＮＲＳが供給される場合、あるいはシリアル−パラレル変換により、複数のデータ線３５に一度に画像信号が供給される場合には、プリチャージ回路２０１またはサンプリング回路３０１のスイッチング素子を介して多数のデータ線３５が接続されることになり、配線容量が増大されて信号遅延が起こりやすくなるが、本実施形態によりかかる問題を抑えることができる。
【０１００】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図１６から図１９を参照して説明する。
【０１０１】
先ず図１６に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１０２】
図１６において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む駆動回路１００４、前述のように額縁下にプリチャージ回路及びサンプリング回路が設けられた液晶装置２００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に駆動回路１００４に出力する。駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶装置２００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置２００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０３】
次に図１７から図１９に、このように構成された電子機器の具体例を夫々示す。
【０１０４】
図１７において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、ダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２、１１２３，１１２４は、上述した液晶装置２００を３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１０５】
以上のように構成される液晶プロジェクタ１１１０においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させると共に、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とか十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１０６】
本発明の液晶装置を適用したライトバルブの夫々は、上述したようにコントラストのむらがないため、このような液晶プロジェクタに最適であり、色むらのない良好な画像を表示することができる。
【０１０７】
図１８において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置２００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１０８】
また図１９に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶装置２００の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）１３２０に、ＴＦＴアレイ基板１の周辺部に設けられた外部回路接続端子に異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１０９】
以上図１７から図１９を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１６に示した電子機器の例として挙げられる。
【０１１０】
以上説明したように、本実施の形態によれば、相対的にコントラストむら及び色むらの無い高品位の画像表示が可能な液晶装置２００を備えた各種の電子機器を実現できる。
【０１１１】
上記のように本実施形態では液晶装置を用いて説明したが、これに限るものではなく、例えばエレクトロルミネッセンス、プラズマディスプレイ等の電気光学装置にも適用可能である。また本実施形態では、ＴＦＴアレイ基板を用いて説明したがこれに限るものではなく、シリコン基板にトランジスタを作り込む構成にも適用可能である。
【０１１２】
【発明の効果】
以上詳細に説明したように本発明によれば、画像信号線、プリチャージ信号線、プリチャージ回路駆動信号線の少なくとも何れか一方を、複数のデータ線の配列方向の両側からサンプリング回路またはプリチャージ回路に接続するように基板上で引き回したので、コントラストのむらの無い電気光学装置を提供することができる。また、このような電気光学装置の一例として液晶装置を複数用いて液晶プロジェクタを構成する場合でも、色むらの無い高品質の表示が可能な電子機器を提供することができる。
【図面の簡単な説明】
【図１】液晶装置の実施の形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】図１の液晶装置の全体構成を示す平面図である。
【図３】図１の液晶装置の全体構成を示す断面図である。
【図４】液晶装置に設けられたプリチャージ回路を構成するＴＦＴの回路図である。
【図５】液晶装置に設けられたサンプリング回路を構成するＴＦＴの回路図である。
【図６】液晶装置に備えられたプリチャージ回路駆動信号及びサンプリング回路駆動信号のタイミングチャートである。
【図７】液晶装置に備えられたシフトレジスタの構成を示す回路図である。
【図８】液晶装置を用いた３板式の液晶プロジェクタの概略構成を示すブロック図である。
【図９】３板式の液晶プロジェクタにおける、各色のライトバルブにおける表示状態を示す図であり、（１）は緑色光用の液晶装置のみをデータ線駆動回路のシフト方向を逆にした例、（２）は緑色光用の液晶装置に供給する画像信号をメモリー上で反転させた例である。
【図１０】ＴＦＴアレイ基板上に設けられた画像表示領域を構成する隣接する画素群を示す図であり、（ａ）はパターン平面図であり、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図である。
【図１１】第２の実施例例の液晶装置に備えられたシフトレジスタの構成を示す回路図である。
【図１２】第３の実施形態の液晶装置におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図１３】第３の実施形態の液晶装置に備えられたプリチャージ回路駆動信号及びサンプリング回路駆動信号のタイミングチャートである。
【図１４】第４の実施形態の液晶装置におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図１５】第５の実施形態の液晶装置におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図１６】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１７】電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１８】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１９】電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【図２０】従来の液晶装置におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２１】ＴＦＴアレイ基板上に設けられた周辺回路を構成するＴＦＴを示す図であり、（ａ）はパターン平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶装置
１１…画素電極
２３…遮光膜
３０…ＴＦＴ
３１…走査線
３２…半導体層
３３…ゲート絶縁膜
３５…データ線
３７、３８…コンタクトホール
４１…第１層間絶縁膜
４２…第２層間絶縁膜
５０…液晶層
５２…シール材
５３…額縁
７０…蓄積容量
１０１…データ線駆動回路
１０２…外部回路接続端子
１０４…走査線駆動回路
２００…液晶装置
２０１…プリチャージ回路
２０２…ＴＦＴ
２０４…プリチャージ信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０２…ＴＦＴ
３０４…画像信号線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device of an active matrix drive system using a thin film transistor (hereinafter, referred to as a TFT) and an electronic apparatus using the same. In particular, the present invention has a structure in which a sampling circuit and a precharge circuit are formed on a substrate. It belongs to the technical field of electro-optical devices and electronic devices using the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a liquid crystal device of an active matrix driving system by TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally and a large number of pixel electrodes corresponding to respective intersections thereof are provided on a TFT array substrate. I have. In addition, in addition to these, various peripheral circuits including TFTs as components such as a sampling circuit, a precharge circuit, a scanning line driving circuit, and a data line driving circuit may be provided on such a TFT array substrate. .
[0003]
Among these peripheral circuits, a sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with a scanning signal.
[0004]
The precharge circuit is used to improve the contrast ratio, stabilize the potential level of the data line, reduce line unevenness on the display screen, etc., from the data line drive circuit to the data line via the above-described sampling circuit or directly. Is a circuit that reduces the load when writing an image signal to a data line by supplying a precharge signal (image auxiliary signal) at a timing preceding the image signal supplied to the data line. In particular, a method of inverting the voltage polarity of the data line, which is usually performed for AC driving the liquid crystal, by inverting the voltage polarity of the data line at a predetermined cycle, for example, a so-called 1H inversion driving method of inverting the voltage polarity of the data line every one horizontal scanning period In such cases, if the precharge signal is written to the data line in advance, the amount of charge required when writing the image signal to the data line can be significantly reduced. For example, JP-A-7-295520 discloses an example of such a precharge circuit.
[0005]
As described above, by providing the peripheral circuits such as the sampling circuit and the precharge circuit on the TFT array substrate, a high-quality image can be displayed while reducing the load on hardware resources such as a driving device.
[0006]
[Problems to be solved by the invention]
However, the precharge signal is supplied to the precharge signal line and the image signal is supplied to the image signal line. When the TFT of the precharge circuit or the sampling circuit is turned on, a large number of these signal lines are supplied through the TFT. , A very large wiring capacitance is added. Moreover, since the precharge signal or the image signal is supplied from only one side of the precharge signal line or the image signal line, the signal delay becomes more pronounced toward the end of the precharge signal line or the image signal line. There was a problem.
[0007]
In the conventional configuration, the precharge signal line or the image signal line starts from the contact point with the external circuit connection terminal of the TFT array substrate, and extends along the arrangement direction of many data lines, and is substantially parallel to the scanning line. For example, the TFT is routed from the left side to the right side of the TFT array substrate, and its end is connected to the TFT of the precharge circuit or sampling circuit connected to the rightmost data line. Therefore, particularly in a configuration in which a precharge signal is supplied to all data lines at once or a configuration in which image signals are supplied to a plurality of data lines at a time by serial-parallel conversion, the pre-charge signal is used. A large number of data lines are connected to the charge signal lines or the image signal lines via the TFTs of the precharge circuit or the sampling circuit, and the increase in the wiring capacity due to this is caused by the termination of the precharge signal lines or the image signal lines. It becomes more remarkable on the side.
[0008]
As a result, the precharge signal or the image signal supplied from the external circuit connection terminal has a longer delay toward the end of the precharge signal line or the image signal line, and is applied to the data line based on the precharge signal or the image signal. There is a problem in that the amount of charge to be written differs between the left and right data lines, and the contrast differs between the left and right image display areas.
[0009]
In particular, in a liquid crystal device in which a high-definition display is enabled by miniaturizing the pixel pitch, the number of data lines also reaches a considerable number, so that the load of a circuit for supplying a precharge signal increases, and Delay and degradation are even more significant.
[0010]
Further, this contrast difference is so inconspicuous that a single liquid crystal device alone is inconspicuous, but only one liquid crystal device such as a double-panel liquid crystal projector using two or three liquid crystal devices is used. In the case of using a liquid crystal device in which the scanning direction of the data line driving circuit is reversed left and right, when a plurality of liquid crystal devices are combined, only one non-uniform contrast occurs in the reverse direction, so that color unevenness is recognized. There was a problem.
[0011]
The present invention has been made in consideration of the above-described problems, and has a liquid crystal device that does not generate an image defect due to contrast unevenness such as color unevenness even when the scanning direction is reversed, and an electronic apparatus including the liquid crystal device. The task is to provide
[0012]
[Means for Solving the Problems]
In order to solve the above problems, the electro-optical device according to the present invention includes a plurality of data lines to which an image signal is supplied on a substrate, a plurality of scanning lines to which a scanning signal is supplied, the data lines and the respective scans. An electro-optical device comprising: first switching means provided corresponding to a line; and a pixel electrode provided corresponding to the first switching means, wherein the image signal supplied to an image signal line is A sampling circuit having a second switching means for sampling and supplying the data line to the data line, wherein the image signal line is connected to the sampling circuit from both sides in the arrangement direction of the plurality of data lines. It is characterized by being drawn around the substrate.
[0013]
According to this electro-optical device, the second switching units are each brought into a conductive state, the capacity of the plurality of data lines added to the image signal line is increased, and one side in the arrangement direction of the data lines is arranged. Even if a signal delay may occur in the propagation from the other side, the same signal will be supplied from the other side, so that the image signal is written with the signal delay suppressed in the data line. . As a result, for example, unevenness in contrast can be suppressed in a single liquid crystal device, and therefore, even when a plurality of electro-optical devices are combined, unevenness in color in a combined image can be suppressed.
[0014]
Further, the electro-optical device according to the present invention is characterized in that the image signal lines are respectively connected to different signal supply contacts provided separately corresponding to each side in the arrangement direction. The image enhancement signal line is connected to one of the signal supply contacts to an image signal line routed to one side in the arrangement direction of the plurality of data lines, and is connected to the other side in the arrangement direction of the plurality of data lines. Preferably, the image signal line to be turned is connected to the other of the signal supply contacts.
[0015]
According to this electro-optical device, one end of each of the image signal lines is connected to a different signal supply contact separately provided on the substrate corresponding to each side of the arrangement direction of the data lines. The other end is connected to the sampling circuit from both sides in the arrangement direction. Therefore, when an image signal is supplied from an external signal source to each signal supply contact, the image signal is propagated from both sides in the direction of arrangement of the plurality of data lines by the image signal lines connected to the sampling circuit. , Are supplied to the sampling circuit from both sides. Accordingly, the definition of pixels is improved, the number of data lines, the number of second switching means, and the number of third switching means are increased, the wiring capacity added to the image signal line is increased, and the arrangement direction of the data lines is increased. Even if a signal delay may occur in the propagation from one side to the other side, the same signal will be supplied from the other side via the signal supply contact. Thus, the image signal is written in a suppressed manner. As a result, an image signal is favorably written to each data line. Therefore, it is possible to suppress uneven contrast.
[0016]
Further, the electro-optical device according to the present invention further includes a data line driving circuit having a bidirectional shift register for sequentially driving the second switching means of the sampling circuit in the direction in which the data lines are arranged or in the opposite direction. It is characterized by.
[0017]
According to this electro-optical device, the second switching means of the sampling circuit becomes conductive in the line-sequential manner by the drive signals sequentially outputted by the data line drive circuit, and the image signals are sequentially written to the data lines. Will be. Since the data line drive circuit has a bidirectional shift register, the drive signal is transferred from one side to the other side along the direction of arrangement of the data lines, or To the one side. Accordingly, the order in which the second switching unit is turned on also changes according to the transfer direction of the drive signal. As described above, the image signal is sampled from both sides in the data line arrangement direction. Since the data is supplied to the circuit, the data is written under the same conditions regardless of the transfer direction. Therefore, even when reverse display or the like is performed, unevenness in contrast can be suppressed.
[0018]
According to another aspect of the invention, there is provided an electronic apparatus including the above-described electro-optical device.
[0019]
According to this electronic device, the electronic device includes the above-described electro-optical device of the present invention, and is capable of displaying images without contrast unevenness. Further, even when an image is synthesized by combining a plurality of liquid crystal devices, there is no contrast unevenness. For example, when a color light source is used, color unevenness can be suppressed and good display can be performed. Therefore, high-definition and high-quality image display can be performed.
[0020]
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Configuration of liquid crystal device)
A configuration of an embodiment of a liquid crystal device which is an example of an electro-optical device will be described with reference to FIGS.
[0022]
First, the overall configuration of the liquid crystal device will be described with reference to FIGS. FIG. 1 is a block diagram showing a configuration of various wirings, peripheral circuits, and the like provided on a TFT array substrate in an embodiment of a liquid crystal device. FIG. 2 is a block diagram showing a configuration in which the TFT array substrate is formed thereon. FIG. 3 is a plan view as viewed from the counter substrate side together with the components, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.
[0023]
In FIG. 1, a liquid crystal device 200 includes a TFT array substrate 1 made of, for example, a quartz substrate, hard glass, a silicon substrate, or the like. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data lines 35 arranged in the X direction, each extending in the Y direction, and a plurality of data lines 35 arranged in the Y direction. Each of the scanning lines 31 extending along the X direction and each of the data lines 35 and the pixel electrode 11 is interposed between the scanning lines 31 and the conductive state and the non-conductive state therebetween are supplied via the scanning lines 31. A plurality of TFTs 30 are formed as an example of a switching element that controls each according to a scanning signal. On the TFT array substrate 1, a capacitance line 31 ′, which is a wiring for a storage capacitor 70 added to the pixel electrode 11, is formed substantially parallel to the scanning line 31. However, the storage line may be formed not only in parallel with the scanning line 31 but also below the previous scanning line. Note that, in the present embodiment, the capacitance line 31 ′ is connected to the negative power supply VSSY via the constant potential line 80. As described above, if the constant potential line 80 such as the power supply of the peripheral circuit on the TFT array substrate 1 is used, the leading wiring for supplying a constant potential to the capacitance line 31 ′ and the external circuit connection terminal connected to the wiring are provided. , The number of external circuit connection terminals can be reduced, and the size of the liquid crystal device 200 can be reduced.
[0024]
The TFT array substrate 1 further includes a precharge circuit 201 for supplying a precharge signal of a predetermined voltage level to each of the plurality of data lines 35 in advance of the image signal, and a circuit for sampling the image signal to the plurality of data lines 35. A sampling circuit 301, a data line driving circuit 101, and a scanning line driving circuit 104 to be supplied are formed.
[0025]
The scanning line driving circuit 104 includes power supplies VDDY and VSSY, a reference clock signal CLY, and an inverted signal CLY supplied from an external control circuit (not shown) via the external circuit connection terminal 102 shown in FIG. INV , And a circuit for applying a scanning signal to the scanning line 31 in a pulsed line-sequential manner at a predetermined timing based on a start signal DY and the like.
[0026]
The data line driving circuit 101 includes power supplies VDDX and VSSX, a reference clock signal CLX, and an inverted signal CLX supplied from an external control circuit (not shown) via the external circuit connection terminal 102 shown in FIG. INV , A scanning line driving circuit 104 supplies a sampling circuit driving signal in accordance with a timing at which the scanning line driving circuit 104 applies a scanning signal based on a start signal DX and the like. The sampling circuit drive signal is supplied to the sampling circuit 301 via the sampling circuit drive signal line 306, and the sampling circuit 301 samples and writes any one of the image signals VID1 to VID6 for each data line 35.
[0027]
The precharge circuit 201 includes a TFT 202 as a switching element for each data line 35, a precharge signal line 204 is connected to a source electrode of the TFT 202, and a precharge signal is connected to a gate electrode of the TFT 202. The charge circuit drive signal line 206 is connected. In particular, in this embodiment, the precharge signal line 204 and the precharge circuit drive signal line 206 are connected to the contacts 103a and 103d and the contacts 103b, respectively, as shown in FIG. , 103c, and are routed so as to surround the data line driving circuit 101 and the image display area. Then, from the external control circuit, the same precharge signal NRS is supplied to both the contact points 103a and 103d via the external circuit connection terminal 102, and the same precharge circuit drive signal is supplied to the contact points 103b and 103c. It is configured to supply NRG. With such a configuration, the precharge signal and the precharge circuit drive signal are supplied to the TFT 202 of the precharge circuit 201 from the left and right sides of the image display area in FIG. 1, and all the TFTs 202 are simultaneously turned on. Even if a large wiring capacitance of the data line 35 is added to the precharge signal line 204 and the precharge circuit drive signal line 206, the problem of signal delay can be eliminated regardless of the arrangement position of the data line. Note that if at least one of the precharge signal line 204 and the precharge circuit drive signal line 206 is configured such that the same signal is supplied from the first stage and the last stage of the precharge circuit 201, a screen It is needless to say that the contrast unevenness generated on the left and right sides of the image is effective. Details will be described later.
[0028]
On the other hand, the sampling circuit 301 includes a TFT 302 for each data line 35, and an image signal line 304 is connected to a source electrode of each TFT 302. A sampling circuit drive signal line 306 is connected to a gate electrode of each TFT 302. Accordingly, the TFT 302 to which the sampling circuit drive signal is input from the data line drive circuit 101 via the sampling circuit drive signal line 306 becomes conductive, and the image signals VID1 to VID6 supplied from the external control circuit via the image signal line 304. Is written to each data line 35.
[0029]
In the present embodiment, the image signal is supplied to each data line 35. However, the present invention is not limited to these. For example, as another driving method, for example, the gate electrodes of six adjacent TFTs 302 may be used. , A sampling circuit drive signal may be simultaneously applied to sequentially select a plurality of data lines 35 for each group. In this case, the same display can be performed by adjusting the phase timings of the six image signals VID1 to VID6 that have been serial-parallel-converted into six phases by the external control circuit and supplying the same to the data line 35 via the TFT 302. be able to. Further, the number of serial-parallel conversions of an image signal is not limited to six. For example, the number of serial-parallel conversions may be 6 or less if the sampling capability of the TFT 302 constituting the sampling circuit 301 is high, and the number of serial-parallel conversions may be 6 or more if the sampling capability is low. The smaller the number of serial-parallel conversions of the image signal, the lower the cost of the external control circuit. It goes without saying that image input signal lines are required at least for the number of serial-parallel conversions of image signals. Further, if the number of serial-parallel conversions of the image signal is set to a multiple of 3, such as 3, 6, 12, 18, 24,..., The image input signal line can be formed in a multiple of 3, which is advantageous for video display. It is. This is because the color image signal is a multiple of 3 because of the fact that the color image signal is composed of signals related to three colors (red, green, and blue) when controlling video display such as NTSC display and PAL display. This is because it is preferable for simplifying the circuit.
[0030]
The precharge circuit 201 and the sampling circuit 301 as described above are positioned opposite to the light-shielding frame 53 formed on the counter substrate 2 as shown by the hatched area in FIG. 1 and as shown in FIGS. Are provided on the TFT array substrate 1, and the data line driving circuit 101 and the scanning line driving circuit 104 are provided on a peripheral area of the TFT array substrate 1 not facing the liquid crystal layer 50.
[0031]
The precharge circuit 201, the sampling circuit 301, the data line driving circuit 101, and the scanning line driving circuit 104 are mainly composed of TFTs, and for example, an a-Si (amorphous silicon) film or a p-Si (polysilicon) of each TFT. When light enters a channel forming region formed of a film, a photoelectric current is generated in this region due to a photoelectric conversion effect, and the transistor characteristics of the TFT deteriorate. For this reason, in the present embodiment, the peripheral portion of the TFT array substrate 1 on which the data line driving circuit 101 and the scanning line driving circuit 104 are formed is housed in a light-shielding case made of plastic or the like, and the precharge circuit is formed. The reference numeral 201 and the sampling circuit 301 are formed on the TFT array substrate 1 under the light-shielding frame 53. Therefore, for example, this is a circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacture or at the time of shipment. Similarly, the inspection circuit mainly composed of TFTs is similarly used for the peripheral portion of the TFT array substrate 1 and the light-shielding frame 53. It is also possible to provide in an empty space below. In addition, from the viewpoints of improving image quality, reducing power consumption, and reducing costs in the liquid crystal device, various peripheral circuits using TFTs are similarly replaced with the peripheral portion of the TFT array substrate 1 and the empty space under the frame 53. It can be provided in a space.
[0032]
2 and 3, on the TFT array substrate 1, an image display area defined by a plurality of pixel electrodes 11 (that is, an area of the liquid crystal device where an image is actually displayed by a change in the alignment state of the liquid crystal layer 50). A seal member 52 made of a photocurable resin is provided along the image display area as an example of a seal member that surrounds the liquid crystal layer 50 by bonding the two substrates together around ()). Further, a light-shielding frame 53 is provided between the image display area on the counter substrate 2 and the sealing material 52.
[0033]
When the TFT array substrate 1 is later placed in a light-shielding case provided with an opening corresponding to the image display area, the picture frame 53 is positioned at the edge of the opening of the case due to a manufacturing error or the like. It is formed of a band-shaped light-shielding material having a width of at least 500 μm around the image display area so as not to be hidden, that is, to allow a deviation of about several hundred μm from the case of the TFT array substrate 1, for example. It is a thing. The light-shielding frame 53 is formed on the opposing substrate 2 by, for example, sputtering, photolithography, and etching using a metal material such as Cr (chromium) or Ni (nickel). Alternatively, it is formed from a material such as resin black in which carbon or Ti (titanium) is dispersed in a photoresist.
[0034]
A data line driving circuit 101 and an external circuit connection terminal 102 are provided along a lower side of the image display area in a region outside the sealing material 52, and a scanning line driving circuit is provided along two right and left sides of the image display area. 104 are provided on both sides of the image display area. If the delay of the scanning signal supplied to the scanning line 31 does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the sides of the image display area. For example, the odd-numbered data lines supply an image signal from a data line driving circuit disposed along one side of the image display area, and the even-numbered data lines extend along the opposite side of the image display area. The image signal may be supplied from the provided data line driving circuit. If the data lines 35 are driven in a comb-tooth shape as described above, the area occupied by the data line driving circuit can be expanded, so that a complicated circuit can be formed. It goes without saying that the above-described method of driving in a comb shape can be applied to the scanning line driving circuit 104.
[0035]
Further, on the upper side of the image display area, a plurality of wirings 105 for supplying a signal between the scanning line driving circuits 104 provided on both sides are provided. A conductive material 106 for providing electrical continuity between the TFT array substrate 1 and the opposing substrate 2 is provided at at least one corner of the opposing substrate 2, and the common electrode potential LCCOM is supplied to the opposing electrode 21. Have been. The opposite substrate 2 having substantially the same contour as the sealing material 52 is fixed to the TFT array substrate 1 by the sealing material 52.
[0036]
The precharge circuit 201 and the sampling circuit 301 are basically AC driven circuits. Therefore, even if the precharge circuit 201 and the sampling circuit 301 are provided in the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between the substrates, the liquid crystal layer 50 is not There is no problem of deterioration. On the other hand, the data line driving circuit 101 and the scanning line driving circuit 104 are provided in a peripheral portion of the TFT array substrate 1 which does not face the liquid crystal layer 50. Therefore, it is possible to prevent the DC voltage components from the data line driving circuit 101 and the scanning line driving circuit 104, which are DC-driven in particular, from leaking and being applied to the liquid crystal layer 50. However, if the data line driving circuit 101 and the scanning line driving circuit 104 are protected by the passivation film, the data line driving circuit 101 and the scanning line driving circuit 104 may be formed facing the liquid crystal layer 50.
[0037]
By providing the precharge circuit 201 and the sampling circuit 301 under the frame 53, the scanning line driving circuit 104 and the data line driving circuit 101 can be formed with a margin around the TFT array substrate 1. It becomes easy to design these peripheral circuits so as to meet specific specifications. Further, by providing the precharge circuit 201 and the sampling circuit 301 below the frame 53, which is a dead space in the related art, the effective display area of the liquid crystal device 200 is not reduced. Therefore, it is not necessary to shield the light incident through the image display area from the TFTs 202 and 302 included in the precharge circuit 201 and the sampling circuit 301. In addition, since the precharge circuit 201 and the sampling circuit 301 are not formed in the portion of the TFT array substrate 1 facing the sealing material 52, the TFTs 202 and 302 constituting these circuits are replaced by a gap material mixed in the sealing material 52. There is no danger of destruction. Further, since it is not necessary to provide a separate light-shielding film for the TFTs 202 and 302 constituting these circuits, it is possible to prevent such a light-shielding film from interfering with the photocuring of the sealant 52 beforehand. That is, since it is not necessary to provide a light-shielding film at a position of both substrates facing the sealing material 52, light can be sufficiently irradiated from both substrates in the step of photo-curing the sealing material 52, and good photo-curing can be performed. . For this reason, it is advantageous that a thermosetting resin in which the deformation of the substrate is concerned is not used as the sealing material 52.
[0038]
Next, a specific circuit configuration of the TFTs 202 and 302 forming the precharge circuit 201 and the sampling circuit 301 will be described with reference to FIGS. 4 and 5, respectively. FIG. 4 is a circuit diagram showing various TFTs forming the TFT 202 of the precharge circuit 201, and FIG. 5 is a circuit diagram showing various TFTs forming the TFT 302 of the sampling circuit 301.
[0039]
As shown in FIG. 4A, the TFT 202 (see FIG. 1) of the precharge circuit 201 may be constituted by an N-channel TFT 202a, or constituted by a P-channel TFT 202b as shown in FIG. Alternatively, as shown in FIG. 4 (3), it may be composed of a complementary TFT 202c composed of an N-channel TFT and a P-channel TFT. 4 (1) to 4 (3), the precharge circuit drive signals 206a and 206b input via the precharge circuit drive signal line 206 shown in FIG. And a precharge signal NRS also input via the precharge signal line 204 shown in FIG. 1 is input to each of the TFTs 202a to 202c as a source voltage.
[0040]
The precharge circuit drive signal 206a applied as a gate voltage to the N-channel TFT 202a and the precharge circuit drive signal 206b applied as a gate voltage to the P-channel TFT 202b are mutually inverted signals. Therefore, when the precharge circuit 201 is configured by the complementary TFT 202c, at least two or more precharge circuit drive signal lines 206 are required. Alternatively, for example, the signal of the signal 206a may be inverted by an inverter circuit just before the TFT 202c to shape the waveform of the inverted signal 206b. With such a configuration, only one wiring is required from the external circuit connection terminal 102 in FIG. 2, and there is no increase in the external circuit connection terminal 102 or a decrease in the pattern occupation area due to the wiring formation.
[0041]
As shown in FIG. 5A, the TFT 302 of the sampling circuit 301 (see FIG. 1) may be composed of an N-channel TFT 302a, or may be composed of a P-channel TFT 302b as shown in FIG. Alternatively, as shown in FIG. 5 (3), it may be composed of a complementary TFT 302c. 5A to 5C, an image signal VID (for example, VID1 to VID6) input via the image signal line 304 shown in FIG. 1 is input to each of the TFTs 302a to 302c as a source voltage. The sampling circuit drive signals 306a and 306b input from the data line drive circuit 101 shown in FIG. 1 via the sampling circuit drive signal line 306 are input to the TFTs 302a to 302c as gate voltages.
[0042]
In the sampling circuit 301, as in the case of the precharge circuit 201, the sampling circuit drive signal 306a applied to the N-channel TFT 302a as a gate voltage and the sampling circuit drive signal 306a applied to the P-channel TFT 302b as a gate voltage. The circuit drive signal 306b is a mutually inverted signal. Therefore, when the sampling circuit 301 is constituted by the complementary TFT 302c, at least two or more sampling circuit drive signal lines 306 for the sampling circuit drive signals 306a and 306b are required.
[0043]
Next, the precharge operation of the precharge circuit 201 including the TFTs described above will be described in detail with reference to the timing chart of FIG. 6, X1, X2,... Indicate sampling circuit drive signals output from the data line drive circuit 101 and supplied to the TFT 302 of the sampling circuit 301 via the sampling circuit drive signal line 306.
[0044]
The data line driving circuit 101 described above is provided with a shift register 401 as shown in FIG. 7, and the shift register 401 includes clocked inverters 130, 132 and an inverter 131 at each stage. As shown in FIG. 6, a clock signal CLX or an inverted signal CLX defining a selection time t1 per pixel is provided to the shift register 401 having such a configuration. INV Is supplied through the above-described external circuit connection terminal 102, the clock signal CLX or the inverted signal CLX INV Is input to the clocked inverters 130 and 132 as a reference for horizontal scanning. Similarly, when the start signal DX is supplied via the external circuit connection terminal 102, the start signal DX is input to the clocked inverter 130 at the first stage of the shift register 401. When the shift register 401 starts operating in response to each of the above signals, the sampling circuit drive signals X1, X2,... Are sequentially supplied from each stage of the shift register 401 during one horizontal effective display period. Here, in the circuit configuration of the present embodiment shown in FIG. 1, since the TFT 302 of the sampling circuit 301 corresponding to the data line 35 is sequentially driven for each data line 35, the period of the half cycle of the clock signal CLX is reduced. This is the same as the selection time t1. Further, for example, if the sampling circuits 301 connected to the six adjacent data lines are simultaneously driven, the half cycle period of the clock signal CLX becomes six times the selection time t1. With such a configuration, the driving frequency of the shift register 401 can be reduced, and not only low power consumption can be realized, but also the effect of extending the life of the TFTs forming the shift register can be obtained. In each horizontal retrace period, the precharge circuit drive signal NRG is supplied to each data line at a timing preceding the input of the start signal DX. In particular, in this embodiment, the precharge circuit drive signal NRG is supplied to the precharge circuit drive signal line 206 through both the external circuit connection terminal 102 and the contacts 103b and 103c, and the precharge circuit 201 is supplied from both sides of the precharge circuit 201. The drive signal NRG is supplied. More specifically, the clock signal CLY, which is used as a reference for vertical scanning, becomes high level, and the polarity of the image signal VID is inverted with reference to the voltage center value of the signal (VID center). After a lapse of a time t3, which is a margin before the operation, the precharge circuit drive signal NRG is set to the high level. On the other hand, the precharge signal NRS is set to a predetermined level having the same polarity as the image signal VID during the horizontal retrace period, corresponding to the inversion of the image signal VID. Therefore, the data line 35 is precharged during the period t2 when the precharge circuit drive signal NRG is at the high level. The precharge circuit is set to a time t4 before the end of the horizontal blanking period and the start of the effective display period, that is, a time t4 from the end of the precharge to the writing of the image signal VID. The drive signal NRG is at a low level. As described above, the precharge circuit 201 collectively supplies the precharge signal NRS to each data line 35 before the image signal VID (for example, VID1 to VID6) in each horizontal flyback period. In particular, in this embodiment, the precharge signal NRS is supplied to the precharge signal line 204 through both the external circuit connection terminal 102 and the contacts 103a and 103d, and the precharge signal NRS is supplied from both sides of the precharge circuit 201. Is done.
[0045]
Further, even if all the TFTs 202 of the precharge circuit 201 are turned on at once in the period t2 shown in FIG. If there is, the same signal is supplied from the side where the signal delay has occurred, and as a result, the signal delay is suppressed. Therefore, the precharge signal NRS is written to all the data lines 35 as signals having substantially the same potential. This makes it possible to remarkably reduce the amount of charge required when writing an image signal to the data line 35, and to eliminate uneven contrast between the left and right data lines 35.
[0046]
This is the biggest difference between the conventional liquid crystal device and the liquid crystal device 200 according to the present invention. FIG. 20 shows a configuration of a conventional liquid crystal device 200 ′ for reference. As shown in FIG. 20, conventionally, the precharge signal line 204 'is connected to only one contact 103e, and the terminal is connected to the rightmost TFT 202 in the precharge circuit 201. Similarly, the precharge circuit drive signal line 206 ′ is connected to only one contact 103 f, and the terminal is connected to the leftmost TFT 202 in the precharge circuit 201. In such a configuration, first, due to the wiring capacitance of the precharge circuit drive signal line 206 'itself, the delay of the precharge circuit drive signal increases toward the left side, and the timing at which the TFT 202 becomes conductive is delayed toward the left side. Become. Therefore, strictly speaking, the conduction period of each TFT 202 is different, and the writing time of the precharge signal to each data line 35 is different, so that a difference occurs in the potential of each data line 35 after precharge.
[0047]
Also, in the related art, since all the TFTs 202 of the precharge circuit 201 are conductive during the horizontal retrace period, the wiring capacitance of all the data lines 35 is added to the precharge signal line 204 ′. 20, the precharge signal supplied to the data line 35 is delayed as going to the right side. Therefore, in the configuration shown in FIG. 20, the write charge amount due to the precharge is smaller in the right data line 35, and after the image signal is written, it is visually recognized as uneven contrast. However, in the case of a single liquid crystal device, this unevenness of contrast is practically negligible. However, for example, when a liquid crystal projector is configured by using three liquid crystal devices, the color unevenness becomes practically acceptable. There was a problem that was recognized.
[0048]
FIG. 8 shows a schematic configuration of a three-panel liquid crystal projector. This liquid crystal projector uses a black-and-white display liquid crystal device without a color filter as a light valve, and uses three light valves 500R, 500G, and 500B for each of R, G, and B, and each light valve has a structure shown in FIG. Thus, light of three colors of R, G, and B is irradiated. The three-color lights separately modulated by the three light valves 500R, 500G, and 500B are combined as one projection light by a dichroic mirror or a dichroic prism 502, and then projected on a screen.
[0049]
As described above, when the light is synthesized using the dichroic prism 502 or the like, the G light is not reflected by the dichroic prism 502 as compared with the modulated R light and B light. Become. This phenomenon is of course the same even if the optical system is configured so that the R light and the B light are not reflected by the dichroic prism 502 instead of the G light. Further, when three-color light is synthesized using a dichroic mirror or the like, Happens as well. Therefore, in such a case, it is necessary to invert the image signal written to the data line in some form with respect to the G light valve 500G.
[0050]
FIG. 9 shows an example of a method of horizontally inverting the image signal for the G light. Note that the display of the liquid crystal device in FIG. 9 is all the display viewed from the TFT array substrate 1 side. The precharge circuit drive signal NRG, precharge signal NRS, and image signal indicate that signals are supplied in the direction of the arrow, and the image signal is written in the direction of the arrow in the data line drive circuit scanning direction. FIG. 9A shows that the scanning direction of the data line driving circuit 101 of the liquid crystal device is R-shifted (shifted from right to left in the figure) only for the liquid crystal device constituting the light valve 500G irradiated with G light. This is an example in which the other light valves 500R and 500B are configured to shift L (shift from left to right in the drawing). In FIG. 9B, the scanning directions of the data line driving circuits 101 of the liquid crystal devices constituting the light valves 500R, 500G, and 500B are all the same, but only for the light valve 500G irradiated with the G light. In this example, the image signal is inverted by an external memory. Whichever method is used, three colors can be combined with the configuration shown in FIG.
[0051]
However, when such a liquid crystal projector is configured by using a conventional liquid crystal device as shown in FIG. 20, the region where the contrast is reduced is on the same side for the R light and the B light, but is not for the G light. Is on the opposite side of the above, so that color unevenness occurs in the image due to the combined light. That is, in the light valves 500R and 500B, the right side of the image display area is displayed thinner than the left side in FIGS. 9A and 9B, so that the band-shaped portion is smaller than the color of the character “F”. Is recognized as lighter. However, since the directions in which unevenness occurs in the two light valves are the same, color unevenness is not recognized only by light projected through the two light valves. However, as described above, only the light valve 500G to which the G light is applied is displayed with the image signal inverted, so that the band portion is displayed darker than the color of the character “F”. . That is, the direction of the uneven contrast is opposite to the direction of the light projected through the two light valves. As a result, when the projection lights from the three light valves are combined, a desired color balance cannot be obtained, and the light is recognized as uneven color.
[0052]
On the other hand, when the liquid crystal projector shown in FIG. 8 is configured using the above-described liquid crystal device 200 of the present embodiment, such color unevenness does not occur, and a good color image can be displayed.
[0053]
That is, in the liquid crystal device 200 of the present embodiment, as described above, the precharge circuit drive signal line 206 and the precharge signal line 204 are both connected to the two contacts 103b, 103c, 103a, 103d having different ends. And are connected to the left and right sides of the precharge circuit 201. The precharge circuit drive signal NRG and the precharge signal NRS are supplied from both sides of the precharge circuit 201. When the wiring capacitance exists in the precharge circuit drive signal line 206 itself, the precharge circuit drive signal NRG supplied from the right side of the precharge circuit 201 is delayed toward the left side. In the liquid crystal device 200, the same precharge circuit drive signal NRG is also supplied from the left side of the precharge circuit 201, so that the delay of the precharge circuit drive signal NRG in the precharge circuit 201 can be suppressed. As a result, the conduction period of each TFT 202 of the precharge circuit 201 becomes equal, and the writing period of the precharge signal NRS to each data line 35 can be made equal.
[0054]
In addition, the precharge signal NRS supplied from the right side of the precharge circuit 201 also has a delay toward the left side due to the wiring capacitance of the data line 35. Since the precharge signal NRS is also supplied from the right side, the delay of the precharge signal NRS in the precharge circuit 201 can be suppressed.
[0055]
As described above, the signal delay of the precharge circuit drive signal NRG and the precharge signal NRS can be suppressed, but can be suppressed to about 1/4 compared to the related art.
[0056]
Accordingly, the potentials of the data lines 35 after the precharge become substantially equal to each other, and the contrast difference can be reduced when the sampling circuit 301 writes an image signal of the same potential. That is, even if the liquid crystal device 200 of the present embodiment is applied to the light valve of the three-panel liquid crystal projector shown in FIG. 8, the unevenness of the contrast can be prevented in any of the light valves 500R, 500G, and 500B. Even when only three display images are inverted and three colors are combined, color unevenness can be suppressed, and an extremely good color image can be displayed. Further, even if the write time of the precharge signal NRS and the precharge circuit drive signal NRG is slightly delayed, the precharge signal NRS and the precharge circuit drive signal NRG are supplied from both the right and left sides of the precharge circuit 201. Therefore, it is near the center of the image display area that the contrast is reduced due to the signal delay. Therefore, when the present embodiment is used for the three light valves of the liquid crystal projector, even if the light valve of G light is inverted left and right with respect to the light valves of R light and B light, a region that causes a decrease in contrast is almost at the center. Since the areas are the same, it is possible to prevent color unevenness due to left-right inversion as described above. The precharge circuit drive signal line 206 and the precharge signal line 204 are both connected to two contacts 103b, 103c, 103a, and 103d having different ends, respectively, and are connected to the left and right sides of the precharge circuit 201. Therefore, even if the signal wiring connected to one of the two contacts breaks, the signal can be supplied from the signal wiring connected to the other contact. Can be.
[0057]
As described above, the liquid crystal device of the present invention is particularly effective for a liquid crystal projector using a plurality of liquid crystal devices as shown in FIG.
[0058]
Further, when the high-speed display mode is adopted, such as the XGA mode or the SXGA mode, the number of the data lines 35 is about twice as large as that in the conventional VGA mode. The wiring capacitance of the data line 35 added to the data line is also increased by about twice. However, in the present embodiment, the precharge circuit drive signal NRG and the precharge signal NRS are supplied from both sides of the precharge circuit 201 as described above, so that all the TFTs of the precharge circuit are turned on at once. However, it is possible to reliably prevent the delay of the precharge signal NRS, and to perform high-definition and good image display.
(Configuration of liquid crystal device)
Next, a specific configuration of a pixel portion and a peripheral circuit forming an image display area on the TFT array substrate 1 included in the liquid crystal device 200 will be described with reference to FIGS. Here, FIG. 10A is a plan view of a pattern of various electrodes and the like formed on the TFT array substrate, and FIG. 10B is a cross-sectional view along AA ′ shown in FIG. Indicates a pixel switching TFT. FIG. 21A is a plan view of a pattern of a single-channel TFT such as a P-channel TFT or an N-channel TFT, and FIG. 21B is taken along the line BB ′ shown in FIG. It is sectional drawing. In FIG. 10A and FIG. 21A, the scale of each layer and each member is made different so that each layer and each member have a size that can be recognized in the drawing.
[0059]
Here, as shown in the plan view of FIG. 10A, the pixel electrodes 11 are arranged in a matrix on the TFT array substrate 1, and a TFT 30 is provided adjacent to each pixel electrode 11. A data line 35 and a scanning line 31 are provided along the vertical and horizontal boundaries of the electrode 11, respectively. In this embodiment, only one pixel switching TFT 32 for controlling the pixel electrode 11 is provided for each pixel electrode 11, but between the source and drain of the TFT 30, that is, from the contact hole 37 to the contact hole 38. Between them, two gate electrodes formed of a part of the scanning line 31 may be arranged in series to form a dual gate structure, or three or more gate electrodes may be arranged in series. As described above, by providing the gates in the TFT 30 in multiple stages, there is an advantage that the resistance component increases and the leak current when the TFT 30 is off can be reduced. FIG. 10 (b) is for simplifying the matrix arrangement of the pixel electrodes 11 and the like for the sake of explanation. Actual electrodes have contact holes between and above the interlayer insulating film. 10B, and has a three-dimensionally more complicated configuration as can be seen from FIG. 10B.
[0060]
In FIG. 10B, in the liquid crystal device, a TFT array substrate 1 and a first interlayer insulating film 41, a semiconductor layer 32, a gate insulating film 33, and a scanning line 31 laminated on the TFT array substrate 1 are provided in a portion of a TFT 30 provided in each pixel. , A second interlayer insulating film 42, data lines 35, and pixel electrodes 11.
[0061]
The TFT array substrate 1 serving as a base of the TFT 30 is a substrate of glass, quartz, silicon, or the like. On the TFT array substrate 1, a semiconductor layer 32 in which a channel is formed by an electric field from a scanning line 31 is provided.
[0062]
The semiconductor layer 32 is formed, for example, by forming an a-Si (amorphous silicon) film on the TFT array substrate 1 and then performing an annealing process to grow the semiconductor layer to a thickness of about 50 to 200 nm in a solid phase. After that, a gate insulating film 33 is formed by thermal oxidation or the like, and a gate electrode including a part of the scanning line 31 is formed on the gate insulating film 33. In the case of forming an N-channel type TFT, a dopant of a V group element such as Sb (antimony), As (arsenic), or P (phosphorus) is selectively used in a portion serving as a source / drain region of the semiconductor layer 32. Doping is performed by ion implantation or the like to form a source region and a drain region. In the case of forming a P-channel type TFT, a portion of the semiconductor layer 32 to be a source / drain region is selectively formed of III (Al), B (boron), Ga (gallium), In (indium), or the like. A source region and a drain region are formed by doping by ion implantation or the like using a dopant of a group element. Since these dopings are performed using the gate electrode including a part of the scanning line 31 as a mask, a region where the doping is not performed is formed as the channel region 32a. In particular, when the TFT 30 is an N-channel TFT having an LDD (Lightly Doped Drain) structure, a part of the source region and the drain region adjacent to the channel region 32a side is partially doped with a dopant of a V group element such as P to form a low concentration source. A region 32b and a low-concentration drain region 32c are formed, and similarly, a high-concentration source region 32d and a high-concentration drain region 32e are formed with a dopant of a group V element such as P. In the case of a P-channel TFT, a low-concentration source region 32b and a high-concentration source region are formed in a part of the source / drain region adjacent to the channel region 32a by using a Group III element such as B. 32d, a low concentration drain region 32c and a high concentration drain region 32e are formed. The N-channel TFT has an advantage that the operation speed is high, and is often used as the TFT 30 for pixel switching.
[0063]
In addition, when the LDD structure is used as described above, there is an advantage that the short channel effect can be reduced. The TFT 30 may have an offset structure in which impurity ions are not implanted into the low-concentration source region 32b and the low-concentration drain region 32c. A self-aligned TFT in which the source region 32d and the high-concentration drain region 32e are formed may be used.
[0064]
The gate insulating film 33 is obtained by thermally oxidizing the semiconductor layer 32 at a temperature of about 900 to 1300 ° C. to form a relatively thin thermal oxide film of about 30 to 150 nm.
[0065]
Each of the first interlayer insulating film 41 and the second interlayer insulating film 42 is made of a silicate glass film such as NSG, PSG, BSG, or BPSG having a thickness of about 500 to 1500 nm, a silicon nitride film, a silicon oxide film, or the like. Note that a flattening film may be further applied on the second interlayer insulating film 42 by spin coating or the like, or may be subjected to a CMP process. Needless to say, the surface of the second interlayer insulating film 42 may be treated to be flat. In this manner, by flattening the surface on which the pixel electrode 11 is formed, it is possible to minimize the region where disclination of liquid crystal occurs due to poor alignment during rubbing.
[0066]
In the first interlayer insulating film 41, a contact hole 37 leading to the high-concentration source region 32d is formed. In the first interlayer insulating film 41 and the second interlayer insulating film 42, a contact hole 38 leading to the high-concentration drain region 32e is formed. Each is formed. The data line 35 is electrically connected to the high-concentration source region 32d via the contact hole 37 for the high-concentration source region 32d. Further, the pixel electrode 11 is electrically connected to the high-concentration drain region 32e via the contact hole 38 for the high-concentration drain region 32e. Each contact hole can be formed with high dimensional accuracy if it is formed by dry etching such as reactive ion etching or reactive ion beam etching. Further, when dry etching is combined with wet etching, the side wall of the contact hole can be formed in a tapered shape, so that the wiring is not disconnected due to the step of the contact hole. In order to make the side wall of the contact hole portion tapered, the contact hole can be formed by receding the resist by dry etching.
[0067]
In general, when light enters the polysilicon film or the like forming the semiconductor layer 32 in which a channel is formed, a photocurrent is generated due to the photoelectric conversion effect of the polysilicon film, and the transistor characteristics of the TFT 30 are deteriorated. 6B, since the light-shielding light-shielding film 23 made of a Cr film is formed on the opposite substrate 2 at a position facing each TFT 30 as shown in FIG. 6B, the incident light is directly transmitted to the semiconductor layer 32. It is prevented from entering. In addition to or instead of this, if the data line 35 is formed of an opaque metal thin film such as Al so as to cover the gate electrode formed of a part of the scanning line 31 from above, the semiconductor may be used together with the light shielding film 23 or alone. The incidence of incident light on the layer 32 can be effectively prevented. Note that, although this causes an increase in the number of steps, at least a channel region of the semiconductor layer 32 and an insulating film such as a silicon oxide film or a silicon nitride film are formed thereunder so as to overlap the junction between the channel region and the source / drain. A return light from the back surface of the TFT array substrate may be blocked by providing a light-shielding film with a refractory metal such as W (tungsten) or Mo (molybdenum) or a metal alloy film such as a metal silicide film. With such a configuration, even if strong light enters, the light does not degrade the transistor characteristics of the TFT 30, so that the light source to which light enters can be brightened. That is, since it is not necessary to use a means for improving the light use efficiency such as a microlens, a bright liquid crystal device can be provided at low cost. The light shielding film may be connected to a power supply of a peripheral circuit or the like to supply a constant potential, thereby preventing deterioration of transistor characteristics of the pixel switching TFT.
[0068]
The scanning line 31 is formed by a photolithography process, an etching process, or the like after depositing a polysilicon film by a low-pressure CVD method or the like. Alternatively, it may be formed of a metal film such as W (tungsten) or Mo (molybdenum) or an alloy film such as a metal silicide film. With such a configuration, the resistance of the scanning line 31 can be reduced, so that deterioration of display quality due to delay of the scanning signal can be prevented. Further, the line width of the scanning line 31 itself can be reduced, and the influence on the pixel opening (light transmitting portion) can be reduced even if the liquid crystal device is downsized. Further, since the scanning line 31 can be used as a light shielding film, the light shielding film 23 on the counter substrate 2 can be omitted. This makes it possible to neglect the accuracy at the time of bonding the TFT array substrate 1 and the opposing substrate 2, so that it is possible to provide a liquid crystal device whose transmittance does not vary.
[0069]
The data line 35 is formed by performing a photolithography process, an etching process, or the like on a low-resistance metal such as Al or an alloy film such as a metal silicide deposited to a thickness of about 100 to 500 nm by sputtering or the like. When the precharge signal line 204 and the precharge circuit drive signal line 206 are formed of the same film as the data line 35, they are used as various wiring materials because they have low resistance and hardly cause signal delay.
The pixel electrode 11 is made of, for example, a transparent conductive thin film such as an ITO (Indium Tin Oxide) film, and is provided on the upper surface of the second interlayer insulating film 42 described above. The pixel electrode 11 is formed by depositing an ITO film or the like to a thickness of about 50 to 200 nm by a sputtering process or the like, and then performing a photolithography process, an etching process, and the like. When the liquid crystal device is used as a reflection type, the pixel electrode 11 may be formed from an opaque material having a high reflectance such as Al.
[0070]
On the other hand, the P-channel TFT and the N-channel TFT that control peripheral circuits such as the data line driving circuit 101, the scanning line driving circuit 104, the precharge circuit 201, and the sampling circuit 301 are basically the same as those shown in FIG. The cross-sectional view along the line BB 'has the structure shown in FIG. 21B. The difference between the TFT 60 and the pixel switching TFT 30 shown in FIG. 10A is that ITO is used for the pixel electrode 11 as the drain electrode of the TFT 30 and aluminum is used for the drain electrode of the TFT 60. It can be formed only in the same thin film forming process as when the TFT 30 is formed in the pixel region.
[0071]
Specifically, first, a semiconductor layer 62 is formed on the TFT array substrate 1. The semiconductor layer 62 includes a channel region 62a, a low-concentration source region 62b, a high-concentration source region 62d, a low-concentration drain region 62c, and a high-concentration drain region 62c. A concentration drain region 62e is formed. Further, a gate insulating film 63 is formed on the semiconductor layer 62, and a gate electrode 61 is formed on the gate insulating film 63. Then, the source electrode 64 and the drain electrode 65 are electrically connected to the high-concentration source region 62d and the high-concentration drain region 62e, respectively, via the contact holes 66 formed in the first interlayer insulating film 41. Further, a second interlayer insulating film 42 is formed so as to cover the source electrode 64 and the drain electrode 65.
[0072]
The semiconductor layer 62 is in the semiconductor layer 32 of the TFT 30 in the above-described pixel region, the channel region 62a is in the channel region 32a of the TFT 30, the low concentration source region 62b is in the low concentration source region 32b of the TFT 30, and the high concentration source region 62d is The high-concentration source region 32d of the TFT 30, the low-concentration drain region 62c corresponds to the low-concentration drain region 32c of the TFT 30, and the high-concentration drain region 62e corresponds to the high-concentration drain region 32e of the TFT 30, and are formed by the same process. You. When the pixel switching TFT 30 is formed of an N-channel TFT, a step of doping by ion implantation using a group III element dopant to form a P-channel TFT of the TFT 60 constituting the peripheral circuit is performed. Can be added to form a complementary TFT.
[0073]
In the present embodiment, the TFT 60 constituting the peripheral circuit is also formed in the LDD structure, but may be the above-described TFT having the offset structure or a self-aligned TFT. If the TFT 60 is formed of a self-aligned TFT, a high mobility can be obtained, so that a high-speed driving circuit can be realized.
[0074]
Further, the gate insulating film 63 corresponds to the gate insulating film 33 of the TFT 30, and the gate electrode 61 corresponds to the gate electrode 31 of the TFT 30, and is formed by the same process. In addition, the source electrode 66 and the drain electrode 65 correspond to a source electrode formed by a part of the data line 35 of the TFT 30, and are formed by the same process.
[0075]
In this embodiment, in particular, since the TFT 30 is a p-Si (polysilicon) type TFT, the sampling circuit 201, the precharge circuit 301, the data line driving circuit 101, the scanning line The TFTs 202 and 302 constituting the driving circuit 104 and the like can be formed, which is advantageous in manufacturing. For example, the data line driving circuit 101 and the scanning line driving circuit 104 are similar to the precharge circuit 201 and the sampling circuit 301 shown in FIGS. A plurality of TFTs having a complementary structure composed of a type TFT are formed in a peripheral portion on the TFT array substrate 1.
[0076]
The image signal line 304, the precharge signal line 204, and the precharge circuit drive signal line 206 are made of a low-resistance metal film or metal alloy film of aluminum or the like as described above. This is advantageous in manufacturing.
[0077]
Although not shown in FIG. 10, for example, a TN (twisted nematic) mode, an STN (super A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a TN) mode, a D-STN (double-STN) mode, and a normally white mode / a normally black mode. You.
[0078]
Since the liquid crystal device described above is applied to a color liquid crystal projector, three liquid crystal devices are respectively used as light valves for RGB, and each light valve is separated through a dichroic mirror for RGB color separation. The lights of the respective colors are respectively incident as incident light. Therefore, in each embodiment, the counter substrate 2 is not provided with a color filter. However, in a liquid crystal device as well, an RGB color filter may be formed on the counter substrate 2 together with its protective film in a predetermined region facing the pixel electrode 11 where the light shielding film 23 is not formed. In this way, the liquid crystal device of the present embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector.
[0079]
Although the switching element of the liquid crystal device has been described as a normal stagger type or coplanar type polysilicon TFT, the present embodiment can be applied to other types of TFTs such as an inverse stagger type TFT and an amorphous silicon TFT. The form is valid.
[0080]
Further, in the liquid crystal device, as an example, the liquid crystal layer 50 is composed of a nematic liquid crystal. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, an alignment film, the above-described polarizing film, A plate or the like is not required, and advantages such as higher luminance and lower power consumption of the liquid crystal device due to an increase in light use efficiency can be obtained. Furthermore, when the pixel electrode 11 is made of a metal film having a high reflectivity such as Al, when the liquid crystal device is applied to a reflection type liquid crystal device, SH (liquid crystal molecules) are almost vertically aligned without applying a voltage. Super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal device, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50. ) Is applied to each of the common electrode 21 and the pixel electrode 11 (that is, without providing an electrode for generating a vertical electric field on the side of the counter substrate 2, and for generating a horizontal electric field on the side of the TFT array substrate 1). Provided as the common electrode 21 and the pixel electrode 11). The use of the horizontal electric field is more advantageous in widening the viewing angle than the case of using the vertical electric field. In addition, this embodiment can be applied to various liquid crystal materials, operation modes, liquid crystal alignment, a driving method, and the like.
[0081]
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. The same parts as in the first embodiment are denoted by the same reference numerals, and the description is omitted.
[0082]
This embodiment is different from the first embodiment in that the shift register of the data line driving circuit 101 is constituted by a bidirectional shift register 405 as shown in FIG.
[0083]
As shown in FIG. 11, the bidirectional shift register 405 includes four clocked inverters 130, 131, 133, and 134 at each stage, and the clocked inverters 134 and 133 receive transfer direction control signals DIR. , DIR INV Is supplied. When the transfer direction control signal DIR is at a high level, the start signal DX is sequentially transferred in the L → R direction, and the transfer direction control signal DIR INV Is high level, the start signal DX is sequentially transferred in the R → L direction.
[0084]
When the shift register of the data line driving circuit 101 is configured with such a bidirectional shift register 405, the displayed image can be inverted not only horizontally but also vertically.
[0085]
With such a configuration, it is possible to use a double-panel type liquid crystal projector as a floor-standing type, which is installed on the floor, or as a ceiling-mounted type, which is installed upside down on a ceiling. Like a liquid crystal monitor of a camera, a liquid crystal monitor that is a single-panel type liquid crystal device can be inverted and viewed, for example, with a flexible joint as a fulcrum, according to the shooting posture of the user.
[0086]
In the present embodiment, the bidirectional shift register 405 as described above is used, and the precharge circuit drive signal NRG and the precharge signal NRS are supplied from both sides of the precharge circuit 201 as in the first embodiment. Therefore, even when the display image is inverted up and down or left and right, it is possible to suppress uneven contrast. Therefore, even when the three-panel liquid crystal projector as shown in FIG. 8 is configured to be usable as a floor-standing type or a ceiling-hanging type, when the liquid crystal device of the present embodiment is applied as a light valve, color unevenness may occur. No good color image can be displayed.
[0087]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. The same parts as in the first embodiment are denoted by the same reference numerals, and the description is omitted.
[0088]
This embodiment is different from the first embodiment in that the data line driving circuit 101, the sampling circuit 301, and the precharge circuit 201 are provided on the same side of the data line 35.
[0089]
The data line drive circuit 101 according to the present embodiment includes a precharge signal drive circuit 500 and an image signal drive circuit 501, each of which includes a shift register. Then, as shown in FIG. 13, the image signal drive circuit 501 outputs sampling circuit drive signals (SH1, SH2,...) Line-sequentially to the sampling circuit 301, and the precharge signal drive circuit 500 A precharge circuit drive signal (NR1, NR2,...) Is output to the charge circuit 201 line-sequentially.
[0090]
In the present embodiment, as shown in FIG. 12, the precharge circuit drive signal NRG is supplied from both sides of the precharge signal drive circuit 500, and the precharge signal NRS is supplied from both sides of the precharge circuit 201. Therefore, there is no delay of the precharge circuit drive signal and the precharge signal, and good image display is possible.
[0091]
As shown in FIG. 13, the image signal drive circuit 501 is controlled so that the sampling circuit drive signals (SH1, SH2,...) Output from the image signal drive circuit 501 in the third embodiment do not overlap each other. The waveform is controlled by providing a NAND circuit between the output signal of the shift register and the waveform control signals ENB1 and ENB2 input from the outside. As a result, the display quality does not deteriorate due to ghosts or the like. Further, the precharge signal drive circuit 500 may have a configuration like the image signal drive circuit 501, or by increasing the pulse width of the precharge circuit drive signals (NR1, NR2,...) To provide a sufficient precharge period. May be taken.
[0092]
Further, the precharge circuit 201 is provided on the same side of the data line 35 together with the data line drive circuit 101 and the sampling circuit 301, and the sampling circuit 301 and the precharge circuit 201 are connected in parallel. Can be effectively used, and the size of the liquid crystal device can be reduced.
[0093]
Further, when the shift register is formed of a bidirectional shift register, the order of the data lines 35 to which the precharge signal is written changes depending on the transfer direction of the data line driving circuit 101. Since the signal is supplied from both sides of the precharge circuit 201, it can be written to the data line 35 under the same conditions in any transfer direction. Therefore, even when the inverted display or the like is performed, it is possible to perform a favorable display without uneven contrast.
[0094]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIG. The same parts as in the first embodiment are denoted by the same reference numerals, and the description is omitted.
[0095]
In the present embodiment, the precharge circuit drive signal line 206 and the precharge signal line 204 are routed from the left and right sides with respect to the image display area, and the image signal line 304 is routed from the left and right sides with respect to the data line drive circuit 101. This embodiment differs from the first embodiment in that, for example, image signals VID1 to VID6 are supplied from both sides of the data line driving circuit 101. The signal supply contacts are provided with contacts 103g and 103h separately, and the same image signals VID1 to VID6 are supplied to the left and right image signal lines 304. As with the precharge signal, the image signal may have a problem of signal delay. Therefore, when the image signal is supplied from both sides of the sampling circuit 301 as in the present embodiment, it is possible to reliably prevent the delay of the image signal and to prevent the uneven contrast and the uneven color.
[0096]
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIG. The same parts as in the first embodiment are denoted by the same reference numerals, and the description is omitted.
[0097]
In the present embodiment, the precharge circuit drive signal lines 206 and the precharge signal lines 204 are routed on the left and right sides with respect to the image display area, and the image signal lines 304 are moved from the left and right sides with respect to the data line drive circuit 101. This embodiment differs from the first embodiment in that it is configured to be routed.
[0098]
According to this embodiment, the precharge circuit drive signal NRG, the precharge signal NRS, and the image signals VID1 to VID6 are supplied from both sides of the precharge circuit 201 and the sampling circuit 301. By reliably preventing the unevenness, the unevenness of the contrast and the unevenness of the color can be more reliably prevented.
[0099]
For example, the case where the precharge circuit drive signal NRG, the precharge signal NRS, and the image signal VID are supplied from both sides of the precharge circuit 201 and the sampling circuit 301, respectively, are compared with the case where the scan signals are supplied from both ends of the scan line 31. In the case of the scanning line 31, since the small first switching element connected to one scanning line only needs to be charged, the problem of signal delay does not become a serious problem. Since the line itself needs to be charged, the second and third switching elements need to be larger than the first switching element in order to increase the driving capability, and accordingly, the wiring capacitance of the data line 35 and the second and third switching elements have to be increased. Since the capacitance of the switching element becomes large, the problem of signal delay is much larger than that of the scanning line 31. In order to solve such a problem, as described above, the precharge circuit drive signal NRG, the precharge signal NRS, and the image signals VID1 to VID6 are supplied from both sides of the precharge circuit 201 and the sampling circuit 301 as described above. Therefore, the problem of delay of each signal can be suppressed, and the display quality can be improved. In particular, when the precharge signal NRS is supplied to the plurality of data lines 35 at once as described in the first embodiment, or when the image signal is supplied to the plurality of data lines 35 at one time by serial-parallel conversion. In this case, a large number of data lines 35 are connected via the switching elements of the precharge circuit 201 or the sampling circuit 301, and the wiring capacitance is increased, so that signal delay is likely to occur. Such a problem can be suppressed.
[0100]
(Electronics)
Next, an embodiment of an electronic apparatus including the liquid crystal device 200 described in detail above will be described with reference to FIGS.
[0101]
First, FIG. 16 shows a schematic configuration of an electronic apparatus including the liquid crystal device 200 as described above.
[0102]
In FIG. 16, the electronic device includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the scanning line driving circuit 104 and the data line driving circuit 101, a precharge circuit below the frame as described above, The liquid crystal device 200 includes a sampling circuit, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit, and the like. An image signal of a predetermined format is generated based on a clock signal from the clock generation circuit 1008. Is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the display information and output to the drive circuit 1004 together with the clock signal CLK. The driving circuit 1004 drives the liquid crystal device 200 by the above-described driving method using the scanning line driving circuit 104 and the data line driving circuit 101. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate included in the liquid crystal device 200, and in addition, the display information processing circuit 1002 may be mounted.
[0103]
17 to 19 show specific examples of the electronic device configured as described above.
[0104]
In FIG. 17, a liquid crystal projector 1100, which is an example of an electronic apparatus, is a projection type liquid crystal projector, and includes a light source 1110, dichroic mirrors 1113, 1114, reflection mirrors 1115, 1116, 1117, an incident lens 1118, a relay lens 1119, It comprises an exit lens 1120, liquid crystal light valves 1122, 1123, 1124, a dichroic prism 1125, and a projection lens 1126. The liquid crystal light valves 1122, 1123, and 1124 are prepared by preparing three liquid crystal devices 200 described above and using them as liquid crystal light valves. The light source 1110 includes a lamp 1111 such as a metal halide and a reflector 1112 that reflects light from the lamp 1111.
[0105]
In the liquid crystal projector 1110 configured as described above, the dichroic mirror 1113 that reflects blue light and green light transmits red light of the white light flux from the light source 1110 and reflects blue light and green light. . The transmitted red light is reflected by the reflection mirror 1117 and is incident on the liquid crystal light valve 1122 for red light. On the other hand, among the color lights reflected by the dichroic mirror 1113, green light is reflected by the dichroic mirror 1114 that reflects green light, and is incident on the liquid crystal light valve 1123 for green light. The blue light also passes through the second dichroic mirror 1114. For blue light, in order to prevent light loss due to a long optical path, light guiding means 1121 composed of a relay lens system including an entrance lens 1118, a relay lens 1119, and an exit lens 1120 is provided. The light enters the liquid crystal light valve for light 1124. The three color lights modulated by the respective light valves enter the dichroic prism 1125. This prism is formed by laminating four right-angle prisms, and has a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light or a cross shape on the inner surface. The three color lights are combined by these dielectric multilayer films to form light representing a color image. The synthesized light is projected on a screen 1127 by a projection lens 1126 which is a projection optical system, and an image is enlarged and displayed.
[0106]
Each of the light valves to which the liquid crystal device of the present invention is applied has no contrast unevenness as described above, and therefore is optimal for such a liquid crystal projector and can display a good image without color unevenness.
[0107]
In FIG. 18, a laptop personal computer 1200 as another example of the electronic apparatus includes the above-described liquid crystal device 200 in a top cover case, further houses a CPU, a memory, a modem, and the like, and has a keyboard 1202. An integrated main body 1204 is provided.
[0108]
Further, as shown in FIG. 19, in the case of the liquid crystal device 200 in which the drive circuit 1004 and the display information processing circuit 1002 are not mounted, a TCP in which an IC 1324 including the drive circuit 1004 and the display information processing circuit 1002 is mounted on a polyimide tape 1322 (Tape Carrier Package) 1320 is physically and electrically connected to an external circuit connection terminal provided on the periphery of the TFT array substrate 1 via an anisotropic conductive film, thereby producing, selling, and manufacturing a liquid crystal device. It is also possible to use it.
[0109]
In addition to the electronic devices described with reference to FIGS. 17 to 19, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, a workstation, a mobile phone , A video phone, a POS terminal, a device having a touch panel, and the like are examples of the electronic apparatus shown in FIG.
[0110]
As described above, according to the present embodiment, it is possible to realize various electronic devices including the liquid crystal device 200 capable of displaying a high-quality image without relatively uneven contrast and uneven color.
[0111]
As described above, the present embodiment has been described using the liquid crystal device. However, the present invention is not limited to this, and can be applied to an electro-optical device such as an electroluminescence or a plasma display. In the present embodiment, the description has been made using the TFT array substrate. However, the present invention is not limited to this, and can be applied to a configuration in which transistors are formed on a silicon substrate.
[0112]
【The invention's effect】
As described above in detail, according to the present invention, at least one of the image signal line, the precharge signal line, and the precharge circuit drive signal line is connected to the sampling circuit or the precharge circuit from both sides in the arrangement direction of the plurality of data lines. Since the components are routed on the substrate so as to be connected to the circuit, an electro-optical device without unevenness in contrast can be provided. Further, even when a liquid crystal projector is configured using a plurality of liquid crystal devices as an example of such an electro-optical device, an electronic device capable of displaying high quality images without color unevenness can be provided.
[Brief description of the drawings]
FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in an embodiment of a liquid crystal device.
FIG. 2 is a plan view showing the overall configuration of the liquid crystal device of FIG.
FIG. 3 is a cross-sectional view illustrating an entire configuration of the liquid crystal device of FIG.
FIG. 4 is a circuit diagram of a TFT constituting a precharge circuit provided in the liquid crystal device.
FIG. 5 is a circuit diagram of a TFT constituting a sampling circuit provided in the liquid crystal device.
FIG. 6 is a timing chart of a precharge circuit drive signal and a sampling circuit drive signal provided in the liquid crystal device.
FIG. 7 is a circuit diagram illustrating a configuration of a shift register included in a liquid crystal device.
FIG. 8 is a block diagram illustrating a schematic configuration of a three-panel liquid crystal projector using a liquid crystal device.
FIG. 9 is a diagram showing a display state of each color light valve in a three-panel type liquid crystal projector. 2) is an example in which an image signal supplied to a liquid crystal device for green light is inverted on a memory.
10A and 10B are diagrams showing adjacent pixel groups forming an image display area provided on a TFT array substrate, wherein FIG. 10A is a plan view of a pattern, and FIG. 10B is an AA ′ line of FIG. It is sectional drawing along the line.
FIG. 11 is a circuit diagram showing a configuration of a shift register provided in a liquid crystal device according to a second embodiment.
FIG. 12 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in a liquid crystal device according to a third embodiment.
FIG. 13 is a timing chart of a precharge circuit drive signal and a sampling circuit drive signal provided in the liquid crystal device according to the third embodiment.
FIG. 14 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in a liquid crystal device according to a fourth embodiment.
FIG. 15 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in a liquid crystal device according to a fifth embodiment.
FIG. 16 is a block diagram illustrating a schematic configuration of an electronic device according to an embodiment of the present invention.
FIG. 17 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 18 is a front view illustrating a personal computer as another example of the electronic apparatus.
FIG. 19 is a perspective view illustrating a liquid crystal device using TCP as an example of an electronic apparatus.
FIG. 20 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in a conventional liquid crystal device.
FIGS. 21A and 21B are diagrams showing TFTs constituting a peripheral circuit provided on a TFT array substrate, wherein FIG. 21A is a plan view of a pattern, and FIG. It is sectional drawing.
[Explanation of symbols]
1: TFT array substrate
2: Counter substrate
10. Liquid crystal device
11: Pixel electrode
23 ... Light shielding film
30 ... TFT
31 ... Scanning line
32 ... Semiconductor layer
33 ... Gate insulating film
35 ... data line
37, 38… Contact hole
41: first interlayer insulating film
42 ... second interlayer insulating film
50 ... Liquid crystal layer
52 ... Seal material
53… Frame
70 ... Storage capacity
101: Data line drive circuit
102: External circuit connection terminal
104 ... scanning line drive circuit
200 ... Liquid crystal device
201: Precharge circuit
202 ... TFT
204: precharge signal line
206 ... Precharge circuit drive signal line
301 ... Sampling circuit
302 ... TFT
304: image signal line

Claims (5)

基板上に画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた第１スイッチング手段と、前記第１スイッチング手段に対応して設けられた画素電極とを備えた電気光学装置であって、
画像信号線に供給された前記画像信号をサンプリングして前記データ線に供給するための第２スイッチング手段を有するサンプリング回路とを具備し、
前記画像信号線は、前記複数のデータ線の配列方向の両側から前記サンプリング回路に接続されるように前記基板に引き回されていることを特徴とする電気光学装置。A plurality of data lines to which an image signal is supplied on a substrate, a plurality of scanning lines to which a scanning signal is supplied, first switching means provided corresponding to each of the data lines and each of the scanning lines, An electro-optical device comprising: a pixel electrode provided corresponding to the first switching means;
A sampling circuit having second switching means for sampling the image signal supplied to the image signal line and supplying the image signal to the data line,
The electro-optical device according to claim 1, wherein the image signal lines are routed to the substrate from both sides in the arrangement direction of the plurality of data lines so as to be connected to the sampling circuit. 前記画像信号線は、異なる信号供給接点に夫々接続されていることを特徴とする請求項１に記載の電気光学装置。The electro-optical device according to claim 1, wherein the image signal lines are respectively connected to different signal supply contacts. 前記画像増信号線は、前記複数のデータ線の配列方向の一方側に引き回される画像信号線に前記信号供給接点の一方に接続され、前記複数のデータ線の配列方向の他方側に引き回される画像信号線に前記信号供給接点の他方に接続されることを特徴とする請求項２に記載の電気光学装置。The image enhancement signal line is connected to one of the signal supply contacts to an image signal line routed to one side in the arrangement direction of the plurality of data lines, and is connected to the other side in the arrangement direction of the plurality of data lines. 3. The electro-optical device according to claim 2, wherein the image signal line to be turned is connected to the other of the signal supply contacts. 前記サンプリング回路の前記第２スイッチング手段を前記データ線の配列方向または逆方向に順次駆動するための双方向シフトレジスタを有するデータ線駆動回路をさらに備えたことを特徴とする請求項１乃至３の何れか一項に記載の電気光学装置。4. The data line driving circuit according to claim 1, further comprising a data line driving circuit having a bidirectional shift register for sequentially driving said second switching means of said sampling circuit in an arrangement direction or a reverse direction of said data lines. The electro-optical device according to claim 1. 請求項１乃至請求項４の何れか一項に記載の電気光学装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003209653A 1998-01-09 2003-08-29 Electro-optical device and electronic apparatus Expired - Fee Related JP4406231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209653A JP4406231B2 (en) 1998-01-09 2003-08-29 Electro-optical device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1515098 1998-01-09
JP2003209653A JP4406231B2 (en) 1998-01-09 2003-08-29 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP467999A Division JPH11265162A (en) 1998-01-09 1999-01-11 Electro-optical device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2004109987A true JP2004109987A (en) 2004-04-08
JP4406231B2 JP4406231B2 (en) 2010-01-27

Family

ID=32299858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209653A Expired - Fee Related JP4406231B2 (en) 1998-01-09 2003-08-29 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4406231B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309296A (en) * 2019-07-26 2021-02-02 联咏科技股份有限公司 Display apparatus and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309296A (en) * 2019-07-26 2021-02-02 联咏科技股份有限公司 Display apparatus and method thereof

Also Published As

Publication number Publication date
JP4406231B2 (en) 2010-01-27

Similar Documents

Publication Publication Date Title
US6531996B1 (en) Electro-optical apparatus and electronic apparatus
JP3755277B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3846057B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
WO1999023530A1 (en) Electro-optical device and electronic apparatus
US7952551B2 (en) Electro-optical device and electronic apparatus including same
JPH11223832A (en) Electrooptic device and electronic equipment
JP2000010120A (en) Liquid crystal device and electronic appliance
JP3589005B2 (en) Electro-optical devices and electronic equipment
US8014055B2 (en) Electro-optic device and electronic apparatus
JPH11265162A (en) Electro-optical device and electronic equipment
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JP2006003920A (en) Liquid crystal device, electronic apparatus, and projection display device
JPH11194360A (en) Liquid crystal device, electronic equipment, and projection display device
JP3843658B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3966326B2 (en) Inspection method for active matrix substrate
JP3484963B2 (en) Driving circuit for electro-optical device, electro-optical device, and electronic apparatus
JP3633255B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2000338919A (en) Driving circuit for electro-optic device, electro-optic device, and projection type display device
JP4406231B2 (en) Electro-optical device and electronic apparatus
JPH11160730A (en) Liquid crystal device and electronic equipment
JP3792375B2 (en) Liquid crystal device and electronic device
JP4544239B2 (en) Electro-optical device and electronic apparatus
JP2003029287A (en) Exectro-optical device and electronic equipment
JP5256938B2 (en) Electro-optical device and electronic apparatus
JP2009282545A (en) Liquid crystal device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071002

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071107

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees