JP2004105366A

JP2004105366A - Game machine

Info

Publication number: JP2004105366A
Application number: JP2002270333A
Authority: JP
Inventors: Shohachi Ugawa; 鵜川　詔八; Masato Ando; 安藤　正登
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 2002-09-17
Filing date: 2002-09-17
Publication date: 2004-04-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine which can prevent such a failure in control as the initialization of even information necessary in business by enabling the connection to external devices that output the initialization signal for the initialization of the control information to a plurality of games or a specified one thereof. <P>SOLUTION: At least any one function is arranged from the function to initialize the control information corresponding to the initialization signal to be inputted from a switch circuit 58 out of the control information stored in a backup RAM 55 and the function to leave the control information corresponding to the initialization signal and initialize other one. This enables the selection and initialization of the control information alone desired to delete in the initialization of the control information or the selection of the one desired to leave and the initialization of other one thereby preventing such a failure in control as the initialization of even the information necessary in business. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、遊技機に設けられた電気部品を制御する制御手段と、該制御手段が制御を行う際に発生する制御情報を電力供給停止後も所定時間が経過するまでは記憶する情報記憶手段と、を備え、複数の遊技機又は複数の遊技機のうち特定の遊技機に対して前記情報記憶手段に記憶された前記制御情報を全てもしくは部分的に初期化するための初期化信号を出力する外部装置と接続可能な遊技機に関するものである。
【０００２】
【従来の技術】
従来、複数の遊技機又は複数の遊技機のうち特定の遊技機に対して制御情報を初期化するための初期化信号を出力する外部装置と接続可能な遊技機として、複数の遊技機の設置される遊技機設置島にクリアスイッチを設置し、クリアスイッチの操作によって遊技機設置島に設置される全ての遊技機又は特定の遊技機のバックアップＲＡＭ（情報記憶手段）に保持された制御情報を初期化するものが提案されている（例えば、特許文献１参照）。
【０００３】
また、外部装置としてのパソコン（ホールコンピュータ）と接続され、遊技場に設置された停電対策の施された遊技機のバックアップＲＡＭを初期化する方法で、複数の遊技機を一括して初期化するモードと、複数の遊技機のうち指定した遊技機を除いた遊技機を一括して初期化するモードと、複数の遊技機のうち指定した遊技機を一括して初期化するモードと、を有し、これら複数のモードのうち選択したモードにおいて、一括して遊技機のバックアップＲＡＭを初期化するものも提案されている（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２００２−０３５２４５号公報　（第４−７頁、第４図）
【特許文献２】
特開２００２−１６６０２５号公報　（第３−６頁、第４図）
【０００５】
【発明が解決しようとする課題】
ところで、上記特許文献１，２の構成では、遊技機単位でバックアップＲＡＭを初期化するか否かの選択は可能であったが、バックアップＲＡＭが初期化された遊技機は、バックアップされていた全ての情報が初期化されるため、営業上で必要な情報（例えば、確率変動情報等を翌日に残し、遊技者に継続遊技を可能にする）までも初期化される制御上の不都合が生じていた。本発明は、上記した事情に鑑みなされたもので、その目的とするところは、複数の遊技機又は複数の遊技機のうち特定の遊技機に対して制御情報を初期化するための初期化信号を出力する外部装置と接続可能な遊技機において、営業上で必要な情報までも初期化してしまうといった制御上の不具合を防止することができる遊技機を提供することにある。
【０００６】
【課題を解決するための手段】
上記した目的を達成するために、請求項１の発明においては、遊技機に設けられた電気部品を制御する制御手段と、該制御手段が制御を行う際に発生する制御情報を電力供給停止後も所定時間が経過するまでは記憶する情報記憶手段と、を備え、複数の遊技機又は複数の遊技機のうち特定の遊技機に対して前記情報記憶手段に記憶された前記制御情報を全てもしくは部分的に初期化するための初期化信号を出力する外部装置と接続可能な遊技機であって、前記外部装置から出力される前記初期化信号を入力する信号入力手段と、該信号入力手段から入力される初期化信号の種類に応じて制御情報を初期化する初期化手段と、を備え、該初期化手段は、前記初期化信号に対応する制御情報を初期化する機能及び前記初期化信号に対応する制御情報を残してそれ以外の制御情報を初期化する機能の少なくともいずれか一方の機能を備えたことを特徴とする。このように構成することにより、制御情報を初期化する際に消したい制御情報のみを選んで初期化したり、残したい制御情報を選んでそれ以外を初期化したりすることができるため、営業上で必要な情報までも初期化してしまうといった制御上の不具合を防止することができる。
【０００７】
また、請求項２の発明においては、複数種類の識別情報を可変表示して該識別情報の表示結果を導出表示する可変表示装置と、前記識別情報の表示結果が予め定めた特定表示態様となるときに遊技者にとって有利な特定遊技状態に制御する特定遊技状態制御手段と、前記識別情報の表示結果が前記特定表示態様のうち予め定めた特別表示態様となると、前記特定遊技状態とは異なる遊技者にとって有利な特別遊技状態に制御する特別遊技状態制御手段と、を備え、前記初期化手段は、前記制御情報のうち前記特別遊技状態に制御するための制御情報を残してそれ以外の制御情報を初期化することを特徴とする。このように構成することにより、制御情報を初期化する場合でも、特別遊技状態に制御するための制御情報を残し、それ以外の制御情報を初期化することができるため、遊技者に特別遊技状態の継続遊技を可能にする等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０００８】
また、請求項３の発明においては、複数種類の識別情報を可変表示して該識別情報の表示結果を導出表示する可変表示装置と、前記識別情報の表示結果が予め定めた特定表示態様となるときに遊技者にとって有利な特定遊技状態に制御する特定遊技状態制御手段と、前記可変表示装置に前記特定表示態様を導出表示する確率を予め定めた複数の確率設定値から選択された確率設定値を設定する確率設定手段と、を備え、前記初期化手段は、前記制御情報のうち前記確率設定手段の設定値情報を残してそれ以外の制御情報を初期化することを特徴とする。このように構成することにより、制御情報を初期化する場合でも、確率設定制御手段の設定値情報を残し、それ以外の制御情報を初期化することができるため、設定値を変更し直すことなく継続遊技を行う等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０００９】
また、請求項４の発明においては、前記初期化手段による初期化処理が正常に完了した旨を報知する初期化完了報知手段を備えたことを特徴とする。このように構成することにより、遊技機側で初期化処理の完了を把握することができ、ひいては初期化処理完了の確認作業を楽にすることができる。
【００１０】
また、請求項５の発明においては、前記初期化手段による初期化処理に異常が生じた旨を報知する初期化異常報知手段を備えたことを特徴とする。このように構成することにより、外部装置からの初期化信号が入力されない場合でも遊技機側で初期化処理に異常が生じたことを把握することができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例であるパチンコ遊技機１の全体の構成について説明する。図１は本実施形態に係るパチンコ遊技機１の正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機１を示すが、本発明はパチンコ遊技機１に限られず、例えばコイン遊技機等であってもよい。また、画像式の遊技機やスロット機に適用することもできる。
【００１２】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品球を貯留する余剰球受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１３】
遊技領域７の中央付近には、複数種類の識別情報としての図柄（特別図柄）を可変表示して、特別図柄の表示結果を可変表示部９に導出表示する可変表示装置８が設けられている。本実施形態において、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。また、可変表示装置８は７セグメントＬＥＤにより図柄（普通図柄）「○」及び「×」を可変表示する可変表示器１０を備えている。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、球出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と球出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００１４】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つずつ減らす。
【００１５】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球の入賞口１９，２４への入賞は入賞口スイッチ１９Ａ，２４Ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８Ａおよび遊技効果ランプ２８Ｂ，２８Ｃが設けられている。
【００１６】
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００１７】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００１８】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、その検出信号に基づいて可変表示器１０の普通図柄（「○」または「×」）が連続的且つ交互に点灯する状態になる。そして、可変表示器１０に「×」が点灯した場合には、可変表示器１０はハズレの表示結果を導出したことになる。一方、「○」が点灯した場合には、可変表示器１０が当りの表示結果を導出したことになり、始動入賞口１４が所定時間開放される。また、可変表示器１０の可変時間は、通常確率モードのときに相対的に長く（例えば、３０秒）、確率変動（確変）モードのときに相対的に短く（例えば、３〜５秒）設定されている（特別遊技状態）。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、可変表示部９内の特別図柄の変動を開始できる状態であれば、特別図柄が回転を始める。図柄の変動を開始できる状態でなければ、前述したように、始動入賞記憶を１増やす。
【００１９】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される（特定遊技状態）。したがって、本実施形態においてパチンコ遊技機１は、前記手段すなわち、特別図柄の表示結果が予め定めた特定表示態様となるときに遊技者にとって有利な特定遊技状態に制御する特定遊技状態制御手段を備えている。
【００２０】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる（特別遊技状態）。すなわち、特別遊技状態という遊技者にとってさらに有利な状態となる。また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、特別遊技状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。したがって、本実施形態においてパチンコ遊技機１は、前記手段すなわち、図柄の表示結果が特定表示態様のうち予め定めた特別表示態様となると、特定遊技状態とは異なる遊技者にとって有利な特別遊技状態に制御する特別遊技状態制御手段を備えている。
【００２１】
次に、パチンコ遊技機１の裏面に配置されている各装置について説明する。図２は、枠基体２Ａの背面図である。パチンコ遊技機１の裏面では、枠基体２Ａ内の機構板３６の上部に球貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島９２５に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って球払出機構（図示せず）に至る。
【００２２】
パチンコ遊技機１の裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８Ａ、遊技効果ランプ２８Ｂ，２８Ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。なお、払出制御基板３７には、エラー表示用ＬＥＤ３７４も搭載されている。
【００２３】
また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、後述する球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤（外部情報出力装置）３４が設置されている。
【００２４】
また、情報端子盤３４の下方かつ遊技制御基板３１の上方には、クリアスイッチ９２１、及び、確率設定スイッチ３０（図５参照）が設置されている。
【００２５】
また、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８Ａ、遊技効果ランプ２８Ｂ，２８Ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７および度数表示ＬＥＤ等を搭載した残高表示基板７４が示されている。なお、図示はしないが、信号中継の必要に応じて他の中継基板も設けられる。
【００２６】
したがって、本実施形態におけるパチンコ遊技機１は、該パチンコ遊技機１に設けられた電気部品（各種ランプ、スピーカ２７、玉払出装置９７、可変表示装置８、可変入賞球装置１５、等）を制御する制御手段として主基板３１、ランプ制御基板３５、音声制御基板７０、払出制御基板３７、表示制御基盤８０、等を備えている。
【００２７】
また、図３はパチンコ遊技機１の機構板３６の背面図である。球貯留タンク３８に貯留された遊技球は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７Ａ，１８７Ｂを通過して球供給樋１８６Ａ，１８６Ｂを経て球払出装置９７に至る。球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００２８】
賞球払出制御を行うために、入賞口スイッチ（図示せず）、始動口スイッチ１７およびＶ入賞スイッチ２２からの信号が、主基板３１に送られる。主基板３１のＣＰＵ５６は、始動口スイッチ１７がオンすると６個の賞球払出に対応した入賞が発生したことを知る。また、カウントスイッチ２３がオンすると１５個の賞球払出に対応した入賞が発生したことを知る。そして、入賞口スイッチがオンすると１０個の賞球払出に対応した入賞が発生したことを知る。なお、この実施の形態では、例えば、入賞口２４に入賞した遊技球は、入賞口２４からの入賞球流路に設けられている入賞口スイッチ２４Ａで検出され、入賞口１９に入賞した遊技球は、入賞口１９からの入賞球流路に設けられている入賞口スイッチ１９Ａで検出される。
【００２９】
図４は、本実施形態に係るパチンコ遊技機１を複数備えた遊技機設置島９２４と、前記パチンコ遊技機１が接続可能な外部装置としてのホールコンピュータ９２０と、集中電源スイッチ９２３を設置した遊技場９２４の概略平面図である。遊技場９２４にはパチンコ遊技機１を含む複数の遊技機で構成される遊技機設置島９２５が列状に配列されている。
【００３０】
本実施形態におけるパチンコ遊技機１は、複数のパチンコ遊技機１又は複数のパチンコ遊技機１のうち特定のパチンコ遊技機１に対して後述する情報記憶手段としてのバックアップＲＡＭ（ＲＡＭ）５５（図６参照）に記憶された制御情報（確変中情報、大当たり中情報、残賞球情報、等）を全てもしくは部分的に初期化（クリア）するための初期化信号としてのクリア信号を出力するホールコンピュータ９２０と接続可能に構成されている。
【００３１】
なお、前記初期化信号としてのクリア信号は、前記制御情報を部分的に初期化することを示す信号を含むものであり、初期化する制御情報に対応する５つのモード（「ＯＦＦ」、「モード１」、「モード２」、「モード３」、「モード４」）がある。ホールコンピュータ９２０において、「ＯＦＦ」が選択されているときは何らの信号も発生せずに動作停止中となっている。また、「モード１〜４」が選択されているときは、複数のパチンコ遊技機１又は複数のパチンコ遊技機１のうち特定のパチンコ遊技機１に対してバックアップＲＡＭ５５に記憶された制御情報を部分的にクリアするクリア信号をパチンコ遊技機１の電源投入後、所定時間内に１回出力する。
【００３２】
なお、本実施形態における「モード１」のクリア信号は、制御情報としての確変中情報をクリアする信号であり、「モード２」のクリア信号は、確変中情報を残してそれ以外の制御情報をクリアする信号であり、「モード３」のクリア信号は、大当たり中情報をクリアする信号であり、「モード４」のクリア信号は、確率設定値情報を残してそれ以外の制御情報をクリアする信号である（図１３参照）。
【００３３】
また、図４には、遊技機設置島９２５に属する複数の遊技機に電源を供給するための集中電源スイッチ９２３が示されている。
【００３４】
図５は、本実施形態に係るパチンコ遊技機１に設けられた（Ａ）クリアスイッチ９２１、（Ｂ）確率設定スイッチ（図２参照）に関する外観構成の説明図である。クリアスイッチ９２１は、パチンコ遊技機１側での操作に基づいて初期化信号としてのクリア信号を信号入力手段としてのスイッチ回路５８に出力する初期化操作手段である。本実施形態では、「ＯＦＦ」、「モード１」、「モード２」、「モード３」、「モード４」の選択切り換えがされる切換操作スイッチ９２１Ａを有する。クリアスイッチ９２１は、「ＯＦＦ」が選択されているときは何らの信号も発生せずに動作停止中となっている。また、クリアスイッチ９２１は、「モード１〜４」が選択されているときは、複数のパチンコ遊技機１又は複数のパチンコ遊技機１のうち特定のパチンコ遊技機１に対してバックアップＲＡＭ５５に記憶された制御情報を部分的にクリアするクリア信号をパチンコ遊技機１の電源投入後、所定時間内に１回出力する。
【００３５】
すなわち、本実施形態では、バックアップＲＡＭ５５に記憶された前記制御情報の初期化を実行させるための操作を行う初期化操作手段としてのクリアスイッチ９２１を設けている。
【００３６】
なお、本実施形態中では、電源投入後、所定時間内にクリア信号を出力するような構成となっているが、所定時間を極端に短くし、電源投入と同時に信号を出力するようにしてもよい。
【００３７】
図５（Ｂ）は、確率設定スイッチ３０の概略図である。可変表示装置８に、特定表示態様を導出表示する確率を予め定めた複数の確率設定値から選択された確率設定値を設定する確率設定手段としての確率設定スイッチ３０は、設定変更操作スイッチ３０Ａを備え、前記設定変更操作スイッチ３０Ａを設定１、設定２、設定３と切り替えることにより、３種類の設定に切り替えることが可能となっている。前記設定１〜設定３は、特定表示態様の導出確率として予め決定された３種類の確率に対応して設けられている。例えば、設定変更操作スイッチ３０Ａが、設定１にＯＮした場合には１／４００、設定２にＯＮした場合には１／４３３、設定３にＯＮした場合には１／４６０、という特定表示態様の導出確率が選択されるものである。なお、本実施形態において、特定表示態様の導出確率は、以下の方法により設定される。すなわち、設定１の場合は、０〜３９９の数字で大当り乱数の更新範囲を構成し、その中のひとつの数字（例えば、７）を判定値としたものであり、設定２の場合は、０〜４３２の数字で大当り乱数の更新範囲を構成し、その中のひとつの数字（例えば、７）を判定値としたものであり、設定３の場合は、０〜４５９の数字で大当り乱数の更新範囲を構成し、その中のひとつの数字（例えば、７）を判定値としたものである。
【００３８】
なお、本実施形態においては、大当り乱数の更新範囲を３種類設けることで異なる特定表示態様の導出確率を設定したが、大当り乱数の更新範囲を１種類に限定して、判定値の数を異ならせることによって、異なる特定表示態様の導出確率を設定してもよい。たとえば、設定１の場合に判定値は「２，３，５」、設定２の場合に判定値は「２，３」、設定３の場合に判定値は「２」としてもよい。
【００３９】
なお、前述のように、１つの判定値に対して大当り乱数の更新範囲を複数設けた場合と、１つの大当り乱数の更新範囲に対して複数の判定値を設けた場合を説明したが、上記両方法を共に用いたものでもよい。
【００４０】
図６は、主基板３１における回路構成を示すブロック図である。なお、図６には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、球切れスイッチ１８７、入賞口スイッチ１９Ａ，２４Ａおよび賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１等を基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００４１】
なお、この実施の形態において、スイッチ回路５８は、ホールコンピュータ９２０から出力される複数種類のクリア信号を入力して基本回路５３に与える。また、ＣＰＵ５６は、スイッチ回路５８から入力されるクリア信号の種類に応じて制御情報（確変中情報、大当たり中情報、残賞球情報、等）を初期化する。
【００４２】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当たり中情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変中情報、バックアップＲＡＭ５５内の指定した制御情報の初期化が完了したことを示す初期化完了情報、バックアップＲＡＭ５５内の指定した制御情報の初期化が生じたことを示す初期化異常情報、大当り図柄の導出確率の設定状況を示す確率設定値情報、等をホールコンピュータ９２０に対して出力する信号出力手段としての情報出力回路６４を含む。
【００４３】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるバックアップＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，バックアップＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともバックアップＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。また、Ｉ／Ｏポート部５７は、マイクロコンピュータにおける情報入出力可能な端子である。
【００４４】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。なお、球払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図６ではそれらは省略されている。
【００４５】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４６】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８Ａ，２８Ｂ，２８Ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する可変表示器１０の表示制御は、表示制御基板８０に搭載されている表示制御手段によって行われる。
【００４７】
図７は、ＣＰＵ５６の周辺機器を示すブロック図である。図７に示すように、第１の電源監視回路（第１の電源監視手段、あるいは電源監視手段）からの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。第１の電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶＳＬの電源電圧を監視して電圧値が所定値以下になるとローレベルの電圧低下信号を発生する。ＶＳＬは、遊技機で使用される直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。なお、この実施の形態では、第１の電源監視回路は、後述する電源基板９１０に搭載されており、割込処理によって電源断の発生が確認される。
【００４８】
図７には、システムリセット回路６５も示されているが、この実施の形態では、システムリセット回路６５は、第２の電源監視回路（第２の電源監視手段）も兼ねている。すなわち、リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、第１の電源監視回路が監視する電源電圧と等しい電源電圧であるＶＳＬの電源電圧を監視して電圧値が所定値（第１の電源監視回路が電圧低下信号を出力する電源電圧値よりも低い値）以下になるとローレベルの電圧低下信号を発生する。従って、ＣＰＵ５６は、第１の電源監視回路からの電圧低下信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。なお、この実施の形態では、リセット信号と第２の電源監視回路からの電圧低下信号とは同一の信号である。
【００４９】
図７に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力が、ＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。
【００５０】
そして、例えば、第１の電源監視回路の検出電圧（電圧低下信号を出力することになる電圧）を＋２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖとする。そのように構成した場合には、第１の電源監視回路と第２の電源監視回路とは、同一の電源ＶＳＬの電圧を監視するので、第１の電圧監視回路が電圧低下信号を出力するタイミングと第２の電圧監視回路が電圧低下信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、第１の電源監視回路からの電圧低下信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。
【００５１】
この例では、第１の電源監視手段が検出信号を出力することになる第１検出条件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことであり、第２の電源監視手段が検出信号を出力することになる第２検出条件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。ただし、ここで用いられている電圧値は一例であって、他の値を用いてもよい。
【００５２】
ただし、監視範囲が狭まるが、第１の電圧監視回路および第２の電圧監視回路の監視電圧として＋５Ｖ電源電圧を用いることも可能である。その場合にも、第１の電圧監視回路の検出電圧は、第２の電圧監視回路の検出電圧よりも高く設定される。
【００５３】
ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、バックアップＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。つまり、本実施形態における遊技機としてのパチンコ遊技機１は、制御手段（主基板３１、ランプ制御基板３５、音声制御基板７０、払出制御基板３７、等）が制御を行う際に発生する制御情報（確変中情報、大当たり中情報、残賞球情報、等）を電力供給停止後も所定時間が経過するまでは記憶する情報記憶手段としてバックアップＲＡＭ５５を備えている。
【００５４】
そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭ５５に保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。
【００５５】
なお、図７では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられる構成が示されたが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままリセット端子に接続される。
【００５６】
この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。ただし、この実施の形態では内蔵ＰＩＯを使用しない。その場合には、例えば、全ポートを入力モードとして、全ポートをグラウンドレベルに接続する。なお、電源投入時に、ＰＩＯは自動的に入力モードに設定される。
【００５７】
また、図７に示すように、ホールコンピュータ９２０から複数種類のクリア信号（図示しないが例えば、第一クリア信号（モード１のクリア信号）は１パルス、第二クリア信号（モード２のクリア信号）は２パルス、第三クリア信号（モード３のクリア信号）は３パルス、第四クリア信号（モード４のクリア信号）は４パルス）が、信号入力手段としてのスイッチ回路５８及び図示入力ポート５７０を介して入力される。なお、入力ポート５７０には、Ｖ入賞スイッチ２２などの他の各スイッチの出力信号も入力されている。このような構成によれば、ホールコンピュータ９２０の切換によりいずれかのクリア信号が入力されると、ＣＰＵ５６にクリア信号が与えられ、ＣＰＵ５６は各クリア信号を識別して、変動データ記憶手段の記憶内容のうち各クリア信号に対応した特定の領域（例えば、大当り中情報、確変中情報、残賞球情報）に対して初期化処理が行われる。つまり、初期化手段としてのＣＰＵ５６は、スイッチ回路５８から入力されるクリア信号に基づいてバックアップＲＡＭ５５に記憶された制御情報（確変中情報、大当たり中情報、残賞球情報、等）を初期化する。
【００５８】
また、本実施形態における遊技機としてのパチンコ遊技機１は、ＣＰＵ５６による初期化処理が完了したときにその旨を示す初期化完了信号をホールコンピュータ９２０に出力する信号出力手段としての前記情報出力回路６４を備えている。
【００５９】
また、本実施形態においては、各遊技機に設けた前記クリアスイッチ９２１（図２及び図５参照。）からも、上記した複数種類のクリア信号と同じ種類の信号を送信可能となっている。
【００６０】
図８は、遊技機の電源基板９１０の構成を示すブロック図である。電源基板９１０は、主基板３１、表示制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶＬＰ（ＤＣ＋３０Ｖ）、ＶＳＬ（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。
【００６１】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから２種類の＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００６２】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ５５（電源バックアップされているＲＡＭすなわち記憶内容保持状態となりうる記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。
【００６３】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間（たとえば１週間）継続すると容量がなくなるような充電池が用いられる。
また、電源基板９１０には、上述した第１の電源監視回路を構成する電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶＳＬ電源電圧を導入し、ＶＳＬ電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶＳＬ電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電圧低下信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶＳＬが用いられている。電源監視用ＩＣ９０２からの電圧低下信号は、主基板３１や払出制御基板３７等に供給される。
【００６４】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶＳＬ（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。
【００６５】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、第１の電源監視回路から複数の電気部品制御基板に電圧低下信号を供給することができる。電圧低下信号を必要とする電気部品制御基板が幾つあっても第１の電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００６６】
なお、図８に示された構成では、電源監視用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電圧低下信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００６７】
次に遊技機の動作について説明する。図９は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、確率設定入力があるか否かを、本例では１回だけ確認する（ステップＳ１）。そして、確率設定入力がある場合には、確率設定処理を実行する（ステップＳ３）。
【００６８】
次いで、ＣＰＵ５６は、必要な初期設定を行う（ステップＳ２）。そして入力ポート５７０を介して入力されるクリア信号の状態（クリア信号が入力しているか否か）を、本例では１回だけ確認する（ステップＳ４）。ホールコンピュータ９２０又はパチンコ遊技機１に設置されたクリアスイッチ９２１が「モード１〜４」の状態である場合には、「モード１〜４」のそれぞれに対応した所定のパルスが出力され、入力ポート５７０にクリア信号（ローアクティブ）が与えられる。従って、ＣＰＵ５６は、ホールコンピュータ９２０又はクリアスイッチ９２１が「モード１〜４」である場合には、それぞれのモードに対応した初期化処理を実行する（ステップＳ６）。
【００６９】
ホールコンピュータ９２０及びクリアスイッチ９２１は、この実施の形態では、集中電源スイッチ９２３がオンした後、直ちに操作される。また、ホールコンピュータ９２０及びクリアスイッチ９２１は、集中電源スイッチ９２３押下後の例えば所定期間内に操作されてもよい。なお、集中電源スイッチ９２３がオンする前に操作されていてもよい。集中電源スイッチ９２３押下後に操作されることを考慮して、ステップＳ４の判定前にディレイ時間をおいてもよい。また、ＣＰＵ５６がクリア信号入力の状態を確認する時期は、電源が投入されたあとの所定期間内であれば何時であってもよい。また、ＣＰＵ５６がクリア信号入力の状態を２回以上確認する構成としてもよい。
【００７０】
ステップＳ４にてクリア信号入力がなければ、ＣＰＵ５６は、電源断時にバックアップＲＡＭ５５領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ５）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ５５領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する（ステップＳ５，Ｓ６）。なお、この実施の形態では、バックアップＲＡＭ５５領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ５５領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。バックアップフラグ領域に設定されている「５５Ｈ」は、停電発生ＮＭＩ処理においてバックアップＲＡＭ５５領域のデータ保護処理が完了したときに設定されたデータであり、バックアップＲＡＭ５５領域のデータにもとづくパリティコードである。
【００７１】
バックアップＲＡＭ５５領域にバックアップデータがある場合には、ＣＰＵ５６は、バックアップＲＡＭ５５領域のデータチェック（例えばパリティチェック）を行う（ステップＳ７）。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ５５領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する（ステップＳ８，Ｓ６）。
【００７２】
チェック結果が正常であれば、ＣＰＵ５６は、内部状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ９）。図１０に示すように、バックアップフラグの値が「５５Ｈ」に設定され、かつ、チェック結果が正常である場合に、ステップＳ９の遊技状態復旧処理が実行される。そして、バックアップＲＡＭ５５領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する（ステップＳ１０）。
【００７３】
通常の初期化処理の実行（ステップＳ６）が完了すると、メイン処理で、タイマ割込フラグの監視（ステップＳ１２）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１１）も実行される。
【００７４】
なお、この実施の形態では、ステップＳ４でクリア信号入力がない場合に、バックアップデータの有無が確認されていたが、逆に、バックアップデータの有無を確認した後、バックアップデータが存在する場合（さらに、バックアップ領域のチェックを行い、バックアップ領域のチェック結果が正常であったことが確認された場合であってもよい）にクリア信号入力の状態を確認するようにしてもよい。
【００７５】
また、この実施の形態では、ステップＳ５でバックアップデータの有無が確認された後、バックアップデータが存在する場合にステップＳ７でバックアップ領域のチェックが行われたが、逆に、バックアップ領域のチェック結果が正常であったことが確認された後、バックアップデータの有無の確認を行うようにしてもよい。また、バックアップデータの有無の確認、またはバックアップ領域のチェックの何れか一方の確認を行うことによって、停電復旧処理を実行するか否かを判定してもよい。
【００７６】
また、例えば停電復旧処理を実行するか否か判断する場合のパリティチェック（ステップＳ７）の際に、すなわち、遊技状態を復旧するか否か判断する際に、保存されていたＲＡＭデータにおける特別プロセスフラグ等や始動入賞記憶数データによって、遊技機が遊技待機状態（図柄変動中でなく、大当たり遊技中でなく、確変中でなく、また、始動入賞記憶がない状態）であることが確認されたら、遊技状態復旧処理を行わずに初期化処理を実行するようにしてもよい。
【００７７】
図１１は、ステップＳ２の初期設定処理を示すフローチャートである。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ２Ａ）。割込禁止に設定すると、ＣＰＵ５６は、割込モードを割込モード２に設定し（ステップＳ２Ｂ）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ２Ｃ）。そして、ＣＰＵ５６は、内蔵デバイスレジスタの初期化を行う（ステップＳ２Ｄ）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ２Ｅ）を行った後、ＲＡＭ５５をアクセス可能状態に設定する（ステップＳ２ｆ）。
【００７８】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【００７９】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【００８０】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【００８１】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【００８２】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２Ｂにおいて、ＣＰＵ５６は割込モード２に設定される。
【００８３】
図１２は、ステップＳ３の確率設定処理を示すフローチャートである。確率設定処理において、確率設定スイッチ３０の設定変更操作スイッチ３０Ａが操作されるとＣＰＵ５６は、先ず、バックアップＲＡＭ５５の全領域をクリアする（ステップＳ３Ａ）。そして、ＣＰＵ５６は、バックアップＲＡＭ５５の全領域のクリアが行われたか否か確認する（ステップＳ３Ｂ）。バックアップＲＡＭ５５の全領域のクリアを確認したら、ＣＰＵ５６はバックアップＲＡＭ５５に確率設定値の書込みを実行する（ステップＳ３Ｂ，Ｓ３Ｃ）。バックアップＲＡＭ５５の全領域のクリアが行われていない場合には、異常報知処理を行う（ステップＳ３Ｂ，Ｂ）。
【００８４】
図１３は、通常の初期化処理（ステップＳ６）の処理の一例を示すフローチャートであり、図１４は、バックアップＲＡＭ５５に記憶された制御情報の領域の一例を示す説明図である。本実施の形態では、スイッチ回路５８（図６参照）から入力されるクリア信号の種類に応じてバックアップＲＡＭ５５に記憶される制御情報としての確変中情報・大当たり中情報・確率設定値情報、等を初期化する初期化手段としての初期化処理を備えている。以下、詳述する。
【００８５】
初期化処理において、ＣＰＵ５６は、まず「モード１」のクリア信号が入力されたか否かを本例では１回だけ確認する（ステップＳ６Ａ２）。そして、「モード１」のクリア信号が入力されている場合には、図１４に示すバックアップＲＡＭ５５に記憶される制御情報のうち大当たり中情報、確率設定値情報、その他情報、を残してそれ以外の確変中情報をクリアする。つまり、バックアップＲＡＭ５５の確変中情報の領域をクリアする（ステップ６Ａ１１）。そして、指定した領域をクリアしたかを本例では１回だけ確認する（ステップＳ６Ａ１２）。指定した領域がクリアされていない場合には、異常報知処理を実行する（ステップＢ）。つまり、「モード１」のクリア信号は、前述したように制御情報としての確変中情報をクリアする信号であり、ＣＰＵ５６は、「モード１」のクリア信号が入力されると、スイッチ回路５８から入力される初期化信号の種類に応じて図１４に示す制御情報のうち「モード１」の初期化信号に対応する特定の制御情報として確変中情報を初期化する機能を備えている。
【００８６】
「モード１」のクリア信号が入力されていない場合には、ＣＰＵ５６は、「モード２」のクリア信号が入力されたか否かを本例では１回だけ確認する（ステップＳ６Ａ２）。そして、「モード２」のクリア信号が入力されている場合には、バックアップＲＡＭ５５の確変中情報を残してそれ以外の制御情報をクリアする。つまり、大当たり中情報、確率設定値情報、その他情報、の領域をクリアする（ステップ６Ａ２１）。そして、指定した領域をクリアしたかを本例では１回だけ確認する（ステップＳ６Ａ２２）。指定した領域がクリアされていない場合には、異常報知処理を実行する（ステップＢ）。つまり、「モード２」のクリア信号は、前述したように確変中情報以外の制御情報をクリアする信号であり、ＣＰＵ５６は、「モード２」のクリア信号が入力されると、制御情報のうち特別遊技状態としての確変状態に制御するための制御情報として確変中情報を残してそれ以外の制御情報を初期化する機能を備えている。
【００８７】
なお、本実施形態では、特別遊技状態として確率変動状態（確変状態）となる構成としているが、これに限られるものではない。例えば、特別遊技状態として特別図柄及び普通図柄の変動時間を短くした時間短縮状態（時短状態）であってもよい。
【００８８】
また、本実施形態では、ステップＳ６Ａ２１で確変中情報以外の情報全てをクリアする構成としているが、これに限られるものではなく、例えば、大当たり中情報及び確率設定値情報を残してそれ以外の制御情報をクリアするような構成としてもよい。
【００８９】
「モード１」及び「モード２」のクリア信号が入力されていない場合には、ＣＰＵ５６は、「モード３」のクリア信号が入力されたか否かを本例では１回だけ確認する（ステップＳ６Ａ３）。そして、「モード３」のクリア信号が入力されている場合には、確変中情報、確率設定値情報、その他情報、を残してそれ以外の大当たり中情報をクリアする。つまり、バックアップＲＡＭ５５の大当たり中情報の領域をクリアする（ステップ６Ａ３１）。そして、指定した領域をクリアしたかを本例では１回だけ確認する（ステップＳ６Ａ３２）。指定した領域がクリアされていない場合には、異常報知処理を実行する（ステップＢ）。つまり、「モード３」のクリア信号は、前述したように大当たり中情報をクリアする信号であり、ＣＰＵ５６は、「モード３」のクリア信号が入力されると、制御情報のうち特定遊技状態としての大当たり状態に制御するための制御情報として大当たり中情報を初期化する機能を備えている。
【００９０】
「モード１〜３」のクリア信号が入力されていない場合には、ＣＰＵ５６は、「モード４」のクリア信号が入力されたか否かを本例では１回だけ確認する（ステップＳ６Ａ４）。そして、「モード４」のクリア信号が入力されている場合には、バックアップＲＡＭ５５の確率設定値情報を残してそれ以外の制御情報をクリアする。つまり、大当たり中情報、確変中情報、その他情報、の領域をクリアする（ステップ６Ａ４１）。そして、指定した領域をクリアしたかを本例では１回だけ確認する（ステップＳ６Ａ４２）。指定した領域がクリアされていない場合には、異常報知処理を実行する（ステップＢ）。つまり、「モード４」のクリア信号は、前述したように確率設定値情報以外の制御情報をクリアする信号であり、ＣＰＵ５６は、「モード４」のクリア信号が入力されると、制御情報のうち確率設定スイッチ３０の設定値情報として確率設定値情報を残してそれ以外の制御情報を初期化する機能を備えている。
【００９１】
なお、本実施形態では、ステップ６Ａ４１で確率設定値情報以外の制御情報をクリアする構成となっているが、これに限られるものではない。例えば、確率設定値情報、大当たり中情報、確変中情報、を残してそれ以外の情報（例えば、残賞球情報等）をクリアする構成としてもよい。
【００９２】
また、本実施形態では、バックアップＲＡＭ５５に記憶された制御情報の領域を大当たり中情報、確変中情報、確率設定値情報、その他情報、としているが、これらに限られるものではなく、その他情報に含まれる残賞球情報等の領域を個別に設け、クリアするか否かを選択できるような構成としてもよい。
【００９３】
次いで、作業領域初期設定テーブルのアドレス値に基づいて、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値（初期データ）を設定する初期値設定処理（ステップＳ６Ｂ）が行われる。そして、２ｍＳ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ６Ｃ）。すなわち、初期値（初期データ）として２ｍＳに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理（ステップＳ２）において割込禁止（図１０参照）とされているので、初期化処理を終える前に割込が許可される（ステップＳ６Ｄ）。そして、全ての初期化処理が完了したことを報知する（ステップＡ）。
【００９４】
なお、ホールコンピュータ９２０及びクリアスイッチ９２１の両方からパチンコ遊技機１に異なるクリア信号が入力された場合には、クリアスイッチ９２１から入力されたクリア信号に対応する初期化処理を行う。
【００９５】
以上、初期化処理について説明してきたが、本実施形態ではバップアップＲＡＭ５５に記憶された制御情報（例えば、確率変動情報等の設定情報）の初期化処理において、ホールコンピュータ９２０及びクリアスイッチ９２１から入力される「モード２，３」の初期化信号のそれぞれに対応する制御情報を初期化する機能及び「モード１，４」の初期化信号のそれぞれに対応する制御情報を残してそれ以外の制御情報を初期化する機能のうち少なくともいずれか一方の機能を備えた構成となっている。このように構成することにより、例えば、確変中情報を残してそれ以外の制御情報の初期化を行い、遊技者に翌日継続遊技を可能にすることや、確率設定値情報を残してそれ以外の制御情報の初期化を行う等といった営業上で必要な情報までも初期化してしまうといった制御上の不具合を防止することができる。
【００９６】
図１５は、初期化完了処理（ステップＡ）を示すフローチャートである。本実施形態では、初期化手段による初期化処理が正常に完了した旨を報知する初期化完了報知手段としての初期化完了処理（可変表示装置１５、遊技効果ＬＥＤ２８Ａ、遊技効果ランプ２８Ｂ、２８Ｃ、スピーカ２７）を備えている。
【００９７】
初期化完了処理において、情報出力回路６４は、まず初期化完了信号をホールコンピュータ９２０に出力する（ステップＡ１）。次に、初期化完了信号を表示制御基板８０に出力し（ステップＡ２）、次いで音声制御基板７０に出力し（ステップＡ３）、最後にランプ制御基板３５に出力を行う（ステップＡ４）。つまり、初期化が完了すると、ホールコンピュータ９２０に初期化完了信号が入力されるため、ホールコンピュータ９２０でパチンコ遊技機１の初期化完了を確認することができる。更に、表示制御基板８０、音声制御基板７０、ランプ制御基板３５に初期化完了信号が入力されることにより、音声（例えば、「初期化が完了しました。」等）や、可変表示装置８の表示（例えば、「初期化完了！」等）や、パチンコ遊技機１に設けられるランプ・ＬＥＤ２５、２８Ａ〜Ｃの所定の点灯態様等（例えば、３０秒間点灯）によりホールコンピュータ９２０だけでなく、パチンコ遊技機１においても初期化の完了を確認することができる。
【００９８】
図１６は、異常報知処理（ステップＡ）を示すフローチャートである。本実施形態では、初期化手段による初期化処理に異常が生じた旨を報知する初期化異常報知手段としての異常報知処理（可変表示装置１５、遊技効果ＬＥＤ２８Ａ、遊技効果ランプ２８Ｂ、２８Ｃ、スピーカ２７）を備えている。
【００９９】
異常報知処理において、情報出力回路６４は、まず異常報知信号をホールコンピュータ９２０に出力する（ステップＢ１）。次に、異常報知信号を表示制御基板８０に出力し（ステップＢ２）、次いで音声制御基板７０に出力し（ステップＢ３）、最後にランプ制御基板３５に出力を行う（ステップＢ４）。つまり、初期化の異常が生じると、ホールコンピュータ９２０に異常報知信号が入力されるため、ホールコンピュータ９２０によりパチンコ遊技機１の初期化異常を確認することができる。更に、表示制御基板８０、音声制御基板７０、ランプ制御基板３５に異常報知信号が入力されることにより、音声（例えば、「初期化異常。」等）により、パチンコ遊技機１から離れた位置にいても音声により概略位置を知ることができ、可変表示装置８の表示（例えば、「初期化異常！」等）及びパチンコ遊技機１に設けられるランプ・ＬＥＤ２５、２８Ａ〜Ｃの所定の点滅態様等により正確な位置を知ることができる。
【０１００】
このように、初期化の完了又は異常をホールコンピュータ９２０及びパチンコ遊技機１の両方で把握することができ、確認作業及びパチンコ遊技機１の特定を楽にすることができる。また、ホールコンピュータ９２０とパチンコ遊技機１とを繋ぐ配線の断線等により、ホールコンピュータ９２０側に初期化の正常な完了または、異常を示す信号が入力されなくても、パチンコ遊技機１側では正常終了が確認されるため、パチンコ遊技機１による初期化異常でないことが明確になり、異常の生じた原因の特定を容易にすることができる。
【０１０１】
なお、初期化完了信号及び異常報知信号を出力する順序はこれらに限られるものではない。例えば、一番最後に初期化完了信号又は異常報知信号をホールコンピュータ９２０に出力するようにしてもよい。
【０１０２】
また、この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍＳに設定される。そして、図１７に示すように、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセットする（ステップＳ１３）。
【０１０３】
ＣＰＵ５６は、ステップＳ１２において、タイマ割込フラグがセットされたことを検出すると、タイマ割込フラグをリセットするとともに（ステップＳ１３）、遊技制御処理を実行する（ステップＳ１４）。以上の制御によって、この実施の形態では、遊技制御処理は２ｍＳ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１０４】
以上のように、この実施の形態では、遊技機設置島９２５に配置されているパチンコ遊技機１について、クリア信号の入力の有無及びクリア信号の種類に応じて電源断時の状態に復旧するか否かの判断が行われる。従って、クリア信号の種類に対応する特定の記憶領域としてのバックアップＲＡＭ５５のみの初期化を行うため、例えば停電後の電源復旧時やパチンコ遊技機１の再稼動時などにおいて電源投入される際に、遊技機設置島９２５に配置されている全てのパチンコ遊技機１又は選択したパチンコ遊技機１のバックアップＲＡＭ５５の、残賞球情報や確率変動設定等の制御情報を初期化して確変中情報を残す、或いは残賞球情報や確率変動設定等の制御情報や確変中情報を初期化して大当たり中情報を残す、或いは特定遊技状態となる確率設定値以外の情報を初期化する等選択することが可能となる。従って、営業上で必要な情報（大当たり中情報・確変中情報・確率設定値情報・残賞球情報等）までも初期化してしまうといった制御上の不具合を防止することができるとともに、遊技店での遊技機運用上の利便性を向上させることもできる。
【０１０５】
図１８は、ステップＳ１４の遊技制御処理を示すフローチャートである。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９Ａ，２４Ａの状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ２１）。
【０１０６】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１０７】
次に、遊技制御に用いられる大当たり判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【０１０８】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１０９】
また、ＣＰＵ５６は、払出制御基板３７等に送出される制御コマンドをＲＡＭ５５の所定の領域に設定して制御コマンドを送出する処理を行う（コマンド制御処理：ステップＳ２７）。
【０１１０】
次いで、ＣＰＵ５６は、例えばホールコンピュータ９２０に供給される大当たり中情報、始動情報、確率変動情報などのデータを出力するデータ出力処理を行う（ステップＳ２８）。
【０１１１】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ２９）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【０１１２】
また、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９Ａ，２４Ａの検出出力にもとづく賞球数の設定などを行う（ステップＳ３０）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１１３】
このように、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセットされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１１４】
なお、ここでは、主基板３１のＣＰＵ５６が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理でセットされるフラグに応じて実行されたが、定期的に（例えば２ｍＳ毎）信号を発生するハードウェア回路を設け、その回路からの信号をＣＰＵ５６の外部割込端子に導入し、割込信号によって遊技制御処理に移行すべきか否かを判定するためのフラグをセットするようにしてもよい。
【０１１５】
そのように構成した場合にも、遊技制御処理の全てが実行されるまでは、フラグの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することが保証される。
【０１１６】
図１９は、電源基板９１０の電源監視回路からの電圧変化信号にもとづくＮＭＩに応じて実行される停電発生ＮＭＩ処理の一例を示すフローチャートである。停電発生ＮＭＩ処理において、ＣＰＵ５６は、まず、ＣＰＵ５６は、停電時などの電源断時直前の割込許可／禁止状態をバックアップするために、割込禁止フラグの内容をパリティフラグに格納する（ステップＳ４１）。次いで、割込禁止に設定する（ステップＳ４２）。停電発生ＮＭＩ処理ではＲＡＭ５５内容の保存を確実にするためにチェックサムの生成処理を行う。その処理中に他の割込処理が行われたのではチェックサムの生成処理が完了しないうちにＣＰＵが動作し得ない電圧にまで低下してしまうことが考えられるので、まず、他の割込が生じないような設定がなされる。なお、停電発生ＮＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給停止時処理の一例である。なお、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４２の処理は不要である。
【０１１７】
次いで、ＣＰＵ５６は、バックアップフラグが既にセットされているか否か確認する（ステップＳ４３）。バックアップフラグが既にセットされていれば、以後の処理を行わない。バックアップフラグがセットされていなければ、以下の電力供給停止時処理を実行する。すなわち、ステップＳ４４からステップＳ５０の処理を実行する。
【０１１８】
まず、各レジスタの内容をＲＡＭ５５領域に格納する（ステップＳ４４）。その後、バックアップフラグをセットする（ステップＳ４５）。そして、ＲＡＭ５５領域のバックアップチェックデータ領域に適当な初期値を設定し（ステップＳ４６）、初期値およびＲＡＭ５５領域のデータについて順次排他的論理和をとったあと反転し（ステップＳ４７）、最終的な演算値をバックアップパリティデータ領域に設定する（ステップＳ４８）。また、ＲＡＭアクセス禁止状態にする（ステップＳ４９）。さらに、全ての出力ポートをオフ状態にする（ステップＳ５０）。電源電圧が低下していくときには、各種信号線のレベルが不安定になってＲＡＭ内容が化ける可能性があるが、このようにＲＡＭアクセス禁止状態にしておけば、バックアップＲＡＭ５５内のデータが化けることはない。
【０１１９】
次いで、ＣＰＵ５６は、ループ処理にはいる。すなわち、何らの処理もしない状態になる。従って、図７に示されたリセットＩＣ６５１からのシステムリセット信号によって外部から動作禁止状態にされる前に、内部的に動作停止状態になる。よって、電源断時に確実にＣＰＵ５６は動作停止する。その結果、上述したＲＡＭアクセス禁止の制御および動作停止制御によって、電源電圧が低下していくことに伴って生ずる可能性がある異常動作に起因するＲＡＭ５５の内容破壊等を確実に防止することができる。
【０１２０】
なお、この実施の形態において、停電発生ＮＭＩ処理では、処理の最終部でプログラムをループ状態にしたが、ホールト（ＨＡＬＴ）命令を発行するように構成してもよい。
【０１２１】
また、レジスタの内容をＲＡＭ５５領域に格納した後にセットされるバックアップフラグは、上述したように、電源投入時において復旧すべきバックアップデータがあるか否か（停電からの復旧か否か）を判断する際に使用される。また、ステップＳ４１からＳ５０の処理は、ＣＰＵ５６がシステムリセット回路６５からのシステムリセット信号を受ける前に完了する。換言すれば、システムリセット回路６５からのシステムリセット信号を受ける前に完了するように、電圧監視回路の検出電圧の設定が行われている。
【０１２２】
この実施の形態では、電力供給停止時処理開始時に、バックアップフラグの確認が行われる。そして、バックアップフラグが既にセットされている場合には電力供給停止時処理を実行しない。上述したように、バックアップフラグは、必要なデータのバックアップが完了し、その後電力供給停止時処理が完了したことを示すフラグである。従って、例えば、リセット待ちのループ状態で何らかの原因で再度ＮＭＩが発生したとしても、電力供給停止時処理が重複して実行されてしまうようなことはない。
【０１２３】
ただし、割込処理中では他の割込がかからないような仕様のＣＰＵを用いている場合には、ステップＳ４３の判断は不要である。
【０１２４】
図２０は、バックアップパリティデータ作成方法の一例を説明するための説明図である。ただし、図２０に示す例では、説明のために、バックアップデータＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく停電発生処理において、図２０に示すように、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定される。次に、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転して得られた値（この例では「Ｃ６Ｈ」）がバックアップパリティデータ領域に設定される。
【０１２５】
電源が再投入されたときには、停電復旧処理においてパリティ診断が行われる。バックアップ領域の全データがそのまま保存されていれば、電源再投入時に、図２０に示すようなデータがバックアップ領域に設定されている。
【０１２６】
ステップＳ７の処理において、ＣＰＵ５６は、電源発生ＭＮＩ処理にて実行された処理と同様の処理を行う。すなわち、バックアップチェックデータ領域に、初期データ（この例では００Ｈ）が設定され、「００Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１６Ｈ」の排他的論理和がとられる。さらに、その結果と「ＤＦＨ」の排他的論理和がとられる。そして、その結果（この例では「３９Ｈ」）を反転した最終演算結果を得る。バックアップ領域の全データがそのまま保存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわちバックアップチェックデータ領域に設定されているデータと一致する。バックアップＲＡＭ５５領域内のデータにビット誤りが生じていた場合には、最終的な演算結果は「Ｃ６Ｈ」にならない。
【０１２７】
よって、ＣＰＵ５６は、最終的な演算結果とバックアップチェックデータ領域に設定されているデータとを比較して、一致すればパリティ診断正常とする。一致しなければ、パリティ診断異常とする。
【０１２８】
以上のように、この実施の形態では、遊技制御手段には、遊技機の電源が断しても、所定期間電源バックアップされる変動データ記憶手段（この例ではバックアップＲＡＭ５５）が設けられ、電源投入時に、ＣＰＵ５６（具体的にはＣＰＵ５６が実行するプログラム）は、変動データ記憶手段がバックアップ状態にあればバックアップデータにもとづいて遊技状態を回復させる遊技状態復旧処理（ステップＳ９）を行うように構成される。
【０１２９】
なお、電源投入時に、変動データ記憶手段にバックアップデータが記憶されていない場合に実行される初期化処理と、変動データ記憶手段にバックアップデータが記憶されていてもクリアスイッチ９２１がオフ状態である場合に実行される初期化処理とは、プログラム上兼用されている（図９のステップＳ６参照）。従って、遊技店での運用上の利便性を向上させる制御を付加しても、プログラム容量はさほど増えない。
【０１３０】
この実施の形態では、図８に示されたように電源基板９１０に電源監視回路が搭載され、図７に示されたように主基板３１にシステムリセット回路６５が搭載されている。そして、電源電圧が低下していくときに、システムリセット回路６５がローレベルのシステムリセット信号を発生する時期は、電源監視回路（この例では電源監視用ＩＣ９０２）がローレベルのＮＭＩ割込信号を発生する時期よりも遅くなるように設定されている。さらに、システムリセット回路６５からのローレベルのシステムリセット信号は、ＣＰＵ５６のリセット端子に入力されている。
【０１３１】
すると、ＣＰＵ５６は、電源監視手段（電源監視用ＩＣ９０２）からの電圧低下信号にもとづいて、停電発生ＮＭＩ処理（電力供給停止時処理）を実行した後にループ状態に入るのであるが、ループ状態において、リセット状態に入ることになる。すなわち、ＣＰＵ５６の動作が完全に停止する。＋５Ｖ電源電圧値以下においては、ＣＰＵ５６の正常な動作が担保できない（即ち、動作の管理ができない状態が発生する）が、ＣＰＵ５６は正常に動作できる電源が供給されている状態でリセット状態になるので、不定データにもとづいて異常動作してしまうことは防止される。
【０１３２】
このように、この実施の形態では、ＣＰＵ５６が、電源監視回路からの検出出力の入力に応じてループ状態に入るとともに、システムリセット回路６５からの検出出力の入力に応じてシステムリセットされるように構成されている。従って、電源断時に確実なデータ保存が行われ、遊技者に不利益がもたらされることが防止される。
【０１３３】
なお、この実施の形態では、電源監視用ＩＣ９０２と、システムリセット回路６５は、同一の電源電圧を監視しているが、異なる電源電圧を監視してもよい。例えば、電源基板９１０の電源監視回路が＋３０Ｖ電源電圧を監視し、システムリセット回路６５が＋５Ｖ電源電圧を監視してもよい。そして、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングは電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅くなるように、システムリセット回路６５のしきい値レベル（システムリセット信号を発生する電圧レベル）が設定される。例えば、しきい値は４．２５Ｖである。４．２５Ｖは、通常時の電圧より低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧である。なお、システムリセット回路６５に設けられた遅延手段の遅延時間（例えばコンデンサの容量）を調整して、システムリセット回路６５がローレベルのシステムリセット信号を発生するタイミングを電源監視回路がＮＭＩ割込信号を発生するタイミングに対して遅らせるようにしてもよい。
【０１３４】
また、上記の実施の形態では、ＣＰＵ５６は、マスク不能割込端子（ＮＭＩ端子）を介して電源基板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号をマスク可能割込端子（ＩＲＱ端子）に導入してもよい。その場合には、割込処理（ＩＲＱ処理）で電力供給停止時処理が実行される。また、入力ポートを介して電源基板からのＮＭＩ割込信号を検知してもよい。その場合には、メイン処理において入力ポートの監視が行われる。
【０１３５】
また、ＮＭＩ割込信号に変えて、ＩＲＱ端子を介して電源基板からの割込信号を検知する場合に、メイン処理のステップＳ１４における遊技制御処理の開始時にＩＲＱ割込マスクをセットし、遊技制御処理の終了時にＩＲＱ割込マスクを解除するようにしてもよい。そのようにすれば、遊技制御処理の開始前および終了後に割込がかかることになって、遊技制御処理が中途で中断されることはない。従って、払出制御コマンドを払出制御基板３７に送出しているときなどにコマンド送出が中断されてしまうようなことはない。よって、停電が発生するようなときでも、払出制御コマンド等は確実に送出完了する。
【０１３６】
また、この実施の形態では、停電発生処理（電力供給停止時処理）において、既にデータがバックアップされ電力供給停止時処理が既に実行されたことを示すバックアップフラグがセットされている場合には電力供給停止時処理を実行しないように構成されている。電源が断する過程では、再度ＮＭＩが発生する可能性がある。すると、停電発生処理においてバックアップフラグの確認を行わない場合には、再度発生したＮＭＩによって再度電力供給停止時処理が実行される。
【０１３７】
最初に実行された正規の電力供給停止時処理では、レジスタの内容をバックアップＲＡＭ５５に格納する処理が行われる（図１９におけるステップＳ４４参照）。最初に実行された正規の電力供給停止時処理後のリセット待ちの状態では電源電圧が徐々に低下していくので、レジスタの内容が破壊される可能性もある。すなわち、レジスタ値は、電源断が検出されたときの状態（最初にＮＭＩが発生したとき）から変化している可能性がある。そのような状態で再度電力供給停止時処理が実行されると、電源断が検出されたときの状態のレジスタ値とは異なる値がバックアップＲＡＭ５５に格納されてしまう。すると、電源復旧時に実行される停電復旧処理において、電源断が検出されたときの状態のレジスタ値とは異なる値がレジスタに復旧されてしまう。その結果、電源断時の遊技状態とは異なる遊技状態が再現されてしまう可能性が生ずる。
【０１３８】
以上、本発明の実施の形態によれば遊技機（パチンコ遊技機１）に設けられた電気部品（各種ランプ、スピーカ２７、玉払出装置９７、可変表示装置８、可変入賞球装置１５、等）を制御する制御手段（ＣＰＵ５６）と、該制御手段が制御を行う際に発生する制御情報（大当たり中情報・確変中情報・確率設定値情報等）を電力供給停止後も所定時間が経過するまでは記憶する情報記憶手段（バックアップＲＡＭ５５）と、を備え、複数の遊技機又は複数の遊技機のうち特定の遊技機に対して前記情報記憶手段に記憶された前記制御情報を全てもしくは部分的に初期化するための初期化信号（クリア信号）を出力する外部装置（ホールコンピュータ９２０、クリアスイッチ９２１）と接続可能な遊技機であって、前記外部装置から出力される前記初期化信号を入力する信号入力手段（スイッチ回路５８）と、該信号入力手段から入力される初期化信号の種類に応じて前記制御情報を初期化する初期化手段（初期化処理）と、を備え、該初期化手段は、前記初期化信号に対応する制御情報を初期化する機能及び前記初期化信号に対応する制御情報を残してそれ以外の制御情報を初期化する機能のうち少なくともいずれか一方の機能を備えたことにより、制御情報を初期化する際に消したい制御情報のみを選んで初期化したり、残したい制御情報を選んでそれ以外を初期化したりすることができるため、営業上で必要な情報までも初期化してしまうといった制御上の不具合を防止することができる。
【０１３９】
また、複数種類の識別情報（特別図柄）を可変表示して該識別情報の表示結果を導出表示する可変表示装置（可変表示装置８）と、前記識別情報の表示結果が予め定めた特定表示態様となるときに遊技者にとって有利な特定遊技状態（大当たり遊技状態）に制御する特定遊技状態制御手段と、前記識別情報の表示結果が前記特定表示態様のうち予め定めた特別表示態様となると、前記特定遊技状態とは異なる遊技者にとって有利な特別遊技状態（確変）に制御する特別遊技状態制御手段と、を備え、前記初期化手段は、前記制御情報のうち前記特別遊技状態に制御するための制御情報を残してそれ以外の制御情報を初期化することにより、制御情報を初期化する場合でも、特別遊技状態に制御するための制御情報を残し、それ以外の制御情報を初期化することができるため、遊技者に特別遊技状態の継続遊技を可能にする等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０１４０】
また、複数種類の識別情報を可変表示して該識別情報の表示結果を導出表示する可変表示装置と、前記識別情報の表示結果が予め定めた特定表示態様となるときに遊技者にとって有利な特定遊技状態に制御する特定遊技状態制御手段と、前記可変表示装置に前記特定表示態様を導出表示する確率を予め定めた複数の確率設定値から選択された確率設定値を設定する確率設定手段（確率設定スイッチ３０）と、を備え、前記初期化手段は、前記制御情報のうち前記確率設定手段の設定値情報を残してそれ以外の制御情報を初期化することにより、制御情報を初期化する場合でも、確率設定制御手段の設定値情報を残し、それ以外の制御情報を初期化することができるため、設定値を変更し直すことなく継続遊技を行う等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０１４１】
また、前記初期化手段による初期化処理が正常に完了した旨を報知する初期化完了報知手段（初期化完了処理）を備えたことにより、遊技機側で初期化処理の完了を把握することができ、ひいては初期化処理完了の確認作業を楽にすることができる。
【０１４２】
また、前記初期化手段による初期化処理に異常が生じた旨を報知する初期化異常報知手段（異常報知処理）を備えたことにより、外部装置からの初期化信号が入力されない場合でも遊技機側で初期化処理に異常が生じたことを把握することができる。
【０１４３】
なお、実施形態中のパチンコ遊技機１は、始動入賞に基づいて可変表示装置８に可変表示される特別図柄の停止図柄が所定の図柄の組合せになると所定の遊技価値が遊技者に付与可能になる第１種弾球遊技機であったが、始動入賞に基づいて可変表示される図柄の停止図柄が所定の図柄の組合せになると開放する所定の電動役物への入賞があると所定の権利が発生又は継続する第３種弾球遊技機であっても、本発明を適用できる。
【０１４４】
また、実施形態中では、特別遊技状態を特別図柄及び普通図柄の確率変動制御としているが、これに限定するものではなく、遊技者に有利となる遊技制御を特別遊技状態とすればよい。例えば、特別図柄乃至普通図柄に対しての時間短縮制御又は確率変動制御、電役（例えば、普通可変入賞球装置）の開放期間の延長制御、特別図柄乃至普通図柄に対しての始動通過領域の増設制御（例えば、普通入賞口を特別図柄の始動入賞口として設定変更する制御）、賞球数の増加制御（例えば、入賞に伴う賞球を通常時の１３個から１５個に増加する制御）、あるいは所定領域への通過率向上制御（例えば、始動入賞口の上流側に打玉規制装置を設け、該打玉規制装置の作動により始動入賞率を向上する制御）を特別遊技状態とすることができ、さらには前記第３種に本発明を適用した場合には、特定領域への入賞率向上制御を特別遊技状態としてもよい。なお、上記した遊技制御を組合せて特別遊技状態とすることもできるのは言うまでもない。
【０１４５】
【発明の効果】
以上、説明したところから明らかなように、請求項１の発明においては、制御情報を初期化する際に消したい制御情報のみを選んで初期化したり、残したい制御情報を選んでそれ以外を初期化したりすることができるため、営業上で必要な情報までも初期化してしまうといった制御上の不具合を防止することができる。
【０１４６】
また、請求項２の発明においては、制御情報を初期化する場合でも、特別遊技状態に制御するための制御情報を残し、それ以外の制御情報を初期化することができるため、遊技者に特別遊技状態の継続遊技を可能にする等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０１４７】
また、請求項３の発明においては、制御情報を初期化する場合でも、確率設定制御手段の設定値情報を残し、それ以外の制御情報を初期化することができるため、設定値を変更し直すことなく継続遊技を行う等の営業上で必要な情報まで初期化してしまう不都合を防止することができる。
【０１４８】
また、請求項４の発明においては、遊技機側で初期化処理の完了を把握することができ、ひいては初期化処理完了の確認作業を楽にすることができる。
【０１４９】
また、請求項５の発明においては、外部装置からの初期化信号が入力されない場合でも遊技機側で初期化処理に異常が生じたことを把握することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における遊技機を示す正面図である。
【図２】遊技機の裏面に設けられる各基板を示す説明図である。
【図３】機構板を示す背面図である。
【図４】遊技場の状態の例を示す説明図である。
【図５】遊技機に設けられる（Ａ）クリアスイッチ、（Ｂ）確率設定スイッチの外観構成の例を示す説明図である。
【図６】遊技制御基板（主基板）の回路構成例を示すブロック図である。
【図７】電源監視及び電源バックアップのためのＣＰＵ周りの一構成例を示すブロック図である。
【図８】電源基板の一構成例を示すブロック図である。
【図９】主基板におけるＣＰＵが実行するメイン処理の例を示すフローチャートである。
【図１０】遊技状態復旧処理を実行するか否かの決定方法の例を示す説明図である。
【図１１】初期設定処理の例を示すフローチャートである。
【図１２】確率設定処理の例を示すフローチャートである。
【図１３】初期化処理の例を示すフローチャートである。
【図１４】バックアップＲＡＭに記憶された制御情報の領域の一例を示す説明図である。
【図１５】初期化完了処理の例を示すフローチャートである。
【図１６】異常報知処理の例を示すフローチャートである。
【図１７】２ｍＳタイマ割込処理の例を示すフローチャートである。
【図１８】遊技制御処理の例を示すフローチャートである。
【図１９】停電発生ＮＭＩ処理の例を示すフローチャートである。
【図２０】バックアップパリティデータ作成方法の例を説明するための説明図である。
【符号の説明】
１　　パチンコ遊技機
８　　可変表示装置
１０　　可変表示器
３０　　確率設定スイッチ
３０Ａ　設定変更操作スイッチ
３１　　遊技制御基板（主基板）
３５　　ランプ制御基板
５５　　バックアップＲＡＭ（ＲＡＭ）
５６　　ＣＰＵ
５８　　スイッチ回路
６４　　情報出力回路
７０　　音声制御基板
３７４　　払出制御基板
９２０　　ホールコンピュータ
９２１　　クリアスイッチ
９２１Ａ　切換操作スイッチ
９２３　　集中電源スイッチ
９２４　　遊技場
９２５　　遊技機設置島[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention provides a control unit for controlling an electric component provided in a gaming machine, and an information storage unit for storing control information generated when the control unit performs control until a predetermined time elapses after power supply is stopped. And outputting an initialization signal for completely or partially initializing the control information stored in the information storage means for a plurality of gaming machines or a specific gaming machine among the plurality of gaming machines. And a game machine connectable to an external device.
[0002]
[Prior art]
Conventionally, a plurality of gaming machines are installed as a plurality of gaming machines or a plurality of gaming machines as a gaming machine connectable to an external device that outputs an initialization signal for initializing control information to a specific gaming machine among a plurality of gaming machines. A clear switch is installed on the gaming machine installation island to be operated, and the control information stored in the backup RAM (information storage means) of all the gaming machines installed on the gaming machine installation island or a specific gaming machine is operated by operating the clear switch. A device for initializing has been proposed (for example, see Patent Document 1).
[0003]
In addition, a plurality of gaming machines are collectively initialized by a method of initializing a backup RAM of a gaming machine connected to a personal computer (hall computer) as an external device and provided with a power failure countermeasure installed in a game arcade. A mode for collectively initializing a gaming machine excluding a designated gaming machine among a plurality of gaming machines, and a mode for simultaneously initializing a designated gaming machine among a plurality of gaming machines. In addition, there has been proposed a system in which a backup RAM of a gaming machine is initialized at a time in a mode selected from the plurality of modes (for example, see Patent Document 2).
[0004]
[Patent Document 1]
JP-A-2002-035245 (page 4-7, FIG. 4)
[Patent Document 2]
JP-A-2002-166025 (pages 3 to 6, FIG. 4)
[0005]
[Problems to be solved by the invention]
By the way, in the configurations of Patent Documents 1 and 2, it is possible to select whether or not to initialize the backup RAM for each gaming machine. However, all the gaming machines whose backup RAM has been initialized Is initialized, so that there is an inconvenience in control in which even information necessary for business (for example, leaving probability variation information and the like on the next day and allowing the player to continue playing) is initialized. Was. The present invention has been made in view of the above circumstances, and an object thereof is to provide an initialization signal for initializing control information for a plurality of gaming machines or a specific one of the plurality of gaming machines. It is an object of the present invention to provide a gaming machine which can be connected to an external device which outputs the information, and which can prevent control problems such as initializing even information necessary for business.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a control means for controlling an electric component provided in a game machine, and control information generated when the control means performs control, after stopping power supply, Information storage means for storing until a predetermined time has elapsed, and all of the control information stored in the information storage means for a specific gaming machine among a plurality of gaming machines or a plurality of gaming machines or A gaming machine connectable to an external device that outputs an initialization signal for partially initializing, wherein the signal input unit inputs the initialization signal output from the external device, and Initialization means for initializing control information according to the type of the initialization signal input, the initialization means having a function of initializing control information corresponding to the initialization signal and the initialization signal Control information corresponding to Leaving, characterized in that the other control information with at least one of the functions of initializing. With this configuration, it is possible to select and initialize only the control information to be erased when initializing the control information, or to initialize the other by selecting the control information to be retained. Control problems such as initialization of necessary information can be prevented.
[0007]
Further, in the invention of claim 2, a variable display device that variably displays a plurality of types of identification information and derives and displays a display result of the identification information, and the display result of the identification information has a predetermined specific display mode. A specific game state control means for controlling to a specific game state which is advantageous to the player, and a game different from the specific game state when a display result of the identification information is a predetermined special display mode among the specific display modes. Special game state control means for controlling to a special game state advantageous to the player, wherein the initialization means leaves control information for controlling to the special game state among the control information and other control information Is initialized. With this configuration, even when the control information is initialized, the control information for controlling to the special game state can be left, and the other control information can be initialized. It is possible to prevent the inconvenience of initializing the information necessary for business, such as enabling the continuous game.
[0008]
Further, in the invention according to claim 3, a variable display device that variably displays a plurality of types of identification information and derives and displays a display result of the identification information, and the display result of the identification information has a predetermined specific display mode. A specific game state control means for controlling a specific game state which is advantageous to the player, and a probability setting value selected from a plurality of predetermined probability setting values for probabilities of deriving and displaying the specific display mode on the variable display device. Setting means for setting the probability setting means, wherein the initialization means leaves the setting value information of the probability setting means in the control information and initializes other control information. With this configuration, even when the control information is initialized, the set value information of the probability setting control unit can be left, and the other control information can be initialized, without changing the set value again. It is possible to prevent inconvenience of initializing even information necessary for business such as playing a continuous game.
[0009]
Further, the invention according to claim 4 is characterized in that there is provided initialization completion notifying means for notifying that the initialization processing by the initialization means has been normally completed. With this configuration, it is possible for the gaming machine to grasp the completion of the initialization processing, and thus, it is possible to easily perform the work of confirming the completion of the initialization processing.
[0010]
According to a fifth aspect of the present invention, there is provided an initialization abnormality informing means for informing that an abnormality has occurred in the initialization processing by the initialization means. With this configuration, it is possible to recognize that an abnormality has occurred in the initialization processing on the gaming machine side even when the initialization signal is not input from the external device.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. First, the overall configuration of the pachinko gaming machine 1 as an example of the gaming machine will be described. FIG. 1 is a front view of a pachinko gaming machine 1 according to the present embodiment. Here, the pachinko gaming machine 1 is shown as an example of the gaming machine, but the present invention is not limited to the pachinko gaming machine 1, and may be, for example, a coin gaming machine. Further, the present invention can be applied to a game machine or a slot machine of an image type.
[0012]
As shown in FIG. 1, the pachinko gaming machine 1 has a glass door frame 2 formed in a frame shape. On the lower surface of the glass door frame 2 is a hit ball supply tray 3. A surplus ball receiving tray 4 for storing premium balls overflowing from the hit ball supply tray 3 and a hit ball operation handle (operation knob) 5 for firing a hit ball are provided below the hit ball supply tray 3. A game board 6 is detachably mounted behind the glass door frame 2. A game area 7 is provided on the front of the game board 6.
[0013]
In the vicinity of the center of the game area 7, there is provided a variable display device 8 that variably displays symbols (special symbols) as a plurality of types of identification information and derives and displays the display results of the special symbols on the variable display unit 9. . In the present embodiment, the variable display section 9 has three symbol display areas of “left”, “middle”, and “right”. The variable display device 8 includes a variable display 10 that variably displays symbols (normal symbols) “O” and “X” using 7-segment LEDs. On the side of the variable display device 8, a passing gate 11 for guiding a hit ball is provided. The hit ball that has passed through the passing gate 11 is guided to the starting winning opening 14 via the ball exit 13. In the passage between the passage gate 11 and the ball exit 13, there is a gate switch 12 for detecting a hit ball passing through the passage gate 11. The winning ball that has entered the starting winning port 14 is guided to the back of the game board 6 and detected by the starting port switch 17. In addition, a variable winning ball device 15 that performs opening and closing operations is provided below the starting winning port 14. The variable winning ball device 15 is opened by the solenoid 16.
[0014]
An opening / closing plate 20 that is opened by the solenoid 21 in a specific game state (big hit state) is provided below the variable winning ball device 15. In this embodiment, the opening and closing plate 20 serves as a means for opening and closing the special winning opening. A winning ball that has entered one (V zone) of the winning balls guided to the back of the game board 6 from the opening / closing plate 20 is detected by the V winning switch 22. The winning ball from the opening / closing plate 20 is detected by the count switch 23. At the lower part of the variable display device 8, there is provided a starting prize storage display 18 having four display portions for displaying the number of winning balls entering the starting prize port 14. In this example, the start winning prize storage display 18 increases the number of lit display units by one each time there is a starting prize, with the upper limit being four. Then, each time the variable display of the variable display unit 9 is started, the number of the lit display units is reduced by one.
[0015]
The game board 6 is provided with a plurality of winning ports 19 and 24, and winning of the game balls to the winning ports 19 and 24 is detected by the winning port switches 19A and 24A. Decorative lamps 25 that blink during the game are provided around the left and right sides of the game area 7, and the lower part has an out opening 26 for absorbing a hit ball that has not won. In addition, two speakers 27 that emit sound effects are provided at upper left and right sides of the game area 7. A game effect LED 28A and game effect lamps 28B and 28C are provided on the outer periphery of the game area 7.
[0016]
In this example, a prize ball lamp 51 that is lit when a prize ball is paid out is provided near one of the speakers 27, and a ball out lamp 52 that is lit when the supply ball runs out is near the other speaker 27. Is provided. Further, FIG. 1 also shows a card unit 50 which is installed adjacent to the pachinko gaming table 1 and enables lending of a ball by inserting a prepaid card.
[0017]
The card unit 50 has a usable indicator lamp 151 for indicating whether or not the card is in a usable state. If there is a fraction (a number less than 100 yen) in the remaining amount information recorded in the card, the fraction is displayed on the hitting plate. 3, a fraction display switch 152 for displaying on a frequency display LED provided in the vicinity of 3, a connection board direction indicator 153 indicating which side of the pachinko gaming machine 1 the card unit 50 corresponds to, and the inside of the card unit 50. A card insertion indicator 154 indicating that a card has been inserted into the card, a card insertion slot 155 into which a card as a recording medium is inserted, and a mechanism of a card reader / writer provided on the back of the card insertion slot 155 are checked. A card unit lock 156 is provided for releasing the card unit 50 in some cases.
[0018]
The hit ball fired from the hitting ball launching device enters the game area 7 through the hitting rail, and then descends from the game area 7. When a hit ball is detected by the gate switch 12 through the passing gate 11, the ordinary symbols (“O” or “X”) of the variable display 10 are turned on continuously and alternately based on the detection signal. . When "x" is lit on the variable display 10, the variable display 10 has derived the loss display result. On the other hand, when “○” is lit, it means that the variable display 10 has derived the winning display result, and the starting winning opening 14 is opened for a predetermined time. The variable time of the variable display 10 is set relatively long (for example, 30 seconds) in the normal probability mode and relatively short (for example, 3 to 5 seconds) in the probability variation (probable change) mode. (Special game state). When the hit ball enters the start winning opening 14 and is detected by the start switch 17, the special symbol starts rotating if the change of the special symbol in the variable display section 9 can be started. If the symbol change cannot be started, the start winning memory is increased by one as described above.
[0019]
The rotation of the image in the variable display unit 9 stops when a certain time has elapsed. If the combination of images at the time of stoppage is a combination of big hit symbols, the game shifts to a big hit game state. That is, the opening / closing plate 20 is opened until a predetermined time elapses or until a predetermined number (for example, 10) of hit balls is won. Then, when the hit ball wins in the specific winning area while the opening and closing plate 20 is opened and is detected by the V winning switch 22, a continuation right is generated and the opening and closing plate 20 is opened again. Generation of the continuation right is allowed a predetermined number of times (for example, 15 rounds) (specific game state). Therefore, in this embodiment, the pachinko gaming machine 1 includes the aforementioned means, that is, a specific game state control means for controlling a special game state advantageous to the player when the display result of the special symbol becomes a predetermined specific display mode. ing.
[0020]
If the combination of images in the variable display unit 9 at the time of stop is a combination of big hit symbols with probability fluctuation, the probability of the next big hit is increased (special game state). That is, the special game state is more advantageous for the player. When the stop symbol on the variable display 10 is a predetermined symbol (hit symbol), the variable winning ball device 15 is opened for a predetermined time. Further, in the special game state, the probability that the stop symbol on the variable display 10 will hit the symbol is increased, and the opening time and the number of times the variable winning ball device 15 is opened are increased. Therefore, in the present embodiment, when the pachinko gaming machine 1 has the means, that is, the symbol display result becomes a predetermined special display mode among the specific display modes, the pachinko gaming machine 1 enters a special game state advantageous to a player different from the specific game state. Special game state control means for controlling is provided.
[0021]
Next, each device disposed on the back surface of the pachinko gaming machine 1 will be described. FIG. 2 is a rear view of the frame base 2A. On the back surface of the pachinko gaming machine 1, a ball storage tank 38 is provided above the mechanism plate 36 in the frame base 2A, and when the pachinko gaming machine 1 is installed on the gaming machine installation island 925, the game balls are thrown from above. It is supplied to the storage tank 38. The game balls in the ball storage tank 38 reach the ball payout mechanism (not shown) through the guiding gutter 39.
[0022]
On the back side of the pachinko gaming machine 1, a variable display control unit 29 for controlling the variable display section 9, and a game control board (main board) 31 on which a game control microcomputer and the like are mounted are installed. In addition, a payout control board 37 on which a payout control microcomputer for performing ball payout control is mounted, and a hitting ball launching device that launches a hitting ball into the game area 7 using the rotational force of a motor are provided. Further, a lamp control board 35 for sending signals to the decorative lamp 25, the game effect LED 28A, the game effect lamps 28B and 28C, the prize ball lamp 51 and the ball cut lamp 52, and voice control for controlling generation of voice from the speaker 27. A launch control board 91 for controlling the substrate 70 and the hit ball launching device is also provided. Note that an error display LED 374 is also mounted on the payout control board 37.
[0023]
Further, a power supply board 910 provided with a power supply circuit for generating DC 30V, DC 21V, DC 12V and DC 5V is provided, and a terminal board 160 provided with terminals for outputting various information to the outside of the gaming machine is provided above. Have been. The terminal board 160 has at least an out-of-ball terminal for introducing the output of the out-of-ball detection switch 167 to be described later and externally outputting the award ball terminal for externally outputting the award ball number signal, and a ball lending number signal. Ball lending terminals for externally outputting the data. An information terminal board (external information output device) 34 having terminals for outputting various information from the main board 31 to the outside of the gaming machine is installed near the center.
[0024]
A clear switch 921 and a probability setting switch 30 (see FIG. 5) are provided below the information terminal board 34 and above the game control board 31.
[0025]
In FIG. 2, signals from the lamp control board 35 and the sound control board 70 are supplied to the game effect LEDs 28A, game effect lamps 28B and 28C, the prize ball lamp 51, and the ball cut lamp 52 provided on the frame side. Illustrated is an electric relay board A77 and a balance display board 74 on which a frequency display LED and the like are mounted. Although not shown, other relay boards are provided as needed for signal relay.
[0026]
Therefore, the pachinko gaming machine 1 according to the present embodiment controls electric components (various lamps, speakers 27, ball payout devices 97, variable display devices 8, variable winning ball devices 15, etc.) provided in the pachinko gaming machines 1. The control means includes a main board 31, a lamp control board 35, a sound control board 70, a payout control board 37, a display control board 80, and the like.
[0027]
FIG. 3 is a rear view of the mechanism plate 36 of the pachinko gaming machine 1. The game balls stored in the ball storage tank 38 pass through the guide gutter 39, pass through the ball cutout detectors (ball cutout switches) 187A and 187B, and pass through the ball supply gutters 186A and 186B as shown in FIG. The delivery device 97 is reached. The game balls paid out from the ball payout device 97 are supplied to the hit ball supply tray 3 provided on the front surface of the pachinko gaming machine 1 through the communication port 45. On the side of the communication port 45, a surplus ball passage 46 communicating with the surplus ball tray 4 provided on the front face of the pachinko gaming machine 1 is formed. When a large number of prize balls are paid out based on the winning and the hitting ball supply tray 3 becomes full, and finally after the game balls reach the contact port 45, the game balls are further paid out. It is led to the ball tray 4. When the game balls are further paid out, the sensing lever 47 presses the full tank switch 48 and the full tank switch 48 is turned on. In this state, the rotation of the stepping motor in the ball discharging device 97 stops, the operation of the ball discharging device 97 stops, and the driving of the hit ball firing device 34 also stops.
[0028]
Signals from a winning opening switch (not shown), a starting opening switch 17 and a V winning switch 22 are sent to the main board 31 to perform the prize ball payout control. When the starting port switch 17 is turned on, the CPU 56 of the main board 31 knows that a winning corresponding to the payout of six winning balls has occurred. Further, when the count switch 23 is turned on, it is known that a winning corresponding to the payout of 15 prize balls has occurred. Then, when the winning opening switch is turned on, it is known that a winning corresponding to the payout of 10 winning balls has occurred. In this embodiment, for example, a game ball that has won the winning opening 24 is detected by the winning opening switch 24A provided in the winning ball flow path from the winning opening 24, and the game ball that has won the winning opening 19 is detected. Is detected by a winning opening switch 19A provided in a winning ball flow path from the winning opening 19.
[0029]
FIG. 4 shows a gaming machine installation island 924 having a plurality of pachinko gaming machines 1 according to the present embodiment, a hall computer 920 as an external device to which the pachinko gaming machines 1 can be connected, and a game in which a centralized power switch 923 is installed. It is a schematic plan view of the field 924. In the amusement arcade 924, gaming machine installation islands 925 composed of a plurality of gaming machines including the pachinko gaming machine 1 are arranged in a row.
[0030]
The pachinko gaming machine 1 according to the present embodiment has a backup RAM (RAM) 55 (FIG. 6) as an information storage unit described later for a plurality of pachinko gaming machines 1 or a specific pachinko gaming machine 1 among the plurality of pachinko gaming machines 1. Hall computer which outputs a clear signal as an initialization signal for initializing (clearing) all or a part of the control information (probable change information, jackpot information, remaining prize ball information, etc.) stored in the control information. 920 can be connected.
[0031]
The clear signal as the initialization signal includes a signal indicating that the control information is partially initialized, and includes five modes (“OFF”, “mode”) corresponding to the control information to be initialized. 1 "," mode 2 "," mode 3 ", and" mode 4 "). When "OFF" is selected in the hall computer 920, the operation is stopped without generating any signal. When the “modes 1 to 4” are selected, the control information stored in the backup RAM 55 for the plurality of pachinko gaming machines 1 or a specific one of the plurality of pachinko gaming machines 1 is partially stored. After the power of the pachinko gaming machine 1 is turned on, a clear signal to be cleared is output once within a predetermined time.
[0032]
The clear signal of “mode 1” in the present embodiment is a signal for clearing the in-progress information as control information, and the clear signal of “mode 2” is a signal for clearing other control information while leaving the in-progress information. The clear signal of "mode 3" is a signal for clearing information during a jackpot, and the clear signal of "mode 4" is a signal for clearing other control information while retaining probability set value information. (See FIG. 13).
[0033]
FIG. 4 shows a centralized power switch 923 for supplying power to a plurality of gaming machines belonging to the gaming machine installation island 925.
[0034]
FIG. 5 is an explanatory diagram of an external configuration related to (A) a clear switch 921 and (B) a probability setting switch (see FIG. 2) provided in the pachinko gaming machine 1 according to the present embodiment. The clear switch 921 is an initialization operation unit that outputs a clear signal as an initialization signal to the switch circuit 58 as a signal input unit based on an operation on the pachinko gaming machine 1 side. In the present embodiment, a switching operation switch 921A for selecting and switching between “OFF”, “Mode 1”, “Mode 2”, “Mode 3”, and “Mode 4” is provided. When “OFF” is selected, the clear switch 921 does not generate any signal and is in the operation stop state. Further, when “modes 1 to 4” are selected, the clear switch 921 is stored in the backup RAM 55 for the plurality of pachinko gaming machines 1 or a specific pachinko gaming machine 1 among the plurality of pachinko gaming machines 1. After turning on the power of the pachinko gaming machine 1, a clear signal for partially clearing the control information is output once within a predetermined time.
[0035]
That is, in the present embodiment, the clear switch 921 is provided as initialization operation means for performing an operation for executing the initialization of the control information stored in the backup RAM 55.
[0036]
In the present embodiment, the clear signal is output within a predetermined time after the power is turned on. However, the predetermined time may be extremely short, and the signal may be output at the same time as the power is turned on. Good.
[0037]
FIG. 5B is a schematic diagram of the probability setting switch 30. The probability setting switch 30 serving as a probability setting means for setting a probability setting value selected from a plurality of probability setting values in which the probability of deriving and displaying the specific display mode is predetermined on the variable display device 8 includes a setting change operation switch 30A. By switching the setting change operation switch 30A between setting 1, setting 2, and setting 3, it is possible to switch to three types of settings. The settings 1 to 3 are provided corresponding to three types of probabilities determined in advance as the derivation probabilities of the specific display mode. For example, the specific display mode is 1/400 when the setting change operation switch 30A is turned on to the setting 1, 1/433 when it is turned on to the setting 2, and 1/460 when it is turned on to the setting 3. The derived probability is to be selected. In the present embodiment, the derivation probability of the specific display mode is set by the following method. That is, in the case of the setting 1, the update range of the big hit random number is constituted by the numbers of 0 to 399, and one of the numbers (for example, 7) is set as the judgment value. The update range of the jackpot random number is constituted by a number of ４432 and one of the numbers (for example, 7) is determined as a judgment value. In the case of setting 3, the update of the jackpot random number is performed by a number of 0 to 459. A range is formed, and one of the numbers (for example, 7) is used as a determination value.
[0038]
In the present embodiment, the derivation probabilities of different specific display modes are set by providing three types of update ranges of the big hit random numbers. However, the update range of the big hit random numbers is limited to one type, and the number of determination values is different. Thus, the derivation probabilities of different specific display modes may be set. For example, the determination value may be “2, 3, 5” for setting 1, the determination value may be “2, 3” for setting 2, and the determination value may be “2” for setting 3.
[0039]
As described above, the case where a plurality of update ranges of the jackpot random numbers are provided for one determination value and the case where a plurality of determination values are provided for the update range of one jackpot random number have been described. Both methods may be used.
[0040]
FIG. 6 is a block diagram showing a circuit configuration of the main board 31. FIG. 6 also shows the payout control board 37, the lamp control board 35, the sound control board 70, the emission control board 91, and the display control board 80. On the main board 31, a basic circuit 53 for controlling the pachinko gaming machine 1 according to a program, a gate switch 12, a starting port switch 17, a V winning switch 22, a count switch 23, a ball out switch 187, winning port switches 19A and 24A and A switch circuit 58 for providing a signal from the prize ball count switch 301A to the basic circuit 53, and a solenoid for driving the solenoid 16 for opening and closing the variable prize ball device 15 and the solenoid 21 for opening and closing the open / close plate 20 in accordance with a command from the basic circuit 53. The circuit 59 is mounted.
[0041]
In this embodiment, the switch circuit 58 inputs a plurality of types of clear signals output from the hall computer 920 and supplies the signals to the basic circuit 53. In addition, the CPU 56 initializes control information (information during probable change, information during jackpot, information on remaining prize balls, and the like) according to the type of the clear signal input from the switch circuit 58.
[0042]
In addition, according to the data provided from the basic circuit 53, the big hit information indicating the occurrence of the big hit, the effective starting information indicating the number of the winning prize balls used to start the image display of the variable display unit 9, and the fact that the probability variation has occurred. Information indicating that the specified control information in the backup RAM 55 has been initialized, initialization abnormal information indicating that the specified control information in the backup RAM 55 has been initialized, a jackpot It includes an information output circuit 64 as signal output means for outputting to the hall computer 920 probability setting value information indicating the setting state of the symbol derivation probability.
[0043]
The basic circuit 53 includes a ROM 54 that stores a game control program and the like, a backup RAM 55 that is an example of a storage unit used as a work memory, a CPU 56 that performs a control operation according to the program, and an I / O port unit 57. In this embodiment, the ROM 54 and the backup RAM 55 are built in the CPU 56. That is, the CPU 56 is a one-chip microcomputer. The one-chip microcomputer only needs to include at least the backup RAM 55, and the ROM 54 and the I / O port unit 57 may be external or internal. The I / O port unit 57 is a terminal capable of inputting and outputting information in the microcomputer.
[0044]
Further, the main board 31 has a system reset circuit 65 for resetting the basic circuit 53 when the power is turned on, and decodes an address signal given from the basic circuit 53 to output any one of the I / O ports 57. An address decode circuit 67 for outputting a signal for selecting an / O port is provided. Note that there is also switch information input from the ball dispensing device 97 to the main board 31, but these are omitted in FIG.
[0045]
A hit ball launching device that hits and launches a game ball is driven by a drive motor 94 controlled by a circuit on a launch control board 91. Then, the driving force of the driving motor 94 is adjusted according to the operation amount of the operation knob 5. That is, the circuit on the launch control board 91 is controlled so that the hit ball is launched at a speed corresponding to the operation amount of the operation knob 5.
[0046]
In this embodiment, the lamp control means mounted on the lamp control board 35 controls the display of the start storage display 18, the gate passage storage display 41 and the decoration lamp 25 provided on the game board. At the same time, display control of the game effect lamps / LEDs 28A, 28B, 28C, the prize ball lamp 51 and the ball out lamp 52 provided on the frame side is performed. The display control of the variable display unit 9 for variably displaying special symbols and the variable display 10 for variably displaying ordinary symbols is performed by display control means mounted on the display control board 80.
[0047]
FIG. 7 is a block diagram showing peripheral devices of the CPU 56. As shown in FIG. 7, a voltage drop signal from a first power supply monitoring circuit (first power supply monitoring means or power supply monitoring means) is connected to a non-maskable interrupt terminal (XNMI terminal) of the CPU 56. The first power supply monitoring circuit is a circuit that monitors the voltage of any one of various DC power supplies used by the gaming machine and detects a drop in the power supply voltage. In this embodiment, the power supply voltage of VSL is monitored, and when the voltage value becomes equal to or less than a predetermined value, a low-level voltage drop signal is generated. VSL is the largest DC voltage used in gaming machines, and is +30 V in this example. Therefore, the CPU 56 can confirm the occurrence of power interruption by the interrupt processing. In this embodiment, the first power supply monitoring circuit is mounted on a power supply board 910, which will be described later, and the occurrence of power interruption is confirmed by the interrupt processing.
[0048]
FIG. 7 also shows a system reset circuit 65, but in this embodiment, the system reset circuit 65 also functions as a second power supply monitoring circuit (second power supply monitoring means). That is, the reset IC 651 sets the output to a low level for a predetermined time determined by the capacity of an external capacitor when the power is turned on, and sets the output to a high level after the predetermined time has elapsed. That is, the reset signal is raised to a high level to make the CPU 56 operable. The reset IC 651 monitors the power supply voltage of VSL, which is the same power supply voltage as the power supply voltage monitored by the first power supply monitoring circuit, and sets the voltage value to a predetermined value (the first power supply monitoring circuit outputs a voltage drop signal). When the voltage falls below the power supply voltage value), a low-level voltage drop signal is generated. Accordingly, the CPU 56 performs a predetermined power supply stop processing in response to the voltage drop signal from the first power supply monitoring circuit, and then performs a system reset. In this embodiment, the reset signal and the voltage drop signal from the second power supply monitoring circuit are the same signal.
[0049]
As shown in FIG. 7, the reset signal from the reset IC 651 is input to the NAND circuit 947 and also to the clear terminal of the counter IC 941 via the inversion circuit (NOT circuit) 944. When the input to the clear terminal goes low, the counter IC 941 counts the clock signal from the oscillator 943. Then, the Q5 output of the counter IC 941 is input to the NAND circuit 947 via the NOT circuits 945 and 946. The Q6 output of the counter IC 941 is input to a clock terminal of a flip-flop (FF) 942. The D input of the flip-flop 942 is fixed at a high level, and the Q output is input to an OR circuit (OR circuit) 949. The output of the NAND circuit 947 is introduced to the other input of the OR circuit 949 via the NOT circuit 948. The output of the OR circuit 949 is connected to the reset terminal of the CPU 56. According to such a configuration, when the power is turned on, two reset signals (low level signals) are supplied to the reset terminal of the CPU 56, so that the CPU 56 reliably starts operating.
[0050]
Then, for example, the detection voltage of the first power supply monitoring circuit (the voltage at which a voltage drop signal is output) is set to +22 V, and the detection voltage of the second power supply monitoring circuit is set to +9 V. In such a configuration, since the first power supply monitoring circuit and the second power supply monitoring circuit monitor the voltage of the same power supply VSL, the timing at which the first voltage monitoring circuit outputs the voltage drop signal And the timing at which the second voltage monitoring circuit outputs the voltage drop signal can be reliably set to a desired predetermined period. The desired predetermined period is a period from when the power supply stop processing is started in response to the voltage drop signal from the first power supply monitoring circuit to when the power supply stop processing is surely completed.
[0051]
In this example, the first detection condition under which the first power supply monitoring means outputs a detection signal is that the +30 V power supply voltage has dropped to +22 V, and the second power supply monitoring means outputs the detection signal. The second detection condition becomes that the +30 V power supply voltage has dropped to +9 V. However, the voltage value used here is an example, and another value may be used.
[0052]
However, although the monitoring range is narrowed, it is also possible to use a + 5V power supply voltage as the monitoring voltage of the first voltage monitoring circuit and the second voltage monitoring circuit. Also in that case, the detection voltage of the first voltage monitoring circuit is set higher than the detection voltage of the second voltage monitoring circuit.
[0053]
While power is not supplied from the + 5V power supply, which is the driving power supply of the CPU 56 and the like, at least a part of the backup RAM is backed up by the backup power supply supplied from the power supply board, and the contents are preserved even if the power supply to the gaming machine is cut off. Is done. That is, the pachinko gaming machine 1 as the gaming machine according to the present embodiment has control information generated when control means (main board 31, ramp control board 35, audio control board 70, payout control board 37, etc.) performs control. The backup RAM 55 is provided as information storage means for storing (information during probable change, information during jackpot, information on remaining prize balls, and the like) until a predetermined time elapses after the power supply is stopped.
[0054]
When the + 5V power supply is restored, a reset signal is issued from the system reset circuit 65, and the CPU 56 returns to a normal operation state. At that time, since the necessary data is stored in the backup RAM 55, it is possible to return to the gaming state at the time of the occurrence of the power failure when recovering from a power failure or the like.
[0055]
Although FIG. 7 shows a configuration in which the reset signal (low level signal) is applied twice to the reset terminal of the CPU 56 when the power is turned on, the reset is surely released even if the reset signal rises only once. When a CPU is used, the circuit elements indicated by reference numerals 941 to 949 are unnecessary. In that case, the output of the reset IC 651 is directly connected to the reset terminal.
[0056]
The CPU 56 used in this embodiment also has an I / O port (PIO) and a timer / counter circuit (CTC). The PIO has ports of 4 bits of PB0 to PB3 and 1 byte of PA0 to PA7. The ports PB0 to PB3 and PA0 to PA7 can be set for both input and output. However, in this embodiment, the built-in PIO is not used. In that case, for example, all ports are set to the input mode, and all ports are connected to the ground level. When the power is turned on, the PIO is automatically set to the input mode.
[0057]
As shown in FIG. 7, a plurality of types of clear signals (not shown, for example, a first clear signal (clear signal of mode 1) is one pulse, and a second clear signal (clear signal of mode 2) from the hall computer 920, as shown in FIG. Are two pulses, the third clear signal (clear signal in mode 3) is three pulses, and the fourth clear signal (clear signal in mode 4) is four pulses. The switch circuit 58 and the input port 570 shown in FIG. Is entered via The output signals of other switches such as the V winning switch 22 are also input to the input port 570. According to such a configuration, when one of the clear signals is input by switching of the hall computer 920, a clear signal is given to the CPU 56, and the CPU 56 identifies each clear signal and stores the clear content in the variation data storage means. Of these, the initialization process is performed on a specific area (for example, big hit information, probable change information, remaining prize ball information) corresponding to each clear signal. That is, the CPU 56 as the initializing means initializes the control information (probable change information, big hit information, remaining prize ball information, etc.) stored in the backup RAM 55 based on the clear signal input from the switch circuit 58. .
[0058]
The pachinko gaming machine 1 as the gaming machine according to the present embodiment is configured such that the information output circuit as signal output means for outputting an initialization completion signal to the hall computer 920 when the initialization processing by the CPU 56 is completed. 64.
[0059]
In the present embodiment, the same type of clear signals as those described above can be transmitted from the clear switch 921 (see FIGS. 2 and 5) provided in each gaming machine.
[0060]
FIG. 8 is a block diagram showing a configuration of a power supply board 910 of the gaming machine. The power supply board 910 is installed independently of the electric component control boards such as the main board 31, the display control board 80, the audio control board 70, the lamp control board 35, and the payout control board 37, and each of the electric component control boards in the gaming machine and Generates voltages used by mechanical components. In this example, AC24V, VLP (DC + 30V), VSL (DC + 30V), DC + 21V, DC + 12V and DC + 5V are generated. Further, the capacitor 916 serving as a backup power supply is charged from DC + 5V, that is, a power supply line for driving an IC or the like on each substrate.
[0061]
Transformer 911 converts an AC voltage from an AC power supply to 24V. The AC 24 V voltage is output to connector 915. In addition, the rectifier circuit 912 generates two types of DC voltage of +30 V from AC 24 V and outputs the DC voltage to the DC-DC converter 913 and the connector 915. The DC-DC converter 913 generates + 22V, + 12V, and + 5V and outputs the generated voltage to the connector 915. The connector 915 is connected to, for example, a relay board, and power of a voltage required for each electrical component control board and mechanical components is supplied from the relay board.
[0062]
The + 5V line from DC-DC converter 913 branches to form a backup + 5V line. A large-capacity capacitor 916 is connected between the backup + 5V line and the ground level. The capacitor 916 supplies power to the backup RAM 55 of the electric component control board (RAM backed up by a power source, that is, storage means that can be in a storage state) so that the storage state can be held when the power supply to the gaming machine is cut off. Supply backup power. Further, a diode 917 for preventing backflow is inserted between the + 5V line and the backup + 5V line.
[0063]
Note that a battery that can be charged from a + 5V power supply may be used as the backup power supply. When a battery is used, a rechargeable battery is used which runs out of capacity when power is not supplied from a + 5V power supply for a predetermined time (for example, one week).
The power supply board 910 has a power supply monitoring IC 902 included in the first power supply monitoring circuit. The power supply monitoring IC 902 detects the occurrence of power interruption by introducing the VSL power supply voltage and monitoring the VSL power supply voltage. Specifically, when the VSL power supply voltage becomes equal to or lower than a predetermined value (+22 V in this example), a voltage drop signal is output assuming that power supply is cut off. The power supply voltage to be monitored is preferably higher than the power supply voltage (+5 V in this example) of the circuit element mounted on each electric component control board. In this example, VSL, which is a voltage immediately after conversion from AC to DC, is used. The voltage drop signal from the power supply monitoring IC 902 is supplied to the main board 31, the payout control board 37, and the like.
[0064]
The predetermined value for the power supply monitoring IC 902 to detect the power-off is lower than the normal voltage, but is a voltage at which the CPU on each electric component control board can operate for a while. The power supply monitoring IC 902 is configured to monitor a voltage higher than a voltage for driving a circuit element such as a CPU (+5 V in this example) and a voltage immediately after conversion from AC to DC. Therefore, the monitoring range can be extended for the voltage required by the CPU. Therefore, more precise monitoring can be performed. Further, when VSL (+30 V) is used as the monitoring voltage, since the voltage supplied to various switches of the gaming machine is +12 V, prevention of erroneous switch-on detection at the moment of a power interruption can be expected. That is, if the voltage of the +30 V power supply is monitored, it is possible to detect a decrease in the voltage of +12 V at a stage before +12 V generated after the generation of +30 V starts to fall. Therefore, when the voltage of the + 12V power supply decreases, the switch output comes to the on state. However, if the + 30V power supply voltage that drops earlier than the + 12V is monitored and the power cutoff is recognized, the power supply is turned on before the switch output turns on. It is possible to enter a state of waiting for restoration and to enter a state in which the switch output is not detected.
[0065]
Further, since the power supply monitoring IC 902 is mounted on the power supply board 910 separate from the electric component control board, the first power supply monitoring circuit can supply a voltage drop signal to the plurality of electric component control boards. Regardless of the number of electrical component control boards that require the voltage drop signal, it is sufficient that only one first power supply monitoring means is provided, so that each electrical component control means in each electrical component control board performs return control described later. Doing so does not add much to the cost of the gaming machine.
[0066]
In the configuration shown in FIG. 8, the detection output (voltage drop signal) of the power supply monitoring IC 902 is supplied to each of the electric component control boards (for example, the main board 31 and the payout control board 37) via the buffer circuits 918 and 919. However, for example, a configuration may be employed in which one detection output is transmitted to the relay board, and the same signal is distributed from the relay board to each electric component control board. Further, a buffer circuit may be provided according to the number of substrates requiring a voltage drop signal.
[0067]
Next, the operation of the gaming machine will be described. FIG. 9 is a flowchart illustrating a main process executed by the CPU 56 on the main board 31. When the power to the gaming machine is turned on, in the main process, the CPU 56 first checks whether or not there is a probability setting input in this example only once (step S1). If there is a probability setting input, a probability setting process is executed (step S3).
[0068]
Next, the CPU 56 performs necessary initialization (step S2). Then, the state of the clear signal input through the input port 570 (whether or not the clear signal is input) is checked only once in this example (step S4). When the clear switch 921 installed in the hall computer 920 or the pachinko gaming machine 1 is in the “modes 1 to 4”, predetermined pulses corresponding to the “modes 1 to 4” are output, and the input port 570 is supplied with a clear signal (low active). Therefore, when the hall computer 920 or the clear switch 921 is in “modes 1 to 4”, the CPU 56 executes an initialization process corresponding to each mode (step S6).
[0069]
In this embodiment, the hall computer 920 and the clear switch 921 are operated immediately after the centralized power switch 923 is turned on. Further, the hall computer 920 and the clear switch 921 may be operated, for example, within a predetermined period after the central power switch 923 is pressed. The operation may be performed before the centralized power switch 923 is turned on. In consideration of the operation after the centralized power switch 923 is pressed, a delay time may be provided before the determination in step S4. The timing at which the CPU 56 checks the state of the clear signal input may be any time within a predetermined period after the power is turned on. Further, the configuration may be such that the CPU 56 confirms the state of the clear signal input twice or more.
[0070]
If there is no clear signal input in step S4, the CPU 56 checks whether data protection processing (for example, power failure occurrence NMI processing such as addition of parity data) of the backup RAM 55 area has been performed when the power is turned off (step S5). In this embodiment, when an unexpected power failure occurs, a process for protecting data in the backup RAM 55 area is performed. The case where such protection processing has been performed is regarded as backup. After confirming that there is no backup, the CPU 56 executes an initialization process (steps S5 and S6). In this embodiment, whether or not there is backup data in the backup RAM 55 area is confirmed by the state of the backup flag set in the backup RAM 55 area when the power is turned off. For example, if "55H" is set in the backup flag area, it means that there is a backup (on state), and if a value other than "55H" is set, it means that there is no backup (off state). “55H” set in the backup flag area is data set when the data protection processing of the backup RAM 55 area is completed in the power failure occurrence NMI processing, and is a parity code based on the data of the backup RAM 55 area.
[0071]
If there is backup data in the backup RAM 55 area, the CPU 56 performs data check (for example, parity check) in the backup RAM 55 area (step S7). If the power is restored after an unexpected power interruption, the data in the backup RAM 55 area must have been saved, and the check result becomes normal. If the check result is not normal, since the internal state cannot be returned to the state at the time of power failure, the initialization processing executed at the time of power-on without power recovery is executed (steps S8 and S6).
[0072]
If the check result is normal, the CPU 56 performs a game state restoring process for returning the internal state to the state at the time of power off (step S9). As shown in FIG. 10, when the value of the backup flag is set to “55H” and the check result is normal, the game state restoration processing in step S9 is executed. Then, the saved value of the PC (program counter) stored in the backup RAM 55 area is set in the PC, and the PC returns to the address (step S10).
[0073]
When the execution of the normal initialization process (Step S6) is completed, the process proceeds to a loop process in which the monitoring of the timer interrupt flag (Step S12) is confirmed in the main process. In the loop, a display random number update process (step S11) is also performed.
[0074]
In this embodiment, the presence or absence of backup data is confirmed when there is no clear signal input in step S4. Conversely, after the presence or absence of backup data is confirmed, the case where backup data exists (and The backup area may be checked, and the result of the backup area check may be confirmed to be normal.), And the state of the clear signal input may be confirmed.
[0075]
Further, in this embodiment, after the presence or absence of backup data is confirmed in step S5, if backup data exists, the backup area is checked in step S7. After it is confirmed that the data is normal, the presence or absence of backup data may be confirmed. Alternatively, whether to execute the power failure recovery process may be determined by confirming whether there is backup data or checking the backup area.
[0076]
Also, for example, at the time of the parity check (step S7) when determining whether or not to execute the power failure recovery processing, that is, when determining whether or not to restore the game state, a special process for the stored RAM data is performed. If it is confirmed that the gaming machine is in a game waiting state (a state in which a symbol is not being changed, a jackpot game is not being performed, a probability is not being changed, and there is no start winning prize memory) by a flag or the like or the data of the number of start winning prizes. Alternatively, the initialization process may be performed without performing the game state restoration process.
[0077]
FIG. 11 is a flowchart showing the initial setting process in step S2. In the initial setting process, the CPU 56 first sets interrupt prohibition (step S2A). When the interrupt is set to be prohibited, the CPU 56 sets the interrupt mode to the interrupt mode 2 (step S2B), and sets a stack pointer designation address to the stack pointer (step S2C). Then, the CPU 56 initializes the built-in device register (Step S2D). After initializing a built-in device (built-in peripheral circuit) CTC (counter / timer) and PIO (parallel input / output port) (step S2E), the RAM 55 is set to an accessible state (step S2f).
[0078]
The CPU 56 used in this embodiment has the following three types of modes as maskable interrupt (INT) modes. When an interrupt that can be masked occurs, the CPU 56 automatically sets an interrupt disabled state and saves the contents of the program counter on the stack.
[0079]
Interrupt mode 0: The built-in device that has issued the interrupt request sends an RST instruction (1 byte) or a CALL instruction (3 bytes) onto the internal data bus of the CPU. Therefore, the CPU 56 executes the instruction at the address corresponding to the RST instruction or the address specified by the CALL instruction. Upon reset, the CPU 56 automatically enters the interrupt mode 0. Therefore, when it is desired to set the interrupt mode 1 or the interrupt mode 2, it is necessary to perform a process for setting the interrupt mode 1 or the interrupt mode 2 in the initial setting process.
[0080]
Interrupt mode 1: In this mode, when an interrupt is accepted, the operation always jumps to address 0038 (h).
[0081]
Interrupt mode 2: A mode in which the address synthesized from the value (1 byte) of the specific register (I register) of the CPU 56 and the interrupt vector (1 byte: least significant bit 0) output from the built-in device indicates an interrupt address. It is. That is, the interrupt address is an address indicated by 2 bytes in which the upper address is the value of the specific register and the lower address is the interrupt vector. Therefore, an interrupt process can be set at an arbitrary (although discrete) even address. Each built-in device has a function of transmitting an interrupt vector when making an interrupt request.
[0082]
Therefore, when the interrupt mode 2 is set, it is possible to easily process an interrupt request from each built-in device, and to set an interrupt process at an arbitrary position in a program. . Further, unlike the interrupt mode 1, it is easy to prepare an interrupt process for each interrupt occurrence factor. As described above, in this embodiment, the CPU 56 is set to the interrupt mode 2 in step S2B of the initial setting process.
[0083]
FIG. 12 is a flowchart showing the probability setting process in step S3. In the probability setting process, when the setting change operation switch 30A of the probability setting switch 30 is operated, the CPU 56 first clears the entire area of the backup RAM 55 (step S3A). Then, the CPU 56 checks whether or not the entire area of the backup RAM 55 has been cleared (step S3B). After confirming that all the areas of the backup RAM 55 have been cleared, the CPU 56 writes the probability set value into the backup RAM 55 (steps S3B and S3C). If the entire area of the backup RAM 55 has not been cleared, an abnormality notification process is performed (steps S3B and B).
[0084]
FIG. 13 is a flowchart illustrating an example of a normal initialization process (step S6), and FIG. 14 is an explanatory diagram illustrating an example of an area of control information stored in the backup RAM 55. In the present embodiment, according to the type of the clear signal input from the switch circuit 58 (see FIG. 6), the control information stored in the backup RAM 55 includes the probable changing information, the big hit information, the probability setting value information, and the like. An initialization process is provided as initialization means for initializing. The details will be described below.
[0085]
In the initialization process, the CPU 56 first confirms once in this example whether or not the “mode 1” clear signal has been input (step S6A2). When the "mode 1" clear signal is input, the control information stored in the backup RAM 55 shown in FIG. Clear the probable change information. That is, the area of the in-change information in the backup RAM 55 is cleared (step 6A11). Then, in this example, it is confirmed only once whether or not the designated area has been cleared (step S6A12). If the designated area has not been cleared, an abnormality notification process is executed (step B). That is, the clear signal of “mode 1” is a signal for clearing the in-progress information as control information as described above, and the CPU 56 receives the clear signal of “mode 1” from the switch circuit 58 when the clear signal of “mode 1” is input. A function of initializing the in-progress information as specific control information corresponding to the “mode 1” initialization signal among the control information shown in FIG. 14 according to the type of the initialization signal to be performed is provided.
[0086]
If the "mode 1" clear signal has not been input, the CPU 56 checks once in this example whether or not the "mode 2" clear signal has been input (step S6A2). When the "mode 2" clear signal has been input, the control information other than the remaining control information is cleared while leaving the in-progress change information in the backup RAM 55. That is, the areas of the big hit information, the probability setting value information, and the other information are cleared (step 6A21). Then, in this example, it is confirmed only once whether or not the designated area has been cleared (step S6A22). If the designated area has not been cleared, an abnormality notification process is executed (step B). That is, the clear signal of “mode 2” is a signal for clearing control information other than the in-progress information as described above, and when the clear signal of “mode 2” is input, the CPU 56 A function of initializing other control information while leaving probable change information as control information for controlling the game state into the certain change state is provided.
[0087]
In addition, in this embodiment, although it is set as the probability variation state (probable variation state) as a special game state, it is not limited to this. For example, the special game state may be a time reduction state (time reduction state) in which the fluctuation time of the special symbol and the normal symbol is reduced.
[0088]
Further, in the present embodiment, all the information other than the probable changing information is cleared in step S6A21. However, the present invention is not limited to this. For example, the control other than the jackpot information and the probability setting value information may be left. The information may be cleared.
[0089]
If the clear signals of "mode 1" and "mode 2" have not been input, the CPU 56 checks only once in this example whether or not the clear signal of "mode 3" has been input (step S6A3). . When the "mode 3" clear signal is input, the remaining large hit information is cleared while leaving the probable changing information, the probability set value information, and other information. That is, the large hit information area of the backup RAM 55 is cleared (step 6A31). Then, in this example, it is confirmed only once whether or not the designated area has been cleared (step S6A32). If the designated area has not been cleared, an abnormality notification process is executed (step B). That is, the clear signal of “mode 3” is a signal for clearing the information during the jackpot as described above, and when the clear signal of “mode 3” is input, the CPU 56 sets the specific game state in the control information as the specific game state. A function is provided for initializing the big hit information as control information for controlling the big hit state.
[0090]
In the case where the clear signals of “modes 1 to 3” have not been input, the CPU 56 checks once in this example whether or not the clear signal of “mode 4” has been input (step S6A4). When the clear signal of “mode 4” is input, the control information other than the probability control value information of the backup RAM 55 is cleared while the probability set value information is kept. That is, the areas of the big hit information, the certainty changing information, and the other information are cleared (step 6A41). Then, in this example, it is confirmed only once whether or not the designated area has been cleared (step S6A42). If the designated area has not been cleared, an abnormality notification process is executed (step B). That is, the clear signal of “mode 4” is a signal for clearing control information other than the probability set value information as described above, and when the clear signal of “mode 4” is input, the CPU 56 A function of initializing other control information while leaving the probability setting value information as the setting value information of the probability setting switch 30 is provided.
[0091]
In the present embodiment, the control information other than the probability set value information is cleared in step 6A41, but the present invention is not limited to this. For example, a configuration may be used in which the probability setting value information, the jackpot information, and the probability change information are left, and other information (for example, remaining prize ball information) is cleared.
[0092]
Further, in the present embodiment, the areas of the control information stored in the backup RAM 55 are the jackpot in-progress information, the probable change information, the probability set value information, and other information, but are not limited thereto, and are included in the other information. It is also possible to provide a region for the remaining prize ball information or the like individually and select whether or not to clear the region.
[0093]
Then, based on the address value of the work area initial setting table, a predetermined work area (for example, a random number counter for normal symbol determination, a buffer for normal symbol determination, a special symbol left middle right symbol buffer, a payout command storage pointer, etc.) is initialized. An initial value setting process (step S6B) for setting a value (initial data) is performed. Then, a register of the CTC provided in the CPU 56 is set so that a timer interrupt is periodically performed every 2 ms (step S6C). That is, a value corresponding to 2 mS is set in a predetermined register (time constant register) as an initial value (initial data). Since the interrupt is prohibited (see FIG. 10) in the initial setting process (step S2), the interrupt is permitted before the initialization process is completed (step S6D). Then, it notifies that all the initialization processes have been completed (step A).
[0094]
When a different clear signal is input to the pachinko gaming machine 1 from both the hall computer 920 and the clear switch 921, an initialization process corresponding to the clear signal input from the clear switch 921 is performed.
[0095]
Although the initialization process has been described above, in the present embodiment, in the initialization process of control information (for example, setting information such as probability variation information) stored in the backup RAM 55, input from the hall computer 920 and the clear switch 921 is performed. Function for initializing control information corresponding to each of the initialization signals of "modes 2 and 3" and control information other than the control information corresponding to each of the initialization signals of "modes 1 and 4" Is provided with at least one of the functions for initializing. With this configuration, for example, the control information is initialized while leaving the probable change information, allowing the player to continue playing the next day, or leaving the probability set value information and other information. It is possible to prevent a control problem such as initialization of control information, such as initialization of information necessary for business.
[0096]
FIG. 15 is a flowchart showing the initialization completion processing (step A). In the present embodiment, initialization completion processing (variable display device 15, game effect LED 28A, game effect lamps 28B, 28C, speaker, etc.) as initialization completion notification means for notifying that initialization processing by the initialization means has been completed normally. 27).
[0097]
In the initialization completion process, the information output circuit 64 first outputs an initialization completion signal to the hall computer 920 (step A1). Next, an initialization completion signal is output to the display control board 80 (step A2), then to the audio control board 70 (step A3), and finally to the lamp control board 35 (step A4). That is, when the initialization is completed, the initialization completion signal is input to the hall computer 920, so that the initialization of the pachinko gaming machine 1 can be confirmed by the hall computer 920. Further, when the initialization completion signal is input to the display control board 80, the voice control board 70, and the lamp control board 35, the sound (for example, “initialization has been completed.”) And the variable display device 8 Not only the hall computer 920 but also a pachinko machine is displayed by a display (for example, "initialization completed!") Or a predetermined lighting mode of the lamps / LEDs 25 and 28A to 28C provided in the pachinko gaming machine 1 (for example, lighting for 30 seconds). The completion of the initialization can also be confirmed in the gaming machine 1.
[0098]
FIG. 16 is a flowchart showing the abnormality notification processing (Step A). In the present embodiment, the abnormality notification processing (variable display device 15, game effect LED 28A, game effect lamps 28B, 28C, speaker 27) as initialization abnormality notification means for notifying that the initialization processing by the initialization means has failed. ).
[0099]
In the abnormality notification processing, the information output circuit 64 first outputs an abnormality notification signal to the hall computer 920 (step B1). Next, an abnormality notification signal is output to the display control board 80 (step B2), then to the voice control board 70 (step B3), and finally to the lamp control board 35 (step B4). That is, when an abnormality occurs in the initialization, an abnormality notification signal is input to the hall computer 920, so that the initialization abnormality of the pachinko gaming machine 1 can be confirmed by the hall computer 920. Further, when an abnormality notification signal is input to the display control board 80, the sound control board 70, and the lamp control board 35, the sound is distant from the pachinko gaming machine 1 by a sound (for example, “initialization abnormal.”). The user can know the approximate position by voice, and can display the variable display device 8 (for example, "Initialization error!" Etc.) and the predetermined blinking mode of the lamps / LEDs 25 and 28A to 28C provided in the pachinko gaming machine 1. More accurate position can be known.
[0100]
In this way, the completion of the initialization or the abnormality can be grasped by both the hall computer 920 and the pachinko gaming machine 1, and the confirmation work and the identification of the pachinko gaming machine 1 can be facilitated. In addition, even if the initialization of the hall computer 920 is normally completed or a signal indicating an abnormality is not input to the hall computer 920 due to a disconnection of wiring connecting the hall computer 920 and the pachinko gaming machine 1, the pachinko gaming machine 1 normally operates. Since the termination is confirmed, it is clear that the initialization is not abnormal by the pachinko gaming machine 1, and the cause of the abnormality can be easily specified.
[0101]
The order in which the initialization completion signal and the abnormality notification signal are output is not limited to these. For example, an initialization completion signal or an abnormality notification signal may be output to the hall computer 920 last.
[0102]
In this embodiment, the built-in CTC of the CPU 56 is set to repeatedly generate a timer interrupt. In this embodiment, the repetition period is set to 2 mS. Then, as shown in FIG. 17, when a timer interrupt occurs, the CPU 56 sets a timer interrupt flag (step S13).
[0103]
When detecting that the timer interrupt flag is set in step S12, the CPU 56 resets the timer interrupt flag (step S13) and executes a game control process (step S14). According to the above control, in this embodiment, the game control process is started every 2 ms. In this embodiment, only the flag is set in the timer interruption processing, and the game control processing is executed in the main processing. However, the game control processing may be executed in the timer interruption processing.
[0104]
As described above, in this embodiment, the pachinko gaming machine 1 arranged on the gaming machine installation island 925 is restored to the state at the time of power-off according to the presence / absence of a clear signal and the type of the clear signal. A determination is made as to whether or not it is. Therefore, in order to initialize only the backup RAM 55 as a specific storage area corresponding to the type of the clear signal, for example, when the power is turned on when the power is restored after a power failure or when the pachinko gaming machine 1 is restarted, Initializing control information such as remaining prize sphere information and probability variation setting in the backup RAM 55 of all the pachinko gaming machines 1 or the selected pachinko gaming machines 1 arranged on the gaming machine installation island 925 and leaving the in-progress information. Alternatively, it is possible to initialize the control information such as the remaining prize ball information and the probability fluctuation setting and the information during the probability change and leave the information during the jackpot, or to initialize the information other than the probability setting value to be a specific game state and to select. Become. Therefore, it is possible to prevent control troubles such as initializing even information necessary for business (information during jackpot, information during probable change, information on probability setting value, information on remaining prize balls, etc.), and it is possible to prevent a game store from having a problem. Of the game machine can be improved.
[0105]
FIG. 18 is a flowchart showing the game control processing in step S14. In the game control processing, first, the CPU 56 inputs the states of the gate sensor 12, the starting port sensor 17, the count sensor 23, and the winning port switches 19A and 24A via the switch circuit 58, and wins the respective winning ports and winning devices. It is determined whether or not there is (switch processing: step S21).
[0106]
Next, various abnormality diagnosis processes are performed by the self-diagnosis function provided inside the pachinko gaming machine 1, and an alarm is issued if necessary according to the result (error process: step S22).
[0107]
Next, a process of updating each counter indicating a random number for determination, such as a random number for jackpot determination, used for game control is performed (step S23). The CPU 56 further performs a process of updating a display random number such as a random number for determining the type of the stop symbol (step S24).
[0108]
Further, the CPU 56 performs a special symbol process (step S25). In the special symbol process control, a corresponding process is selected and executed according to a special symbol process flag for controlling the pachinko gaming machine 1 in a predetermined order according to a gaming state. Then, the value of the special symbol process flag is updated during each processing according to the gaming state. Also, a normal symbol process is performed (step S26). In the normal symbol process process, a corresponding process is selected and executed according to a normal symbol process flag for controlling the variable display 10 using the 7-segment LED in a predetermined order. Then, the value of the normal symbol process flag is updated during each processing according to the gaming state.
[0109]
Further, the CPU 56 performs a process of setting a control command sent to the payout control board 37 or the like in a predetermined area of the RAM 55 and sending the control command (command control process: step S27).
[0110]
Next, the CPU 56 performs a data output process of outputting data such as the information on big hits, start information, and probability variation information supplied to the hall computer 920 (step S28).
[0111]
Further, the CPU 56 issues a drive command to the solenoid circuit 59 when a predetermined condition is satisfied (step S29). The solenoid circuit 59 drives the solenoids 16 and 21 according to the drive command, and brings the variable winning ball device 15 or the open / close plate 20 into an open state or a closed state.
[0112]
Further, the CPU 56 sets the number of prize balls based on the detection output of the switches 17, 23, 19A and 24A for detecting a winning in each winning opening (step S30). Specifically, a payout control command is output to the payout control board 37 in response to the winning detection. The payout control CPU 371 mounted on the payout control board 37 drives the ball payout device 97 according to the payout control command.
[0113]
As described above, the main process includes a process of determining whether or not to shift to the game control process, and shifts to the game control process by a timer interrupt process based on a timer interrupt that is periodically generated by the internal timer of the CPU 56. Since the flag for determining whether or not to perform the game is set, all of the game control processing is reliably executed. That is, until all of the game control processing is executed, it is not determined whether or not to shift to the next game control processing, so that it is guaranteed that all the processing during the game control processing is completed. ing.
[0114]
Here, the game control process executed by the CPU 56 of the main board 31 is executed according to the flag set in the timer interrupt process based on the timer interrupt generated by the internal timer of the CPU 56 periodically. A hardware circuit that periodically generates a signal (for example, every 2 mS) is provided, a signal from the circuit is introduced to an external interrupt terminal of the CPU 56, and it is determined whether or not to shift to the game control process based on the interrupt signal. May be set.
[0115]
Even in such a configuration, the flag is not determined until all the game control processes are executed, so that execution of all the processes in the game control process is guaranteed to be completed.
[0116]
FIG. 19 is a flowchart illustrating an example of a power failure occurrence NMI process executed in response to an NMI based on a voltage change signal from a power supply monitoring circuit of the power supply board 910. In the power failure occurrence NMI process, first, the CPU 56 stores the contents of the interrupt prohibition flag in the parity flag in order to back up the interrupt permission / prohibition state immediately before the power failure such as a power failure (step S41). ). Next, interrupt prohibition is set (step S42). In the power failure occurrence NMI process, a checksum generation process is performed to ensure that the contents of the RAM 55 are preserved. If other interrupt processing is performed during that processing, the voltage may drop to a level where the CPU cannot operate before the checksum generation processing is completed. Is set so as not to occur. Steps S44 to S50 in the power failure occurrence NMI process are an example of a power supply stop process. Note that if a CPU having a specification that does not cause another interrupt during the interrupt process is used, the process of step S42 is unnecessary.
[0117]
Next, the CPU 56 checks whether or not the backup flag has already been set (step S43). If the backup flag has already been set, no further processing is performed. If the backup flag is not set, the following power supply stop processing is executed. That is, the processing from step S44 to step S50 is executed.
[0118]
First, the contents of each register are stored in the RAM 55 area (step S44). Thereafter, a backup flag is set (step S45). Then, an appropriate initial value is set in the backup check data area of the RAM 55 area (step S46), and exclusive OR is sequentially performed on the initial value and the data of the RAM 55 area and then inverted (step S47), and the final operation is performed. The value is set in the backup parity data area (step S48). Further, the RAM access is prohibited (step S49). Further, all output ports are turned off (step S50). When the power supply voltage decreases, the levels of various signal lines may become unstable and the contents of the RAM may be corrupted. However, if the RAM access is prohibited in this manner, the data in the backup RAM 55 may be corrupted. There is no.
[0119]
Next, the CPU 56 enters a loop process. That is, no processing is performed. Therefore, before the operation is disabled from the outside by the system reset signal from the reset IC 651 shown in FIG. 7, the operation is internally stopped. Therefore, the operation of the CPU 56 is reliably stopped when the power is turned off. As a result, by the above-described RAM access prohibition control and operation stop control, it is possible to reliably prevent the contents of the RAM 55 from being destroyed due to an abnormal operation that may occur as the power supply voltage decreases. .
[0120]
In this embodiment, in the power failure occurrence NMI process, the program is in a loop state at the last part of the process, but a HALT instruction may be issued.
[0121]
As described above, the backup flag set after storing the contents of the register in the RAM 55 area determines whether there is backup data to be restored when the power is turned on (whether or not to recover from a power failure). Used when Further, the processing of steps S41 to S50 is completed before the CPU 56 receives the system reset signal from the system reset circuit 65. In other words, the detection voltage of the voltage monitoring circuit is set so as to be completed before receiving the system reset signal from the system reset circuit 65.
[0122]
In this embodiment, the backup flag is confirmed at the time of starting the power supply stop processing. If the backup flag has already been set, the power supply stop processing is not executed. As described above, the backup flag is a flag indicating that the backup of necessary data has been completed and then the power supply stop processing has been completed. Therefore, for example, even if the NMI occurs again for some reason in the loop waiting for the reset, the power supply stop processing is not performed repeatedly.
[0123]
However, if a CPU having a specification that does not cause another interrupt during the interrupt processing is used, the determination in step S43 is unnecessary.
[0124]
FIG. 20 is an explanatory diagram for describing an example of a backup parity data creation method. However, in the example shown in FIG. 20, the size of the data in the backup data RAM area is 3 bytes for the sake of explanation. In the power failure generation process based on the power supply voltage drop, as shown in FIG. 20, initial data (00H in this example) is set in the backup check data area. Next, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of the result and “16H” is obtained. Further, an exclusive OR of the result and “DFH” is obtained. Then, a value (“C6H” in this example) obtained by inverting the result (“39H” in this example) is set in the backup parity data area.
[0125]
When the power is turned on again, the parity diagnosis is performed in the power failure recovery processing. If all the data in the backup area is stored as it is, the data as shown in FIG. 20 is set in the backup area when the power is turned on again.
[0126]
In the processing of step S7, the CPU 56 performs the same processing as the processing executed in the power generation MNI processing. That is, initial data (00H in this example) is set in the backup check data area, an exclusive OR of “00H” and “F0H” is obtained, and an exclusive OR of “16H” and the result is obtained. . Further, an exclusive OR of the result and “DFH” is obtained. Then, a final calculation result obtained by inverting the result (“39H” in this example) is obtained. If all data in the backup area is stored as it is, the final calculation result matches “C6H”, that is, the data set in the backup check data area. If a bit error has occurred in the data in the backup RAM 55 area, the final calculation result does not become “C6H”.
[0127]
Therefore, the CPU 56 compares the final operation result with the data set in the backup check data area, and if they match, determines that the parity diagnosis is normal. If they do not match, it is determined that the parity diagnosis is abnormal.
[0128]
As described above, in this embodiment, the game control means is provided with the variable data storage means (the backup RAM 55 in this example) which is backed up for a predetermined period even if the power of the gaming machine is turned off. At times, the CPU 56 (specifically, a program executed by the CPU 56) is configured to perform a game state restoration process (step S9) for restoring the game state based on the backup data if the variable data storage unit is in the backup state. You.
[0129]
Note that, when the power is turned on, the initialization process is performed when backup data is not stored in the variable data storage unit, and when the clear switch 921 is in the off state even when backup data is stored in the variable data storage unit. The initialization process executed in step (1) is also used in the program (see step S6 in FIG. 9). Therefore, even if control for improving the operational convenience in the game arcade is added, the program capacity does not increase so much.
[0130]
In this embodiment, the power supply monitoring circuit is mounted on the power supply board 910 as shown in FIG. 8, and the system reset circuit 65 is mounted on the main board 31 as shown in FIG. When the system reset circuit 65 generates a low-level system reset signal when the power supply voltage decreases, the power supply monitoring circuit (the power supply monitoring IC 902 in this example) outputs a low-level NMI interrupt signal. It is set to be later than when it occurs. Further, a low-level system reset signal from the system reset circuit 65 is input to a reset terminal of the CPU 56.
[0131]
Then, based on the voltage drop signal from the power supply monitoring means (power supply monitoring IC 902), the CPU 56 enters the loop state after executing the power failure occurrence NMI processing (power supply stop processing). It will enter the reset state. That is, the operation of the CPU 56 is completely stopped. Below the + 5V power supply voltage value, normal operation of the CPU 56 cannot be ensured (that is, a state in which operation cannot be managed occurs), but the CPU 56 is in a reset state in a state where power supply that can operate normally is supplied. In addition, abnormal operation based on indefinite data is prevented.
[0132]
As described above, in this embodiment, the CPU 56 enters the loop state in response to the input of the detection output from the power supply monitoring circuit, and performs the system reset in response to the input of the detection output from the system reset circuit 65. It is configured. Therefore, when the power is turned off, the data is reliably stored, thereby preventing the player from being disadvantaged.
[0133]
In this embodiment, the power supply monitoring IC 902 and the system reset circuit 65 monitor the same power supply voltage, but may monitor different power supply voltages. For example, the power supply monitoring circuit of the power supply board 910 may monitor the + 30V power supply voltage, and the system reset circuit 65 may monitor the + 5V power supply voltage. The threshold level of the system reset circuit 65 (system reset) is set so that the timing at which the system reset circuit 65 generates the low-level system reset signal is later than the timing at which the power supply monitoring circuit generates the NMI interrupt signal. The voltage level at which a signal is generated is set. For example, the threshold is 4.25V. 4.25 V is lower than the normal voltage, but is a voltage at which the CPU 56 can operate for a while. The power supply monitoring circuit adjusts the delay time (for example, the capacity of the capacitor) of the delay means provided in the system reset circuit 65 and determines when the system reset circuit 65 generates the low-level system reset signal by the NMI interrupt signal. May be delayed with respect to the timing of the occurrence.
[0134]
In the above embodiment, the CPU 56 detects the NMI interrupt signal from the power supply board (the NMI interrupt signal from the power monitoring means) via the non-maskable interrupt terminal (NMI terminal). The interrupt signal may be introduced to a maskable interrupt terminal (IRQ terminal). In that case, the power supply stop processing is executed in the interrupt processing (IRQ processing). Also, an NMI interrupt signal from the power supply board via the input port may be detected. In that case, the input port is monitored in the main processing.
[0135]
When an interrupt signal from the power supply board is detected via the IRQ terminal instead of the NMI interrupt signal, an IRQ interrupt mask is set at the start of the game control process in step S14 of the main process, and the game control is performed. The IRQ interrupt mask may be canceled at the end of the processing. In such a case, an interruption occurs before and after the start of the game control process, so that the game control process is not interrupted halfway. Therefore, there is no possibility that the command transmission is interrupted when the payout control command is transmitted to the payout control board 37 or the like. Therefore, even when a power outage occurs, the payout control command and the like are completely sent.
[0136]
Further, in this embodiment, in the power failure occurrence processing (power supply stop processing), if the backup flag indicating that the data has already been backed up and the power supply stop processing has already been executed is set, the power supply is stopped. It is configured not to execute the stop-time processing. In the process of turning off the power, NMI may occur again. Then, when the backup flag is not confirmed in the power failure occurrence processing, the power supply stop processing is executed again by the NMI that has occurred again.
[0137]
In the normal power supply stop processing executed first, processing for storing the contents of the register in the backup RAM 55 is performed (see step S44 in FIG. 19). Since the power supply voltage gradually decreases in a reset waiting state after the normal power supply stop processing executed first, the contents of the register may be destroyed. That is, the register value may have changed from the state at the time when the power-off was detected (when the NMI first occurred). If the power supply stop processing is executed again in such a state, a value different from the register value in the state at the time when the power-off is detected is stored in the backup RAM 55. Then, in the power failure recovery processing executed at the time of power recovery, a value different from the register value in the state at the time when the power failure is detected is restored to the register. As a result, there is a possibility that a game state different from the game state when the power is turned off is reproduced.
[0138]
As described above, according to the embodiment of the present invention, electric components (various lamps, speakers 27, ball payout device 97, variable display device 8, variable winning ball device 15, etc.) provided in the gaming machine (pachinko gaming machine 1). Means (CPU 56) for controlling the power supply and control information (such as information during a jackpot, information during a probable change, and probability setting value information) generated when the control means performs control until a predetermined time elapses after the power supply is stopped. Includes information storage means (backup RAM 55) for storing, and controls all or part of the control information stored in the information storage means for a plurality of gaming machines or a specific one of the plurality of gaming machines. A game machine connectable to an external device (a hall computer 920, a clear switch 921) that outputs an initialization signal (clear signal) for initialization, and is output from the external device. Signal input means (switch circuit 58) for inputting the initialization signal; initialization means (initialization processing) for initializing the control information according to the type of the initialization signal input from the signal input means; Wherein the initialization means includes at least one of a function of initializing control information corresponding to the initialization signal and a function of initializing control information other than leaving the control information corresponding to the initialization signal. By providing either function, you can select only the control information you want to erase when initializing the control information and initialize it, or select the control information you want to keep and initialize the rest, It is possible to prevent control problems such as initializing necessary information.
[0139]
A variable display device (variable display device 8) for variably displaying a plurality of types of identification information (special symbols) and deriving and displaying a display result of the identification information; and a specific display mode in which the display result of the identification information is predetermined. A specific game state control means for controlling to a specific game state (big hit game state) which is advantageous to the player at the time when the display information of the identification information becomes a predetermined special display mode among the specific display modes; Special game state control means for controlling to a special game state (probable change) advantageous to a player different from the specific game state, wherein the initialization means controls the special game state of the control information to the special game state. Even if the control information is initialized by leaving the control information and initializing the other control information, the control information for controlling to the special game state is left, and the other control information is left. It is possible to initialize, it is possible to prevent a disadvantage that initializes to the information required on the sales of such to allow the continuation game special game state to the player.
[0140]
A variable display device that variably displays a plurality of types of identification information and derives and displays a display result of the identification information; and a specification that is advantageous to a player when the display result of the identification information has a predetermined specific display mode. A specific game state control means for controlling a game state; and a probability setting means for setting a probability set value selected from a plurality of predetermined probability set values for probabilities of deriving and displaying the specific display mode on the variable display device. Setting switch 30), wherein the initialization means initializes the control information by initializing the other control information while leaving the setting value information of the probability setting means out of the control information. However, since the set value information of the probability setting control means can be left and the other control information can be initialized, information necessary for business such as playing a continuous game without changing the set value can be obtained. It is possible to prevent a disadvantage that initializes.
[0141]
Also, by providing initialization completion notifying means (initialization completion processing) for notifying that the initialization processing by the initialization means has been completed normally, it is possible for the gaming machine to grasp the completion of the initialization processing. This makes it easier to confirm the completion of the initialization process.
[0142]
Further, by providing initialization abnormality notification means (error notification processing) for notifying that an abnormality has occurred in the initialization processing by the initialization means, even if an initialization signal from an external device is not input, the gaming machine side Thus, it can be grasped that an abnormality has occurred in the initialization processing.
[0143]
In the pachinko gaming machine 1 according to the embodiment, a predetermined game value can be given to a player when a stop symbol of a special symbol variably displayed on the variable display device 8 based on a winning start becomes a combination of a predetermined symbol. Although it was a first-class ball game machine, when a stop symbol of a symbol variably displayed based on a start winning prize becomes a predetermined symbol combination, a predetermined right is opened when there is a prize for a predetermined electric accessory. The present invention can also be applied to a third-type ball game machine in which or occurs.
[0144]
Further, in the embodiment, the special game state is the probability fluctuation control of the special symbol and the normal symbol, but is not limited to this, and the game control that is advantageous to the player may be the special game state. For example, time reduction control or probability variation control for a special symbol or a normal symbol, extension control of an opening period of an electric utility (for example, a normal variable winning ball device), or a start passing area for a special symbol or a normal symbol. Additional control (for example, control to change the setting of a normal winning opening as a special winning opening), control to increase the number of prize balls (for example, control to increase the number of prize balls accompanying normal prize from 13 to 15). Alternatively, the pass rate improvement control to a predetermined area (for example, a control in which a hit ball restricting device is provided upstream of the starting winning port and the starting winning rate is improved by operating the hit ball restricting device) is set to a special game state. In addition, when the present invention is applied to the third type, the winning rate improvement control for a specific area may be set to a special game state. It goes without saying that a special game state can be set by combining the above game controls.
[0145]
【The invention's effect】
As is apparent from the above description, in the invention of claim 1, only the control information to be erased when the control information is initialized is selected and initialized, or the control information to be retained is selected and the others are initialized. Therefore, it is possible to prevent control problems such as initializing even information necessary for business.
[0146]
According to the second aspect of the present invention, even when the control information is initialized, the control information for controlling to the special game state can be left and the other control information can be initialized. It is possible to prevent inconvenience of initializing even information necessary for business, such as enabling a continuous game in a game state.
[0147]
According to the third aspect of the present invention, even when the control information is initialized, the set value information of the probability setting control unit can be left and the other control information can be initialized, so that the set value is changed again. It is possible to prevent the inconvenience of initializing even the information necessary for business, such as playing a continuous game without performing the game.
[0148]
According to the invention of claim 4, the completion of the initialization processing can be grasped on the gaming machine side, and the confirmation work of the completion of the initialization processing can be facilitated.
[0149]
Further, according to the invention of claim 5, even when an initialization signal is not input from an external device, it is possible to recognize that an abnormality has occurred in the initialization processing on the gaming machine side.
[Brief description of the drawings]
FIG. 1 is a front view showing a gaming machine according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram showing each substrate provided on the back surface of the gaming machine.
FIG. 3 is a rear view showing a mechanism plate.
FIG. 4 is an explanatory diagram showing an example of a state of a game arcade.
FIG. 5 is an explanatory diagram illustrating an example of an external configuration of (A) a clear switch and (B) a probability setting switch provided in the gaming machine.
FIG. 6 is a block diagram showing a circuit configuration example of a game control board (main board).
FIG. 7 is a block diagram illustrating a configuration example around a CPU for power supply monitoring and power supply backup.
FIG. 8 is a block diagram illustrating a configuration example of a power supply board.
FIG. 9 is a flowchart illustrating an example of a main process executed by a CPU on a main board.
FIG. 10 is an explanatory diagram showing an example of a method for determining whether or not to execute a game state restoration process.
FIG. 11 is a flowchart illustrating an example of an initial setting process.
FIG. 12 is a flowchart illustrating an example of a probability setting process.
FIG. 13 is a flowchart illustrating an example of an initialization process.
FIG. 14 is an explanatory diagram showing an example of a control information area stored in a backup RAM.
FIG. 15 is a flowchart illustrating an example of initialization completion processing.
FIG. 16 is a flowchart illustrating an example of an abnormality notification process.
FIG. 17 is a flowchart illustrating an example of a 2 mS timer interrupt process.
FIG. 18 is a flowchart illustrating an example of a game control process.
FIG. 19 is a flowchart illustrating an example of a power failure occurrence NMI process.
FIG. 20 is an explanatory diagram for describing an example of a backup parity data creation method.
[Explanation of symbols]
1 Pachinko machine
8 Variable display device
10 Variable display
30 Probability setting switch
30A setting change operation switch
31 Game control board (main board)
35 Lamp control board
55 Backup RAM (RAM)
56 CPU
58 switch circuit
64 Information output circuit
70 Voice control board
374 payout control board
920 hall computer
921 clear switch
921A switch
923 Centralized power switch
924 Playground
925 gaming machine installation island

Claims

Control means for controlling electric components provided in the gaming machine, and information storage means for storing control information generated when the control means performs control until a predetermined time elapses after the power supply is stopped. An external device that outputs an initialization signal for entirely or partially initializing the control information stored in the information storage means for a specific gaming machine among a plurality of gaming machines or a plurality of gaming machines. A connectable gaming machine,
Signal input means for inputting the initialization signal output from the external device,
Initialization means for initializing the control information according to the type of the initialization signal input from the signal input means,
The initialization means is at least one of a function of initializing control information corresponding to the initialization signal and a function of initializing other control information while leaving control information corresponding to the initialization signal. A gaming machine characterized by having functions.

A variable display device that variably displays a plurality of types of identification information and derives and displays a display result of the identification information;
A specific game state control means for controlling to a specific game state advantageous to a player when a display result of the identification information becomes a predetermined specific display mode;
When the display result of the identification information becomes a predetermined special display mode of the specific display mode, a special game state control unit that controls a special game state that is advantageous to a player different from the specific game state,
2. The gaming machine according to claim 1, wherein said initialization means initializes other control information while leaving control information for controlling to the special gaming state out of the control information.

A variable display device that variably displays a plurality of types of identification information and derives and displays a display result of the identification information;
A specific game state control means for controlling to a specific game state advantageous to a player when a display result of the identification information becomes a predetermined specific display mode;
Probability setting means for setting a probability set value selected from a plurality of predetermined probability set values for the probability of deriving and displaying the specific display mode on the variable display device,
2. The gaming machine according to claim 1, wherein the initialization unit initializes other control information while leaving the set value information of the probability setting unit out of the control information.

The gaming machine according to any one of claims 1 to 3, further comprising initialization completion notification means for notifying that the initialization processing by the initialization means has been normally completed.

The gaming machine according to any one of claims 1 to 4, further comprising an initialization abnormality notification unit that notifies that an abnormality has occurred in the initialization processing performed by the initialization unit.