JP2004104724A - 通信用半導体集積回路 - Google Patents
通信用半導体集積回路 Download PDFInfo
- Publication number
- JP2004104724A JP2004104724A JP2002267493A JP2002267493A JP2004104724A JP 2004104724 A JP2004104724 A JP 2004104724A JP 2002267493 A JP2002267493 A JP 2002267493A JP 2002267493 A JP2002267493 A JP 2002267493A JP 2004104724 A JP2004104724 A JP 2004104724A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- oscillation
- frequency
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
Abstract
【課題】受信側の発振回路と送信側の発振回路とを兼用するオンチップの共通発振回路から出力された発振信号を減衰させることなく目的とする回路に伝達することができるとともに、伝達される発振信号のＳＮ比を向上させ、良好なノイズ特性を有する通信用半導体集積回路（高周波ＩＣ）を提供する。
【解決手段】受信系回路で用いられるいずれかの発振信号と送信系回路で用いられるいずれかの発振信号を生成する発振回路を１つの発振回路（ＲＦＶＣＯ２５０）で兼用させ、変復調回路（２１２，２４０）などと共に１つの半導体チップ上に形成するとともに、オンチップの共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプ（２９０）を設けるようにした。
【選択図】 図２
【解決手段】受信系回路で用いられるいずれかの発振信号と送信系回路で用いられるいずれかの発振信号を生成する発振回路を１つの発振回路（ＲＦＶＣＯ２５０）で兼用させ、変復調回路（２１２，２４０）などと共に１つの半導体チップ上に形成するとともに、オンチップの共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプ（２９０）を設けるようにした。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムの送信系回路と受信系回路でＶＣＯ（電圧制御発振回路）を共用する場合のＶＣＯのオンチップ化に適用して有効な技術に関し、例えば送受信共用のＶＣＯを内蔵し送受信信号を変復調する機能を有する通信用半導体集積回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するためＶＣＯが用いられている。従来提案されている携帯電話機においては、ＶＣＯとして外付け部品（モジュール）を用いるのが一般的であった。これは、送受信に使用されるＶＣＯには比較的高い周波数精度が要求されるが、オンチップのＶＣＯは外付けのＶＣＯに比べて周波数精度が低いためであった。
【０００３】
【発明が解決しようとする課題】
ところで、携帯電話器は小型軽量化の要求が高くこの要求を満たすには部品点数の低減が有効である。そして、この部品点数の低減の観点からは、従来は一般に送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）とは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが有効である。しかしながら、ＶＣＯをオンチップとした場合には、チップサイズの増大を招く。
【０００４】
そこで、本発明者らは、ＶＣＯのオンチップ化に伴うチップサイズの増大を抑えるため、受信信号をダウンコンバートする周波数変換用の発振信号を生成するローカルＶＣＯ（局部発振回路）と送信側のローカルＶＣＯを共用させる方式について検討した。携帯電話器では極めて短い時間に着目した場合、時分割方式で送信と受信が行なわれ、同時に送信と受信が行なわれることはない。従って、送信周波数と受信周波数が異なっていてもＶＣＯの可変範囲であれば、送信と受信でローカルＶＣＯを共用させることは可能である。以下、本発明者らが検討した送受信システムについて説明する。
【０００５】
従来提案されている携帯電話機には、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ（フェーズ・ロックド・ループ）回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。さらに、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００６】
このような複数のバンドに対応できる携帯電話機に使用される高周波ＩＣに採用される方式としてオフセットＰＬＬ方式がある。オフセットＰＬＬ方式では、送信用ＶＣＯの所望発振周波数に応じて周波数差が所定の値になるようにローカルＶＣＯの発振周波数を設定し、送信用ＶＣＯの出力側からのフィードバック信号と上記ローカルＶＣＯの局部発振信号との周波数差に相当する信号をミキサ等で生成し、この信号と中間周波数の信号とを位相比較器で比較して位相差に応じた信号を生成して送信用ＶＣＯを制御するようなＰＬＬ回路が構成される。
【０００７】
本発明者らは、上記局部発振信号を生成するＶＣＯとして発振周波数を３．５〜４ＧＨｚのような範囲で変化可能なものを使用し、それを分周してミキサで合成される局部発振信号を生成することで、実用的な範囲で周波数可変なＶＣＯを受信側のローカルＶＣＯと送信側のローカルＶＣＯとして共用させ、その分チップサイズを低減させることができることを見出した。
【０００８】
しかしながら、送信側の局部発振信号を生成するローカルＶＣＯと受信用ローカルＶＣＯとを共用させた場合にも、他のＶＣＯ（送信用）の共用は困難であるため、すべてのＶＣＯをオンチップ化した場合にはある程度のチップ面積増加は避けられない。また、送信系回路および受信系回路はそれぞれ信号の変復調を行なう必要があるので、それぞれある程度大きな回路規模にならざるを得ない。
【０００９】
そのため、共通のＶＣＯを受信系回路側に配置した場合にはそのＶＣＯの発振信号を送信側のミキサまで伝達する信号線が、また共通のＶＣＯを送信系回路側に配置した場合にはそのＶＣＯの発振信号を受信側のミキサまで伝達する信号線が、さらに共通のＶＣＯを受信系回路と送信系回路の中間に配置した場合にはそのＶＣＯの発振信号を送信側と受信側のミキサまで伝達する両方の信号線がそれぞれかなり長くなって、配線に寄生する容量やインダクタンス、抵抗成分によって伝達する発振信号が減衰されてしまう。
【００１０】
これを防止するためＶＣＯの出力振幅が大きくなるように設計すると、そのＶＣＯの出力信号が他の回路に対してノイズ発生源として作用して悪影響を与えてしまう。また、共通のＶＣＯの発振信号を伝達する信号線が長くなると並走する他の信号線とのカップリング容量を通したノイズや隣接する回路からのノイズ、信号線に対して飛び込んで来る妨害波によるノイズが大きくなって信号のＳＮ比が悪化してしまうという課題がある。
【００１１】
この発明の目的は、携帯電話器のような無線通信システムを構成する部品点数を削減し、もってシステムの小型軽量化を図ることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１２】
この発明の他の目的は、受信側の発振回路と送信側の発振回路とを兼用するオンチップの共通発振回路から出力された発振信号を減衰させることなく目的とする回路に伝達することができる通信用半導体集積回路を提供することにある。
【００１３】
この発明のさらに他の目的は、受信側の発振回路と送信側の発振回路とを兼用するオンチップの共通発振回路から出力され目的とする回路に伝達される発振信号のＳＮ比を向上させ、良好なノイズ特性を有する通信用半導体集積回路を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、受信系回路で用いられるいずれかの発振信号と送信系回路で用いられるいずれかの発振信号を生成する発振回路を１つの発振回路で兼用させ、変復調回路などと共に１つの半導体チップ上に形成するとともに、オンチップの共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプを設けるようにしたものである。
【００１７】
上記した手段によれば、発振回路がオンチップの回路として形成されるため携帯電話器のような無線通信システムを構成する部品点数を削減し、もってシステムの小型軽量化を図ることができるとともに、受信側の発振回路と送信側の発振回路とを１つの発振回路で兼用させるためオンチップ化に伴うチップサイズ増大を抑えることができる。また、バッファアンプにより発振信号が増幅されるため伝達される発振信号が減衰するのを防止することができる通信用半導体集積回路が得られる。
【００１８】
この場合、バッファアンプを設ける位置は発振信号を受ける回路に近い側が望ましい。バッファアンプを信号線の始端側に設けると他の信号線に対してノイズを与えるおそれがあるからである。また、上記バッファアンプとしてリミットアンプを使用するのが良い。これにより、伝達される発振信号にのっているノイズ成分を除去することができる通信用半導体集積回路が得られる。
【００１９】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００２０】
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【００２１】
図１において、１００は信号電波の送受信用アンテナ、１１０は送受信切り替え用のスイッチ、１２０ａ〜１２０ｃは受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ、１３０は送信信号を増幅する高周波電力増幅回路、２００は受信信号を復調したり送信信号を変調したりする高周波ＩＣ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）である。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００２２】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この実施例では共通のフィルタ１２０ａが用いられる。
【００２３】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
【００２４】
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する移相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に移相分周回路２１１で分周された直交信号を合成することで復調およびダウンコンバートを行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００２５】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、Ｉ信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
【００２６】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２７】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ２８０Ａ，２８０ｂ等で抽出したフィードバック信号と周波数変換用の発振信号を生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２５０で生成された高周波発振信号φＲＦを分周した信号φＲＦ’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００２８】
なお、ループフィルタ２３８を構成する抵抗および容量は、外付け素子として実施例の高周波ＩＣの外部端子に接続される。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
【００２９】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００３０】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ分周回路や位相比較回路、チャージポンプ、ループフィルタなどで構成される。
【００３１】
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
【００３２】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００３３】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
【００３４】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００３５】
この実施例では、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００３６】
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
【００３７】
【表１】
【００３８】
表１に示されているように、本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路２３１と移相分周回路２３２で１／８に分周されて８０ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
【００３９】
一方、高周波発振回路（以下、ＲＦＶＣＯと記す）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。送信モードでは、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
【００４０】
オフセットミキサ２３６では、このφＲＦ’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号が出力され、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
【００４１】
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ２５０は可変容量素子としてバリキャップダイオードを有しており、ＲＦシンセサイザ２６１内のループフィルタからの制御電圧によってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
【００４２】
次に、実施例の高周波ＩＣにおけるＲＦＶＣＯ２５０とその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の実施例について、図２を用いて説明する。なお、図２の高周波ＩＣは図１の実施例の高周波ＩＣを異なる視点から示したもので、両者は同一の構成を有する。従って、図２において図１に示されている回路や素子と同一の回路および素子には同一の符号を付して重複した説明は省略する。
【００４３】
図２の実施例においては、ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置されるとともに、オフセットミキサ２３６は送信系回路ＴＸＣ側に配置されている。従って、ＲＦＶＣＯ２５０から復調用ミキサ２１２までの距離は比較的短いが、ＲＦＶＣＯ２５０からオフセットミキサ２３６までの距離は比較的長くなっている。そこで、この実施例では、オフセットミキサ２３６の近傍にＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０が設けられている。
【００４４】
このようにＲＦＶＣＯ２５０の発振出力信号をオフセットミキサ２３６に伝達する信号線の終端側にバッファアンプ２９０が設けられていることにより、減衰した発振信号が増幅されてオフセットミキサ２３６に入力されるため所望の周波数変換を行なうことができる。ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置される理由としては、チップ全体の各回路のレイアウトの都合、受信系回路の方がノイズ特性などの点でミキサにおいて合成される発振信号に対する条件が厳しいこと、外部端子の配置との関係などがある。
【００４５】
図２において、符号１６はＲＦシンセサイザ２６１とともにＲＦ用ＰＬＬ回路を構成するループフィルタであり、ＲＦＶＣＯ２５０はループフィルタ１６が接続される外部端子（ピン）に比較的近い部位に配置されるため、図２に示されているような配置の外部端子を有する高周波ＩＣ２００では、ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置され、送信側のオフセットミキサ２３６からは離れることになる。従って、このような場合には、上記のようにＲＦＶＣＯ２５０の発振出力信号をオフセットミキサ２３６に伝達する信号線の終端側にバッファアンプ２９０を設けるのが有効である。
【００４６】
なお、図２において、符号２８１ａ，２８１ｂは基準発振回路２６４の一部を構成する水晶振動子や容量素子などの外付け素子が接続される外部端子、２８２はＩＦシンセサイザ２６２とともにＩＦ用ＰＬＬ回路を構成するループフィルタが接続される外部端子、２８３は送信用ＰＬＬを構成するループフィルタ２３８が接続される外部端子である。
【００４７】
図３には、ＲＦＶＣＯ２５０が送信系回路ＴＸＣ側に配置されている場合の実施例が示されている。なお、図３は図２と同様に、回路のレイアウト以外は図１の高周波ＩＣと同一の構成を有する実施例であり、図３は図１の回路のうち本発明に関連する回路を主体に示しているに過ぎない。従って、図３においては、図１に示されている回路や素子と同一の回路および素子には同一の符号を付して重複した説明は省略する。
【００４８】
図３の実施例では、ＲＦＶＣＯ２５０からオフセットミキサ２３６までの距離は比較的短いが、ＲＦＶＣＯ２５０から復調用ミキサ２１２までの距離は比較的長くなっている。そこで、この実施例では、オフセットミキサ２３６の近傍にＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０が設けられている。このようにＲＦＶＣＯ２５０の発振出力信号を復調用ミキサ２１２に伝達する信号線の終端側にバッファアンプ２９０が設けられていることにより、減衰した発振信号が増幅されて復調用ミキサ２１２に入力されるため所望の周波数変換を行なうことができる。なお、図３においては、ＲＦＶＣＯ２５０の発振出力信号を分周し互いに位相が９０°異なる信号を生成する移相分周回路２１１がＲＦＶＣＯ２５０の近傍に配置されているが、復調用ミキサ２１２の近傍に配置されていても良い。
【００４９】
次に、本発明の他の実施例を説明する。この実施例は、上記実施例におけるＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０としてリミッタアンプを使用するようにしたものである。
【００５０】
図４には、バッファアンプ２９０としてリミッタアンプを使用した場合の信号伝達系と各部の信号波形を示す。図４において、ＦＬＴは発振出力信号を伝達する信号線に寄生する容量Ｃｓ１，Ｃｓ２や抵抗Ｒｓ、インダクタンスＬｓからなる寄生フィルタを表わしたものである。このような寄生フィルタが存在することにより、信号線を伝達する発振出力信号は減衰されるが、リミッタアンプ２９０によって増幅されてオフセットミキサ２３６に供給される。しかも、リミッタアンプ２９０を用いることによって、信号にのったノイズを除去することができる。
【００５１】
具体的には、リミッタアンプ２９０の入力端子には、図５に示すように、ノイズ成分Ｎを含むサイン波が入力されるが、リミッタアンプ２９０は入力に対して出力が急峻に変化するという特性を有するため、入力Ｖｉｎがしきい値レベルＶｔｈから少し離れると出力レベルが飽和して出力波形をクリップするような機能を有するため出力側ではノイズ成分が最大出力レベルの中に埋もれてしまう。その結果、入力信号にのったノイズを除去することができる。
【００５２】
図６には、リミッタアンプ２９０の具体的な回路例を示す。
【００５３】
図６に示されているように、この実施例のリミッタアンプ２９０は、エミッタ共通接続された入力差動トランジスタＱ１，Ｑ２を有する差動増幅段２９１と、該差動増幅段の出力ノードにそれぞれ接続された２個のエミッタフォロワからなる出力段２９２と、入力差動トランジスタＱ１，Ｑ２のベース端子にバイアス電圧を与えるバイアス回路２９３とから構成されている。
【００５４】
差動増幅段２９１とエミッタフォロワ型出力段２９２の部分は通常の差動増幅回路と回路構成としては同じであるが、リミッタアンプの場合には差動増幅段２９１の定電流源Ｉｃ１に流れる電流が通常の差動増幅回路の場合よりも多くされる。また、差動増幅段２９１の入力差動トランジスタＱ１，Ｑ２に関してもエミッタ抵抗ができるだけ小さくなるような素子構造およびレイアウトが採用される。これによって、図６のリミッタアンプは、図５に示すような入出力特性を有するようにされる。
【００５５】
また、図６のリミッタアンプは、ＲＦＶＣＯ２５０からの発振信号φＲＦが直流カットの容量Ｃ１，Ｃ２を介して入力差動トランジスタＱ１，Ｑ２のベース端子に入力されるように構成される。表１からも分かるように、リミッタアンプ２９０によって増幅される発振信号φＲＦは、ＤＣＳ，ＰＣＳの場合３４７６〜３９８０ＭＨｚ、またＧＳＭの場合はその半分の１７３８〜１９９０ＭＨｚのような高い周波数の信号であるので、入力に直流カットの容量Ｃ１，Ｃ２が設けられていても何ら問題なく増幅することができる上、直流電圧をカットすることができる。
【００５６】
さらに、この実施例のリミッタアンプでは、入力差動トランジスタＱ１，Ｑ２のベース電位がマクロ的に変動しないよう安定させるためにバイアス回路２９３が設けられている。このバイアス回路２９３は、コレクタが電源電圧Ｖｃｃに、またベースに定電圧Ｖｃ０が印加されたコレクタ接地型のトランジスタＱ０と、該トランジスタＱ０の接地点との間に接続された定電流源Ｉｃ０とからなり、トランジスタＱ０のエミッタ端子に抵抗Ｒ１，Ｒ２を介して入力差動トランジスタＱ１，Ｑ２のベース端子が接続されることにより、Ｑ１，Ｑ２のベース端子はＶｃｃ／２のような電圧にバイアスされるようになっている。
【００５７】
図７には、ミキサ２１２や２３６の具体的な回路例を示す。
【００５８】
図７に示されているように、この実施例のミキサは、エミッタ共通接続された２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２と、これらのトランジスタ対の共通エミッタにそれぞれコレクタが接続されかつ互いにエミッタ同士が結合されカレントスイッチのように動作する差動トランジスタ対Ｑ３１，Ｑ３２と、該トランジスタ対Ｑ３１，Ｑ３２の共通エミッタに接続された定電流源Ｉｃ１０と、上記入力差動トランジスタＱ１１，Ｑ２１のコレクタと電源電圧Ｖｃｃとの間およびＱ１２，Ｑ２２のコレクタと電源電圧Ｖｃｃとの間に接続されたコレクタ抵抗Ｒｃ１，Ｒｃ２とから構成されている。また、ミキサの出力端子には、各出力信号線に直列に接続された抵抗Ｒ１１，Ｒ１２及び出力信号線間に接続された容量Ｃ１０からなるロウパスフィルタＬＰＦが接続されている。
【００５９】
そして、ミキサ２３６では２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２のベース端子に送信用ＶＣＯ２４０からの帰還信号φＴＸとその反転信号／φＴＸが入力され、トランジスタ対Ｑ３１，Ｑ３２のベース端子に前記リミッタアンプ２９０で増幅された高周波信号φＲＦ’，／φＲＦ’が入力される。
【００６０】
これにより、出力ノードＮ１，Ｎ２からは帰還信号φＴＸと高周波信号φＲＦ’とを合成したような信号が出力され、その信号をロウパスフィルタＬＰＦに通すことによって高周波成分が除去されて帰還信号φＴＸと高周波信号φＲＦ’の周波数差に等しい周波数を有する信号が生成されて後段の回路（位相比較回路２３７）に供給される。ミキサ２１２も同様な回路構成を有する。図２において、符号Ｃ１０’で示されている外付け容量が、図７に示されているロウパスフィルタＬＰＦを構成する容量Ｃ１０に相当する。
【００６１】
図７のようなミキサ回路によれば、トランジスタ対Ｑ３１，Ｑ３２はカレントスイッチとして動作すればよいので、Ｑ３１，Ｑ３２のベース端子に入力される高周波信号φＲＦ’，／φＲＦ’が図４のように矩形波に近い波形の信号であっても何ら支障はない。トランジスタＱ１１，Ｑ２２に入力される信号φＴＸ，／φＴＸも矩形波としても良いが、送信用ＶＣＯ２４０ａ，２４０ｂとオフセットミキサ２３６は比較的近くにあり、もともと信号の減衰が少なくノイズも小さいのでわざわざ消費電力の大きなリミットアンプを用いて増幅する必要はない。
【００６２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＲＦＶＣＯ２５０を受信系回路または送信系回路のいずれかの側に配置した場合の実施例について説明したが、ＲＦＶＣＯ２５０を受信系回路と送信系回路の中間あるいは送信側と受信側のミキサの両方から離れた位置に配置したような場合には、ＲＦＶＣＯ２５０の発振信号を送信側と受信側のミキサまで伝達する両方の信号線の終端にそれぞれバッファアンプもしくはリミッタアンプを設けるようにしてもよい。
【００６３】
さらに、上記実施例では、ＲＦＶＣＯ２５０と中間周波用ＶＣＯ２３０と送信用ＶＣＯ２４０と基準発振回路ＶＣＸＯの４つのＶＣＯが、変復調回路と共に１つの半導体チップ上に搭載された高周波ＩＣを例にとって説明したが、本発明は上記４つのＶＣＯをすべて搭載する必要はなく、少なくとも兼用の発振回路（ＲＦＶＣＯ２５０）が搭載された高周波ＩＣに適用することができ、それによって所望の効果を得ることができる。
【００６４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳとＰＣＳの３つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでない。例えばＧＳＭにおける位相変調に振幅変調を加えたようなＱＰＳＫ変調モードを有するＥＤＧＥと呼ばれる通信方式にも対応可能な携帯電話機に用いられる高周波ＩＣであって、変調方式として位相ループと振幅ループを有するポーラーループ方式と呼ばれる方式を採用した送信系回路と受信系回路を有する高周波ＩＣやＣＤＭＡ方式の携帯電話機あるいは無線ＬＡＮやブルートゥースと呼ばれる無線通信システムを構成する高周波ＩＣの送受信共用のＶＣＯに対しても本発明を適用することができる。
【００６５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６６】
すなわち、本発明に従うと、発振回路を変復調回路と共に１つの半導体チップ上に搭載できるため、携帯電話機のような無線通信システムにおいて構成部品点数を削減し、もってシステムの小型軽量化を図ることができる通信用半導体集積回路（高周波ＩＣ）を実現することができる。しかも、受信側の発振回路と送信側の発振回路とを兼用させるようにしているため、発振回路のオンチップ化に伴うチップサイズの増大を抑えることができる。
【００６７】
また、本発明に従うと、共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプを設けているため、共通発振回路から出力された発振信号を減衰させることなく目的とする回路に伝達することができる。さらに、バッファアンプとしてリミッタアンプを使用することにより、共通発振回路から出力され目的とする回路に伝達される発振信号のＳＮ比を向上させ、良好なノイズ特性を有する通信用半導体集積回路を実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図１の実施例の高周波ＩＣにおける高周波発振回路（ＲＦＶＣＯ）とその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の一例を示すブロック図である。
【図３】高周波ＩＣにおけるＲＦＶＣＯとその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の他の例を示すブロック図である。
【図４】ＲＦＶＣＯからその発振出力信号を受ける回路までの信号線の終端に設けられるバッファアンプとしてリミットアンプを使用した場合の信号伝達系と各部の信号波形を示す説明図である。
【図５】リミッタアンプにおける入力と出力との関係を示す入出力特性図である。
【図６】実施例のリミッタアンプの具体的な回路例を示す回路図である。
【図７】ミキサの具体的な回路例を示す回路図である。
【符号の説明】
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ａ〜１２０ｃ 高周波フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１２ 復調用ミキサ
２３３ 変調用ミキサ
２２０ 電力増幅部
２３０ 中間周波数発振回路（ＩＦＶＣＯ）
２３８ 送信用ＰＬＬのループフィルタ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（送受信兼用ＶＣＯ，ＲＦＶＣＯ）
２６０ 制御回路
２６１ ＲＦＰＬＬ用シンセサイザ回路
２６２ ＩＦＰＬＬ用シンセサイザ回路
２６４ 基準発振回路
２９０ バッファアンプ（リミッタアンプ）
３００ ベースバンド回路
【発明の属する技術分野】
本発明は、無線通信システムの送信系回路と受信系回路でＶＣＯ（電圧制御発振回路）を共用する場合のＶＣＯのオンチップ化に適用して有効な技術に関し、例えば送受信共用のＶＣＯを内蔵し送受信信号を変復調する機能を有する通信用半導体集積回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号と合成される所定の周波数の発振信号を発生するためＶＣＯが用いられている。従来提案されている携帯電話機においては、ＶＣＯとして外付け部品（モジュール）を用いるのが一般的であった。これは、送受信に使用されるＶＣＯには比較的高い周波数精度が要求されるが、オンチップのＶＣＯは外付けのＶＣＯに比べて周波数精度が低いためであった。
【０００３】
【発明が解決しようとする課題】
ところで、携帯電話器は小型軽量化の要求が高くこの要求を満たすには部品点数の低減が有効である。そして、この部品点数の低減の観点からは、従来は一般に送信信号の変調や受信信号の復調を行なう高周波用半導体集積回路（以下、高周波ＩＣと称する）とは別個のモジュールとして構成されることが多いＶＣＯを、高周波ＩＣと同一の半導体チップ上に形成することが有効である。しかしながら、ＶＣＯをオンチップとした場合には、チップサイズの増大を招く。
【０００４】
そこで、本発明者らは、ＶＣＯのオンチップ化に伴うチップサイズの増大を抑えるため、受信信号をダウンコンバートする周波数変換用の発振信号を生成するローカルＶＣＯ（局部発振回路）と送信側のローカルＶＣＯを共用させる方式について検討した。携帯電話器では極めて短い時間に着目した場合、時分割方式で送信と受信が行なわれ、同時に送信と受信が行なわれることはない。従って、送信周波数と受信周波数が異なっていてもＶＣＯの可変範囲であれば、送信と受信でローカルＶＣＯを共用させることは可能である。以下、本発明者らが検討した送受信システムについて説明する。
【０００５】
従来提案されている携帯電話機には、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ＰＬＬ（フェーズ・ロックド・ループ）回路の周波数を切り替えることにより一つのＰＬＬ回路で２つのバンドに対応することができるようにしたものがある。さらに、近年においては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。
【０００６】
このような複数のバンドに対応できる携帯電話機に使用される高周波ＩＣに採用される方式としてオフセットＰＬＬ方式がある。オフセットＰＬＬ方式では、送信用ＶＣＯの所望発振周波数に応じて周波数差が所定の値になるようにローカルＶＣＯの発振周波数を設定し、送信用ＶＣＯの出力側からのフィードバック信号と上記ローカルＶＣＯの局部発振信号との周波数差に相当する信号をミキサ等で生成し、この信号と中間周波数の信号とを位相比較器で比較して位相差に応じた信号を生成して送信用ＶＣＯを制御するようなＰＬＬ回路が構成される。
【０００７】
本発明者らは、上記局部発振信号を生成するＶＣＯとして発振周波数を３．５〜４ＧＨｚのような範囲で変化可能なものを使用し、それを分周してミキサで合成される局部発振信号を生成することで、実用的な範囲で周波数可変なＶＣＯを受信側のローカルＶＣＯと送信側のローカルＶＣＯとして共用させ、その分チップサイズを低減させることができることを見出した。
【０００８】
しかしながら、送信側の局部発振信号を生成するローカルＶＣＯと受信用ローカルＶＣＯとを共用させた場合にも、他のＶＣＯ（送信用）の共用は困難であるため、すべてのＶＣＯをオンチップ化した場合にはある程度のチップ面積増加は避けられない。また、送信系回路および受信系回路はそれぞれ信号の変復調を行なう必要があるので、それぞれある程度大きな回路規模にならざるを得ない。
【０００９】
そのため、共通のＶＣＯを受信系回路側に配置した場合にはそのＶＣＯの発振信号を送信側のミキサまで伝達する信号線が、また共通のＶＣＯを送信系回路側に配置した場合にはそのＶＣＯの発振信号を受信側のミキサまで伝達する信号線が、さらに共通のＶＣＯを受信系回路と送信系回路の中間に配置した場合にはそのＶＣＯの発振信号を送信側と受信側のミキサまで伝達する両方の信号線がそれぞれかなり長くなって、配線に寄生する容量やインダクタンス、抵抗成分によって伝達する発振信号が減衰されてしまう。
【００１０】
これを防止するためＶＣＯの出力振幅が大きくなるように設計すると、そのＶＣＯの出力信号が他の回路に対してノイズ発生源として作用して悪影響を与えてしまう。また、共通のＶＣＯの発振信号を伝達する信号線が長くなると並走する他の信号線とのカップリング容量を通したノイズや隣接する回路からのノイズ、信号線に対して飛び込んで来る妨害波によるノイズが大きくなって信号のＳＮ比が悪化してしまうという課題がある。
【００１１】
この発明の目的は、携帯電話器のような無線通信システムを構成する部品点数を削減し、もってシステムの小型軽量化を図ることができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１２】
この発明の他の目的は、受信側の発振回路と送信側の発振回路とを兼用するオンチップの共通発振回路から出力された発振信号を減衰させることなく目的とする回路に伝達することができる通信用半導体集積回路を提供することにある。
【００１３】
この発明のさらに他の目的は、受信側の発振回路と送信側の発振回路とを兼用するオンチップの共通発振回路から出力され目的とする回路に伝達される発振信号のＳＮ比を向上させ、良好なノイズ特性を有する通信用半導体集積回路を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、受信系回路で用いられるいずれかの発振信号と送信系回路で用いられるいずれかの発振信号を生成する発振回路を１つの発振回路で兼用させ、変復調回路などと共に１つの半導体チップ上に形成するとともに、オンチップの共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプを設けるようにしたものである。
【００１７】
上記した手段によれば、発振回路がオンチップの回路として形成されるため携帯電話器のような無線通信システムを構成する部品点数を削減し、もってシステムの小型軽量化を図ることができるとともに、受信側の発振回路と送信側の発振回路とを１つの発振回路で兼用させるためオンチップ化に伴うチップサイズ増大を抑えることができる。また、バッファアンプにより発振信号が増幅されるため伝達される発振信号が減衰するのを防止することができる通信用半導体集積回路が得られる。
【００１８】
この場合、バッファアンプを設ける位置は発振信号を受ける回路に近い側が望ましい。バッファアンプを信号線の始端側に設けると他の信号線に対してノイズを与えるおそれがあるからである。また、上記バッファアンプとしてリミットアンプを使用するのが良い。これにより、伝達される発振信号にのっているノイズ成分を除去することができる通信用半導体集積回路が得られる。
【００１９】
【発明の実施の形態】
次に、本発明の実施例について図面を用いて説明する。
【００２０】
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【００２１】
図１において、１００は信号電波の送受信用アンテナ、１１０は送受信切り替え用のスイッチ、１２０ａ〜１２０ｃは受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ、１３０は送信信号を増幅する高周波電力増幅回路、２００は受信信号を復調したり送信信号を変調したりする高周波ＩＣ、３００は送信データをＩ，Ｑ信号に変換したり高周波ＩＣ２００を制御したりするベースバンド回路（ＬＳＩ）である。高周波ＩＣ２００は１つの半導体チップ上に半導体集積回路として構成される。
【００２２】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。また、これに応じて、高周波フィルタは、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ１２０ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ１２０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ１２０ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この実施例では共通のフィルタ１２０ａが用いられる。
【００２３】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
【００２４】
受信系回路ＲＸＣは、受信信号を増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する移相分周回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃで増幅された受信信号に移相分周回路２１１で分周された直交信号を合成することで復調およびダウンコンバートを行なうミキサからなる復調回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００２５】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、Ｉ信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、Ｑ信号を増幅してベースバンド回路３００へ出力する。
【００２６】
オフセットキャンセル回路２１３は、各利得制御アンプＰＧＡ１１〜ＰＧＡ２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２７】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φＩＦを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚのような信号を生成する分周回路２３１と、該分周回路２３１で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する移相分周回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φＴＸを発生する送信用発振回路（ＴＸＶＣＯ）２４０と、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φＴＸをカプラ２８０Ａ，２８０ｂ等で抽出したフィードバック信号と周波数変換用の発振信号を生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２５０で生成された高周波発振信号φＲＦを分周した信号φＲＦ’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３６と、該オフセットミキサ２３６の出力と前記加算器２３４で合成された信号ＴＸＩＦとを比較して位相差を検出するアナログ位相比較器２３７ａおよびディジタル位相比較器２３７ｂと、該位相検出回路２３７ａ，２３７ｂの出力に応じた電圧を生成するループフィルタ２３８などから構成されている。
【００２８】
なお、ループフィルタ２３８を構成する抵抗および容量は、外付け素子として実施例の高周波ＩＣの外部端子に接続される。送信用発振回路（ＴＸＶＣＯ）２４０は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２４０ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２４０ｂとからなる。このように発振回路を２つ設けているのは、送信用発振回路は、高周波発振回路２５０や中間周波数の発振回路２３０に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
【００２９】
アナログ位相比較器２３７ａとディジタル位相比較器２３７ｂが設けられているのは、ＰＬＬ回路の動作開始時における引込み動作を早くするためである。具体的には、送信開始時は先ずディジタル位相比較器２３７ｂで位相比較を行ない、その後アナログ位相比較器２３７ａに切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００３０】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φｒｅｆを生成する基準発振回路（ＶＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ分周回路や位相比較回路、チャージポンプ、ループフィルタなどで構成される。
【００３１】
なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
【００３２】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号ＢＦＦで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２，ＳＷ３は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。ＳＷ４は送信時にベースバンド回路３００からのＩ，Ｑ信号を変調用ミキサ２３３ａ，２３３ｂに供給すべくオン、オフ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ４は制御回路２６０からの信号によって制御される。
【００３３】
制御回路２６０には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンド回路３００から高周波用ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路３００はマイクロプロセッサなどから構成される。
【００３４】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波発振回路（ＲＦＶＣＯ）２５０や中間周波数の発振回路（ＩＦＶＣＯ）２３０におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。ここで、アイドルモードは待受け時等ごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００３５】
この実施例では、位相検出回路２３７ａ，２３７ｂと、ループフィルタ２３８、送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂおよびオフセットミキサ２３６とによって周波数変換を行なう送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波発振回路２５０の発振信号の周波数φＲＦを使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３６に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００３６】
表１は、本実施例のクウォッドバンド用の高周波ＩＣにおける中間周波用発振回路（ＩＦＶＣＯ）２３０、送信用発振回路（ＴＸＶＣＯ）２４０および高周波発振回路（ＲＦＶＣＯ）２５０の発振信号φＩＦ，φＴＸ，φＲＦの周波数の設定例を示す。
【００３７】
【表１】
表１に示されているように、本実施例では、中間周波用発振回路（ＩＦＶＣＯ）２３０の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路２３１と移相分周回路２３２で１／８に分周されて８０ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行なわれる。
【００３９】
一方、高周波発振回路（以下、ＲＦＶＣＯと記す）２５０の発振周波数は、受信モードと送信モードとで異なる値に設定される。送信モードでは、ＲＦＶＣＯ２５０の発振周波数ｆＲＦは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３６に供給される。
【００４０】
オフセットミキサ２３６では、このφＲＦ’と送信用発振回路（ＴＸＶＣＯ）２４０からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号が出力され、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２５０からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差に相当する周波数で発振するように制御される。これが、いわゆるオフセットＰＬＬ方式と呼ばれるシステムにおける送信動作である。
【００４１】
ＲＦＶＣＯ２５０は、例えばＬＣ共振回路を用いたコルピッツ型発振回路で構成されるとともに、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられており、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。一方、ＲＦＶＣＯ２５０は可変容量素子としてバリキャップダイオードを有しており、ＲＦシンセサイザ２６１内のループフィルタからの制御電圧によってこのバリキャップダイオードの容量値が変化され、発振周波数が連続的に変化される。
【００４２】
次に、実施例の高周波ＩＣにおけるＲＦＶＣＯ２５０とその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の実施例について、図２を用いて説明する。なお、図２の高周波ＩＣは図１の実施例の高周波ＩＣを異なる視点から示したもので、両者は同一の構成を有する。従って、図２において図１に示されている回路や素子と同一の回路および素子には同一の符号を付して重複した説明は省略する。
【００４３】
図２の実施例においては、ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置されるとともに、オフセットミキサ２３６は送信系回路ＴＸＣ側に配置されている。従って、ＲＦＶＣＯ２５０から復調用ミキサ２１２までの距離は比較的短いが、ＲＦＶＣＯ２５０からオフセットミキサ２３６までの距離は比較的長くなっている。そこで、この実施例では、オフセットミキサ２３６の近傍にＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０が設けられている。
【００４４】
このようにＲＦＶＣＯ２５０の発振出力信号をオフセットミキサ２３６に伝達する信号線の終端側にバッファアンプ２９０が設けられていることにより、減衰した発振信号が増幅されてオフセットミキサ２３６に入力されるため所望の周波数変換を行なうことができる。ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置される理由としては、チップ全体の各回路のレイアウトの都合、受信系回路の方がノイズ特性などの点でミキサにおいて合成される発振信号に対する条件が厳しいこと、外部端子の配置との関係などがある。
【００４５】
図２において、符号１６はＲＦシンセサイザ２６１とともにＲＦ用ＰＬＬ回路を構成するループフィルタであり、ＲＦＶＣＯ２５０はループフィルタ１６が接続される外部端子（ピン）に比較的近い部位に配置されるため、図２に示されているような配置の外部端子を有する高周波ＩＣ２００では、ＲＦＶＣＯ２５０が受信系回路ＲＸＣ側に配置され、送信側のオフセットミキサ２３６からは離れることになる。従って、このような場合には、上記のようにＲＦＶＣＯ２５０の発振出力信号をオフセットミキサ２３６に伝達する信号線の終端側にバッファアンプ２９０を設けるのが有効である。
【００４６】
なお、図２において、符号２８１ａ，２８１ｂは基準発振回路２６４の一部を構成する水晶振動子や容量素子などの外付け素子が接続される外部端子、２８２はＩＦシンセサイザ２６２とともにＩＦ用ＰＬＬ回路を構成するループフィルタが接続される外部端子、２８３は送信用ＰＬＬを構成するループフィルタ２３８が接続される外部端子である。
【００４７】
図３には、ＲＦＶＣＯ２５０が送信系回路ＴＸＣ側に配置されている場合の実施例が示されている。なお、図３は図２と同様に、回路のレイアウト以外は図１の高周波ＩＣと同一の構成を有する実施例であり、図３は図１の回路のうち本発明に関連する回路を主体に示しているに過ぎない。従って、図３においては、図１に示されている回路や素子と同一の回路および素子には同一の符号を付して重複した説明は省略する。
【００４８】
図３の実施例では、ＲＦＶＣＯ２５０からオフセットミキサ２３６までの距離は比較的短いが、ＲＦＶＣＯ２５０から復調用ミキサ２１２までの距離は比較的長くなっている。そこで、この実施例では、オフセットミキサ２３６の近傍にＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０が設けられている。このようにＲＦＶＣＯ２５０の発振出力信号を復調用ミキサ２１２に伝達する信号線の終端側にバッファアンプ２９０が設けられていることにより、減衰した発振信号が増幅されて復調用ミキサ２１２に入力されるため所望の周波数変換を行なうことができる。なお、図３においては、ＲＦＶＣＯ２５０の発振出力信号を分周し互いに位相が９０°異なる信号を生成する移相分周回路２１１がＲＦＶＣＯ２５０の近傍に配置されているが、復調用ミキサ２１２の近傍に配置されていても良い。
【００４９】
次に、本発明の他の実施例を説明する。この実施例は、上記実施例におけるＲＦＶＣＯ２５０の発振出力信号を増幅するバッファアンプ２９０としてリミッタアンプを使用するようにしたものである。
【００５０】
図４には、バッファアンプ２９０としてリミッタアンプを使用した場合の信号伝達系と各部の信号波形を示す。図４において、ＦＬＴは発振出力信号を伝達する信号線に寄生する容量Ｃｓ１，Ｃｓ２や抵抗Ｒｓ、インダクタンスＬｓからなる寄生フィルタを表わしたものである。このような寄生フィルタが存在することにより、信号線を伝達する発振出力信号は減衰されるが、リミッタアンプ２９０によって増幅されてオフセットミキサ２３６に供給される。しかも、リミッタアンプ２９０を用いることによって、信号にのったノイズを除去することができる。
【００５１】
具体的には、リミッタアンプ２９０の入力端子には、図５に示すように、ノイズ成分Ｎを含むサイン波が入力されるが、リミッタアンプ２９０は入力に対して出力が急峻に変化するという特性を有するため、入力Ｖｉｎがしきい値レベルＶｔｈから少し離れると出力レベルが飽和して出力波形をクリップするような機能を有するため出力側ではノイズ成分が最大出力レベルの中に埋もれてしまう。その結果、入力信号にのったノイズを除去することができる。
【００５２】
図６には、リミッタアンプ２９０の具体的な回路例を示す。
【００５３】
図６に示されているように、この実施例のリミッタアンプ２９０は、エミッタ共通接続された入力差動トランジスタＱ１，Ｑ２を有する差動増幅段２９１と、該差動増幅段の出力ノードにそれぞれ接続された２個のエミッタフォロワからなる出力段２９２と、入力差動トランジスタＱ１，Ｑ２のベース端子にバイアス電圧を与えるバイアス回路２９３とから構成されている。
【００５４】
差動増幅段２９１とエミッタフォロワ型出力段２９２の部分は通常の差動増幅回路と回路構成としては同じであるが、リミッタアンプの場合には差動増幅段２９１の定電流源Ｉｃ１に流れる電流が通常の差動増幅回路の場合よりも多くされる。また、差動増幅段２９１の入力差動トランジスタＱ１，Ｑ２に関してもエミッタ抵抗ができるだけ小さくなるような素子構造およびレイアウトが採用される。これによって、図６のリミッタアンプは、図５に示すような入出力特性を有するようにされる。
【００５５】
また、図６のリミッタアンプは、ＲＦＶＣＯ２５０からの発振信号φＲＦが直流カットの容量Ｃ１，Ｃ２を介して入力差動トランジスタＱ１，Ｑ２のベース端子に入力されるように構成される。表１からも分かるように、リミッタアンプ２９０によって増幅される発振信号φＲＦは、ＤＣＳ，ＰＣＳの場合３４７６〜３９８０ＭＨｚ、またＧＳＭの場合はその半分の１７３８〜１９９０ＭＨｚのような高い周波数の信号であるので、入力に直流カットの容量Ｃ１，Ｃ２が設けられていても何ら問題なく増幅することができる上、直流電圧をカットすることができる。
【００５６】
さらに、この実施例のリミッタアンプでは、入力差動トランジスタＱ１，Ｑ２のベース電位がマクロ的に変動しないよう安定させるためにバイアス回路２９３が設けられている。このバイアス回路２９３は、コレクタが電源電圧Ｖｃｃに、またベースに定電圧Ｖｃ０が印加されたコレクタ接地型のトランジスタＱ０と、該トランジスタＱ０の接地点との間に接続された定電流源Ｉｃ０とからなり、トランジスタＱ０のエミッタ端子に抵抗Ｒ１，Ｒ２を介して入力差動トランジスタＱ１，Ｑ２のベース端子が接続されることにより、Ｑ１，Ｑ２のベース端子はＶｃｃ／２のような電圧にバイアスされるようになっている。
【００５７】
図７には、ミキサ２１２や２３６の具体的な回路例を示す。
【００５８】
図７に示されているように、この実施例のミキサは、エミッタ共通接続された２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２と、これらのトランジスタ対の共通エミッタにそれぞれコレクタが接続されかつ互いにエミッタ同士が結合されカレントスイッチのように動作する差動トランジスタ対Ｑ３１，Ｑ３２と、該トランジスタ対Ｑ３１，Ｑ３２の共通エミッタに接続された定電流源Ｉｃ１０と、上記入力差動トランジスタＱ１１，Ｑ２１のコレクタと電源電圧Ｖｃｃとの間およびＱ１２，Ｑ２２のコレクタと電源電圧Ｖｃｃとの間に接続されたコレクタ抵抗Ｒｃ１，Ｒｃ２とから構成されている。また、ミキサの出力端子には、各出力信号線に直列に接続された抵抗Ｒ１１，Ｒ１２及び出力信号線間に接続された容量Ｃ１０からなるロウパスフィルタＬＰＦが接続されている。
【００５９】
そして、ミキサ２３６では２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２のベース端子に送信用ＶＣＯ２４０からの帰還信号φＴＸとその反転信号／φＴＸが入力され、トランジスタ対Ｑ３１，Ｑ３２のベース端子に前記リミッタアンプ２９０で増幅された高周波信号φＲＦ’，／φＲＦ’が入力される。
【００６０】
これにより、出力ノードＮ１，Ｎ２からは帰還信号φＴＸと高周波信号φＲＦ’とを合成したような信号が出力され、その信号をロウパスフィルタＬＰＦに通すことによって高周波成分が除去されて帰還信号φＴＸと高周波信号φＲＦ’の周波数差に等しい周波数を有する信号が生成されて後段の回路（位相比較回路２３７）に供給される。ミキサ２１２も同様な回路構成を有する。図２において、符号Ｃ１０’で示されている外付け容量が、図７に示されているロウパスフィルタＬＰＦを構成する容量Ｃ１０に相当する。
【００６１】
図７のようなミキサ回路によれば、トランジスタ対Ｑ３１，Ｑ３２はカレントスイッチとして動作すればよいので、Ｑ３１，Ｑ３２のベース端子に入力される高周波信号φＲＦ’，／φＲＦ’が図４のように矩形波に近い波形の信号であっても何ら支障はない。トランジスタＱ１１，Ｑ２２に入力される信号φＴＸ，／φＴＸも矩形波としても良いが、送信用ＶＣＯ２４０ａ，２４０ｂとオフセットミキサ２３６は比較的近くにあり、もともと信号の減衰が少なくノイズも小さいのでわざわざ消費電力の大きなリミットアンプを用いて増幅する必要はない。
【００６２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ＲＦＶＣＯ２５０を受信系回路または送信系回路のいずれかの側に配置した場合の実施例について説明したが、ＲＦＶＣＯ２５０を受信系回路と送信系回路の中間あるいは送信側と受信側のミキサの両方から離れた位置に配置したような場合には、ＲＦＶＣＯ２５０の発振信号を送信側と受信側のミキサまで伝達する両方の信号線の終端にそれぞれバッファアンプもしくはリミッタアンプを設けるようにしてもよい。
【００６３】
さらに、上記実施例では、ＲＦＶＣＯ２５０と中間周波用ＶＣＯ２３０と送信用ＶＣＯ２４０と基準発振回路ＶＣＸＯの４つのＶＣＯが、変復調回路と共に１つの半導体チップ上に搭載された高周波ＩＣを例にとって説明したが、本発明は上記４つのＶＣＯをすべて搭載する必要はなく、少なくとも兼用の発振回路（ＲＦＶＣＯ２５０）が搭載された高周波ＩＣに適用することができ、それによって所望の効果を得ることができる。
【００６４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳとＰＣＳの３つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでない。例えばＧＳＭにおける位相変調に振幅変調を加えたようなＱＰＳＫ変調モードを有するＥＤＧＥと呼ばれる通信方式にも対応可能な携帯電話機に用いられる高周波ＩＣであって、変調方式として位相ループと振幅ループを有するポーラーループ方式と呼ばれる方式を採用した送信系回路と受信系回路を有する高周波ＩＣやＣＤＭＡ方式の携帯電話機あるいは無線ＬＡＮやブルートゥースと呼ばれる無線通信システムを構成する高周波ＩＣの送受信共用のＶＣＯに対しても本発明を適用することができる。
【００６５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６６】
すなわち、本発明に従うと、発振回路を変復調回路と共に１つの半導体チップ上に搭載できるため、携帯電話機のような無線通信システムにおいて構成部品点数を削減し、もってシステムの小型軽量化を図ることができる通信用半導体集積回路（高周波ＩＣ）を実現することができる。しかも、受信側の発振回路と送信側の発振回路とを兼用させるようにしているため、発振回路のオンチップ化に伴うチップサイズの増大を抑えることができる。
【００６７】
また、本発明に従うと、共通発振回路から出力された発振信号を伝達する信号線上に信号を増幅するバッファアンプを設けているため、共通発振回路から出力された発振信号を減衰させることなく目的とする回路に伝達することができる。さらに、バッファアンプとしてリミッタアンプを使用することにより、共通発振回路から出力され目的とする回路に伝達される発振信号のＳＮ比を向上させ、良好なノイズ特性を有する通信用半導体集積回路を実現することができる。
【図面の簡単な説明】
【図１】本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）及びそれを用いた無線通信システムの構成例を示すブロック図である。
【図２】図１の実施例の高周波ＩＣにおける高周波発振回路（ＲＦＶＣＯ）とその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の一例を示すブロック図である。
【図３】高周波ＩＣにおけるＲＦＶＣＯとその発振出力信号を受ける回路のレイアウトおよび発振信号の伝達系の他の例を示すブロック図である。
【図４】ＲＦＶＣＯからその発振出力信号を受ける回路までの信号線の終端に設けられるバッファアンプとしてリミットアンプを使用した場合の信号伝達系と各部の信号波形を示す説明図である。
【図５】リミッタアンプにおける入力と出力との関係を示す入出力特性図である。
【図６】実施例のリミッタアンプの具体的な回路例を示す回路図である。
【図７】ミキサの具体的な回路例を示す回路図である。
【符号の説明】
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ａ〜１２０ｃ 高周波フィルタ
１３０ 高周波電力増幅回路
２００ 高周波ＩＣ
２１２ 復調用ミキサ
２３３ 変調用ミキサ
２２０ 電力増幅部
２３０ 中間周波数発振回路（ＩＦＶＣＯ）
２３８ 送信用ＰＬＬのループフィルタ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２５０ 高周波発振回路（送受信兼用ＶＣＯ，ＲＦＶＣＯ）
２６０ 制御回路
２６１ ＲＦＰＬＬ用シンセサイザ回路
２６２ ＩＦＰＬＬ用シンセサイザ回路
２６４ 基準発振回路
２９０ バッファアンプ（リミッタアンプ）
３００ ベースバンド回路
Claims (10)
- 受信系回路で用いられる発振信号と送信系回路で用いられる発振信号を生成する共通の発振回路と、該共通発振回路と異なる１つ以上の発振回路とが、送受信信号の変復調回路と共に１つの半導体チップ上に形成された通信用半導体集積回路であって、
上記共通発振回路の発振出力信号を伝達する信号線の終端側に、伝達される信号を増幅する増幅回路が設けられていることを特徴とする通信用半導体集積回路。 - 上記増幅回路は、上記信号線を発振信号が伝達する間に減少した振幅もしくは低下した電圧レベルを上記共通発振回路から出力された直後の発振信号の振幅もしくは電圧レベルまで回復させる電圧増幅回路であることを特徴とする請求項１に記載の通信用半導体集積回路。
- 上記増幅回路は、伝達される信号を増幅し出力波形を最大振幅レベルにクリップする機能を有する増幅回路であることを特徴とする請求項１に記載の通信用半導体集積回路。
- 受信信号を復調もしくはダウンコンバートするための発振信号を生成する第１の発振回路と、ベースバンド信号によって変調される中間周波数の発振信号を生成する第２の発振回路と、所望の周波数の送信信号を生成する第３の発振回路とが、変復調回路と共に１つの半導体チップ上に形成された通信用半導体集積回路であって、
上記第１の発振回路が、上記第３の発振回路の出力の帰還信号をダウンコンバートするための発振信号を生成する発振回路を兼用するように構成され、該兼用の発振回路の発振出力信号を伝達する信号線の終端側に、伝達される信号を増幅する増幅回路が設けられていることを特徴とする通信用半導体集積回路。 - 上記増幅回路は、上記信号線を発振信号が伝達する間に減少した振幅もしくは低下した電圧レベルを上記兼用の発振回路から出力された直後の発振信号の振幅もしくは電圧レベルまで回復させる電圧増幅回路であることを特徴とする請求項４に記載の通信用半導体集積回路。
- 上記増幅回路は、伝達される信号を増幅し出力波形を最大振幅レベルにクリップする機能を有する増幅回路であることを特徴とする請求項４に記載の通信用半導体集積回路。
- 上記第２の発振回路の発振信号もしくはそれを分周した信号をベースバンド信号に応じて変調する変調回路と、上記第１の発振回路からの発振信号もしくはそれを分周した信号と上記第３の発振回路の出力もしくはその検出信号とを合成してそれらの信号の周波数差に相当する周波数を有する信号を生成するミキサと、該ミキサの出力信号の周波数および位相が上記変調回路の出力信号の周波数および位相と一致するように制御する位相同期ループとを備えていることを特徴とする請求項４〜７のいずれかに記載の通信用半導体集積回路。
- 上記第１の発振回路から出力される発振信号もしくはそれを分周した信号と受信信号とに基づいて復調された信号を得る復調回路を有することを特徴とする請求項４〜７のいずれかに記載の通信用半導体集積回路。
- 上記第１の発振回路は上記ミキサよりも上記復調回路に近い部位に配置され、上記増幅回路は上記復調回路よりも上記ミキサに近い部位に配置されていることを特徴とする請求項８に記載の通信用半導体集積回路。
- 少なくともＧＳＭ方式とＤＣＳ方式とＰＣＳ方式を含む３以上の通信方式に従った送受信信号の変復調が可能に構成されていることを特徴とする請求項４〜９のいずれかに記載の通信用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267493A JP2004104724A (ja) | 2002-09-13 | 2002-09-13 | 通信用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267493A JP2004104724A (ja) | 2002-09-13 | 2002-09-13 | 通信用半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004104724A true JP2004104724A (ja) | 2004-04-02 |
Family
ID=32265967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002267493A Pending JP2004104724A (ja) | 2002-09-13 | 2002-09-13 | 通信用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004104724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010523020A (ja) * | 2007-03-23 | 2010-07-08 | シグマテル インコーポレイテッド | 無線送受信機とその使用方法 |
| JP2013048429A (ja) * | 2004-10-04 | 2013-03-07 | Qualcomm Inc | マルチアンテナステーションのためのリモートフロントエンド |
-
2002
- 2002-09-13 JP JP2002267493A patent/JP2004104724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013048429A (ja) * | 2004-10-04 | 2013-03-07 | Qualcomm Inc | マルチアンテナステーションのためのリモートフロントエンド |
| JP2010523020A (ja) * | 2007-03-23 | 2010-07-08 | シグマテル インコーポレイテッド | 無線送受信機とその使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
| US8385875B2 (en) | Semiconductor integrated circuit | |
| TWI474629B (zh) | 無表面聲波接收器 | |
| US7656238B2 (en) | Frequency synthesizing apparatus and method having injection-locked quadrature VCO in RF transceiver | |
| JP2004120728A (ja) | 発振回路および通信用半導体集積回路 | |
| US7333565B2 (en) | Semiconductor integrated circuit for communication | |
| US20070146088A1 (en) | Oscillation circuit and a semiconductor circuit device having the oscillation circuit | |
| US7542747B2 (en) | Wide bandwidth transceiver | |
| KR100785003B1 (ko) | 위상동기루프(ｐｌｌ)의 제어전압을 이용한 멀티밴드용송수신장치 및 송수신 방법 | |
| US20060068748A1 (en) | Communication semiconductor integrated circuit and radio communication system | |
| JP2009130867A (ja) | 半導体集積回路 | |
| JP2004343164A (ja) | 通信用半導体集積回路および無線通信システム | |
| JP4015008B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7519337B2 (en) | Transmitter and mobile communication terminal using the same | |
| JP4920421B2 (ja) | 集積型低ノイズ・マイクロ波広帯域プッシュプッシュ電圧制御発振器 | |
| US7646256B2 (en) | Controlled oscillation module | |
| US7050779B2 (en) | Semiconductor integrated circuit device | |
| KR102503742B1 (ko) | 다중-대역 밀리미터파 5g 통신을 위한 광대역 위상 고정 루프 | |
| JP2004297454A (ja) | 無線通信システムおよび通信用半導体集積回路 | |
| Song et al. | A 0.25-/spl mu/m CMOS quad-band GSM RF transceiver using an efficient LO frequency plan | |
| JP4354681B2 (ja) | 通信用半導体集積回路 | |
| JP2004104724A (ja) | 通信用半導体集積回路 | |
| US20160056952A1 (en) | Semiconductor device, radio communication terminal, and method for controlling semiconductor device | |
| US20050136847A1 (en) | Communication semiconductor integrated circuit device and electrical apparatus | |
| JPWO2004002098A1 (ja) | 無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |