JP2004104139A - Semiconductor package and method for producing the same - Google Patents

Semiconductor package and method for producing the same Download PDF

Info

Publication number
JP2004104139A
JP2004104139A JP2003339189A JP2003339189A JP2004104139A JP 2004104139 A JP2004104139 A JP 2004104139A JP 2003339189 A JP2003339189 A JP 2003339189A JP 2003339189 A JP2003339189 A JP 2003339189A JP 2004104139 A JP2004104139 A JP 2004104139A
Authority
JP
Japan
Prior art keywords
support
tape substrate
bump
chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003339189A
Other languages
Japanese (ja)
Other versions
JP3845079B2 (en
Inventor
Takafumi Iwamoto
岩本　尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003339189A priority Critical patent/JP3845079B2/en
Publication of JP2004104139A publication Critical patent/JP2004104139A/en
Application granted granted Critical
Publication of JP3845079B2 publication Critical patent/JP3845079B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package that easily provides stable sealing and a method for producing the package. <P>SOLUTION: The semiconductor package comprises a tape substrate, having a surface on which wiring is provided, a bump 3 and a support 4d, and a semiconductor chip 1 that is provided on the tape substrate via the bump and the support; where the bump is made of gold and electrically connected to the wiring on the tape substrate, and the support is disposed, in such a manner that it is not electrically connected to the wiring. In the method for producing the package, a jig having run off 15 provided in a portion opposed to the support is used, and the semiconductor chip is disposed, such that the support faces the run off in the jig, and then the tape substrate is connected to the semiconductor chip. Liquid or thermoplastic resin is previously applied to the support, and the tape substrate is connected to the semiconductor chip with resin, using the support as a spacer. <P>COPYRIGHT: (C)2004,JPO

Description

　本発明は、半導体パッケージおよびその製造方法に関し、特にＩＣチップ等の半導体素子およびテープ基板と、それらを用いるフリップチップ方式により接続する半導体パッケージおよびその製造方法に関するものである。 The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor element such as an IC chip and a tape substrate, and a semiconductor package connected by a flip chip method using the same and a method for manufacturing the same.

　以下、半導体素子として一般的なＩＣチップを用いて説明する。 Hereinafter, the description will be made using a general IC chip as a semiconductor element.

　図２０は従来例におけるＩＣチップの斜視図、図２１は従来例におけるテープ基板の斜視図、図２２は従来例におけるＩＣチップ接続状態の斜視図、図２３は従来例における樹脂充填開始状態の斜視図、図２４は従来例における樹脂充填完了状態の斜視図、図２５は従来例における完成品の断面図である。図２６は従来例におけるテープＢＧＡ完成品の断面図である。図２７は従来例における実装基板への実装状態の断面図である。 20 is a perspective view of an IC chip in a conventional example, FIG. 21 is a perspective view of a tape substrate in a conventional example, FIG. 22 is a perspective view of a connected state of an IC chip in a conventional example, and FIG. FIG. 24 and FIG. 24 are perspective views of a conventional example in a state where resin filling is completed, and FIG. 25 is a cross-sectional view of a completed product in the conventional example. FIG. 26 is a cross-sectional view of a completed tape BGA in a conventional example. FIG. 27 is a cross-sectional view of a state of mounting on a mounting board in a conventional example.

　従来の構造は、以下に示すような構成を有するものであった。 The conventional structure has the following configuration.

　まず、図２０に示すように、ＩＣチップ１のパッド２上にバンプ３を形成する。パッド２はＩＣチップ１上の配線によりＩＣチップ１上に配置されるものであり、通常はＩＣチップ１周辺に矩形状に配置される。バンプ３は実装性、接続抵抗などを考慮した接続面積を有し、また接続性を考慮した高さが確保されている。 First, as shown in FIG. 20, bumps 3 are formed on the pads 2 of the IC chip 1. The pads 2 are arranged on the IC chip 1 by wiring on the IC chip 1, and are usually arranged in a rectangular shape around the IC chip 1. The bump 3 has a connection area in consideration of mountability, connection resistance, and the like, and has a height ensured in consideration of connectivity.

　次に、図２１に示すように、テープ基板５上にＩＣチップ１のバンプ３と接続するためのランド６を形成し、そのランド６から基板上の配線パターン１３を介して入出力リード１４に接続されている。ランド６はバンプ３との接続性や位置合わせ精度などを考慮した形状とし、実装方法によりメッキなどを施す場合がある。通常バンプ３とランド６は、１対１で形成され、そのＩＣチップ１のバンプ３に対応したランド６が配置されている。 Next, as shown in FIG. 21, a land 6 for connecting to the bump 3 of the IC chip 1 is formed on the tape substrate 5, and the land 6 is connected to the input / output lead 14 via the wiring pattern 13 on the substrate. It is connected. The land 6 has a shape in consideration of the connectivity with the bump 3 and the positioning accuracy, and may be plated by a mounting method. Normally, the bumps 3 and the lands 6 are formed one-to-one, and the lands 6 corresponding to the bumps 3 of the IC chip 1 are arranged.

　次に、図２２に示すように、ＩＣチップ１上のバンプ３とテープ基板５上のランド６を位置合わせし、熱圧着手段や導電ペーストを用いる手段によるフェースダウンでＩＣチップ１とテープ基板５を機械的、電気的に接続する。 Next, as shown in FIG. 22, the bumps 3 on the IC chip 1 and the lands 6 on the tape substrate 5 are aligned, and the IC chip 1 and the tape substrate 5 are face-down by means of thermocompression bonding or a conductive paste. Are connected mechanically and electrically.

　最後に、図２３に示すように、ＩＣチップ１の裏面側の側面から封止樹脂７を滴下し、バンプ３の高さの隙間があいたＩＣチップ１とテープ基板５の間に毛細管現象を利用して封止樹脂７を充填し、図２４に示すような完成品とするものである（例えば、特許文献１参照）。 Finally, as shown in FIG. 23, the sealing resin 7 is dropped from the side surface on the back side of the IC chip 1, and the capillary phenomenon is used between the IC chip 1 having the gap of the height of the bump 3 and the tape substrate 5. Then, the sealing resin 7 is filled to obtain a finished product as shown in FIG. 24 (for example, see Patent Document 1).

　このとき、図２５に示すように、ＩＣチップ１とテープ基板５の隙間に封止樹脂７を隙間なく充填する必要がある。 At this time, as shown in FIG. 25, it is necessary to fill the gap between the IC chip 1 and the tape substrate 5 with the sealing resin 7 without any gap.

　さらに図２６に示すようにテープ基板５にボール接続用のランド６ａを形成し、ＩＣ接続用のランド６とテープ基板５内の配線パターン１３、スルーホールなどによって接続し、ボール接続用のランド６ａにボール８を接続することにより、テープＢＧＡが得られるものである。
特開昭５６−１６００４８号公報 Further, as shown in FIG. 26, a land 6a for ball connection is formed on the tape substrate 5, and the land 6 for IC connection is connected to the wiring pattern 13 in the tape substrate 5, a through hole or the like. By connecting the ball 8 to the tape BGA, a tape BGA can be obtained.
JP-A-56-160048

　しかしながら、上記した従来のフリップチップ構造では、図２７に示すようにＩＣチップ等の半導体素子実装時に加熱や加圧などの影響で、テープ基板が変形し下記のような問題が発生する場合がある。
（１）樹脂注入時にＩＣチップ等の半導体素子とテープ基板の間隙が狭くなり、樹脂を完全に充填することができないか、もしくは必要な樹脂の厚さが確保できないため、耐湿信頼性、抗折強度が低下し、樹脂による遮光性が低下してＩＣ等の半導体素子が誤動作する。
（２）テープＢＧＡ構造でボールの高さが不均一となり、実装基板への実装時に、テープＢＧＡのボールと実装基板のランドとの接続が不完全となる。 However, in the above-described conventional flip-chip structure, as shown in FIG. 27, when mounting a semiconductor element such as an IC chip, the tape substrate may be deformed due to the influence of heating or pressing, and the following problems may occur. .
(1) The gap between the semiconductor element such as an IC chip and the tape substrate at the time of injecting the resin becomes narrow, and the resin cannot be completely filled or the required thickness of the resin cannot be ensured. The strength is reduced, the light-shielding property of the resin is reduced, and a semiconductor element such as an IC malfunctions.
(2) The height of the balls becomes uneven due to the tape BGA structure, and the connection between the balls of the tape BGA and the lands of the mounting board becomes incomplete during mounting on the mounting board.

　本発明の目的は、上記問題点を解決し、容易に安定した封止をすることが可能な半導体パッケージおよびその製造方法を提供するものである。 An object of the present invention is to solve the above problems and provide a semiconductor package capable of easily and stably sealing and a method of manufacturing the same.

　本発明は、上記目的を達成するために、以下の解決手段を採用した。
（１）　半導体パッケージは、表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されていることを特徴とする。
（２）　上記（１）記載の半導体パッケージは、前記支持体が金で形成されていることを特徴とする。
（３）　上記（１）記載の半導体パッケージは、前記支持体が絶縁材又は半導体で形成されていることを特徴とする。
（４）　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されてなる上記（１）乃至（３）のいずれか１項記載の半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
（５）　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されてなる上記（１）乃至（３）のいずれか１項記載の半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。
（６）　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
　バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
（７）　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
　バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。 The present invention employs the following solutions in order to achieve the above object.
(1) A semiconductor package includes a tape substrate provided with wiring on the surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support, and the bump is formed of gold. And is electrically connected to the wiring of the tape substrate, and the support is arranged so as not to be electrically connected to the wiring of the tape substrate.
(2) The semiconductor package according to the above (1), wherein the support is made of gold.
(3) The semiconductor package according to the above (1), wherein the support is made of an insulating material or a semiconductor.
(4) A tape substrate provided with wiring on the surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support. The bump is formed of gold. The semiconductor package according to any one of (1) to (3), wherein the semiconductor package is electrically connected to the wiring of the tape substrate, and the support is arranged so as not to be electrically connected to the wiring of the tape substrate. The manufacturing method of the above, using a jig provided with a relief portion in the portion facing the support, the tape substrate so that when the support is provided, the support is opposed to the relief portion via the tape substrate Is mounted on the jig, the semiconductor chip is arranged on the tape substrate via the bump and the support so that the support is opposed to the escape portion of the jig, the tape substrate and the It is characterized by connecting a semiconductor chip.
(5) A tape substrate provided with wiring on the surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support, wherein the bump is formed of gold. The semiconductor package according to any one of (1) to (3), wherein the semiconductor package is electrically connected to the wiring of the tape substrate, and the support is arranged so as not to be electrically connected to the wiring of the tape substrate. The manufacturing method of the above, a liquid or thermoplastic resin is applied on the support in advance, and the tape substrate and the semiconductor chip are connected to the support provided on at least one of the support and the resin. It is characterized.
(6) a tape substrate provided with wiring on the surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support;
A semiconductor package that forms a bump array frame and is connected to the tape substrate and the semiconductor chip via the bumps electrically connected to the wiring of the tape substrate and the support provided in the bump array frame; The manufacturing method uses a jig provided with an escape portion at a portion facing the support, and the tape substrate is provided such that when the support is provided, the support faces the escape portion via the tape substrate. Is mounted on the jig, a semiconductor chip is arranged on the tape substrate via the bumps and the support so that the support faces the escape portion of the jig, and the tape substrate and the semiconductor chip are It is characterized by connecting.
(7) a tape substrate provided with wiring on the surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support;
A semiconductor package in which the tape substrate and the semiconductor chip are connected via the bumps which constitute the bump array frame and are electrically connected to the wiring of the tape substrate and the support provided in the bump array frame. In the manufacturing method, a liquid or thermoplastic resin is applied on the support in advance, and the tape substrate and the semiconductor chip are connected to the support provided on at least one of the supports by the resin. Features.

　本発明は以下の効果を奏する。
（１）　半導体素子上に、支持体を形成することにより、半導体素子の実装時にテープ基板が変形しても支持体により強制的に半導体素子とテープ基板との間に封止樹脂の流入間隙を確保することができるため、テープ基板の変形により樹脂の流入を妨げられることなく樹脂注入をすることができるようになる。
（２）　テープ基板のレジスト塗布と同時にレジスト樹脂でテープ基板側にレジスト支持体を形成することにより、別途支持体形成工程を追加することなく、容易にレジスト支持体を形成することが可能となる。
（３）　支持体をレジスト樹脂で形成する前に、テープ基板上の配線パターンを支持体形成部に支持体として配置しておき、テープ基板側に配線パターンとレジスト樹脂で支持体を形成することにより、形成したレジスト支持体では、所望の高さが得られない場合でも、さらに配線パターンの厚さが加えられるため、比較的高さの高い支持体を得ることができる。
（４）　接続時、接続用治具に逃げ部を形成し、支持体による加圧力を作用させずに、半導体素子とテープ基板を接続することにより、半導体素子接続のバンプより支持体が高くなった場合でも、半導体素子上の回路や保護膜を破壊することがないようにし、２段階で高さの違うバンプを作成したりする必要をなくし、支持体の高さの制御を比較的緩和できるものとなる。
（５）　テープ基板上に支持体接続用の配線用パターンを前もって形成しておき、支持体を半導体素子実装のバンプと同様に接続することにより、テープ基板と支持体の微小な隙間を除去することが可能となり、リフロー時の樹脂クラックなどの発生を防止する効果がある。
（６）　支持体上に液状や熱可塑性の支持体接続用樹脂を前もって塗布しておき、半導体素子実装時にテープ基板と支持体を接続して、テープ基板と支持体の微小な隙間を除去することにより、リフロー時の樹脂クラックなどの発生を防止することができる。
（７）　支持体を樹脂で形成することにより、容易で自由度の高い支持体を形成することが可能となる。
（８）　半導体素子上のバンプ形成時に同じくバンプにより支持体を形成することにより、別途支持体形成工程を追加することなく、容易に精度の高い支持体を形成することが可能となる。
（９）　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなる半導体パッケージにおいて、前記バンプはバンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続され、前記支持体は前記バンプ配列枠内に設けられているので、テープ基板を支持体により、バンプ配列枠内の前記支持体を設けた位置で支持することができる。 The present invention has the following effects.
(1) By forming a support on the semiconductor element, even if the tape substrate is deformed at the time of mounting the semiconductor element, the support forcibly forms an inflow gap of the sealing resin between the semiconductor element and the tape substrate. As a result, the resin can be injected without obstructing the inflow of the resin due to the deformation of the tape substrate.
(2) By forming the resist support on the tape substrate side with the resist resin simultaneously with the application of the resist on the tape substrate, the resist support can be easily formed without adding a separate support forming step. .
(3) Before forming the support with the resist resin, the wiring pattern on the tape substrate is arranged as a support in the support forming portion, and the support is formed on the tape substrate with the wiring pattern and the resist resin. Accordingly, even if a desired height cannot be obtained in the formed resist support, the thickness of the wiring pattern is further added, so that a support having a relatively high height can be obtained.
(4) At the time of connection, a relief is formed in the connection jig, and the semiconductor element and the tape substrate are connected without applying the pressing force of the support, so that the support becomes higher than the bump for connecting the semiconductor element. In this case, the circuit on the semiconductor element and the protective film are not destroyed, and it is not necessary to create bumps having different heights in two steps, and the control of the height of the support can be relatively eased. It will be.
(5) A wiring pattern for connecting the support is formed in advance on the tape substrate, and the support is connected in the same manner as the bump for mounting the semiconductor element, thereby removing a minute gap between the tape substrate and the support. This has the effect of preventing the occurrence of resin cracks during reflow.
(6) A liquid or thermoplastic resin for connecting a support is coated on the support in advance, and the tape substrate and the support are connected at the time of mounting the semiconductor element, and a minute gap between the tape substrate and the support is removed. This can prevent the occurrence of resin cracks and the like during reflow.
(7) By forming the support from a resin, it is possible to form the support easily and with a high degree of freedom.
(8) When a support is formed by a bump at the time of forming a bump on a semiconductor element, a high-precision support can be easily formed without adding a separate support formation step.
(9) In a semiconductor package including a tape substrate provided with wiring on its surface, bumps and supports, and a semiconductor chip provided on the tape substrate via the bumps and supports, the bumps are arranged in a bump arrangement. Since the frame constitutes a frame and is electrically connected to the wiring of the tape substrate, and the support is provided in the bump arrangement frame, the tape substrate is provided by the support to provide the support in the bump arrangement frame. Can be supported at different positions.

　以下、本発明の実施の形態について図を用いて詳細に説明する。半導体素子として一般的なＩＣチップを用いて説明する。
（第１実施例）
図１は本発明の第１実施例におけるＩＣチップの斜視図、図２は本発明の第１実施例における実装状態の断面図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Description will be made using a general IC chip as a semiconductor element.
(First embodiment)
FIG. 1 is a perspective view of an IC chip according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view of a mounted state according to the first embodiment of the present invention.

　本発明の第１実施例は、通常のバンプ３が形成されたＩＣチップ１にさらに樹脂注入間隙確保のための支持体４を作成し、テープ基板５に従来のフリップチップ接続方式で接続し、封止樹脂７を充填したものである。 In the first embodiment of the present invention, a support 4 for securing a resin injection gap is further formed on the IC chip 1 on which the normal bumps 3 are formed, and the support 4 is connected to the tape substrate 5 by a conventional flip chip connection method. The sealing resin 7 is filled.

　前記支持体４は、以下の特徴および構成を有する。
（１）　ＩＣチップ１のバンプ３配置側で、図１に示すようにバンプ配列枠内の位置ならどこに配置してもよい。好ましくは各バンプ３から等距離の位置またはその近傍がよい。ここでいうバンプ配列枠とは、図１において、バンプ電極が配列されている形状、即ち、この場合□字形を配列枠という。
（２）　支持体４で封止樹脂７の流入が妨げられない接続面積と、密度で配置できるなら、支持体４の形状およびバンプ配列枠内に設ける個数は適宜選択可能である。
（３）　支持体４のＩＣチップ１表面からの高さは、バンプ３とランド６を熱圧着や導電ペーストを用いてフェースダウンで接続するときの両バンプ３とランド６の高さに等しい高さが好ましい。即ち、実装時にテープ基板５が平坦になるような高さが好ましい。テープ基板５は、主に絶縁フィルムからなり、可撓性を有するセラミック板でも可能である。実施上はその等しい高さを超えなければよい。とにかく、支持体があれば、従来の支持体がないものと比べ、支持の効果がある。
（４）　支持体４の材質は、絶縁材、半導体、金属、特にバンプ電極材等、設ける位置、製法等により適宜選択可能である。 The support 4 has the following features and configuration.
(1) On the side of the IC chip 1 where the bumps 3 are arranged, as shown in FIG. 1, the bumps may be arranged anywhere within the bump arrangement frame. Preferably, a position equidistant from each bump 3 or its vicinity is good. The term “bump arrangement frame” as used herein refers to a shape in which the bump electrodes are arranged in FIG.
(2) The shape of the support 4 and the number provided in the bump arrangement frame can be appropriately selected as long as the connection area and the density can be arranged so that the inflow of the sealing resin 7 is not hindered by the support 4.
(3) The height of the support 4 from the surface of the IC chip 1 is equal to the height of the bumps 3 and the lands 6 when the bumps 3 and the lands 6 are connected face down using thermocompression bonding or a conductive paste. Is preferred. That is, the height is preferably such that the tape substrate 5 becomes flat during mounting. The tape substrate 5 is mainly made of an insulating film, and may be a flexible ceramic plate. In practice, it does not have to exceed that equal height. Anyway, if there is a support, there is a support effect as compared with the conventional one without a support.
(4) The material of the support 4 can be appropriately selected depending on the position to be provided, the manufacturing method, and the like such as an insulating material, a semiconductor, and a metal, particularly, a bump electrode material.

　つぎに、第１実施例の製造方法を説明する。 Next, the manufacturing method of the first embodiment will be described.

　第１実施例は、図１に示すように、パッド２上にバンプ３が形成された従来技術と同様のＩＣチップ１に支持体４を形成するものである。このとき、支持体４は、上記したとおりの特徴および構成を有する。 In the first embodiment, as shown in FIG. 1, a support 4 is formed on an IC chip 1 similar to the prior art, in which bumps 3 are formed on pads 2. At this time, the support 4 has the features and configurations as described above.

　つぎに、従来技術と同様にテープ基板５上にＩＣチップ１のバンプ３と接続するためのランド６を形成し、ＩＣチップ１上のバンプ３とテープ基板５上のランド６を位置合わせし、熱圧着手段や導電ペーストを用いる手段によりフエースダウンでＩＣチップ１とテープ基板５を機械的、電気的に接続する。熱圧着すると、バンプ３とランド６は熱変形しながら相互に突き合わせ固着される。このとき、接続時の加熱や加圧によりテープ基板５が変形しても、支持体４によりＩＣチップ１とテープ基板５の間隙を強制的に確保することができる。 Next, lands 6 for connecting to the bumps 3 of the IC chip 1 are formed on the tape substrate 5 as in the prior art, and the bumps 3 on the IC chip 1 and the lands 6 on the tape substrate 5 are aligned. The IC chip 1 and the tape substrate 5 are mechanically and electrically connected to each other in a face-down manner by a thermocompression bonding means or a means using a conductive paste. When thermocompression bonding is performed, the bumps 3 and the lands 6 are butted and fixed to each other while being thermally deformed. At this time, even if the tape substrate 5 is deformed due to heating or pressing at the time of connection, the gap between the IC chip 1 and the tape substrate 5 can be forcibly secured by the support 4.

　つぎに、ＩＣチップ１の裏面側の側面から封止樹脂７を滴下し、バンプ３および支持体４の高さの隙間があいたＩＣチップ１とテープ基板５の間に、毛細管現象を利用して封止樹脂７を充填することにより、図２に示すようなＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）構造を製造する。 Next, the sealing resin 7 is dropped from the side surface on the back surface side of the IC chip 1, and the gap between the bump 3 and the support 4 is provided between the IC chip 1 and the tape substrate 5 by utilizing the capillary phenomenon. By filling the sealing resin 7, a COF (Chip \ On \ Film) structure as shown in FIG. 2 is manufactured.

　以上のように、第１実施例では、ＩＣチップ１上に、支持体４を形成することにより、ＩＣチップ１の実装時にテープ基板５が変形しても支持体４により強制的にＩＣチップ１とテープ基板５との間に封止樹脂７の流入間隙を確保することができるため、テープ基板５の変形により樹脂の流入を妨げられることなく樹脂注入をすることができるようになる。 As described above, in the first embodiment, by forming the support 4 on the IC chip 1, even if the tape substrate 5 is deformed when the IC chip 1 is mounted, the support 4 is forcibly forced by the support 4. Since the gap between the sealing resin 7 and the tape substrate 5 can be ensured between the tape substrate 5 and the tape substrate 5, the resin can be injected without obstructing the flow of the resin due to the deformation of the tape substrate 5.

　　（第２実施例）
　図３は本発明の第２実施例におけるテープＢＧＡ実装状態の断面図、図４は本発明の第２実施例における実装基板への実装状態の断面図である。 (Second embodiment)
FIG. 3 is a cross-sectional view of a tape BGA mounted state in the second embodiment of the present invention, and FIG. 4 is a cross-sectional view of a mounted state on a mounting board in the second embodiment of the present invention.

　第２実施例は、前記第１実施例と同様に、通常のバンプ３が形成されたＩＣチップ１の面にさらに樹脂注入間隙とテープ基板平坦性確保のための支持体４を形成し、ＩＣチップ１とテープ基板５を接続して、封止樹脂７を充填した後、テープ基板５の下面に、前もってテープ基板５に形成されたボール８接続用のランド６ａにボール８を接続することにより、テープＢＧＡとするものである。 In the second embodiment, similarly to the first embodiment, a support 4 for securing a resin injection gap and flatness of the tape substrate is further formed on the surface of the IC chip 1 on which the normal bumps 3 are formed. After connecting the chip 1 and the tape substrate 5 and filling the sealing resin 7, the balls 8 are connected to the lands 6 a for connection of the balls 8 previously formed on the tape substrate 5 on the lower surface of the tape substrate 5. , Tape BGA.

　つぎに、第２実施例のテープＢＧＡの製造方法を順に説明する。
第２実施例は、図３に示すように、第１実施例と同様にパッド２上にバンプ３が形成されたＩＣチップ１の面に支持体４を形成する。また、テープ基板５には、ＩＣチップ接続面と反対の面に、ボール８接続用のランド６ａを形成し、ＩＣ接続用のランド６とテープ基板５内の配線パターンをスルーホールなどにより接続しておく。 Next, a method of manufacturing the tape BGA of the second embodiment will be described in order.
In the second embodiment, as shown in FIG. 3, a support 4 is formed on the surface of the IC chip 1 on which the bumps 3 are formed on the pads 2 as in the first embodiment. On the tape substrate 5, a land 6a for connecting the ball 8 is formed on the surface opposite to the IC chip connection surface, and the land 6 for IC connection and the wiring pattern in the tape substrate 5 are connected by through holes or the like. Keep it.

　つぎに、ＩＣチップ１上のバンプ３とテープ基板５上のランド６を位置合わせし、熱圧着手段や導電ペーストを用いる手段によりフェースダウンでＩＣチップ１とテープ基板５を機械的、電気的に接続する。このとき、接続時の加熱や加圧によりテープ基板５が変形しても、支持体４によりＩＣチップ１とテープ基板５の間隙は強制的に確保される。 Next, the bumps 3 on the IC chip 1 and the lands 6 on the tape substrate 5 are aligned, and the IC chip 1 and the tape substrate 5 are mechanically and electrically connected face-down by means of thermocompression bonding or using a conductive paste. Connecting. At this time, even if the tape substrate 5 is deformed due to heating or pressing at the time of connection, the gap between the IC chip 1 and the tape substrate 5 is forcibly secured by the support 4.

　つぎに、ＩＣチップ１の裏面側の側面から封止樹脂７を滴下し、バンプ３および支持体４の高さの隙間があいたＩＣチップ１とテープ基板５の間に、毛細管現象を利用して封止樹脂７を充填する。つぎに、ボール８接続用のランド６ａにボール８を接続することにより、テープＢＧＡを製造する。 Next, the sealing resin 7 is dropped from the side surface on the back surface side of the IC chip 1, and the gap between the bump 3 and the support 4 is provided between the IC chip 1 and the tape substrate 5 by utilizing the capillary phenomenon. The sealing resin 7 is filled. Next, the tape 8 is manufactured by connecting the balls 8 to the lands 6a for connecting the balls 8.

　その後、図４に示すように、テープＢＧＡを実装基板９にリフロー法などにより接続する。 (4) Thereafter, as shown in FIG. 4, the tape BGA is connected to the mounting board 9 by a reflow method or the like.

　以上のように、第２実施例は、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、テープＢＧＡでは、ＩＣチップ１実装後テープ基板５に前もってボール８接続用のランド６ａを形成し、このランド６ａにボール８を接続することにより、テープ基板５とＩＣチップ１の実装時にテープ基板５が変形しても支持体４により強制的にテープ基板５を平坦にでき、全てのボール８を一括して安定して実装できるので、安定した封止樹脂７の注入と、安定した実装基板９への接続が可能となる。 As described above, the second embodiment naturally has the features and configurations (1) to (4) of the support, but in addition, in the tape BGA, the tape substrate 5 after mounting the IC chip 1 A land 6a for connecting the ball 8 is formed in advance, and the ball 8 is connected to the land 6a. Thus, even if the tape substrate 5 is deformed when the tape substrate 5 and the IC chip 1 are mounted, the support 4 forcibly forms the land. Since the tape substrate 5 can be flattened and all the balls 8 can be collectively and stably mounted, stable injection of the sealing resin 7 and stable connection to the mounting substrate 9 are possible.

　　（第３実施例）
　図５は本発明の第３実施例におけるＩＣチップの斜視図、図６は本発明の第３実施例におけるテープＢＧＡ実装状態の断面図である。 (Third embodiment)
FIG. 5 is a perspective view of an IC chip according to a third embodiment of the present invention, and FIG. 6 is a cross-sectional view of a tape BGA mounted state according to the third embodiment of the present invention.

　第３実施例は、ＩＣチップ１のバンプ３配列枠内に、樹脂注入間隙とテープ基板５の平坦性確保のための支持体４を、テープＢＧＡのボール８配置部に対応して複数個形成する。 In the third embodiment, a plurality of supports 4 for ensuring the resin injection gap and the flatness of the tape substrate 5 are formed in the arrangement frame of the bumps 3 of the IC chip 1 in correspondence with the ball 8 arrangement portion of the tape BGA. I do.

　第３実施例の製造方法を説明する。 (4) The manufacturing method of the third embodiment will be described.

　ＩＣチップ１のバンプ３が形成されたパッド２上に支持体４を形成する。このとき、支持体４を、ボール８と１対１の関係で、ボール８配置部位置に対応づけて形成する。 (4) The support 4 is formed on the pads 2 on which the bumps 3 of the IC chip 1 are formed. At this time, the support 4 is formed in a one-to-one relationship with the ball 8 so as to correspond to the position of the ball 8 arrangement portion.

　つぎに、ＩＣチップ１とテープ基板５を接続し、ＩＣチップ１とテープ基板５の間隙に封止樹脂７を充填し、テープ基板５にボール８を接続する。 Next, the IC chip 1 is connected to the tape substrate 5, the gap between the IC chip 1 and the tape substrate 5 is filled with the sealing resin 7, and the ball 8 is connected to the tape substrate 5.

　その後、図６に示すように、ボール８を実装基板にリフロー法などにより接続する。 (6) Then, as shown in FIG. 6, the ball 8 is connected to the mounting board by a reflow method or the like.

　以上のように、第３実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、ボール８配置部に対応して支持体４が形成されているため、各々のボール８の高さはボール８に対応した支持体４で決まり、テープ基板５の変形に影響されないボール高さを持ったテープＢＧＡ実装構成が得られ、安定した実装基板ヘの実装が可能となる。 As described above, in the third embodiment, it is natural that the support has the features and configurations of (1) to (4). In addition, the support 4 corresponds to the ball 8 arrangement portion. Since the ball 8 is formed, the height of each ball 8 is determined by the support 4 corresponding to the ball 8, and a tape BGA mounting configuration having a ball height that is not affected by the deformation of the tape substrate 5 is obtained. Mounting on a substrate becomes possible.

　また、ボール８配置部に対応した支持体４を形成することにより、比較的大きいチップサイズ、小さいボールサイズで、精度の高いボール高さの制御が必要であっても、ボール８毎の高さを各支持体４で制御することが可能となり、実装基板９への接続安定性を向上させることが可能となる。 Further, by forming the support 4 corresponding to the ball 8 arrangement portion, even if it is necessary to control the ball height with a relatively large chip size and a small ball size and with high precision, the height of each ball 8 can be improved. Can be controlled by each support 4, and the connection stability to the mounting board 9 can be improved.

　　（第４実施例）
　図７は本発明の第４実施例におけるＩＣチップの斜視図、図８は本発明の第４実施例におけるＩＣチップの断面図である。 (Fourth embodiment)
FIG. 7 is a perspective view of an IC chip according to a fourth embodiment of the present invention, and FIG. 8 is a sectional view of the IC chip according to the fourth embodiment of the present invention.

　第４実施例は、ＩＣチップ１とテープ基板５を接続する前に、ＩＣチップ１のバンプ３側の面に樹脂で支持体４ａを形成するものである。 In the fourth embodiment, the support 4a is formed of resin on the surface of the IC chip 1 on the bump 3 side before connecting the IC chip 1 and the tape substrate 5.

　つぎに、第４実施例の製造方法を説明する。 Next, the manufacturing method of the fourth embodiment will be described.

　パッド２上にバンプ３が形成されたＩＣチップ１上に、液状樹脂などの樹脂を所望の支持体４ａ形成部にバンプ高さに相当する程度まで滴下し硬化させて形成し、その後支持体４ａにより樹脂注入間隙とテープ基板平坦性を確保しながらＩＣチップ１とテープ基板５を接続し、ＩＣチップ１とテープ基板５の間隙に封止樹脂７を注入する。 On the IC chip 1 having the bumps 3 formed on the pads 2, a resin such as a liquid resin is dropped and hardened to a desired support 4a forming portion to an extent corresponding to the bump height, and then formed. The IC chip 1 and the tape substrate 5 are connected while ensuring the resin injection gap and the flatness of the tape substrate, and the sealing resin 7 is injected into the gap between the IC chip 1 and the tape substrate 5.

　支持体４ａ樹脂の形成方法は、所望の配置位置および高さが確保できれば、液状樹脂を滴下し硬化させたり、型に充填したり、スクリーン印刷などで形成することも可能であり、樹脂量の制御により、ある程度の高さの調整が可能である。 As long as a desired arrangement position and height can be ensured, the resin 4a can be formed by dropping and curing a liquid resin, filling a mold, or forming the resin by screen printing. The height can be adjusted to some extent by the control.

　また、ＩＣチップ１とテープ基板５の接続時に、剥がれ落ちたり、変形して高さが変わらなければ、支持体４ａ配置後樹脂を完全に硬化させなくとも、仮硬化でも効果が得られ、封止樹脂７の硬化時に合わせて、支持体４ａを硬化させることも可能である。 If the height does not change due to peeling off or deformation when the IC chip 1 and the tape substrate 5 are connected, even if the resin is not completely cured after disposing the support 4a, the effect can be obtained even by temporary curing, and the sealing is achieved. It is also possible to harden the support 4a at the same time as the hardening resin 7 is hardened.

　以上のように、第４実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、支持体４ａを樹脂で形成することにより、製造工程が容易で自由度の高い支持体４ａを形成することが可能となる。 As described above, in the fourth embodiment, it is natural that the support has the features and configurations (1) to (4). It is possible to form the support 4a which is easy in the process and has a high degree of freedom.

　　（第５実施例）
　図９は本発明の第５実施例におけるテープ基板の斜視図、図１０は本発明の第５実施例におけるテープ基板の断面図である。 (Fifth embodiment)
FIG. 9 is a perspective view of a tape substrate according to the fifth embodiment of the present invention, and FIG. 10 is a sectional view of the tape substrate according to the fifth embodiment of the present invention.

　第５実施例は、ＩＣチップ１とテープ基板５を接続する前に、テープ基板５のレジスト樹脂１０で、レジスト樹脂１０塗布と同時にテープ基板５側にレジスト支持体４ｂを形成するものである。 In the fifth embodiment, the resist support 4b is formed on the tape substrate 5 simultaneously with the application of the resist resin 10 with the resist resin 10 of the tape substrate 5 before connecting the IC chip 1 to the tape substrate 5.

　第５実施例の製造方法を説明する。 (5) The manufacturing method of the fifth embodiment will be described.

　テープ基板５は、テープ基板５上の配線パターン１３の保護や配線パターン１３間のショートを防ぐため、レジスト樹脂１０が塗布される場合がある。 レ ジ ス ト The tape substrate 5 may be coated with a resist resin 10 in order to protect the wiring patterns 13 on the tape substrate 5 and prevent short circuit between the wiring patterns 13.

　第５実施例は、図９、図１０に示すように、ＩＣチップ１のバンプ３と接続するためのランド６が形成されたテープ基板５上に、レジスト樹脂１０を塗布するときに、所望の支持体形成部にもレジスト樹脂１０を配置して硬化させ、レジスト支持体４ｂを形成する。 In the fifth embodiment, as shown in FIGS. 9 and 10, when a resist resin 10 is applied to a tape substrate 5 on which a land 6 for connecting to a bump 3 of an IC chip 1 is formed, a desired The resist resin 10 is also arranged on the support forming portion and cured to form the resist support 4b.

　以上のように、第５実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、テープ基板５のレジスト１０塗布と同時にレジスト樹脂１０でテープ基板５側にレジスト支持体４ｂを形成することにより、別途支持体形成工程を追加することなく、容易にレジスト支持体４ｂを形成することが可能となる。 As described above, in the fifth embodiment, it is natural that the support has the features and configurations (1) to (4). By forming the resist support 4b on the tape substrate 5 side, the resist support 4b can be easily formed without adding a separate support forming step.

　　（第６実施例）
　図１１は本発明の第６実施例におけるテープ基板の斜視図、図１２は本発明の第６実施例におけるテープ基板の断面図である。 (Sixth embodiment)
FIG. 11 is a perspective view of a tape substrate according to the sixth embodiment of the present invention, and FIG. 12 is a sectional view of the tape substrate according to the sixth embodiment of the present invention.

　第６実施例は、ＩＣチップ１とテープ基板５を接続する前に、テープ基板５の配線パターン１３およびレジスト樹脂１０で、配線パターン形成とレジスト樹脂１０塗布と同時に、テープ基板５側に支持体４ｂおよび４ｃを形成するものである。 In the sixth embodiment, before the IC chip 1 and the tape substrate 5 are connected, the wiring pattern 13 and the resist resin 10 of the tape substrate 5 are simultaneously used to form the wiring pattern and apply the resist resin 10 to the tape substrate 5 side. 4b and 4c.

　第６実施例の製造方法を説明する。 (6) The manufacturing method of the sixth embodiment will be described.

　ＩＣチップ１のバンプ３と接続するためのランド６が形成されたテープ基板５上に、配線パターンを形成すると共に支持体形成部位置にも配線パターン１３にて支持体４ｃを形成し、次に、基板周辺にレジスト樹脂１０を塗布すると共に前記支持体４ｃ上にもレジスト樹脂１０を塗布して支持体４ｂを形成する。 On the tape substrate 5 on which the lands 6 for connecting to the bumps 3 of the IC chip 1 are formed, a wiring pattern is formed, and a support 4c is formed with a wiring pattern 13 at a position where the support is formed. Then, the resist resin 10 is applied around the substrate and the resist resin 10 is also applied on the support 4c to form the support 4b.

　以上のように、第６実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、支持体４ｂをレジスト樹脂１０で形成する前に、テープ基板５上の配線パターン１３を支持体形成部に支持体４ｃとして配置しておき、テープ基板５側に配線パターン１３とレジスト樹脂１０で支持体４ｂ、４ｃを形成することにより、第５実施例で形成したレジスト支持体４ｂでは、所望の高さが得られない場合でも、さらに配線パターン１３の厚さが加えられるため、比較的高さの高い支持体４ｂ、４ｃを得ることができる。 As described above, in the sixth embodiment, it is natural that the support has the features and configurations (1) to (4). In addition, before forming the support 4b with the resist resin 10, By disposing the wiring pattern 13 on the tape substrate 5 as a support 4c in the support forming part and forming the supports 4b and 4c on the tape substrate 5 side with the wiring pattern 13 and the resist resin 10, the fifth pattern is obtained. In the resist support 4b formed in the embodiment, even when a desired height cannot be obtained, the thickness of the wiring pattern 13 is further added, so that the supports 4b and 4c having a relatively high height can be obtained. .

　　（第７実施例）
　図１３は本発明の第７実施例におけるＩＣチップの斜視図である。 (Seventh embodiment)
FIG. 13 is a perspective view of an IC chip according to a seventh embodiment of the present invention.

　第７実施例は、第３実施例と同様に支持体を形成するものであるが、図１３に示すように、IＣチップ１上のバンプ３形成時にバンプで支持体４ｄを形成するものである。 In the seventh embodiment, a support is formed in the same manner as in the third embodiment. However, as shown in FIG. 13, a support 4d is formed by bumps when the bumps 3 on the IC chip 1 are formed. .

　第７実施例の製造方法を説明する。 (7) The manufacturing method of the seventh embodiment will be described.

　第７実施例は、図１３に示すように、ＩＣチップ１上のバンプ３形成時に、同じくバンプを所望の支持体形成部位置に配置して支持体４ｄを形成するものである。 In the seventh embodiment, as shown in FIG. 13, when the bumps 3 are formed on the IC chip 1, the bumps are similarly arranged at desired positions of the support forming portions to form the support 4d.

　このように、第７実施例ではバンプで支持体４ｄを形成するため、支持体高さ、サイズを、比較的精度よく形成できる。このバンプで構成した支持体４ｄは、テープ基板上の配線と電気的に接続されていないダミーバンプという。ダミーバンプとは、この第７実施例の支持体および次の第８実施例の支持体のように、バンプ材と同じ組成を有するが、バンプ本来の電気的接続の機能を有しないものをいう。例えば、本来のバンプに比べ高さが低く電気的接続できない形状、テープ基板上の配線と接続されていないもの等をいう。 As described above, in the seventh embodiment, since the support 4d is formed by bumps, the height and size of the support can be formed relatively accurately. The support 4d formed of these bumps is called a dummy bump that is not electrically connected to the wiring on the tape substrate. The dummy bump has the same composition as the bump material but does not have the function of the electrical connection inherent to the bump, like the support of the seventh embodiment and the support of the following eighth embodiment. For example, it refers to a shape that is lower in height than the original bump and cannot be electrically connected, or a shape that is not connected to the wiring on the tape substrate.

　以上のように、第７実施例は、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、ＩＣチップ１上のバンプ３形成時に同じくバンプにより支持体４ｄを形成することにより、別途支持体形成工程を追加することなく、容易に精度の高い支持体４ｄを形成することが可能となる。 As described above, the seventh embodiment naturally has the features and configurations of (1) to (4) of the support. By forming the support 4d, it is possible to easily form the high-precision support 4d without adding a separate support forming step.

　　（第８実施例）
　図１４は本発明の第８実施例におけるＩＣチップの斜視図である。 (Eighth embodiment)
FIG. 14 is a perspective view of an IC chip according to the eighth embodiment of the present invention.

　第８実施例は、第７実施例と同様にバンプにより支持体を形成するものであるが、図１４に示すように、支持体４ｄをテープ基板５との接続に使用する接続用バンプ３よりも低く形成するものである。 In the eighth embodiment, the support is formed by bumps in the same manner as in the seventh embodiment. However, as shown in FIG. 14, the support 4d is connected to the connection bumps 3 used for connection with the tape substrate 5, as shown in FIG. Is also formed lower.

　第８実施例の製造方法を説明する。 製造 A manufacturing method of the eighth embodiment will be described.

　ＩＣチップ１上にバンプ３を形成すると共にバンプ３を所望の支持体形成部位置に配置して支持体４ｄを形成する。 (4) The bumps 3 are formed on the IC chip 1, and the bumps 3 are arranged at desired positions of the support forming portions to form the support 4d.

　このとき、支持体４ｄの高さを、テープ基板５との接続に使用するバンプ３よりも低く形成する。これはバンプ３が必ず接続できる効果を有する。 (4) At this time, the height of the support 4d is formed lower than the bumps 3 used for connection with the tape substrate 5. This has the effect that the bumps 3 can always be connected.

　高さの異なるバンプを形成する方法は、メッキ法バンプにおいて最初接続用バンプ３と支持体４ｄを同時に形成し、支持体４ｄが所望の高さになった後支持体４ｄをマスクして、さらに所望の接続用バンプ３の高さになるまでメッキをする方法や、スタッドバンプ法において支持体４ｄは１段で形成し、接続用バンプ３は、２段で形成するなどの方法が考えられる。 In the method of forming bumps having different heights, first, the connection bumps 3 and the support 4d are simultaneously formed in the plating bump, and after the support 4d has a desired height, the support 4d is masked. A method of plating until a desired height of the connection bumps 3 is obtained, or a method of forming the support 4d in one step and forming the connection bumps 3 in two steps in the stud bump method can be considered.

　支持体４ｄの高さは、樹脂流入を妨げないＩＣチップ１とテープ基板５との間隙を確保する当初の目的を考慮するのは当然であるが、ＩＣチップ１をテープ基板５へ実装後に接続用バンプ３が実装時の加圧、加熱によりバンプ高さが減少することを考慮し、支持体４ｄがＩＣチップ１実装時にＩＣに接触しない高さとする必要がある。 It is natural that the height of the support 4d is determined in consideration of the initial purpose of securing a gap between the IC chip 1 and the tape substrate 5 which does not hinder resin inflow. In consideration of the fact that the bump height of the bumps 3 is reduced due to pressure and heating during mounting, the support 4d needs to have a height that does not contact the IC when the IC chip 1 is mounted.

　その後、ＩＣチップとテープ基板を接続するが、支持体４ｄが接続用バンプ３よりも低く形成されているため、接続時ＩＣチップが加圧されても、支持体４ｄがＩＣチップ１に接触せず、ＩＣチップ１上の回路や回路上の保護膜が破壊されないものである。この例では、支持体４ｄはバンプ３より低く形成されているが、支持体がない従来例と比べると、程度の差こそあれ、支持体としての効果は当然あることになる。 After that, the IC chip and the tape substrate are connected. Since the support 4d is formed lower than the connection bumps 3, the support 4d does not contact the IC chip 1 even when the IC chip is pressurized at the time of connection. That is, the circuit on the IC chip 1 and the protective film on the circuit are not destroyed. In this example, the support 4d is formed lower than the bumps 3. However, as compared with the conventional example having no support, the effect of the support is naturally more or less.

　以上のように、第８実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、支持体４ｄをＩＣチップ１実装のバンプ３より低く作成することにより、ＩＣチップ１上の回路や回路上の保護膜の破損を防ぐことが可能となる。 As described above, in the eighth embodiment, it is natural that the features and configurations (1) to (4) of the support are provided. By making it low, it is possible to prevent the circuit on the IC chip 1 and the protective film on the circuit from being damaged.

　　（第９実施例）
　図１５は本発明の第９実施例におけるテープ基板への治具を用いた実装状態の断面図である。 (Ninth embodiment)
FIG. 15 is a cross-sectional view of a ninth embodiment of the present invention in a mounted state using a jig on a tape substrate.

　第９実施例は、バンプにより支持体４ｄを形成するが、支持体４ｄを設けるＩＣチップ１の部分が圧力を加えることができない場合、図１５に示すように、ＩＣチップ１とテープ基板５との接続時に支持体４ｄに圧力を加えないように逃げ部分１５を形成した接続用治具１２にて接続する。この実装方法は支持体裁置位置とＩＣチップの弱い部分との関係で用いられる特殊な方法である。 In the ninth embodiment, the support 4d is formed by bumps. However, when pressure cannot be applied to the part of the IC chip 1 on which the support 4d is provided, as shown in FIG. Are connected by a connection jig 12 having a relief portion 15 so as not to apply pressure to the support 4d during the connection. This mounting method is a special method used in relation to the support placement position and the weak portion of the IC chip.

　第９実施例の製造方法を説明する。 製造 A manufacturing method of the ninth embodiment will be described.

　ＩＣチップ１上のバンプ３形成時に、バンプを所望の支持体形成部位置に配置して支持体４ｄを形成する。 (4) When the bumps 3 are formed on the IC chip 1, the bumps are arranged at desired positions of the support forming portions to form the support 4d.

　その後、ＩＣチップ１とテープ基板５とを接続用治具１２にて接続する。このとき、図１５に示すように、テープ基板５側の接続用治具１２の支持体４ｄに当たる部分をざぐり加工などにより逃げて、支持体４に接続用治具１２による圧力が加わらないようにする。 (4) After that, the IC chip 1 and the tape substrate 5 are connected by the connection jig 12. At this time, as shown in FIG. 15, the portion of the connection jig 12 on the tape substrate 5 side which comes into contact with the support 4 d is escaped by boring or the like so that the pressure by the connection jig 12 is not applied to the support 4. I do.

　以上のように、第９実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、接続時、接続用治具１２に逃げ部１５を形成し、支持体４ｄによる加圧力を作用させずに、ＩＣチップ１とテープ基板５を接続することにより、ＩＣチップ１接続のバンプ３より支持体４ｄが高くなった場合でも、ＩＣチップ１上の回路や保護膜を破壊することがないようにし、２段階で高さの違うバンプ３を作成したりする必要をなくし、支持体４ｄの高さの制御を比較的緩和できるものとなる。 As described above, in the ninth embodiment, it is natural that the support has the features and configurations of (1) to (4). Is formed, and the IC chip 1 and the tape substrate 5 are connected without applying the pressing force of the support 4d, so that even if the support 4d is higher than the bumps 3 connected to the IC chip 1, the IC chip 1 The above-mentioned circuit and the protective film are not destroyed, and it is not necessary to form bumps 3 having different heights in two stages, so that the control of the height of the support 4d can be relatively eased.

　　（第１０実施例）
　図１６は本発明の第１０実施例における基板実装状態の断面図である。 (Tenth embodiment)
FIG. 16 is a cross-sectional view of a board mounted state according to the tenth embodiment of the present invention.

　第１０実施例は、バンプ３により支持体４ｄを形成するが、図１６に示すように、テープ基板５上に支持体４ｄ接続用のランド６ｂを前もって形成しておき、支持体４ｄをＩＣチップ１実装のバンプ３と同様に接続するものである。 In the tenth embodiment, the support 4d is formed by the bumps 3. As shown in FIG. 16, a land 6b for connecting the support 4d is formed on the tape substrate 5 in advance, and the support 4d is mounted on an IC chip. The connection is made in the same manner as the bump 3 of one mounting.

　第１０実施例の製造方法を説明する。 The manufacturing method of the tenth embodiment will be described.

　ＩＣチップ１上のバンプ３形成時に、バンプを所望の支持体形成部位置に配置して支持体４ｄを形成する。 (4) When the bumps 3 are formed on the IC chip 1, the bumps are arranged at desired positions of the support forming portions to form the support 4d.

　このとき、ＩＣチップ１とテープ基板５の接続時にＩＣチップ１上の回路や保護膜が支持体４ｄに加圧され破壊されるおそれのある場合は、導電部は支持体部位置に回路を設けることを避け、接続用バンプ３の位置をパッド２構造の位置と同じ配置位置とする必要がある。 At this time, when the circuit or the protective film on the IC chip 1 is likely to be broken by being pressed by the support 4d when the IC chip 1 and the tape substrate 5 are connected, the conductive portion is provided with the circuit at the position of the support. In order to avoid this, the position of the connection bump 3 needs to be the same as the position of the pad 2 structure.

　つぎに、テープ基板５上に支持体接続用のランド６ｂを前もって形成しておき、接続用バンプ３とテープ基板５を接続するときに、支持体４ｄをＩＣチップ１実装のバンプ３と同様に接続する。 Next, lands 6b for connecting the support are formed in advance on the tape substrate 5, and when connecting the bumps 3 for connection to the tape substrate 5, the support 4d is connected to the bumps 3 mounted on the IC chip 1 in the same manner. Connecting.

　その後、封止樹脂７を注入するが、封止樹脂７の流動性が低く、支持体４ｄとテープ基板５の微小な間隙に樹脂注入が困難な場合でも、支持体４ｄとテープ基板５がテープ基板５上のランド６ｂにより接続されてボイドが残らないため、リフローなどにより高温で加熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラックなどが発生することを防止することが可能となる。 After that, the sealing resin 7 is injected. Even when the fluidity of the sealing resin 7 is low and it is difficult to inject the resin into the minute gap between the support 4d and the tape substrate 5, the support 4d and the tape substrate 5 are taped. Since the voids are not left because they are connected by the lands 6b on the substrate 5, even if the voids are heated at a high temperature by reflow or the like, it is possible to prevent the voids from undergoing thermal expansion and causing the resin to peel or crack. .

　以上のように、第１０実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、テープ基板５上に支持体４ｄ接続用のランド６ｂを前もって形成しておき、支持体４ｄをＩＣチップ１実装のバンプ３と同様に接続することにより、テープ基板５と支持体４ｄの微小な隙間を除去することが可能となり、リフロー時の樹脂クラックなどの発生を防止する効果がある。 As described above, in the tenth embodiment, it is natural that the features and configurations of (1) to (4) of the support are provided. 6b is formed in advance, and the support 4d is connected in the same manner as the bumps 3 mounted on the IC chip 1, so that a minute gap between the tape substrate 5 and the support 4d can be removed. This has the effect of preventing the occurrence of cracks and the like.

　　（第１１実施例）
　図１７は本発明の第１１実施例におけるテープ基板への実装工程説明図（その１）、図１８は第１１実施例におけるテープ基板への実装工程説明図（その２）である。 (Eleventh embodiment)
FIG. 17 is an explanatory view (part 1) of a mounting process on a tape substrate in an eleventh embodiment of the present invention, and FIG. 18 is an explanatory diagram (part 2) of a mounting process on a tape substrate in the eleventh embodiment.

　本発明の第１１実施例は、第７実施例と同様にバンプ３により支持体４ｄを形成するものであるが、図１７で示すように、支持体４ｄ上に液状や熱可塑性の支持体接続用樹脂１１を前もって塗布しておき、ＩＣチップ１とテープ基板５との実装時に支持体４ｄをテープ基板５と接続するものである。 In the eleventh embodiment of the present invention, the support 4d is formed by the bumps 3 similarly to the seventh embodiment. However, as shown in FIG. 17, a liquid or thermoplastic support connection is formed on the support 4d. The application resin 11 is applied in advance, and the support 4 d is connected to the tape substrate 5 when the IC chip 1 and the tape substrate 5 are mounted.

　第１１実施例の製造方法を説明する。 製造 The manufacturing method of the eleventh embodiment will be described.

　ＩＣチップ１上のバンプ３形成時に、バンプを所望の支持体形成部位置に配置して支持体４ｄを形成する。 (4) When the bumps 3 are formed on the IC chip 1, the bumps are arranged at desired positions of the support forming portions to form the support 4d.

　その後、支持体４ｄ上に液状や熱可塑性の支持体接続用樹脂１１を塗布する。 Thereafter, a liquid or thermoplastic resin 11 for connecting a support is applied on the support 4d.

　つぎに、ＩＣチップ１とテープ基板５を接続するが、このときテープ基板５と支持体４ｄ上の支持体接続用樹脂１１が接続される。 Next, the IC chip 1 and the tape substrate 5 are connected. At this time, the tape substrate 5 and the support connecting resin 11 on the support 4d are connected.

　その後封止樹脂７を注入するが、封止樹脂７の流動性が低く、支持体４ｄとテープ基板５の微小な間隙に樹脂注入が困難な場合でも、前もって支持体４ｄとテープ基板５が支持体接続用樹脂１１により接続されてボイドが残らないため、リフローなどにより高温で加熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラックが発生することを防止することが可能となる。 Thereafter, the sealing resin 7 is injected. However, even when the fluidity of the sealing resin 7 is low and it is difficult to inject the resin into the minute gap between the support 4d and the tape substrate 5, the support 4d and the tape substrate 5 are supported in advance. Since the voids are not left because they are connected by the body connection resin 11, even if the voids are heated at a high temperature by reflow or the like, it is possible to prevent the voids from undergoing thermal expansion and peeling or cracking of the resin.

　以上のように、第１１実施例では、前記支持体の（１）から（４）の特徴および構成を備えるのは当然であるが、その他に、支持体４ｄ上に液状や熱可塑性の支持体接続用樹脂１１を前もって塗布しておき、ＩＣチップ１実装時にテープ基板５と支持体４ｄを接続して、テープ基板５と支持体４ｄの微小な隙間を除去することにより、リフロー時の樹脂クラックなどの発生を防止することができる。 As described above, in the eleventh embodiment, it is natural that the support has the features and configurations (1) to (4). In addition, a liquid or thermoplastic support is provided on the support 4d. The connection resin 11 is applied in advance, and the tape substrate 5 and the support 4d are connected at the time of mounting the IC chip 1, and a minute gap between the tape substrate 5 and the support 4d is removed. Can be prevented from occurring.

　　（第１２実施例）
　図１９は本発明の第１２実施例におけるＩＣチップ断面図である。 (Twelfth embodiment)
FIG. 19 is a sectional view of an IC chip according to a twelfth embodiment of the present invention.

　実際には、ＩＣチップ１の一側にアルミパッド２２を設け、それらの上にパッシベーション膜２１が成膜され、このパッシベーション膜２１に開口を設け、この開口にバリアメタル層２３を設け、このバリアメタル層２３に金バンプ３を形成する。 Actually, an aluminum pad 22 is provided on one side of the IC chip 1, a passivation film 21 is formed thereon, an opening is provided in the passivation film 21, a barrier metal layer 23 is provided in the opening, and a barrier metal layer 23 is provided. The gold bump 3 is formed on the metal layer 23.

　一方、支持体４は、パッシベーション膜２１上にバリアメタル層２４を形成し、その上に前記バンプ３と同じ金の支持体として設ける。なお、この実施例は支持体の材料を金としたが、他の材料とすることは上述したとおりである。 On the other hand, for the support 4, a barrier metal layer 24 is formed on the passivation film 21 and provided thereon as the same gold support as the bump 3. In this embodiment, the material of the support is gold, but other materials are as described above.

本発明の第１実施例におけるＩＣチップの斜視図である。FIG. 2 is a perspective view of the IC chip according to the first embodiment of the present invention. 本発明の第１実施例における実装状態の断面図である。It is sectional drawing of the mounting state in 1st Example of this invention. 本発明の第２実施例におけるテープＢＧＡ実装状態の断面図である。It is sectional drawing in the tape BGA mounting state in the 2nd Example of this invention. 本発明の第２実施例における実装基板への実装状態の断面図である。FIG. 9 is a cross-sectional view illustrating a state of being mounted on a mounting board according to a second embodiment of the present invention. 本発明の第３実施例におけるＩＣチップの斜視図である。FIG. 9 is a perspective view of an IC chip according to a third embodiment of the present invention. 本発明の第３実施例におけるテープＢＧＡ実装状態の断面図である。FIG. 11 is a cross-sectional view illustrating a tape BGA mounted state according to a third embodiment of the present invention. 本発明の第４実施例におけるＩＣチップの斜視図である。FIG. 11 is a perspective view of an IC chip according to a fourth embodiment of the present invention. 本発明の第４実施例におけるＩＣチップの断面図である。FIG. 9 is a sectional view of an IC chip according to a fourth embodiment of the present invention. 本発明の第５実施例におけるテープ基板の斜視図である。It is a perspective view of a tape substrate in a 5th example of the present invention. 本発明の第５実施例におけるテープ基板の断面図である。It is a sectional view of a tape substrate in a 5th example of the present invention. 本発明の第６実施例におけるテープ基板の斜視図である。It is a perspective view of a tape substrate in a 6th example of the present invention. 本発明の第６実施例におけるテープ基板の断面図である。FIG. 14 is a sectional view of a tape substrate according to a sixth embodiment of the present invention. 本発明の第７実施例におけるＩＣチップの斜視図である。FIG. 14 is a perspective view of an IC chip according to a seventh embodiment of the present invention. 本発明の第８実施例におけるＩＣチップの斜視図である。It is a perspective view of an IC chip in an 8th example of the present invention. 本発明の第９実施例における治具を用いた実装説明図である。It is mounting explanatory drawing using the jig in 9th Example of this invention. 本発明の第１０実施例における基板実装状態の断面図である。It is sectional drawing of the board | substrate mounting state in 10th Example of this invention. 本発明の第１１実施例におけるテープ基板への実装工程説明図である。FIG. 21 is an explanatory view of a mounting process on a tape substrate in an eleventh embodiment of the present invention. 本発明の第１１実施例におけるテープ基板への実装工程説明図である。FIG. 21 is an explanatory view of a mounting process on a tape substrate in an eleventh embodiment of the present invention. 本発明の第１２実施例におけるＩＣチップ断面図である。FIG. 21 is a sectional view of an IC chip according to a twelfth embodiment of the present invention. 従来例におけるＩＣチップの斜視図である。It is a perspective view of an IC chip in a conventional example. 従来例におけるテープ基板の斜視図である。It is a perspective view of the tape substrate in a conventional example. 従来例におけるＩＣチップ接続状態の斜視図である。FIG. 11 is a perspective view of an IC chip connected state in a conventional example. 従来例における樹脂充填開始状態の斜視図である。It is a perspective view of a resin filling start state in a conventional example. 従来例における樹脂充填完了状態の斜視図である。It is a perspective view of the resin filling completion state in a prior art example. 従来例における完成品の断面図である。It is sectional drawing of the completed product in a prior art example. 従来例におけるテープＢＧＡ完成品の断面図である。It is sectional drawing of the tape BGA finished product in the prior art example. 従来例における実装基板への実装状態の断面図である。It is sectional drawing of the mounting state in the mounting board in a prior art example.

符号の説明Explanation of reference numerals

１　　ＩＣチップ
２　　パッド
３　　バンプ
４　　支持体
４ａ　　樹脂支持体
４ｂ　　レジスト支持体
４ｃ　　配線パターン支持体
４ｄ　　バンプ支持体
５　　テープ基板
６　　ランド
６ａ　　ボール接続用ランド
６ｂ　　支持体接続用ランド
７　　封止樹脂
８　　ボール
９　　実装基板
１０　　レジスト樹脂
１１　　支持体接続用樹脂
１２　　接続用治具
１３　　配線パターン
１４　　入出力リード
１５　　逃げ部分
２１　　パッシベーション膜
２２　　アルミパッド
２３、２４　　バリアメタル層 REFERENCE SIGNS LIST 1 IC chip 2 pad 3 bump 4 support 4a resin support 4b resist support 4c wiring pattern support 4d bump support 5 tape substrate 6 land 6a ball connection land 6b support connection land 7 sealing resin 8 ball 9 Mounting board 10 Resist resin 11 Support connection resin 12 Connection jig 13 Wiring pattern 14 Input / output lead 15 Escape portion 21 Passivation film 22 Aluminum pads 23, 24 Barrier metal layer

Claims (7)

　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されていることを特徴とする半導体パッケージ。 A tape substrate provided with wiring on its surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support, wherein the bump is formed of gold and the tape substrate Wherein the support is arranged so as not to be electrically connected to the wiring of the tape substrate. 前記支持体が金で形成されていることを特徴とする請求項１記載の半導体パッケージ。 2. The semiconductor package according to claim 1, wherein said support is made of gold. 　前記支持体が絶縁材又は半導体で形成されていることを特徴とする請求項１記載の半導体パッケージ。 4. The semiconductor package according to claim 1, wherein the support is formed of an insulating material or a semiconductor. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されてなる請求項１乃至３のいずれか１項記載の半導体パッケージの製造方法であって、
前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。 A tape substrate provided with wiring on its surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support, wherein the bump is formed of gold and the tape substrate 4. The method of manufacturing a semiconductor package according to claim 1, wherein the support is electrically connected to the wiring of the tape substrate, and the support is arranged so as not to be electrically connected to the wiring of the tape substrate. ,
Using a jig provided with a relief portion at a portion facing the support, mounting the tape substrate on the jig such that when the support is provided, the support faces the relief portion via the tape substrate. Then, arranging the semiconductor chip on the tape substrate via the bump and the support so that the support faces the escape portion of the jig, and connecting the tape substrate and the semiconductor chip. A method for manufacturing a semiconductor package. 　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置されてなる請求項１乃至３のいずれか１項記載の半導体パッケージの製造方法であって、
前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。 A tape substrate provided with wiring on its surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support, wherein the bump is formed of gold and the tape substrate 4. The method of manufacturing a semiconductor package according to claim 1, wherein the support is electrically connected to the wiring of the tape substrate, and the support is arranged so as not to be electrically connected to the wiring of the tape substrate. ,
A semiconductor, wherein a liquid or thermoplastic resin is applied in advance on the support, and the tape substrate and the semiconductor chip are connected to the support provided on at least one of the supports by the resin. Package manufacturing method. 　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
　バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。 A tape substrate having wiring provided on its surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support,
A semiconductor package that forms a bump array frame and is connected to the tape substrate and the semiconductor chip via the bumps electrically connected to the wiring of the tape substrate and the support provided in the bump array frame; A manufacturing method,
Using a jig provided with a relief portion in a portion facing the support, the tape substrate to the jig such that when the support is provided, the support is opposed to the relief portion via the tape substrate Mounting, arranging a semiconductor chip on the tape substrate via the bump and the support so that the support faces the escape portion of the jig, and connecting the tape substrate and the semiconductor chip. A method for manufacturing a semiconductor package. 　表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
　バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。 A tape substrate having wiring provided on its surface, a bump and a support, and a semiconductor chip provided on the tape substrate via the bump and the support,
A semiconductor package that forms a bump array frame and is connected to the tape substrate and the semiconductor chip via the bumps electrically connected to the wiring of the tape substrate and the support provided in the bump array frame; A manufacturing method,
A semiconductor, wherein a liquid or thermoplastic resin is applied in advance on the support, and the tape substrate and the semiconductor chip are connected to the support provided on at least one of the supports by the resin. Package manufacturing method.
JP2003339189A 2003-09-30 2003-09-30 Semiconductor package and manufacturing method thereof Expired - Fee Related JP3845079B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003339189A JP3845079B2 (en) 2003-09-30 2003-09-30 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339189A JP3845079B2 (en) 2003-09-30 2003-09-30 Semiconductor package and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001219182A Division JP3490987B2 (en) 2001-07-19 2001-07-19 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004104139A true JP2004104139A (en) 2004-04-02
JP3845079B2 JP3845079B2 (en) 2006-11-15

Family

ID=32290797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339189A Expired - Fee Related JP3845079B2 (en) 2003-09-30 2003-09-30 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3845079B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110074012A1 (en) * 2009-09-29 2011-03-31 Oki Electric Industry Co., Ltd. Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element
JP2013183059A (en) * 2012-03-02 2013-09-12 New Japan Radio Co Ltd Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110074012A1 (en) * 2009-09-29 2011-03-31 Oki Electric Industry Co., Ltd. Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element
JP2013183059A (en) * 2012-03-02 2013-09-12 New Japan Radio Co Ltd Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3845079B2 (en) 2006-11-15

Similar Documents

Publication Publication Date Title
JP3490987B2 (en) Semiconductor package and manufacturing method thereof
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
JP3485507B2 (en) Semiconductor device
JP5018826B2 (en) Electronic device and manufacturing method thereof
KR100385766B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
JP2004260138A (en) Semiconductor device and manufacturing method therefor
KR19990082715A (en) Semiconductor device
JP2001094003A (en) Semiconductor device and production method thereof
JP3384359B2 (en) Semiconductor device and manufacturing method thereof
JP2003218289A (en) Semiconductor device and method for manufacturing the same and print mask
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JP2005085931A (en) Semiconductor chip and circuit board for its mounting
JP3845079B2 (en) Semiconductor package and manufacturing method thereof
JP4024458B2 (en) Method for mounting semiconductor device and method for manufacturing semiconductor device package
TWI598964B (en) Package substrate, package structure and method for manufacturing same
JP4752717B2 (en) Module manufacturing method
JP3763962B2 (en) Mounting method of chip parts on printed circuit board
JP4511266B2 (en) Semiconductor device and manufacturing method thereof
JP4561969B2 (en) Semiconductor device
JP4591715B2 (en) Manufacturing method of semiconductor device
JPH03177034A (en) Connection of electronic component
JP3234062B2 (en) Semiconductor package and manufacturing method thereof
JP2001332584A (en) Semiconductor device and method of manufacturing the same, and substrate and semiconductor chip
JP3903025B2 (en) Manufacturing method of semiconductor device
JP2006005208A (en) Semiconductor device and its mounting method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Effective date: 20060601

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060815

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060817

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060906

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070123

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100825

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100825

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110825

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees