JP2004080869A - 多出力電源装置 - Google Patents
多出力電源装置 Download PDFInfo
- Publication number
- JP2004080869A JP2004080869A JP2002235025A JP2002235025A JP2004080869A JP 2004080869 A JP2004080869 A JP 2004080869A JP 2002235025 A JP2002235025 A JP 2002235025A JP 2002235025 A JP2002235025 A JP 2002235025A JP 2004080869 A JP2004080869 A JP 2004080869A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- output
- control circuit
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】電源に接続される各種電源回路(200−1〜200−4)をそれぞれ設け、各種電源回路は、自回路の異常発生時に他の各種電源回路へ異常信号を出力するとともに、他の各種電源回路からの異常信号により自回路の動作を停止する機能および自回路の制御に用いるスイッチング発振周波数に同期した同期発振信号を他の各種電源回路に出力して他の電源回路制御に用いるスイッチング周波数を同期制御させる機能を設ける。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、複数の電圧を出力する多出力電源回路に関し、特に、複数の電源回路を1出力毎に独立した制御回路を有する各種電源回路で構成することにより多出力電源の分散化および高効率化を図った多出力電源回路に関する。
【0002】
【従来の技術】
従来、複数の電圧を出力する多出力電源回路においては、
1)複数の出力を一つの制御回路で集中制御する(集中制御型)
2)出力毎に独立動作する各種電源回路を複数備える(分散制御型)
等の構成が知られている。
【0003】
【発明が解決しようとする課題】
しかし、上記1)の集中制御型の構成では、
1)各種電源に用いるスイッチング周波数が全て同じ周波数に制御されるため、出力電圧毎の最適発振周波数を設定することができず、これにより効率の最適化が図れない
2)1つの制御回路により複数の出力電圧が共通に制御されるため、異常発生時に、全ての出力電圧をともにシャットダウンするか、全ての出力電圧をともにシャットダウンさせないかのいずれかの設定しかできず、この結果、どちらの設定にも適さないアプリケーションに対しては対応できないことになり、これに対応するためには、このための回路、部品の追加が必要となり、装置全体のコストアップが生じる
3)各種電源回路に用いるスイッチング位相は、各出力電圧に対応して固定されており、その結果、各出力電圧に対応した最適位相設定ができない
4)1つの制御回路により各出力電圧に対応した複数のスイッチング回路を制御するため、この1つの制御回路から各出力電圧に対応した複数のスイッチング回路へのそれぞれの配線が長くなり、その結果、その配線への外部ノイズの影響による不安定動作、誤動作および該配線から出るノイズの外部回路への影響が生じる
等の問題があった。
【0004】
また、上記2)の分散制御型においては、
1)各出力電圧に対応する電源回路がそれぞれ独立に動作するため、全ての出力電圧をともにシャットダウンする場合に対応できず、これに対応するためには、このための回路、部品の追加が必要となり、装置全体のコストアップが生じる2)各出力電圧に対応する電源回路がそれぞれ独立に動作するため、特定の出力電圧間で同期発振をさせることができず、この結果、ビートノイズが発生する
等の問題があった。
【0005】
そこで、この発明は、出力電圧毎の効率の最適化を図ることができるとともに、各出力電圧間で同時シャットダウン、同期発振等が可能な多出力電源装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明の多出力電源装置は、独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、前記独立した出力制御回路を備えた電源回路は、自回路の異常発生時に自回路の動作停止を行うとともに、他の電源回路への異常信号を出力する異常信号出力手段をそれぞれ具備することを特徴とする。
【0007】
また、請求項2の発明は、請求項1の発明において、前記独立した出力制御回路を備えた複数の電源回路は、他の電源回路から出力された異常信号を入力する異常信号入力手段と、前記異常信号入力手段による前記異常信号の入力により自回路の動作停止を行う動作停止手段とを更に具備することを特徴とする。
【0008】
また、請求項3の発明は、請求項2の発明において、前記異常信号出力手段および前記異常信号入力手段は、単一の端子を用いて前記異常信号を入力出力することを特徴とする。
【0009】
また、請求項4の発明は、請求項2の発明において、前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、前記他の電源回路から前記異常信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする。
【0010】
また、請求項5の発明は、独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、前記独立した出力制御回路を備えた電源回路は、自回路のスイッチング発振周波数に同期した同期発振信号を他の電源回路の出力制御回路に出力する同期発振信号出力手段をそれぞれ具備することを特徴とする。
【0011】
また、請求項6の発明は、請求項5の発明において、前記独立した出力制御回路を備えた複数の電源回路は、他の電源回路から出力された同期発振信号を入力する同期発振信号入力手段と、前記同期発振信号入力手段による前記同期発振信号の入力により自回路の出力制御に用いるスイッチング発振周波数を同期制御する制御手段とを更に具備することを特徴とする。
【0012】
また、請求項7の発明は、請求項6の発明において、前記同期発振信号出力手段および前記同期発振信号入力手段は、単一の端子を用いて入力出力することを特徴とする。
【0013】
また、請求項8の発明は、請求項6の発明において、前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、前記他の電源回路から前記同期発振信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする。
【0014】
また、請求項9の発明は、請求項6の発明において、前記独立した出力制御回路を備えた複数の電源回路は、前記同期発振信号入力手段による前記同期発振信号のスイッチング位相により自回路の出力制御に用いるスイッチング位相を同期制御する制御手段を具備することを特徴とする。
【0015】
【発明の実施の形態】
以下、この発明に係わる多出力電源装置の実施の形態を、添付図面を参照して詳細に説明する。
【0016】
図1は、この発明に係わる多出力電源装置の一実施の形態を示すブロック図である。
【0017】
図1において、この多出力電源装置は、例えば、3.0V〜5.5Vの電圧を発生する電源10に、昇降圧電源回路(マスタ)20−1、昇圧電源回路20−2、降圧電源回路(スレーブ)20−3、降圧電源回路20−4をパラレルに接続して構成され、昇降圧電源回路20−1から5.0Vの電圧を出力し、昇圧電源回路20−2から10Vの電圧を出力し、降圧電源回路20−3から2.5V
の
【電源】電圧を出力し、降圧電源回路20−4から1.8Vの電圧を出力する。
【0018】
ここで、昇降圧電源回路20−1、昇圧電源回路20−2、降圧電源回路20−3、降圧電源回路20−4には、それぞれ集積回路から構成される昇降圧用制御回路200−1、昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4が設けられており、これら昇降圧用制御回路200−1、昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4は、昇降圧電源回路20−1、昇圧電源回路20−2、降圧電源回路20−3、降圧電源回路20−4内の図示しないコンバータ回路のスイッチングを制御して、それぞれ、5.0V、10V、2.5V、1.8Vの電圧を発生する。
【0019】
また、昇降圧用制御回路200−1には、自回路で異常が発生した場合に異常信号を出力するとともに、他回路からの異常信号を入力して自電源回路をシャットダウンするためのフォールト端子および他の電源回路に対して上記コンバータ回路のスイッチングを同期するための同期発振信号を出力する同期発振出力端子が設けられ、また、昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4には、それぞれ自回路で異常が発生した場合に異常信号を出力するとともに、他回路からの異常信号を入力して自電源回路をシャットダウンするフォールト端子および上記昇降圧用制御回路200−1の同期発振出力端子から出力された同期発振信号を入力して自装置の上記コンバータ回路のスイッチングを同期させる同期発振入力端子が設けられている。
【0020】
さて、この実施の形態の多出力電源装置においては、昇降圧電源回路20−1の昇降圧用制御回路200−1のフォールト端子および昇圧電源回路20−2の昇圧用制御回路200−2のフォールト端子および降圧電源回路20−3の降圧用制御回路200−3のフォールト端子が相互に接続されており、これら昇降圧用制御回路200−1、昇圧用制御回路200−2、降圧用制御回路200−3のうちの1つで異常が検出されると、他の電源回路をシャットダウンするように構成されている。
【0021】
なお、上記構成において、図1に示した降圧電源回路20−4の降圧用制御回路200−4のフォールト端子は、他の電源回路のフォールト端子に接続されていないので、他の電源回路で異常が検出されても、この降圧電源回路20−4がシャットダウンされることはない。
【0022】
また、昇降圧電源回路20−1の昇降圧用制御回路200−1の同期発振出力端子は降圧電源回路20−3の降圧用制御回路200−3の同期発振入力端子に接続されており、降圧電源回路20−3のコンバータのスイッチングは昇降圧電源回路20−1のコンバータのスイッチングに同期するように構成されており、これにより昇降圧電源回路20−1と降圧電源回路20−3との間にはマスタ−スレーブの関係が構築されるようになっている。
【0023】
また、上記構成において、昇圧電源回路20−2の昇圧用制御回路200−2の同期発振入力端子および降圧電源回路20−4の降圧用制御回路200−4の同期発振入力端子は、昇降圧電源回路20−1の昇降圧用制御回路200−1の同期発振出力端子に接続されていないので、昇圧電源回路20−2および降圧電源回路20−4は、降圧電源回路20−1のコンバータのスイッチングに同期せずに独立して動作する。
【0024】
なお、各電源回路のフォール端子間の接続および同期発振出力端子との接続は任意であり、この接続形態により共通してシャットダウンする電源回路およびコンバータのスイッチングに関してマスタ―スレーブの関係を持つ電源回路をユーザの所望の利用形態に合わせて任意に設定することができる。
【0025】
また、図1においては、電源10に対して昇降圧電源回路20−1、昇圧電源回路20−2、降圧電源回路20−3、降圧電源回路20−4をそれぞれパラレルに接続したが、一部の電源回路をシリアルの関係に接続してもよい。
【0026】
図2は、図1に示した昇降圧電源回路20−1に設けられる昇降圧用制御回路200−1の詳細構成を昇降圧用制御回路200として示したブロック図である。
【0027】
図2において、この昇降圧用制御回路200の端子T1は、図1に示した昇降圧用制御回路200−1の同期発振出力端子に対応し、端子T3は、図1に示した昇降圧用制御回路200−1のフォールト端子に対応する。
【0028】
なお、図1に示した昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4も図2に示した昇降圧用制御回路200と同一に構成することができ、この場合、図1に示す昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4の同期発振入力端子は、図2に示した昇降圧用制御回路200の端子T2に対応する。
【0029】
さて、図2に示す昇降圧用制御回路200は、発振器201、基準電圧発生回路202、出力電圧監視回路203、駆動回路204、出力電圧異常検出回路205を具備して構成される。
【0030】
この昇降圧用制御回路200の基本的動作は、発振器201から発生される発振信号に応じて駆動回路204を制御し、端子Tswからこの昇降圧用制御回路200が設けられた電源回路内のコンバータのスイッチングを制御するスイッチング信号を出力する。
【0031】
端子Vccには、この昇降圧用制御回路200を制御する電源電圧Vccが印加され、この電源電圧Vccは基準電圧発生回路202に加えられるとともに駆動回路204に加えられる。
【0032】
基準電圧発生回路202は、この昇降圧用制御回路200を動作させるための基準電圧を発生するもので、この基準電圧発生回路202から発生された基準電圧は、発振器201、出力監視回路203、出力電圧異常検出回路205に加えられる。
【0033】
出力電圧監視回路203は、端子Tmから入力されるこの昇降圧用制御回路200が設けられた電源回路の出力電圧を監視し、この出力電圧が所望の値に安定出力されるように駆動回路204を制御する。
【0034】
駆動回路204は、発振器201から出力される発振信号および出力電圧監視回路203の出力に基づきこの昇降圧用制御回路200が設けられた電源回路内のコンバータのスイッチング信号を形成する。なお、このコンバータ回路の詳細は後に図3を参照して説明する。
【0035】
出力電圧異常検出回路205は、端子Tmから入力されるこの昇降圧用制御回路200が設けられた電源回路の出力電圧に基づきこの電源回路の異常を検出する。また、この出力電圧異常検出回路205は、端子T3から入力された異常信号に基づき他の電源回路での異常を検出する。そしてこれらの異常の検出に際しては、異常信号を端子T3から出力して他の電源回路に通知するとともに、発振器201にこの異常信号を出力して、発振器201の発振を停止させ、この昇降圧電源回路20−1をシャットダウンする。
【0036】
なお、図1に示した他の電源回路に設けられた昇圧用制御回路200−2、降圧用制御回路200−3、降圧用制御回路200−4の動作も上記図2に示した昇降圧用制御回路200−1の動作と基本的には同様である。
【0037】
図3は、図1に示した各電源回路に設けられるコンバータ回路の一例を示す回路図である。
【0038】
図3において、図3(a)の回路は、昇圧および降圧が可能なコンバータ回路の一例を示すもので、例えば、図1に示した昇降圧電源回路20−1内に設けられる。このコンバータ回路は、入力端子Tinに接続されたコンデンサC11、図2に示した昇降圧用制御回路200の端子Tswから出力されるスイッチング信号によりスイッチングされるスイッチ素子SW1、コイルL11およびコイルL12を含むトランスTF、ダイオードD1、出力端子Toutに接続されるコンデンサC12から構成される。
【0039】
この図3(a)の回路は、入力端子Tinに図1に示した電源10からの例えば、3.0〜5.5Vの直流電圧を入力し、スイッチSW1のスイッチングによりダウンコンバートした5.0Vの直流電圧を出力端子Toutから出力する。
【0040】
また、図3(b)は、昇圧が可能なコンバータ回路の一例を示すもので、例えば、図1に示した昇圧電源回路20−2内に設けられる。このコンバータ回路は、入力端子Tinに接続されたコンデンサC21、コイルL2、図2に示した昇降圧用制御回路200と同様の昇圧用制御回路200−2の端子Tswに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子SW2、ダイオードD2、出力端子Toutに接続されるコンデンサC22から構成される。
【0041】
この図3(b)の回路は、入力端子Tinに図1に示した電源10からの例えば、3.0〜5.5Vの直流電圧を入力し、スイッチSW2のスイッチングによりアップコンバートした10Vの直流電圧を出力端子Toutから出力する。
【0042】
また、図3(c)は、降圧が可能なコンバータ回路の一例を示すもので、例えば、図1に示した降圧電源回路20−3および降圧電源回路20−4内に設けられる。このコンバータ回路は、入力端子Tinに接続されたコンデンサC31、図2に示した昇降圧用制御回路200と同様の降圧用制御回路200−3若しくは降圧用制御回路200−4の端子Tswに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子SW3、ダイオードD3、コイルL3、出力端子Toutに接続されるコンデンサC32から構成される。
【0043】
この図3(c)の回路は、入力端子Tinに図1に示した電源10からの例えば、3.0〜5.5Vの直流電圧を入力し、スイッチSW3のスイッチングによりダウンコンバートした2.5V若しくは1.8Vの直流電圧を出力端子Toutから出力する。
【0044】
また、図3(d)は、負の電圧を出力可能なコンバータ回路の一例を示すものである。このコンバータ回路は、入力端子Tinに接続されたコンデンサC41、図2に示した昇降圧用制御回路200と同様の制御回路の端子Tswに対応する端子から出力されるスイッチング信号によりスイッチングされるスイッチ素子SW4、コイルL4、ダイオードD4、出力端子Toutに接続されるコンデンサC42から構成される。
【0045】
この図3(d)の回路は、入力端子Tinに図1に示した電源10からの例えば、3.0〜5.5Vの直流電圧を入力し、スイッチSW4のスイッチングにより負の直流電圧を出力端子Toutから出力する。この図3(d)の回路は、負の直流電圧が必要な場合に採用することができる。
【0046】
なお、図3(a)〜(d)の回路において、スイッチ素子SW1〜SW4は、それぞれ、例えば、電界効果トランジスタ(FET)を用いて構成することができる。
【0047】
図4は、この発明に係わる多出力電源装置の他の実施の形態を示すブロック回路図である。
【0048】
この実施の形態の多出力電源装置は、図1に示した実施の形態で示した異常信号を入出力するフォールト端子と、同期発振信号を出入力する同期発振出力端子および同期発振入力端子と共通の端子から構成できるようにしたもので、その他の基本的構成および動作は図1に示したものと同様である。なお、図4において図1に示した多出力電源装置と同一の機能を果たす部分には説明の便宜上同一の符号を付する。
【0049】
すなわち、図4において、この多出力電源装置は、図1に示した多出力電源装置と同様に、例えば、3.0V〜5.5Vの電圧を発生する電源10に、昇降圧電源回路(マスタ)30−1、昇圧電源回路(スレーブ)30−2、降圧電源回路(スレーブ)30−3、降圧電源回路20−4をパラレルに接続して構成され、昇降圧電源回路30−1から5.0Vの電圧を出力し、昇圧電源回路30−2
から10Vの電圧を出力し、降圧電源回路30−3から2.5Vの
【電源】電圧を出力し、降圧電源回路30−4から1.8Vの電圧を出力する。
【0050】
ここで、昇降圧電源回路30−1、昇圧電源回路30−2、降圧電源回路30−3、降圧電源回路30−4には、それぞれ集積回路から構成される昇降圧用制御回路300−1、昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4が設けられており、これら昇降圧用制御回路300−1、昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4は、昇降圧電源回路30−1、昇圧電源回路30−2、降圧電源回路30−3、降圧電源回路30−4内のコンバータ回路のスイッチングを制御して、それぞれ、5.0V、10V、2.5V、1.8Vの電圧を発生する。なお、昇降圧電源回路30−1、昇圧電源回路30−2、降圧電源回路30−3、降圧電源回路30−4内に設けられるコンバータ回路は、図3で説明したコンバータ回路と同様のものを用いることができる。
【0051】
さて、この実施の形態の多出力電源装置においては、昇降圧用制御回路300−1には、他の電源回路に対して上記コンバータ回路のスイッチングを同期するための同期発振信号を出力するとともに、自回路で異常が発生した場合に異常信号を出力し、また、他回路からの異常信号を入力して自電源回路をシャットダウンするための同期発振出力兼フォールト端子が設けられ、昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4には、上記昇降圧用制御回路300−1の同期発振出力兼フォールト出力端子から出力された同期発振信号および異常信号を入力するとともに、自回路で異常が発生した場合に異常信号を出力するための同期発振入力兼フォールト端子が設けられている。
【0052】
そして、この実施の形態の多出力電源装置においては、昇降圧電源回路30−1の昇降圧用制御回路300−1の同期発振出力兼フォールト端子と昇圧電源回路30−2の昇圧用制御回路300−2および降圧電源回路30−3の降圧用制御回路300−3の同期発振入力兼フォールト端子とをそれぞれ接続している。
【0053】
このような構成によると、昇降圧用制御回路200−1、昇圧用制御回路200−2、降圧用制御回路200−3のうちの1つで異常が検出されると、他の電源回路をシャットダウンするように制御され、また、昇降圧電源回路30−1と昇圧電源回路30−2および降圧電源回路30−3との間はマスタ−スレーブの関係が構築されることになり、昇圧電源回路30−2および降圧電源回路30−3のコンバータのスイッチングは昇降圧電源回路30−1のコンバータのスイッチングに同期して制御される。
【0054】
なお、上記構成においては、降圧電源回路30−4の降圧用制御回路300−4の同期発振入力兼フォールト端子は、他の電源回路に接続されていないので、他の電源回路で異常が検出されても、この降圧電源回路30−4がシャットダウンされず、また、降圧電源回路30−4は、昇降圧電源回路30−1のコンバータのスイッチングに同期せずに独立して動作する。
【0055】
なお、昇降圧電源回路30−1の昇降圧用制御回路300−1の同期発振出力兼フォールト端子と他の電源回路の同期発振入力兼フォールト端子との接続は任意であり、この接続形態により共通してシャットダウンする電源回路およびコンバータのスイッチングに関してマスタ―スレーブの関係を持つ電源回路をユーザの所望の利用形態に合わせて任意に設定することができる。
【0056】
また、図4においても、図1の構成と同様に、電源10に対して昇降圧電源回路30−1、昇圧電源回路30−2、降圧電源回路30−3、降圧電源回路30−4をそれぞれパラレルに接続したが、一部の電源回路をシリアルの関係に接続してもよい。
【0057】
図5は、図4に示した昇降圧電源回路30−1に設けられる昇降圧用制御回路300−1の詳細構成を昇降圧用制御回路300として示したブロック図である。
【0058】
図5において、端子T11は、図4に示した昇降圧用制御回路300−1の同期発振出力兼フォールト端子に対応する。
【0059】
なお、図4に示した昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4も図5に示した昇降圧用制御回路300と同一に構成することができ、この場合、図4に示す昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4の同期発振入力兼フォールト端子は、図5に示した回路の端子T22に対応する。
【0060】
図5に示す昇降圧用制御回路300は、図2に示した昇降圧用制御回路200と基本構成は同一であるが、図2において、端子T3で示したフォールト端子を同期発振出力端子T1および同期発振入力端子T2と共用した点が異なる。
【0061】
すなわち、図5に示す昇降圧用制御回路300は、発振器301、基準電圧発生回路302、出力電圧監視回路303、駆動回路304、出力電圧異常検出回路405、異常信号出力スイッチ306および307を具備して構成される。
【0062】
ここで、この昇降圧用制御回路300は、発振器301から発生される発振信号に応じて駆動回路304を制御し、端子Tswからこの昇降圧用制御回路300が設けられた電源回路内のコンバータのスイッチングを制御するスイッチング信号を出力する。
【0063】
端子Vccには、この昇降圧用制御回路300を制御する電源電圧Vccが印加され、この電源電圧Vccは基準電圧発生回路302に加えられるとともに駆動回路304に加えられる。
【0064】
基準電圧発生回路302は、この昇降圧用制御回路300を動作させるための基準電圧を発生するもので、この基準電圧発生回路302から発生された基準電圧は、発振器301、出力監視回路303、出力電圧異常検出回路305に加えられる。
【0065】
出力電圧監視回路303は、端子Tmから入力されるこの昇降圧用制御回路300が設けられた電源回路の出力電圧を監視し、この出力電圧が所望の値に安定出力されるように駆動回路204を制御する。
【0066】
駆動回路304は、発振器301から出力される発振信号および出力電圧監視回路303の出力に基づきこの昇降圧用制御回路300が設けられた電源回路内のコンバータのスイッチング信号を形成する。なお、このコンバータ回路は図3に示した回路と同様の回路を用いることができる。
【0067】
出力電圧異常検出回路305は、端子Tmから入力されるこの昇降圧用制御回路300が設けられた電源回路の出力電圧に基づきこの電源回路の異常を検出し、異常か検出された際には異常信号出力スイッチ306および307をオンにする。これにより、端子T21および端子T22はともに接地レベルとなる。
【0068】
したがって、図4に示した昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4においては、同期発振入力兼フォールト端子の電圧レベルが接地レベルになることになり、これにより昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4では昇降圧電源回路30−1の異常を知ることができる。
【0069】
具体的には、同期発振入力兼フォールト端子の電圧レベルが接地レベルになると、図5の端子T22が接地レベルになり、これにより発振器301の発振が停止し、昇圧電源回路30−2、降圧電源回路30−3がシャットダウンする。
【0070】
同様に、図4に示した昇降圧電源回路30−1においては、昇圧用制御回路300−2、降圧用制御回路300−3、降圧用制御回路300−4のいずれかの同期発振入力兼フォールト端子の電圧レベルが接地レベルになることにより図5の端子T21が接地レベルになり、これにより発振器301の発振が停止し、昇降圧電源回路30−1がシャットダウンする。
【0071】
【発明の効果】
以上説明したようにこの発明によれば、各種電源回路は
1)自回路の異常発生時に自回路の動作停止を行うとともに、他の電源回路へ異常信号を出力する
2)他のからの異常信号により自回路の動作を停止する
3)自回路の制御に用いるスイッチング周波数に同期した同期発振信号を他の各種電源回路に出力する
4)他の各種電源回路からの同期発振信号により自回路に用いるスイッチング周波数を同期制御する
ように構成したので、出力毎の効率の最適化を図ることができるとともに、各電圧出力間で同時シャットダウン、同期発振等が可能な多出力電源装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明に係わる多出力電源装置の一実施の形態を示すブロック図である。
【図2】図1に示した昇降圧電源回路に設けられる昇降圧用制御回路の詳細構成を示したブロック図である。
【図3】図1に示した各電源回路に設けられるコンバータ回路の一例を示す回路図である。
【図4】この発明に係わる多出力電源装置の他の実施の形態を示すブロック回路図である。
【図5】図4に示した昇降圧電源回路に設けられる昇降圧用制御回路の詳細構成を示したブロック図である。
【符号の説明】
10 電源
20−1 昇降圧電源回路(マスタ)
20−2 昇圧電源回路
20−3 降圧電源回路(スレーブ)
20−4 降圧電源回路
30−1 昇降圧電源回路(マスタ)
30−2 昇圧電源回路(スレーブ)
30−3 降圧電源回路(スレーブ)
30−4 降圧電源回路
200 昇降圧用制御回路
200−1 昇降圧用制御回路
200−2 昇圧用制御回路
200−3 降圧用制御回路
200−4 降圧用制御回路
201 発振器
202 基準電圧発生回路
203 出力電圧監視回路
204 駆動回路
205 出力電圧異常検出回路
300 昇降圧用制御回路
300−1 昇降圧用制御回路
300−2 昇圧用制御回路
300−3 降圧用制御回路
300−4 降圧用制御回路
301 発振器
302 基準電圧発生回路
303 出力電圧監視回路
304 駆動回路
305 出力電圧異常検出回路
306、307 異常信号出力スイッチ
Claims (9)
- 独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、
前記独立した出力制御回路を備えた電源回路は、
自回路の異常発生時に自回路の動作停止を行うとともに、他の電源回路への異常信号を出力する異常信号出力手段
をそれぞれ具備することを特徴とする多出力電源装置。 - 前記独立した出力制御回路を備えた複数の電源回路は、
他の電源回路から出力された異常信号を入力する異常信号入力手段と、
前記異常信号入力手段による前記異常信号の入力により自回路の動作停止を行う動作停止手段と
を更に具備することを特徴とする請求項1記載の多出力電源装置。 - 前記異常信号出力手段および前記異常信号入力手段は、
単一の端子を用いて前記異常信号を入力出力することを特徴とする請求項2記載の多出力電源装置。 - 前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、
前記他の電源回路から前記異常信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする請求項2記載の多出力電源装置。 - 独立した出力制御回路を備えた複数の電源回路を有する多出力電源装置において、
前記独立した出力制御回路を備えた電源回路は、
自回路のスイッチング発振周波数に同期した同期発振信号を他の電源回路の出力制御回路に出力する同期発振信号出力手段
をそれぞれ具備することを特徴とする多出力電源装置。 - 前記独立した出力制御回路を備えた複数の電源回路は、
他の電源回路から出力された同期発振信号を入力する同期発振信号入力手段と、
前記同期発振信号入力手段による前記同期発振信号の入力により自回路の出力制御に用いるスイッチング発振周波数を同期制御する制御手段と
を更に具備することを特徴とする請求項5記載の多出力電源装置。 - 前記同期発振信号出力手段および前記同期発振信号入力手段は、
単一の端子を用いて入力出力することを特徴とする請求項6記載の多出力電源装置。 - 前記独立した出力制御回路を備えた複数の電源回路のうちの選択された電源回路は、
前記他の電源回路から前記同期発振信号が出力されたときであっても、前記独立した出力制御回路により動作が継続されることを特徴とする請求項6記載の多出力電源装置。 - 前記独立した出力制御回路を備えた複数の電源回路は、
前記同期発振信号入力手段による前記同期発振信号のスイッチング位相により自回路の出力制御に用いるスイッチング位相を同期制御する制御手段
を具備することを特徴とする請求項6記載の多出力電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235025A JP2004080869A (ja) | 2002-08-12 | 2002-08-12 | 多出力電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235025A JP2004080869A (ja) | 2002-08-12 | 2002-08-12 | 多出力電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004080869A true JP2004080869A (ja) | 2004-03-11 |
Family
ID=32019662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002235025A Pending JP2004080869A (ja) | 2002-08-12 | 2002-08-12 | 多出力電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004080869A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7033245B1 (ja) * | 2021-01-27 | 2022-03-10 | 株式会社三社電機製作所 | 電源システム及び電源ユニット |
CN114301275A (zh) * | 2021-12-29 | 2022-04-08 | 西安瑞峰光电技术有限公司 | 一种电源供电异常后自动保护和恢复的方法 |
-
2002
- 2002-08-12 JP JP2002235025A patent/JP2004080869A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7033245B1 (ja) * | 2021-01-27 | 2022-03-10 | 株式会社三社電機製作所 | 電源システム及び電源ユニット |
WO2022162765A1 (ja) * | 2021-01-27 | 2022-08-04 | 株式会社三社電機製作所 | 電源システム及び電源ユニット |
CN114301275A (zh) * | 2021-12-29 | 2022-04-08 | 西安瑞峰光电技术有限公司 | 一种电源供电异常后自动保护和恢复的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771052B2 (en) | Programmable multiple output DC-DC isolated power supply | |
JP5462810B2 (ja) | スイッチング電源装置及びそれを用いたスイッチング電源システム | |
JP2007523586A (ja) | 給電切替えを組み込んだスイッチング電源コントローラ | |
JP2016028336A (ja) | 電子機器用の電力管理 | |
US20050242858A1 (en) | Apparatus and method for synchronized distributed pulse width modulation waveforms in microprocessor and digital signal processing devices | |
JP2005176558A (ja) | 多出力電源装置 | |
JP2007288846A (ja) | マルチ出力電源装置 | |
EP3073600A1 (en) | Power supply system and power conversion apparatus with a plurality of power sources connected in parallel | |
JP6326967B2 (ja) | マルチフェーズ電源装置 | |
US7080273B2 (en) | Sequencing power supplies on daughter boards | |
JP6197442B2 (ja) | 半導体素子の駆動回路 | |
JP2004080869A (ja) | 多出力電源装置 | |
JP2004070962A (ja) | 半導体デバイス | |
JPH0652970B2 (ja) | 電源システム | |
JPH10174286A (ja) | 電池電源制御装置 | |
JP4918744B2 (ja) | 電力供給方法およびこれを用いた無停電電源装置 | |
JP4542325B2 (ja) | 電源装置、および電力バックアップ方法 | |
JP2004236394A (ja) | 電力変換装置の並列運転方式 | |
JP2000050621A (ja) | 半導体集積回路用電源回路 | |
KR20100125077A (ko) | 승압 전압 발생 회로 및 이를 구비하는 디스플레이 장치 | |
JP2583479Y2 (ja) | 複数の直流変換装置を並列接続した直流電源装置 | |
US7864551B2 (en) | Power supply device with system switch circuit | |
JP2003079156A (ja) | 多出力スイッチング電源回路、画像形成装置 | |
JP2006139801A (ja) | 電源装置 | |
JP2001208876A (ja) | 時計自動調整方法及び時計自動調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080624 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081224 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090508 Free format text: JAPANESE INTERMEDIATE CODE: A02 |