JP2004063066A - 非対称信号検出回路 - Google Patents
非対称信号検出回路 Download PDFInfo
- Publication number
- JP2004063066A JP2004063066A JP2003192880A JP2003192880A JP2004063066A JP 2004063066 A JP2004063066 A JP 2004063066A JP 2003192880 A JP2003192880 A JP 2003192880A JP 2003192880 A JP2003192880 A JP 2003192880A JP 2004063066 A JP2004063066 A JP 2004063066A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- positive
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
【構成】入力信号を遅延する第1の遅延手段10と、前記入力信号から前記第
1の遅延手段10の出力を差し引く第1の減算手段11とを設け、オフセットのない信号を得る。この信号から正負の振幅値を得る。又、トレーニング期間中に、オフセット値又は振幅値を検出して、入力信号を補正する。
【選択図】図7
Description
【産業上の利用分野】
本発明は、磁気記録や通信で使用され、非対称信号の非対称量を検出するための非対称信号検出回路に関する。
【0002】
磁気記録及び通信の分野において、入力信号が非対称である場合がある。例えば、磁気記録装置の分野においては、MR(磁気抵抗)ヘッドの採用により、読み取り信号波形が非対称となりやすい。このため、信号の正負の振幅誤差値やオフセット量、正負各々の振幅値を検出して、非対称信号を補正する必要がある。
【0003】
【従来の技術】
図24(A)及び図24(B)はMRヘッドの動作原理図、図25は従来の構成図、図26はオフセットの説明図である。
【0004】
図24(A)は、磁気ディスク装置等に用いられているMR(Magneto−Resistive)ヘッドの動作曲線を示す。磁気記録媒体からの入力磁界Hに対し、MR素子の抵抗率ρが変化することを利用して、記録情報を読みだす。一般的に、ヘッドは、Hbにバイアスされており、出力信号OUTは、バイポーラ(+1、0、−1)となる。又、理想的には、動作曲線の線形領域(直線部)が使用される。このため、入力信号IN(記録されている磁界)が、正負対称であると、出力信号OUTも正負対称の信号振幅となる。
【0005】
図24(B)は、バイアス点Hbがずれたことにより、動作曲線上の非線形な領域を使用した場合である。この時、出力信号OUTは、正負非対称の信号となる。
【0006】
図25は従来の磁気記録再生装置における信号処理系の構成を示す。図25に示すように、磁気記録再生系1は、磁気記録媒体と磁気ヘッドからなる。磁気ヘッドから読みだされた信号は、アンプ、フィルタ等で構成されるACカップリング部2を介し等化器3に入力される。等化器3は、入力された信号を波形整形する。その後、データ検出器4が、波形等化された信号からデータ「0」、「1」を検出する。このように、磁気記録再生系1と等化器3とは、ACカップリングされている。
【0007】
図26において、IN1及びIN2は、ACカップリング前の信号波形である。IN1は、正負対称な場合の波形を示し、IN2は、正負非対称な場合の波形を示す。又、OUT1及びOUT2は、ACカップリング後の信号波形である。OUT1は、正負対称な場合の波形を示し、OUT2は、正負非対称な場合の波形を示す。
【0008】
図26に示すように、正負対称な場合には、信号の0レベルが変動することはない。しかし、正負非対称な場合には、0レベルが、V0 だけ変動する。即ち、オフセットが生じる。
【0009】
【発明が解決しようとする課題】
一般的に、等化器は線形のものが用いられる。このため、このように入力信号が、正負非対称の信号振幅になった場合や、オフセットが発生した場合には、等化器が所望の波形に等化することが困難となるという問題があった。
【0010】
又、所望の波形からのずれ(等化誤差)は、それに続く検出器での「0」、「1」の判定を誤らせる可能性を増大させるという問題もあった。
【0011】
しかも、こうした非対称な信号の振幅値の検出でさえ、二次的に発生するオフセットのために、困難な問題となっていた。
【0012】
本発明の目的は、非対称信号の正負の振幅量を検出するための非対称信号検出回路を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、入力信号の正負の非対称量を検出するための非対称信号検出回路において、入力信号を遅延する第1の遅延手段と、前記入力信号から前記第1の遅延手段の出力を差し引く第1の減算手段と、前記第1の減算手段の出力を遅延する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記ゲート信号に応じて、前記第1の減算手段の出力を選択し、前記入力信号の正負各々の振幅値を出力する選択手段とを有することを特徴とする。
【0014】
又、本発明では、好ましくは、トレーニング信号とデータ信号とを有する入力信号を再生する信号再生装置において、前記入力信号を等化する等化回路と、前記トレーニング信号から信号の正負のそれぞれの振幅値を検出する非対称信号検出回路と、理想振幅値を前記検出した振幅値で除算して、正負各々の商を保持する回路と、入力信号の正負極性を判定する判定回路と、前記判定結果に応じて、前記保持した正負の商を選択する選択回路と、前記選択された商を前記等化回路の出力に乗算する乗算回路と、前記乗算回路の出力からデータを検出するデータ検出回路とを有する。
【0015】
そして、その非対称信号検出回路は、請求項1の構成である、入力信号を遅延する第1の遅延手段と、前記入力信号から前記第1の遅延手段の出力を差し引く第1の減算手段と、前記第1の減算手段の出力を遅延する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記ゲート信号に応じて、前記第1の減算手段の出力を選択する選択手段とを有する。
【0016】
又、本発明では、好ましくは、トレーニング信号とデータ信号とを有する入力信号を再生する信号再生装置において、前記入力信号を等化する等化回路と、前記トレーニング信号から信号の正負のそれぞれの振幅値を検出する非対称信号検出回路と、理想振幅値から前記検出した振幅値で差し引き、正負各々の差信号を保持する回路と、入力信号の正負極性を判定する判定回路と、前記判定結果に応じて、前記保持した正負の差を選択する選択回路と、前記選択された差を前記等化回路の出力に乗算する乗算回路と、前記乗算回路の出力からデータを検出するデータ検出回路とを有する。
【0017】
そして、その非対称信号検出回路は、請求項1の構成である、入力信号を遅延する第1の遅延手段と、前記入力信号から前記第1の遅延手段の出力を差し引く第1の減算手段と、前記第1の減算手段の出力を遅延する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記ゲート信号に応じて、前記第1の減算手段の出力を選択する選択手段とを有する。
【0018】
又、本発明では、好ましくは、トレーニング信号とデータ信号とを有する入力信号を再生する信号再生装置において、前記入力信号を等化する等化回路と、前記トレーニング信号から信号の正負のそれぞれの振幅値を検出する非対称信号検出回路と、前記正負のそれぞれの振幅値を仮定値として、前記等化回路の出力を最尤復号するビタビ検出回路とを有する。
【0019】
そのビタビ検出器は、前記正の振幅値から前記等化回路の出力を2倍したものを差し引く第1の減算回路と、前記等化回路の出力を2倍したものから前記負の振幅値を差し引く第2の減算回路と、前記第1の減算回路の出力に前記正の振幅値を乗算する第1の乗算回路と、前記第2の減算回路の出力に前記負の振幅値を乗算する第2の乗算回路と、前記第1の乗算回路の出力とパスメトリック値とを比較する第1の比較回路と、前記第2の乗算回路の出力と前記パスメトリック値とを比較する第2の比較回路と、前記第1の比較回路と前記第2の比較回路の出力に従い、パスメトリック値を選択する選択回路とを有する。
【0020】
又、その非対称信号検出回路は、請求項1の構成である、入力信号を遅延する第1の遅延手段と、前記入力信号から前記第1の遅延手段の出力を差し引く第1の減算手段と、前記第1の減算手段の出力を遅延する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算手段の出力とを加算する加算手段と、前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、前記ゲート信号に応じて、前記第1の減算手段の出力を選択する選択手段とを有する。
【0021】
【作用】
本発明では、入力信号から第1の遅延手段の出力を差し引き、オフセットが除去された信号を得ている。この信号を第2の遅延手段で遅延させた信号と前述のオフセットが除去された信号とを加算して、ゲート信号を作成する。又、オフセットの除去された信号をゲート信号でゲートすることにより、正負の振幅値が得られる。
【0022】
このように、オフセットを除去した信号を作成して、この信号を基に正負の振幅値を検出するため、入力信号から正確に正負の振幅値を検出することができる。
【0023】
又、本発明では、正負の振幅値を検出している。そして、好ましくは、理想振幅値を正負の振幅値で除算して、制御量を得ている。この制御量により、等化出力を補正しているため、正負の振幅値を理想振幅値とすることができ、誤りのないデータ検出が可能となる。又、信号干渉のないトレーニング信号から正負の振幅値を検出しているため、正確に正負の振幅値を検出することができる。
【0024】
そして、請求項1と同様に、オフセットを除去した信号を基に正負の振幅値を検出するため、入力信号から正確に正負の振幅値を検出することができる。
【0025】
又、本発明では、正負の振幅値を検出している。そして、好ましくは、理想振幅値から正負の振幅値を差し引き、制御量を得ている。この制御量により、等化出力を補正しているため、正負の振幅値を理想振幅値とすることができ、誤りのないデータ検出が可能となる。又、信号干渉のないトレーニング信号から正負の振幅値を検出しているため、正確に正負の振幅値を検出することができる。
【0026】
そして、請求項1と同様に、オフセットを除去した信号を基に正負の振幅値を検出するため、入力信号から正確に正負の振幅値を検出することができる。
【0027】
更に、本発明では、好ましくは、ビタビ検出器の仮定値として、正負の振幅値を利用しているため、ビタビ検出過程において、非対称特性の補正が可能となる。又、信号干渉のないトレーニング信号から正負の振幅値を検出しているため、正確に正負の振幅値を検出することができる。
【0028】
そして、ビタビ検出器のACS回路を、2つの乗算器で構成できる。このため、簡易な構成で、非対称特性の補償が可能となる。更に、請求項1と同様に、オフセットを除去した信号を基に正負の振幅値を検出するため、入力信号から正確に正負の振幅値を検出することができる。
【0029】
【実施例】
図1は本発明の非対称信号検出回路の一実施例の構成図、図2はオフセット除去の説明図、図3及び図4はその各部波形図である。
【0030】
図1に示す非対称信号検出回路は、非対称信号として正負の信号の振幅誤差量を検出するための回路である。図1に示すように、磁気記録再生系1は、磁気ヘッドと磁気ディスクとを有する。この磁気記録再生系1の磁気ヘッドが磁気ディスクから読み取った読み取り信号は、ACカップリング部2に入力される。ACカップリング部2は、アンプ、フィルタ等で構成される。ACカップリング部2からの信号は、非対称信号検出回路5に入力される。
【0031】
非対称信号検出回路5は、ACカップリング部2からの入力信号S1を、T1/2だけ遅延させる第1の遅延回路10と、入力信号S1から第1の遅延回路10の出力を差し引く第1の減算回路11とを有する。第1の減算回路11の出力S2は、オフセットを除去された信号となる。
【0032】
又、非対称信号検出回路5は、第1の減算回路11の出力S2を、T1 /2だけ遅延させる第2の遅延回路12と、第1の減算回路11の出力S2と第2の遅延回路の出力とを加算する加算回路13と、加算回路13の出力S3と所定のスレッシュホールド値とを比較して、ゲート信号S4を発生する判定回路14とを有する。
【0033】
更に、非対称信号検出回路5は、第1の減算回路11の出力S2から第2の遅延回路12の出力を差し引く第3の減算回路15と、第3の減算回路15の出力S5を、ゲート信号S4で選択する選択回路16とを有する。この選択回路16の出力S6が、正負の信号の振幅誤差量を示す振幅誤差信号である。
【0034】
先ず、オフセット除去の動作を説明する。図2に示すように、1個の磁化反転によって生ずる再生信号を、時間関数h(t)とする。そして、プラス極の最大振幅値を1とした時に、マイナス極の最大振幅値がそのα倍であり、且つそれぞれのピークの間隔が時間T1 だけ離れている。更に、正負非対称の信号振幅によって、オフセットV0 が発生している。
【0035】
従って、fa(t)で示される入力信号は、下記式で示される。
【0036】
fa(t)=h(t)−αh(t−T1 )+V0 (t) (1)
次に、入力信号を、Tdだけ遅延させた信号を入力信号から差し引いた信号fb(t)を考える。この信号fb(t)は、下記式で示される。
【0037】
fb(t)=fa(t)−fa(t−Td) (2)
(2)式を展開すると、
fb(t)=h(t)−h(t−Td)−α{h(t−T1 )−h(t−T1 −Td)}+V0 (t)−V0 (t−Td) (3)
となる。
【0038】
ここで、ACカップリング部の時定数がT1 に比べて、極端に大きい場合には、オフセット量が時間によらず、殆ど一定であると仮定できる。即ち、下記(
4)式が成り立つものとする。
【0039】
V0 (t)=V0 (t−Td) (4)
これを、式(3)に代入すると、下記式(5)が得られる。
【0040】
fb(t)=h(t)−h(t−Td)−α{h(t−T1 )−h(t−T1 −Td)}(5)
即ち、オフセットが除去された信号fb(t)が得られる。
【0041】
このようにオフセットの除去された信号を作成することにより、正負の振幅誤差量、オフセット量、正負の振幅量の検出が可能となる。
【0042】
次に、図3及び図4を用いて、正負の振幅誤差量の検出について説明する。図3に示すように、第1の減算回路11により入力信号S1から、入力信号S1を時間T1 /2だけ遅延させた信号を差し引くと、オフセットの除去された信号S2が得られる。
【0043】
次に、第2の遅延回路12により、信号S2を更に時間T1 /2だけ遅延させた信号を作成する。加算回路13によりこの信号と信号S2とを加算すると、信号S3が得られる。判定回路14により、信号S3を、スレッシュホールド値Vth、−Vthでスライスすると、ゲート信号S4が得られる。
【0044】
一方、第3の減算回路15により、信号S2から第2の遅延回路12の出力信号を差し引くと、信号S5が得られる。選択回路16により、この信号S5を、ゲート信号S4で選択すると、正負の振幅誤差信号S6が得られる。
【0045】
この構成例では、図3に示すように、α>1の時(負側の信号が大きい場合)には、誤差信号S6は、正側に現れる。逆に、図4に示すように、α<1の時(正側の信号が大きい場合)には、誤差信号S6は、負側に現れる。この誤差信号は、正負の非対称差に応じて、変化する。
【0046】
このようにして、非対称信号の正負の振幅誤差量が得られる。又、オフセットを除去した信号を作成し、且つこの信号を基に、正負の振幅誤差量を得るため、正確な振幅誤差量が得られる。
【0047】
次に、この振幅誤差検出回路5を用いた非対称特性の補償装置について、説明する。図5は、本発明の再生装置の第1の例構成図である。図6(A)及び図6(B)は、その非対称性の特性図である。図5は、MRヘッドの非対称特性を補償する再生装置を示す。
【0048】
MRヘッドでは、記録磁化に応じた抵抗の変化率を電気信号に変換するため、電流を流す。これはセンス電流と呼ばれる。この電流を用いて、図24(A)及び図24(B)に示したバイアスが行われる。従って、図6(A)に示すように、一般には、センス電流値により、正負の非対称性が変化する。図6(A)に示すように、センス電流値IsがI0 の時に、α=1となり、正負対称となる。
【0049】
従って、センス電流を調整することによって、非対称性を調整する事が可能である。しかし、ヘッドによりその特性がばらつくため、ヘッド毎の調整が必要である。
【0050】
図5に示すように、MRヘッド20の読み取り信号は、ACカップリング部2に入力する。ACカップリング部2の信号は、波形等化器3に入力され、波形等化される。波形等化器3は、例えば、トランスバーサル・イコライザーで構成される。波形等化器3の出力は、データ検出器4に入力する。データ検出器4は、波形等化器3の出力から、データ「1」、「0」を検出する。このデータ検出器4は、例えば、最尤検出器(ビタビ検出器)で構成される。
【0051】
図1で示した振幅誤差検出回路5は、ACカップリング部2の信号S1から振幅誤差信号S6(ΔV)を出力する。図6(B)に示すように、非対称性と振幅誤差の関係は、リニアな関係にある。従って、信号が対称なら、振幅誤差ΔVがゼロとなる。
【0052】
そこで、振幅誤差ΔVにより、MRヘッド20のセンス電流源21のセンス電流値を制御する。即ち、非対称性をゼロとするように、センス電流値を最適値I0 に自動的に近づける。
【0053】
ここで、スムーズな調整を行うように、ループフィルタ22−1が設けられている。このループフィルタ22−1としては、抵抗とコンデンサとからなる1次のローパスフィルタが用いられる。
【0054】
ループフィルタ22−1の出力を保持するレジスタ22−2は、次の理由で設けられる。即ち、図2及び図3で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【0055】
従って、トレーニング期間中に、制御信号によりレジスタ22−2で、振幅誤差量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、MRヘッド20のセンス電流値を制御する。
【0056】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、振幅誤差量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、MRヘッド20のセンス電流値を設定する。
【0057】
このようにして、MRヘッド20の非対称特性を補償した信号再生が可能となる。又、波形制御されていない入力信号から制御量を検出するため、正確に制御量が得られる。
【0058】
図7は、本発明の非対称信号検出回路の他の例構成図、図8はその各部波形図である。図7の例は、A/Dコンバータによる離散系信号処理に適用した例を示す。又、ここでは、最近の磁気ディスク装置等に用いられるパーシャルレスポンスにおける(1+D)の等化を意識したサンプリングを示している。
【0059】
図7において、図1で示したものと同一のものは、同一の記号で示してある。図7に示すように、非対称信号検出回路7は、前述の第1の遅延回路10と、第1の減算回路11と、第2の遅延回路12と、加算回路13と、判定回路14と、第3の減算回路15と、第1の選択回路16とを有する。そして、この構成により、図1で前述したように、振幅誤差信号S6を出力する。
【0060】
この非対称信号検出回路7は、第1の減算回路11の出力信号S2を、ゲート信号S4で選択する第2の選択回路17を有する。この第2の選択回路17の出力信号S8が、正負の振幅値を示す。
【0061】
更に、非対称信号検出回路7は、入力信号S1から第1の減算回路11の出力信号S2を差し引く第2の減算回路18と、第2の減算回路18の出力信号S9をゲート信号S4で選択する第3の選択回路19とを有する。この第3の選択回路19の出力信号S10が、オフセット量を示す。
【0062】
尚、8は、等化フィルターであり、ACカップリング部2の出力をフィルターリングするものである。又、9は、A/Dコンバータであり、等化フィルター8のアナログ出力をデジタル値に変換するものである。
【0063】
図8を用いてその動作を説明する。図1で説明したように、第1の選択回路16により、第3の減算回路15の出力信号S5を、ゲート信号S4で選択することにより、正負の振幅誤差信号S6が得られる。
【0064】
又、第2の選択回路17により、第1の減算回路11の出力信号S2を、ゲート信号S4で選択することにより、信号の正負の振幅値信号S8が得られる。
【0065】
更に、第3の選択回路19により、第2の減算回路18の出力信号S9を、ゲート信号S4で選択することにより、信号のオフセット量信号S10が得られる。
【0066】
この実施例でも、オフセットを除去した信号を作成し、且つこの信号を基に、正負の振幅値及びオフセット量を得るため、正確な振幅値及びオフセット量が得られる。
【0067】
図9は、本発明の再生装置の第2の例構成図である。この実施例では、フィードホワードループにより、信号のオフセットを除去するものである。
【0068】
図9において、図5及び図7で示したものと同一のものは、同一の記号で示してある。図9に示すように、A/Dコンバータ9の出力信号S1は、オフセット検出回路7−1に入力する。オフセット検出回路7−1は、図7で示した非対称信号検出回路である。尚、このオフセット検出回路7−1は、オフセット量の検出のみ必要なため、図7に示す構成の内、第3の減算回路15、選択回路16、17は削除される。
【0069】
オフセット検出回路7−1は、前述したように、入力信号S1からオフセット量信号S10を出力する。この信号S10とゲート信号S4は、平均化回路21に入力される。平均化回路21は、ヘッド再生信号に重畳されたノイズを除去するための回路である。
【0070】
この平均化回路21は、オフセット量信号S10を累積する加算回路と、ゲート信号S4をカウントするカウンタと、加算回路の加算値をカウンタのカウント値(サンプル値)で割り算する割り算回路と、割り算回路の出力を保持するレジスタとを有する。
【0071】
減算回路22は、A/Dコンバータ9の出力S1からこの平均化されたオフセット信号S12を差し引くものである。このようにして、オフセットが補償される。
【0072】
尚、制御信号は、平均化回路21のレジスタに、オフセットの平均値をホールドさせるためのものである。この意味は、前述したように、図2及び図3で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【0073】
従って、トレーニング期間中に、制御信号によりレジスタで、オフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、A/Dコンバータ9の出力を補正する。
【0074】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、A/Dコンバータの出力を補正する。
【0075】
図10は、本発明の再生装置の第3の実施例構成図、図11は図10の構成のループフィルタの構成図である。この実施例では、フィードバックループにより、信号のオフセットを除去するものである。
【0076】
図10において、図9で示したものと同一のものは、同一の記号で示してある。図10に示すように、A/Dコンバータ9の出力信号S1は、オフセット検出回路7−1に入力する。オフセット検出回路7−1は、図7で示した非対称信号検出回路である。尚、このオフセット検出回路7−1は、オフセット量の検出のみ必要なため、図7に示す構成の内、第3の減算回路15、選択回路16、17は削除される。
【0077】
オフセット検出回路7−1は、前述したように、入力信号S1からオフセット量信号S10を出力する。この信号S10は、ループフィルタ23に入力される。ループフィルタ23は、周知のデジタルのラグフィルタである。
【0078】
図11に示すように、ループフィルタ23は、加算回路23−1と、加算回路23−1の出力を遅延する遅延回路23−2と、遅延回路23−2の出力にゲインKτを乗算する第1の乗算回路23−3と、加算回路23−1の出力にゲインKgを乗算する第2の乗算回路23−4と、第2の乗算回路23−4の出力を保持する図示しないレジスタで構成される。
【0079】
この第1の乗算回路23−3のゲインKτを、1を越えない値に設定しておくことにより、図5に示したアナログのループフィルタと同一の動作を行う。従って、ループフィルタの役目は、図5に示したものと同一である。尚、第2の乗算回路23−4のゲインKgは、全体のゲインを調整するためのものである。
【0080】
減算回路24は、A/Dコンバータ9の出力からループフィルタ23の出力を差し引く。これにより、オフセットを除去した信号が得られる。
【0081】
尚、制御信号は、ループフィルタ23のレジスタに、オフセット値をホールドさせるためのものである。この意味は、前述したように、図2及び図3で説明したオフセットを除去して、振幅誤差量を得るためには、正負の信号に、干渉がないことが必要である。このような信号は、データ信号に求めることはできない。そこで、データ信号の前に設けられているトレーニング信号に、干渉のない正負の信号を設定する。
【0082】
従って、トレーニング期間中に、制御信号によりレジスタで、オフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、A/Dコンバータ9の出力を補正する。
【0083】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量により、A/Dコンバータの出力を補正する。
【0084】
図12は本発明の再生装置の第4の実施例構成図、図13は磁化反転密度とオフセットの関係図である。
【0085】
図13に示すように、時間間隔τの範囲内に、正負信号のペアが1組、即ち、磁化反転が2個ある場合を示す。この時のオフセット量をVaとする。この時間間隔τ内では、下記(6)式が成立する。
【0086】
【数1】
【0087】
ここで、オフセット量が一定と仮定すると、式(6)は、下記(7)式に書き換えられる。
【0088】
【数2】
【0089】
一方、図13の下側に示すように、時間間隔τ内に、正負信号のペアが2組(磁化反転が4個)ある場合を考える。
【0090】
この時のオフセット量をVbとすると、式(8)が成立する。
【0091】
【数3】
【0092】
ここで、信号は繰り返し信号であるから、時間τの範囲内から範囲外への干渉量と、範囲外から範囲内への干渉量とは、同じと考えられる。従って、時間τ内での1つの信号の積分値を、下記(9)式として与えることができる。
【0093】
【数4】
【0094】
この式(9)を、式(8)に代入すると、
Vb=2(H−αH)/τ=2Va (10)
が得られる。
【0095】
この事から、オフセット量は、正負信号の数(磁化反転の数)に比例し、変動すると考えられる。そこで、その変動を予測しながら、オフセットを補償する回路を、図12に示す。
【0096】
図12において、図9で示したものと同一のものは、同一の記号で示してある。図12に示すように、データ検出器4の検出データは、ループフィルタ25に入力される。データの「1」は、磁化反転に対応して記録される。このため、ループフィルタ25は、その時定数に応じた時間間隔τ内のデータ「1」の個数や磁化反転の数(密度)に比例した値が出力される。
【0097】
このループフィルタ25の構成は、図11に示したものである。但し、トレーニングパターンと同じ個数(密度)のデータ列では、ループフィルタ25の出力値が1になるように、ループフィルタ25の時定数やゲインを調整する必要がある。
【0098】
ループフィルタ25の出力は、乗算回路26により、平均化回路21のオフセットの平均値と乗算される。減算回路22は、A/Dコンバータ9の出力からこの乗算回路26の出力を差し引く。これにより、オフセットを除去した信号が得られる。
【0099】
この例でも、トレーニング期間中に、平均化回路21でオフセット量に従う制御量を保持する。そして、データ信号のデータ期間中は、その保持された制御量をデータ「1」の個数に応じて変化させて、制御量を作成する。このデータ「1」の個数に応じた制御量により、A/Dコンバータ9の出力を補正する。
【0100】
即ち、トレーニング信号とデータ信号とを有する入力信号を用いる。そして、トレーニング信号により、オフセット量を検出して、制御量を保持しておく。データ信号に対しては、この保持した制御量とデータ「1」の個数により、A/Dコンバータの出力を補正する。
【0101】
図14は、図9の実施例の変形例を説明するための8/9変換使用時のデータの統計図である。
【0102】
近年の磁気ディスク装置では、記録情報をM系列等の疑似ランダム化する手法が用いられている。従って、ACカップリングのカットオフ周波数が低い(時定数が大きい)場合には、その時定数内の記録データ「1」の個数の変化は小さいと考えられる。
【0103】
そこで、磁気記憶装置では、一般的に用いられるRLL(Run Length Limited) 符号において、入力がランダムとした場合のその生成符号のデータ「1」(磁化反転)の割合(確率)を統計的に求める。そして、トレーニング信号におけるデータ「1」の割合をその割合に合わせる。これにより、データ「1」の頻度により変動するオフセットに対して、適切な補正を行うことができる。
【0104】
図14は、記録情報がランダムであると見なし、入力信号に8/9(0、4、4)符号化を用いた場合の統計図である。即ち、記録情報を100サンプル単位で区切り、その中のデータ「1」の個数を求めたものである。
【0105】
現在の記憶装置では、ACカップリングのカットオフ周波数が、数十KHz〜数百KHzであるのに対し、ビット周波数(ビット周期の逆数)は、数十MHz〜数百MHzである。従って、ビット周波数が、カットオフ周波数の100倍以上となっているため、100サンプル単位に区切ることは妥当である。
【0106】
尚、8/9(0、4、4)符号化については、USP4707681を参照されたい。
【0107】
図14に示すように、データ「1」の個数は、60±10個以内に収まる。従って、磁気記録媒体上の符号化後の信号パターンにおいて、全体のサンプル数nと、データ「1」の個数mとの関係を、m/n=0.6となるトレーニングパターンを用いる。これにより、オフセットを検出して、オフセット補償する。これにより、任意のデータパターンにおいても、その変動による誤差は、±10パーセントの範囲内に収まる。
【0108】
図15は、図9の実施例の他の変形例を説明するための8/9変換使用時のデータの統計図である。
【0109】
図14と同様に、トレーニング信号のデータ「1」の割合を変えたものが、図15の実施例である。図15は、図14に示した8/9(0、4、4)符号化の後に、1/(1+D)のプリコーダを挿入して、記録した場合の統計図である。
【0110】
図15に示すように、データ「1」の個数は、50±10個以内に収まる。従って、磁気記録媒体上の符号化後の信号パターンにおいて、全体のサンプル数nと、データ「1」の個数mとの関係を、m/n=0.5となるトレーニングパターンを用いる。これにより、オフセットを検出して、オフセット補償する。これにより、任意のデータパターンにおいても、その変動による誤差は、±10パーセントの範囲内に収まる。
【0111】
図16は、本発明の再生装置の第5の例構成図、図17(A)及び図17(B)は図16の構成の動作説明図である。
【0112】
図16において、図9に示したものと同一のものは、同一の記号で示してある。図16に示すように、A/Dコンバータ9は、フラッシュ型のもので構成されている。即ち、リファレンス電圧を正側のVp、負側のVn、中点のVrの3点を与える構成である。そして、A/Dコンバータ9は、抵抗90と減算器91〜94と、エンコーダ95から成る。
【0113】
オフセット/振幅誤差検出器7−2は、A/Dコンバータ9の出力からオフセット値と振幅誤差を検出するものである。このオフセット/振幅誤差検出器7−2の構成は、図7に示した構成のものである。但し、振幅値は出力として必要がないため、選択回路17は削除されている。
【0114】
反転回路27は、検出した振幅誤差値を反転するものである。D/Aコンバータ28は、反転した振幅誤差値をアナログ量に変換するものである。ループフィルタ29は、アナログの振幅誤差量のノイズを除去するものである。このループフィルタ29の構成は、一次のローパスフィルタで構成されており、制御信号により値をホールドするレジスタを含む。このローパスフィルタ29の出力が、A/Dコンバータ9の中点電圧Vrとなる。
【0115】
D/Aコンバータ30は、デジタルのオフセット値をアナログ量に変換するものである。ループフィルタ31は、アナログのオフセット量のノイズを除去するものである。このループフィルタ31の構成は、一次のローパスフィルタで構成されており、制御信号により値をホールドするレジスタを含む。減算回路32は、等化フィルター8の出力からループフィルタ31の出力を差し引くものである。
【0116】
この動作を説明する。図17(A)の破線は、A/Dコンバータ9への入力と出力との関係が、中点電圧Vrが、正側電圧Vpと負側電圧Vnとの中心になる場合である。このような場合に、正負非対称な入力信号は、図の破線で示す出力信号となる。この非対称信号である正側に比べ負側が大きい非対称信号に対しては、振幅誤差信号S6は、図8で示したように、負極性の信号となる。
【0117】
従って、反転回路27で極性が反転された補正信号により、A/Dコンバータ9の中点電圧Vrを補正する。これにより、中点電圧Vrは、正側に移動する。このため、A/Dコンバータ9の特性が、図17(A)の実線に示すように、正側の傾き(ゲイン)が大きく、負側の傾き(ゲイン)が小さくなる。この結果、A/D出力は、実線のようになり、非対称性が補償される。
【0118】
但し、新たにオフセットV0 が加わる。このため、オフセットを検出して、減算回路32で差し引く。これにより、図17(B)に示すように、非対称性もオフセットも補償された出力信号が得られる。この例では、正負の非対称により発生するオフセットも、減算回路により除去される。
【0119】
この例においても、制御信号は、ループフィルタ29、31のレジスタに、振幅誤差量及びオフセット値をホールドさせるためのものである。即ち、トレーニング期間中に、制御信号によりレジスタで、振幅誤差量及びオフセット量に従う制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、A/Dコンバータ9の入力及び中点電圧を補正する。即ち、トレーニング信号とデータ信号とを有する入力信号を用いるものである。
【0120】
図18は、本発明の再生装置の第6の例構成図である。図18において、図9で示したものと同一のものは、同一の記号で示してある。
【0121】
図18に示すように、オフセット補償回路7−3は、図9で示したように、A/Dコンバータ9の出力をオフセット補償するものである。即ち、図9に示したオフセット検出回路7−1と、平均化回路21と、減算回路22とから成る。
【0122】
符号判定回路32は、等化回路3の出力の正負符号を判定する。例えば、符号判定回路32は、等化回路3の出力を、0レベルスライスして、符号の正負を判定するものである。
【0123】
振幅値検出回路7−4は、図7で示した非対称信号検出回路である。尚、この振幅値検出回路7−4は、振幅値の検出のみ必要なため、図7に示す構成の内、第2の減算回路18、第3の減算回路15、選択回路16、19は削除される。
【0124】
この振幅値検出回路7−4は、符号判定回路32の判定結果により、振幅値を正(S8)と、負(−S8)に分けて、出力する。このため、スイッチが含まれる。
【0125】
第1の平均化回路33は、正側の振幅値S8を平均化するものである。第2の平均化回路34は、負側の振幅値−S8を平均化するものである。両平均化回路33、34は、図9で示したものと同一の構成である。
【0126】
除算回路35は、各々平均化回路33、34の出力と理想振幅値Vdとの比を算出するものである。即ち、除算回路35は、理想振幅値を平均化回路33、34の出力で除算したVd/−S8とVd/S8とを算出する。
【0127】
レジスタ36は、トレーニング期間に算出した前述の比を保持するものである。セレクタ37は、符号判定回路32の判定出力により、正側の比又は負側の比を選択するものである。乗算回路38は、等化回路3の出力に、セレクタ37の出力を乗算するものである。
【0128】
この実施例では、振幅値検出回路7−4によって、正負の振幅値を検出する。それぞれの振幅値は、各々平均化回路33、34により、ノイズ成分が除去される。更に、除算回路35により、理想振幅値Vdとの比が計算される。これが、レジスタ36に保持される。そして、等化回路3の出力に前述の比が乗算される。この乗数は、ゲインと見なすことができる。このゲインを等化回路3の出力の極性(正負)によって、切り換える。これにより、正負非対称を補正することが可能となる。
【0129】
又、制御信号は、レジスタに、乗数をホールドさせるためのものである。この意味は、前述したように、トレーニング期間中に、制御信号によりレジスタで、制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、等化回路3の出力を補正する。従って、トレーニング信号とデータ信号とを有する入力信号を用いる。
【0130】
図19は本発明の再生装置の第7の実施例構成図である。図18の例は、フィードホワードによる補正であったが、図19の例は、フィードバックの例を示す。図19において、図9及び図18で示したものと同一のものは、同一の記号で示してある。
【0131】
加算回路39は、負側の振幅値−S8と理想振幅値Vdとを加算するものである。減算回路40は、理想振幅値Vdから正側の振幅値S8を減算するものである。ループフィルタ41は、加算回路39の出力のノイズを除去するものである。ループフィルタ42は、加算回路40の出力のノイズを除去するものである。これらのループフィルタ41、42の構成は、図10で示した構成と同一である。
【0132】
この実施例では、振幅値検出回路7−4によって、正負の振幅値を検出する。それぞれの振幅値は、各々加算回路39及び減算回路40により、理想振幅値Vdとの差が計算される。これが、ループフィルタ41、42でノイズを除去され、保持される。そして、等化回路3の出力に前述の差が乗算される。この乗数は、ゲインと見なすことができる。このゲインを等化回路3の出力の極性(正負)によって切り換える。これにより、正負非対称を補正することが可能となる。
【0133】
又、制御信号は、ループフィルタ41、42のレジスタに、乗数をホールドさせるためのものである。この意味は、前述したように、トレーニング期間中に、制御信号によりレジスタで、制御量を保持させる。そして、データ信号のデータ期間中は、その保持された制御量により、等化回路3の出力を補正する。従って、トレーニング信号とデータ信号とを有する入力信号を用いる。
【0134】
図20は、ビタビ検出動作の説明図、図21は、本発明の再生装置の第8の実施例構成図、図22は、図21の構成におけるビタビ検出器の構成図である。
【0135】
この実施例は、ビタビ検出器により正負の非対称性を補償するものである。先ず、ビタビ検出動作について、図20を使用して説明する。
【0136】
最近の磁気ディスク装置では、パーシャルレスポンスと最尤検出法(ビタビ検出法)の組み合わせが用いられている。例えば、M.J.Ferguson、”Optimal Reception for Binary Partial Response Channels” Bell Syst.Tech.J.、vol.51、Feb.1972、或いはR.W.Wood、”Viterbi Detection of class IV Partial Responseon a Magnetic Recording Channels” IEEE Trans.Magn.、vol. Com−34 、NO.5、May.1986等の論文で説明されている。
【0137】
図20は、ビタビ検出法におけるトレリス線図の一部を示す。時刻(i−2)における状態(0)、(1)から、時刻iにおける状態(0)、(1)へ4つの可能性があることを示している。それぞれの遷移における期待値(仮定値)は、それぞれ0、Va、−Vb、0となる。
【0138】
時刻iにおける状態(0)のメトリック値M(0)i は、下記式(11)で与えられる。
【0139】
M(0)i =MIN {M(0)i−2 +(x−0)2 、M(1)i−2 +(x−Va)2 }(11)これを変形すると、下記(12)式が得られる。
【0140】
M(0)i =MIN {M(0)i−2 、M(1)i−2 −2Va・x+Va2 }+x2 (12)又、時刻iにおける状態(1)のメトリック値M(1)i は、下記式(13)で与えられる。
【0141】
M(1)i =MIN {M(0)i−2 +(x−(−Vb))2 、M(1)i−2 +(x−0)2 } (13)これを変形すると、下記(14)式が得られる。
【0142】
M(1)i =MIN {M(0)i−2 +2Vb・x+Vb2 、M(1)i−2 }+x2 (14)ここで、xは、ビタビ検出器への入力である。又、関数MINは、式中の前項と後項との間で、小さい方を選択する算法である。
【0143】
この様に、ビタビ検出器では、それぞれの遷移において、過去のメトリック値に、現在の入力信号と期待値との二乗誤差を加えたものを求める。そして、それらを比較して、小さい方を選択する操作を行う。これと同時に、遷移の選択も行う。
【0144】
従来のビタビ検出器では、仮定値Va、−Vbは、等化回路の特性のみによって決定されていた。このため、MRヘッドの特性や信号の正負非対称性等は考慮されていなかった。
【0145】
図21は、ビタビ検出器の期待値に、信号の非対称性を考慮した実施例である。図21において、図18で示したものと同一のものは、同一の記号で示してある。ビタビ検出器4−1は、前述したように、等化回路3からの入力信号xと期待値Va、−Vbとの二乗誤差をとり、遷移の選択を行う。ビタビ検出器4−1については、図22により後述する。
【0146】
符号判定回路32は、等化回路3の出力の符号を判定する。振幅値検出器7−4は、等化回路3の出力の正負の振幅値を検出する。更に、振幅値検出器7−4は、符号判定回路32の出力に応じて、検出した振幅値を、正の振幅値+S8と、負の振幅値−S8に分けて、出力する。
【0147】
平均化回路46は、正の振幅値を平均化して、制御信号に応じてホールドする。平均化回路47は、負の振幅値を平均化して、制御信号に応じてホールドする。これら平均化回路46、47の出力が、ビタビ検出器4−1の期待値(仮定値)Va、−Vbとして、ビタビ検出器4−1に入力される。
【0148】
このように、正負の振幅値を検出して、これを平均化した値を仮定値とするため、非対称信号の正負振幅値に応じたビタビ検出が可能となる。従って、ビタビ検出器において、信号の正負非対称性の補償が可能となる。
【0149】
この例でも、トレーニング信号とデータ信号とを有する入力信号を利用している。そして、トレーニング信号により、振幅値を検出して、その平均値をホールドする。そのホールド値により、ビタビ検出器の仮定値を設定する。そして、データ信号に対しては、その仮定値を利用して、ビタビ検出動作を行う。
【0150】
図22により、ビタビ検出器について、説明する。
【0151】
図22に示すように、ビタビ検出器4−1は、ACS(Adder/Compare/Select) 回路ACSとパスメモリ71とを有する。パスメモリ71は、選択された遷移を保持するものである。ACS回路ACSは、前述のメトリック値の演算を行い、その遷移を選択するものである。
【0152】
ACS回路ACSは、4つの減算器50、53、60、63と、4つの二乗回路51、54、61、64と、4つの加算器52、55、62、65と、2つの比較器56、66と、2つの選択回路57、67と、4つの遅延回路58、68、69、70とを有する。
【0153】
減算器50は、入力信号xから0を差し引く。そして、2乗回路51は、減算器50の出力を二乗する。更に、加算器52は、前のメトリック値M(0)i−2に、二乗回路51の出力を加算する。従って、加算器52の出力は、前述した式(11)の左項の演算結果となる。
【0154】
又、減算器53は、入力信号xからVaを差し引く。そして、2乗回路54は、減算器53の出力を二乗する。更に、加算器55は、前のメトリック値M(1)i−2 に、二乗回路54の出力を加算する。従って、加算器55の出力は、前述した式(11)の右項の演算結果となる。
【0155】
比較器56は、両加算器52、55の出力を比較する。そして、加算器52の出力が加算器55の出力より小さい時は、遷移「0」を出力する。逆に、加算器55の出力が加算器52の出力より小さい時は、遷移「1」を出力する。この遷移は、パスメモリ71に保持される。
【0156】
選択回路57は、比較器56の出力が「0」の時は、加算器52の出力をメトリック値として選択する。逆に、選択回路57は、比較器56の出力が「1」の時は、加算器55の出力をメトリック値として選択する。このメトリック値M(0)i は、遅延回路58、69により遅延されて、次の演算のための前のメトリック値となる。
【0157】
同様に、減算器60は、入力信号xから−Vbを差し引く。そして、2乗回路61は、減算器60の出力を二乗する。更に、加算器62は、前のメトリック値M(0)i−2 に、二乗回路61の出力を加算する。従って、加算器62の出力は、前述した式(13)の左項の演算結果となる。
【0158】
又、減算器63は、入力信号xから0を差し引く。そして、2乗回路64は、減算器63の出力を二乗する。更に、加算器65は、前のメトリック値M(1)i−2 に、二乗回路64の出力を加算する。従って、加算器65の出力は、前述した式(13)の右項の演算結果となる。
【0159】
比較器66は、両加算器62、65の出力を比較する。そして、加算器62の出力が加算器65の出力より小さい時は、遷移「0」を出力する。逆に、加算器65の出力が加算器62の出力より小さい時は、遷移「1」を出力する。この遷移は、パスメモリ71に保持される。
【0160】
選択回路67は、比較器66の出力が「0」の時は、加算器62の出力をメトリック値として選択する。逆に、選択回路67は、比較器66の出力が「1」の時は、加算器65の出力をメトリック値として選択する。このメトリック値M(1)i は、遅延回路68、70により遅延されて、次の演算のための前のメトリック値となる。
【0161】
図23は、図21におけるACS回路の他の例構成図である。
【0162】
メトリック値の差を下記(15)式で定義する。
【0163】
ΔMi =M(0)i −M(1)i (15)
これに、前述の式(12)及び式(14)を代入すると、式(16)が得られる。
【0164】
ΔMi =MIN {M(0)i−2 、M(1)i−2 −2Va・x+Va2 }−MIN {M(0)i−2 +2Vb・x+Vb2 、M(1)i−2 }(16)
式(12)から、状態(0)から状態(0)への遷移が選択される条件は、
M(0)i−2 ≦M(1)i−2 −2Va・x+Va2
であるから、これを整理すると、下記式(17)が得られる。
【0165】
M(0)i−2 −M(1)i−2 ≦−2Va・x+Va2 (17)
同様に、式(12)から、状態(1)から状態(0)への遷移が選択される条件は下記式(18)で示される。
【0166】
M(0)i−2 −M(1)i−2 >−2Va・x+Va2 (18)
又、式(14)から、状態(0)から状態(1)への遷移が選択される条件は、
M(0)i−2 +2Vb・x+Vb2 <M(1)i−2
であるから、これを整理すると、下記式(19)が得られる。
【0167】
M(0)i−2 −M(1)i−2 <−2Vb・x−Vb2 (19)
同様に、式(14)から、状態(1)から状態(1)への遷移が選択される条件は下記式(20)で示される。
【0168】
M(0)i−2 −M(1)i−2 ≧−2Vb・x−Vb2 (20)
ここで、入力値xに着目して、(1)から(0)の遷移の式(18)を変形すると、式(21)が得られる。
【0169】
−( ΔMi−2 /2Va) +( Va/2) <x (21)
同様に、(0)から(1)への遷移の式(19)を変形すると、式(22)が得られる。
【0170】
−( ΔMi−2 /2Vb) −( Vb/2) >x (22)
ここで、式(21)と、式(22)との左辺の大小関係を限定するため、下記式(23)及び式(24)が成り立つものと仮定する。
【0171】
ΔMi−2(Va−Vb)+Va・Vb(Va+Vb)≧0 (23)
( ΔMi−2 /Vb)+Vb≧( ΔMi−2 /Va)−Va (24)
このように仮定すると、(0)から(0)への遷移及び(1)から(1)への遷移の場合の条件は、式(17)及び式(20)を変形して、下記式(25)式が得られる。
【0172】
(−ΔMi−2 /2Vb)−Vb/2≦x≦( −ΔMi−2 /2Va)+Va/2(25)
以上をまとめると、下記式(26)が成立すると、(1)から(0)の遷移となる。そして、メトリック値は、下記式(27)に更新される。
【0173】
同様に、下記式(28)が成立すると、(0)から(1)への遷移となる。そして、メトリック値は、下記式(29)に更新される。
【0174】
更に、式(26)及び式(28)が成り立たないと、下記式(30)が成り立ち、(0)から(0)への遷移或いは(1)から(1)への遷移となる。そして、メトリック値は、下記式(31)に示すように、過去の値となる。
【0175】
Va(Va−2x)≧ΔMi−2 ≧−Vb(Vb+2x) (30)
ΔMi =M(0)i−2 −M(1)i−2 =ΔMi−2 (31)
これらの式を回路上で実現した実施例が、図23である。
【0176】
即ち、減算器80は、仮定値Vaから、1ビットシフトした入力値x(=2x)を差し引く。乗算器81は、減算器80の出力と仮定値Vaとを乗算する。これにより、式(26)の左項が得られる。比較器82は、遅延回路87の出力であるメトリック値の差ΔMi−2 と乗算器81の出力とを比較する。
【0177】
これにより、(26)式が成立すると、(1)から(0)への遷移となり、比較器82から遷移「1」が出力される。逆の場合には、(30)式が成立するため、比較器82から遷移「0」が出力される。
【0178】
同様に、減算器83は、1ビットシフトした入力値x(=2x)から仮定値Vbを差し引く。乗算器84は、減算器83の出力と仮定値−Vbとを乗算する。これにより、式(28)の左項が得られる。比較器85は、遅延回路87の出力であるメトリック値の差ΔMi−2 と乗算器84の出力とを比較する。
【0179】
これにより、(28)式が成立すると、(0)から(1)への遷移となり、比較器85から遷移「1」が出力される。逆の場合には、(30)式が成立するため、比較器85から遷移「0」が出力される。
【0180】
そして、セレクタ86は、両比較器82、85の出力により、乗算器81、84の出力を選択して、メトリック値ΔMi を得る。
【0181】
このようにすると、図22の例に比較して、乗算回路が2個で済む。よって、簡易な構成で実現できる。
【0182】
上述の実施例では、磁気記録装置について説明したが、通信分野における非対称信号にも適用できる。
【0183】
以上、本発明を実施例により説明したが、本発明の主旨の範囲内で種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0184】
【発明の効果】
以上説明したように、本発明によれば、次の効果を奏する。
【0185】
▲1▼入力信号から第1の遅延手段の出力を差し引き、オフセットが除去された信号を得て、この信号を第2の遅延手段で遅延させた信号と前述のオフセットが除去された信号とを加算して、ゲート信号を作成する。又、オフセットの除去された信号をゲート信号でゲートすることにより、正負の振幅値が得られる。
【0186】
▲2▼このように、オフセットを除去した信号を作成して、この信号を基に正負の振幅値を検出するため、入力信号から正確に正負の振幅値を検出することができる。
【図面の簡単な説明】
【図1】本発明の非対称信号検出回路の一実施例の構成図である。
【図2】図1におけるオフセット除去の説明図である。
【図3】図1におけるα>1の時の波形図である。
【図4】図1におけるα<1の時の波形図である。
【図5】本発明の再生装置の第1の例構成図である。
【図6】図5の構成における非対称性の特性図である。
【図7】本発明の非対称信号検出回路の他の例構成図である。
【図8】図7の構成の波形図である。
【図9】本発明の再生装置の第2の例構成図である。
【図10】本発明の再生装置の第3の例構成図である。
【図11】図10の構成のループフィルタの構成図である。
【図12】本発明の再生装置の第4の例構成図である。
【図13】図12の変形例を説明するための磁化反転密度とオフセットの関係図である。
【図14】図12の変形例を説明するための8/9変換使用時のデータの統計図である。
【図15】図12の他の変形例を説明するためのプリコーダ使用時のデータの統計図である。
【図16】本発明の再生装置の第5の例構成図である。
【図17】図16の構成の動作説明図である。
【図18】本発明の再生装置の第6の例構成図である。
【図19】本発明の再生装置の第7の例構成図である。
【図20】本発明の第8の例を説明するためのビタビ検出動作の説明図である。
【図21】本発明の再生装置の第8の例構成図である。
【図22】図21の構成におけるビタビ検出器の構成図である。
【図23】図22の構成におけるACS回路の他の例構成図である。
【図24】従来技術を説明するためのMRヘッドの動作原理図である。
【図25】従来の構成図である。
【図26】従来技術のオフセットの説明図である。
【符号の説明】
1 磁気記録再生系
2 ACカップリング部
3 等化回路
4 データ検出器
8 等化フィルター
9 A/Dコンバータ
10 第1の遅延回路
11 第1の減算回路
12 第2の遅延回路
13 加算回路
14 判定回路
15 第3の減算回路
16 第1の選択回路
17 第2の選択回路
18 第2の減算回路
19 第3の選択回路
Claims (1)
- 入力信号の正負の非対称量を検出するための非対称信号検出回路において、
入力信号を遅延する第1の遅延手段と、
前記入力信号から前記第1の遅延手段の出力を差し引く第1の減算手段と、
前記第1の減算手段の出力を遅延する第2の遅延手段と、
前記第2の遅延手段の出力と前記第1の減算手段の出力とを加算する加算手段と、
前記加算手段の出力と所定のスレッシュホールド値とを比較して、ゲート信号を作成するゲート信号作成手段と、
前記ゲート信号に応じて、前記第1の減算手段の出力を選択し、前記入力信号の正負各々の振幅値を出力する選択手段とを
有することを特徴とする非対称信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192880A JP3688277B2 (ja) | 2003-07-07 | 2003-07-07 | 非対称信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003192880A JP3688277B2 (ja) | 2003-07-07 | 2003-07-07 | 非対称信号検出回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05235095A Division JP3499034B2 (ja) | 1995-03-13 | 1995-03-13 | 非対称信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063066A true JP2004063066A (ja) | 2004-02-26 |
JP3688277B2 JP3688277B2 (ja) | 2005-08-24 |
Family
ID=31944726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003192880A Expired - Fee Related JP3688277B2 (ja) | 2003-07-07 | 2003-07-07 | 非対称信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3688277B2 (ja) |
-
2003
- 2003-07-07 JP JP2003192880A patent/JP3688277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3688277B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3499034B2 (ja) | 非対称信号検出回路 | |
US7558177B2 (en) | Optical disc playback apparatus | |
US7254100B2 (en) | Optical disk reproducing device selectively using a channel bit frequency or a frequency that is half of the channel bit frequency | |
US6963528B2 (en) | Digital data reproduction apparatus | |
JPH09153257A (ja) | 等化器および磁気記録信号再生装置 | |
US6876618B2 (en) | Reproducing apparatus | |
WO1999039334A1 (fr) | Procede de suppression de propagation d'erreur dans une egalisation recursive et dispositif d'enregistrement / reproduction magnetique utilisant ce procede | |
JP3688276B2 (ja) | 非対称信号検出回路 | |
JP3688277B2 (ja) | 非対称信号検出回路 | |
JP3331818B2 (ja) | ディジタル情報再生装置 | |
JP2004139631A (ja) | オフセット補正装置およびオフセット補正方法 | |
JPWO2008111346A1 (ja) | 情報再生装置および情報再生方法 | |
JPH077527A (ja) | 多値のデジタル記号送信システム | |
JP2006318548A (ja) | Prml復号装置、prml復号方法 | |
JPH0831101A (ja) | 復号装置 | |
JPH0997476A (ja) | 自動等化器及びディジタル信号再生装置 | |
JP4103320B2 (ja) | 情報再生装置及び再生方法 | |
JPH10198913A (ja) | 判定帰還等化方法及び判定帰還等化器 | |
KR100257730B1 (ko) | 디지탈 브이씨알의 적응 등화기 | |
KR100245340B1 (ko) | 디지털 브이씨알의 등화기 | |
JPH0793914A (ja) | 復号装置 | |
US8188795B2 (en) | Phase comparator and reproduction signal processor using the same | |
JPH11273256A (ja) | 自動等化回路 | |
JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
JP2004158090A (ja) | データ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100617 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100617 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |