JP2004061224A

JP2004061224A - 半導体検査用コネクタ

Info

Publication number: JP2004061224A
Application number: JP2002218212A
Authority: JP
Inventors: Takeyasu Imahashi; 今橋　健康; Yukihisa Hagiwara; 萩原　幸久
Original assignee: Shin Etsu Polymer Co Ltd; Shin Etsu Chemical Co Ltd
Current assignee: Shin Etsu Polymer Co Ltd; Shin Etsu Chemical Co Ltd
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2004-02-26

Abstract

【課題】半導体の特性を検査する検査装置における副基板を簡素化して製造コストを低減し、正確な位置決め作業を省略し、高温下の検査でも位置決め位置がずれたり、接続不良を招かない半導体検査用コネクタを提供する。
【解決手段】主基板１に導通接続される副基板１０と、副基板１０とシリコンチップ２０を導通接続する検査コネクタ３０を備え、副基板１０をシリコン製として副基板１０とシリコンチップ２０に同様の電極パターンをそれぞれ形成する。そして、検査コネクタ３０を、副基板１０とシリコンチップ２０間に介在する絶縁性の弾性エラストマー３１と、弾性エラストマー３１に埋設されて副基板１０とシリコンチップ２０の電極１１・２１間を導通接続する複数の導電細線３２とから構成し、副基板１０とシリコンチップ２０の各電極１１・２１に複数の導電細線３２をランダムに接触させてシリコンチップ２０の電気的諸特性を測定する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体の電気的諸特性を測定する際に使用される半導体検査用コネクタに関するものである。
【０００２】
【従来の技術】
従来、シリコンチップ２０の電気的諸特性を測定する場合には、例えば特開平２００２‐４００５１号公報や図６に示すように、主導電パターン２を備えた主基板１に電気的に導通接続された副基板１０Ａと、この副基板１０Ａと測定対象物であるシリコンチップ２０との間に介在されるプローブ機構４０とを備え、副基板１０Ａとシリコンチップ２０間をプローブ機構４０により導通接続してシリコンチップ２０の電気的諸特性を測定するようにしている。副基板１０Ａは、副導電パターン１３を備えた多層構造に形成され、上面が主基板１の主導電パターン２に電気的に導通接続されており、下部には複数のコイルスプリング１４が一部露出して内蔵されている。
【０００３】
プローブ機構４０は、上下動するピン形のプローブ４１を所定のピッチで複数並べ備え、各プローブ４１の尖った上端部が副基板１０Ａの下面から突出したコイルスプリング１４に接触し、各プローブ４１の尖った下端部がシリコンチップ２０の電極２１に接触する。このような構成のプローブ機構４０は、プローブ４１の上下動により高さ寸法のバラツキを吸収し、１ピン当たりの荷重をも制御する。
【０００４】
【発明が解決しようとする課題】
シリコンチップ２０の電気的諸特性を測定する従来の検査装置は、以上のように副基板１０Ａが高価な多層構造であり、しかも、副基板１０Ａの下部に複数のコイルスプリング１４を配設しなければならないので、構成が非常に複雑化し、製造コストを抑えることができないという問題がある。また、一対一の対応で導通接続するので、ＸＹ方向に正確に位置決めしなければならず、プローブ機構４０や細いプローブ４１の製造もきわめて困難である。さらに、シリコンチップ２０の検査には、高温下での検査（例えば、８５℃又は１２５℃の高温下でのバーンイン検査）もあるが、この検査時に副基板１０Ａやシリコンチップ２０の材質の相違に伴う熱膨張差により、位置決め位置がずれたり、接続不良を招くおそれがある。
【０００５】
本発明は、上記に鑑みなされたもので、半導体の特性を検査する検査装置における副基板の構成を簡素化して製造コストを低減し、正確な位置決め作業を簡略化し、例え高温下の検査でも位置決め位置がずれたり、接続不良を招くおそれの少ない製造の容易な半導体検査用コネクタを提供することを目的としている。
【０００６】
【課題を解決するための手段】
請求項１記載の発明においては、上記課題を達成するため、主基板に副基板を電気的に接続してこの副基板と半導体とを検査コネクタで電気的に接続し、半導体の特性を検査するものであって、
副基板と半導体に略同様の電極パターンをそれぞれ形成し、
検査コネクタを、副基板と半導体の間に介在する絶縁性の弾性エラストマーと、この絶縁性の弾性エラストマーに内蔵されて副基板と半導体の電極間を電気的に接続する複数の導電細線とから構成し、副基板と半導体の各電極に検査コネクタの複数の導電細線をランダムに接続するようにしたことを特徴としている。
【０００７】
なお、副基板と半導体とを同一の材質によりそれぞれ形成することが好ましい。
また、検査コネクタの弾性エラストマーをシリコーンとし、副基板と半導体のうち、少なくとも副基板に検査コネクタを密着させることが好ましい。
【０００８】
ここで、特許請求の範囲における半導体の特性の検査には、少なくとも半導体製造における検査工程の各種検査、具体的には、半導体に印加される電流，電圧，出力特性，周波数特性の測定、パターン切れ、回路ショート、不良判定、高温テスト等が含まれる。略同様の電極パターンには、同一の電極パターン、おおよそ同一の電極パターン、類似の電極パターンが含まれる。また、検査コネクタを構成するシリコーン（ｓｉｌｉｃｏｎｅ）は、弾性を有するシリコーンゴムやシリコーンフォーム等とすることができる。複数の導電細線は、電極に応じて弾性エラストマーに直接的に内蔵されても良いし、可能であれば略柱形の弾性エラストマーに内蔵保持された状態で間接的に内蔵されるものでも良い。
【０００９】
さらに、本発明は、主基板に副基板を電気的に接続してこの副基板と半導体とを検査コネクタで電気的に接続し、半導体の特性を検査するものであって、
主基板に固定用フレームを設け、
副基板と半導体に略同様の電極パターンをそれぞれ形成し、
検査コネクタを、副基板と半導体の間に介在する絶縁性の弾性エラストマーと、この絶縁性の弾性エラストマーに内蔵されて副基板と半導体の電極間を電気的に接続する複数の導電細線とから構成し、弾性エラストマーの周囲に、固定用フレームに支持される係合片を形成し、副基板と半導体の各電極に検査コネクタの複数の導電細線をランダムに接続するようにすることもできる。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の好ましい実施形態を説明すると、本実施形態における半導体検査用コネクタは、図１ないし図４に示すように、主基板１に電気的に導通接続される副基板１０と、この副基板１０と測定対象物であるシリコンチップ２０とを導通接続する検査コネクタ３０とを備え、ＬＳＩ等のシリコンチップ２０の電気的諸特性を測定するようにしている。
【００１１】
主基板１は、例えば十数層の多層構造に形成され、各層に主導電パターン２が形成される。この主基板１は、その最下層の主導電パターン２が一部露出して形成され、この主導電パターン２の複数の入出力端子部３にフレキシブルケーブル４が接続される（図１参照）。また、副基板１０は、図１や図２に示すように、シリコンチップ２０と同様の材質のシリコン（ｓｉｌｉｃｏｎ）により平面矩形に形成される。この副基板１０は、その表面（下面）両側部に、平坦な複数の電極１１がそれぞれ所定のピッチで並べて形成され、各電極１１の外側には、平坦な引き出し電極１２が導通状態に形成されており、各引き出し電極１２に主基板１のフレキシブルケーブル４が接続される。
【００１２】
シリコンチップ２０は、図３に示すように、平面矩形に形成されてその表面両側部には、平坦な複数の電極２１がそれぞれ所定のピッチで並べて形成され、上方の副基板１０に検査コネクタ３０を介して対向する。このシリコンチップ２０の複数の電極２１は６０μ□サイズに形成される。シリコンチップ２０と副基板１０の電極パターンは、図１ないし図３に示すように同一に配列される。
【００１３】
検査コネクタ３０は、図１や図４に示すように、副基板１０とシリコンチップ２０との間に着脱自在あるいは固定して介在密着する絶縁性の弾性エラストマー３１と、この絶縁性の弾性エラストマー３１の上下厚さ方向に高密度に並べて埋設され、副基板１０とシリコンチップ２０の電極１１・２１間を導通接続する可撓性の複数の導電細線３２とから構成され、副基板１０とシリコンチップ２０の各電極１１・２１に複数の導電細線３２をランダムに接触させる。
【００１４】
弾性エラストマー３１は、例えば圧縮永久歪み特性、耐熱性、電気的特性等に優れるシリコーンゴムを用いて平面矩形に成形される。この弾性エラストマー３１は、例えば０．２〜１ｍｍ程度の厚さに形成され、４０°〜７０°Ｈｓ、好ましくは６０°Ｈｓ程度の硬度とされる。これは、４０°Ｈｓ未満の硬度では導電細線３２を保持することができず、逆に７０°Ｈｓを超える硬度では荷重が増大してしまうからである。
【００１５】
複数の導電細線３２は、例えば相対向する電極１１・２１に対して１６本の導電細線３２が接触するよう例えば１５μｍピッチで図１の横方向及び奥方向に配列される。各導電細線３２は、導通材料であるタングステン、チタン合金、銅、真鍮等を用いて屈曲可能に形成され、腐食や錆防止の観点から表面に金メッキ処理が施されており、プローブ４１の機能を発揮する。この導電細線３２は、検査コネクタ３０における複数の導電細線３２のピッチの３０〜７０％、好ましくは５０％の大きさの線径に形成され、本実施形態では７．５μｍの線径に形成される。これは、導電細線３２の線径が３０％未満の場合には、低荷重になり過ぎて接続信頼性が低下し、逆に７０％を超える場合には、高荷重となるからである。
【００１６】
上記構成において、シリコンチップ２０の電気的諸特性を測定する場合には、図１に示すように、副基板１０とシリコンチップ２０との間に検査コネクタ３０を介在し、主基板１及び副基板１０を下降させて副基板１０とシリコンチップ２０の各電極１１・２１に検査コネクタ３０における複数の導電細線３２の端部を接触させ、荷重を加えて検査コネクタ３０を圧縮変形すれば良い。こうすれば、複数の導電細線３２が導通経路を形成し、シリコンチップ２０の電気的諸特性を測定することができる。
【００１７】
上記構成によれば、副基板１０が高価な多層構造ではなく、しかも、複雑高価なプローブ機構４０の代わりに簡易な構成の検査コネクタ３０を使用するので、製造コストを著しく抑制することができる。また、一対一の対応で導通接続するのではなく、相対向する電極１１・２１に複数の導電細線３２の上下両端部をランダムに接触させるので、ＸＹ方向に厳格に位置決めする必要が全くなく、例え少々位置ずれしたとしても、接続の安定性や信頼性を大幅に向上させることができる。また、副基板１０をシリコンチップ２０と同一の材質であるシリコンにより形成するので、例え高温下で検査する場合でも、副基板１０とシリコンチップ２０の材質の相違に伴う熱膨張差により、位置決め位置がずれたり、接続不良を招くおそれがない。
【００１８】
さらに、副基板１０が反っている場合でも、副基板１０に接触する検査コネクタ３０の弾性エラストマー３１が撓んで反りを吸収するので、安定した導通接続が大いに期待できる。さらにまた、従来例に比べ、検査コネクタ３０が安価であるので、補修や交換等も低コストで済ますことができる。
【００１９】
次に、図５は本発明の第２の実施形態を示すもので、この場合には、主基板１の最下層に、左右一対の固定用フレーム５を所定の間隔をおいて対設し、弾性エラストマー３１の周囲である両側部には、各種の弾性エラストマーからなる係合片３３をそれぞれ設け、各係合片３３を固定用フレーム５に係合支持させることにより、主基板１に検査コネクタ３０を固定するようにしている。
【００２０】
固定用フレーム５は、各種の合成樹脂（例えば、ＰＥＴ、ＰＢＴ、ＰＯＭ等）等を用いて断面略Ｌ字形に屈曲形成され、自由端部である内側先端部に矩形の切り欠き６が形成されており、この凹んだ切り欠き６に係合片３３が着脱自在あるいは固定して搭載される。この固定用フレーム５は、必要に応じて複数個に形成されたり、単一の平面略枠形に形成される。また、係合片３３は、例えばシリコーンゴム等を用いて断面略矩形に形成され、必要に応じて弾性エラストマー３１の一部として、あるいは別体として形成される。また、必要に応じ、複数個に形成されたり、単一の平面略枠形に形成される。その他の部分については、上記実施形態と同様であるので説明を省略する。
本実施形態においても上記実施形態と同様の作用効果が期待でき、簡易な構成でセットの容易化を図ることができる。
【００２１】
なお、検査コネクタ３０の弾性エラストマー３１は、平面矩形でも良いが、多角形、円形、楕円形等に適宜変更することができる。また、弾性エラストマー３１の前後部に、各種の弾性エラストマーからなる係合片３３をそれぞれ設けても良いし、係合片３３を多角形等に形成することも可能である。
【００２２】
【発明の効果】
以上のように本発明によれば、副基板と半導体に略同様の電極パターンをそれぞれ形成し、検査コネクタを、副基板と半導体の間に介在する絶縁性の弾性エラストマーと、この絶縁性の弾性エラストマーに内蔵されて副基板と半導体の電極間を電気的に接続する複数の導電細線とから構成し、副基板と半導体の各電極に検査コネクタの複数の導電細線をランダムに接触させるので、半導体の特性を検査する検査装置における副基板の構成を簡素化して製造コストを低減し、位置決め作業を簡略化することができるという効果がある。また、例え高温下の検査でも、位置決め位置のずれを抑制あるいは防止し、接続不良のおそれを減少させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体検査用コネクタの実施形態を示す断面全体説明図である。
【図２】本発明に係る半導体検査用コネクタの実施形態における副基板を示す斜視説明図である。
【図３】本発明に係る半導体検査用コネクタの実施形態におけるシリコンチップを示す斜視説明図である。
【図４】本発明に係る半導体検査用コネクタの実施形態を示す要部拡大平面図である。
【図５】本発明に係る半導体検査用コネクタの第２の実施形態を示す断面全体説明図である。
【図６】従来におけるシリコンチップの電気的諸特性を測定する装置を示す模式断面説明図である。
【符号の説明】
１　　　　　主基板
３　　　　　入出力端子部
５　　　　　固定用フレーム
１０　　　　副基板
１０Ａ　　　副基板
１１　　　　電極
２０　　　　シリコンチップ（半導体）
２１　　　　電極
３０　　　　検査コネクタ
３１　　　　弾性エラストマー
３２　　　　導電細線
３３　　　　係合片

Claims

主基板に副基板を電気的に接続してこの副基板と半導体とを検査コネクタで電気的に接続し、半導体の特性を検査する半導体検査用コネクタであって、
副基板と半導体に略同様の電極パターンをそれぞれ形成し、
検査コネクタを、副基板と半導体の間に介在する絶縁性の弾性エラストマーと、この絶縁性の弾性エラストマーに内蔵されて副基板と半導体の電極間を電気的に接続する複数の導電細線とから構成し、副基板と半導体の各電極に検査コネクタの複数の導電細線をランダムに接続するようにしたことを特徴とする半導体検査用コネクタ。
副基板と半導体とを同一の材質によりそれぞれ形成した請求項１記載の半導体検査用コネクタ。
検査コネクタの弾性エラストマーをシリコーンとし、副基板と半導体のうち、少なくとも副基板に検査コネクタを密着させるようにした請求項１又は２記載の半導体検査用コネクタ。