JP2004056253A - 平衡出力回路 - Google Patents
平衡出力回路 Download PDFInfo
- Publication number
- JP2004056253A JP2004056253A JP2002207921A JP2002207921A JP2004056253A JP 2004056253 A JP2004056253 A JP 2004056253A JP 2002207921 A JP2002207921 A JP 2002207921A JP 2002207921 A JP2002207921 A JP 2002207921A JP 2004056253 A JP2004056253 A JP 2004056253A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- potential
- transistors
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
【課題】電源投入時および電源遮断時における衝撃音の発生を確実に回避するとともに、基板の面積増大およびコストアップを回避する。
【解決手段】ΔΣブロック１０１から同相の１ビット信号Ｂ１，Ｂ２を出力する。１ビット信号Ｂ１から得た逆相の出力ＥＸＯＲ１と同相の出力ＥＸＯＲ２とを、それぞれ出力トランジスタ５０１，５０２のゲートに与える。また、１ビット信号Ｂ２から得た同相の出力ＥＸＯＲ３と逆相の出力ＥＸＯＲ４とを、それぞれ出力トランジスタ５０３，５０４のゲートに与える。マイクロコンピュータ２０２から“Ｈ”のミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に入力し、“Ｌ”の１ビット信号Ｂ２をＥＸ−ＯＲゲート４０１，４０２に入力すると、出力ＥＸＯＲ３，４が“Ｈ”となる。これにより、出力トランジスタ５０３，５０４がオンし、コイル５０５，５０６のトランジスタ側が“Ｌ”（ミューティング状態）となる。
【選択図】 図１
【解決手段】ΔΣブロック１０１から同相の１ビット信号Ｂ１，Ｂ２を出力する。１ビット信号Ｂ１から得た逆相の出力ＥＸＯＲ１と同相の出力ＥＸＯＲ２とを、それぞれ出力トランジスタ５０１，５０２のゲートに与える。また、１ビット信号Ｂ２から得た同相の出力ＥＸＯＲ３と逆相の出力ＥＸＯＲ４とを、それぞれ出力トランジスタ５０３，５０４のゲートに与える。マイクロコンピュータ２０２から“Ｈ”のミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に入力し、“Ｌ”の１ビット信号Ｂ２をＥＸ−ＯＲゲート４０１，４０２に入力すると、出力ＥＸＯＲ３，４が“Ｈ”となる。これにより、出力トランジスタ５０３，５０４がオンし、コイル５０５，５０６のトランジスタ側が“Ｌ”（ミューティング状態）となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＤＭ（ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号またはＰＷＭ（ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を用いて音響信号の高効率電力増幅を行うＤ級増幅器、特に電源オン時またはオフ時の衝撃音の発生を防止するミューティング機能を有する平衡出力回路に関するものである。
【０００２】
【従来の技術】
従来、上記のような高効率電力増幅器としては、正相および逆相の出力を用いた平衡出力回路を備えた構成が実用化されている。この平衡出力回路について、以下に説明する。
【０００３】
単相出力で負荷を駆動する増幅器では、負荷の駆動出力は、グランドレベルを基準としてある一定のＤＣレベルを中心に変化する。一方、ヘッドホン、スピーカ等の負荷は、電圧が印加されていない状態を基準にして振動するように設計されている。このため、ある一定のＤＣレベルを中心に変化する信号をコンデンサに通過させることにより、その信号からＡＣ成分だけが取り出されて負荷に与えられる。このとき、コンデンサと負荷（ヘッドホン等）またはコイルとによってローパスフィルタが形成されるので、そのローパスフィルタのカットオフ周波数を充分低く設定して低音信号が減衰されないようにするためには、コンデンサの容量を数千から数万μＦにしなければならない。これは、装置のコストアップを招くだけでなく、ポータブル機器においてはコンデンサを配置するためのスペースを確保することが不可能になる。また、コンデンサの性能が悪いと、たとえ容量が充分でもオーディオ性能の劣化を招く場合もある。
【０００４】
このため、正相および逆相の出力を得て負荷を駆動すると、負荷に対しては、グランドレベルを基準としてある一定のＤＣレベルを中心に変化することは変わらないが、負荷が正相出力および逆相出力に接続されているだけでグランドレベルとは接続されていないので、負荷から見て０Ｖを中心に変化する信号が入力されていることになる。このため、単相出力で負荷を駆動した場合に必要とされるコンデンサが不要になり、コストダウン、音質劣化等を回避することができる。
【０００５】
上記のような平衡出力回路を含む従来の高効率電力増幅器は、例えば、トランジスタ技術２００１年３月号，ｐ２３２に開示されたオーディオパワーアンプのように実用化されている。以下に、このような高効率電力増幅器について説明する。図４および図５は、ミューティング機能を有する従来の高効率電力増幅器の構成例を示している。
【０００６】
図４に示す高効率電力増幅器では、ΔΣブロック１０１の１ビット出力端子１０２，１０３からそれぞれ２系統の１ビット信号Ｂ１，Ｂ２として例えばＰＷＭ信号が出力される。１ビット信号Ｂ１，Ｂ２は同じ正相出力である。
【０００７】
１ビット信号Ｂ１は、コンデンサ３０１および抵抗３０２，３０３からなるレベルシフタを介してＥＸ（Ｅｘｃｌｕｓｉｖｅ）−ＯＲゲート３０４，３０５にそれぞれ入力される。ＥＸ−ＯＲゲート３０４，３０５は、電源端子３０６から電源電圧Ｖ１が与えられ、ＥＸ−ＯＲ３０４は、他方の入力信号として上記の電源電圧Ｖ１が入力され、ＥＸ−ＯＲ３０５は、他方の入力がグランドに接続されている。
【０００８】
一方、１ビット信号Ｂ２は、ＥＸ（Ｅｘｃｌｕｓｉｖｅ）−ＯＲゲート４０１，４０２にそれぞれ入力される。ＥＸ−ＯＲゲート４０１，４０２は、電源端子４０３から電源電圧Ｖ２が与えられるとともに、他方の入力信号として電源電圧Ｖ２が入力されている。
【０００９】
ＥＸ−ＯＲ３０４からは、１ビット信号Ｂ１と逆相の信号が出力され、ＥＸ−ＯＲ３０５からは、１ビット信号Ｂ１と同相の信号が出力される。ＮチャネルＭＯＳトランジスタである出力トランジスタ５０１，５０２のゲートには、それぞれＥＸ−ＯＲ３０４，３０５の出力が入力される。また、出力トランジスタ５０１，５０２は、ソースに電源端子５１２から電源電圧Ｖ３が与えられている。一方、ＥＸ−ＯＲ４０１からは１ビット信号Ｂ２と逆相の信号が出力され、ＥＸ−ＯＲ４０１からは１ビット信号Ｂ２と同相の信号が出力される。ＮチャネルＭＯＳトランジスタである出力トランジスタ５０３，５０４のゲートには、それぞれＥＸ−ＯＲ４０２，４０１の出力が入力される。
【００１０】
これにより、出力トランジスタ５０１，５０３が交互にオン，オフを繰り返す一方、その逆のタイミングで出力トランジスタ５０２，５０４が交互にオン，オフを繰り返す。
【００１１】
出力トランジスタ５０２，５０４の接続点から取り出された出力は、ミューティング用トランジスタ６０１を経て、コイル５０５およびコンデンサ５０７からなるローパスフィルタを介して出力端子５０９から正相出力として出力される。一方、出力トランジスタ５０１，５０３の接続点から取り出された出力は、ミューティング用トランジスタ６０２を経て、コイル５０６およびコンデンサ５０８からなるローパスフィルタを介して出力端子５１０から逆相出力として出力される。
【００１２】
そして、負荷抵抗５１１は、一端に出力端子５０９からの正相出力が与えられ、他端に出力端子５１０からの逆相出力が与えられることにより、駆動される。
【００１３】
上記の高効率電力増幅器では、電源投入時や電源遮断時、特に、ΔΣブロック１０１による１ビット出力端子１０２，１０３からのＰＷＭ信号の出力を同時に開始したり、両ＰＷＭ信号の出力を同時に停止したりしたときに「ポツ」というような衝撃音が発生する。このような衝撃音の発生を回避するために、次のような方法によるいわゆるミューティング回路が用いられていた。
（１）出力トランジスタと並列にミューティング用トランジスタを設ける方法
（２）出力トランジスタと並列にミューティング用リレーを設ける方法
（２）の方法では、電源投入時または電源遮断時直後から一定時間出力端子を接地する方法が考えられる。
【００１４】
図４は、（１）の方法によるミューティング回路の一例を示している。
【００１５】
この回路では、マイクロコンピュータ（以降、マイコンと称する）２０１のミュート出力端子２０２から出力されるミューティング制御信号ＭＵＴＥが、ミューティング用トランジスタ６０１，６０２のゲートに与えられている。ミューティング用トランジスタ６０１，６０２は、“Ｈ”（ハイレベル）のミューティング制御信号ＭＵＴＥが与えられるとオンして、出力トランジスタ５０２，５０３からの信号がミューティング用トランジスタ６０１，６０２以降に伝達されなくなる。
【００１６】
図５は、（２）の方法の一例を示している。この回路では、上記のミューティング用トランジスタ６０１，６０２の代わりに、ミューティング用リレー６０３，６０４が設けられており、ミュート時にマイコン２０１のミュート出力端子２０２を“Ｈ”にしている。これにより、ミューティング用リレー６０３，６０４のコイルが励磁されて、ミューティング用リレー６０３，６０４がオンする。これにより、出力トランジスタ５０２，５０３から信号がミューティング用リレー６０３，６０４以降に伝達されなくなる。
【００１７】
このように、図４および図５の回路では、ミューティング用のトランジスタやリレーを用いることによって、信号の伝達を遮断して、衝撃音の発生を防止している。
【００１８】
【発明が解決しようとする課題】
しかしながら、近年、機器の小型化の要求が高まると、（１）および（２）の方法をそれぞれ採用した図４および図５のミューティング回路では、次のような問題が生じる。
【００１９】
図４の回路では、機器のポータブル化に伴い、平衡出力回路を実装する基板も小型化されるが、ミューティング用トランジスタ６０１，６０２の基板上に占める面積が無視できないほど大きくなると、ミューティング用トランジスタ６０１，６０２が歪を増加させる要素の一つとなるだけでなく、コストアップの要因にもなっていた。
【００２０】
一方、図５の回路では、平衡出力回路を実装する基板も小型化の小型化に伴い、ミューティング用リレー６０３，６０４の小型化も要求されるが、ミューティング用リレー６０３，６０４の基板上に占める面積が無視できないほど基板が小型化されると、リレーのメカニカルな信頼性を考慮すれば、より信頼性の高い他の遮断用の部品が求められるようになり、これもコストアップの要因にもなっていた。
【００２１】
本発明は、上記従来の問題点を解決するものであって、アンプの性能に影響を及ぼすことなく、電源投入時および電源遮断時における衝撃音の発生を確実に回避することができ、かつ基板の面積増大およびコストアップを伴わない平衡出力回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の平衡出力回路は、１系列の２値信号を同相の２系列信号にする２系列化手段と、前記２系列信号と同相の信号を出力する高電位側出力トランジスタ対および前記２系列信号と逆相の信号を出力する低電位側出力トランジスタ対からなるＨブリッジ回路を有する出力手段と、前記２系列信号の一方に基づいて前記高電位側出力トランジスタ対を駆動するとともに、前記２系列信号の他方に基づいて前記低電位側出力トランジスタ対を駆動する駆動手段とを備えた平衡出力回路において、前記駆動手段は、与えられた指令に基づいて前記高電位側および低電位側出力トランジスタ対からの信号の出力を停止させることを特徴としている。
【００２３】
上記の構成では、指令が駆動手段に与えられると、高電位側および低電位側出力トランジスタ対は、駆動手段によって信号の出力が停止させられる。これにより、電源投入時および電源遮断時に上記の指令を駆動手段に与えると、そのときの衝撃音の発生を回避することができる。また、高電位側および低電位側出力トランジスタ対の出力動作を停止させることで、高電位側および低電位側出力トランジスタ対から出力される信号を後段の回路に伝達しないような遮断用の部品（トランジスタやリレー）が不要になる。
【００２４】
上記の平衡出力回路において、前記駆動手段は、前記指令に基づいて低電位側出力トランジスタ対をオフさせることが望ましい。
【００２５】
平衡出力回路では、Ｈブリッジ回路が高電位側出力トランジスタ対（図１の出力トランジスタ５０１，５０２）および低電位側出力トランジスタ対（図１の出力トランジスタ５０３，５０４）からなる。それゆえ、上記のように低電位側出力トランジスタ対をオフさせることによって、高電位側出力トランジスタ対の出力状態に関わらず、高電位側および低電位側出力トランジスタ対の信号出力を停止させることができる。
【００２６】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。なお、本実施の形態において、図４および図５に示した従来の増幅器の構成要素と同等な機能を有する構成要素については、同一の参照符号を付記する。
【００２７】
図１は、本実施の形態の平衡出力回路を含む高効率電力増幅器の構成を示す。
【００２８】
本平衡出力回路は、例えば、１ビットアンプに搭載されており、ΔΣブロック１０１、マイコン２０１、コンデンサ３０１、抵抗３０２、３０３、ＥＸ−ＯＲゲート３０４，３０５、電源端子３０６、ＥＸ−ＯＲゲート、ＥＸ−ＯＲゲート４０１，４０２、電源端子４０３、出力トランジスタ５０１〜５０４、Ｎコイル５０５，５０６、コンデンサ５０７，５０８、正相出力端子５０９、逆相出力端子５１０、負荷抵抗５１１および電源端子５１２を含んでいる。電源端子３０６，４０３，５１２には、それぞれ電源電圧Ｖ１，Ｖ２，Ｖ３が与えられる。
【００２９】
ΔΣブロック１０１は、図示しないΔΣ変換回路を備えており、入力された１６ビットのデジタル信号から１系列の２値信号としてのＰＤＭ信号またはＰＷＭ信号を発生する。また、ΔΣブロック１０１は、発生した２値信号を基に２系列の１ビット信号Ｂ１，Ｂ２（２系列信号）を生成して、それぞれを１ビット出力端子１０２，１０３から出力する。このΔΣブロック１０１は、１ビット信号Ｂ１，Ｂ２を生成するために、Ｄフリップフロップ１０１１と、ＡＮＤゲート１０１２，１０１３とを備えている。
【００３０】
Ｄフリップフロップ１０１１は、入力端子Ｄに入力される１系列の２値信号を外部からクロック入力端子ＣＫに入力されるクロックでサンプリングすることにより、出力端子Ｑから１ビット信号を出力する。上記のクロックの周期は、サンプリングのため、２値信号のパルス幅よりも十分短くなるように設定されている。
【００３１】
ＡＮＤゲート１０１２は、Ｄフリップフロップ１０１１の出力端子Ｑからの出力と、マイコン２０１からの出力制御信号Ｓ１との論理積を出力する。また、ＡＮＤゲート１０１３は、Ｄフリップフロップ１０１１の出力端子Ｑからの出力と、マイコン２０１からの出力制御信号Ｓ２との論理積を出力する。出力制御信号Ｓ１を“Ｈ”とすることによって、１ビット信号Ｂ１がＡＮＤゲート１０１２を介して出力され、出力制御信号Ｓ２を“Ｈ”とすることによって、１ビット信号Ｂ２がＡＮＤゲート１０１３を介して出力される。一方、出力制御信号Ｓ１，Ｓ２をそれぞれ“Ｌ”とすることによって、出力端子Ｑからの１ビット信号の出力が停止され、出力端子１０２，１０３が“Ｌ”に固定される。
【００３２】
マイコン２０２は、本平衡出力回路が搭載される１ビットアンプなどの機器の動作を制御するために設けられており、その機器の電源投入時および電源遮断時におけるミューティング動作期間に、平衡出力回路にミューティング動作させるための指令としての“Ｈ”のミューティング制御信号ＭＵＴＥを出力する。また、マイコン２０２は、平衡出力回路を通常に動作をさせるときに、“Ｌ”のミューティング制御信号ＭＵＴＥを出力する。
【００３３】
マイコン２０２は、１ビット信号Ｂ１が出力してから、レベルシフタとして動作するコンデンサ３０１および抵抗３０２，３０３からなる後述の回路によって決まる過渡応答の時間に比べて十分長い時間の経過後に、１ビット信号Ｂ２を出力させるために（１ビット信号Ｂ２の出力開始を１ビット信号Ｂ１の出力開始より遅延させるために）、前述の出力遅延制御信号ＤＬをΔΣブロック１０１に与える。また、マイコン２０２は、電源投入時には、初期設定として（後述する第１ステップ）、ΔΣブロック１０１の１ビット信号Ｂ１，Ｂ２を“Ｌ”に固定するように、ΔΣブロック１０１を制御する。
【００３４】
ＥＸ−ＯＲゲート３０４，３０５のそれぞれの一方の入力端子には、１ビット出力端子１０２から出力された１ビット信号Ｂ１がコンデンサ３０１を介してそれぞれ入力される。ＥＸ−ＯＲゲート３０４の他方の入力端子は電源端子３０６に接続され、ＥＸ−ＯＲゲート３０５の他方の入力端子はグランドに接続されている。電源端子３０６とグランドとの間には、抵抗３０２，３０３が直列に接続されている。これらの抵抗３０２，３０３の接続点は、ＥＸ−ＯＲゲート３０４，３０５の１ビット信号Ｂ１が入力される入力端子に接続されている。また、ＥＸ−ＯＲゲート３０４，３０５は、電源端子３０６から電源電圧Ｖ１が与えられる。
【００３５】
Ｎｃｈトランジスタを縦方向に積んで上側（高電位側）のトランジスタをオンさせるためには、下側（低電位側）のトランジスタをオンさせるための電圧より高い電圧が必要となる。したがって、出力トランジスタ５０１，５０２を駆動するためには、電源電圧Ｖ２よりも高い電圧が必要である。例えば、電源電圧Ｖ３が２Ｖであり、出力トランジスタ５０１，５０２をオンさせるための電圧（ゲート・ソース間電圧ＶＧＳ）が、１Ｖであれば、ゲート電圧は３Ｖ（＝２Ｖ＋１Ｖ）必要である。このため、ＥＸ−ＯＲゲート３０４，３０５の出力電圧を３Ｖ以上にする必要があり、それに応じてＥＸ−ＯＲゲート３０４，３０５が入力電圧の“Ｈ”か“Ｌ”かを判定するための閾値が高く設定される。しかしながら、１ビット信号Ｂ１の振幅は電源電圧Ｖ３と同じしかない。このため、以下のように、ＥＸ−ＯＲゲート３０４，３０５が正常に動作しなくなる。
【００３６】
図２（ａ）に示すように、電源電圧Ｖ２が２．５Ｖであるとすると、ＥＸ−ＯＲゲート４０１，４０２は、２Ｖ以上の入力電圧を“Ｈ”と判定し、０．５Ｖ以下の入力電圧を“Ｌ”と判定する。ＥＸ−ＯＲゲート４０１，４０２への入力電圧となるΔΣブロック１０１からの出力電圧が０Ｖ，２．５Ｖの２値であるので、ＥＸ−ＯＲゲート４０１，４０２は、これらの電圧に対して、２Ｖの閾値で“Ｈ”を判定し、０．５Ｖの閾値で“Ｌ”を判定することができる。
【００３７】
これに対し、図２（ｂ）に示すように、電源電圧Ｖ１が上記の３Ｖより高い４Ｖであるとすると、ＥＸ−ＯＲゲート３０４，３０５は、３Ｖ以上の入力電圧を“Ｈ”と判定し、０．８Ｖ以下の入力電圧を“Ｌ”と判定する。しかしながら、ＥＸ−ＯＲゲート３０４，３０５への入力電圧となるΔΣブロック１０１からの出力電圧が、上記のように０Ｖ，２．５Ｖの２値であるので、ＥＸ−ＯＲゲート３０４，３０５は、０Ｖの入力電圧に対して０．８Ｖの閾値で“Ｌ”を判定することができるものの、２．５Ｖの入力電圧が３Ｖの閾値より低いために“Ｈ”を判定できない。
【００３８】
そこで、コンデンサ３０１および抵抗３０２，３０３をレベルシフタとして動作させることによって、抵抗３０２の抵抗値と抵抗３０３の抵抗値とを同じ値に設定しておくことで中間電位（２Ｖ）を設定し、コンデンサ３０１を介して２．５Ｖの振幅の交流成分のみを上記の中間電位に加えると、図２（ｂ）に示すように、１ビット信号Ｂ１の振幅は変えずに１ビット信号Ｂ１をレベルシフトすることができる。
【００３９】
これにより、ＥＸ−ＯＲゲート３０４，３０５への入力電圧が、Ｖ１／２（２Ｖ）を中心に高電位側で３．２５Ｖ（＝２＋２．５／２）、低電位側で０．７５Ｖ（＝２−２．５／２）にレベルシフトされる。それゆえ、ＥＸ−ＯＲゲート３０４，３０５は、３Ｖの閾値以上の入力電圧に対して“Ｈ”と判定し、０．８Ｖの閾値以下の入力電圧に対して“Ｌ”を判定することができ、正しく動作する。
【００４０】
ＥＸ−ＯＲゲート４０１，４０２のそれぞれの一方の入力端子には、１ビット出力端子１０３から出力された１ビット信号Ｂ２がそれぞれ入力される。ＥＸ−ＯＲゲート４０１，４０２の他方の入力端子は電源端子４０３に接続されている。また、ＥＸ−ＯＲゲート４０１，４０２は、電源端子４０３から電源電圧Ｖ２が与えられる。
【００４１】
ＥＸ−ＯＲゲート３０４，３０５およびＥＸ−ＯＲゲート４０１，４０２は、後述する出力トランジスタ５０１〜５０４を駆動する駆動手段としての駆動部３００を構成している。
【００４２】
ＮチャネルＭＯＳトランジスタである出力トランジスタ５０１，５０２のソースは、電源端子５１２に接続されている。出力トランジスタ５０１のゲートはＥＸ−ＯＲゲート３０４の出力端子に接続され、出力トランジスタ５０２のゲートはＥＸ−ＯＲゲート３０５の出力端子に接続されている。また、出力トランジスタ５０１，５０２は、高電位側出力トランジスタ対を構成する。
【００４３】
ＮチャネルＭＯＳトランジスタである出力トランジスタ５０３，５０４のソースはそれぞれ出力トランジスタ５０３，５０４のドレインに接続され、出力トランジスタ５０３，５０４のドレインはグランドに接続されている。また、出力トランジスタ５０３，５０４は、低電位側出力トランジスタ対を構成する。
【００４４】
上記のように出力トランジスタ５０１〜５０４が接続される構成は、Ｈブリッジ回路である。また、このＨブリッジ回路と電源端子５１２とを含む部分は、出力手段としての出力部５００を構成している。
【００４５】
出力トランジスタ５０２，５０４の接続点には、コイル５０５の＋側端が接続され、このコイル５０５の−側端は正相出力端子５０９に接続されている。一方、出力トランジスタ５０１，５０３の接続点には、コイル５０６の−側端が接続され、このコイル５０６の＋側端は逆相出力端子５１０に接続されている。また、コイル５０５の−側端とグランドとの間にはコンデンサ５０７が接続され、コイル５０６の＋側端とグランドとの間にはコンデンサ５０８が接続されている。
【００４６】
コイル５０５およびコンデンサ５０７はローパスフィルタを構成しており、同様に、コイル５０６およびコンデンサ５０８もローパスフィルタを構成している。
【００４７】
さらに、正相出力端子５０９および逆相出力端子５１０の間には、負荷抵抗５１１が接続されている。負荷抵抗５１１は、一般的にスピーカやヘッドホンのような電気音響変換器によって構成されている。
【００４８】
上記のように構成されるミューティング回路の動作について、図３のタイミングチャートを参照して説明する。なお、後述の第３ないし第６ステップは同時に進行する。
【００４９】
▲１▼第１ステップ
まず、マイコン２０１は、初期設定により、ミュート出力端子２０２から“Ｈ”のミューティング制御信号ＭＵＴＥを出力する。また、ΔΣブロック１０１は、マイコン２０１の初期設定により、“Ｌ”の出力制御信号Ｓ１，Ｓ２がＡＮＤゲート１０１２，１０１３に与えられると、１ビット出力端子１０２，１０３から、それぞれ“Ｌ”の１ビット信号Ｂ１，Ｂ２を出力する。このため、ＥＸ−ＯＲゲート４０１，４０２のそれぞれの出力ＥＸＯＲ３，４は“Ｈ”となる。それゆえ、出力トランジスタ５０３，５０４のゲートが“Ｈ”になり、それぞれの出力トランジスタ５０３，５０４はオンする。よって、ＥＸ−ＯＲゲート３０４，３０５の出力ＥＸＯＲ１，２の状態に関わらず、コイル５０５，５０６のトランジスタ側は“Ｌ”となり、その出力に接続された負荷抵抗５１１の両端には電位差が発生しない。
【００５０】
▲２▼第２ステップ
次に、“Ｈ”の出力制御信号Ｓ１がＡＮＤゲート１０１２に与えられると、１ビット出力端子１０２から１ビット信号Ｂ１として例えばＰＷＭ信号が出力される。ＰＷＭ信号の出力開始時には、レベルシフタとして動作するコンデンサ３０１および抵抗３０２，３０３からなる回路によって決まる過渡応答で、ＥＸ−ＯＲゲート３０４，３０５からの出力ＥＸＯＲ１，２が正しい正相信号，逆相信号とならない。
【００５１】
しかし、この間も引き続きミュート出力端子２０２には“Ｈ”のミューティング制御信号ＭＵＴＥが出力されるとともに、出力制御信号Ｓ２が“Ｌ”に維持されているために１ビット出力端子１０３からも“Ｌ”の１ビット信号Ｂ２が出力される。これにより、出力トランジスタ５０３，５０４は、ゲートが“Ｈ”になることによってオンする。したがって、コイル５０５，５０６のトランジスタ側は“Ｌ”が維持されるので、正相出力端子５０９と逆相出力端子５１０との間の負荷抵抗５１１の両端には電位差が発生しない。
【００５２】
▲３▼第３ステップ
次に、１ビット出力端子１０２からのＰＷＭ信号の出力開始時から所定の時間（第２ステップ（▲２▼）での過渡応答の時間に比べて十分長い時間）後に、出力制御信号Ｓ２が“Ｈ”となることによって、１ビット出力端子１０３から１ビット信号Ｂ２としてＰＷＭ信号が出力される。これと同時にミュート出力端子２０２から“Ｌ”のミューティング制御信号ＭＵＴＥが出力される。これにより、ＥＸ−ＯＲゲート４０１からの出力ＥＸＯＲ３は、１ビット出力端子１０２からの１ビット信号Ｂ２と逆相の信号となる。
【００５３】
▲４▼第４ステップ
ＥＸ−ＯＲゲート４０２の出力ＥＸＯＲ４は、１ビット出力端子１０３からのＰＷＭ信号と“Ｌ”のミューティング制御信号ＭＵＴＥとにより、１ビット出力端子１０２からの１ビット信号Ｂ１と同相の正相信号となる。
【００５４】
▲５▼第５ステップ
ＥＸ−ＯＲゲート３０４の出力ＥＸＯＲ１は、１ビット出力端子１０２からのＰＷＭ信号と“Ｈ”の電源電圧とによって、１ビット出力端子１０２からのＰＷＭ信号と逆相の信号となる。このとき、第２ステップ（▲２▼）での過渡応答の時間に比べて十分長い時間経過しているため、正しい逆相の信号が出力される。
【００５５】
▲６▼第６ステップ
ＥＸ−ＯＲゲート３０５からの出力ＥＸＯＲ２は、１ビット出力端子１０２からのＰＷＭ信号と“Ｌ”のグランド電位とによって、１ビット出力端子１０２からのＰＷＭ信号と同相の正相の信号となる。このとき、第２ステップでの過渡応答の時間に比べて十分長い時間経過しているため、正しい正相の信号が出力される。
【００５６】
以上のＥＸ−ＯＲゲート３０４，３０５，４０１，４０２からの出力ＥＸＯＲ１〜４から出力トランジスタ５０１〜５０４に対して、出力トランジスタ５０１，５０３が交互にオン，オフを繰り返す一方、その逆のタイミングで出力トランジスタ５０２，５０４が交互にオン，オフを繰り返す。それぞれの出力トランジスタ５０２，５０４の接続点から出力される信号は、コイル５０５およびコンデンサ５０７をからなるローパスフィルタを通過する。一方、出力トランジスタ５０１，５０３の接続点から出力される信号は、コイル５０６およびコンデンサ５０８からなるローパスフィルタを通過する。そして、それぞれのローパスフィルタを経た信号は、正相出力端子５０９と逆相出力端子５１０とを介して負荷抵抗５１１に与えられる。この結果、オーディオ信号が負荷抵抗５１１によって音声として出力される。
【００５７】
また、逆の順序で動作させることにより、電源遮断時の衝撃音を回避することも可能となる。
【００５８】
具体的には、１ビット信号Ｂ２が“Ｌ”に固定されると同時に、ミューティング制御信号ＭＵＴＥが“Ｈ”に変化すると、第２ステップと同様、出力トランジスタ５０３，５０４は、ゲートが“Ｈ”になることによってオンする。したがって、コイル５０５，５０６のトランジスタ側は“Ｌ”が維持されるので、正相出力端子５０９と逆相出力端子５１０との間の負荷抵抗５１１の両端には電位差が発生しない。また、第２ステップでの過渡応答の時間に比べて十分長い時間後に、１ビット信号Ｂ１が“Ｌ”に固定されると同時に、ミューティング制御信号ＭＵＴＥが“Ｈ”を維持すると、出力トランジスタ５０３，５０４もオンしたままとなり、コイル５０５，５０６のトランジスタ側は“Ｌ”すなわちミューティング状態が維持される（ここでは第１ステップに対応）。
【００５９】
このように、本実施の形態に係る平衡出力回路は、ミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に直接入力することによって、電源投入時の衝撃音を回避することが可能となる。また、出力トランジスタ５０１〜５０４とコイル５０５，５０６との間にミューティング用のトランジスタやリレーのような部品を介在させる必要がなくなるので、本平衡出力回路のコストアップを回避するとともに、本平衡出力回路を実装する基板の面積をそのような部品の実装のために増大させることを回避することができる。
【００６０】
【発明の効果】
以上のように、本発明の平衡出力回路は、１系列の２値信号を同相の２系列信号にする２系列化手段と、前記２系列信号と同相の信号を出力する高電位側出力トランジスタ対および前記２系列信号と逆相の信号を出力する低電位側出力トランジスタ対からなるＨブリッジ回路を有する出力手段と、前記２系列信号の一方に基づいて前記高電位側出力トランジスタ対を駆動するとともに、前記２系列信号の他方に基づいて前記低電位側出力トランジスタ対を駆動する駆動手段とを備え、前記駆動手段は、与えられた指令に基づいて前記高電位側および低電位側出力トランジスタ対からの信号の出力を停止させる構成である。
【００６１】
これにより、２値信号で表されるオーディオ信号の伝達経路に影響を与えることなく電源投入時および電源遮断時の衝撃音を回避することができる。また、高電位側および低電位側出力トランジスタ対の出力動作を停止させることで、高電位側および低電位側出力トランジスタ対から出力される信号を後段の回路に伝達しないような遮断回路（トランジスタやリレー）が不要になる。したがって、そのような遮断回路用の部品やその部品を基板に実装するための面積を確保する必要がなくなり、平衡出力回路の小型化および低コスト化を容易に図ることができるという効果を奏する。また、リレーのようなメカニカルな部品が不要となるので、動作上の信頼性を向上させることができる。
【００６２】
上記の平衡出力回路において、前記駆動手段は、前記指令に基づいて低電位側出力トランジスタ対をオフさせることにより、高電位側出力トランジスタ対の出力状態に関わらず、高電位側および低電位側出力トランジスタ対の信号出力を停止させることができる。したがって、より容易に衝撃音の発生を回避させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る平衡出力回路の構成を示す回路図である。
【図２】（ａ）および（ｂ）は上記平衡出力回路におけるＥＸ−ＯＲゲートの動作を示すタイミングチャートである。
【図３】上記平衡出力回路の動作を示すタイミングチャートである。
【図４】従来の平衡出力回路の構成を示す回路図である。
【図５】従来の他の平衡出力回路の構成を示す回路図である。
【符号の説明】
１０１ ΔΣブロック（２系列化手段）
２０２ マイクロコンピュータ
３００ 駆動部（駆動手段）
５００ 出力部（出力手段）
５０１，５０２ 出力トランジスタ（高電位側出力トランジスタ対）
５０３，５０４ 出力トランジスタ（低電位側出力トランジスタ対）
ＭＵＴＥ ミューティング制御信号（指令）
【発明の属する技術分野】
本発明は、ＰＤＭ（ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号またはＰＷＭ（ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を用いて音響信号の高効率電力増幅を行うＤ級増幅器、特に電源オン時またはオフ時の衝撃音の発生を防止するミューティング機能を有する平衡出力回路に関するものである。
【０００２】
【従来の技術】
従来、上記のような高効率電力増幅器としては、正相および逆相の出力を用いた平衡出力回路を備えた構成が実用化されている。この平衡出力回路について、以下に説明する。
【０００３】
単相出力で負荷を駆動する増幅器では、負荷の駆動出力は、グランドレベルを基準としてある一定のＤＣレベルを中心に変化する。一方、ヘッドホン、スピーカ等の負荷は、電圧が印加されていない状態を基準にして振動するように設計されている。このため、ある一定のＤＣレベルを中心に変化する信号をコンデンサに通過させることにより、その信号からＡＣ成分だけが取り出されて負荷に与えられる。このとき、コンデンサと負荷（ヘッドホン等）またはコイルとによってローパスフィルタが形成されるので、そのローパスフィルタのカットオフ周波数を充分低く設定して低音信号が減衰されないようにするためには、コンデンサの容量を数千から数万μＦにしなければならない。これは、装置のコストアップを招くだけでなく、ポータブル機器においてはコンデンサを配置するためのスペースを確保することが不可能になる。また、コンデンサの性能が悪いと、たとえ容量が充分でもオーディオ性能の劣化を招く場合もある。
【０００４】
このため、正相および逆相の出力を得て負荷を駆動すると、負荷に対しては、グランドレベルを基準としてある一定のＤＣレベルを中心に変化することは変わらないが、負荷が正相出力および逆相出力に接続されているだけでグランドレベルとは接続されていないので、負荷から見て０Ｖを中心に変化する信号が入力されていることになる。このため、単相出力で負荷を駆動した場合に必要とされるコンデンサが不要になり、コストダウン、音質劣化等を回避することができる。
【０００５】
上記のような平衡出力回路を含む従来の高効率電力増幅器は、例えば、トランジスタ技術２００１年３月号，ｐ２３２に開示されたオーディオパワーアンプのように実用化されている。以下に、このような高効率電力増幅器について説明する。図４および図５は、ミューティング機能を有する従来の高効率電力増幅器の構成例を示している。
【０００６】
図４に示す高効率電力増幅器では、ΔΣブロック１０１の１ビット出力端子１０２，１０３からそれぞれ２系統の１ビット信号Ｂ１，Ｂ２として例えばＰＷＭ信号が出力される。１ビット信号Ｂ１，Ｂ２は同じ正相出力である。
【０００７】
１ビット信号Ｂ１は、コンデンサ３０１および抵抗３０２，３０３からなるレベルシフタを介してＥＸ（Ｅｘｃｌｕｓｉｖｅ）−ＯＲゲート３０４，３０５にそれぞれ入力される。ＥＸ−ＯＲゲート３０４，３０５は、電源端子３０６から電源電圧Ｖ１が与えられ、ＥＸ−ＯＲ３０４は、他方の入力信号として上記の電源電圧Ｖ１が入力され、ＥＸ−ＯＲ３０５は、他方の入力がグランドに接続されている。
【０００８】
一方、１ビット信号Ｂ２は、ＥＸ（Ｅｘｃｌｕｓｉｖｅ）−ＯＲゲート４０１，４０２にそれぞれ入力される。ＥＸ−ＯＲゲート４０１，４０２は、電源端子４０３から電源電圧Ｖ２が与えられるとともに、他方の入力信号として電源電圧Ｖ２が入力されている。
【０００９】
ＥＸ−ＯＲ３０４からは、１ビット信号Ｂ１と逆相の信号が出力され、ＥＸ−ＯＲ３０５からは、１ビット信号Ｂ１と同相の信号が出力される。ＮチャネルＭＯＳトランジスタである出力トランジスタ５０１，５０２のゲートには、それぞれＥＸ−ＯＲ３０４，３０５の出力が入力される。また、出力トランジスタ５０１，５０２は、ソースに電源端子５１２から電源電圧Ｖ３が与えられている。一方、ＥＸ−ＯＲ４０１からは１ビット信号Ｂ２と逆相の信号が出力され、ＥＸ−ＯＲ４０１からは１ビット信号Ｂ２と同相の信号が出力される。ＮチャネルＭＯＳトランジスタである出力トランジスタ５０３，５０４のゲートには、それぞれＥＸ−ＯＲ４０２，４０１の出力が入力される。
【００１０】
これにより、出力トランジスタ５０１，５０３が交互にオン，オフを繰り返す一方、その逆のタイミングで出力トランジスタ５０２，５０４が交互にオン，オフを繰り返す。
【００１１】
出力トランジスタ５０２，５０４の接続点から取り出された出力は、ミューティング用トランジスタ６０１を経て、コイル５０５およびコンデンサ５０７からなるローパスフィルタを介して出力端子５０９から正相出力として出力される。一方、出力トランジスタ５０１，５０３の接続点から取り出された出力は、ミューティング用トランジスタ６０２を経て、コイル５０６およびコンデンサ５０８からなるローパスフィルタを介して出力端子５１０から逆相出力として出力される。
【００１２】
そして、負荷抵抗５１１は、一端に出力端子５０９からの正相出力が与えられ、他端に出力端子５１０からの逆相出力が与えられることにより、駆動される。
【００１３】
上記の高効率電力増幅器では、電源投入時や電源遮断時、特に、ΔΣブロック１０１による１ビット出力端子１０２，１０３からのＰＷＭ信号の出力を同時に開始したり、両ＰＷＭ信号の出力を同時に停止したりしたときに「ポツ」というような衝撃音が発生する。このような衝撃音の発生を回避するために、次のような方法によるいわゆるミューティング回路が用いられていた。
（１）出力トランジスタと並列にミューティング用トランジスタを設ける方法
（２）出力トランジスタと並列にミューティング用リレーを設ける方法
（２）の方法では、電源投入時または電源遮断時直後から一定時間出力端子を接地する方法が考えられる。
【００１４】
図４は、（１）の方法によるミューティング回路の一例を示している。
【００１５】
この回路では、マイクロコンピュータ（以降、マイコンと称する）２０１のミュート出力端子２０２から出力されるミューティング制御信号ＭＵＴＥが、ミューティング用トランジスタ６０１，６０２のゲートに与えられている。ミューティング用トランジスタ６０１，６０２は、“Ｈ”（ハイレベル）のミューティング制御信号ＭＵＴＥが与えられるとオンして、出力トランジスタ５０２，５０３からの信号がミューティング用トランジスタ６０１，６０２以降に伝達されなくなる。
【００１６】
図５は、（２）の方法の一例を示している。この回路では、上記のミューティング用トランジスタ６０１，６０２の代わりに、ミューティング用リレー６０３，６０４が設けられており、ミュート時にマイコン２０１のミュート出力端子２０２を“Ｈ”にしている。これにより、ミューティング用リレー６０３，６０４のコイルが励磁されて、ミューティング用リレー６０３，６０４がオンする。これにより、出力トランジスタ５０２，５０３から信号がミューティング用リレー６０３，６０４以降に伝達されなくなる。
【００１７】
このように、図４および図５の回路では、ミューティング用のトランジスタやリレーを用いることによって、信号の伝達を遮断して、衝撃音の発生を防止している。
【００１８】
【発明が解決しようとする課題】
しかしながら、近年、機器の小型化の要求が高まると、（１）および（２）の方法をそれぞれ採用した図４および図５のミューティング回路では、次のような問題が生じる。
【００１９】
図４の回路では、機器のポータブル化に伴い、平衡出力回路を実装する基板も小型化されるが、ミューティング用トランジスタ６０１，６０２の基板上に占める面積が無視できないほど大きくなると、ミューティング用トランジスタ６０１，６０２が歪を増加させる要素の一つとなるだけでなく、コストアップの要因にもなっていた。
【００２０】
一方、図５の回路では、平衡出力回路を実装する基板も小型化の小型化に伴い、ミューティング用リレー６０３，６０４の小型化も要求されるが、ミューティング用リレー６０３，６０４の基板上に占める面積が無視できないほど基板が小型化されると、リレーのメカニカルな信頼性を考慮すれば、より信頼性の高い他の遮断用の部品が求められるようになり、これもコストアップの要因にもなっていた。
【００２１】
本発明は、上記従来の問題点を解決するものであって、アンプの性能に影響を及ぼすことなく、電源投入時および電源遮断時における衝撃音の発生を確実に回避することができ、かつ基板の面積増大およびコストアップを伴わない平衡出力回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の平衡出力回路は、１系列の２値信号を同相の２系列信号にする２系列化手段と、前記２系列信号と同相の信号を出力する高電位側出力トランジスタ対および前記２系列信号と逆相の信号を出力する低電位側出力トランジスタ対からなるＨブリッジ回路を有する出力手段と、前記２系列信号の一方に基づいて前記高電位側出力トランジスタ対を駆動するとともに、前記２系列信号の他方に基づいて前記低電位側出力トランジスタ対を駆動する駆動手段とを備えた平衡出力回路において、前記駆動手段は、与えられた指令に基づいて前記高電位側および低電位側出力トランジスタ対からの信号の出力を停止させることを特徴としている。
【００２３】
上記の構成では、指令が駆動手段に与えられると、高電位側および低電位側出力トランジスタ対は、駆動手段によって信号の出力が停止させられる。これにより、電源投入時および電源遮断時に上記の指令を駆動手段に与えると、そのときの衝撃音の発生を回避することができる。また、高電位側および低電位側出力トランジスタ対の出力動作を停止させることで、高電位側および低電位側出力トランジスタ対から出力される信号を後段の回路に伝達しないような遮断用の部品（トランジスタやリレー）が不要になる。
【００２４】
上記の平衡出力回路において、前記駆動手段は、前記指令に基づいて低電位側出力トランジスタ対をオフさせることが望ましい。
【００２５】
平衡出力回路では、Ｈブリッジ回路が高電位側出力トランジスタ対（図１の出力トランジスタ５０１，５０２）および低電位側出力トランジスタ対（図１の出力トランジスタ５０３，５０４）からなる。それゆえ、上記のように低電位側出力トランジスタ対をオフさせることによって、高電位側出力トランジスタ対の出力状態に関わらず、高電位側および低電位側出力トランジスタ対の信号出力を停止させることができる。
【００２６】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。なお、本実施の形態において、図４および図５に示した従来の増幅器の構成要素と同等な機能を有する構成要素については、同一の参照符号を付記する。
【００２７】
図１は、本実施の形態の平衡出力回路を含む高効率電力増幅器の構成を示す。
【００２８】
本平衡出力回路は、例えば、１ビットアンプに搭載されており、ΔΣブロック１０１、マイコン２０１、コンデンサ３０１、抵抗３０２、３０３、ＥＸ−ＯＲゲート３０４，３０５、電源端子３０６、ＥＸ−ＯＲゲート、ＥＸ−ＯＲゲート４０１，４０２、電源端子４０３、出力トランジスタ５０１〜５０４、Ｎコイル５０５，５０６、コンデンサ５０７，５０８、正相出力端子５０９、逆相出力端子５１０、負荷抵抗５１１および電源端子５１２を含んでいる。電源端子３０６，４０３，５１２には、それぞれ電源電圧Ｖ１，Ｖ２，Ｖ３が与えられる。
【００２９】
ΔΣブロック１０１は、図示しないΔΣ変換回路を備えており、入力された１６ビットのデジタル信号から１系列の２値信号としてのＰＤＭ信号またはＰＷＭ信号を発生する。また、ΔΣブロック１０１は、発生した２値信号を基に２系列の１ビット信号Ｂ１，Ｂ２（２系列信号）を生成して、それぞれを１ビット出力端子１０２，１０３から出力する。このΔΣブロック１０１は、１ビット信号Ｂ１，Ｂ２を生成するために、Ｄフリップフロップ１０１１と、ＡＮＤゲート１０１２，１０１３とを備えている。
【００３０】
Ｄフリップフロップ１０１１は、入力端子Ｄに入力される１系列の２値信号を外部からクロック入力端子ＣＫに入力されるクロックでサンプリングすることにより、出力端子Ｑから１ビット信号を出力する。上記のクロックの周期は、サンプリングのため、２値信号のパルス幅よりも十分短くなるように設定されている。
【００３１】
ＡＮＤゲート１０１２は、Ｄフリップフロップ１０１１の出力端子Ｑからの出力と、マイコン２０１からの出力制御信号Ｓ１との論理積を出力する。また、ＡＮＤゲート１０１３は、Ｄフリップフロップ１０１１の出力端子Ｑからの出力と、マイコン２０１からの出力制御信号Ｓ２との論理積を出力する。出力制御信号Ｓ１を“Ｈ”とすることによって、１ビット信号Ｂ１がＡＮＤゲート１０１２を介して出力され、出力制御信号Ｓ２を“Ｈ”とすることによって、１ビット信号Ｂ２がＡＮＤゲート１０１３を介して出力される。一方、出力制御信号Ｓ１，Ｓ２をそれぞれ“Ｌ”とすることによって、出力端子Ｑからの１ビット信号の出力が停止され、出力端子１０２，１０３が“Ｌ”に固定される。
【００３２】
マイコン２０２は、本平衡出力回路が搭載される１ビットアンプなどの機器の動作を制御するために設けられており、その機器の電源投入時および電源遮断時におけるミューティング動作期間に、平衡出力回路にミューティング動作させるための指令としての“Ｈ”のミューティング制御信号ＭＵＴＥを出力する。また、マイコン２０２は、平衡出力回路を通常に動作をさせるときに、“Ｌ”のミューティング制御信号ＭＵＴＥを出力する。
【００３３】
マイコン２０２は、１ビット信号Ｂ１が出力してから、レベルシフタとして動作するコンデンサ３０１および抵抗３０２，３０３からなる後述の回路によって決まる過渡応答の時間に比べて十分長い時間の経過後に、１ビット信号Ｂ２を出力させるために（１ビット信号Ｂ２の出力開始を１ビット信号Ｂ１の出力開始より遅延させるために）、前述の出力遅延制御信号ＤＬをΔΣブロック１０１に与える。また、マイコン２０２は、電源投入時には、初期設定として（後述する第１ステップ）、ΔΣブロック１０１の１ビット信号Ｂ１，Ｂ２を“Ｌ”に固定するように、ΔΣブロック１０１を制御する。
【００３４】
ＥＸ−ＯＲゲート３０４，３０５のそれぞれの一方の入力端子には、１ビット出力端子１０２から出力された１ビット信号Ｂ１がコンデンサ３０１を介してそれぞれ入力される。ＥＸ−ＯＲゲート３０４の他方の入力端子は電源端子３０６に接続され、ＥＸ−ＯＲゲート３０５の他方の入力端子はグランドに接続されている。電源端子３０６とグランドとの間には、抵抗３０２，３０３が直列に接続されている。これらの抵抗３０２，３０３の接続点は、ＥＸ−ＯＲゲート３０４，３０５の１ビット信号Ｂ１が入力される入力端子に接続されている。また、ＥＸ−ＯＲゲート３０４，３０５は、電源端子３０６から電源電圧Ｖ１が与えられる。
【００３５】
Ｎｃｈトランジスタを縦方向に積んで上側（高電位側）のトランジスタをオンさせるためには、下側（低電位側）のトランジスタをオンさせるための電圧より高い電圧が必要となる。したがって、出力トランジスタ５０１，５０２を駆動するためには、電源電圧Ｖ２よりも高い電圧が必要である。例えば、電源電圧Ｖ３が２Ｖであり、出力トランジスタ５０１，５０２をオンさせるための電圧（ゲート・ソース間電圧ＶＧＳ）が、１Ｖであれば、ゲート電圧は３Ｖ（＝２Ｖ＋１Ｖ）必要である。このため、ＥＸ−ＯＲゲート３０４，３０５の出力電圧を３Ｖ以上にする必要があり、それに応じてＥＸ−ＯＲゲート３０４，３０５が入力電圧の“Ｈ”か“Ｌ”かを判定するための閾値が高く設定される。しかしながら、１ビット信号Ｂ１の振幅は電源電圧Ｖ３と同じしかない。このため、以下のように、ＥＸ−ＯＲゲート３０４，３０５が正常に動作しなくなる。
【００３６】
図２（ａ）に示すように、電源電圧Ｖ２が２．５Ｖであるとすると、ＥＸ−ＯＲゲート４０１，４０２は、２Ｖ以上の入力電圧を“Ｈ”と判定し、０．５Ｖ以下の入力電圧を“Ｌ”と判定する。ＥＸ−ＯＲゲート４０１，４０２への入力電圧となるΔΣブロック１０１からの出力電圧が０Ｖ，２．５Ｖの２値であるので、ＥＸ−ＯＲゲート４０１，４０２は、これらの電圧に対して、２Ｖの閾値で“Ｈ”を判定し、０．５Ｖの閾値で“Ｌ”を判定することができる。
【００３７】
これに対し、図２（ｂ）に示すように、電源電圧Ｖ１が上記の３Ｖより高い４Ｖであるとすると、ＥＸ−ＯＲゲート３０４，３０５は、３Ｖ以上の入力電圧を“Ｈ”と判定し、０．８Ｖ以下の入力電圧を“Ｌ”と判定する。しかしながら、ＥＸ−ＯＲゲート３０４，３０５への入力電圧となるΔΣブロック１０１からの出力電圧が、上記のように０Ｖ，２．５Ｖの２値であるので、ＥＸ−ＯＲゲート３０４，３０５は、０Ｖの入力電圧に対して０．８Ｖの閾値で“Ｌ”を判定することができるものの、２．５Ｖの入力電圧が３Ｖの閾値より低いために“Ｈ”を判定できない。
【００３８】
そこで、コンデンサ３０１および抵抗３０２，３０３をレベルシフタとして動作させることによって、抵抗３０２の抵抗値と抵抗３０３の抵抗値とを同じ値に設定しておくことで中間電位（２Ｖ）を設定し、コンデンサ３０１を介して２．５Ｖの振幅の交流成分のみを上記の中間電位に加えると、図２（ｂ）に示すように、１ビット信号Ｂ１の振幅は変えずに１ビット信号Ｂ１をレベルシフトすることができる。
【００３９】
これにより、ＥＸ−ＯＲゲート３０４，３０５への入力電圧が、Ｖ１／２（２Ｖ）を中心に高電位側で３．２５Ｖ（＝２＋２．５／２）、低電位側で０．７５Ｖ（＝２−２．５／２）にレベルシフトされる。それゆえ、ＥＸ−ＯＲゲート３０４，３０５は、３Ｖの閾値以上の入力電圧に対して“Ｈ”と判定し、０．８Ｖの閾値以下の入力電圧に対して“Ｌ”を判定することができ、正しく動作する。
【００４０】
ＥＸ−ＯＲゲート４０１，４０２のそれぞれの一方の入力端子には、１ビット出力端子１０３から出力された１ビット信号Ｂ２がそれぞれ入力される。ＥＸ−ＯＲゲート４０１，４０２の他方の入力端子は電源端子４０３に接続されている。また、ＥＸ−ＯＲゲート４０１，４０２は、電源端子４０３から電源電圧Ｖ２が与えられる。
【００４１】
ＥＸ−ＯＲゲート３０４，３０５およびＥＸ−ＯＲゲート４０１，４０２は、後述する出力トランジスタ５０１〜５０４を駆動する駆動手段としての駆動部３００を構成している。
【００４２】
ＮチャネルＭＯＳトランジスタである出力トランジスタ５０１，５０２のソースは、電源端子５１２に接続されている。出力トランジスタ５０１のゲートはＥＸ−ＯＲゲート３０４の出力端子に接続され、出力トランジスタ５０２のゲートはＥＸ−ＯＲゲート３０５の出力端子に接続されている。また、出力トランジスタ５０１，５０２は、高電位側出力トランジスタ対を構成する。
【００４３】
ＮチャネルＭＯＳトランジスタである出力トランジスタ５０３，５０４のソースはそれぞれ出力トランジスタ５０３，５０４のドレインに接続され、出力トランジスタ５０３，５０４のドレインはグランドに接続されている。また、出力トランジスタ５０３，５０４は、低電位側出力トランジスタ対を構成する。
【００４４】
上記のように出力トランジスタ５０１〜５０４が接続される構成は、Ｈブリッジ回路である。また、このＨブリッジ回路と電源端子５１２とを含む部分は、出力手段としての出力部５００を構成している。
【００４５】
出力トランジスタ５０２，５０４の接続点には、コイル５０５の＋側端が接続され、このコイル５０５の−側端は正相出力端子５０９に接続されている。一方、出力トランジスタ５０１，５０３の接続点には、コイル５０６の−側端が接続され、このコイル５０６の＋側端は逆相出力端子５１０に接続されている。また、コイル５０５の−側端とグランドとの間にはコンデンサ５０７が接続され、コイル５０６の＋側端とグランドとの間にはコンデンサ５０８が接続されている。
【００４６】
コイル５０５およびコンデンサ５０７はローパスフィルタを構成しており、同様に、コイル５０６およびコンデンサ５０８もローパスフィルタを構成している。
【００４７】
さらに、正相出力端子５０９および逆相出力端子５１０の間には、負荷抵抗５１１が接続されている。負荷抵抗５１１は、一般的にスピーカやヘッドホンのような電気音響変換器によって構成されている。
【００４８】
上記のように構成されるミューティング回路の動作について、図３のタイミングチャートを参照して説明する。なお、後述の第３ないし第６ステップは同時に進行する。
【００４９】
▲１▼第１ステップ
まず、マイコン２０１は、初期設定により、ミュート出力端子２０２から“Ｈ”のミューティング制御信号ＭＵＴＥを出力する。また、ΔΣブロック１０１は、マイコン２０１の初期設定により、“Ｌ”の出力制御信号Ｓ１，Ｓ２がＡＮＤゲート１０１２，１０１３に与えられると、１ビット出力端子１０２，１０３から、それぞれ“Ｌ”の１ビット信号Ｂ１，Ｂ２を出力する。このため、ＥＸ−ＯＲゲート４０１，４０２のそれぞれの出力ＥＸＯＲ３，４は“Ｈ”となる。それゆえ、出力トランジスタ５０３，５０４のゲートが“Ｈ”になり、それぞれの出力トランジスタ５０３，５０４はオンする。よって、ＥＸ−ＯＲゲート３０４，３０５の出力ＥＸＯＲ１，２の状態に関わらず、コイル５０５，５０６のトランジスタ側は“Ｌ”となり、その出力に接続された負荷抵抗５１１の両端には電位差が発生しない。
【００５０】
▲２▼第２ステップ
次に、“Ｈ”の出力制御信号Ｓ１がＡＮＤゲート１０１２に与えられると、１ビット出力端子１０２から１ビット信号Ｂ１として例えばＰＷＭ信号が出力される。ＰＷＭ信号の出力開始時には、レベルシフタとして動作するコンデンサ３０１および抵抗３０２，３０３からなる回路によって決まる過渡応答で、ＥＸ−ＯＲゲート３０４，３０５からの出力ＥＸＯＲ１，２が正しい正相信号，逆相信号とならない。
【００５１】
しかし、この間も引き続きミュート出力端子２０２には“Ｈ”のミューティング制御信号ＭＵＴＥが出力されるとともに、出力制御信号Ｓ２が“Ｌ”に維持されているために１ビット出力端子１０３からも“Ｌ”の１ビット信号Ｂ２が出力される。これにより、出力トランジスタ５０３，５０４は、ゲートが“Ｈ”になることによってオンする。したがって、コイル５０５，５０６のトランジスタ側は“Ｌ”が維持されるので、正相出力端子５０９と逆相出力端子５１０との間の負荷抵抗５１１の両端には電位差が発生しない。
【００５２】
▲３▼第３ステップ
次に、１ビット出力端子１０２からのＰＷＭ信号の出力開始時から所定の時間（第２ステップ（▲２▼）での過渡応答の時間に比べて十分長い時間）後に、出力制御信号Ｓ２が“Ｈ”となることによって、１ビット出力端子１０３から１ビット信号Ｂ２としてＰＷＭ信号が出力される。これと同時にミュート出力端子２０２から“Ｌ”のミューティング制御信号ＭＵＴＥが出力される。これにより、ＥＸ−ＯＲゲート４０１からの出力ＥＸＯＲ３は、１ビット出力端子１０２からの１ビット信号Ｂ２と逆相の信号となる。
【００５３】
▲４▼第４ステップ
ＥＸ−ＯＲゲート４０２の出力ＥＸＯＲ４は、１ビット出力端子１０３からのＰＷＭ信号と“Ｌ”のミューティング制御信号ＭＵＴＥとにより、１ビット出力端子１０２からの１ビット信号Ｂ１と同相の正相信号となる。
【００５４】
▲５▼第５ステップ
ＥＸ−ＯＲゲート３０４の出力ＥＸＯＲ１は、１ビット出力端子１０２からのＰＷＭ信号と“Ｈ”の電源電圧とによって、１ビット出力端子１０２からのＰＷＭ信号と逆相の信号となる。このとき、第２ステップ（▲２▼）での過渡応答の時間に比べて十分長い時間経過しているため、正しい逆相の信号が出力される。
【００５５】
▲６▼第６ステップ
ＥＸ−ＯＲゲート３０５からの出力ＥＸＯＲ２は、１ビット出力端子１０２からのＰＷＭ信号と“Ｌ”のグランド電位とによって、１ビット出力端子１０２からのＰＷＭ信号と同相の正相の信号となる。このとき、第２ステップでの過渡応答の時間に比べて十分長い時間経過しているため、正しい正相の信号が出力される。
【００５６】
以上のＥＸ−ＯＲゲート３０４，３０５，４０１，４０２からの出力ＥＸＯＲ１〜４から出力トランジスタ５０１〜５０４に対して、出力トランジスタ５０１，５０３が交互にオン，オフを繰り返す一方、その逆のタイミングで出力トランジスタ５０２，５０４が交互にオン，オフを繰り返す。それぞれの出力トランジスタ５０２，５０４の接続点から出力される信号は、コイル５０５およびコンデンサ５０７をからなるローパスフィルタを通過する。一方、出力トランジスタ５０１，５０３の接続点から出力される信号は、コイル５０６およびコンデンサ５０８からなるローパスフィルタを通過する。そして、それぞれのローパスフィルタを経た信号は、正相出力端子５０９と逆相出力端子５１０とを介して負荷抵抗５１１に与えられる。この結果、オーディオ信号が負荷抵抗５１１によって音声として出力される。
【００５７】
また、逆の順序で動作させることにより、電源遮断時の衝撃音を回避することも可能となる。
【００５８】
具体的には、１ビット信号Ｂ２が“Ｌ”に固定されると同時に、ミューティング制御信号ＭＵＴＥが“Ｈ”に変化すると、第２ステップと同様、出力トランジスタ５０３，５０４は、ゲートが“Ｈ”になることによってオンする。したがって、コイル５０５，５０６のトランジスタ側は“Ｌ”が維持されるので、正相出力端子５０９と逆相出力端子５１０との間の負荷抵抗５１１の両端には電位差が発生しない。また、第２ステップでの過渡応答の時間に比べて十分長い時間後に、１ビット信号Ｂ１が“Ｌ”に固定されると同時に、ミューティング制御信号ＭＵＴＥが“Ｈ”を維持すると、出力トランジスタ５０３，５０４もオンしたままとなり、コイル５０５，５０６のトランジスタ側は“Ｌ”すなわちミューティング状態が維持される（ここでは第１ステップに対応）。
【００５９】
このように、本実施の形態に係る平衡出力回路は、ミューティング制御信号ＭＵＴＥをＥＸ−ＯＲゲート４０２に直接入力することによって、電源投入時の衝撃音を回避することが可能となる。また、出力トランジスタ５０１〜５０４とコイル５０５，５０６との間にミューティング用のトランジスタやリレーのような部品を介在させる必要がなくなるので、本平衡出力回路のコストアップを回避するとともに、本平衡出力回路を実装する基板の面積をそのような部品の実装のために増大させることを回避することができる。
【００６０】
【発明の効果】
以上のように、本発明の平衡出力回路は、１系列の２値信号を同相の２系列信号にする２系列化手段と、前記２系列信号と同相の信号を出力する高電位側出力トランジスタ対および前記２系列信号と逆相の信号を出力する低電位側出力トランジスタ対からなるＨブリッジ回路を有する出力手段と、前記２系列信号の一方に基づいて前記高電位側出力トランジスタ対を駆動するとともに、前記２系列信号の他方に基づいて前記低電位側出力トランジスタ対を駆動する駆動手段とを備え、前記駆動手段は、与えられた指令に基づいて前記高電位側および低電位側出力トランジスタ対からの信号の出力を停止させる構成である。
【００６１】
これにより、２値信号で表されるオーディオ信号の伝達経路に影響を与えることなく電源投入時および電源遮断時の衝撃音を回避することができる。また、高電位側および低電位側出力トランジスタ対の出力動作を停止させることで、高電位側および低電位側出力トランジスタ対から出力される信号を後段の回路に伝達しないような遮断回路（トランジスタやリレー）が不要になる。したがって、そのような遮断回路用の部品やその部品を基板に実装するための面積を確保する必要がなくなり、平衡出力回路の小型化および低コスト化を容易に図ることができるという効果を奏する。また、リレーのようなメカニカルな部品が不要となるので、動作上の信頼性を向上させることができる。
【００６２】
上記の平衡出力回路において、前記駆動手段は、前記指令に基づいて低電位側出力トランジスタ対をオフさせることにより、高電位側出力トランジスタ対の出力状態に関わらず、高電位側および低電位側出力トランジスタ対の信号出力を停止させることができる。したがって、より容易に衝撃音の発生を回避させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る平衡出力回路の構成を示す回路図である。
【図２】（ａ）および（ｂ）は上記平衡出力回路におけるＥＸ−ＯＲゲートの動作を示すタイミングチャートである。
【図３】上記平衡出力回路の動作を示すタイミングチャートである。
【図４】従来の平衡出力回路の構成を示す回路図である。
【図５】従来の他の平衡出力回路の構成を示す回路図である。
【符号の説明】
１０１ ΔΣブロック（２系列化手段）
２０２ マイクロコンピュータ
３００ 駆動部（駆動手段）
５００ 出力部（出力手段）
５０１，５０２ 出力トランジスタ（高電位側出力トランジスタ対）
５０３，５０４ 出力トランジスタ（低電位側出力トランジスタ対）
ＭＵＴＥ ミューティング制御信号（指令）
Claims (2)
- １系列の２値信号を同相の２系列信号にする２系列化手段と、前記２系列信号と同相の信号を出力する高電位側出力トランジスタ対および前記２系列信号と逆相の信号を出力する低電位側出力トランジスタ対からなるＨブリッジ回路を有する出力手段と、前記２系列信号の一方に基づいて前記高電位側出力トランジスタ対を駆動するとともに、前記２系列信号の他方に基づいて前記低電位側出力トランジスタ対を駆動する駆動手段とを備えた平衡出力回路において、
前記駆動手段は、与えられた指令に基づいて前記高電位側および低電位側出力トランジスタ対からの信号の出力を停止させることを特徴とする平衡出力回路。 - 前記駆動手段は、前記指令に基づいて前記低電位側出力トランジスタ対をオフさせることを特徴とする請求項１に記載の平衡出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207921A JP4040378B2 (ja) | 2002-07-17 | 2002-07-17 | １ビットアンプ用平衡出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207921A JP4040378B2 (ja) | 2002-07-17 | 2002-07-17 | １ビットアンプ用平衡出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056253A true JP2004056253A (ja) | 2004-02-19 |
| JP4040378B2 JP4040378B2 (ja) | 2008-01-30 |
Family
ID=31932203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207921A Expired - Fee Related JP4040378B2 (ja) | 2002-07-17 | 2002-07-17 | １ビットアンプ用平衡出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040378B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012060568A (ja) * | 2010-09-13 | 2012-03-22 | Panasonic Corp | Ｄ級増幅器及び無線通信装置 |
| US8280074B2 (en) | 2007-08-07 | 2012-10-02 | Semiconductor Components Industries, Llc | Audio signal processing apparatus |
-
2002
- 2002-07-17 JP JP2002207921A patent/JP4040378B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8280074B2 (en) | 2007-08-07 | 2012-10-02 | Semiconductor Components Industries, Llc | Audio signal processing apparatus |
| JP2012060568A (ja) * | 2010-09-13 | 2012-03-22 | Panasonic Corp | Ｄ級増幅器及び無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4040378B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4455647B2 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
| CN101010873A (zh) | 音频信号放大电路及使用它的电子设备 | |
| US8433078B2 (en) | High perceived audio quality class D amplifier | |
| KR20070016728A (ko) | 디급 증폭기 | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| JPWO2005104349A1 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
| KR100956098B1 (ko) | 파워앰프장치 | |
| US20170271996A1 (en) | Prevention of switching discontinuity in a hybrid switched mode amplifier | |
| US7589590B2 (en) | Circuit architecture having differential processing for use in half bridges and full bridges and methods therefore | |
| WO2003044947A1 (en) | Power amplifier | |
| JP2004072707A (ja) | パワーアンプ装置 | |
| WO2003005571A1 (fr) | Amplificateur audio | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| US11539335B2 (en) | Transducer driver circuitry | |
| US9071206B2 (en) | Anti-glitch system for audio amplifier | |
| JP2010118761A (ja) | 音声出力装置 | |
| JP4040378B2 (ja) | １ビットアンプ用平衡出力回路 | |
| JP5156321B2 (ja) | 音声出力装置 | |
| JPH0946787A (ja) | スピーカ駆動回路 | |
| KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
| JP2003332858A (ja) | 電力増幅装置 | |
| JP4105040B2 (ja) | デジタルアンプおよびその駆動方法 | |
| JP4343011B2 (ja) | デジタルアンプ | |
| JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
| JP4027276B2 (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |