JP2004056097A - Thin film capacitor, combined passive component including the thin film capacitor, method of manufacturing same, and wiring board including same - Google Patents

Thin film capacitor, combined passive component including the thin film capacitor, method of manufacturing same, and wiring board including same Download PDF

Info

Publication number
JP2004056097A
JP2004056097A JP2003136846A JP2003136846A JP2004056097A JP 2004056097 A JP2004056097 A JP 2004056097A JP 2003136846 A JP2003136846 A JP 2003136846A JP 2003136846 A JP2003136846 A JP 2003136846A JP 2004056097 A JP2004056097 A JP 2004056097A
Authority
JP
Japan
Prior art keywords
electrode
thin film
film capacitor
capacitor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003136846A
Other languages
Japanese (ja)
Other versions
JP3882779B2 (en
Inventor
Toru Mori
森　透
Akinobu Shibuya
渋谷　明信
Shintaro Yamamichi
山道　新太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003136846A priority Critical patent/JP3882779B2/en
Publication of JP2004056097A publication Critical patent/JP2004056097A/en
Application granted granted Critical
Publication of JP3882779B2 publication Critical patent/JP3882779B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a dielectric thin film from being broken by stress caused by the dielectric thin film even when the dielectric thin film is formed at a high temperature than the cure temperature of a flexible base material. <P>SOLUTION: A thin film capacitor has a lower electrode 5, a dielectric thin film 8, and an upper electrode 9 that are laminated on a flexible base material 1, wherein the lower electrode 5 has a contact electrode 2 being contact with the insulating base material, an oxidation resistant electrode 4 being contact with the dielectric thin film, and a high elasticity electrode 3 which is provided between the contact electrode 2 and the oxidation resistant electrode 4 and has a higher Young's modulus than the oxidation resistant electrode. The high elasticity electrode 3 is 400 nm or larger in thickness. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁性基材上に形成した薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品、特に有機材料からなる電子回路基板の内部に実装されるのに適した構造の薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品とそれらの製造方法ならびに当該薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品を内蔵した配線基板に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化のために受動部品の高密度実装に対する市場の要求が高まっている。このような要求に応えるために受動部品は１００５サイズ（Ｌ：１．０ｍｍ×Ｗ：０．５ｍｍ）、０６０３サイズ（Ｌ：０．６ｍｍ×Ｗ：０．３ｍｍ）と小型化の一途をたどっている。さらに０４０２サイズ（Ｌ：０．４ｍｍ×Ｗ：０．２ｍｍ）の受動部品も開発される傾向にある。しかし一方では、これ以上のチップサイズの小型化は技術上および実装機側の事情から困難であるとの認識がある。そういった背景から以前より受動部品を電気回路基板に内蔵することによって基板面積を削減しようとする技術が注目されている。特にキャパシタは電子回路を構成する要素の中で最も多く用いられている部品の一つであるので、キャパシタを電子回路基板に内蔵できると基板の面積削減に特に大きな効果が期待できる。
【０００３】
電子回路基板にキャパシタを内蔵する技術として、特開２０００−２４３８７３号公報、特開平１１−４５９５５号公報に開示されたような多層基板のある一層に設けた空洞に電子部品を埋め込んだもの、特開平２０００−２７７９２２号公報、特開２００１−７７５３９号公報に開示されたような多層基板を構成する絶縁層をキャパシタの誘電体層として利用するものが挙げられる。特に絶縁層をキャパシタとして用いる場合、絶縁層に無機フィラーを混合した樹脂を適用することによって比誘電率を高くする技術も提案されている。
【０００４】
【発明が解決しようとする課題】
しかし多層基板のある一層に空洞を設けて電子部品を埋め込む場合、電子部品の厚さが通常のチップ部品で０．３ｍｍが下限であるとすると、上下にプリント基板のプリプレグを一層ずつ積層したとしても、プリプレグの最小限の厚さを０．１ｍｍと仮定すると基板の厚さを０．５ｍｍ以下にすることは不可能になる。また、絶縁層をキャパシタとして用いる場合、比誘電率が２〜４、無機フィラーを混合しても比誘電率を３０以上にすることは極めて困難であり、かつ１層の厚さが最低でも数十μｍもあるために、１ｍｍ２あたりの容量はせいぜい９ｐＦ（絶縁層厚さ２０μｍ、比誘電率２０と仮定）しか得ることができない。
【０００５】
以上のような課題を解決するためにチップ部品よりも薄くかつ単位あたりの容量が高い薄膜コンデンサを基板に内蔵することが有効である。薄膜コンデンサに関する技術は多数報告されているが、そのうち多くはリジッドなＳｉ基板、セラミック基板上に形成された薄膜キャパシタに関する技術である。リジッドな基板上に形成した薄膜キャパシタは誘電体薄膜の形成温度を５００〜６００℃以上にすることが可能であるためにより比誘電率の高い誘電体材料を使うことができるというメリットがある反面、基板の厚さが通常０．１ｍｍ以上あるためそれを内蔵した多層基板の厚さを０．５ｍｍより薄くすることが困難である。また、多層配線基板のような樹脂基板の内部にリジッドな基材上に形成された薄膜キャパシタを内蔵する場合、樹脂基板、例えば多層配線基板の製造工程にある熱圧着によりリジッドな基材が破損する恐れがある。
【０００６】
それに対して樹脂や金属箔のようなフレキシブルな基材上に形成された薄膜キャパシタは、基材の厚さを薄くできる、および多層配線基板製造工程の熱圧着でもフレキシブル基材が破損されない点でメリットがある。フレキシブル基材上に形成された薄膜キャパシタに関しては特開昭５９−１３５７１４号公報に有機高分子からなる可撓性フィルム上に金属薄膜を設けさらに高誘電体薄膜を形成する技術が開示されている。また、特開２０００−３５７６３１号公報にフレキシブル薄膜コンデンサ（＝キャパシタ）において有機高分子または金属箔からなるフレキシブル基板と無機高誘電体膜および金属電極膜を強固に接着させるために接着膜、好ましくは金属酸化物接着膜を設ける技術が開示されている。
【０００７】
しかし有機高分子膜または金属箔といったフレキシブル基材上に高誘電率薄膜を形成した薄膜キャパシタの信頼性を向上させるためには、特開２０００−３５７６３１号公報に記載されているように基材と金属膜、高誘電体薄膜の密着性を上げることは効果的な対策であるが、さらに高誘電率薄膜を形成するにあたって樹脂のキュア温度よりも高い温度でアニールしたときに生じる応力によって誘電体薄膜そのものが変形しないような、換言すれば誘電体薄膜そのものが破損しないような手段が必要であった。
さらに薄膜キャパシタだけでなく、抵抗、インダクタも配線基板に内蔵する場合には、キャパシタ、抵抗、インダクタの各受動部品を１個ずつ内蔵すると、内蔵受動部品の間隔を一定以上確保する必要があることから、受動部品内蔵基板の省面積化には改善の余地が残る。
【０００８】
薄膜キャパシタを配線基板のような絶縁基板に内蔵する方法の一つとして、特開２００１−１６８５３４号公報に、薄膜キャパシタの両端に端子電極を形成し、端子電極を貫通するスルーホールによって絶縁基板の内層電極ないし外層電極に接続させる技術が開示されている。この場合、スルーホールの内面に形成されたＣｕ層と薄膜キャパシタの端子電極が電気的に接続される必要がある。しかし薄膜装置で形成した下部電極や上部電極は厚さがせいぜい１μｍ程度しか得られないためにスルーホール内壁のＣｕ層と薄膜キャパシタ電極の接続信頼性を十分に確保することができないという問題があった。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、フレキシブル配線基板にも実装可能な薄い（例えば、０．１ｍｍ以下）薄膜キャパシタを特性のばらつきがなく信頼性高く提供できるようにすることであり、第２に、そのような薄い薄膜キャパシタを配線基板内に接続信頼性高く実装できるようにすることである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ、が提供される。
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタとともに、薄膜抵抗またはインダクタないし薄膜抵抗とインダクタの双方が同一の基材の上に形成されていることを特徴とする複合受動部品、が提供される。
【００１０】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する密着電極と、前記密着電極上に形成された、膜厚が前記誘電体薄膜の膜厚の２倍以上で、かつ、Ｐｔよりヤング率の高い材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ、および薄膜キャパシタを含む複合受動部品、が提供される。
そして、好ましくは、高弾性電極の膜厚は好ましくは３００ｎｍ以上、より好ましくは４００ｎｍ以上に、もしくは、誘電体薄膜の膜厚の二倍以上になされる。また、好ましくは、高弾性電極は、Ｉｒ、Ｒｕ、Ｒｈ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａのいずれかにより形成される。また、一層好ましくは、絶縁基材には、樹脂フレキシブル基材が用いられる。
【００１１】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、下部電極と該下部電極から絶縁された該下部電極と同一材料からなる疑似下部電極とが形成され、前記下部電極の一部領域上に誘電体薄膜および上部電極が積層されている薄膜キャパシタであって、膜厚１μｍの上部引き出し電極が前記上部電極から前記疑似下部電極へと引き出され、膜厚１μｍの下部引き出し電極が前記下部電極の前記誘電体薄膜の形成されていない領域からその上方に向けて引き出されていることを特徴とする薄膜キャパシタ、および薄膜キャパシタを含む複合受動部品、が提供される。
【００１２】
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法、が提供される。
また、上記の目的を達成するため、本発明によれば、厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、感光性樹脂ないし感光性ガラスを用いて絶縁層を形成する工程と、前記絶縁層が下部電極の全面を覆うようにパターニングする工程と、引き出し電極の密着層と薄膜抵抗を同一の材料にて成膜する工程と、引き出し電極とインダクタを同一の材料にて同時に形成する工程と、を有することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法、が提供される。
【００１３】
また、上記の目的を達成するため、本発明によれば、上記の薄膜キャパシタまたは薄膜キャパシタを含む複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出され、薄膜抵抗およびスパイラルインダクタのそれぞれの電極は前記薄膜抵抗およびスパイラルインダクタに到達するビアホールまたは前記薄膜抵抗およびスパイラルインダクタを貫通するスルーホールのいずれかを介して引き出されていることを特徴とする薄膜キャパシタおよび薄膜キャパシタを含む複合受動部品を内蔵する配線基板、が提供される。
【００１４】
［作用］
本発明の薄膜キャパシタでは、誘電体薄膜の下層に下部電極の一部として、高ヤング率材料からなる厚い高弾性電極が設けられる。これにより、樹脂のキュア温度よりも高い温度で誘電体薄膜を形成した際に生じる応力を緩和することができる。このような効果が期待できるのはその膜厚が３００ｎｍ以上からであり、その効果がより確実になるのは４００ｎｍ以上である。しかし、その膜厚を１．５μｍ以上に厚く形成するのは得策ではない。一定以上に厚くしても応力緩和効果の向上を期待できない上に成膜時間が長期化するからである。かくして、高い応力を生じさせることなく誘電体薄膜の高温度でのアニールが可能になったことにより、高い容量密度（概ね３０ｐＦ／ｍｍ２以上）を実現することができる。また、ベースとなる基材に、２μｍ以上１００μｍ以下、例えば１０〜７０μｍのフレキシブル基材を用いることにより、厚さ０．１ｍｍ以下で、キャパシタを樹脂基板内に内蔵する樹脂基板製造プロセスにおいて破損することのないの薄膜キャパシタを提供することが可能になる。なお、本発明においては、２〜１００μｍ厚の基材が用いられるが、厚み１００μｍ以下の基材を用いるのは０．１ｍｍ以下の厚さのキャパシタを製造するために必要なことであり、また基材が十分の厚みを有し強固である場合には本発明において要請される高弾性電極を用いる必要性が低くなるからである。また、薄膜キャパシタを配線基板に内蔵する場合、プリプレグを用いて薄膜キャパシタを埋め込むことが多いが、その場合硬化されたプリプレグの厚さが０．１ｍｍ程度となることを想定すると、７０μｍ以下の基材を用いることがより好ましい。また、２μｍ以下の基材では機械的強度が不足し、また製造工程中の取り扱いが困難になることから、これ以上厚さが必要となる。製造工程中の安定性をより確実にするには１０μｍ以上の厚みの基材を用いることがより好ましい。
【００１５】
また、本発明の薄膜キャパシタには、下部電極および上部電極上に電解めっきにより１μｍ以上、より好ましくは２．５μｍ以上の膜厚の引き出し電極が形成される。そのため、薄膜キャパシタを樹脂基板に内蔵した場合に、薄膜キャパシタの電極とスルーホールの内面に形成されたＣｕ層との電気的接続を確実にすることができる。また、引き出し電極の厚さが１μｍを下回ると、熱サイクル試験において引き出し電極と貫通スルーホールの内面Ｃｕめっきとの電気的接続が失われる恐れが高くなるが、その意味においても引き出し電極の厚さを１μｍ以上とすることは有効である。この場合に、薄膜キャパシタに電解めっき等で厚膜電極を形成すると誘電体薄膜にさらに応力がかかるようになるが、この応力も本発明により下部電極に高弾性電極を用いたことにより緩和され、誘電体薄膜が破損されることを抑制することができる。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１（ａ）、（ｂ）は、本発明の薄膜キャパシタの第１の実施の形態を示す平面図と断面図である。樹脂または金属からなる好ましくは厚さ２〜１００μｍ、より好ましくは１０〜７０μｍのフレキシブル基材１上に、下部電極５と、無機材料によって構成された高誘電率薄膜８と、上部電極９とが積層されてキャパシタが構成されている。そして、下部電極５は、フレキシブル基材１の密着性を高めるために設けられる密着電極２と、高誘電率薄膜８と接触する、難酸化性材料からなる耐酸化電極４と、耐酸化電極４と密着電極２の間に挟まれた、耐酸化電極４よりも高い弾性率（ヤング率）を有する高弾性電極３とにより構成される。高弾性電極３はフレキシブル基材１が変形するような外部応力がかけられても高誘電率薄膜８が損傷を受けないようにするために設けられた電極であり、３００ｎｍ以上であることが望ましく、より好ましくは４００ｎｍ以上の厚さである。また、高弾性電極３と、耐酸化電極４との密着性を向上させるために両者の間に密着層を介在させることができる。この密着層と上記の密着電極は、Ｃｒ、Ｔｉ、Ｚｒのいずれかを用いて形成することができる。
【００１７】
本発明の薄膜キャパシタには、外部配線との接続のために１μｍ以上、より好ましくは２．５μｍ以上の厚さを有する引き出し電極７および引き出し電極１０が備えられている。図１（ａ）の７ａは、引き出し電極７の上部電極９に対するコンタクト部である。この引き出し電極７を、引き出し電極１０およびそれと電気的に接続している下部電極５と十分に絶縁させるために、引き出し電極７、１０の接触領域以外は絶縁層６により被覆されている。本発明の構成の必須要件ではないが、薄膜キャパシタの最上層には感光性樹脂を用いた厚さ１〜５μｍの保護層１１が形成されている。この保護層１１には、引き出し電極７および１０の一部が露出するように開口１１ａ、１１ｂが設けられている。この開口は、薄膜キャパシタの静電容量を測定する際に、測定器のプローブを直接薄膜キャパシタの引き出し電極に当てるために、また薄膜キャパシタを配線基板に内蔵した際に配線基板の導電膜を薄膜キャパシタの引き出し電極に接触させることができるようにするため用いられる。
【００１８】
図１の高弾性電極３には、耐酸化電極４に通常用いられるＰｔ（ヤング率Ｅ＝１６５ＧＰａ）よりも高い弾性率（ヤング率）を有する金属が用いられる。具体的にはＭｏ、Ｗ、Ｒｕ、Ｉｒ等が挙げられるが、耐酸化電極よりも高い弾性率（ヤング率）を有しかつ高い導電性があれば上記金属に限定されない。すなわち、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａ等も使用可能である。耐酸化電極４は、Ｐｔ以外にＲｕ、ＲｕＯ２、ＩｒＯ２、Ｐｄ、Ａｕ等を用いて形成してもよい。高誘電率薄膜８には、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）のようなペロブスカイト構造を有する無機複合酸化物、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）等が用いられる。また、高誘電率薄膜８と上部電極９との間に両者の密着性を向上させるためにＣｒやＴｉやＺｒ等からなる密着層を形成してもよい。また、引き出し電極７、１０には、めっき法などの厚膜形成が可能なプロセスで形成されるのに適したＣｕ、Ｎｉ等を用いることが、絶縁層６には、パターン形成が容易な感光性樹脂を用いることがそれぞれ適している。高弾性電極３自体が耐酸化性材料により形成されている場合には、、耐酸化電極４を省略して、高弾性電極３上に直接または密着層を介して誘電体薄膜を形成するようにしてもよい。
【００１９】
図２（ａ）、（ｂ）は、本発明の薄膜キャパシタの第２の実施の形態を示す平面図と断面図である。図２において、図１に示した第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、フレキシブル基材１上に、高誘電率薄膜８に接する下部電極５以外に、下部電極５と電気的に絶縁されかつ下部電極５と同じ層構造を有する引き出し電極受け５ａが形成されており、上部電極から延びる引き出し電極７が、この引き出し電極受け５ａにまで引き延ばされている点である。このように、引き出し電極７が横方向に引き延ばされたことにより、図１に示した薄膜キャパシタと比較して、薄膜キャパシタの形状が大きくなる、上部電極９に接続される引き出し電極７の引き回しが長くなるために高周波特性が劣るというデメリットはあるが、上部電極９に接続される引き出し電極７が高誘電率薄膜８の真上外に引き出されているために、配線基板に内蔵したときに表面配線層との電気的接続にプロセス上安価な貫通スルーホールを使うことができるメリットがある。また、引き出し電極７を単にフレキシブル基材１上や絶縁層６上に延在させるのに比較して、引き出し電極７を引き出し電極受け５ａに接続するようにすることにより、スルーホール形成時の引き出し電極の剥がれをより有効に防止することができる。なお、図２（ａ）の７、７ｂは、引き出し電極７の上部電極９と引き出し電極受け５ａに対するコンタクト部である。
【００２０】
図３は、本発明の薄膜キャパシタの第３の実施の形態を示す断面図である。図３において、図１に示した第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、フレキシブル基材１に開口が設けられ、該開口内が下部電極５の引き出し電極１２となる導電性材料により埋め込まれている点である。
引き出し電極１２が埋設されたフレキシブル基材１は、以下のように形成することができる。ガラス、シリコン、サファイア、セラミック、金属などからなるリジットな仮基板上に電解めっき法もしくは厚膜印刷法により、引き出し電極１２となる導電性ポストを形成し、あるいは仮基板上に金属フィルムを貼り付けエッチングによって導電性ポストを形成し、ポリイミドのワニスのような基材形成材料を塗布し、硬化させてフレキシブル基材１を形成する。ＣＭＰなどにより表面平坦化した後、その上にキャパシタを形成する。キャパシタ形成後に薄膜キャパシタを仮基板から剥離する。あるいは、仮基板をエッチング除去する。
引き出し電極１２の埋設されたフレキシブル基材１の他の形成方法は、フレキシブル基材１上にキャパシタを形成した後、基材裏面より基材を選択的にエッチングし、もしくはレーザ光照射により基材を選択的に除去して開口を形成し、該開口内に導電性塗料やはんだを埋め込む。あるいは、電解めっき法により開口内に導電層プラグを形成する。
【００２１】
図４は、本発明の薄膜キャパシタの第２の実施の形態を示す断面図である。図４において、図１、図２に示した第１、第２の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態の図１に示した第１の実施の形態の薄膜キャパシタと相違する点は、上部電極９上にさらに高誘電率薄膜８′、下部電極５′、高誘電率薄膜８″、上部電極９′が積層され、下部電極５、５′同士が並列に接続され、上部電極９、９′同士が引き出し電極７により並列に接続されていることである。本実施の形態によれば、面積当たりの容量を大きくすることができる。本発明のキャパシタの厚みは、フレキシブル基材１と引き出し電極との膜厚によってほぼ決定されるため、キャパシタを多層構造としたことによって、キャパシタの厚さが大きく厚くなることはない。多層に重ねる高誘電率薄膜の層数は、２でもよくまた４以上であってもよい。
図３、図４に示した第３、第４の実施の形態のキャパシタにおいても、表面に絶縁性の保護層を形成するようにしてもよい。
【００２２】
図５（ａ）、（ｂ）は、本発明の薄膜キャパシタを含む複合受動部品の第１の実施の形態を示す平面図と断面図である。図５において、図１、図２に示した第１、第２の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。同一のフレキシブル基材１の上に薄膜キャパシタと薄膜抵抗が形成されている。図の左側部には、図１に示した第１の実施の形態の薄膜キャパシタに密着電極を付加したものが形成されている。すなわち、上部電極９ないし下部電極の耐酸化電極６と厚膜で形成された引き出し電極７および１０との間に密着電極１４ａが形成されている。図の右側部は薄膜抵抗形成部であって、薄膜抵抗体１４ｂは密着電極１４ａと同一材料からなり、密着電極１４ａと同時に形成されたものである。薄膜抵抗体１４ｂの上に引き出し電極１５が形成される。なお第１から第４の実施の形態で示したように、表面に絶縁性の保護層１１を形成するようにしてもよい。その場合、保護層１１には引き出し電極１５上に開口１１ｃ、１１ｄが開けられる。また、図５においては薄膜抵抗体１４ｂの両端が引き出し電極１５の両端と一致するように記載されているが、薄膜抵抗体１４ｂと引き出し電極１５が電気的に接触していれば、一致していなくてもよい。ここで、薄膜キャパシタの下部電極５の右端と薄膜抵抗体１４ｂの左端の距離は２０μｍまで近づけることができる。
また、図５には薄膜キャパシタと薄膜抵抗の２つが同一基材上に形成されている形態を示したが、薄膜キャパシタと薄膜インダクタとが、または薄膜キャパシタと薄膜抵抗と薄膜インダクタとが同一基材上に形成されていてもよい。
【００２３】
図６は、本発明の薄膜キャパシタを含む複合受動部品の第２の実施の形態を示す断面図である。図６において、図５示した複合受動部品の第１の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。本実施の形態においては、同一のフレキシブル基材１の上に薄膜キャパシタとスパイラルインダクタとが形成されている。すなわち、図６の左側部には図５に示した第１の実施の形態の薄膜キャパシタが形成されており、右側部にはスパイラルインダクタ１６が形成されている。スパイラルインダクタ１６は、薄膜キャパシタの下部電極５と同一材料からなり、下部電極５のパターニング時に同時に形成されたものである。スパイラルインダクタ１６の上に引き出し電極１７が形成される。なお、表面に絶縁性の保護層１１を形成するようにしてもよい。その場合、保護層１１には引き出し電極１７上に開口が開けられる。
【００２４】
図７は、本発明の薄膜キャパシタを内蔵した配線基板の第１の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタを多層配線基板に内蔵した例に関する。図７に示す薄膜キャパシタ内蔵多層配線基板は以下のように作製される。両面に内層パターン２２となる配線が形成されたコア層２１上に、本発明に係る薄膜キャパシタ２０ａを接着層２３を介して固着した後、コア層２１の上下面にプリプレグを配置し、加圧・加熱してプリプレグ硬化層２４を形成する。そして、薄膜キャパシタの引き出し電極７および１０を貫通するように、基板を貫通するスルーホール２５を開設し、プリプレグ硬化層２４の表面に配線パターン２６を形成すると共に、スルーホール内壁面に、配線パターン２６と、薄膜キャパシタ２０ａの引き出し電極７、１０や内層パターン２２とを接続するＣｕめっき層２６を形成する。
プリプレグ硬化層２４を形成しめっきのみによって配線パターンを形成する方式に代え、プリプレグ硬化層２４をコア層に接着する際にその上に銅箔を設けるかあるいは樹脂コート銅（ＲＣＣ、ｒｅｓｉｎ　ｃｏａｔｅｄ　ｃｏｐｐｅｒ）を貼り付けその銅箔層を用いて配線パターンを形成するようにしてもよい。図７から明らかなように、本実施の形態に用いられる薄膜キャパシタ２０ａはプリプレグ硬化層２４よりも薄いことが必須である。望ましくは薄膜キャパシタの厚さはプリプレグの概ね７０％以下である。したがってプリプレグ層一層の厚さを０．１ｍｍとしたとき、許容される薄膜キャパシタの厚さは７０μｍ以下ということになる。
【００２５】
図８は、本発明の薄膜キャパシタを内蔵した配線基板の第２の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタをビルドアップ基板のコア基板に内蔵した例に関する。コア基板３０は、次のように作成される。内層パターン２２となる配線パターンを有するコア層２１上に本発明に係る薄膜キャパシタ２０ｂを接着層２３を介して接着し、そのコア層２１の上下面にプリプレグを配置し、押圧し硬化させてプリプレグ硬化層２４を形成する。コア基板を貫通するスルーホール２５を形成すると共に薄膜キャパシタ２０ｂの引き出し電極７、１０の表面を露出させるビアホール２８を開設する。ビアホール２８内壁面に形成されたＣｕめっき層２９を介して薄膜キャパシタ２０ｂの引き出し電極７、１０に接続された配線パターン２６を形成すると共に、スルーホール２５の内壁面にＣｕめっき層２７を形成しこれにより基板表裏面の配線パターン２６を電気的に接続する。プリプレグ硬化層２４を形成する際にその上に銅箔を設けるようにしてもよい。このようにして作製されたコア基板３０の表裏面にビルドアップ層３１を形成する。ビルドアップ層３１は、プリプレグ硬化層３２を形成しビアホール３３を形成した後、配線パターン３５とビアホール３３の内壁面を覆うＣｕめっき層３４を形成する工程を、１ないし複数回行うことによって形成される。
ビルドアップ層３１は、プリプレグ硬化層３２を用いて形成する方式に代え、薄い絶縁樹脂フィルムを貼り付ける方法、ワニスを塗布し硬化させる方法、感光性樹脂を塗布し露光・現像を行って膜形成と同時にビアホール形成行う方法等を用いてもよい。また、プリプレグ硬化層３２を形成する際に、その上に銅箔を設けるようにしてもよい。
【００２６】
図９は、本発明の薄膜キャパシタを内蔵した配線基板の第３の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタをフレキシブル配線基板内に実装した例に関する。内層パターン４２となる配線パターンを有する、ポリイミドフィルムのような樹脂フィルムで形成された樹脂層４１上に接着層２３を介して薄膜キャパシタ２０ａを固着し、その上に樹脂シートを積層し熱圧着して樹脂層４３を形成する。その後、基板を貫通するスルーホール４４を開設し基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に配線パターン４６と薄膜キャパシタ２０ａの引き出し電極７、１０や内層パターン４２とを接続するＣｕめっき層４５を形成する。樹脂層４３は、ワニスを塗布しこれを硬化させることによって形成してもよい。また、樹脂層４１として、その内層パターン４２が形成されていない側に予め銅箔を有するフィルムを使うことができる。さらに、樹脂層４３を形成する際にも銅箔付きの樹脂層を形成するようにしてもよい。
【００２７】
本実施の形態は、樹脂層４１、４３からなる厚さ１００μｍ以下のフレキシブル基板中に薄膜キャパシタを内蔵させたものであり、樹脂層各層の厚さはそれぞれ約５０μｍよりも薄いものである。そのため薄膜キャパシタの厚さは総厚で３５μｍ程度以下であることが望ましい。また薄膜キャパシタを埋め込むための樹脂層４３を構成する樹脂は熱可塑性を有することが望ましい。しかし樹脂層と薄膜キャパシタを一体化するプロセスにおいて薄膜キャパシタが破壊されなければ樹脂層３５は熱硬化性樹脂でも差し支えない。また樹脂層４３の表面の配線パターンと薄膜キャパシタの引き出し電極７ないし１０を基板貫通しないビアホールによって電気的に接続するようにしてもよい。
【００２８】
図１０は、本発明の薄膜キャパシタを内蔵した配線基板の第４の実施の形態を示す断面図である。本実施の形態は、本発明に係る、裏面電極引き出し型薄膜キャパシタをフレキシブル配線基板内に実装した例に関する。ポリイミドフィルムのような樹脂フィルムで形成された樹脂層４１上に形成された内層パターン４２上に、はんだまたは導電性塗料などからなる導電性接着層２３を介して薄膜キャパシタ２０ｃを固着し、その上に樹脂シートを積層し熱圧着して樹脂層４３を形成し薄膜キャパシタ２０ｃを埋め込む。そして、薄膜キャパシタ２０ｃの引き出し電極７の表面を露出されるビアホール４８を開け、さらに基板を貫通するスルーホール４４を開設する。その後、電解めっきにより、ビアホール４８内壁面にＣｕめっき層４９を、基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に配線パターン４６間や配線パターン４６と内層パターン４２を接続するＣｕめっき層４５を形成する。樹脂層４３は、ワニスを塗布しこれを硬化させることによって形成してもよい。また、樹脂層４１として、その内層パターン４２が形成されていない側に予め銅箔を有するフィルムを使うことができる。さらに、樹脂層４３を形成する際にも銅箔付きの樹脂層を形成するようにしてもよい。
【００２９】
図１１は、本発明の薄膜キャパシタを含む複合部品を内蔵した配線基板の第１の実施の形態を示す断面図である。本実施の形態は、本発明に係る薄膜キャパシタを含む複合部品を多層配線基板に内蔵した例に関する。図１１に示す複合部品内蔵多層配線基板は以下のように作製される。両面に内層パターン５４となる配線が形成されたコア層５１上に、本発明に係る薄膜キャパシタと薄膜抵抗が同一の基材上に形成された複合部品５０ａを、接着層５５を介して固着した後、コア層５１の上下面にプリプレグを配置し、加圧・加熱してプリプレグ硬化層５２を形成する。基板を貫通するスルーホール５６を形成すると共に薄膜キャパシタの引き出し電極７、１０および薄膜抵抗の引き出し電極１５の表面を露出させるビアホール５８を開設する。ビアホール５８内壁面に形成されたＣｕめっき層５９を介して薄膜キャパシタの引き出し電極７、１０に接続された配線パターン５３を形成すると共に、スルーホール５６の内壁面にＣｕめっき層５７を形成しこれにより配線基板の表面配線と内層ないし裏面配線とを電気的に接続するとともに、これらと薄膜抵抗の引き出し電極１５とを電気的に接続する。プリプレグ硬化層５２を形成する際にその上に銅箔を設けるようにしてもよい。本発明の薄膜キャパシタを内蔵した配線基板の第１の実施の形態と同様に、本実施の形態に用いられる薄膜キャパシタを含む複合受動部品はプリプレグ硬化層５２よりも薄いことが必須である。
【００３０】
【実施例】
次に、本発明の実施例について詳細に説明する。
［実施例１］
図１２に示すステンレス鋼製の固定枠６１、６２に、ベースフィルム６３として市販のポリイミドフィルム（厚さ５０μｍ）を固定した後、ＤＣスパッタ装置に導入し、フィルム上にＣｒ、Ｗ、Ｔｉ、ＰｔをそれぞれＣｒ：２０ｎｍ、Ｗ：５００ｎｍ、Ｔｉ：２０ｎｍ、Ｐｔ：２５０ｎｍの膜厚に成膜した。ここで、Ｃｒは密着電極（図１の２）、Ｗは高弾性電極（図１の３）、Ｔｉは密着電極（図１の３、４の間）、Ｐｔは耐酸化電極（図１の４）に対応する。Ｐｔ電極の上にＲＦスパッタ法でペロブスカイト構造を有するチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜（図１の８）を２００ｎｍ厚に成膜し、さらにその上にＤＣスパッタ法で上部電極（図１の９）としてＰｔを２００ｎｍの膜厚に成膜した。成膜後、４００℃にてアニールを行った。次に、フォトリソグラフィ法により形成すべき上部電極のパターンのレジスト膜を形成し、イオンビームエッチング（ＩＢＥ）法でＰｔ膜をパターニングした。同様に、フォリソグラフィ法で形成すべき高誘電率誘電体膜のパターンのレジスト膜を形成し、化学エッチング法によってＳｒＴｉＯ３膜をパターニングした。さらにフォトリソグラフィ法により下部電極（図１の５）のパターン状にレジスト膜を形成し、ＩＢＥ法により下部電極膜（Ｐｔ、Ｔｉ、Ｗ、Ｃｒ膜）をパターニングした。
【００３１】
次に、上部電極（図１の９）と電気的に接続される引き出し電極（図１の７）と下部電極（図１の５）を電気的に確実に絶縁させるため、エポキシ樹脂からなる感光性樹脂を塗布し露光・現像によりパターニングして厚さ約２μｍの絶縁層（図１の６）を形成した。次に、ＤＣスパッタ法でＴｉを約２０ｎｍ、Ｃｕを約１００ｎｍの順で全面に成膜しめっき下地層を形成した。Ｔｉ層はＣｕ膜の密着性を高めるために設けたものであり、この用途のために外にＣｒやＺｒを用いることもできる。次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜を形成し、その開口に電解めっき法によってＣｕを１８μｍ成膜し、これを引き出し電極（図１の７、１０）とした。レジスト膜を除去し、露出しためっき下地層をエッチング除去した後に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層（図１の１１）を形成した。
【００３２】
その後、固定枠６１、６２から取り外し、外形に沿って切断して、個々の薄膜キャパシタとした。このようにして作製した薄膜キャパシタを上から見た図を図１３に示す。上からは保護層１１とその開口１１ａ、１１ｂに露出した引き出し電極７、１０を見ることができだけである。開口１１ａ、１１ｂのサイズは０．５ｍｍ□とした。図１３中の点線は上部電極９の外形を示し、この面積および高誘電率誘電体薄膜８の厚さによって薄膜キャパシタの静電容量が決まる。薄膜キャパシタの上部電極９のサイズを０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍの範囲で変えたときの薄膜キャパシタの静電容量と誘電損失をＬＣＲメータで測定した。
測定された静電容量から式（１）によって高誘電率薄膜８の比誘電率εｒを求めたところεｒ＝８０〜８５という数値が得られた。有効面積Ｓが小さい方がやや高めのεｒが得られた。誘電損失はｆ＝１ｋＨｚで０．００８、ｆ＝１ＭＨｚで０．０１０であった。
この結果からＳｉウエハ等のリジッドな基板上に形成した場合とほとんど同等の比誘電率εｒが得られ、かつ誘電損失も実用的な数値であるといえる。
εｒ＝Ｃｄ／ε０Ｓ・・・・・・・・・・・・・・・・・・・・・・（１）
ここで、Ｃは静電容量（Ｆ）、ｄは高誘電率薄膜の厚さ（ｍ）、ε０は真空中での誘電率、Ｓは上部電極９の面積（ｍ２）である。
【００３３】
［実施例２］
実施例１と同様に、図１２に示すように、市販のポリイミドフィルム（厚さ５０μｍ）を固定枠６１、６２に固定した後、ＤＣスパッタ装置に導入し、フィルム上にＣｒ、Ｗ、Ｔｉ、ＰｔをそれぞれＣｒ：２０ｎｍ、Ｗ：１０００ｎｍ、Ｔｉ：２０ｎｍ、Ｐｔ：２５０ｎｍの膜厚に成膜した。ここでＣｒは密着電極（図２の２）、Ｗは高弾性電極（図２の３）、Ｔｉは密着電極（図２の３、４の間）、Ｐｔは耐酸化電極（図２の４）に対応する。Ｐｔ電極の上にゾルゲル法でペロブスカイト構造を有するジルコン酸チタン酸ランタン鉛（（Ｐｂ０．９４Ｌａ０．０６）（Ｚｒ０．５Ｔｉ０．５）Ｏ３）薄膜（図２の８）を膜厚２００ｎｍに成膜し、さらにその上にＤＣスパッタ法で上部電極（図２の９）となるＰｔを２００ｎｍ厚に成膜した。成膜後、ジルコン酸チタン酸ランタン鉛を４５０℃でアニールした。次に、フォトリソグラフィ法により形成すべき上部電極形状のパターンのレジスト膜を形成し、イオンビームエッチング（ＩＢＥ）法でＰｔ膜をパターニングした。同様にフォトリソグラフィ法によりレジスト膜を形成し、化学エッチング法によってジルコン酸チタン酸ランタン鉛膜をパターニングした。さらにフォトリソグラフィ法によりレジスト膜を形成し、ＩＢＥ法により下部電極膜（Ｐｔ、Ｔｉ、Ｗ、Ｃｒ膜）をパターニングして、下部電極（図２の５）、引き出し電極受け（図２の５ａ）を作成した。
【００３４】
絶縁層（図２の６）、引き出し電極（図２の７、図２の１０）および保護層（図２の１１）は実施例１で述べた方法と同様にして形成した。薄膜キャパシタの上部電極のサイズを実施例１と同様に０．１ｍｍ×０．１ｍｍ〜１ｍｍ×１ｍｍとしたときの静電容量と誘電損失をＬＣＲメータで測定し、（１）式にしたがって比誘電率εｒを計算したところ、εｒ＝２７０〜３２０であった。実施例１のチタン酸ストロンチウム薄膜の比誘電率よりは高いものの、Ｓｉウエハなどのリジッドな基板上で作製したジルコン酸チタン酸ランタン鉛薄膜の比誘電率（εｒ＝８００〜１０００）よりははるかに低い。これはアニール温度が低いことによるものと推定される。なお、誘電損失はｆ＝１ｋＨｚで０．０２、ｆ＝１ＭＨｚで０．０３５であった。
【００３５】
［実施例３］
本実施例は、図３に示した裏面電極引き出し型キャパシタに係る。シリコン基板上に電子ビーム蒸着法によりＴｉ／Ｃｕを蒸着してめっき下地層を形成し、フォトリソグラフィ法により引き出し電極１２の形成領域に開口を有するレジスト膜を形成し電解めっき法によって引き出し電極１２となる、厚さ２５μｍの導電性ポストを形成した。レジスト膜を除去し、露出しためっき下地層を除去した後、基板上にポリイミドのワニスをスピンコート法によって塗布し、所定の乾燥・キュアを行うことによってフレキシブル基材１を形成した。引き出し電極１２の厚さはこのフレキシブル基材１よりも若干厚く形成しておくことが好ましい。その後、引き出し電極１２を研磨することによって、引き出し電極１２とフレキシブル基材１の表面との段差をなくした。引き出し電極１２が埋設されたフレキシブル基材１上に、スパッタ法により密着電極２（Ｔｉ）、高弾性電極３（Ｒｕ）および耐酸化電極４（Ｐｄ）をそれぞれ５０ｎｍ、４００ｎｍ、２００ｎｍの膜厚に堆積して下部電極５を形成した。耐酸化電極４上にＣＶＤ法により酸化タンタル（Ｔａ２Ｏ５）を５０ｎｍの膜厚に堆積して高誘電率薄膜８を形成した。その上にスパッタ法で上部電極９となるＰｔを１５０ｎｍ厚に成膜した。成膜後、フォトリソグラフィ法により上部電極９となるＰｔ膜と高誘電率薄膜８のパターニングを行ない、絶縁層６を形成した後、実施例１と同様の方法を用いて上部電極９上に引き出し電極７を形成した。最後に、仮基板であるシリコン基板を剥離除去しフレキシブル基材を切断分離して個々のキャパシタを得た。
【００３６】
［実施例４］
本実施例は、図４に示した積層型キャパシタに係る。フレキシブル基材１となる厚さ３０μｍのポリイミドフィルムをシリコンウェハ上に耐熱性の高い接着剤を用いて固定した。シリコン以外にもガラス、サファイア、セラミック、金属などのリジットな基板であれば用いることができる。ポリイミドフィルム上に、スパッタ法により、密着電極２（Ｔｉ）、高弾性電極３（Ｗ）、耐酸化電極４（Ｐｔ）をそれぞれ２０ｎｍ、５００ｎｍ、２５０ｎｍの膜厚に堆積して下部電極５を形成した。Ｐｔ電極の上に、高誘電率薄膜８としてゾルゲル法でペロブスカイト構造を有するジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ０．５Ｔｉ０．５）Ｏ３）薄膜を膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングし、さらにスパッタ法で上部電極９となるＰｔを２００ｎｍ厚に成膜しパターニングした。上部電極９のパターニングには、フォトエッチング法やリフトオフ法を用いることができる。その後、さらに高誘電率薄膜８′となるジルコン酸チタン酸鉛薄膜をゾルゲル法で膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングした後、スパッタ法により、密着電極２（Ｔｉ：２０ｎｍ）、耐酸化電極４（Ｐｔ：２５０ｎｍ）を堆積しパターニングして下部電極５′を形成した。下部電極５′のパターニングには、フォトエッチング法やリフトオフ法を用いることができる。その後、さらに高誘電率薄膜８″となるジルコン酸チタン酸鉛薄膜をゾルゲル法で膜厚２００ｎｍに形成し、フォトリソグラフィ法によりパターニングした後、スパッタ法により、Ｐｔを２００ｎｍ厚に成膜し同様にパターニングして上部電極９′を形成した。そして、最下層の電極層をパターニングして下部電極５と引き出し電極受け５ａを形成した。最下層の電極層のパターニングは、高誘電率薄膜８の形成前に行うことができる。その場合、リフトオフ法によりパターニングするようにしてもよい。ジルコン酸チタン酸鉛薄膜を４５０℃で一括アニールした後、エポキシ系の感光性樹脂を用いて、絶縁層６を形成し、その後に、実施例１と同様の方法を用いてＣｕを主体とする引き出し電極７、１０を形成した。最後に、フレキシブル基材をシリコンウェハより剥離し、個々の薄膜キャパシタに切断分離した。
【００３７】
［比較例］
実施例１と同一プロセスによってチタン酸ストロンチウム薄膜を高誘電率薄膜８に用いた薄膜キャパシタを作製した。実施例１と異なる点は下部電極５の層構成である。比較例では、Ｔｉ：２０ｎｍ、Ｐｔ：５００ｎｍを下部電極とした。ここで、Ｔｉは密着電極（図１の２）、Ｐｔは耐酸化電極（図１の４）に対応し、高弾性電極３に対応する電極を設けていない。高誘電率薄膜８としてチタン酸ストロンチウムを下部電極５上に成膜しアニールを行った時点で図１４に示したような誘電体薄膜の「しわ」が観察された。その後、実施例１と同一プロセスによって薄膜キャパシタの静電容量と誘電損失を測定できるようにしたところ、２０個測定して全数がショートモードの不良であった。これは高誘電率薄膜形成の際に発生した応力によってフレキシブル基板１にしわが発生し、結果として高誘電率薄膜８にクラック等が発生しショートしたものと推察される。
【００３８】
［実施例５］
本実施例は図５に示した本発明の薄膜キャパシタを含む複合受動部品の製造方法に関わる。図１５〜１７は、その製造方法を示す工程順の断面図である。最初に、図１５（ａ）に示されるシリコンウエハ１ａ上にポリイミドワニスをスピンコート法で塗布し、４００℃窒素雰囲気中でキュアすることでフレキシブル基材１を形成した〔図１５（ｂ）〕。続いて、密着層、高弾性金属、耐酸化性金属を順次堆積して下部電極膜５ｂを形成し〔図１５（ｃ）〕、高誘電率薄膜８を堆積し〔図１５（ｄ）〕、上部電極膜９ａを成膜した〔図１５（ｅ）〕。上部電極膜９ａをパターニングして上部電極９を形成し〔図１６（ｆ）〕、高誘電率薄膜８をパターニングした〔図１６（ｇ）〕後、引き続き下部電極膜５ｂをパターニングして下部電極５を形成した〔図１６（ｈ）〕。その後、エポキシ系感光性樹脂により絶縁層６を形成した〔図１６（ｉ）〕。なお、下部電極膜５ｂを堆積する工程から絶縁層６を形成するまでの工程〔図１５（ｃ）〜図１６（ｉ）〕は、実施例１と同じである。次に、密着電極１４ａと薄膜抵抗体１４ｂとなるＴｉＮ膜（厚さ５０ｎｍ）を反応性スパッタ法により堆積し、引き続き通常のＤＣスパッタ法によりＣｕ（厚さ２００ｎｍ）を連続して成膜した。次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜を形成し、その開口に電解めっき法によってＣｕを１２−１８μｍ厚に成膜し、引き出し電極７、１０、１５を形成した。レジスト膜を除去し、露出しためっき下地であるＣｕ層を、ＴｉＮを溶かさないエッチング液（例えば硫酸＋過酸化水素水）を用いて除去した後に、フォトリソグラフィ法により抵抗パターンを形成するためのレジスト膜を形成し、開口部のＴｉＮ膜をエッチング除去した後にレジストを剥離した〔図１６（ｊ）〕。次に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層を形成した〔図１７（ｋ）〕。最後に、薄膜キャパシタと薄膜抵抗が形成されたフレキシブル基材をシリコンウエハ１ａから剥離した〔図１７（ｌ）、図１７（ｍ）〕。そして個々の複合受動部品に切断した〔図１７（ｎ）〕。一例として１０００ｐＦの薄膜キャパシタ１０個と５０ｋΩの薄膜抵抗１個を同時に形成した複合受動部品を上から見た図を図１８に示す。図１８において、７１は薄膜キャパシタ部、７２は薄膜抵抗部である。この複合受動部品のサイズは縦５．７６ｍｍ、横３．８６ｍｍ、厚さ４０μｍ（フレキシブル基材〜保護層）であった。
薄膜抵抗に代えてあるいは薄膜抵抗とともにインダクタを形成することができる。インダクタは、スパッタリングされたＴｉＮ層とＣｕ層との積層膜を用いて形成することができる。あるいは、引き出し電極を形成するＣｕめっき層を含めた導電膜によって形成するようにしてもよい。
【００３９】
［実施例６］
図１９、２０は、図６に示した本発明の薄膜キャパシタを含む複合受動部品の製造方法を示す工程順の断面図である。実施例５と同様の方法を用いて、シリコンウエハ１ａ上にフレキシブル基材１を形成し、密着層、高弾性金属、耐酸化性金属からなる下部電極膜５ｂを形成した後、高誘電率薄膜８を堆積し、上部電極膜９ａを成膜した〔図１９（ａ）〕。上部電極膜９ａをパターニングして上部電極９を形成し、高誘電率薄膜８をパターニングした後、引き続き下部電極膜５ｂをパターニングして下部電極５とスパイラルインダクタ１６を形成した〔図１９（ｂ）〕。その後、エポキシ系感光性樹脂により、薄膜キャパシタとスパイラルインダクタ１６の引き出し電極形成領域に開口を有する絶縁層６を形成した〔図１９（ｃ）〕。次に、膜厚５０ｎｍのＴｉＮ膜と膜厚２００ｎｍのＣｕ層をスパッタ法により堆積して、下地膜１３を形成した〔図１９（ｄ）〕。
次に、フォトリソグラフィ法により形成すべき引き出し電極形状の開口を有するレジスト膜１８を形成し、その開口に電解めっき法によってＣｕを１２−１８μｍ厚に成膜し、薄膜キャパシタの引き出し電極７、１０と、スパイラルインダクタ１６の引き出し電極１７を形成した〔図２０（ｅ）〕。レジスト膜１８を除去し、露出した下地膜１３をエッチング除去した〔図２０（ｆ）〕。次に、最上層全面に感光性エポキシ樹脂を塗布し、露光・現像を行って厚さ約２μｍの保護層１１を形成した〔図２０（ｇ）〕。最後に、薄膜キャパシタとスパイラルインダクタ１６が形成されたフレキシブル基材１をシリコンウエハ１ａから剥離した〔図２０（ｈ）〕。
スパイラルインダクタに代えてあるいはスパイラルインダクタとともに薄膜抵抗を形成することができる。薄膜抵抗は、３層の導電膜からなる下部電極膜５ｂを用いて、あるいは密着層のみを用いて若しくは密着層と高弾性金属膜とを用いて形成することができる。
【００４０】
［実施例７］
実施例２で作製した薄膜キャパシタを内蔵した配線基板を次のようにして作製した。図７に示すように、多層配線基板のコア基板として両面に配線パターンを形成した厚さ０．４〜０．６ｍｍのコア基板２１の一方の面に薄膜キャパシタ２０ａを絶縁性の接着剤２３を用いて接着した。次に、コア基板の上下面に厚さ０．１〜０．３ｍｍの銅張りのプリプレグまたはガラスクロスを含まない樹脂コート銅（ＲＣＣ：ｒｅｓｉｎ　ｃｏａｔｅｄ　ｃｏｐｐｅｒ）を配し、熱圧着により一体化した。次に、０．３〜０．３５ｍｍφのドリルによって基板を貫通するスルーホール２５を開け、その後通常のプレイテッドスルーホール形成方法に従い、活性化処理、無電解めっき、電解めっき、選択的エッチングを行って、配線パターン２６を形成すると共に、スルーホール２５内壁面に厚さ１８〜３０μｍのＣｕめっき層２７を形成した。表面の配線パターン２６、２６にプローブを当ててＬＣＲメータで基板に内蔵した薄膜キャパシタの静電容量および誘電損失を測定したところ、内蔵前の薄膜キャパシタの静電容量が２２５０ｐＦ、誘電損失が０．０１（ｆ＝１ｋＨｚ、２０個平均）であったものが、静電容量２０８０ｐＦ、誘電損失０．０１２（いずれもｆ＝１ｋＨｚ、２０箇所平均）であった。基板内蔵前後で静電容量および誘電損失の差はほとんどないといえる。
【００４１】
［実施例８］
実施例１で作製した薄膜キャパシタを内蔵した多層ビルドアップ基板を次のようにし作製した。図８に示すコア基板３０を、実施例５にて説明した多層配線基板の製造方法と同様の方法により作製した。但し、実施例５とは異なり、薄膜キャパシタ２０ａの引き出し電極７および１０の表面を露出させるビアホール２８をレーザ光により開設し、その内壁面に形成したＣｕめっき層２９によって、引き出し電極７、１０と配線パターン２６との電気的接続を実現している。而して、薄膜キャパシタ２０ａの引き出し電極１０については、高誘電率薄膜８および下部電極５の直上にないためにビアホールに代え貫通スルーホールを用いて配線パターン２６ないし内層パターン２２と電気的に接続させても差し支えない。薄膜キャパシタ２０ａを内蔵したコア基板３０の上下面に感光性絶縁樹脂を塗布し露光・現像を行ってビアホール３３が開けられた絶縁層（プリプレグ硬化層３２に相当）を形成し、Ｃｕめっき層３４、配線パターン３５を形成して１層分のビルドアップ層を作成した。以下、このプロセスを必要回数繰り返すことによってビルドアップ層３１を形成して、薄膜キャパシタ内蔵ビルドアップ基板を作製した。
【００４２】
ビルドアップ基板表面の配線パターン３５、３５にプローブを当ててＬＣＲメータで基板に内蔵した薄膜キャパシタの静電容量および誘電損失を測定したところ、内蔵前の薄膜キャパシタの静電容量が８８０ｐＦ、誘電損失が０．００８（ｆ＝１ｋＨｚ、２０個平均）であったものが、静電容量８５０ｐＦ、誘電損失０．０１（いずれもｆ＝１ｋＨｚ、２０箇所平均）であった。ビルドアップ基板に薄膜キャパシタを内蔵しても、内蔵前後で静電容量および誘電損失の差はほとんどないといえる。
【００４３】
［実施例９］
実施例２で作製した薄膜キャパシタを次のような方法でフレキシブル配線基板に内蔵した。図９に示すように、片側に銅箔を有し他の片側に予め内層パターン４２となる配線パターンが形成されている厚さ約５０μｍのポリイミドフィルム（樹脂層４１）上に薄膜キャパシタ２０ａを接着剤２３で固定し、その上に片面がＣｕでコーティングされた厚さ５０〜７０μｍの熱可塑性樹脂フィルムを、Ｃｕコーティングされていない面を薄膜キャパシタに覆い被せるようにして積層し熱圧着することによって一体化して樹脂層４３を形成した。ドリルでスルーホール４４を開設し、その後通常のプレイテッドスルーホール形成方法により、基板表裏面に配線パターン４６を形成すると共に、スルーホール４４の内壁面に銅めっき層４５を形成した。ここで内蔵した薄膜キャパシタのベースとなるフレキシブル基材１の厚さは、実施例２では５０μｍとしたがここでは２０μｍとして、薄膜キャパシタ全体の厚さが３５μｍ以下となるようにした。
【００４４】
内蔵した薄膜キャパシタの静電容量および誘電損失を、基板表面の配線パターン４６、４６にプローブをに当てることによって測定した。測定した２０箇所のうち、２箇所に絶縁不良が発生していた。これは薄膜キャパシタのフレキシブル基材１が実施例１および２で用いたものよりも薄くかつ樹脂層４３の厚さが実施例５ないし４におけるプリプレグ硬化層２４よりも薄いために、熱圧着工程において薄膜キャパシタの高誘電率薄膜８に高い応力が負荷されて絶縁破壊に至ったためと推定される。しかし９０％の歩留まりで絶縁不良のないキャパシタ内蔵基板が得られた。内蔵前の薄膜キャパシタの静電容量が２２５０ｐＦ、誘電損失が０．０１（ｆ＝１ｋＨｚ、２０個平均）であったものが、内蔵後は静電容量が１９６０ｐＦ、誘電損失が０．０１２（いずれもｆ＝１ｋＨｚ、１８箇所平均）となった。実施例５よりも基板内蔵による静電容量の減少がわずかに大きい結果となった。
【００４５】
以上好ましい実施例について説明したが、本発明はこれら実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施例では、絶縁層や保護層を感光性樹脂を用いて形成していたが、これに代え感光性ガラスを用いて絶縁層や保護層を形成するようにしてもよい。あるいは、非感光性材料により形成するようにしてもよい。
【００４６】
【発明の効果】
本発明の薄膜キャパシタは、誘電体薄膜の下層に高弾性材料からなる電極層を配したものであるので、薄いフレキシブルな基材上に薄い高誘電率誘電体薄膜を信頼性高く形成することが可能になり、薄くかつ大容量の薄膜キャパシタを信頼性高く提供することが可能になる。したがって、本発明によれば、大容量キャパシタを内蔵した配線基板の薄型化が実現できると共に、大容量キャパシタを内蔵したフレキシブル基板を提供することが可能になる。また、フレキシブル基材上に薄膜キャパシタを構成することができることにより薄膜キャパシタを配線基板内に実装する際に薄膜キャパシタを損傷しないようにすることができる。また、本発明の薄膜キャパシタには、１μｍ以上の膜厚の引き出し電極が形成されるので、熱サイクルによって破壊されない、低抵抗で接続信頼性の高いスルーホール接続を実現することができる。また、本発明の薄膜キャパシタを含む複合受動部品およびその製造方法によって、大容量キャパシタと薄膜抵抗ないし薄膜インダクタを高密度に同一のフレキシブル基材上に形成することが可能になり、かつ当該複合受動部品を内蔵した配線基板を小さくすることが可能になる。
【図面の簡単な説明】
【図１】本発明の薄膜キャパシタの第１の実施の形態を示す平面図と断面図。
【図２】本発明の薄膜キャパシタの第２の実施の形態を示す平面図と断面図。
【図３】本発明の薄膜キャパシタの第３の実施の形態を示す断面図。
【図４】本発明の薄膜キャパシタの第４の実施の形態を示す断面図。
【図５】本発明の薄膜キャパシタを含む複合受動部品の第１の実施の形態を示す断面図。
【図６】本発明の薄膜キャパシタを含む複合受動部品の第２の実施の形態を示す断面図。
【図７】本発明の薄膜キャパシタ内蔵配線基板の第１の実施の形態を示す断面図。
【図８】本発明の薄膜キャパシタ内蔵配線基板の第２の実施の形態を示す断面図。
【図９】本発明の薄膜キャパシタ内蔵配線基板の第３の実施の形態を示す断面図。
【図１０】本発明の薄膜キャパシタ内蔵配線基板の第４の実施の形態を示す断面図。
【図１１】本発明の薄膜キャパシタを含む受動部品内蔵配線基板の第１の実施の形態を示す断面図。
【図１２】本発明の薄膜キャパシタの作製工程を説明するための上面図と断面図。
【図１３】本発明の実施例１、２により形成された薄膜キャパシタの上面図。
【図１４】比較例の薄膜キャパシタの製造工程における高誘電率薄膜形成後の表面状態を示す金属顕微鏡写真。
【図１５】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その１）。
【図１６】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その２）。
【図１７】本発明の実施例５の複合受動部品の製造方法を示す工程順の断面図（その３）。
【図１８】本発明の実施例５で作製した複合受動部品の上面図。
【図１９】本発明の実施例６の複合受動部品の製造方法を示す工程順の断面図（その１）。
【図２０】本発明の実施例６の複合受動部品の製造方法を示す工程順の断面図（その２）。
【符号の説明】
１　フレキシブル基材
１ａ　シリコンウエハ
２　密着電極
３　高弾性電極
４　耐酸化電極
５　下部電極
５ａ　引き出し電極受け
５ｂ　下部電極膜
６　絶縁層
７、１０、１２、１５、１７　引き出し電極
７ａ、７ｂ　コンタクト部
８　高誘電率薄膜
９　上部電極
９ａ　上部電極膜
１１　保護層
１１ａ、１１ｂ、１１ｃ、１１ｄ　開口
１３　下地膜
１４ａ　密着電極
１４ｂ　薄膜抵抗体
１６　スパイラルインダクタ
１８　レジスト膜
２０ａ、２０ｂ、２０ｃ　薄膜キャパシタ
２１、５１　コア層
２２、４２、５４　内層パターン
２３、５５　接着層
２４、３２、５２　プリプレグ硬化層
２５、４４、５６　スルーホール
２６、３５、４６、５３　配線パターン
２７、２９、３４、４５、４９、５７、５９　Ｃｕめっき層
２８、３３、４８、５８　ビアホール
３０　コア基板
３１　ビルドアップ層
４１、４３　樹脂層
４７　導電性接着層
５０ａ　複合部品
６１、６２　固定枠
６３　ベースフィルム
７１　薄膜キャパシタ部
７２　薄膜抵抗部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention includes a thin film capacitor formed on an insulating substrate and a composite passive component including the thin film capacitor, particularly a thin film capacitor and a thin film capacitor having a structure suitable for being mounted inside an electronic circuit board made of an organic material. The present invention relates to a composite passive component, a method of manufacturing the same, and a thin-film capacitor and a wiring board incorporating the composite passive component including the thin-film capacitor.
[0002]
[Prior art]
In recent years, market demand for high-density mounting of passive components has been increasing in order to improve the performance of electronic devices. In order to meet such demands, passive components have been reduced in size to 1005 size (L: 1.0 mm x W: 0.5 mm) and 0603 size (L: 0.6 mm x W: 0.3 mm). I have. Further, passive components having a 0402 size (L: 0.4 mm × W: 0.2 mm) tend to be developed. However, on the other hand, it is recognized that further reduction in the chip size is difficult from the technical point of view and the circumstances of the mounting machine. From such a background, attention has been paid to a technique for reducing the board area by incorporating passive components into an electric circuit board. In particular, since a capacitor is one of the most frequently used components in an electronic circuit, if the capacitor can be built into an electronic circuit board, a particularly large effect can be expected in reducing the area of the board.
[0003]
As a technique for incorporating a capacitor in an electronic circuit board, a technique in which electronic components are embedded in a cavity provided in one layer of a multilayer board as disclosed in JP-A-2000-243873 and JP-A-11-45555, Japanese Patent Application Laid-Open No. 2000-277922 and Japanese Patent Application Laid-Open No. 2001-77539 use an insulating layer constituting a multilayer substrate as a dielectric layer of a capacitor. In particular, when an insulating layer is used as a capacitor, a technique for increasing the relative dielectric constant by applying a resin mixed with an inorganic filler to the insulating layer has been proposed.
[0004]
[Problems to be solved by the invention]
However, when a cavity is provided in one layer of a multilayer substrate and an electronic component is embedded, assuming that the lower limit of the thickness of the electronic component is 0.3 mm for a normal chip component, it is assumed that the prepregs of the printed board are stacked one by one on the upper and lower sides. However, assuming that the minimum thickness of the prepreg is 0.1 mm, it becomes impossible to reduce the thickness of the substrate to 0.5 mm or less. Further, when the insulating layer is used as a capacitor, it is extremely difficult to make the relative dielectric constant 2 to 4 even if an inorganic filler is mixed, and it is extremely difficult to make the relative dielectric constant 30 or more. 1 mm because it is 10 μm 2 The capacitance per unit can be obtained at most only 9 pF (assuming the thickness of the insulating layer is 20 μm and the relative permittivity is 20).
[0005]
In order to solve the above problems, it is effective to incorporate a thin-film capacitor thinner than a chip component and having a higher capacitance per unit into a substrate. Many techniques relating to thin film capacitors have been reported, and most of them are related to thin film capacitors formed on a rigid Si substrate or ceramic substrate. A thin film capacitor formed on a rigid substrate has a merit that a dielectric material having a higher relative permittivity can be used because a formation temperature of a dielectric thin film can be set to 500 to 600 ° C. or higher, Since the thickness of the substrate is usually 0.1 mm or more, it is difficult to make the thickness of the multilayer substrate containing the substrate thinner than 0.5 mm. Also, when a thin film capacitor formed on a rigid substrate is built in a resin substrate such as a multilayer wiring substrate, the rigid substrate may be damaged by thermocompression bonding in a manufacturing process of the resin substrate, for example, the multilayer wiring substrate. There is a risk of doing.
[0006]
On the other hand, a thin film capacitor formed on a flexible substrate such as resin or metal foil can reduce the thickness of the substrate, and the flexible substrate is not damaged by thermocompression bonding in the multilayer wiring board manufacturing process. There are benefits. As for a thin film capacitor formed on a flexible base material, Japanese Patent Application Laid-Open No. S59-135714 discloses a technique in which a metal thin film is provided on a flexible film made of an organic polymer and a high dielectric thin film is formed. . Japanese Patent Application Laid-Open No. 2000-357631 discloses an adhesive film for firmly bonding a flexible substrate made of an organic polymer or a metal foil to an inorganic high dielectric film and a metal electrode film in a flexible thin film capacitor (= capacitor). A technique for providing a metal oxide adhesive film is disclosed.
[0007]
However, in order to improve the reliability of a thin film capacitor in which a high dielectric constant thin film is formed on a flexible base material such as an organic polymer film or a metal foil, as described in JP-A-2000-357631, Increasing the adhesion between the metal film and the high dielectric thin film is an effective measure, but the dielectric thin film is formed by the stress generated when annealing at a temperature higher than the curing temperature of the resin when forming the high dielectric constant thin film. Means were required to prevent the dielectric thin film itself from being deformed, in other words, from damaging the dielectric thin film itself.
Furthermore, when not only thin-film capacitors but also resistors and inductors are built into the wiring board, it is necessary to secure a certain distance between built-in passive components if each passive component of capacitors, resistors and inductors is built in one by one. Therefore, there is room for improvement in reducing the area of the substrate with built-in passive components.
[0008]
As one method of incorporating a thin film capacitor into an insulating substrate such as a wiring substrate, Japanese Patent Application Laid-Open No. 2001-168534 discloses a method in which terminal electrodes are formed at both ends of a thin film capacitor and the through holes penetrating the terminal electrodes are used to form the insulating substrate. A technique for connecting to an inner layer electrode or an outer layer electrode is disclosed. In this case, it is necessary to electrically connect the Cu layer formed on the inner surface of the through hole and the terminal electrode of the thin film capacitor. However, since the thickness of the lower electrode and the upper electrode formed by the thin film device is only about 1 μm at most, there is a problem that the connection reliability between the Cu layer on the inner wall of the through hole and the thin film capacitor electrode cannot be sufficiently secured. Was.
An object of the present invention is to solve the above-mentioned problems of the prior art. First, a thin (for example, 0.1 mm or less) thin-film capacitor that can be mounted on a flexible wiring board is characterized. Second, there is a need to provide such a thin thin film capacitor with high connection reliability in a wiring board.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, in a thin film capacitor in which a lower electrode, a dielectric thin film, and an upper electrode are laminated on a base material having a thickness of 2 μm or more and 100 μm or less, A first adhesion electrode in contact with the base material, an oxidation-resistant electrode in contact with the dielectric thin film, and a higher Young's modulus than the oxidation-resistant electrode provided between the first adhesion electrode and the oxidation-resistant electrode And a highly elastic electrode made of a material having the following.
To achieve the above object, according to the present invention, in a thin film capacitor in which a lower electrode, a dielectric thin film and an upper electrode are laminated on a base material having a thickness of 2 μm or more and 100 μm or less, Is higher than the oxidation-resistant electrode provided between the first adhesion electrode and the oxidation-resistant electrode, the first adhesion electrode in contact with the base material, the oxidation-resistant electrode in contact with the dielectric thin film, A thin film capacitor characterized by having a highly elastic electrode made of a material having a Young's modulus, and a thin film resistor or an inductor or both a thin film resistor and an inductor are formed on the same base material. Composite passive component is provided.
[0010]
To achieve the above object, according to the present invention, in a thin film capacitor in which a lower electrode, a dielectric thin film and an upper electrode are laminated on a base material having a thickness of 2 μm or more and 100 μm or less, A contact electrode in contact with the base material, and a high elasticity electrode formed on the contact electrode and having a thickness of at least twice the thickness of the dielectric thin film and made of a material having a Young's modulus higher than Pt. And a composite passive component including the thin-film capacitor.
Preferably, the thickness of the high elasticity electrode is preferably at least 300 nm, more preferably at least 400 nm, or at least twice the thickness of the dielectric thin film. Preferably, the high elasticity electrode is formed of any one of Ir, Ru, Rh, W, Mo, Fe, Ni, Co, and Ta. More preferably, a resin flexible substrate is used as the insulating substrate.
[0011]
According to the present invention, a pseudo lower electrode made of the same material as a lower electrode and the lower electrode insulated from the lower electrode is provided on a base material having a thickness of 2 μm or more and 100 μm or less. And a thin film capacitor in which a dielectric thin film and an upper electrode are laminated on a partial area of the lower electrode, wherein an upper extraction electrode having a thickness of 1 μm is extracted from the upper electrode to the pseudo lower electrode. A thin-film capacitor, wherein the lower extraction electrode having a thickness of 1 μm is extended upward from a region of the lower electrode where the dielectric thin film is not formed, and a composite passive component including the thin-film capacitor , Are provided.
[0012]
According to the present invention, in order to achieve the above object, a first contact electrode in contact with the base material and a first contact electrode in contact with the base material having a thickness of 2 μm to 100 μm are formed on the first contact electrode. Forming a lower electrode having a highly elastic electrode, and an oxidation-resistant electrode formed on the high-elastic electrode and made of a material having an oxidation resistance and a Young's modulus lower than that of the high-elastic electrode; and Forming a dielectric thin film on the lower electrode, forming an upper electrode on the dielectric thin film, patterning the upper electrode, patterning the dielectric thin film, and forming the lower electrode And a step of patterning so as to occupy a larger area than the dielectric thin film.
According to the present invention, in order to achieve the above object, a first contact electrode in contact with the base material and a first contact electrode in contact with the base material having a thickness of 2 μm to 100 μm are formed on the first contact electrode. Forming a lower electrode having a highly elastic electrode, and an oxidation-resistant electrode formed on the high-elastic electrode and made of a material having an oxidation resistance and a Young's modulus lower than that of the high-elastic electrode; and Forming a dielectric thin film on the lower electrode, forming an upper electrode on the dielectric thin film, patterning the upper electrode, patterning the dielectric thin film, and forming the lower electrode Patterning so as to occupy a larger area than the dielectric thin film, forming an insulating layer using a photosensitive resin or photosensitive glass, and patterning the insulating layer so as to cover the entire lower electrode. A thin film capacitor, comprising: a step of forming an adhesion layer of an extraction electrode and a thin film resistor using the same material; and a step of simultaneously forming an extraction electrode and an inductor using the same material. A method for manufacturing a composite passive component is provided.
[0013]
In order to achieve the above object, according to the present invention, the above-mentioned thin film capacitor or a composite passive component including the thin film capacitor is embedded in a resin substrate, and a lower electrode of the thin film capacitor is a via hole reaching the thin film capacitor. Alternatively, the upper electrode of the thin film capacitor is drawn through a through hole penetrating the thin film capacitor or a conductive pattern to which the thin film capacitor is fixed, and the upper electrode of the thin film capacitor penetrates the via hole reaching the thin film capacitor or the thin film capacitor. Each electrode of the thin film resistor and the spiral inductor is drawn out through one of the through holes, and the respective electrodes of the thin film resistor and the spiral inductor are drawn through either a via hole reaching the thin film resistor and the spiral inductor or a through hole passing through the thin film resistor and the spiral inductor. Wiring board with a built-in composite passive components including thin film capacitor and a thin film capacitor, characterized in that has been issued, is provided.
[0014]
[Action]
In the thin film capacitor of the present invention, a thick high elastic electrode made of a high Young's modulus material is provided as a part of the lower electrode below the dielectric thin film. Thereby, the stress generated when the dielectric thin film is formed at a temperature higher than the curing temperature of the resin can be reduced. Such an effect can be expected when the film thickness is 300 nm or more, and the effect is more certain when the film thickness is 400 nm or more. However, it is not advisable to form the film to a thickness of 1.5 μm or more. This is because even if the thickness is more than a certain value, no improvement in the stress relaxation effect can be expected, and the film formation time is prolonged. Thus, since the dielectric thin film can be annealed at a high temperature without generating a high stress, a high capacitance density (about 30 pF / mm) can be obtained. 2 Above) can be realized. Further, by using a flexible base material having a thickness of 2 μm or more and 100 μm or less, for example, 10 to 70 μm, as a base material, the thickness is 0.1 mm or less, and the capacitor is broken in the resin substrate manufacturing process of incorporating the capacitor in the resin substrate. It is possible to provide a thin-film capacitor without any problem. In the present invention, a substrate having a thickness of 2 to 100 μm is used.However, the use of a substrate having a thickness of 100 μm or less is necessary for manufacturing a capacitor having a thickness of 0.1 mm or less, This is because when the base material has a sufficient thickness and is strong, the necessity of using a highly elastic electrode required in the present invention is reduced. In addition, when a thin film capacitor is embedded in a wiring board, the thin film capacitor is often embedded using a prepreg. In this case, assuming that the thickness of the cured prepreg is about 0.1 mm, a substrate of 70 μm or less is required. It is more preferable to use a material. On the other hand, a substrate having a thickness of 2 μm or less has insufficient mechanical strength and is difficult to handle during the manufacturing process. In order to ensure the stability during the manufacturing process, it is more preferable to use a substrate having a thickness of 10 μm or more.
[0015]
In the thin film capacitor of the present invention, a lead electrode having a thickness of 1 μm or more, more preferably 2.5 μm or more is formed on the lower electrode and the upper electrode by electrolytic plating. Therefore, when the thin film capacitor is built in the resin substrate, electrical connection between the electrode of the thin film capacitor and the Cu layer formed on the inner surface of the through hole can be ensured. Further, when the thickness of the extraction electrode is less than 1 μm, there is a high possibility that the electrical connection between the extraction electrode and the inner surface Cu plating of the through-hole is lost in the thermal cycle test. Is more than 1 μm. In this case, when a thick film electrode is formed on the thin film capacitor by electrolytic plating or the like, a stress is further applied to the dielectric thin film. This stress is also reduced by using a highly elastic electrode for the lower electrode according to the present invention. Damage to the dielectric thin film can be suppressed.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
FIGS. 1A and 1B are a plan view and a cross-sectional view showing a first embodiment of a thin film capacitor of the present invention. A lower electrode 5, a high dielectric constant thin film 8 composed of an inorganic material, and an upper electrode 9 are formed on a flexible base material 1 preferably made of resin or metal and having a thickness of 2 to 100 μm, more preferably 10 to 70 μm. They are stacked to form a capacitor. The lower electrode 5 includes an adhesion electrode 2 provided to enhance the adhesion of the flexible base material 1, an oxidation-resistant electrode 4 made of an oxidation-resistant material, and an oxidation-resistant electrode 4 in contact with the high dielectric constant thin film 8. And a high elasticity electrode 3 sandwiched between the contact electrodes 2 and having a higher elastic modulus (Young's modulus) than the oxidation-resistant electrode 4. The high elasticity electrode 3 is an electrode provided to prevent the high dielectric constant thin film 8 from being damaged even when an external stress such that the flexible base material 1 is deformed is applied. , More preferably 400 nm or more. In order to improve the adhesion between the highly elastic electrode 3 and the oxidation-resistant electrode 4, an adhesion layer can be interposed between them. The adhesion layer and the adhesion electrode can be formed using any of Cr, Ti, and Zr.
[0017]
The thin film capacitor of the present invention is provided with a lead electrode 7 and a lead electrode 10 having a thickness of 1 μm or more, more preferably 2.5 μm or more, for connection with an external wiring. Reference numeral 7a in FIG. 1A denotes a contact portion of the extraction electrode 7 with respect to the upper electrode 9. In order to sufficiently insulate the extraction electrode 7 from the extraction electrode 10 and the lower electrode 5 electrically connected to the extraction electrode 10, an area other than the contact area between the extraction electrodes 7 and 10 is covered with an insulating layer 6. Although not an essential requirement of the configuration of the present invention, a protective layer 11 having a thickness of 1 to 5 μm using a photosensitive resin is formed on the uppermost layer of the thin film capacitor. The protective layer 11 is provided with openings 11a and 11b so that a part of the extraction electrodes 7 and 10 is exposed. This opening is used to directly apply the probe of the measuring instrument to the extraction electrode of the thin film capacitor when measuring the capacitance of the thin film capacitor. It is used to make it possible to make contact with the extraction electrode of the capacitor.
[0018]
As the highly elastic electrode 3 in FIG. 1, a metal having an elastic modulus (Young's modulus) higher than Pt (Young's modulus E = 165 GPa) usually used for the oxidation-resistant electrode 4 is used. Specific examples include Mo, W, Ru, Ir, and the like, but are not limited to the above metals as long as they have a higher elastic modulus (Young's modulus) and higher conductivity than the oxidation-resistant electrode. That is, Fe, Ni, Co, Ta and the like can be used. The oxidation-resistant electrode 4 is made of Ru, RuO in addition to Pt. 2 , IrO 2 , Pd, Au or the like. Barium strontium titanate ((Ba, Sr) TiO 2) 3 ), Strontium titanate (SrTiO) 3 ), Lead zirconate titanate (Pb (Zr, Ti) O 3 ), Titanium oxide (TiO 2) having a perovskite structure 2 ), Tantalum oxide (Ta) 2 O 5 ) Etc. are used. Further, an adhesion layer made of Cr, Ti, Zr, or the like may be formed between the high dielectric constant thin film 8 and the upper electrode 9 in order to improve the adhesion between them. Further, Cu, Ni or the like suitable for being formed by a process capable of forming a thick film such as a plating method is used for the extraction electrodes 7 and 10, and the insulating layer 6 is formed of a photosensitive material which is easy to form a pattern. It is suitable to use a conductive resin. When the highly elastic electrode 3 itself is formed of an oxidation resistant material, the oxidation resistant electrode 4 is omitted, and a dielectric thin film is formed on the highly elastic electrode 3 directly or through an adhesion layer. You may.
[0019]
FIGS. 2A and 2B are a plan view and a sectional view showing a second embodiment of the thin film capacitor of the present invention. In FIG. 2, parts that are the same as the parts of the first embodiment shown in FIG. 1 are given the same reference numerals, and overlapping descriptions are omitted. The difference from the thin film capacitor of the first embodiment shown in FIG. 1 of this embodiment is that the lower electrode 5 is electrically connected to the flexible substrate 1 in addition to the lower electrode 5 in contact with the high dielectric constant thin film 8. An extraction electrode receiver 5a which is electrically insulated and has the same layer structure as the lower electrode 5 is formed, and the extraction electrode 7 extending from the upper electrode is extended to the extraction electrode receiver 5a. As described above, since the extraction electrode 7 is extended in the horizontal direction, the shape of the thin film capacitor becomes larger than that of the thin film capacitor shown in FIG. There is a demerit that the high-frequency characteristics are inferior due to the lengthening of the wiring, but since the extraction electrode 7 connected to the upper electrode 9 is pulled out just above the high dielectric constant thin film 8, it has a disadvantage. Another advantage is that a through-hole that is inexpensive in process can be used for electrical connection with the surface wiring layer. In addition, as compared with the case where the extraction electrode 7 is simply extended on the flexible base material 1 or the insulating layer 6, the extraction electrode 7 is connected to the extraction electrode receiver 5a, so that the extraction at the time of forming the through hole is performed. The peeling of the electrode can be more effectively prevented. Reference numerals 7 and 7b in FIG. 2A denote contact portions between the upper electrode 9 of the extraction electrode 7 and the extraction electrode receiver 5a.
[0020]
FIG. 3 is a sectional view showing a third embodiment of the thin film capacitor of the present invention. In FIG. 3, parts that are the same as the parts of the first embodiment shown in FIG. 1 are given the same reference numerals, and overlapping descriptions are omitted. This embodiment differs from the thin film capacitor of the first embodiment shown in FIG. 1 in that an opening is provided in the flexible base material 1, and the inside of the opening serves as the extraction electrode 12 of the lower electrode 5. The point is that it is embedded by a material.
The flexible substrate 1 in which the extraction electrodes 12 are embedded can be formed as follows. A conductive post serving as the lead electrode 12 is formed on a rigid temporary substrate made of glass, silicon, sapphire, ceramic, metal, or the like by electrolytic plating or thick film printing, or a metal film is attached on the temporary substrate. A conductive post is formed by etching, and a base material such as a polyimide varnish is applied and cured to form a flexible base 1. After the surface is flattened by CMP or the like, a capacitor is formed thereon. After the formation of the capacitor, the thin film capacitor is peeled off from the temporary substrate. Alternatively, the temporary substrate is removed by etching.
Another method of forming the flexible base material 1 in which the extraction electrode 12 is embedded is to form a capacitor on the flexible base material 1 and then selectively etch the base material from the back surface of the base material or irradiate the base material with laser light. Is selectively removed to form an opening, and a conductive paint or solder is embedded in the opening. Alternatively, a conductive layer plug is formed in the opening by electrolytic plating.
[0021]
FIG. 4 is a sectional view showing a second embodiment of the thin film capacitor of the present invention. In FIG. 4, the same parts as those of the first and second embodiments shown in FIGS. 1 and 2 are denoted by the same reference numerals, and the duplicate description will be omitted. The difference from the thin film capacitor of the first embodiment shown in FIG. 1 of this embodiment is that a high dielectric constant thin film 8 ′, a lower electrode 5 ′, a high dielectric thin film 8 ″, The upper electrode 9 'is stacked, the lower electrodes 5, 5' are connected in parallel, and the upper electrodes 9, 9 'are connected in parallel by the extraction electrode 7. According to the present embodiment. Since the thickness of the capacitor of the present invention is substantially determined by the film thickness of the flexible base material 1 and the lead electrode, the thickness of the capacitor can be increased by forming the capacitor in a multilayer structure. The number of layers of the high dielectric constant thin film stacked on each other may be two or four or more.
Also in the capacitors of the third and fourth embodiments shown in FIGS. 3 and 4, an insulating protective layer may be formed on the surface.
[0022]
FIGS. 5A and 5B are a plan view and a sectional view showing a first embodiment of a composite passive component including a thin film capacitor according to the present invention. In FIG. 5, the same parts as those of the first and second embodiments shown in FIG. 1 and FIG. 2 are denoted by the same reference numerals, and duplicate description will be omitted. A thin film capacitor and a thin film resistor are formed on the same flexible substrate 1. On the left side of the figure, the thin-film capacitor according to the first embodiment shown in FIG. 1 to which an adhesion electrode is added is formed. That is, the contact electrode 14a is formed between the oxidation-resistant electrode 6 of the upper electrode 9 or the lower electrode and the lead electrodes 7 and 10 formed of a thick film. The right side of the drawing is a thin film resistor forming portion, and the thin film resistor 14b is made of the same material as the close contact electrode 14a and is formed simultaneously with the close contact electrode 14a. An extraction electrode 15 is formed on the thin film resistor 14b. As described in the first to fourth embodiments, the insulating protective layer 11 may be formed on the surface. In that case, openings 11 c and 11 d are opened in the protective layer 11 above the extraction electrode 15. In FIG. 5, both ends of the thin-film resistor 14 b are described as being coincident with both ends of the extraction electrode 15. However, if the thin-film resistor 14 b and the extraction electrode 15 are in electrical contact, they coincide. It is not necessary. Here, the distance between the right end of the lower electrode 5 of the thin film capacitor and the left end of the thin film resistor 14b can be reduced to 20 μm.
FIG. 5 shows an embodiment in which the thin film capacitor and the thin film resistor are formed on the same substrate, but the thin film capacitor and the thin film inductor or the thin film capacitor, the thin film resistor and the thin film inductor are formed on the same base. It may be formed on a material.
[0023]
FIG. 6 is a sectional view showing a second embodiment of the composite passive component including the thin film capacitor of the present invention. In FIG. 6, the same components as those of the first embodiment of the composite passive component shown in FIG. 5 are denoted by the same reference numerals, and redundant description will be omitted. In the present embodiment, a thin film capacitor and a spiral inductor are formed on the same flexible base material 1. That is, the thin film capacitor of the first embodiment shown in FIG. 5 is formed on the left side of FIG. 6, and the spiral inductor 16 is formed on the right side. The spiral inductor 16 is made of the same material as the lower electrode 5 of the thin film capacitor, and is formed at the same time as the lower electrode 5 is patterned. A lead electrode 17 is formed on the spiral inductor 16. Note that the insulating protective layer 11 may be formed on the surface. In that case, an opening is formed in the protective layer 11 above the extraction electrode 17.
[0024]
FIG. 7 is a sectional view showing a first embodiment of a wiring board incorporating a thin film capacitor of the present invention. The present embodiment relates to an example in which the thin film capacitor according to the present invention is built in a multilayer wiring board. The multilayer wiring board with a built-in thin film capacitor shown in FIG. 7 is manufactured as follows. After the thin film capacitor 20a according to the present invention is fixed via the adhesive layer 23 on the core layer 21 on which the wiring to be the inner layer pattern 22 is formed on both surfaces, prepregs are arranged on the upper and lower surfaces of the core layer 21 and pressurized. Heating to form the prepreg cured layer 24; Then, a through hole 25 penetrating the substrate is formed so as to penetrate the lead electrodes 7 and 10 of the thin film capacitor, a wiring pattern 26 is formed on the surface of the prepreg hardened layer 24, and a wiring pattern Then, a Cu plating layer 26 for connecting the lead electrodes 7, 10 of the thin film capacitor 20a and the inner layer pattern 22 is formed.
Instead of forming the prepreg cured layer 24 and forming a wiring pattern only by plating, when bonding the prepreg cured layer 24 to the core layer, a copper foil is provided thereon or resin-coated copper (RCC, resin coated copper) May be attached to form a wiring pattern using the copper foil layer. As is apparent from FIG. 7, it is essential that the thin film capacitor 20a used in the present embodiment is thinner than the prepreg hardened layer 24. Desirably, the thickness of the thin film capacitor is about 70% or less of the prepreg. Therefore, when the thickness of one prepreg layer is 0.1 mm, the allowable thickness of the thin film capacitor is 70 μm or less.
[0025]
FIG. 8 is a sectional view showing a second embodiment of the wiring board incorporating the thin film capacitor of the present invention. This embodiment relates to an example in which the thin film capacitor according to the present invention is built in a core substrate of a build-up substrate. The core substrate 30 is created as follows. The thin film capacitor 20b according to the present invention is adhered to the core layer 21 having the wiring pattern to be the inner layer pattern 22 via the adhesive layer 23, and the prepreg is disposed on the upper and lower surfaces of the core layer 21 and pressed to be cured. A hardened layer 24 is formed. A through hole 25 penetrating the core substrate is formed, and a via hole 28 for exposing the surfaces of the extraction electrodes 7 and 10 of the thin film capacitor 20b is opened. A wiring pattern 26 connected to the lead electrodes 7 and 10 of the thin film capacitor 20b is formed via a Cu plating layer 29 formed on the inner wall surface of the via hole 28, and a Cu plating layer 27 is formed on the inner wall surface of the through hole 25. Thus, the wiring patterns 26 on the front and back surfaces of the substrate are electrically connected. When the prepreg cured layer 24 is formed, a copper foil may be provided thereon. The build-up layer 31 is formed on the front and back surfaces of the core substrate 30 thus manufactured. The build-up layer 31 is formed by forming a prepreg hardened layer 32 and forming a via hole 33, and then performing a step of forming a Cu plating layer 34 covering the inner wall surface of the wiring pattern 35 and the via hole 33 one or more times. You.
The build-up layer 31 may be formed using a prepreg cured layer 32 instead of a method of attaching a thin insulating resin film, a method of applying and curing a varnish, or a method of applying a photosensitive resin and performing exposure and development to form a film. At the same time, a method of forming a via hole or the like may be used. Further, when forming the prepreg hardened layer 32, a copper foil may be provided thereon.
[0026]
FIG. 9 is a cross-sectional view showing a third embodiment of the wiring board incorporating the thin film capacitor of the present invention. This embodiment relates to an example in which the thin film capacitor according to the present invention is mounted in a flexible wiring board. A thin film capacitor 20a is fixed via an adhesive layer 23 on a resin layer 41 formed of a resin film such as a polyimide film having a wiring pattern to be an inner layer pattern 42, and a resin sheet is laminated thereon and thermocompression-bonded. Thus, a resin layer 43 is formed. Thereafter, a through hole 44 penetrating the substrate is opened to form a wiring pattern 46 on the front and back surfaces of the substrate, and the wiring pattern 46 and the lead electrodes 7, 10 and the inner layer pattern 42 of the thin film capacitor 20a are formed on the inner wall surface of the through hole 44. A Cu plating layer 45 to be connected is formed. The resin layer 43 may be formed by applying a varnish and curing the varnish. Further, as the resin layer 41, a film having a copper foil in advance on the side where the inner layer pattern 42 is not formed can be used. Furthermore, when forming the resin layer 43, a resin layer with a copper foil may be formed.
[0027]
In the present embodiment, a thin-film capacitor is built in a flexible substrate having a thickness of 100 μm or less formed of resin layers 41 and 43, and the thickness of each resin layer is smaller than about 50 μm. Therefore, it is desirable that the total thickness of the thin film capacitor is not more than about 35 μm. It is desirable that the resin constituting the resin layer 43 for embedding the thin film capacitor has thermoplasticity. However, if the thin film capacitor is not destroyed in the process of integrating the resin layer and the thin film capacitor, the resin layer 35 may be a thermosetting resin. Alternatively, the wiring pattern on the surface of the resin layer 43 and the lead-out electrodes 7 to 10 of the thin-film capacitor may be electrically connected by via holes that do not penetrate the substrate.
[0028]
FIG. 10 is a sectional view showing a fourth embodiment of the wiring board incorporating the thin film capacitor of the present invention. The present embodiment relates to an example in which a thin film capacitor of the present invention is mounted inside a flexible wiring board. A thin film capacitor 20c is fixed on an inner layer pattern 42 formed on a resin layer 41 formed of a resin film such as a polyimide film via a conductive adhesive layer 23 made of solder or conductive paint. And a thermocompression bonding to form a resin layer 43 and bury the thin film capacitor 20c. Then, a via hole 48 exposing the surface of the extraction electrode 7 of the thin film capacitor 20c is opened, and a through hole 44 penetrating the substrate is further opened. Thereafter, the Cu plating layer 49 is formed on the inner wall surface of the via hole 48 and the wiring pattern 46 is formed on the front and back surfaces of the substrate by electrolytic plating, and the inner wall surface of the through hole 44 is connected between the wiring patterns 46 and between the wiring pattern 46 and the inner layer pattern 42. The Cu plating layer 45 to be formed is formed. The resin layer 43 may be formed by applying a varnish and curing the varnish. Further, as the resin layer 41, a film having a copper foil in advance on the side where the inner layer pattern 42 is not formed can be used. Furthermore, when forming the resin layer 43, a resin layer with a copper foil may be formed.
[0029]
FIG. 11 is a cross-sectional view showing a first embodiment of a wiring board incorporating a composite component including a thin film capacitor according to the present invention. The present embodiment relates to an example in which a composite component including the thin film capacitor according to the present invention is built in a multilayer wiring board. The multi-layer wiring board with a built-in composite component shown in FIG. 11 is manufactured as follows. A composite component 50a having a thin-film capacitor and a thin-film resistor according to the present invention formed on the same base material is fixed via a bonding layer 55 on a core layer 51 on which wirings serving as inner layer patterns 54 are formed on both surfaces. Thereafter, the prepreg is disposed on the upper and lower surfaces of the core layer 51, and the prepreg cured layer 52 is formed by pressing and heating. A through hole 56 penetrating the substrate is formed, and a via hole 58 for exposing the surfaces of the extraction electrodes 7 and 10 of the thin film capacitor and the extraction electrode 15 of the thin film resistor is opened. A wiring pattern 53 connected to the extraction electrodes 7 and 10 of the thin film capacitor is formed via a Cu plating layer 59 formed on the inner wall surface of the via hole 58, and a Cu plating layer 57 is formed on the inner wall surface of the through hole 56. This electrically connects the top surface wiring and the inner layer or back surface wiring of the wiring board, and also electrically connects them to the extraction electrode 15 of the thin film resistor. When the prepreg hardened layer 52 is formed, a copper foil may be provided thereon. As in the first embodiment of the wiring board incorporating the thin film capacitor of the present invention, the composite passive component including the thin film capacitor used in the present embodiment must be thinner than the prepreg hardened layer 52.
[0030]
【Example】
Next, embodiments of the present invention will be described in detail.
[Example 1]
After fixing a commercially available polyimide film (thickness: 50 μm) as the base film 63 to the stainless steel fixing frames 61 and 62 shown in FIG. 12, the film is introduced into a DC sputtering device, and Cr, W, Ti, and Pt are put on the film. Were formed to a film thickness of Cr: 20 nm, W: 500 nm, Ti: 20 nm, and Pt: 250 nm, respectively. Here, Cr is a contact electrode (2 in FIG. 1), W is a highly elastic electrode (3 in FIG. 1), Ti is a contact electrode (between 3 and 4 in FIG. 1), and Pt is an oxidation-resistant electrode (3 in FIG. 1). This corresponds to 4). Strontium titanate (SrTiO.sub.2) having a perovskite structure on a Pt electrode by RF sputtering. 3 ) A thin film (8 in FIG. 1) was formed to a thickness of 200 nm, and Pt was formed thereon as a top electrode (9 in FIG. 1) to a thickness of 200 nm by DC sputtering. After the film formation, annealing was performed at 400 ° C. Next, a resist film having an upper electrode pattern to be formed was formed by photolithography, and the Pt film was patterned by ion beam etching (IBE). Similarly, a resist film having a pattern of a high dielectric constant dielectric film to be formed is formed by photolithography, and SrTiO 3 is formed by chemical etching. 3 The film was patterned. Further, a resist film was formed in a pattern of the lower electrode (5 in FIG. 1) by photolithography, and the lower electrode film (Pt, Ti, W, Cr film) was patterned by IBE.
[0031]
Next, in order to electrically insulate the extraction electrode (7 in FIG. 1) and the lower electrode (5 in FIG. 1) electrically connected to the upper electrode (9 in FIG. 1), a photosensitive resin made of epoxy resin is used. An insulating resin (6 in FIG. 1) having a thickness of about 2 μm was formed by applying a conductive resin and patterning by exposure and development. Next, about 20 nm of Ti and about 100 nm of Cu were deposited on the entire surface in this order by DC sputtering to form a plating underlayer. The Ti layer is provided to enhance the adhesion of the Cu film, and Cr or Zr can be used for this purpose. Next, a resist film having an opening in the shape of an extraction electrode to be formed is formed by photolithography, and a Cu film is formed to 18 μm in the opening by electrolytic plating, and this is formed as an extraction electrode (7, 10 in FIG. 1). did. After removing the resist film and etching away the exposed plating underlayer, a photosensitive epoxy resin is applied to the entire uppermost layer, and is exposed and developed to form a protective layer (11 in FIG. 1) having a thickness of about 2 μm. did.
[0032]
Thereafter, the thin film capacitors were removed from the fixed frames 61 and 62 and cut along the outer shape to obtain individual thin film capacitors. FIG. 13 shows a top view of the thin film capacitor manufactured in this manner. From above, only the protection layer 11 and the extraction electrodes 7, 10 exposed in the openings 11a, 11b can be seen. The size of the openings 11a and 11b was 0.5 mm square. The dotted line in FIG. 13 shows the outer shape of the upper electrode 9, and the capacitance of the thin film capacitor is determined by this area and the thickness of the high dielectric constant dielectric thin film 8. The capacitance and dielectric loss of the thin film capacitor when the size of the upper electrode 9 of the thin film capacitor was changed in the range of 0.1 mm × 0.1 mm to 1 mm × 1 mm were measured with an LCR meter.
When the relative dielectric constant ｒr of the high dielectric constant thin film 8 was determined from the measured capacitance by the equation (1), a numerical value εr = 80 to 85 was obtained. The smaller the effective area S, the higher εr was obtained. The dielectric loss was 0.008 at f = 1 kHz and 0.010 at f = 1 MHz.
From these results, it can be said that a relative dielectric constant εr almost equal to that obtained when the device is formed on a rigid substrate such as a Si wafer is obtained, and the dielectric loss is a practical value.
εr = Cd / ε 0 S (1)
Here, C is the capacitance (F), d is the thickness (m) of the high dielectric constant thin film, ε 0 Is the dielectric constant in vacuum, and S is the area (m 2 ).
[0033]
[Example 2]
As in Example 1, as shown in FIG. 12, a commercially available polyimide film (thickness: 50 μm) was fixed to fixing frames 61 and 62, and then introduced into a DC sputtering device, and Cr, W, Ti, Pt was deposited to a thickness of Cr: 20 nm, W: 1000 nm, Ti: 20 nm, and Pt: 250 nm. Here, Cr is a contact electrode (2 in FIG. 2), W is a highly elastic electrode (3 in FIG. 2), Ti is a contact electrode (between 3 and 4 in FIG. 2), and Pt is an oxidation-resistant electrode (4 in FIG. 2). ). A lanthanum lead zirconate titanate having a perovskite structure ((Pb 0.94 La 0.06 ) (Zr 0.5 Ti 0.5 ) O 3 2) A thin film (8 in FIG. 2) was formed to a thickness of 200 nm, and a Pt film serving as an upper electrode (9 in FIG. 2) was formed thereon to a thickness of 200 nm by DC sputtering. After film formation, lanthanum lead zirconate titanate was annealed at 450 ° C. Next, a resist film having an upper electrode shape pattern to be formed was formed by photolithography, and the Pt film was patterned by ion beam etching (IBE). Similarly, a resist film was formed by photolithography, and the lead lanthanum zirconate titanate film was patterned by chemical etching. Further, a resist film is formed by a photolithography method, and a lower electrode film (Pt, Ti, W, Cr film) is patterned by an IBE method to form a lower electrode (5 in FIG. 2) and a lead-out electrode receiver (5a in FIG. 2). It was created.
[0034]
The insulating layer (6 in FIG. 2), the extraction electrode (7 in FIG. 2, and 10 in FIG. 2) and the protective layer (11 in FIG. 2) were formed in the same manner as described in Example 1. When the size of the upper electrode of the thin film capacitor was set to 0.1 mm × 0.1 mm to 1 mm × 1 mm in the same manner as in Example 1, the capacitance and the dielectric loss were measured with an LCR meter, and the relative dielectric constant was calculated according to the equation (1). When the rate εr was calculated, it was εr = 270-320. Although the dielectric constant of the strontium titanate thin film of Example 1 is higher than that of the strontium titanate thin film of Example 1, it is far higher than the relative dielectric constant (εr = 800 to 1000) of the lead lanthanum zirconate titanate thin film formed on a rigid substrate such as a Si wafer. Low. This is presumed to be due to the low annealing temperature. The dielectric loss was 0.02 at f = 1 kHz and 0.035 at f = 1 MHz.
[0035]
[Example 3]
This embodiment relates to the back electrode lead-out capacitor shown in FIG. Ti / Cu is vapor-deposited on a silicon substrate by an electron beam vapor deposition method to form a plating underlayer, a resist film having an opening in a formation region of the extraction electrode 12 is formed by a photolithography method, and the extraction electrode 12 is formed by an electrolytic plating method. A conductive post having a thickness of 25 μm was formed. After the resist film was removed and the exposed plating base layer was removed, a varnish of polyimide was applied on the substrate by a spin coating method, and dried and cured to form a flexible substrate 1. It is preferable that the thickness of the extraction electrode 12 be formed slightly thicker than the flexible base material 1. Thereafter, the step between the extraction electrode 12 and the surface of the flexible substrate 1 was eliminated by polishing the extraction electrode 12. The adhesion electrode 2 (Ti), the highly elastic electrode 3 (Ru), and the oxidation-resistant electrode 4 (Pd) are formed on the flexible base material 1 in which the extraction electrodes 12 are embedded by sputtering, to have a thickness of 50 nm, 400 nm, and 200 nm, respectively. The lower electrode 5 was formed by deposition. Tantalum oxide (Ta) is formed on the oxidation-resistant electrode 4 by CVD. 2 O 5 ) Was deposited to a thickness of 50 nm to form a high dielectric constant thin film 8. Pt to be the upper electrode 9 was formed thereon by sputtering to a thickness of 150 nm. After the film formation, the Pt film serving as the upper electrode 9 and the high-dielectric-constant thin film 8 are patterned by photolithography to form the insulating layer 6 and then drawn out on the upper electrode 9 by using the same method as in the first embodiment. An electrode 7 was formed. Finally, the silicon substrate as the temporary substrate was peeled off and the flexible substrate was cut and separated to obtain individual capacitors.
[0036]
[Example 4]
This embodiment relates to the multilayer capacitor shown in FIG. A 30 μm-thick polyimide film serving as the flexible substrate 1 was fixed on a silicon wafer using a highly heat-resistant adhesive. Other than silicon, any rigid substrate made of glass, sapphire, ceramic, metal, or the like can be used. The lower electrode 5 is formed by depositing the adhesion electrode 2 (Ti), the highly elastic electrode 3 (W), and the oxidation-resistant electrode 4 (Pt) on the polyimide film to a thickness of 20 nm, 500 nm, and 250 nm, respectively, by sputtering. did. On the Pt electrode, a lead zirconate titanate (Pb (Zr) having a perovskite structure as a high dielectric constant thin film 8 by a sol-gel method is used. 0.5 Ti 0.5 ) O 3 ) A thin film was formed to a thickness of 200 nm, and was patterned by photolithography, and Pt to be the upper electrode 9 was formed to a thickness of 200 nm by sputtering and patterned. For patterning of the upper electrode 9, a photo-etching method or a lift-off method can be used. Thereafter, a lead zirconate titanate thin film to be a high dielectric constant thin film 8 'is further formed to a thickness of 200 nm by a sol-gel method, patterned by a photolithography method, and then adhered to an electrode 2 (Ti: 20 nm) by a sputtering method. An electrode 4 (Pt: 250 nm) was deposited and patterned to form a lower electrode 5 '. For patterning the lower electrode 5 ', a photo-etching method or a lift-off method can be used. Thereafter, a lead zirconate titanate thin film which becomes a high dielectric constant thin film 8 ″ is formed to a thickness of 200 nm by a sol-gel method, patterned by photolithography, and formed into a Pt film of 200 nm by a sputtering method. The upper electrode 9 'was formed by patterning, and the lowermost electrode layer was patterned to form the lower electrode 5 and the lead-out electrode receiver 5a. In this case, the lead zirconate titanate thin film may be annealed at 450 ° C., and then the insulating layer 6 may be formed using an epoxy-based photosensitive resin. After that, the lead electrodes 7 and 10 mainly composed of Cu were formed using the same method as in Example 1. Finally, the flexible electrode was formed. The timber was peeled off from the silicon wafer was cut into individual thin film capacitor.
[0037]
[Comparative example]
A thin-film capacitor using a strontium titanate thin film as the high dielectric constant thin film 8 was manufactured by the same process as in Example 1. The difference from the first embodiment is the layer configuration of the lower electrode 5. In the comparative example, Ti: 20 nm and Pt: 500 nm were used as the lower electrode. Here, Ti corresponds to the contact electrode (2 in FIG. 1), Pt corresponds to the oxidation-resistant electrode (4 in FIG. 1), and no electrode corresponding to the high elasticity electrode 3 is provided. When the strontium titanate was deposited as the high dielectric constant thin film 8 on the lower electrode 5 and annealed, "wrinkles" of the dielectric thin film as shown in FIG. 14 were observed. Thereafter, the capacitance and the dielectric loss of the thin film capacitor were measured by the same process as in Example 1. As a result, 20 of the thin film capacitors were measured and all of them were defective in the short mode. It is presumed that wrinkles occurred in the flexible substrate 1 due to the stress generated during the formation of the high dielectric constant thin film, and as a result, cracks and the like occurred in the high dielectric constant thin film 8, resulting in a short circuit.
[0038]
[Example 5]
This embodiment relates to a method for manufacturing a composite passive component including the thin film capacitor of the present invention shown in FIG. 15 to 17 are sectional views in the order of steps showing the manufacturing method. First, a polyimide varnish was applied on a silicon wafer 1a shown in FIG. 15A by a spin coating method, and cured in a nitrogen atmosphere at 400 ° C. to form a flexible substrate 1 (FIG. 15B). . Subsequently, an adhesion layer, a highly elastic metal, and an oxidation resistant metal are sequentially deposited to form a lower electrode film 5b (FIG. 15C), and a high dielectric constant thin film 8 is deposited (FIG. 15D). An upper electrode film 9a was formed [FIG. 15 (e)]. After patterning the upper electrode film 9a to form the upper electrode 9 (FIG. 16 (f)) and patterning the high dielectric constant thin film 8 (FIG. 16 (g)), the lower electrode film 5b is subsequently patterned to form the lower electrode 9. 5 was formed [FIG. 16 (h)]. Thereafter, an insulating layer 6 was formed of an epoxy-based photosensitive resin [FIG. 16 (i)]. The steps from the step of depositing the lower electrode film 5b to the step of forming the insulating layer 6 (FIGS. 15C to 16I) are the same as in the first embodiment. Next, a TiN film (thickness: 50 nm) serving as the contact electrode 14a and the thin film resistor 14b was deposited by a reactive sputtering method, and then Cu (thickness: 200 nm) was continuously formed by a normal DC sputtering method. Next, a resist film having an opening in the shape of an extraction electrode to be formed is formed by photolithography, and Cu is formed in the opening to a thickness of 12 to 18 μm by electrolytic plating to form extraction electrodes 7, 10, and 15. did. After removing the resist film and removing the exposed Cu layer as a plating base using an etching solution (eg, sulfuric acid + hydrogen peroxide solution) that does not dissolve TiN, a resist for forming a resistance pattern by photolithography is used. After a film was formed and the TiN film in the opening was removed by etching, the resist was removed [FIG. 16 (j)]. Next, a photosensitive epoxy resin was applied to the entire uppermost layer, and exposed and developed to form a protective layer having a thickness of about 2 μm (FIG. 17 (k)). Finally, the flexible substrate on which the thin film capacitor and the thin film resistor were formed was peeled off from the silicon wafer 1a (FIGS. 17 (l) and 17 (m)). Then, it was cut into individual composite passive components [FIG. 17 (n)]. As an example, FIG. 18 shows a top view of a composite passive component in which ten thin film capacitors of 1000 pF and one thin film resistor of 50 kΩ are simultaneously formed. In FIG. 18, reference numeral 71 denotes a thin film capacitor portion, and 72 denotes a thin film resistor portion. The size of this composite passive component was 5.76 mm in length, 3.86 mm in width, and 40 μm in thickness (flexible base material to protective layer).
An inductor can be formed instead of or with a thin film resistor. The inductor can be formed using a laminated film of a sputtered TiN layer and a Cu layer. Alternatively, it may be formed by a conductive film including a Cu plating layer for forming a lead electrode.
[0039]
[Example 6]
19 and 20 are sectional views in the order of steps showing a method of manufacturing the composite passive component including the thin film capacitor of the present invention shown in FIG. A flexible substrate 1 is formed on a silicon wafer 1a using the same method as that of the fifth embodiment, and a lower electrode film 5b made of an adhesion layer, a highly elastic metal and an oxidation resistant metal is formed. 8, and an upper electrode film 9a was formed [FIG. 19 (a)]. After patterning the upper electrode film 9a to form the upper electrode 9 and patterning the high dielectric constant thin film 8, the lower electrode film 5b was subsequently patterned to form the lower electrode 5 and the spiral inductor 16 (FIG. 19B). ]. After that, an insulating layer 6 having an opening in a region where a thin-film capacitor and a lead electrode of the spiral inductor 16 were formed was formed using an epoxy-based photosensitive resin (FIG. 19C). Next, a 50-nm-thick TiN film and a 200-nm-thick Cu layer were deposited by sputtering to form a base film 13 (FIG. 19D).
Next, a resist film 18 having an opening in the shape of an extraction electrode to be formed is formed by photolithography, and Cu is formed in the opening to a thickness of 12 to 18 μm by electrolytic plating. Then, a lead electrode 17 of the spiral inductor 16 was formed [FIG. 20 (e)]. The resist film 18 was removed, and the exposed underlying film 13 was removed by etching [FIG. 20 (f)]. Next, a photosensitive epoxy resin was applied to the entire surface of the uppermost layer, and exposed and developed to form a protective layer 11 having a thickness of about 2 μm (FIG. 20 (g)). Finally, the flexible substrate 1 on which the thin film capacitor and the spiral inductor 16 were formed was peeled off from the silicon wafer 1a (FIG. 20 (h)).
A thin film resistor can be formed instead of or together with the spiral inductor. The thin film resistor can be formed by using the lower electrode film 5b composed of three conductive films, using only the adhesion layer, or using the adhesion layer and the highly elastic metal film.
[0040]
[Example 7]
A wiring board incorporating the thin-film capacitor manufactured in Example 2 was manufactured as follows. As shown in FIG. 7, a thin film capacitor 20a is coated with an insulating adhesive 23 on one surface of a core substrate 21 having a thickness of 0.4 to 0.6 mm and having a wiring pattern formed on both surfaces as a core substrate of a multilayer wiring substrate. And bonded. Next, a resin-coated copper (RCC) containing no prepreg or glass cloth having a thickness of 0.1 to 0.3 mm was arranged on the upper and lower surfaces of the core substrate, and integrated by thermocompression bonding. Next, a through hole 25 penetrating the substrate is opened by a drill having a diameter of 0.3 to 0.35 mmφ, and thereafter, activation treatment, electroless plating, electrolytic plating, and selective etching are performed in accordance with a normal method of forming a plated through hole. Thus, the wiring pattern 26 was formed, and a Cu plating layer 27 having a thickness of 18 to 30 μm was formed on the inner wall surface of the through hole 25. The capacitance and dielectric loss of the thin-film capacitor built in the substrate were measured with an LCR meter by applying a probe to the wiring patterns 26, 26 on the front surface. The capacitance of the thin-film capacitor before built-in was 2250 pF, and the dielectric loss was 0. What was 01 (f = 1 kHz, average of 20 samples) had a capacitance of 2080 pF and a dielectric loss of 0.012 (f = 1 kHz, average of 20 locations). It can be said that there is almost no difference between the capacitance and the dielectric loss before and after incorporating the substrate.
[0041]
Example 8
A multilayer build-up substrate incorporating the thin-film capacitor manufactured in Example 1 was manufactured as follows. The core substrate 30 shown in FIG. 8 was manufactured by the same method as the method for manufacturing the multilayer wiring board described in the fifth embodiment. However, different from the fifth embodiment, a via hole 28 for exposing the surfaces of the extraction electrodes 7 and 10 of the thin film capacitor 20a is opened by a laser beam, and the extraction electrodes 7, 10 are formed by the Cu plating layer 29 formed on the inner wall surface. Electrical connection with the wiring pattern 26 is realized. The extraction electrode 10 of the thin film capacitor 20a is not directly above the high dielectric constant thin film 8 and the lower electrode 5, and is electrically connected to the wiring pattern 26 or the inner layer pattern 22 by using a through-hole instead of a via hole. You can do it. A photosensitive insulating resin is applied to the upper and lower surfaces of the core substrate 30 containing the thin film capacitor 20a, and is exposed and developed to form an insulating layer (corresponding to the prepreg hardened layer 32) in which a via hole 33 is formed. Then, a wiring pattern 35 was formed to form one build-up layer. Hereinafter, the build-up layer 31 was formed by repeating this process a required number of times, thereby producing a build-up substrate with a built-in thin film capacitor.
[0042]
The capacitance and dielectric loss of the thin-film capacitor built in the substrate were measured by applying a probe to the wiring patterns 35, 35 on the surface of the build-up substrate, and the capacitance of the thin-film capacitor before built-in was 880 pF, the dielectric loss Was 0.008 (f = 1 kHz, average of 20 samples), the capacitance was 850 pF, and the dielectric loss was 0.01 (f = 1 kHz, average of 20 locations). Even if a thin-film capacitor is built in a build-up substrate, it can be said that there is almost no difference in capacitance and dielectric loss between before and after the built-in.
[0043]
[Example 9]
The thin film capacitor manufactured in Example 2 was built in a flexible wiring board by the following method. As shown in FIG. 9, a thin film capacitor 20a is bonded on a polyimide film (resin layer 41) having a thickness of about 50 μm having a copper foil on one side and a wiring pattern serving as an inner layer pattern 42 formed on another side in advance. Is fixed by the agent 23, and a 50-70 μm-thick thermoplastic resin film coated on one side with Cu is laminated and thermocompressed by covering the non-Cu-coated surface with the thin film capacitor. The resin layer 43 was formed integrally. A through hole 44 was opened by a drill, and thereafter, a wiring pattern 46 was formed on the front and back surfaces of the substrate, and a copper plating layer 45 was formed on the inner wall surface of the through hole 44 by a normal plated through hole forming method. The thickness of the flexible base material 1 serving as the base of the built-in thin film capacitor was set to 50 μm in Example 2, but was set to 20 μm here, so that the thickness of the entire thin film capacitor was 35 μm or less.
[0044]
The capacitance and dielectric loss of the built-in thin film capacitor were measured by applying probes to the wiring patterns 46 on the substrate surface. Out of the 20 measured locations, insulation failure occurred at two locations. This is because the flexible substrate 1 of the thin film capacitor is thinner than that used in Examples 1 and 2 and the thickness of the resin layer 43 is thinner than the prepreg cured layer 24 in Examples 5 to 4. It is estimated that high stress was applied to the high dielectric constant thin film 8 of the thin film capacitor, resulting in dielectric breakdown. However, a substrate with a built-in capacitor free from insulation failure was obtained with a yield of 90%. Before the built-in thin film capacitor, the capacitance was 2250 pF and the dielectric loss was 0.01 (f = 1 kHz, average of 20 capacitors). After the built-in, the capacitance was 1960 pF and the dielectric loss was 0.012 (any F = 1 kHz, averaged at 18 locations). The result was that the decrease in capacitance due to the built-in substrate was slightly larger than in Example 5.
[0045]
Although the preferred embodiments have been described above, the present invention is not limited to these embodiments, and appropriate changes can be made without departing from the gist of the present invention. For example, in the embodiments, the insulating layer and the protective layer are formed using a photosensitive resin, but the insulating layer and the protective layer may be formed using photosensitive glass instead. Alternatively, it may be formed of a non-photosensitive material.
[0046]
【The invention's effect】
Since the thin film capacitor of the present invention has an electrode layer made of a highly elastic material disposed below the dielectric thin film, it is possible to reliably form a thin high dielectric constant dielectric thin film on a thin flexible base material. This makes it possible to provide a thin and large-capacity thin film capacitor with high reliability. Therefore, according to the present invention, it is possible to reduce the thickness of a wiring board including a large-capacity capacitor, and to provide a flexible substrate including a large-capacity capacitor. Further, since the thin film capacitor can be formed on the flexible base material, the thin film capacitor can be prevented from being damaged when the thin film capacitor is mounted in the wiring board. Further, since the thin-film capacitor of the present invention is formed with the extraction electrode having a thickness of 1 μm or more, a through-hole connection with low resistance and high connection reliability, which is not broken by a thermal cycle, can be realized. Further, the composite passive component including the thin film capacitor of the present invention and the method of manufacturing the same make it possible to form a large capacity capacitor and a thin film resistor or a thin film inductor on the same flexible substrate at high density, and It is possible to reduce the size of a wiring board in which components are built.
[Brief description of the drawings]
FIG. 1 is a plan view and a sectional view showing a first embodiment of a thin film capacitor of the present invention.
FIG. 2 is a plan view and a cross-sectional view showing a second embodiment of the thin film capacitor of the present invention.
FIG. 3 is a sectional view showing a thin-film capacitor according to a third embodiment of the present invention.
FIG. 4 is a sectional view showing a thin-film capacitor according to a fourth embodiment of the present invention.
FIG. 5 is a sectional view showing a first embodiment of a composite passive component including the thin film capacitor of the present invention.
FIG. 6 is a sectional view showing a composite passive component including a thin film capacitor according to a second embodiment of the present invention.
FIG. 7 is a sectional view showing a first embodiment of a wiring board with a built-in thin film capacitor of the present invention.
FIG. 8 is a sectional view showing a second embodiment of the wiring board with a built-in thin film capacitor of the present invention.
FIG. 9 is a cross-sectional view showing a third embodiment of the wiring board with a built-in thin film capacitor of the present invention.
FIG. 10 is a sectional view showing a fourth embodiment of the wiring board with a built-in thin film capacitor of the present invention.
FIG. 11 is a cross-sectional view showing a first embodiment of a wiring board with a built-in passive component including a thin-film capacitor of the present invention.
12A and 12B are a top view and a cross-sectional view illustrating a manufacturing process of a thin film capacitor of the present invention.
FIG. 13 is a top view of the thin film capacitor formed according to the first and second embodiments of the present invention.
FIG. 14 is a metal microscope photograph showing a surface state after a high dielectric constant thin film is formed in a manufacturing process of a thin film capacitor of a comparative example.
FIG. 15 is a sectional view (part 1) illustrating the method of manufacturing the composite passive component according to the fifth embodiment of the present invention in the order of steps.
FIG. 16 is a sectional view (part 2) illustrating a method of manufacturing the composite passive component according to the fifth embodiment of the present invention in the order of steps.
FIG. 17 is a sectional view (part 3) illustrating a method of manufacturing the composite passive component according to the fifth embodiment of the present invention, in the order of steps.
FIG. 18 is a top view of the composite passive component manufactured in Example 5 of the present invention.
FIG. 19 is a sectional view (part 1) illustrating the method for manufacturing the composite passive component according to the sixth embodiment of the present invention in the order of steps.
FIG. 20 is a sectional view (part 2) illustrating the method for manufacturing the composite passive component according to the sixth embodiment of the present invention in the order of steps.
[Explanation of symbols]
1 Flexible substrate
1a Silicon wafer
2 Contact electrodes
3 High elasticity electrode
4 Oxidation-resistant electrode
5 Lower electrode
5a Leader electrode receiver
5b Lower electrode film
6 Insulation layer
7, 10, 12, 15, 17 extraction electrode
7a, 7b contact part
8 High dielectric constant thin film
9 Upper electrode
9a Upper electrode film
11 Protective layer
11a, 11b, 11c, 11d aperture
13 Underlayer
14a Close contact electrode
14b Thin film resistor
16 Spiral inductor
18 Resist film
20a, 20b, 20c Thin-film capacitors
21, 51 core layer
22, 42, 54 Inner layer pattern
23, 55 Adhesive layer
24, 32, 52 Prepreg hardened layer
25, 44, 56 Through hole
26, 35, 46, 53 Wiring pattern
27, 29, 34, 45, 49, 57, 59 Cu plating layer
28, 33, 48, 58 Via hole
30 core board
31 Build-up layer
41, 43 resin layer
47 Conductive adhesive layer
50a Composite parts
61, 62 Fixed frame
63 base film
71 Thin film capacitor section
72 Thin film resistor

Claims (40)

厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する第１の密着電極と、前記誘電体薄膜と接する耐酸化電極と、前記第１の密着電極と前記耐酸化電極の間に設けられた、前記耐酸化電極よりも高いヤング率を有する材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ。In a thin film capacitor in which a lower electrode, a dielectric thin film and an upper electrode are laminated on a base material having a thickness of 2 μm or more and 100 μm or less, the lower electrode has a first contact electrode in contact with the base material, An oxidation-resistant electrode in contact with the body thin film, and a high-elasticity electrode provided between the first contact electrode and the oxidation-resistant electrode, made of a material having a higher Young's modulus than the oxidation-resistant electrode. Characteristic thin film capacitor. 前記高弾性電極の膜厚が、前記誘電体薄膜の膜厚の２倍以上であることを特徴とする請求項１に記載の薄膜キャパシタ。2. The thin film capacitor according to claim 1, wherein the thickness of the high elasticity electrode is at least twice the thickness of the dielectric thin film. 前記耐酸化電極と前記高弾性電極との間に第２の密着電極が形成されていることを特徴とする請求項１または２に記載の薄膜キャパシタ。The thin film capacitor according to claim 1, wherein a second contact electrode is formed between the oxidation-resistant electrode and the highly elastic electrode. 前記耐酸化電極がＰｔ、Ｒｕ、ＲｕＯ２、ＩｒＯ２、Ｐｄ、Ａｕのいずれかにより形成されていることを特徴とする請求項１から３のいずれかに記載の薄膜キャパシタ。The oxidation electrode Pt, Ru, RuO 2, IrO 2, Pd, thin-film capacitor according to any one of claims 1 to 3, characterized in that it is formed by any of Au. 厚さが２μｍ以上１００μｍ以下の基材上に、下部電極、誘電体薄膜および上部電極が積層されている薄膜キャパシタにおいて、前記下部電極が、前記基材と接する密着電極と、前記密着電極上に形成された、膜厚が前記誘電体薄膜の膜厚の２倍以上で、かつ、Ｐｔよりヤング率の高い材料からなる高弾性電極と、を有することを特徴とする薄膜キャパシタ。In a thin film capacitor in which a lower electrode, a dielectric thin film, and an upper electrode are laminated on a base material having a thickness of 2 μm or more and 100 μm or less, the lower electrode has a contact electrode in contact with the base material, A thin film capacitor comprising: a formed highly elastic electrode having a thickness of at least twice the thickness of the dielectric thin film and having a Young's modulus higher than Pt. 前記高弾性電極の厚さが３００ｎｍ以上であることを特徴とする請求項１から５のいずれかに記載の薄膜キャパシタ。The thin film capacitor according to any one of claims 1 to 5, wherein the thickness of the high elasticity electrode is 300 nm or more. 前記高弾性電極がＩｒ、Ｒｕ、Ｒｈ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ、Ｃｏ、Ｔａのいずれかにより形成されていることを特徴とする請求項１から６のいずれかに記載の薄膜キャパシタ。7. The thin film capacitor according to claim 1, wherein the high elasticity electrode is formed of any one of Ir, Ru, Rh, W, Mo, Fe, Ni, Co, and Ta. 前記上部電極および前記下部電極がそれぞれ膜厚１μｍ以上の上部引き出し電極、下部引き出し電極により引き出されていることを特徴とする請求項１から７のいずれかに記載の薄膜キャパシタ。8. The thin film capacitor according to claim 1, wherein the upper electrode and the lower electrode are respectively drawn out by an upper lead electrode and a lower lead electrode having a thickness of 1 μm or more. 前記上部引き出し電極は、前記基材上に前記下部電極から絶縁されて形成された前記下部電極と同層の疑似下部電極上に引き出され、前記下部引き出し電極は、前記下部電極からその上方に向けて引き出されていることを特徴とする請求項８に記載の薄膜キャパシタ。The upper extraction electrode is extracted on a pseudo lower electrode in the same layer as the lower electrode formed on the base material and insulated from the lower electrode, and the lower extraction electrode is directed upward from the lower electrode. 9. The thin film capacitor according to claim 8, wherein the thin film capacitor is drawn out. 厚さが２μｍ以上１００μｍ以下の基材上に、下部電極と該下部電極から絶縁された該下部電極と同一材料からなる疑似下部電極とが形成され、前記下部電極の一部領域上に誘電体薄膜および上部電極が積層されている薄膜キャパシタであって、膜厚１μｍ以上の上部引き出し電極が前記上部電極から前記疑似下部電極へと引き出され、膜厚１μｍ以上の下部引き出し電極が前記下部電極の前記誘電体薄膜の形成されていない領域からその上方に向けて引き出されていることを特徴とする薄膜キャパシタ。A lower electrode and a pseudo lower electrode made of the same material as the lower electrode insulated from the lower electrode are formed on a base material having a thickness of 2 μm or more and 100 μm or less, and a dielectric material is formed on a partial region of the lower electrode. A thin-film capacitor in which a thin film and an upper electrode are laminated, wherein an upper extraction electrode having a thickness of 1 μm or more is extracted from the upper electrode to the pseudo lower electrode, and a lower extraction electrode having a thickness of 1 μm or more is used as the lower electrode. A thin-film capacitor, which is drawn upward from a region where the dielectric thin film is not formed. 前記下部引き出し電極は、前記基材を貫通して設けられた開口を埋め込んで形成されていることを特徴とする請求項８に記載の薄膜キャパシタ。9. The thin film capacitor according to claim 8, wherein the lower extraction electrode is formed by burying an opening provided through the base material. 前記基材上、前記下部電極上および前記上部電極上、または、前記基材上、前記下部電極上、前記上部電極上および前記疑似下部電極上は、前記上部引き出し電極と前記下部引き出し電極との引き出し部、または、前記上部引き出し電極と前記下部引き出し電極との引き出し部および前記上部引き出し電極の前記疑似下部電極との接続部上に開口を有する絶縁層により覆われていることを特徴とする請求項８から１０のいずれかに記載の薄膜キャパシタ。On the base material, on the lower electrode and the upper electrode, or on the base material, on the lower electrode, on the upper electrode and on the pseudo lower electrode, the upper extraction electrode and the lower extraction electrode An insulating layer having an opening on a lead portion, a lead portion between the upper lead electrode and the lower lead electrode, and a connection portion of the upper lead electrode with the pseudo lower electrode, is provided. Item 11. The thin film capacitor according to any one of Items 8 to 10. 前記上部電極と前記上部引き出し電極との間および前記下部電極と前記下部引き出し電極との間、または、前記上部電極と前記上部引き出し電極との間、前記疑似下部電極と前記上部引き出し電極との間および前記下部電極と前記下部引き出し電極との間に第３の密着電極が形成されていることを特徴とする請求項８から１２のいずれかに記載の薄膜キャパシタ。Between the upper electrode and the upper extraction electrode and between the lower electrode and the lower extraction electrode, or between the upper electrode and the upper extraction electrode, between the pseudo lower electrode and the upper extraction electrode. 13. The thin film capacitor according to claim 8, wherein a third contact electrode is formed between the lower electrode and the lower extraction electrode. 前記上部電極が、前記誘電体膜と接する第４の密着電極と、前記第３の密着電極の上層に形成された上部主体電極とを有することを特徴とする請求項１から１３のいずれかに記載の薄膜キャパシタ。14. The method according to claim 1, wherein the upper electrode has a fourth contact electrode in contact with the dielectric film, and an upper main electrode formed on an upper layer of the third contact electrode. The thin film capacitor as described in the above. 前記上部電極または前記上部主体電極がＰｔ、Ａｕ、Ａｌ、ＴｉＮ、ＴａＮのいずれかにより形成されていることを特徴とする請求項１から１４のいずれかに記載の薄膜キャパシタ。15. The thin film capacitor according to claim 1, wherein the upper electrode or the upper main electrode is formed of any one of Pt, Au, Al, TiN, and TaN. 前記第１、第２、第３または第４の密着電極が、Ｔｉ、Ｃｒ、Ｚｒのいずれかにより形成されていることを特徴とする請求項１から１５のいずれかに記載の薄膜キャパシタ。16. The thin film capacitor according to claim 1, wherein the first, second, third, or fourth contact electrode is formed of any one of Ti, Cr, and Zr. 前記誘電体薄膜が高誘電率材料により形成されていることを特徴とする請求項１から１６のいずれかに記載の薄膜キャパシタ。17. The thin film capacitor according to claim 1, wherein the dielectric thin film is formed of a high dielectric constant material. 前記高誘電率材料がペロブスカイト構造を有する酸化物からなることを特徴とする請求項１７に記載の薄膜キャパシタ。18. The thin film capacitor according to claim 17, wherein the high dielectric constant material is made of an oxide having a perovskite structure. 前記基材が、樹脂フィルムまたは金属フィルムにより構成されていることを特徴とする請求項１から１８のいずれかに記載の薄膜キャパシタ。19. The thin film capacitor according to claim 1, wherein the substrate is made of a resin film or a metal film. 前記上部電極上に、誘電体薄膜と下部電極または上部電極となる電極との積層体が１乃至複数層形成されていることを特徴とする請求項１から１９のいずれかに記載の薄膜キャパシタ。20. The thin film capacitor according to claim 1, wherein one or a plurality of stacked bodies of a dielectric thin film and an electrode serving as a lower electrode or an upper electrode are formed on the upper electrode. 前記基材側でない表面の少なくとも一部が表面保護膜によって被覆されていることを特徴とする請求項１から２０のいずれかに記載の薄膜キャパシタ。21. The thin-film capacitor according to claim 1, wherein at least a part of the surface other than the base material side is covered with a surface protective film. 請求項１から請求項２１のいずれかに記載した薄膜キャパシタと、薄膜抵抗および／またはインダクタと、が同一の基材の上に形成されていることを特徴とする複合受動部品22. A composite passive component, wherein the thin film capacitor according to claim 1 and a thin film resistor and / or inductor are formed on the same base material. 厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された膜厚が３００ｎｍ以上の高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程と、前記上部電極をパターニングする工程と、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法。A first contact electrode in contact with the base material having a thickness of 2 μm or more and 100 μm or less, a highly elastic electrode having a thickness of 300 nm or more formed on the first contact electrode, and Forming a lower electrode having an oxidation-resistant material formed on the electrode and having an oxidation resistance and a material having a lower Young's modulus than the high elasticity electrode; and forming a dielectric thin film on the lower electrode. Forming an upper electrode on the dielectric thin film, patterning the upper electrode, patterning the dielectric thin film, and occupying a larger area of the lower electrode than the dielectric thin film. And a patterning method as described above. 厚さが２μｍ以上１００μｍ以下の基材上に、前記基材と接する第１の密着電極と、前記第１の密着電極上に形成された膜厚が３００ｎｍ以上の高弾性電極と、前記高弾性電極上に形成された、耐酸化性で前記高弾性電極より低いヤング率を有する材料からなる耐酸化電極と、を有する下部電極を形成する工程と、前記下部電極上に誘電体薄膜を形成する工程と、前記誘電体薄膜上に選択的エッチング法またはリフトオフ法にてパターニングされた上部電極を形成する工程と、前記上部電極を形成する工程の前または後に、前記誘電体薄膜をパターニングする工程と、前記下部電極を、前記誘電体薄膜より広い面積を占めるようにパターニングする工程と、を有することを特徴とする薄膜キャパシタの製造方法。A first contact electrode in contact with the base material having a thickness of 2 μm or more and 100 μm or less, a highly elastic electrode having a thickness of 300 nm or more formed on the first contact electrode, and Forming a lower electrode having an oxidation-resistant material formed on the electrode and having an oxidation resistance and a material having a lower Young's modulus than the high elasticity electrode; and forming a dielectric thin film on the lower electrode. A step of forming an upper electrode patterned by a selective etching method or a lift-off method on the dielectric thin film, and a step of patterning the dielectric thin film before or after the step of forming the upper electrode. Patterning the lower electrode so as to occupy a larger area than the dielectric thin film. 前記誘電体薄膜をパターニングする工程においては、パターニングされた前記誘電体薄膜が前記上部電極からはみ出すようにパターニングすることを特徴とする請求項２２または２３に記載の薄膜キャパシタの製造方法。24. The method according to claim 22, wherein in the step of patterning the dielectric thin film, patterning is performed so that the patterned dielectric thin film protrudes from the upper electrode. 前記基材を固定枠に固定して上記の工程を行うことを特徴とする請求項２２から２４のいずれかに記載の薄膜キャパシタの製造方法。25. The method for manufacturing a thin film capacitor according to claim 22, wherein the step is performed by fixing the base material to a fixing frame. 前記基材をリジットな基板上に接着して、もしくは、前記基材をリジットな基板上に形成して、上記の工程を行うことを特徴とする請求項２２から２４のいずれかに記載の薄膜キャパシタの製造方法。The thin film according to any one of claims 22 to 24, wherein the base material is adhered on a rigid substrate, or the base material is formed on a rigid substrate, and the above step is performed. A method for manufacturing a capacitor. 前記基材が樹脂基材であって、前記誘電体薄膜の成膜温度または前記誘電体薄膜のアニール温度が、前記基材のキュア温度より高いことを特徴とする請求項２２から２６のいずれかに記載の薄膜キャパシタの製造方法。The said base material is a resin base material, The film-forming temperature of the said dielectric thin film or the annealing temperature of the said dielectric thin film is higher than the cure temperature of the said base material, Any one of Claim 22 to 26 characterized by the above-mentioned. 3. The method for manufacturing a thin film capacitor according to item 1. 請求項２３から２８のいずれかに記載された製造方法を含み、それらの製造工程中もしくは記載された製造工程の後に、薄膜抵抗および／またはインダクタ、を形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。29. A thin-film capacitor comprising the manufacturing method according to claim 23, wherein a thin-film resistor and / or an inductor is formed during or after the manufacturing process. Manufacturing method of composite passive components. 請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極を構成する導電膜の一部の層または全部の層を用いて受動部品を形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。A thin-film capacitor comprising the manufacturing method according to any one of claims 23 to 28, wherein a passive component is formed using some or all of the layers of the conductive film constituting the lower electrode. Manufacturing method of composite passive components including: 請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極をパターニングする工程に引き続いて感光性樹脂ないし感光性ガラスを用いて引き出し電極形成部を除くキャパシタ形成領域の全面を覆うように絶縁層を形成する工程と、引き出し電極の密着層と薄膜抵抗を同一の材料にて成膜する工程と、をさらに有することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。29. The method of manufacturing according to claim 23, wherein, after the step of patterning the lower electrode, a photosensitive resin or photosensitive glass is used to cover the entire surface of the capacitor forming region except the lead electrode forming portion. The method of manufacturing a composite passive component including a thin film capacitor, further comprising the steps of: forming an insulating layer as described above; and forming a thin film resistor and an adhesion layer of a lead electrode using the same material. 請求項２３から２８のいずれかに記載された製造方法を含み、前記下部電極をパターニングする工程に引き続いて感光性樹脂ないし感光性ガラスを用いて引き出し電極形成部を除くキャパシタ形成領域の全面を覆うように絶縁層を形成する工程と、引き出し電極の下地層を形成する工程と、引き出し電極を形成する工程と、をさらに有し、引き出し電極とインダクタを同一の材料にて同時に形成することを特徴とする薄膜キャパシタを含む複合受動部品の製造方法。29. The method of manufacturing according to claim 23, wherein, after the step of patterning the lower electrode, a photosensitive resin or photosensitive glass is used to cover the entire surface of the capacitor forming region except the lead electrode forming portion. Forming an insulating layer, forming a base layer of a lead electrode, and forming a lead electrode, wherein the lead electrode and the inductor are simultaneously formed of the same material. Of manufacturing a composite passive component including a thin film capacitor. 請求項１から２２のいずれかに記載された薄膜キャパシタまたは複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出されていることを特徴とする配線基板。23. The thin film capacitor or the composite passive component according to claim 1 is embedded in a resin substrate, and a lower electrode of the thin film capacitor has a via hole reaching the thin film capacitor or a through hole penetrating the thin film capacitor. The thin film capacitor is drawn out through one of the fixed conductive patterns, and the upper electrode of the thin film capacitor is drawn out through either a via hole reaching the thin film capacitor or a through hole passing through the thin film capacitor. A wiring board, characterized in that: 請求項２２に記載された複合受動部品が樹脂基板内に埋め込まれ、前記薄膜キャパシタの下部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールまたは前記薄膜キャパシタが固着された導電性パターンのいずれかを介して引き出され、前記薄膜キャパシタの上部電極は前記薄膜キャパシタに到達するビアホールまたは前記薄膜キャパシタを貫通するスルーホールのいずれかを介して引き出され、キャパシタ以外の受動部品の電極がキャパシタ以外の受動部品の電極を貫通するスルーホールまたはキャパシタ以外の受動部品の電極に到達するビアホールを介して引き出されていることを特徴とする配線基板。23. The composite passive component according to claim 22, wherein the composite passive component is embedded in a resin substrate, and the lower electrode of the thin film capacitor is a via hole reaching the thin film capacitor, a through hole passing through the thin film capacitor, or a conductive film to which the thin film capacitor is fixed. And the upper electrode of the thin film capacitor is drawn out through either a via hole reaching the thin film capacitor or a through hole penetrating the thin film capacitor, and is an electrode of a passive component other than the capacitor. Is drawn out through a through hole penetrating an electrode of a passive component other than the capacitor or a via hole reaching the electrode of the passive component other than the capacitor. 前記薄膜キャパシタまたは前記複合受動部品が接着剤を介して前記樹脂基板に接着されていることを特徴とする請求項３３または３４に記載の配線基板。35. The wiring board according to claim 33, wherein the thin film capacitor or the composite passive component is bonded to the resin substrate via an adhesive. 前記薄膜キャパシタまたは前記複合受動部品が導電性接着剤またははんだを介して前記樹脂基板に形成された導電性パターンに固着されていることを特徴とする請求項３３または３４に記載の配線基板。35. The wiring board according to claim 33, wherein the thin film capacitor or the composite passive component is fixed to a conductive pattern formed on the resin substrate via a conductive adhesive or solder. 前記樹脂基板内には、内層パターンが形成されていることを特徴とする請求項３３から３６のいずれかに記載の配線基板。37. The wiring board according to claim 33, wherein an inner layer pattern is formed in the resin substrate. 前記樹脂基板がフレキシブル基板であることを特徴とする請求項３３から３７のいずれかに記載の配線基板。38. The wiring substrate according to claim 33, wherein the resin substrate is a flexible substrate. 前記樹脂基板の少なくとも一方の主面上には、１ないし複数層のビルドアップ配線層が形成されていることを特徴とする請求項３３から３８のいずれかに記載の配線基板。39. The wiring substrate according to claim 33, wherein one or more build-up wiring layers are formed on at least one main surface of the resin substrate. 前記ビルドアップ配線層が、プリプレグキュア層またはワニスキュア層を絶縁層として形成されていることを特徴とする請求項３９に記載の配線基板。The wiring board according to claim 39, wherein the build-up wiring layer is formed using a prepreg cure layer or a varnish cure layer as an insulating layer.
JP2003136846A 2002-05-27 2003-05-15 Thin film capacitor, composite passive component including thin film capacitor, method for manufacturing the same, and wiring board incorporating them Expired - Fee Related JP3882779B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003136846A JP3882779B2 (en) 2002-05-27 2003-05-15 Thin film capacitor, composite passive component including thin film capacitor, method for manufacturing the same, and wiring board incorporating them

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002152007 2002-05-27
JP2003136846A JP3882779B2 (en) 2002-05-27 2003-05-15 Thin film capacitor, composite passive component including thin film capacitor, method for manufacturing the same, and wiring board incorporating them

Publications (2)

Publication Number Publication Date
JP2004056097A true JP2004056097A (en) 2004-02-19
JP3882779B2 JP3882779B2 (en) 2007-02-21

Family

ID=31948915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003136846A Expired - Fee Related JP3882779B2 (en) 2002-05-27 2003-05-15 Thin film capacitor, composite passive component including thin film capacitor, method for manufacturing the same, and wiring board incorporating them

Country Status (1)

Country Link
JP (1) JP3882779B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
WO2006082817A1 (en) * 2005-02-04 2006-08-10 Nec Corporation Capacitor and wiring board incorporating same
JP2007134380A (en) * 2005-11-08 2007-05-31 Fujitsu Ltd Electronic component
JP2007149827A (en) * 2005-11-25 2007-06-14 Fujitsu Ltd Electronic part and manufacturing method thereof
JP2007149730A (en) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd Thin-film capacitor, mounting substrate, process for producing mounting substrate, semiconductor device, and method of manufacturing the semiconductor device
JP2007300002A (en) * 2006-05-01 2007-11-15 Tdk Corp Electronic part
JPWO2006008789A1 (en) * 2004-07-15 2008-05-01 富士通株式会社 Capacitor element, method for manufacturing the same, and semiconductor device
KR100938073B1 (en) * 2006-07-14 2010-01-21 이 아이 듀폰 디 네모아 앤드 캄파니 Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US8558238B2 (en) 2006-06-01 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN105308862A (en) * 2013-05-31 2016-02-03 高通股份有限公司 High pass filters and low pass filters using through glass via technology and method for manufacturing the same
WO2016021529A1 (en) * 2014-08-06 2016-02-11 株式会社村田製作所 Composite electronic component
JP2016219588A (en) * 2015-05-20 2016-12-22 イビデン株式会社 Thin film capacitor
WO2018116068A1 (en) * 2016-12-21 2018-06-28 3M Innovative Properties Company Flexible capacitor
US10070515B2 (en) 2015-08-10 2018-09-04 Samsung Electronics Co., Ltd. Transparent electrode using amorphous alloy and method of manufacturing the same
JPWO2018221228A1 (en) * 2017-05-31 2020-04-09 Tdk株式会社 Thin film capacitor and method of manufacturing thin film capacitor
CN113921278A (en) * 2021-06-30 2022-01-11 湖州新江浩电子有限公司 Novel film capacitor with non-destructive electrode leading-out mode and manufacturing method thereof
CN115512919A (en) * 2022-08-18 2022-12-23 中国电子科技集团公司第二十九研究所 Preparation method of curved surface thin film resistor

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JPWO2006008789A1 (en) * 2004-07-15 2008-05-01 富士通株式会社 Capacitor element, method for manufacturing the same, and semiconductor device
US8264063B2 (en) 2004-07-15 2012-09-11 Fujitsu Limited Capacitive element, method of manufacture of the same, and semiconductor device
JP4499731B2 (en) * 2004-07-15 2010-07-07 富士通株式会社 Capacitor element, method for manufacturing the same, and semiconductor device
JP5061895B2 (en) * 2005-02-04 2012-10-31 日本電気株式会社 Capacitor and wiring board incorporating the capacitor
WO2006082817A1 (en) * 2005-02-04 2006-08-10 Nec Corporation Capacitor and wiring board incorporating same
JP4684856B2 (en) * 2005-11-08 2011-05-18 富士通株式会社 Electronic components
JP2007134380A (en) * 2005-11-08 2007-05-31 Fujitsu Ltd Electronic component
JP2007149730A (en) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd Thin-film capacitor, mounting substrate, process for producing mounting substrate, semiconductor device, and method of manufacturing the semiconductor device
JP2007149827A (en) * 2005-11-25 2007-06-14 Fujitsu Ltd Electronic part and manufacturing method thereof
JP2007300002A (en) * 2006-05-01 2007-11-15 Tdk Corp Electronic part
US7973246B2 (en) 2006-05-01 2011-07-05 Tdk Corporation Electronic component
US8558238B2 (en) 2006-06-01 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8791461B2 (en) 2006-06-01 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR100938073B1 (en) * 2006-07-14 2010-01-21 이 아이 듀폰 디 네모아 앤드 캄파니 Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
CN105308862A (en) * 2013-05-31 2016-02-03 高通股份有限公司 High pass filters and low pass filters using through glass via technology and method for manufacturing the same
CN105308862B (en) * 2013-05-31 2018-07-24 高通股份有限公司 Use the high-pass filter and low-pass filter and its manufacturing method for wearing glass through-hole technology
WO2016021529A1 (en) * 2014-08-06 2016-02-11 株式会社村田製作所 Composite electronic component
JP5924461B1 (en) * 2014-08-06 2016-05-25 株式会社村田製作所 Composite electronic components
US10290425B2 (en) 2014-08-06 2019-05-14 Murata Manufacturing Co., Ltd. Composite electronic component
JP2016219588A (en) * 2015-05-20 2016-12-22 イビデン株式会社 Thin film capacitor
US10070515B2 (en) 2015-08-10 2018-09-04 Samsung Electronics Co., Ltd. Transparent electrode using amorphous alloy and method of manufacturing the same
WO2018116068A1 (en) * 2016-12-21 2018-06-28 3M Innovative Properties Company Flexible capacitor
JPWO2018221228A1 (en) * 2017-05-31 2020-04-09 Tdk株式会社 Thin film capacitor and method of manufacturing thin film capacitor
JP7238771B2 (en) 2017-05-31 2023-03-14 Tdk株式会社 Thin film capacitor and method for manufacturing thin film capacitor
CN113921278A (en) * 2021-06-30 2022-01-11 湖州新江浩电子有限公司 Novel film capacitor with non-destructive electrode leading-out mode and manufacturing method thereof
CN115512919A (en) * 2022-08-18 2022-12-23 中国电子科技集团公司第二十九研究所 Preparation method of curved surface thin film resistor

Also Published As

Publication number Publication date
JP3882779B2 (en) 2007-02-21

Similar Documents

Publication Publication Date Title
US6818469B2 (en) Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP3882779B2 (en) Thin film capacitor, composite passive component including thin film capacitor, method for manufacturing the same, and wiring board incorporating them
US6214445B1 (en) Printed wiring board, core substrate, and method for fabricating the core substrate
TWI334756B (en)
US8148645B2 (en) Wiring substrate and method of manufacturing the same
JP4708407B2 (en) Capacitor-embedded printed circuit board and manufacturing method thereof
JP2009135492A (en) Multilayer printed wiring board, and method of manufacturing the same
JP2002252297A (en) Electronic circuit device using multilayer circuit board
WO2006134977A1 (en) Multilayer printed wiring board
JP6862886B2 (en) Board with built-in electronic components
JP2018093061A (en) Electronic component and manufacturing method thereof
JP2009188401A (en) Printed circuit board with built-in capacitor
JP4584700B2 (en) Wiring board manufacturing method
WO2006101638A2 (en) Printed circuit patterned embedded capacitance layer
JP2001118952A (en) Multilayer circuit board and its manufacturing method
WO2003007320A1 (en) Thin film capacitor, and electronic circuit component
JP2010027948A (en) Capacitor, capacitor built-in substrate and method for manufacturing capacitor
JP4447881B2 (en) Manufacturing method of interposer
JP6822192B2 (en) Board with built-in electronic components
JP4793014B2 (en) Passive element built-in wiring board and manufacturing method thereof
JP5061895B2 (en) Capacitor and wiring board incorporating the capacitor
JP2006041122A (en) Element with built-in electronic component, electronic apparatus and manufacturing method thereof
JP5082253B2 (en) Passive element built-in wiring board and manufacturing method thereof
JP2006237446A (en) Multilayer wiring board and its manufacturing method
JP2003069185A (en) Circuit board containing capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060817

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees