JP2004049249A

JP2004049249A - 電子内視鏡装置

Info

Publication number: JP2004049249A
Application number: JP2002206535A
Authority: JP
Inventors: Kazunori Abe; 阿部　一則
Original assignee: Fuji Photo Optical Co Ltd
Current assignee: Fujinon Corp
Priority date: 2002-07-16
Filing date: 2002-07-16
Publication date: 2004-02-19
Anticipated expiration: 2022-07-16
Also published as: JP4203276B2

Abstract

【課題】電源線と信号線を共用化し、また画素数の異なるスコープを用いる場合でも良好な映像が形成できるようにする。
【解決手段】スコープＡとプロセッサ装置Ｂとの間に、１本の同軸ケーブル１０を配設し、スコープＡでは波形重畳回路１７にて上記同軸ケーブル１０の供給電源上に映像信号を重畳し、かつこの映像信号の第１フィールド第１水平ライン信号のブランキング期間にスコープ側基準パルスを重畳すると共に、プロセッサ装置Ｂでは、映像信号の第２フィールド第１水平ライン信号のブランキング期間にプロセッサ側基準パルスを重畳する。そして、これらの基準パルスに同期した各種タイミング信号によって映像処理を行う。また、上記スコープＡの電源受給回路１４では、供給電源を全波整流回路により全波整流して使用する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は電子内視鏡装置、特にスコープである電子内視鏡をプロセッサ装置に接続するものにおいて、これらの間で電源を供給し、かつ映像信号を伝送するための接続線及び信号伝送の構成に関する。
【０００２】
【従来の技術】
電子内視鏡装置では、例えば固体撮像素子であるＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）が搭載された電子内視鏡（スコープ）がプロセッサ装置にケーブル及びコネクタにて接続される。そして、このケーブル及びコネクタを介して、プロセッサ装置からスコープへ電源の供給、各種の制御信号の伝送が行われ、またスコープからプロセッサ装置へ映像信号及び各種の制御信号の伝送が行われる。
【０００３】
即ち、プロセッサ装置から電源線によって供給された直流電源によってスコープは駆動され、一方スコープのＣＣＤで撮像された映像信号が信号線（伝送線）を介してプロセッサ装置へ送られており、このプロセッサ装置にて映像信号に対し各種のカラー映像処理を施すことによって被観察体像がモニタに表示される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記電子内視鏡装置では、スコープとプロセッサ装置を接続するケーブルに電源線と複数の信号線を含んでおり、このケーブルコネクタにおいては多ピン構造となるため、いずれかの接続ピンで接触不良が生じたり、接続ピンが破損したりする恐れがあり、コスト的にも高くなるという問題があった。
【０００５】
また、近年では、スコープに搭載するＣＣＤの多画素化が進んでおり、多画素化された画素数の異なるＣＣＤを搭載する各種のスコープを、共通のプロセッサ装置に接続可能にすることが要請されている。
【０００６】
本発明は上記問題点に鑑みてなされたものであり、その目的は、電源線と信号線を共用化し、最小の本数にてスコープとプロセッサ装置を接続することが可能となり、また画素数の異なるＣＣＤを搭載するスコープを共通のプロセッサ装置に接続する場合でも良好な映像を形成することができる電子内視鏡装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、上記電子内視鏡と上記本体側装置との間を接続する電源／信号共用線と、上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号の第１フィールド（インターレース走査の場合）又は第１フレーム（ノンインターレース走査の場合）の所定のブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、上記電源／信号共用線で供給される映像信号の第２フィールド又は第２フレームの所定のブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、このプロセッサ側分離回路から出力された電子内視鏡側基準パルスに同期した信号を形成するプロセッサ側同期信号発生器と、上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、この電子内視鏡側分離回路から出力されたプロセッサ側基準パルスに同期した信号を形成する電子内視鏡側タイミングジェネレータ（同期信号発生回路として機能する）とを設けたことを特徴とする。
【０００８】
請求項２記載の発明は、上記電子内視鏡側基準パルスを映像信号の第２フィールド又は第２フレームの所定のブランキング期間に重畳し、上記プロセッサ側基準パルスを映像信号の第１フィールド又は第１フレームの所定のブランキング期間に重畳するようにしたものである。
請求項３記載の発明は、上記プロセッサ側同期信号発生器に設けられる発振器の発振周波数が、上記電子内視鏡側タイミングジェネレータに設けられる発振器の発振周波数とは異なることを特徴とする。
請求項４記載の発明は、上記プロセッサ装置では、供給電源上から分離された映像信号の水平ライン信号を上記プロセッサ側同期信号発生器で形成された水平同期信号によって補正することを特徴とする。
請求項５記載の発明は、上記電子内視鏡に、上記映像信号が重畳された直流電源を全波整流回路によって全波整流する電源受給回路を設けたことを特徴とする。
【０００９】
上記の構成によれば、電子内視鏡とプロセッサ装置が例えば１本の同軸ケーブル（又はアース線を含めて２本の電線）で接続され、この電源／信号共用線である同軸ケーブルにて、プロセッサ装置から電子内視鏡へ電源が供給されると共に、この電源／信号共用線の供給電源上（電源レベル）に波形重畳する形で電子内視鏡からプロセッサ装置へ映像信号が伝送される。
【００１０】
また、この映像信号には、最初の第１フィールド（一般に奇数フィールドとなり、ノンインターレース走査の場合は第１フレームとなる）における例えば第１水平ライン信号のブランキング期間（又はオプティカルブラック期間）に、電子内視鏡側基準パルスとして１０パルス程度の電子内視鏡側クロック信号が重畳され、次の第２フィールド（一般に偶数フィールドとなり、ノンインターレース走査の場合は第２フレームとなる）における例えば第１水平ライン信号のブランキング期間に、１０パルス程度のプロセッサ側基準パルスが重畳される。
【００１１】
例えば、電子内視鏡が２７万画素の撮像素子を搭載し、プロセッサ装置が４１万画素の撮像素子の処理を規準とするように構成されている場合は、電子内視鏡が発振周波数１９．０６３２ＭＨｚのクロック信号を用い、プロセッサ装置が発振周波数２８．６３６３ＭＨｚのクロック信号を用いることになるので、この周波数２８．６３６３ＭＨｚを２／３分周した１９．０９０９ＭＨｚのパルスが上記プロセッサ側基準パルスとして重畳される。
【００１２】
そして、プロセッサ装置では、例えばＰＬＬ方式によって上記１０パルス程度の電子内視鏡側基準パルスに同期したクロック信号が形成されると共に、電子内視鏡でも、ＰＬＬ方式によって上記１０パルス程度のプロセッサ側基準パルスに同期したクロック信号が形成され、これらの同期クロック信号とこれによって形成された各種タイミング信号に基づいて映像信号が処理される。なお、上記とは逆に、プロセッサ側基準パルスを第１フィールドの第１水平ライン信号のブランキング期間に重畳し、スコープ側基準パルスを第２フィールドの第１水平ライン信号のブランキング期間に重畳することもできる。
【００１３】
また、請求項４の構成によれば、例えば２７万画素の撮像素子で得られた映像信号の水平ライン信号は、プロセッサ装置側の周波数２８．６３６３ＭＨｚの発振信号で形成された水平同期信号によって補正され、水平方向で縮小する（又は拡大する）状態が解消され、良好な画像が得られる。
【００１４】
更に、請求項５の構成によれば、プロセッサ装置から供給され、かつ映像信号が重畳された直流電源が全波整流回路によって全波整流される。この結果、映像信号の重畳によって例えば降下した電源電圧が引き戻されると共に、安定した直流電源の供給ができることになる。
【００１５】
【発明の実施の形態】
図１及び図２には、第１実施例の電子内視鏡装置の構成が示されており、図１において、スコープ（電子内視鏡）Ａは電源／信号共用線である１本の同軸ケーブル１０によってプロセッサ装置Ｂに接続される。このスコープＡの先端部に、例えば２７万画素のＣＣＤ１２が設けられ、図示していないが、この先端部には光源装置からライトガイドを介して照明光が供給される。
【００１６】
また、このスコープＡには、上記ＣＣＤ１２を駆動するＣＣＤ駆動回路１３、直流（ＤＣ）電源を入力する電源受給回路１４、スイッチングレギュレータ等を有し上記電源受給回路１４からの供給電源により複数の電源電圧を形成する電源形成回路１５、上記同軸ケーブル１０の供給電源上に重畳されたプロセッサ側基準パルス、制御信号等を分離する波形分離回路１６、供給電源上に映像信号（インターレース走査）を波形重畳しかつこの映像信号の第１フィールド第１水平ライン信号のブランキング期間にスコープ側基準パルスを重畳する波形重畳回路１７、後述のプロセッサ側基準パルスの位相と発振信号の位相を比較する位相比較回路１８、画素単位のクロック信号（例えば周波数１９．０６３２ＭＨｚ）、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号、リセット信号等の信号を形成するタイミングジェネレータ（ＴＧ）１９が設けられる。
【００１７】
このタイミングジェネレータ１９は、２７万画素ＣＣＤ１２の駆動用周波数１９．０６３２ＭＨｚを発振する水晶発振器１９ａと可変容量ダイオード１９ｂを有し、上記スコープ側基準パルスとして上記周波数１９．０６３２ＭＨｚのクロック信号を出力し、また上記位相比較回路１８と共にＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）を形成することによってプロセッサ側基準パルスに同期した信号を発生させる同期信号発生回路として機能する。更に、上記ＣＣＤ１２の出力信号を入力するバッファ２０及びスコープＡの各回路を統括制御するマイコン２１等が設けられている。
【００１８】
一方、プロセッサ装置Ｂには、スコープＡへＤＣ電源を供給するための電源供給回路２３、供給電源上において制御信号やプロセッサ側基準パルスの波形を第２フィールド第１水平ライン信号のブランキング期間に重畳する波形重畳回路２４、ＡＣ成分である上記映像信号やスコープ側基準パルスを分離する波形分離回路２５が設けられる。また、この波形分離回路２５の出力を入力するように、位相比較回路２６及び同期信号発生器（ＳＳＧ）２７が設けられており、この位相比較回路２６はスコープ側基準パルスの位相と発振信号の位相を比較し、その位相差に比例した電圧を発生させる。
【００１９】
上記同期信号発生器２７は、例えば４１万画素ＣＣＤの駆動用の周波数２８．６３６３ＭＨｚを発生する水晶発振器２７ａ、可変容量ダイオード２７ｂ有し、上記位相比較回路２６の出力電圧を発振器２７ａと可変容量ダイオード２７ｂの接続点に入力し、ＰＬＬを形成することにより、上記スコープ側基準信号に同期させたクロック信号、水平同期（ＨＤ）信号、垂直同期（ＶＤ）信号等を発生させる。また、この同期信号発生器２７は、分周器を備え、クロック信号及びプロセッサ側基準パルスとして、発振周波数２８．６３６３ＭＨｚを２／３分周した１９．０９０９ＭＨｚを形成する。
【００２０】
更に、このプロセッサ装置Ｂには、各回路を統括制御するマイコン３１が設けられ、また上記波形分離回路２５から映像信号を入力し、相関二重サンプリングを行う相関二重サンプリング（ＣＤＳ）回路３２、Ａ／Ｄ変換器３３、映像信号に対しカラー映像形成のための各種処理を施すＤＳＰ（デジタルシグナルプロセッサ）回路３４、映像の拡大・縮小を電子的に行う電子ズーム回路３５、Ｄ／Ａ変換器３６、アンプ３７等が設けられる。そして、上記電子ズーム回路３５では、通常の拡大・縮小だけでなく、スコープＡとプロセッサ装置Ｂで用いられるクロック周波数の相違によって生じる水平方向の幅の縮小又は拡大を補正する。
【００２１】
図２には、スコープＡの電源受給回路１４、波形分離回路１６及び波形重畳回路１７の具体的な回路が示されており、上記電源受給回路１４では、上記同軸ケーブル１０に繋がる供給電源線７０に直列接続され、高周波を阻止するチョークコイルＬ_１と、供給電源線７０に並列接続されるコンデンサＣ_１とから平滑回路を構成する。上記波形分離回路１６では、供給電源線７０からの入力に対し基準電位を与える基準電圧源（Ｒｅｆ．）１６Ａ、ＡＣ（交流）成分を抜き取るためのコンデンサＣ_２、抵抗Ｒ_１等が配置され、供給電源線７０からＡＣ成分、即ちプロセッサ装置Ｂから供給された制御信号を分離する。
【００２２】
次に、上記波形重畳回路１７では、供給電源線７０とアースとの間に、コイルＬ_２とトランジスタＴｒが配置され、このトランジスタＴｒのコレクタがコイルＬ_２の一端、エミッタがアースに接続され、このトランジスタＴｒのベースに、重畳信号として上記バッファ２０からの映像信号と上記タイミングジェネレータ１９からの基準クロックパルスが与えられる。また、上述した波形重畳回路１７と波形分離回路１６の構成は、プロセッサ装置Ｂでの波形重畳回路２４と波形分離回路２５の構成としても同様に用いられる。
【００２３】
第１実施例は以上の構成からなり、上記プロセッサ装置Ｂの電源を投入すると、電源供給回路２３からＤＣ電源が同軸ケーブル１０を介してスコープＡへ供給される。一方、上記スコープＡでは、電源受給回路１４にて電源供給回路２３から供給されたＤＣ電源を受けると、電源形成回路１５により所定電圧の複数の電源が形成され、これが各回路へ供給される。
【００２４】
そして、上記ＤＣ電源がＣＣＤ駆動回路１３へ供給されると、このＣＣＤ駆動回路１３によってＣＣＤ１２が駆動され、被観察体が撮像される。このＣＣＤ１２から出力された撮像信号（映像信号）は、バッファ２０を介して波形重畳回路１７へ供給され、この波形重畳回路１７によって映像信号が供給電源上（７０）に重畳されることになり、この映像信号は同軸ケーブル１０を介してプロセッサ装置Ｂへ送られる。このとき、上記波形重畳回路１７には、マイコン２１の制御によって、タイミングジェネレータ１９から周波数１９．０６３２ＭＨｚの基準パルス（クロック信号）が１０パルス程度、入力され、この基準パルスが同期用信号として上記映像信号の第１フィールド第１水平ライン信号のブランキング期間に重畳される。
【００２５】
図３には、上記波形重畳回路１７の出力状態が示されており、例えばＤＣ電源が１２Ｖであるとすると、１２Ｖの供給電圧上に映像信号の水平ライン信号Ｓ_ａ１，Ｓ_ａ２，Ｓ_ａ _３　…が反転状態で重畳される。そして、映像信号（インターレース走査する場合）の第１（最初の）フィールド（一般に奇数フィールドとなる）の第１水平ラインＳ_ａ１のブランキング期間Ｂ_ａ１に、基準パルスＳｅが１０パルス程度、重畳される。
【００２６】
一方、プロセッサ装置Ｂの波形分離回路２５では、上記同軸ケーブル１０を介して供給されるＡＣ成分が分離され、図３で説明した水平ライン信号Ｓ_ａ１，Ｓ_ａ２，Ｓ_ａ _３　…　を含む映像信号はＣＤＳ回路３２へ供給され、ブランキング期間Ｂ_ａ１から分離したスコープ側基準パルスＳｅは位相比較回路２６を介して同期信号発生器２７へ供給される。そうすると、この位相比較回路２６及び同期信号発生器２７では、ＰＬＬが機能し可変容量ダイオード２７ｂに加えられる電圧が変化することによって上記基準パルスＳｅ（周波数１９．０６３２ＭＨｚ）に同期したクロック信号、そして水平同期信号、垂直同期信号等のタイミング信号が形成される。
【００２７】
即ち、上記の基準パルスＳｅの重畳位置が第１フィールドの第１水平ラインであることが予め決められているので、上記同期信号発生器２７では、このパルスＳｅの入力に基づいて水平走査の同期、垂直走査の同期がとれることになり、これらの水平同期信号及び垂直同期信号或いはその他のタイミング信号は、ＣＤＳ回路３２等へ供給される。そして、このＣＤＳ回路３２では、入力された映像信号が相関二重サンプリングされ、次段のＡ／Ｄ変換器３３でデジタル化された信号は、ＤＳＰ回路３４にてカラー映像処理が施され、電子ズーム回路３５、Ｄ／Ａ変換器３６及びアンプ３７を介してモニタへ供給される。
【００２８】
しかし、スコープＡ側の基準パルス（クロック信号）Ｓｅとプロセッサ装置Ｂ側の基準パルスＳｐの周波数が相違する場合は、プロセッサ装置Ｂにてスコープ側基準パルスＳｅに基づいて同期をとるだけでは、不十分である。即ち、１０パルス程度の基準パルスは、スコープＡからプロセッサ装置Ｂまでの長さを伝送すること、またトランスを通すこと等によってその波形に歪みが生じ、この波形歪みによって正確な同期状態が得られなくなる。そこで、当該例では、スコープＡでもプロセッサ側基準パルスＳｐに基づいて同期をとるようにしている。
【００２９】
実施例のプロセッサ装置Ｂの同期信号発生器２７では、発振器２７ａの発振周波数２８．６３６３ＭＨｚを２／３分周した周波数１９．０９０９ＭＨｚのプロセッサ側基準パルスＳｐが形成され、マイコン３１の制御に基づき、波形重畳回路２４にて、上記基準パルスＳｐが１０パルス程度、入力され、この基準パルスＳｐが同期用信号として上記映像信号の第２フィールド第１水平ライン信号のブランキング期間に重畳される。即ち、図３に示されるように、第２フィールド（一般に偶数フィールドとなる）の第１水平ラインＳ_ｂ１のブランキング期間Ｂ_ｂ１に、基準パルスＳｐが１０パルス程度、重畳される。
【００３０】
そして、スコープＡの波形分離回路１６では、上記同軸ケーブル１０を介して、図３で説明した第２フィールド第１水平ライン信号Ｓ_ｂ１のブランキング期間Ｂ_ｂ１に存在するプロセッサ側基準パルスＳｐが分離され、この基準パルスＳｐは位相比較回路１８を介してタイミングジェネレータ１９へ供給される。このタイミングジェネレータ１９では、ＰＬＬが機能し可変容量ダイオード１９ｂに加えられる電圧が変化することによって、上記基準パルスＳｐ（周波数１９．０９０９ＭＨｚ）に同期したクロック信号が形成される。即ち、上記プロセッサ側基準パルスＳｐの重畳位置が第２フィールドの第１水平ライン信号であるので、このパルスＳｐの入力によって水平走査の同期、垂直走査の同期がとれることになる。
【００３１】
このようにして、プロセッサ装置Ｂでは、第１フィールド第１水平ライン信号Ｓ_ａ１に重畳したスコープ側基準パルス（クロック信号）Ｓｅに同期させ、かつスコープＡでは、第２フィールド第１水平ライン信号Ｓ_ｂ１に重畳したプロセッサ側基準パルスＳｐに同期させることにより、波形歪みの生じない安定した信号同期が行われる。
【００３２】
そうして、上記の電子ズーム回路３５では、水平ライン信号（水平幅）の補正が行われる。即ち、当該例では、スコープ側基準パルスＳｅの周波数１９．０６３２ＭＨｚとプロセッサ側基準パルスＳｐの周波数１９．０９０９ＭＨｚが相違することから、図４に示されるように、水平方向の幅が少し小さくなる。即ち、この図４において、モニタ３８に表示された例えば円形被写体を考えると（又はこの円形を対物光学系の観察光路域と考えてもよい）、二点鎖線ｆ_１のように水平方向の幅が縮小し、像が左側に寄った映像となる。
【００３３】
そこで、当該例の電子ズーム回路３５では、上記同期信号発生器２７にて発振周波数２８．６３６３ＭＨｚから形成した約６３．５μｓｅｃの水平同期信号によって、水平ライン信号を補正する。即ち、電子ズーム回路３５に設けられた画像メモリにおいて、スコープ側基準パルスＳｅに同期したタイミングで書き込まれた画像データを、約６３．５μｓｅｃの水平同期信号のタイミングで読み出すことにより、図４の画素ｈ（数画素〜数十画素）分が引き伸ばされ、実線ｆ_２のように良好な円形となる被写体が形成される。
【００３４】
図５には、電源回路に関する本発明の第２実施例の構成が示されており、この第２実施例は図２に示した電源受給回路１４の代わりに用いられる。図５に示されるように、この電源受給回路１４Ｆは、供給電源線７０に接続されたチョークコイルＬ_１と、整流用ダイオードＤ_１，Ｄ_２，Ｄ_３，Ｄ_４からなる全波整流回路３９（他の構成の全波整流回路でもよい）とから構成された平滑回路となる。このような電源受給回路１４Ｆによれば、映像信号の重畳による電圧降下を低減し、電源状態を安定させる効果がある。
【００３５】
図６には、この第２実施例の電源電圧の状態を第１実施例（図２）と比較したものが示されており、第１実施例の平滑回路によれば、図６（Ａ）に示されるように、例えばプロセッサ装置Ｂから供給された１２ＶのＤＣ電源に対し、水平ライン信号Ｓ_１，Ｓ_２，Ｓ_３　…　の映像信号が重畳されることにより、電源受給回路１４Ｆでは、１０Ｖ程度の電圧しか得られないことになる。しかも、この映像信号のレベルは、画像の明るさで変化することから、上記の１０Ｖ程度の電源が不安定になる。
【００３６】
これに対し、第２実施例の電源受給回路１４Ｆでは、図６（Ｂ）に示されるように、全波整流によって図示のラインｇ以下の映像信号が反転状態となるので、例えば１１Ｖ程度の降下の小さいＤＣ電圧が得られる。それと同時に、この映像信号のレベルが変化する場合でも安定した電圧が確保されることになる。
【００３７】
上記実施例では、スコープ側基準パルスＳｅを第１フィールドの第１水平ライン信号Ｓ_ａ１のブランキング期間Ｂ_ａ１に重畳し、プロセッサ側基準パルスＳｐを第２フィールドの第１水平ライン信号Ｓ_ｂ１のブランキング期間Ｂ_ｂ１に重畳したが、これらの基準パルスは、第１フィールド又は第２フィールドの他の水平ライン信号のブランキング期間に重畳してもよい。また、ノンインターレース走査の場合は、スコープ側基準パルスＳｅを第１（最初の）フレームの第１水平ライン信号のブランキング期間に重畳し、プロセッサ側基準パルスＳｐを第２フレームの第１水平ライン信号のブランキング期間に重畳することができる。
【００３８】
更に、上記第１実施例とは逆に、プロセッサ側基準パルスＳｐを第１フィールド（又は第１フレーム）の第１水平ライン信号のブランキング期間に重畳し、スコープ側基準パルスＳｅを第２フィールド（又は第２フレーム）の第１水平ライン信号のブランキング期間に重畳することもできる。即ち、プロセッサ装置Ｂから先にプロセッサ側基準信号を送った場合でも、スコープＡのタイミングジェネレータ１９では上記基準パルスＳｐに同期したクロック信号が形成され、かつこの基準パルスＳｐの位置が第１フィールドの第１水平ライン信号（水平同期信号）であることが認識できるので、水平走査の同期、垂直走査の同期がとれることになる。
【００３９】
なお、当該例では、画素数の異なるＣＣＤ（２７万画素）を搭載したスコープＡをプロセッサ装置Ｂに接続する場合を説明したが、プロセッサ装置Ｂで標準となる画素数、例えば４１万画素のＣＣＤを搭載したスコープを接続することができ、この場合はプロセッサ側又はスコープ側の何れかの基準パルスによる同期をとるだけでよいことになる。
【００４０】
また、上記電源／信号共用線１０は、照明光を供給するための光源装置に接続し、この光源装置から電源をスコープＡへ供給するとともに、信号伝送はプロセッサ装置Ｂとの間で行うように構成することもできる。更に、上記タイミングジェネレータ１９及び同期信号発生器２７では、水晶発振器１９ａ，２７ａを用いたが、これらの何れか一方をＬＣＲ発振器としてもよい。このＬＣＲ発振器は、Ｑ値幅が広いので、位相ずれが大きい場合にも良好に追従した同期動作が可能になるという利点がある。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、電子内視鏡とプロセッサ装置との間に電源／信号共用線を配設し、電子内視鏡側では供給電源上に映像信号を重畳し、かつ例えば映像信号の第１フィールド第１水平ライン信号のブランキング期間に電子内視鏡側基準パルスを重畳すると共に、上記プロセッサ装置では、第２フィールド第１水平ライン信号のブランキング期間にプロセッサ側基準パルスを重畳し、これらの基準パルスに同期した各種の信号によって映像処理を行うようにしたので、電源線と信号線を共用化し、例えば同軸ケーブル１本にて電子内視鏡とプロセッサ装置を接続することができ、更に画素数の異なるＣＣＤを搭載する電子内視鏡を用いる場合でも良好な映像を形成することが可能となる。この結果、接続ピンの接触不良等もなくなり、製作コストも削減されることになる。
【００４２】
また、請求項４の発明によれば、水平ライン信号がプロセッサ装置側クロック信号で形成した水平同期信号で補正されるので、水平方向の幅が縮小又は拡大する状態が解消され、良好な画像が得られる。
更に、請求項５の発明によれば、電子内視鏡には映像信号が重畳された直流電源を全波整流回路によって全波整流するようにしたので、映像信号の重畳による電源電圧の降下が抑制されると共に、安定した直流電源の供給ができるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る電子内視鏡装置の構成を示すブロック図である。
【図２】第１実施例の電源受給回路、波形分離回路及び波形重畳回路の具体的な構成を示す図である。
【図３】第１実施例の波形重畳回路において供給電源上に伝送信号が重畳された状態を示す図である。
【図４】第１実施例で処理され、モニタ上に表示された円形被写体を示す図である。
【図５】第２実施例の電源受給回路（全波整流回路）の構成を示す図である。
【図６】第２実施例の電源電圧の状態を第１実施例との比較で示したもので、図（Ａ）は第１実施例の場合の図、図（Ｂ）は第２実施例の場合の図である。
【符号の説明】
Ａ…スコープ（電子内視鏡）、Ｂ…プロセッサ装置、
１２…ＣＣＤ、　　　１４，１４Ｆ…電源受給回路、
１６，２５…波形分離回路、
１７，２４…波形重畳回路、
１９…タイミングジェネレータ（ＴＧ）、
２１，３１…マイコン、２３…電源供給回路、
１８，２６…位相比較回路、
２７…同期信号発生器（ＳＳＧ）、
１９ａ，２７ａ…水晶発振器、
３２…ＣＤＳ回路、　　３４…ＤＳＰ回路、
３５…電子ズーム回路、３９…全波整流回路。

Claims

撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、
上記電子内視鏡と上記本体側装置との間を接続する電源／信号共用線と、
上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、
上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号の第１フィールド又は第１フレームの所定のブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、
上記電源／信号共用線で供給される映像信号の第２フィールド又は第２フレームの所定のブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、
上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、
このプロセッサ側分離回路から出力された電子内視鏡側基準パルスに同期した信号を形成するプロセッサ側同期信号発生器と、
上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、
この電子内視鏡側分離回路から出力されたプロセッサ側基準パルスに同期した信号を形成する電子内視鏡側タイミングジェネレータとを設けたことを特徴とする電子内視鏡装置。
撮像素子を搭載する電子内視鏡がプロセッサ装置を含む本体側装置に接続され、この本体側装置から電子内視鏡へ電源を供給する電子内視鏡装置において、
上記電子内視鏡と上記本体側装置との間を接続する電源／信号共用線と、
上記本体側装置に設けられ、上記電源／信号共用線に電源を供給するための電源供給回路と、
上記電源／信号共用線の供給電源上に上記撮像素子で得られた映像信号を重畳し、かつこの映像信号の第２フィールド又は第２フレームの所定のブランキング期間に電子内視鏡側基準パルスを重畳する電子内視鏡側波形重畳回路と、
上記電源／信号共用線で供給される映像信号の第１フィールド又は第１フレームの所定のブランキング期間にプロセッサ側基準パルスを重畳するプロセッサ側波形重畳回路と、
上記電源／信号共用線に重畳されたプロセッサ側基準パルスを分離する電子内視鏡側分離回路と、
この電子内視鏡側分離回路から出力されたプロセッサ側基準パルスに同期した信号を形成する電子内視鏡側タイミングジェネレータと、
上記電源／信号共用線に重畳された映像信号及び電子内視鏡側基準パルスを分離するプロセッサ側分離回路と、
このプロセッサ側分離回から出力されたスコープ側基準パルスに同期した信号を形成するプロセッサ側同期信号発生器とを設けたことを特徴とする電子内視鏡装置。
上記プロセッサ側同期信号発生器に設けられる発振器の発振周波数は、上記電子内視鏡側タイミングジェネレータに設けられる発振器の発振周波数とは異なることを特徴とする上記請求項１又は２記載の電子内視鏡装置。
上記プロセッサ装置では、供給電源上から分離された映像信号の水平ライン信号を上記プロセッサ側同期信号発生器で形成された水平同期信号によって補正することを特徴とする上記請求項１乃至３記載の電子内視鏡装置。
上記電子内視鏡に、上記映像信号が重畳された直流電源を全波整流回路によって全波整流する電源受給回路を設けたことを特徴とする上記請求項１乃至４記載の電子内視鏡装置。