JP2004045967A - Driving circuit of electrooptical device, electrooptical device, electronic equipment, and driving method of electrooptical device - Google Patents
Driving circuit of electrooptical device, electrooptical device, electronic equipment, and driving method of electrooptical device Download PDFInfo
- Publication number
- JP2004045967A JP2004045967A JP2002205731A JP2002205731A JP2004045967A JP 2004045967 A JP2004045967 A JP 2004045967A JP 2002205731 A JP2002205731 A JP 2002205731A JP 2002205731 A JP2002205731 A JP 2002205731A JP 2004045967 A JP2004045967 A JP 2004045967A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal period
- signal
- select
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法に関する。
【0002】
【従来の技術】
従来より、液晶表示装置等のマトリックス構成のディスプレイ装置が、広く利用されている。そして、電気光学装置であるディスプレイ装置の高品質化も進んでいる。特に、ディスプレイ装置の高精細化が進み、その高精細化に伴い、種々の改良が行われているが、各画素回路を駆動するためのいわゆるドライブ回路の改良も行われている。
【0003】
その改良の一つに、特開昭61−145597号公報に開示の技術がある。その公報に開示された技術によれば、複数のソース線を一つの組にして、ソース線群を複数の組に分け、各組内のソース線を順番に選択する選択信号を供給するように、回路が構成される。そして、組単位で画像信号を供給し、かつ各組に対応するソース線をその選択信号によって選択するような構成にすることによって、回路間の接続配線数を少なくするものである。その結果、ディスプレイ装置の高精細化に伴い、画素数が増えても、回路間の接続配線本数が増えることが無い。
【0004】
このような液晶表示装置においては、走査線によってオンとなった画素電極にソース線からの画像信号を供給することで、各画素を構成する画素電極への画像信号の書き込みが行われる。画素電極に書き込まれた画像信号によって、画素電極と共通電極との間の液晶分子の配列が制御されて、画像表示が行われる。
【0005】
【発明が解決しようとする課題】
ところで、特開昭61−145597号公報の提案では、上述したように、各組内のソース線を順次選択することで、各ソース線に画像信号を供給するようになっている。一旦、ソース線に供給された画像信号は、液晶によって構成される液晶容量に比べて十分に大きな値を有するソース線の配線容量によって保持され、走査線によってオンとなっている水平期間内に、画素電極に書き込まれる。
【0006】
ところが、ソース線は1水平期間内において順番に選択されるようになっていることから、ソース線毎に、1水平期間内で画像信号が保持されている期間が異なる。このような画素電極への書き込み時間の相違によって、表示むらが生じてしまう。特に、特開昭61−145597号公報の提案では、ソース線毎に画素電極への書き込み時間が相違するので、画面上に縦縞の表示むらが現れてしまうという問題点があった。
【0007】
本発明は、ディスプレイ装置の表示むらの低減を図ることができる電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る電気光学装置の駆動回路は、マトリクス状に配置された画素に画像信号を供給するデータ線を複数のブロックに分割し各ブロック内の複数のデータ線を1水平期間において順次選択して画像信号を供給する信号切替え回路に夫々前記画像信号を供給するものであって、1ラインの各画素に対応した画像信号をブロック単位で1水平期間において順次選択して前記複数の信号切替え回路に夫々与える複数のセレクト回路と、前記複数の信号切替え回路及び前記複数のセレクト回路を連動して制御して前記1ラインの各画素に対応した画像信号を対応するデータ線に供給させると共に、前記1水平期間における前記データ線の選択順を時間軸上で変更する制御手段とを具備したことを特徴とする。
【0009】
このような構成によれば、セレクト回路は、1ラインの各画素に対応した画像信号を、ブロック毎に1水平期間において順次選択する。ブロック数分のセレクト回路からの画像信号は、信号切替え回路に供給され、信号切替え回路によって1水平期間内で各ブロック内のデータ線が順次が切換えられて、画像信号がデータ線に供給される。このようなブロック内点順次駆動において、制御手段は、1水平期間におけるデータ線の選択順を時間軸上で変更する。これにより、各データ線の画素への書き込み時間が時間軸上で変化し、書き込み時間が均一化されて表示むらが抑制される。
【0010】
また、前記制御手段は、各画素に対する画像信号の書き込み時間が均一化されるように、前記1水平期間における前記データ線の選択順を時間軸上で変更することを特徴とする。
【0011】
このような構成によれば、例えば、ブロック内の各データ線の選択順を、全てのデータ線で均等になるように順序を変更することで、各画素に対する画像信号の書き込み時間を均一にすることができる。
【0012】
また、前記制御手段は、前記1水平期間における前記データ線の選択順を1水平期間毎に切換えることを特徴とする。
【0013】
このような構成によれば、1ライン毎に各データ線による画像信号の書き込み時間が変更されるので、画面内で輝度が均一化され表示むらが抑制される。
【0014】
また、前記制御手段は、前記1水平期間における前記データ線の選択順を1フレーム期間毎に切換えることを特徴とする。
【0015】
このような構成によれば、1フレーム毎に各データ線による画像信号の書き込み時間が変更されるので、複数画面間で輝度が均一化され表示むらが抑制される。
【0016】
また、前記制御手段は、前記1水平期間における前記データ線の選択順を1水平期間毎及び1フレーム期間毎に切換えることを特徴とする。
【0017】
このような構成によれば、1ライン毎及び1フレーム毎に各データ線による画像信号の書き込み時間が変更されるので、画面内及び複数画面間で輝度が均一化され表示むらが抑制される。
【0018】
また、前記制御手段は、前記信号切替え回路及び前記セレクト回路の動作を制御するセレクト信号の発生パターンを時間軸上で変更することを特徴とする。
【0019】
このような構成によれば、セレクト信号の発生パターンを時間軸上で変化させることで、セレクト回路によって選択される画像信号及び信号切替え回路によって選択されるデータ線の1水平期間における選択順を変更することができる。
【0020】
また、前記複数のセレクト回路からの画像信号を夫々前記各ブロックに対応した複数のデータ供給線を介して前記複数の信号切替え回路に与える複数のドライブ回路を更に具備したことを特徴とする。
【0021】
このような構成によれば、複数のドライブ回路と信号切替え回路に画像信号を供給するデータ供給線とを、ブロック数分だけ用意すればよく、装置を小型化することができる。
【0022】
また、前記セレクト回路に1ライン分の各画素に対応した画像信号を同時に供給するラッチ回路を更に具備したことを特徴とする。
【0023】
このような構成によれば、セレクト回路に供給する1ライン分の各画素に対応した画像信号を同時に得ることができるので、ブロック単位での書き込みが可能であり、各ソース線による書き込み時間を長くして、高精細な画像を得ることができる。
【0024】
本発明に係る電気光学装置は、上記電気光学装置の駆動回路と、前記マトリクス状に配置された画素を有する画素部と前記複数のブロックに分割されたデータ線を介してブロック内で点順次に画像信号を供給する前記複数の信号切替え回路とを備えた表示部と、を具備したことを特徴とする。
【0025】
このような構成によれば、電気光学装置の駆動回路が、データ線による各画素への書き込み時間を均一にすることができるので、表示部における画像表示に表示むらが生じることを防止することができる。
【0026】
本発明に係る電子機器は、上記電気光学装置を備えたことを特徴とする。
【0027】
このような構成によれば、電気光学装置には表示むらが生じないので、高精細の画像表示が可能な機器を得ることができる。
【0028】
本発明に係る電気光学装置の駆動方法は、マトリクス状に配置された画素に画像信号を供給するデータ線を複数のブロックに分割し各ブロック内の複数のデータ線を1水平期間において順次選択して画像信号を供給する駆動方法において、前記1水平期間における前記データ線の選択順を時間軸上で入替えることを特徴とする。
【0029】
このような構成によれば、1ラインは複数のブロックに分割され、分割された各ブロック毎に、画像信号が順次選択される。選択された画像信号は、対応するデータ線に供給される。画像信号及びこれに対応するデータ線は、ブロック毎に1水平期間において順次選択される。そして、1水平期間におけるデータ線の選択順が時間軸上で変更される。これにより、各データ線による画素への書き込み時間が時間軸上で変更されて均一化され、表示むらが抑制される。
【0030】
また、前記1水平期間における前記データ線の選択順を1水平期間毎に切換えることを特徴とする。
【0031】
このような構成によれば、1ライン毎に各データ線による画像信号の書き込み時間が変更されるので、画面内で輝度が均一化され表示むらが抑制される。
【0032】
また、前記1水平期間における前記データ線の選択順を1フレーム期間毎に切換えることを特徴とする。
【0033】
このような構成によれば、1フレーム毎に各データ線による画像信号の書き込み時間が変更されるので、複数画面間で輝度が均一化され表示むらが抑制される。
【0034】
また、前記1水平期間における前記データ線の選択順を1水平期間毎及び1フレーム期間毎に切換えることを特徴とする。
【0035】
このような構成によれば、1ライン毎に各データ線による画像信号の書き込み時間が変更されると共に、1フレーム毎に各データ線による画像信号の書き込み時間が変更されるので、画面内及び複数画面間で輝度が均一化され、表示むらの抑制効果に優れている。
【0036】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0037】
まず、図1に基づき、本実施の形態に係る電気光学装置の構成を説明する。本実施の形態は本発明を薄膜トランジスタ(以下、TFTという)を用いた液晶表示装置に適用したものである。また、図2は図1中のTFT素子基板1及びドライバIC5の具体的な回路構成を示すブロック図である。
【0038】
本実施の形態は、全ソース線(データ線)をu本(図2では3本)ずつのk個のブロックに分割し、u本ずつのブロック毎に1本のデータ供給線によってドライブ回路からの画像信号を供給する液晶表示装置に適用したものであり、1ラインのm画素分の画像信号をk個のドライブ回路に信号切替えする処理と、各ドライブ回路の出力をm画素分のソース線に信号切替えする処理とによって、画像信号を全ソース線に供給可能にしている。即ち、本実施の形態においては、全ソース線をブロックに分け、各ブロック内で点順次による駆動(以下、ブロック内点順次駆動という)を行うようになっている。更に、本実施の形態においては、信号切替え回路処理において、画像信号の分配先のソース線の1水平期間における選択順を、時間軸上、例えばライン毎に切換えることにより、表示むらの発生を防止するようにしている。
【0039】
1は、TFT素子基板であり、映像表示領域である画素部2、信号切替え部(DMPX)3及びYドライバ4を含む。画素部2は、n行m列(n、mは整数)の画素を含むマトリックス表示部であり、マトリックス配線のX方向にm個でY方向にn個のm■nの画素マトリックスを形成する。画素部2、信号切替え部3及びYドライバ4は、TFT素子基板1上に設けられている。5は、外部駆動回路としてのドライバICである。6は、TFT素子基板1及びドライバIC2を制御するタイミング制御回路である。7は、画素部2のX方向に設けられたデータラインであるデータ供給線群である。画素部2は、周辺に設けられた駆動回路である、信号切替え部3、Yドライバ4、ドライバIC5及びタイミング制御回路6によって駆動される。なお、Yドライバ4を外部駆動回路としてのドライバICによって構成することも考えられる。
【0040】
画像データDATA、ラッチタイミング信号LP、シフトレジスタのスタート信号ST、データクロック信号CLX、及び選択信号であるセレクト信号S1、S2、S3が、タイミング制御回路6からドライバIC5へ供給される。タイミング制御回路6から、TFT素子基板1へは、Yドライバのスタート信号DY、ラインのシフト信号CLYが供給される。
【0041】
なお、図1では、後述する図2に示すシフトレジスタ部11、第1及び第2のラッチ回路12、13、セレクタ部14及びドライバ15が、ドライバIC5に含まれているが、これらの全てあるいは一部を、TFT素子基板1に含まれるようにしてもよい。
【0042】
図2は、TFT素子基板1とドライバIC5の回路構成を示す図である。11は、シフトレジスタ部であり、12は、第1のラッチ回路であり、13は、第2のラッチ回路であり、14は、セレクタ部であり、15は、ドライバ部であり、これらの回路は、ドライバIC5に含まれる。
【0043】
シフトレジスタ部11には、クロック信号CLXとスタート信号STが入力される。スタート信号STは、クロック信号CLXに応じてシフトレジスタ部11内を順番にシフトしていく。シフトレジスタ部11の各単位レジスタからの出力信号は、第1のラッチ回路12の各単位ラッチ回路に入力される。一方、画像信号である画像データDATAは、同時に全ての単位ラッチ回路に供給されている。単位レジスタからの出力信号が入力されると、画像データDATAは、第1のラッチ回路12の各単位ラッチ回路に順番にストアされていく。こうして、1ライン分、すなわち1水平走査線分のm個の画像データが第1のラッチ回路12にストアされるように構成されている。なお、画像データDATAは、例えば、6ビットのディジタル信号である。
【0044】
第2のラッチ回路13は、ラッチタイミング信号LPに従って第1のラッチ回路12の画像データDATAをそのままラッチする回路である。従って、第2のラッチ回路13には、1ライン分のデータであるm個のデータが同時にラッチされる。なお、第2のラッチ回路13の各ラッチ回路13(1),13(2),…13(m)は、夫々後述するソース線X1,X2,…Xmに対応した画像信号をラッチするようになっている。
【0045】
セレクタ部14は、複数のセレクト回路14(1)、14(2)、・・、14(k)からなる。1ライン分の画像データDATAを、1ライン分のデータの先頭あるいは終端から、連続した3つずつの画素に対応したデータに区切って分割することによって、複数の組(ブロック)を形成し、各組の3つのデータは、対応する各セレクト回路に入力されている。具体的には、セレクト回路14(1)には、画像データDATAの1、2、3が入力され、セレクト回路14(2)には、画像データDATAの4、5、6が入力され、セレクト回路14(k)には、画像データDATAのm−2、m−1、mが入力される。セレクタ部14には、セレクト信号S1、S2、S3が供給され、各セレクト回路は、セレクト信号S1、S2、S3に応じて、3つの入力画像データの中から予め決められた1つの画像データを選択して出力信号として、ドライバ部15の対応するドライブ回路へ供給する。
【0046】
ドライバ部15は、複数のドライブ回路15(1)、15(2)、・・、15(k)からなる。例えば、セレクト信号S1が供給されたときは、セレクト回路14(1)からは、画像データDATA1がドライブ回路15(1)へ出力され、セレクト回路14(2)からは、画像データDATA4がドライブ回路15(2)へ出力され、セレクト回路14(k)からは、画像データDATAm−2がドライブ回路15(k)へ出力される。各ドライブ回路は、ディジタルアナログ変換器、増幅回路等を含む。
【0047】
アナログ信号に変換された、各ドライブ回路からの画像信号は、データ供給線群7を介して、信号切替え部3の対応する信号切替え回路へ供給する。信号切替え部3は、複数の信号切替え回路3(1)、3(2)、・・、3(k)からなる。各信号切替え回路は、3つのスイッチ回路SW1、SW2、SW3を有する。各ドライブ回路からの供給された画像信号は、対応する信号切替え回路の3つのスイッチ回路SW1、SW2、SW3の一端へ供給される。出力となる、各スイッチ回路の他端は、画素部2のX方向のデータ線群の対応するソース線(データ線)X1 ,X2 ,…,Xm に接続される。信号切替え部3には、各スイッチ回路をオン・オフするセレクト信号S1、S2、S3が供給される。信号切替え部3の各スイッチ回路SW1、SW2、SW3は、セレクト信号S1、S2、S3に応じて、選択的に順次オンとなり、対応するドライブ回路からの画像信号を対応するソース線に供給する。
【0048】
例えば、スイッチ回路SW1をオンにするセレクト信号S1が供給されたときは、信号切替え回路3(1)のスイッチ回路SW1がオンとなって、画像データDATA1に対応する画像信号が、ソース線X1へ出力される。同様に、信号切替え回路3(2)のスイッチ回路SW1もオンとなって、画像データDATA4に対応する画像信号が、ソース線X4へ出力される。同様に、信号切替え回路3(k)のスイッチ回路SW1もオンとなって、画像データDATAm−2に対応する画像信号が、ソース線Xm−2へ出力される。
【0049】
また、例えば、スイッチ回路SW2をオンにするセレクト信号S2が供給されたときは、信号切替え回路3(1)のスイッチ回路SW2がオンとなって、画像データDATA2に対応する画像信号が、ソース線X2へ出力される。同様に、信号切替え回路3(2)のスイッチ回路SW2もオンとなって、画像データDATA5に対応する画像信号が、ソース線X5へ出力される。同様に、信号切替え回路3(k)のスイッチ回路SW2もオンとなって、画像データDATAm−1に対応する画像信号が、ソース線Xm−1へ出力される。
【0050】
さらに、スイッチ回路SW3をオンにするセレクト信号S3が供給されたときは、信号切替え回路3(1)のスイッチ回路SW3がオンとなって、画像データDATA3に対応する画像信号が、ソース線X3へ出力される。同様に、信号切替え回路3(2)のスイッチ回路SW3もオンとなって、画像データDATA6に対応する画像信号が、ソース線X6へ出力される。同様に、信号切替え回路3(k)のスイッチ回路SW3もオンとなって、画像データDATAmに対応する画像信号が、ソース線Xmへ出力される。
【0051】
以上のように、各信号切替え回路は、セレクト信号に応じて予め決められたスイッチ回路をオンするように切替えることによって、各ドライブ回路からの画像信号を順次選択して対応するソース線へ出力する。各スイッチ回路SW1、SW2、SW3は1水平期間内に順次オンとなり、全ブロックでは1水平期間内に全てのソース線に画像信号が供給される。こうして、図2では3つのソース線による各ブロック毎に、点順次での駆動が行われる。
【0052】
本実施の形態においては、タイミング制御回路6は、セレクト信号S1〜S3によって、スイッチ回路SW1、SW2、SW3のオンにする順番を、時間軸上、例えばライン毎に切換えるようになっている。
【0053】
例えば、所定の水平期間において、セレクト信号S1〜S3によって、スイッチ回路SW1、SW2、SW3がこの順に順次オンになって、1水平期間で、先ずソース線X1,X4,X7 ,…に画像信号が供給され、次に、ソース線X2,X5,X8,…に画像信号が供給され、最後にソース線X3,X6,X9,…に画像信号が供給されるものとする。この場合において、次の水平期間には、タイミング制御回路6は、セレクト信号S1〜S3によって、スイッチ回路SW1、SW2、SW3を例えばスイッチ回路SW2、SW1、SW3の順に順次オンにして、1水平期間で、先ずソース線X2,X5,X8,…に画像信号を供給し、次にソース線X1,X4,X7 ,…に画像信号を供給し、最後にソース線X3,X6,X9,…に画像信号を供給するのである。
【0054】
なお、図2において、16は、各画素に対応するTFTであり、17は、TFT16のドレインに電気的に接続された透明電極(画素電極)と、透光性基板上の透明電極(対向電極)との間に注入された液晶を示す。Yドライバ4は、n本のゲート線(走査線)Y1、Y2、・・、Ynによって、画素部2と接続されている。各ゲート線は、各行の全てのTFT16のゲートに接続されている。ゲート線にゲート信号が供給されているときに、対応する行の1ライン分の画像データDATAの画素部2への書込みが可能となる。
【0055】
なお、セレクタ部14の各セレクト回路は、セレクト信号S1〜S3に基づいて各デマルチプレクス回路と連動して動作して、各画素に対応したラッチ回路の出力を対応するソース線に供給するようになっている。
【0056】
次に図3を用いて、上述した回路構成における信号の状況を説明する。図3は、図2の回路構成のタイミングチャートである。
【0057】
図3において、STは、シフトレジスタ11への動作開始を示すスタート信号のパルスである。CLXは、データクロック信号のパルスである。DATAは、画像データの信号である。LPは、第1のラッチ回路12にストアされたデータを第2のラッチ回路13に転送するラッチタイミング信号のパルスである。S1、S2、S3は、セレクト信号のパルスである。YL−1とYLは、それぞれ、スタート信号DY及びシフト信号CLYに基づいてYドライバ4によって生成されたL−1行目とL行目のゲート信号である。ここで、Lは整数である。
【0058】
画素部2の各画素に対応した画像データDATA1、2、・・、mは、データクロックCLXに対応した転送レートでラッチ回路12に供給される。スタートパルスSTは、データクロックCLXに応じてシフトレジスタ部11を順次シフトして、ラッチ回路12の各単位ラッチにラッチパルスを供給する。これにより、各単位ラッチは、画素部2の水平方向の各画素に対応した画像データDATA1、2、・・、mを順次ラッチする。
【0059】
ラッチ回路12に保持された1ライン分の画像データDATA1、2、・・、mは、ラッチタイミング信号LPのタイミングで、ラッチ回路13にラッチされて出力される。ラッチ回路13から出力された1ライン分の画像データが、ゲート信号によってオンとなったゲート線(走査線)の各画素電極に1水平期間内に書き込まれる。
【0060】
いま、n行の内、L−1行目のゲート線が選択される期間、即ち、図3の第(L−1)水平期間であるものとする。この場合には、図3に示すような信号波形のゲート信号YL−1が対応するゲート線YL−1に出力される。ゲート信号YL−1がハイレベル(以下、HIGHという)になるので、YL−1行目のTFT16がオンとなる。この場合には、ラッチ回路13からは、L−1行目の各画素電極に供給する1ライン分の画像データが出力されている。
【0061】
ラッチ回路13からの1ライン分の画像データは、隣接した3画素ずつのk個のブロックに分割され、各ブロックのうちの1画素の画像データがセレクト回路14(1)、14(2)、・・、14(k)によって選択される。この選択はセレクト信号S1,S2,S3に基づいて行われる。セレクト信号S1,S2,S3は、図3に示すように、いずれも1水平期間の約1/3の期間だけHIGHとなる信号である。セレクト回路14(1)、14(2)、・・、14(k)は、セレクト信号S1,S2,S3のHIGHによって、各組の1画素の画像データを選択する。
【0062】
即ち、セレクト回路14(1)、14(2)、・・、14(k)は、セレクト信号S1のHIGHによって、画素(1),(4),(7)の画像データDATA1,4,7,…を選択して出力し、セレクト信号S2のHIGHによって、画素(2),(5),(8)の画像データDATA2,5,8,…を選択して出力し、セレクト信号S3のHIGHによって、画素(3),(6),(9)の画像データDATA3,6,9,…を選択して出力する。
【0063】
セレクト回路14(1)、14(2)、・・、14(k)からの画像データは、夫々ドライブ回路15(1)、15(2)、・・、15(k)によってアナログ信号に変換されて増幅された後、信号切替え回路3(1)、3(2)、・・、3(k)に供給される。信号切替え回路3(1)、3(2)、・・、3(k)は、夫々、入力された画像データをソース線X1,X2,…に分岐させる。
【0064】
信号切替え回路3(1)、3(2)、・・、3(k)もセレクト信号S1,S2,S3によって制御され、1入力を3出力の1つに出力する。即ち、信号切替え回路3(1)、3(2)、・・、3(k)は、セレクト信号S1のHIGHで、3出力のうちの1番目の出力に画像データを出力し、セレクト信号S2のHIGHで、3出力のうちの2番目の出力に画像データを出力し、セレクト信号S3のHIGHで、3出力のうちの3番目の出力に画像データを出力する。
【0065】
即ち、セレクト信号S1がHIGHの期間には、セレクト回路14(1)、14(2)、・・、14(k)によって選択された画像データは、ソース線X1,X4,X7,…に供給され、セレクト信号S2がHIGHの期間には、セレクト回路14(1)、14(2)、・・、14(k)によって選択された画像データは、ソース線X2,X5,X8,…に供給され、セレクト信号S3がHIGHの期間には、セレクト回路14(1)、14(2)、・・、14(k)によって選択された画像データは、ソース線X3,X6,X9,…に供給される。
【0066】
こうして、図3の第(L−1)水平期間における最初の約1/3の期間には、セレクト信号S1のHIGHによって、画像データDATA1,4,7,…が、ソース線X1,X4,X7,…に供給される。第(L−1)水平期間には、ゲート信号YL−1がHIGHになっており、ゲート線L−1の1,4,7,…番目の各TFT16には、ソース線X1,X4,X7,…を介して画像データDATA1,4,7,…が供給され、以後第(L−1)水平期間の終了まで画素電極への書込みが行われる。
【0067】
第(L−1)水平期間における次の約1/3の期間には、セレクト信号S2のHIGHによって、ゲート線L−1の2,5,8,…番目の各TFT16には、ソース線X2,X5,X8,…を介して画像データDATA2,5,8,…が供給され、以後第(L−1)水平期間の終了まで画素電極への書込みが行われる。更に、第(L−1)水平期間における最後の約1/3の期間には、セレクト信号S3のHIGHによって、ゲート線L−1の3,6,9,…番目の各TFT16には、ソース線X3,X6,X9,…を介して画像データDATA3,6,9,…が供給され、以後第(L−1)水平期間の終了まで画素電極への書込みが行われる。
【0068】
このように、ゲート線L−1の各TFT16には、ソース線を介して画像データが入力されたタイミング以降ゲート信号YL−1がローレベル(以下、LOWという)となるまでの間、画像データが供給されて画素電極への書込みが行われる。従って、ソース線X1,X4,X7,…を介した画素電極への書き込み時間は約1H(水平)期間であり、ソース線X2,X5,X8,…を介した画素電極への書き込み時間は約(2/3)H期間であり、ソース線X3,X6,X9,…を介した画素電極への書き込み時間は約(1/3)H期間である。
【0069】
以後同様の動作によって、セレクト信号S1,S2,S3に基づいて選択された画像データは、対応するソース線に供給され、オンとなったTFT16を介して画素電極に書き込まれる。
【0070】
本実施の形態においては、次の第L水平期間においては、画像データの書き込みを行うソース線の順番が、第(L−1)水平期間とは異なる順番に設定されている。即ち、図3に示すように、ゲート信号YLがHIGHとなる第L水平期間においては、1水平期間の最初の約1/3の期間にセレクト信号S3がHIGHとなり、次の約1/3の期間にセレクト信号S1がHIGHとなり、最後の約1/3の期間にセレクト信号S2がHIGHとなる。
【0071】
従って、ソース線X3,X6,X9,…を介した画素電極への書き込みは第L水平期間の最初から約1H期間行われ、ソース線X1,X4,X7,…を介した画素電極への書き込みは、第L水平期間の途中から約(2/3)H期間行われ、ソース線X2,X5,X8,…を介した画素電極への書き込みは、第L水平期間の最後の約(1/3)H期間行われる。
【0072】
以下、このようにセレクト信号が1水平期間においてS1,S2,S3の順にHIGHとなるセレクト信号の発生パターンを第1のパターンという。また、セレクト信号が1水平期間においてS2,S3,S1の順にHIGHとなるセレクト信号の発生パターンを第2のパターンといい、セレクト信号が1水平期間においてS3,S1,S2の順にHIGHとなるセレクト信号の発生パターンを第3のパターンという。
【0073】
第(L+1)水平期間においては、1水平期間の最初の約1/3の期間にセレクト信号S2がHIGHとなり、次の約1/3の期間にセレクト信号S3がHIGHとなり、最後の約1/3の期間にセレクト信号S1がHIGHとなる(即ち、第2のパターン)。
【0074】
この場合には、ソース線X2,X5,X8,…を介した画素電極への書き込みは第(L+1)水平期間の最初から約1H期間行われ、ソース線X3,X6,X9,…を介した画素電極への書き込みは、第(L+1)水平期間の途中から約(2/3)H期間行われ、ソース線X1,X4,X7,…を介した画素電極への書き込みは、第(L+1)水平期間の最後の約(1/3)H期間行われる。以後同様の動作によって、ディスプレイ装置におけるn行m列(n、mは整数)のマトリックス表示が行われる。
【0075】
結局、第(L−1)〜(L+1)水平期間の3水平期間においては、ソース線X1,X4,X7,…を介した画素電極への書き込みは計2H期間行われ、ソース線X2,X5,X8,…を介した画素電極への書き込みも計2H期間行われ、ソース線X3,X6,X9,…を介した画素電極への書き込みも計2H期間行われる。
【0076】
以後、セレクト信号S1,S2,S3は、3水平期間周期で、第1乃至第3のパターンを繰返す。即ち、所定の連続した3水平期間、つまり、連続した3ラインで見れば、各画素電極への書き込み時間はいずれのソース線において等しい。これにより、各ラインで発生している輝度むらは、3ライン毎に平均化され、全体として輝度むらのない画像を表示することが可能となる。
【0077】
このように、本実施の形態においては、ブロック内点順次駆動に際して、ブロック内の各ソース線に画像データを供給するタイミングを、1ライン毎に切換え、複数ラインで各ソース線による画素電極の書き込み時間を均一にするようになっている。こうして、書込み時間による画面内の輝度の変化は、同一輝度の画素同士が分散されることで複数ラインで平均化され、表示ムラは見えにくくなる。
【0078】
なお、上記実施の形態においては、セレクト信号S1,S2,S3の全てのタイミングを変更して、セレクト信号S1,S2,S3の発生パターンを3水平期間で元に戻す設定にすることにより、画素電極に対する書き込み時間を3水平期間で均一化した。しかし、書き込み時間を均一化する時間周期は3水平期間でなくてもよいことは明らかである。また、セレクト信号の発生パターンは図3に限らず種々の変形が可能である。
【0079】
また、セレクト信号S1,S2,S3の全てのタイミングを変更するのではなく、任意の1つ又は2つのセレクト信号のタイミングを変更しても同様の効果を得ることができる。例えば、図3の例では、セレクト信号S2の発生パターンは変更せず、セレクト信号S1,S3の発生パターンを1水平期間周期で相互に切換えるようにしてもよい。この場合には、2水平期間で、全画素の書き込み時間を均一にすることができる。
【0080】
即ち、セレクト信号S1,S2,S3の発生パターンを時間軸上で変更しさえすれば、画素への書き込み時間を多少なりとも均一化することができる。
【0081】
また、ドライブ回路の駆動能力が高い場合のように、セレクト信号のHIGH期間を、1水平期間の1/3の時間よりも短い時間に設定することができる場合には、セレクト信号S1,S2,S3のいずれか1つの発生タイミングを変更するだけでも、多少の効果を得ることができる。
【0082】
図4は本発明の第2の実施の形態を示すフローチャートである。図4のLPはラッチタイミング信号を示し、S1,S2,S3はセレクト信号を示している。
【0083】
本実施の形態はセレクト信号S1,S2,S3の発生パターンが第1の実施の形態と異なるのみであり、本実施の形態を実現するハードウェア構成は図1及び図2と同一であり、また、セレクト信号以外の信号については図3と同様である。
【0084】
上記第1の実施の形態においては、セレクト信号S1,S2,S3を、1ライン(1水平期間)毎に切換え、3水平期間で元のパターンに戻した。これに対し、本実施の形態はセレクト信号を1フレーム期間毎に切換え、3フレーム期間で元のパターンに戻すものである。
【0085】
即ち、図4に示すように、所定の第(F−1)フレーム期間内の各水平期間においては、セレクト信号S1,S2,S3はこの順にHIGHになり(第1のパターン)、次の第Fフレーム期間内の各水平期間には、セレクト信号S3,S1,S2の順にHIGHになり(第3のパターン)、次の第(F+1)フレーム期間内の各水平期間には、セレクト信号S2,S3,S1の順にHIGHになる(第2のパターン)。
【0086】
こうして、図4の第(F−1)フレーム期間の各水平期間における最初の約1/3の期間には、セレクト信号S1のHIGHによって、ゲート線L−1の1,4,7,…番目の各TFT16に、ソース線X1,X4,X7,…を介して画像データDATA1,4,7,…が供給され、第(F−1)フレーム期間の各水平期間における次の約1/3の期間には、セレクト信号S2のHIGHによって、ゲート線L−1の2,5,8,…番目の各TFT16に、ソース線X2,X5,X8,…を介して画像データDATA2,5,8,…が供給され、第(F−1)フレーム期間の各水平期間における最後の約1/3の期間には、セレクト信号S3のHIGHによって、ゲート線L−1の3,6,9,…番目の各TFT16に、ソース線X3,X6,X9,…を介して画像データDATA3,6,9,…が供給され、画素電極への書込みが行われる。
【0087】
そして、次の第Fフレーム期間には、各水平期間において、先ず、最初の約1/3の期間には、セレクト信号S3のHIGHによって、ソース線X3,X6,X9,…を介して画像データDATA3,6,9,…が供給され、次の約1/3の期間には、セレクト信号S1のHIGHによって、ソース線X1,X4,X7,…を介して画像データDATA1,4,7,…が供給され、最後の約1/3の期間には、セレクト信号S2のHIGHによって、ソース線X2,X5,X8,…を介して画像データDATA2,5,8,…が供給される。
【0088】
更に、次の第(F+1)フレーム期間には、各水平期間において、先ず、最初の約1/3の期間には、セレクト信号S2のHIGHによって、ソース線X2,X5,X8,…を介して画像データDATA2,5,8,…が供給され、次の約1/3の期間には、セレクト信号S3のHIGHによって、ソース線X3,X6,X9,…を介して画像データDATA3,6,9,…が供給され、最後の約1/3の期間には、セレクト信号S1のHIGHによって、ソース線X1,X4,X7,…を介して画像データDATA1,4,7,…が供給される。
【0089】
このように構成された実施の形態においては、第(F−1)フレームでは、各ブロックの1番目、2番目、3番目のソース線の順で書き込み時間が長く、第Fフレームでは、各ブロックの3番目、1番目、2番目のソース線の順で書き込み時間が長く、第(F+1)フレームでは、各ブロックの2番目、3番目、1番目のソース線の順で書き込み時間が長い。従って、3フレームで、各画素の画素電極の書き込み時間が均一化される。
【0090】
このように、本実施の形態においても、画素電極の書き込み時間が時間軸上で均一化され、表示むらが抑制される。
【0091】
本実施の形態においても、セレクト信号の発生パターンとしては種々の変形が可能である。例えば、2フレーム期間毎に、発生パターンを変更してもよく、また、元に戻る周期は3フレーム周期に限らない。
【0092】
また、第1の実施の形態においては水平期間毎にセレクト信号の発生パターンを変化させ、第2の実施の形態においてはフレーム期間毎にセレクト信号の発生パターンを変化させたが、これらの制御を組み合わせてもよいことは明らかである。
【0093】
図5はこの場合において採用するセレクト信号の発生パターンの一例を示す説明図である。
【0094】
図5の例では、第(F−1)フレーム期間には、第(L−1)水平期間においてセレクト信号をS1,S2,S3の順にHIGHにし(第1のパターン)、次の第L水平期間ではセレクト信号をS2,S3,S1の順にHIGHにし(第2のパターン)、次の第(L+1)水平期間ではセレクト信号をS3,S1,S2の順にHIGHにする(第3のパターン)。そして、次の第Fフレームでは、第(L−1)水平期間において第2のパターンを採用し、第L水平期間において第3のパターンを採用し、第(L+1)水平期間において第1のパターンを採用する。また、次の第(F+1)フレームでは、第(L−1)水平期間において第3のパターンを採用し、第L水平期間において第1のパターンを採用し、第(L+1)水平期間において第2のパターンを採用する。
【0095】
1水平期間毎にセレクト信号の発生パターンを変化させることで、上下に隣接する画素同士の書込み時間が変化し、図5のように3ラインでセレクト信号の発生パターンを一巡させることで、3ラインでは各画素の書込み時間はいずれのソース線においても均一となり、各ラインで発生している輝度むらは、3ライン毎に平均化される。しかし、この制御だけでは、各フレームの同一画素位置の画素の書込み時間は一定であり、各画素間では書込み時間差が生じる。
【0096】
そこで、図5の例では、更に、1フレーム期間毎にセレクト信号の発生パターンを変化させる。これにより、各フレームの同一位置の画素についてもフレーム毎に書込み時間が変化する。そして、3フレームでセレクト信号の発生パターンを一巡させることで、3フレームでは各同一画素位置の画素に対する書込み時間は均一となる。
【0097】
このように、図5の例では、各画素に対する書込み時間は、画面内では3ライン毎に均一化され、画面間では3フレーム毎に均一化される。これにより、各画素電極の書込み時間による輝度の変化は画面内及び画面間で平均化されて、表示むらを一層見えにくくすることができる。
【0098】
更に、上記各実施の形態は、ブロック内点順次駆動において時間軸上でソース線の選択順を変更する例について説明したが、例えばライン内でソース線の選択順を変更するものに適用することも可能である。即ち、上記各実施の形態においては、全ブロックにおいて、ソース線の選択順は同一であったが、ブロック毎にソース線の選択順を変更すると共に、時間軸上でソース線の選択順を変更するようにするのである。この場合にも、各画素電極の書き込み時間を、均一化することができ、表示むらの発生を低減することができる。
【0099】
また、上記各実施の形態は、3本のソース線で1ブロックを構成し、1水平期間に各ブロック内の3本のソース線を順次選択する例について説明したが、ブロックを構成するソース線の数は適宜設定可能である。例えば、1ブロックを6本のソース線によって構成して、1水平期間に各ブロックの6本のソース線を順次選択駆動する場合に適用可能であることは明らかである。
【0100】
なお、上記各実施の形態においては、ブロック内点順次駆動において、複数の信号から1つの信号にする信号切替え処理及び1つの信号からから複数の信号に信号切替え処理を制御するセレクト信号の発生パターンを変化させることによって、各ブロック内のソース線の駆動順を変更し、これにより、各画素電極の書き込み時間を均一化した例を説明したが、所定の時間範囲内において、各ブロック内のソース線の駆動順を変更すればよく、セレクト信号の発生パターンを変更する方法だけでなく、他の手法を採用しても同様の効果を得ることができる。
【0101】
また、以上の説明は、液晶表示装置の例であるが、本発明は、マトリックス構成の、有機EL(エレクトロルミネッセンス)のディスプレイ装置、電気泳動ディスプレイ装置等にも適用することができる。
【0102】
図6は本発明の第3の実施の形態を示す概略構成図である。本実施の形態は第1又は第2の実施の形態の電気光学装置を用いた電子機器の一例である投射型表示装置を示している。
【0103】
図6において、光源210は、メタルハライド等のランプ211とランプ211の光を反射するリフレクタ212とによって構成される。光源210からの出射光路上に、青色光・緑色光反射のダイクロイックミラー213及び反射ミラー217が配設される。ダイクロイックミラー213は、光源210からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。反射ミラー217は、ダイクロイックミラー213を透過した赤色光を反射する。
【0104】
ダイクロイックミラー213の反射光の光路上には、緑色光反射のダイクロイックミラー214及び反射ミラー215が配設され、ダイクロイックミラー214は、入射光のうち緑色光を反射し、青色光を透過させる。反射ミラー215はダイクロイックミラー214の透過光を反射する。反射ミラー215の反射光の光路上には反射ミラー216が配設されており、反射ミラー216は、反射ミラー215の反射光(青色光)を更に反射する。
【0105】
反射ミラー217,ダイクロイックミラー214及び反射ミラー216の出射光路上には、夫々光変調装置であって、上記第1及び第2の実施の形態と同様の電気光学装置である液晶装置222,223,224が配設されている。液晶装置222乃至224には、夫々赤色光、緑色光又は青色光が入射し、液晶装置222乃至224は、夫々R,G,B画像信号に応じて、入射光を光変調し、各R,G,Bの画像光をダイクロイックプリズム225に出射する。
【0106】
ダイクロイックプリズム225は、4つの直角プリズムが貼り合わされて構成され、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。ダイクロイックプリズム225は、これらの誘電体多層謨によって、3つのR,G,B色光を合成して、カラー画像の画像光を出射する。
【0107】
ダイクロイックプリズム225の出射光路上には投射光学系を構成する投射レンズ226が配設されており、投射レンズ226は、合成された画像光をスクリーン227上に投射する。こうして、スクリーン227には、拡大された画像が表示される。
【0108】
このように構成された実施の形態においては、液晶装置222,223,224は、表示むらが抑制されている。これにより、液晶装置222,223,224によってスクリーン227上に投射される画像は、表示むら、ちらつき等が生じない、高画質の画像となる。
【0109】
また、図7は上記電気光学装置を、モバイル型のパーソナルコンピュータ及び携帯電話に適用した例を示している。図7(A)はパーソナルコンピュータの構成を示す斜視図である。同図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、表示ユニット1206とから構成されている。この表示ユニット1206は、上記各実施の形態と同様の構成の電気光学装置100を含んで構成される。
【0110】
また、図7(B)は上記電気光学装置を、携帯電話に適用した例を示す斜視図である。同図において、携帯電話1300は、複数の操作ボタン1302のほか、受話口1304、送話口1306と共に、上記各実施の形態と同様の構成の電気光学装置100から成る表示部とを備えるものである。
【0111】
なお、電子機器としては、図6及び図7を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等等が挙げられる。
【0112】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【0113】
【発明の効果】
以上説明したように、本発明によれば、ディスプレイ装置の表示むらの低減を図ることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る電子機器であるディスプレイ装置の構成を示すブロック図。
【図2】図1中のTFT素子基板1及びドライバIC5の具体的な回路構成を示すブロック図。
【図3】図2の回路構成のタイミングチャート。
【図4】本発明の第2の実施の形態を示すフローチャート。
【図5】変形例を示す説明図。
【図6】本発明の第3の実施の形態を示す概略構成図。
【図7】本発明の第3の実施の形態の変形例を示す説明図。
【符号の説明】
1・・・TFT素子基板
2・・・画素部
3・・・信号切替え部
4・・・Yドライバ部
5・・・ドライバIC
6・・・タイミング制御回路
7・・・データ供給線群
11・・・シフトレジスタ部
12・・・第1のラッチ回路
13・・・第2のラッチ回路
14・・・セレクタ部
15・・・ドライバ部
16・・・TFT
17・・・液晶[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving circuit for an electro-optical device, an electro-optical device, an electronic apparatus, and a method for driving an electro-optical device.
[0002]
[Prior art]
Conventionally, a display device having a matrix configuration such as a liquid crystal display device has been widely used. The quality of display devices, which are electro-optical devices, has also been improved. In particular, as the definition of the display device has been improved, various improvements have been made along with the increase in the definition. A so-called drive circuit for driving each pixel circuit has also been improved.
[0003]
As one of the improvements, there is a technique disclosed in JP-A-61-145597. According to the technique disclosed in the publication, a plurality of source lines are combined into one set, a source line group is divided into a plurality of sets, and a selection signal for sequentially selecting source lines in each set is supplied. , A circuit is configured. The number of connection lines between circuits is reduced by supplying an image signal for each set and selecting a source line corresponding to each set by the selection signal. As a result, the number of connection wires between circuits does not increase even if the number of pixels increases with the increase in definition of the display device.
[0004]
In such a liquid crystal display device, by supplying an image signal from a source line to a pixel electrode turned on by a scanning line, an image signal is written to a pixel electrode forming each pixel. The arrangement of liquid crystal molecules between the pixel electrode and the common electrode is controlled by an image signal written to the pixel electrode, and an image is displayed.
[0005]
[Problems to be solved by the invention]
By the way, in the proposal of Japanese Patent Application Laid-Open No. 61-145597, as described above, an image signal is supplied to each source line by sequentially selecting the source lines in each group. The image signal once supplied to the source line is held by the wiring capacitance of the source line having a sufficiently large value as compared with the liquid crystal capacitance formed by liquid crystal, and during a horizontal period in which the scanning line is turned on, It is written to the pixel electrode.
[0006]
However, since the source lines are sequentially selected within one horizontal period, the period during which the image signal is held within one horizontal period differs for each source line. Such a difference in writing time to the pixel electrode causes display unevenness. In particular, in the proposal of Japanese Patent Application Laid-Open No. 61-145597, there is a problem that display time of vertical stripes appears on a screen because a writing time to a pixel electrode differs for each source line.
[0007]
An object of the present invention is to provide a driving circuit of an electro-optical device, an electro-optical device, an electronic apparatus, and a driving method of an electro-optical device which can reduce display unevenness of a display device.
[0008]
[Means for Solving the Problems]
A driving circuit of an electro-optical device according to the present invention divides a data line for supplying an image signal to pixels arranged in a matrix into a plurality of blocks, and sequentially selects a plurality of data lines in each block in one horizontal period. A plurality of signal switching circuits for sequentially supplying image signals corresponding to respective pixels of one line in a block unit in one horizontal period. A plurality of select circuits, respectively, and the plurality of signal switching circuits and the plurality of select circuits are controlled in conjunction with each other to supply an image signal corresponding to each pixel of the one line to a corresponding data line, Control means for changing the selection order of the data lines in one horizontal period on a time axis.
[0009]
According to such a configuration, the select circuit sequentially selects an image signal corresponding to each pixel of one line in one horizontal period for each block. The image signals from the select circuits for the number of blocks are supplied to the signal switching circuit, and the data lines in each block are sequentially switched within one horizontal period by the signal switching circuit, and the image signals are supplied to the data lines. . In such sequential driving in a block, the control means changes the order of selecting data lines in one horizontal period on the time axis. Thereby, the writing time of each data line to the pixel changes on the time axis, the writing time is made uniform, and display unevenness is suppressed.
[0010]
Further, the control means changes a selection order of the data lines in the one horizontal period on a time axis such that a writing time of an image signal to each pixel is made uniform.
[0011]
According to such a configuration, for example, by changing the selection order of each data line in a block so as to be uniform for all data lines, the writing time of the image signal to each pixel is made uniform. be able to.
[0012]
Further, the control means switches the selection order of the data lines in the one horizontal period every one horizontal period.
[0013]
According to such a configuration, the writing time of the image signal by each data line is changed for each line, so that the brightness is uniformed in the screen and the display unevenness is suppressed.
[0014]
Further, the control means switches the selection order of the data lines in the one horizontal period every frame period.
[0015]
According to such a configuration, the writing time of the image signal by each data line is changed for each frame, so that the brightness is made uniform among a plurality of screens and display unevenness is suppressed.
[0016]
Further, the control means switches the selection order of the data lines in the one horizontal period every one horizontal period and every one frame period.
[0017]
According to such a configuration, the writing time of the image signal by each data line is changed for each line and each frame, so that the brightness is uniformed in the screen and between a plurality of screens, and the display unevenness is suppressed.
[0018]
The control means may change a generation pattern of a select signal for controlling operations of the signal switching circuit and the select circuit on a time axis.
[0019]
According to such a configuration, by changing the generation pattern of the select signal on the time axis, the selection order of the image signal selected by the select circuit and the data line selected by the signal switching circuit in one horizontal period is changed. can do.
[0020]
The image processing apparatus may further include a plurality of drive circuits that supply image signals from the plurality of select circuits to the plurality of signal switching circuits via a plurality of data supply lines corresponding to the respective blocks.
[0021]
According to such a configuration, the number of data supply lines for supplying image signals to the plurality of drive circuits and the signal switching circuits may be prepared by the number of blocks, and the device can be downsized.
[0022]
Further, a latch circuit for simultaneously supplying an image signal corresponding to each pixel for one line to the select circuit is further provided.
[0023]
According to such a configuration, an image signal corresponding to each pixel of one line to be supplied to the select circuit can be obtained at the same time, so that writing can be performed in block units, and the writing time by each source line can be lengthened. As a result, a high-definition image can be obtained.
[0024]
The electro-optical device according to the present invention is configured such that a driving circuit of the electro-optical device, a pixel portion having pixels arranged in a matrix and a data line divided into the plurality of blocks are dot-sequentially arranged in a block. And a display unit including the plurality of signal switching circuits for supplying an image signal.
[0025]
According to such a configuration, the driving circuit of the electro-optical device can make the writing time to each pixel by the data line uniform, so that it is possible to prevent the occurrence of display unevenness in the image display on the display unit. it can.
[0026]
An electronic apparatus according to the present invention includes the above-described electro-optical device.
[0027]
According to such a configuration, display unevenness does not occur in the electro-optical device, so that a device capable of displaying a high-definition image can be obtained.
[0028]
In the driving method of the electro-optical device according to the present invention, a data line for supplying an image signal to pixels arranged in a matrix is divided into a plurality of blocks, and a plurality of data lines in each block are sequentially selected in one horizontal period. In the driving method for supplying an image signal, the selection order of the data lines in the one horizontal period is changed on a time axis.
[0029]
According to such a configuration, one line is divided into a plurality of blocks, and an image signal is sequentially selected for each of the divided blocks. The selected image signal is supplied to a corresponding data line. The image signal and the corresponding data line are sequentially selected in one horizontal period for each block. Then, the selection order of the data lines in one horizontal period is changed on the time axis. Thereby, the writing time to the pixel by each data line is changed on the time axis to be uniform, and display unevenness is suppressed.
[0030]
Further, the selection order of the data lines in the one horizontal period is switched every one horizontal period.
[0031]
According to such a configuration, the writing time of the image signal by each data line is changed for each line, so that the brightness is uniformed in the screen and the display unevenness is suppressed.
[0032]
Further, the selection order of the data lines in the one horizontal period is switched every frame period.
[0033]
According to such a configuration, the writing time of the image signal by each data line is changed for each frame, so that the brightness is made uniform among a plurality of screens and display unevenness is suppressed.
[0034]
Further, the selection order of the data lines in the one horizontal period is switched every one horizontal period and every one frame period.
[0035]
According to such a configuration, the writing time of the image signal by each data line is changed for each line, and the writing time of the image signal by each data line is changed for each frame. The brightness is made uniform between the screens, and the display unevenness is effectively suppressed.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0037]
First, the configuration of the electro-optical device according to the present embodiment will be described with reference to FIG. In this embodiment mode, the present invention is applied to a liquid crystal display device using a thin film transistor (hereinafter, referred to as TFT). FIG. 2 is a block diagram showing a specific circuit configuration of the
[0038]
In the present embodiment, all the source lines (data lines) are divided into k (three in FIG. 2) k blocks, and one data supply line is used for each of u blocks from the drive circuit. The present invention is applied to a liquid crystal display device that supplies an image signal of (i), a process of switching an image signal of m pixels in one line to k drive circuits, and an output of each drive circuit to a source line of m pixels. The image signal can be supplied to all the source lines by the signal switching process. That is, in the present embodiment, all source lines are divided into blocks, and point-sequential driving (hereinafter referred to as point-in-block sequential driving) is performed in each block. Further, in the present embodiment, in the signal switching circuit processing, the selection order of the source line to which the image signal is distributed in one horizontal period is switched on the time axis, for example, line by line, thereby preventing display unevenness. I am trying to do it.
[0039]
[0040]
The image data DATA, the latch timing signal LP, the shift register start signal ST, the data clock signal CLX, and the select signals S1, S2, and S3, which are selection signals, are supplied from the timing control circuit 6 to the driver IC5. The start signal DY of the Y driver and the shift signal CLY of the line are supplied from the timing control circuit 6 to the
[0041]
In FIG. 1, the
[0042]
FIG. 2 is a diagram illustrating a circuit configuration of the
[0043]
The clock signal CLX and the start signal ST are input to the
[0044]
The
[0045]
The
[0046]
The
[0047]
The image signal from each drive circuit, which has been converted into an analog signal, is supplied to a corresponding signal switching circuit of the
[0048]
For example, when the select signal S1 for turning on the switch circuit SW1 is supplied, the switch circuit SW1 of the signal switching circuit 3 (1) is turned on, and the image signal corresponding to the image data DATA1 is sent to the source line X1. Is output. Similarly, the switch circuit SW1 of the signal switching circuit 3 (2) is also turned on, and an image signal corresponding to the image data DATA4 is output to the source line X4. Similarly, the switch circuit SW1 of the signal switching circuit 3 (k) is also turned on, and an image signal corresponding to the image data DATAm-2 is output to the source line Xm-2.
[0049]
Further, for example, when the select signal S2 for turning on the switch circuit SW2 is supplied, the switch circuit SW2 of the signal switching circuit 3 (1) is turned on, and the image signal corresponding to the image data DATA2 is transmitted to the source line. Output to X2. Similarly, the switch circuit SW2 of the signal switching circuit 3 (2) is also turned on, and an image signal corresponding to the image data DATA5 is output to the source line X5. Similarly, the switch circuit SW2 of the signal switching circuit 3 (k) is also turned on, and an image signal corresponding to the image data DATAm-1 is output to the source line Xm-1.
[0050]
Further, when the select signal S3 for turning on the switch circuit SW3 is supplied, the switch circuit SW3 of the signal switching circuit 3 (1) is turned on, and the image signal corresponding to the image data DATA3 is sent to the source line X3. Is output. Similarly, the switch circuit SW3 of the signal switching circuit 3 (2) is also turned on, and the image signal corresponding to the image data DATA6 is output to the source line X6. Similarly, the switch circuit SW3 of the signal switching circuit 3 (k) is also turned on, and an image signal corresponding to the image data DATAm is output to the source line Xm.
[0051]
As described above, each signal switching circuit switches the predetermined switch circuit in accordance with the select signal so as to be turned on, thereby sequentially selecting the image signal from each drive circuit and outputting the image signal to the corresponding source line. . Each of the switch circuits SW1, SW2, and SW3 is sequentially turned on within one horizontal period, and image signals are supplied to all source lines within one horizontal period in all blocks. Thus, in FIG. 2, dot-sequential driving is performed for each block of three source lines.
[0052]
In the present embodiment, the timing control circuit 6 switches the order in which the switch circuits SW1, SW2, and SW3 are turned on by the select signals S1 to S3 on the time axis, for example, line by line.
[0053]
For example, in a predetermined horizontal period, the switch circuits SW1, SW2, and SW3 are sequentially turned on in this order by the select signals S1 to S3, and in one horizontal period, an image signal is first supplied to the source lines X1, X4, X7,. , And then an image signal is supplied to the source lines X2, X5, X8,..., And finally, an image signal is supplied to the source lines X3, X6, X9,. In this case, in the next horizontal period, the timing control circuit 6 sequentially turns on the switch circuits SW1, SW2, and SW3 in the order of, for example, the switch circuits SW2, SW1, and SW3 in response to the select signals S1 to S3, and sets one horizontal period , An image signal is supplied to the source lines X2, X5, X8,..., An image signal is supplied to the source lines X1, X4, X7,. It supplies the signal.
[0054]
In FIG. 2,
[0055]
Each select circuit of the
[0056]
Next, the state of signals in the above-described circuit configuration will be described with reference to FIG. FIG. 3 is a timing chart of the circuit configuration of FIG.
[0057]
In FIG. 3, ST is a pulse of a start signal indicating the start of operation of the
[0058]
Image data DATA1, 2,..., M corresponding to each pixel of the
[0059]
The one line of image data DATA1, 2,..., M held in the
[0060]
Now, it is assumed that a period during which the (L−1) th gate line is selected from the n rows, that is, the (L−1) th horizontal period in FIG. In this case, a gate signal YL-1 having a signal waveform as shown in FIG. 3 is output to the corresponding gate line YL-1. Since the gate signal YL-1 becomes high level (hereinafter referred to as HIGH), the
[0061]
The image data for one line from the
[0062]
That is, the select circuits 14 (1), 14 (2),..., 14 (k) output image data DATA1, 4, 7 of the pixels (1), (4), (7) according to the HIGH of the select signal S1. ,... Are selected and output, and the image data DATA2, 5, 8,... Of the pixels (2), (5), (8) are selected and output according to the HIGH of the select signal S2, and the HIGH of the select signal S3. , Select and output the image data DATA3, 6, 9,... Of the pixels (3), (6), (9).
[0063]
The image data from the select circuits 14 (1), 14 (2),..., 14 (k) are converted into analog signals by the drive circuits 15 (1), 15 (2),. The signal is amplified and supplied to the signal switching circuits 3 (1), 3 (2),..., 3 (k). The signal switching circuits 3 (1), 3 (2),..., 3 (k) branch the input image data to source lines X1, X2,.
[0064]
The signal switching circuits 3 (1), 3 (2),..., 3 (k) are also controlled by the select signals S1, S2, S3, and output one input to one of three outputs. That is, the signal switching circuits 3 (1), 3 (2),..., 3 (k) output the image data to the first of the three outputs according to the HIGH of the select signal S1, and the select signal S2. , The image data is output to the second output of the three outputs, and the HIGH of the select signal S3 outputs the image data to the third output of the three outputs.
[0065]
That is, while the select signal S1 is HIGH, the image data selected by the select circuits 14 (1), 14 (2),..., 14 (k) is supplied to the source lines X1, X4, X7,. When the select signal S2 is HIGH, the image data selected by the select circuits 14 (1), 14 (2),..., 14 (k) is supplied to the source lines X2, X5, X8,. When the select signal S3 is HIGH, the image data selected by the select circuits 14 (1), 14 (2),..., 14 (k) is supplied to the source lines X3, X6, X9,. Is done.
[0066]
Thus, in the first approximately one-third of the (L-1) -th horizontal period of FIG. 3, the image data DATA1, 4, 7,... , .... In the (L-1) -th horizontal period, the gate signal YL-1 is HIGH, and the first, fourth, seventh,...
[0067]
In the next approximately 1/3 of the (L-1) -th horizontal period, the second, fifth, eighth,...
[0068]
As described above, the image data is supplied to each
[0069]
Thereafter, by the same operation, the image data selected based on the select signals S1, S2, S3 is supplied to the corresponding source line, and is written to the pixel electrode via the
[0070]
In the present embodiment, in the next L-th horizontal period, the order of the source lines for writing image data is set to a different order from the (L-1) -th horizontal period. That is, as shown in FIG. 3, in the L-th horizontal period in which the gate signal YL becomes HIGH, the select signal S3 becomes HIGH during the first approximately 1/3 of one horizontal period, and the next approximately 1/3 of the period. The select signal S1 becomes HIGH during the period, and the select signal S2 becomes HIGH during the last approximately 1/3.
[0071]
Therefore, writing to the pixel electrodes via the source lines X3, X6, X9,... Is performed for about 1H from the beginning of the L-th horizontal period, and writing to the pixel electrodes via the source lines X1, X4, X7,. Is performed for about (2/3) H period from the middle of the L-th horizontal period, and writing to the pixel electrode via the source lines X2, X5, X8,. 3) H period is performed.
[0072]
Hereinafter, the generation pattern of the select signal in which the select signal becomes HIGH in the order of S1, S2, and S3 in one horizontal period is referred to as a first pattern. A generation pattern of a select signal in which the select signal becomes HIGH in the order of S2, S3, and S1 in one horizontal period is referred to as a second pattern, and a select signal in which the select signal becomes HIGH in the order of S3, S1, and S2 in one horizontal period. The signal generation pattern is called a third pattern.
[0073]
In the (L + 1) -th horizontal period, the select signal S2 becomes HIGH during the first approximately 1/3 of the one horizontal period, the select signal S3 becomes HIGH during the next approximately 1/3, and the last approximately 1 / In the period of 3, the select signal S1 becomes HIGH (that is, the second pattern).
[0074]
In this case, writing to the pixel electrodes via the source lines X2, X5, X8,... Is performed for about 1H from the beginning of the (L + 1) th horizontal period, and via the source lines X3, X6, X9,. The writing to the pixel electrode is performed for about (2/3) H period from the middle of the (L + 1) -th horizontal period, and the writing to the pixel electrode via the source lines X1, X4, X7,. The last (約) H period of the horizontal period is performed. Thereafter, by the same operation, matrix display of n rows and m columns (n and m are integers) on the display device is performed.
[0075]
After all, in the three horizontal periods (L-1) to (L + 1) horizontal periods, writing to the pixel electrodes via the source lines X1, X4, X7,... Is performed for a total of 2H periods, and the source lines X2, X5 , X8,... Are written for a total of 2H periods, and writing to the pixel electrodes via source lines X3, X6, X9,.
[0076]
Thereafter, the select signals S1, S2, S3 repeat the first to third patterns in a cycle of three horizontal periods. That is, when viewed in a predetermined three consecutive horizontal periods, that is, in three consecutive lines, the writing time to each pixel electrode is equal in any of the source lines. As a result, luminance unevenness occurring in each line is averaged for every three lines, and an image without luminance unevenness as a whole can be displayed.
[0077]
As described above, in the present embodiment, the timing of supplying the image data to each source line in the block is switched for each line at the time of sequential driving in the block, and writing of the pixel electrode by each source line is performed in a plurality of lines. The time is made uniform. In this manner, a change in luminance in the screen due to the writing time is averaged over a plurality of lines by dispersing pixels having the same luminance, and display unevenness is hardly seen.
[0078]
In the above embodiment, the pixel timing is changed by changing all the timings of the select signals S1, S2, and S3 so that the generation pattern of the select signals S1, S2, and S3 is restored in three horizontal periods. The writing time for the electrodes was made uniform over three horizontal periods. However, it is clear that the time period for equalizing the writing time need not be three horizontal periods. Further, the generation pattern of the select signal is not limited to FIG. 3, and various modifications are possible.
[0079]
The same effect can be obtained by changing the timing of any one or two select signals instead of changing all the timings of the select signals S1, S2, S3. For example, in the example of FIG. 3, the generation pattern of the select signal S2 may not be changed, and the generation patterns of the select signals S1 and S3 may be switched over in one horizontal period cycle. In this case, the writing time of all pixels can be made uniform in two horizontal periods.
[0080]
That is, as long as the generation pattern of the select signals S1, S2, and S3 is changed on the time axis, the writing time to the pixels can be made more or less uniform.
[0081]
When the HIGH period of the select signal can be set to a time shorter than 1 / of one horizontal period, as in the case where the drive capability of the drive circuit is high, the select signals S1, S2, Even if only one of the generation timings of S3 is changed, some effects can be obtained.
[0082]
FIG. 4 is a flowchart showing the second embodiment of the present invention. LP in FIG. 4 indicates a latch timing signal, and S1, S2, and S3 indicate select signals.
[0083]
This embodiment is different from the first embodiment only in the generation pattern of the select signals S1, S2, S3, and the hardware configuration for realizing this embodiment is the same as that of FIGS. The signals other than the select signal are the same as those in FIG.
[0084]
In the first embodiment, the select signals S1, S2, and S3 are switched every line (one horizontal period) and returned to the original pattern in three horizontal periods. On the other hand, in the present embodiment, the select signal is switched every frame period, and returns to the original pattern in three frame periods.
[0085]
That is, as shown in FIG. 4, in each horizontal period within the predetermined (F-1) -th frame period, the select signals S1, S2, and S3 become HIGH (first pattern) in this order, and the next (first pattern). In each horizontal period in the F frame period, the select signals S3, S1, and S2 become HIGH in the order of the third pattern (third pattern), and in each horizontal period in the next (F + 1) th frame period, the select signal S2, It becomes HIGH in the order of S3 and S1 (second pattern).
[0086]
Thus, during the first approximately 1/3 of each horizontal period of the (F-1) -th frame period in FIG. 4, the 1, 4, 7,... Are supplied to the
[0087]
Then, in the next F-th frame period, in each horizontal period, first, during the first 1 / period, the image data is transmitted via the source lines X3, X6, X9,. Are supplied through the source lines X1, X4, X7,... During the next approximately 1/3 period by the HIGH of the select signal S1. Are supplied through the source lines X2, X5, X8,... In response to the HIGH of the select signal S2 in the last period of about 1/3.
[0088]
Further, in the next (F + 1) -th frame period, in each horizontal period, first, in the first approximately 1/3 period, the select signal S2 is HIGH through the source lines X2, X5, X8,. The image data DATA2, 5, 8,... Are supplied, and during the next approximately 1/3, the image data DATA3, 6, 9, via the source lines X3, X6, X9,. Are supplied through the source lines X1, X4, X7,... Through the source signal X1, X4, X7,.
[0089]
In the embodiment configured as described above, in the (F-1) -th frame, the writing time is longer in the order of the first, second, and third source lines of each block. In the (F + 1) frame, the writing time is longer in the order of the second, third, and first source lines of each block in the third, first, and second source lines. Therefore, the writing time of the pixel electrode of each pixel is made uniform in three frames.
[0090]
As described above, also in the present embodiment, the writing time of the pixel electrode is made uniform on the time axis, and display unevenness is suppressed.
[0091]
Also in the present embodiment, various modifications can be made as the generation pattern of the select signal. For example, the generation pattern may be changed every two frame periods, and the cycle of returning to the original state is not limited to the three frame cycle.
[0092]
Further, in the first embodiment, the generation pattern of the select signal is changed every horizontal period, and in the second embodiment, the generation pattern of the select signal is changed every frame period. Obviously, they may be combined.
[0093]
FIG. 5 is an explanatory diagram showing an example of a select signal generation pattern adopted in this case.
[0094]
In the example of FIG. 5, in the (F-1) th frame period, the select signal is set to HIGH (first pattern) in the order of S1, S2, and S3 in the (L-1) th horizontal period, and the next Lth horizontal period. In the period, the select signal is set to HIGH in the order of S2, S3, and S1 (second pattern), and in the next (L + 1) th horizontal period, the select signal is set to HIGH in the order of S3, S1, and S2 (third pattern). Then, in the next F-th frame, the second pattern is used in the (L-1) -th horizontal period, the third pattern is used in the L-th horizontal period, and the first pattern is used in the (L + 1) -th horizontal period. Is adopted. In the next (F + 1) -th frame, the third pattern is employed in the (L-1) -th horizontal period, the first pattern is employed in the L-th horizontal period, and the second pattern is employed in the (L + 1) -th horizontal period. Adopt the pattern of
[0095]
By changing the generation pattern of the select signal every one horizontal period, the writing time between the vertically adjacent pixels changes. By making the generation pattern of the select signal complete in three lines as shown in FIG. In this case, the writing time of each pixel becomes uniform in any of the source lines, and the luminance unevenness occurring in each line is averaged for every three lines. However, with this control alone, the writing time of the pixel at the same pixel position in each frame is constant, and a writing time difference occurs between the pixels.
[0096]
Therefore, in the example of FIG. 5, the generation pattern of the select signal is further changed every frame period. As a result, the writing time of each pixel at the same position in each frame changes. By causing the select signal generation pattern to make one cycle in three frames, the writing time for the pixel at the same pixel position becomes uniform in three frames.
[0097]
As described above, in the example of FIG. 5, the writing time for each pixel is equalized every three lines in the screen, and is equalized every three frames in the screen. As a result, the change in luminance due to the writing time of each pixel electrode is averaged in the screen and between the screens, so that display unevenness can be made more difficult to see.
[0098]
Further, in each of the above-described embodiments, the example in which the order of selecting the source lines is changed on the time axis in the point sequential driving in the block has been described. Is also possible. That is, in the above embodiments, the source line selection order is the same in all blocks, but the source line selection order is changed for each block and the source line selection order is changed on the time axis. To do it. Also in this case, the writing time of each pixel electrode can be made uniform, and the occurrence of display unevenness can be reduced.
[0099]
Further, in each of the above embodiments, an example has been described in which three source lines constitute one block, and three source lines in each block are sequentially selected in one horizontal period. Can be set as appropriate. For example, it is apparent that the present invention is applicable to a case where one block is constituted by six source lines and six source lines of each block are sequentially selected and driven in one horizontal period.
[0100]
In each of the above-described embodiments, the generation pattern of the select signal for controlling the signal switching process from a plurality of signals to one signal and the signal switching process from one signal to a plurality of signals in the point-in-block sequential driving. Is changed to change the driving order of the source lines in each block, thereby making the writing time of each pixel electrode uniform. However, within a predetermined time range, the source The same effect can be obtained by changing the driving order of the lines, not only by changing the generation pattern of the select signal, but also by using another method.
[0101]
The above description is an example of a liquid crystal display device. However, the present invention can be applied to a matrix-structured organic EL (electroluminescence) display device, an electrophoretic display device, and the like.
[0102]
FIG. 6 is a schematic configuration diagram showing a third embodiment of the present invention. This embodiment shows a projection display device which is an example of an electronic apparatus using the electro-optical device according to the first or second embodiment.
[0103]
6, a
[0104]
On the optical path of the reflected light of the
[0105]
[0106]
The
[0107]
A
[0108]
In the embodiment configured as described above, display unevenness of the
[0109]
FIG. 7 shows an example in which the electro-optical device is applied to a mobile personal computer and a mobile phone. FIG. 7A is a perspective view illustrating a configuration of a personal computer. In the figure, a
[0110]
FIG. 7B is a perspective view showing an example in which the electro-optical device is applied to a mobile phone. In the figure, a
[0111]
In addition to the electronic devices described with reference to FIGS. 6 and 7, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor , A workstation, a videophone, a POS terminal, a device equipped with a touch panel, and the like.
[0112]
The present invention is not limited to the above-described embodiment, and various changes and modifications can be made without departing from the spirit of the present invention.
[0113]
【The invention's effect】
As described above, according to the present invention, there is an effect that display unevenness of a display device can be reduced.
[Brief description of the drawings]
FIG. 1 is an exemplary block diagram showing a configuration of a display device which is an electronic apparatus according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a specific circuit configuration of a
FIG. 3 is a timing chart of the circuit configuration of FIG. 2;
FIG. 4 is a flowchart showing a second embodiment of the present invention.
FIG. 5 is an explanatory view showing a modification.
FIG. 6 is a schematic configuration diagram showing a third embodiment of the present invention.
FIG. 7 is an explanatory view showing a modification of the third embodiment of the present invention.
[Explanation of symbols]
1 ... TFT element substrate
2 ... Pixel part
3 ... Signal switching unit
4 ... Y driver section
5 ... Driver IC
6 ... Timing control circuit
7 ... data supply line group
11 shift register section
12 first latch circuit
13... Second latch circuit
14 ... Selector section
15 ... Driver section
16 ... TFT
17 ・ ・ ・ Liquid crystal
Claims (14)
前記複数の信号切替え回路及び前記複数のセレクト回路を連動して制御して前記1ラインの各画素に対応した画像信号を対応するデータ線に供給させると共に、前記1水平期間における前記データ線の選択順を時間軸上で変更する制御手段とを具備したことを特徴とする電気光学装置の駆動回路。A data line for supplying an image signal to pixels arranged in a matrix is divided into a plurality of blocks, and a plurality of data lines in each block are sequentially selected in one horizontal period to provide a signal switching circuit for supplying an image signal. A plurality of select circuits for supplying an image signal, sequentially selecting an image signal corresponding to each pixel of one line in one horizontal period in a block unit, and applying the image signals to the plurality of signal switching circuits, respectively;
The plurality of signal switching circuits and the plurality of select circuits are controlled in conjunction with each other to supply an image signal corresponding to each pixel of the one line to a corresponding data line, and select the data line in the one horizontal period. And a control means for changing the order on a time axis.
前記マトリクス状に配置された画素を有する画素部と前記複数のブロックに分割されたデータ線を介してブロック内で点順次に画像信号を供給する前記複数の信号切替え回路とを備えた表示部と、
を具備したことを特徴とする電気光学装置。A drive circuit for the electro-optical device according to claim 1,
A display unit comprising: a pixel unit having pixels arranged in a matrix; and the plurality of signal switching circuits that supply image signals in a point-sequential manner within a block through the data lines divided into the plurality of blocks. ,
An electro-optical device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205731A JP5027976B2 (en) | 2002-07-15 | 2002-07-15 | Electro-optical device, electronic apparatus, and driving method of electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205731A JP5027976B2 (en) | 2002-07-15 | 2002-07-15 | Electro-optical device, electronic apparatus, and driving method of electro-optical device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012052949A Division JP5413474B2 (en) | 2012-03-09 | 2012-03-09 | Electro-optical device, electronic apparatus, and driving method of electro-optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004045967A true JP2004045967A (en) | 2004-02-12 |
JP5027976B2 JP5027976B2 (en) | 2012-09-19 |
Family
ID=31710954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002205731A Expired - Fee Related JP5027976B2 (en) | 2002-07-15 | 2002-07-15 | Electro-optical device, electronic apparatus, and driving method of electro-optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5027976B2 (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005300580A (en) * | 2004-04-06 | 2005-10-27 | Sony Corp | Display apparatus, and layout method of display apparatus |
JP2006267525A (en) * | 2005-03-24 | 2006-10-05 | Renesas Technology Corp | Driving device for display device and driving method for display device |
JP2008170978A (en) * | 2007-01-06 | 2008-07-24 | Samsung Electronics Co Ltd | Display device and its driving method |
JP2009116247A (en) * | 2007-11-09 | 2009-05-28 | Seiko Epson Corp | Driving device and method, electro-optical device, and electronic apparatus |
JP2009122157A (en) * | 2007-11-12 | 2009-06-04 | Seiko Epson Corp | Driving device, method, electro-optical device, and electronic equipment |
JP2009139774A (en) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | Display device |
JP2010049237A (en) * | 2008-08-19 | 2010-03-04 | Magnachip Semiconductor Ltd | Column data driving circuit, display device having the same, method of driving the same |
EP2189969A2 (en) | 2008-11-25 | 2010-05-26 | Seiko Epson Corporation | Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus |
JP2010181516A (en) * | 2009-02-04 | 2010-08-19 | Seiko Epson Corp | Integrated circuit device, electrooptical device, and electronic apparatus |
JP2012159565A (en) * | 2011-01-31 | 2012-08-23 | Seiko Epson Corp | Multiplex driving method, driving device, electrooptic device, and electronic apparatus |
US8400439B2 (en) | 2009-02-04 | 2013-03-19 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
US8462143B2 (en) | 2009-03-06 | 2013-06-11 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
US8605079B2 (en) | 2009-02-04 | 2013-12-10 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
US9111496B2 (en) | 2010-08-11 | 2015-08-18 | Seiko Epson Corporation | Electro-optic device and electronic apparatus with a control signal including a precharge period |
US9460680B2 (en) | 2010-09-03 | 2016-10-04 | Seiko Epson Corporation | Electrooptical device and electronic apparatus |
JP2018055100A (en) * | 2016-09-29 | 2018-04-05 | エルジー ディスプレイ カンパニー リミテッド | Display device and subpixel transition method using the same |
-
2002
- 2002-07-15 JP JP2002205731A patent/JP5027976B2/en not_active Expired - Fee Related
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4617700B2 (en) * | 2004-04-06 | 2011-01-26 | ソニー株式会社 | Display device and display device layout method |
JP2005300580A (en) * | 2004-04-06 | 2005-10-27 | Sony Corp | Display apparatus, and layout method of display apparatus |
JP2006267525A (en) * | 2005-03-24 | 2006-10-05 | Renesas Technology Corp | Driving device for display device and driving method for display device |
KR100765676B1 (en) | 2005-03-24 | 2007-10-11 | 가부시끼가이샤 르네사스 테크놀로지 | Display driver and display driving method |
JP2008170978A (en) * | 2007-01-06 | 2008-07-24 | Samsung Electronics Co Ltd | Display device and its driving method |
US8487965B2 (en) | 2007-01-06 | 2013-07-16 | Samsung Display Co., Ltd. | Display device and driving method thereof |
JP2009116247A (en) * | 2007-11-09 | 2009-05-28 | Seiko Epson Corp | Driving device and method, electro-optical device, and electronic apparatus |
CN101430851B (en) * | 2007-11-09 | 2013-03-27 | 精工爱普生株式会社 | Driving device, electro-optical device, and electronic apparatus |
US8384656B2 (en) | 2007-11-09 | 2013-02-26 | Seiko Epson Corporation | Driving device, electro-optical device, and electronic apparatus |
KR101514843B1 (en) * | 2007-11-09 | 2015-04-23 | 세이코 엡슨 가부시키가이샤 | Driving device driving method electro-optical device and electronic apparatus |
JP2009122157A (en) * | 2007-11-12 | 2009-06-04 | Seiko Epson Corp | Driving device, method, electro-optical device, and electronic equipment |
US9646552B2 (en) | 2007-12-10 | 2017-05-09 | Japan Display Inc. | Display device with a source signal generating circuit |
JP2009139774A (en) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | Display device |
US9653034B2 (en) | 2008-08-19 | 2017-05-16 | Magnachip Semiconductor, Ltd. | Column data driving circuit including a precharge unit, display device with the same, and driving method thereof |
JP2010049237A (en) * | 2008-08-19 | 2010-03-04 | Magnachip Semiconductor Ltd | Column data driving circuit, display device having the same, method of driving the same |
US20100128011A1 (en) * | 2008-11-25 | 2010-05-27 | Seiko Epson Corporation | Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus |
EP2189969A2 (en) | 2008-11-25 | 2010-05-26 | Seiko Epson Corporation | Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus |
US9047844B2 (en) | 2008-11-25 | 2015-06-02 | Seiko Epson Corporation | Apparatus and method for driving an electro-optical device and an electronic apparatus using a data line driving circuit for supplying a corrected voltage |
US8400439B2 (en) | 2009-02-04 | 2013-03-19 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
US8605079B2 (en) | 2009-02-04 | 2013-12-10 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
JP2010181516A (en) * | 2009-02-04 | 2010-08-19 | Seiko Epson Corp | Integrated circuit device, electrooptical device, and electronic apparatus |
US8462143B2 (en) | 2009-03-06 | 2013-06-11 | Seiko Epson Corporation | Integrated circuit device, electro optical device and electronic apparatus |
US9111496B2 (en) | 2010-08-11 | 2015-08-18 | Seiko Epson Corporation | Electro-optic device and electronic apparatus with a control signal including a precharge period |
US9460680B2 (en) | 2010-09-03 | 2016-10-04 | Seiko Epson Corporation | Electrooptical device and electronic apparatus |
US10074335B2 (en) | 2010-09-03 | 2018-09-11 | Seiko Epson Corporation | Electrooptical device and electronic apparatus |
JP2012159565A (en) * | 2011-01-31 | 2012-08-23 | Seiko Epson Corp | Multiplex driving method, driving device, electrooptic device, and electronic apparatus |
JP2018055100A (en) * | 2016-09-29 | 2018-04-05 | エルジー ディスプレイ カンパニー リミテッド | Display device and subpixel transition method using the same |
CN107886885A (en) * | 2016-09-29 | 2018-04-06 | 乐金显示有限公司 | Display device and sub-pixel conversion method |
US10467941B2 (en) | 2016-09-29 | 2019-11-05 | Lg Display Co., Ltd. | Display device and method of sub-pixel transition |
Also Published As
Publication number | Publication date |
---|---|
JP5027976B2 (en) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7557791B2 (en) | Driving circuit for electro-optical device, method of driving electro-optical device, electro-optical device, and electronic apparatus | |
KR101620104B1 (en) | Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus | |
JP5027976B2 (en) | Electro-optical device, electronic apparatus, and driving method of electro-optical device | |
KR100585305B1 (en) | Method for compensating brightness variation, circuit for compensating brightness variation, electro-optical device, and electronic apparatus | |
JP5332485B2 (en) | Electro-optic device | |
JP2005189758A (en) | Display device and projection display apparatus | |
JP4466710B2 (en) | Electro-optical device and electronic apparatus | |
JPWO2005076256A1 (en) | Electro-optical device, driving method of electro-optical device, driving circuit, and electronic apparatus | |
KR100686513B1 (en) | Electro-optical device, signal processing circuit thereof, signal processing method thereof, and electronic apparatus | |
JP2008185644A (en) | Liquid crystal display and method for driving the liquid crystal display | |
JP2018017810A (en) | Electro-optical device and electronic apparatus | |
KR20080088426A (en) | Electro optical device, driving method thereof and electronic apparatus | |
US20180033386A1 (en) | Electro-optical device and electronic apparatus | |
JP5266725B2 (en) | Driving device and method, electro-optical device, and electronic apparatus | |
JP2018124465A (en) | Electro-optical device, electronic apparatus, and mounting structure | |
JP2004037498A (en) | Driving circuit for optoelectronic device, optoelectronic device, electronic apparatus, and method for driving optoelectronic device | |
JP2008151986A (en) | Electro-optical device, scanning line drive circuit and electronic apparatus | |
JP6102054B2 (en) | Display device and electronic device | |
JP5413474B2 (en) | Electro-optical device, electronic apparatus, and driving method of electro-optical device | |
JP2006195387A (en) | Electro-optical device and electronic equipment | |
JP5982833B2 (en) | Display device and electronic device | |
JP4552595B2 (en) | Electro-optical device, image signal processing method thereof, and electronic apparatus | |
JP4419727B2 (en) | Electro-optical device, correction amount determination method for electro-optical device, driving method, and electronic apparatus | |
JP2006189722A (en) | Electrooptical apparatus, data signal supply circuit, data signal supply method, and electronic equipment | |
JP2006065212A (en) | Electro-optical device and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090526 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090602 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |