JP2004023186A - 高周波検波方法 - Google Patents

高周波検波方法 Download PDF

Info

Publication number
JP2004023186A
JP2004023186A JP2002171897A JP2002171897A JP2004023186A JP 2004023186 A JP2004023186 A JP 2004023186A JP 2002171897 A JP2002171897 A JP 2002171897A JP 2002171897 A JP2002171897 A JP 2002171897A JP 2004023186 A JP2004023186 A JP 2004023186A
Authority
JP
Japan
Prior art keywords
detection
diode
correction
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002171897A
Other languages
English (en)
Other versions
JP4193424B2 (ja
Inventor
Jun Mizoe
溝江 准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002171897A priority Critical patent/JP4193424B2/ja
Publication of JP2004023186A publication Critical patent/JP2004023186A/ja
Application granted granted Critical
Publication of JP4193424B2 publication Critical patent/JP4193424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Filters And Equalizers (AREA)
  • Amplifiers (AREA)

Abstract

【課題】検波回路を広範囲な信号入力レベルに対して良好な検波特性が得るようにする。
【解決手段】信号入力端子6に検波用ダイオード1のカソードと検波曲線補正回路3の検波曲線補正抵抗4の一端とを接続し、検波曲線補正抵抗4の他端に検波曲線補正ダイオード2のアノードを接続し、信号入力端子6からローパスフィルター回路5を通して検波電圧出力端子7に接続される。検波曲線補正ダイオード2は、検波ダイオード1に対してアノードとカソードの極性が反転されて並列接続される。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は高周波検波方法に関し、特に、マイクロ波及びミリ波帯で用いられる検波用回路の高周波検波方法に関する。
【0002】
【従来の技術】
従来、この種の高周波検波方法は、マイクロ波・ミリ波送受信装置において、出力電力を高精度にかつ、広ダイナミックレンジで制御する手段が必要とされる。図7は従来の検波器の一例を示す回路図である。従来例は図7に示すように、高周波信号が信号入力端子26から入力され、信号入力端子26に、検波ダイオード21と、ローパスフィルター回路25とが接続される。ローパスフィルター回路25はインダクタンスLおよびキャパシターCとを有し、その出力は検波出力端子7に接続される。この検波器では、図4に示されるように、入力電力−20から30(dBm)と、検波電圧(V)とは、ほぼ線形な検波電圧特性を示している。
【0003】
【発明が解決しようとする課題】
上述した従来の高周波検波方法において、通常想定される入力電力範囲では、直流出力検波電圧として、数V〜1mV以下というような高精度な外部検出回路が要求され、信号入力の上限に関して、検波ダイオードは、一般にショットキー接合されたダイオードであるため、逆方向の耐圧が存在し、ある信号入力特性を越えると、図4に示すように、入力電力に対して検波電圧が20dB以上では点線で示すように飽和してしまい、検波器としての動作不良を起こす可能性あり、かつ、その飽和点は、ダイオード素子個別の耐圧のバラツキによって支配されるため制御が難しい。
【0004】
また、そのような大信号を入力したときに、検波ダイオード自体の過飽和、及び消費電力の観点から信頼性を大幅に損なうことになってしまう。つまり、飽和する入力電力が、動作不良を起こす検波器入力電力の上限になると考えられる。
【0005】
他方、信号入力の下限に関して、1mV以下のような微少な検波出力電圧を制御するために検波器外部に微少な電圧を増幅できる演算増幅回路等を用いる。しかし、演算増幅器は、それ自体にオフセット電流と電圧が存在するため、微少な信号電力入力時に検波ダイオードから出力される微少な検波電圧とオフセット電圧のS/N比が十分得られず、検波誤差を大きく生じさせてしまう。ここで、検波電圧の出力が適当に高くなるように入力信号電力の下限が決定される。
【0006】
本発明の目的は、広範囲な信号入力レベルに対して良好な検波特性が得られるように、入力低電力信号時には、少しでも高い検波電圧が、高入力電力時には少しでも低い電圧が得られるように信号入力対検波電圧の特性曲線を制御できる高周波検波方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明の高周波検波方法は、マイクロ波及びミリ波帯で用いられる検波用回路であって、検波用ダイオードと、この検波用ダイオードの広範囲な信号入力レベルに対して検波特性が入力低電力信号時には、少しでも高い検波電圧が、入力高電力信号時には少しでも低い電圧が得られるように信号入力対検波電圧の特性曲線を制御する検波曲線補正回路を有することを特徴とする。
【0008】
また、前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続されたことを特徴とする。
【0009】
また、前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続され、前記補正ダイオードに直列に接続された検波曲線補正抵抗を有することを特徴とする。
【0010】
また、前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続され、前記補正ダイオードに直列に接続された前記検波曲線補正を調整する可変抵抗を有することを特徴とする。
【0011】
また、マイクロ波及びミリ波帯で用いられる検波用回路であって、信号入力端子に検波用ダイオードのカソードと前記検波曲線補正抵抗の一端を接続し、前記検波曲線補正抵抗の他端に前記検波曲線補正ダイオードのアノードを接続し、前記信号入力端子からローパスフィルター回路を通して検波電圧出力端子に接続されることを特徴とする。
【0012】
また、マイクロ波及びミリ波帯で用いられる検波用回路であって、信号入力端子に検波用ダイオードのカソードと前記検波曲線補正抵抗の一端を接続し、前記検波曲線補正抵抗の他端に前記検波曲線補正ダイオードのカソードを接続し、前記信号入力端子からローパスフィルター回路を通して接続され、第一の抵抗を通して第一のバイアス電圧を印加される一方の検波電圧出力端子と、リファレンス回路の他方の検波出力端子に第二の抵抗を通して第二のバイアス電圧を印加し、差動用ダイオードのカソードを第三の抵抗を通して接続することを特徴とする。
【0013】
(作用)
本発明の高周波検波方法は、アノードとカソードの極性が検波用ダイオードと反転された検波曲線補正ダイオードと、それと直列接続された検波曲線補正抵抗を有する検波曲線補正回路が、検波用ダイオードと並列接続され、検波曲線制御用抵抗を適当に設定することで、所望の信号入力範囲に対する直流出力電圧の曲線を適当に設定できる回路を実現することができる。
【0014】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図1は本発明の一実施例の回路図である。図1に示す本実施例は、通常用いられる検波ダイオード1と、検波曲線補正回路3を備えている。検波曲線補正回路3は、検波ダイオード1と並列接続された検波曲線補正ダイオード2と、検波曲線補正ダイオード2に直列接続された検波曲線補正抵抗4とを有する。ここで、検波曲線補正ダイオード2は、検波ダイオード1に対してアノードとカソードの極性が反転されて並列接続されていなければならない。
【0015】
次に、本実施例の動作について、図3及び図4を用いて説明する。通常用いられる検波器の入力電力対出力電圧の特性を図4に示す。この曲線の形は、検波ダイオードの物理的性質である、ビルトインポテンシャル、接合容量、内部抵抗、ショットキー耐圧等が支配的要因になって決定される。つまり、この曲線の形状は、使用する検波ダイオードによって個別に決定されてしまい、外部に付加回路を接続しない限り、その曲線自体の大幅な変更は期待できない。そこで、検波曲線補正用ダイオード2と検波曲線補正用抵抗4を図1に示すように付加した回路を考える。検波曲線補正ダイオード2は、検波ダイオード1に対してアノードとカソードの極性が反転されている。図3は本実施例の動作を説明のための相関図であり、図3は本実施例の代表的なシミュレーションデータを示す。
【0016】
はじめに図3の検波曲線を3つの領域にわけて考える。検波領域1の時は、入力信号電圧振幅が、検波曲線補正用ダイオード2のVf(順方向立ち上がり電圧)よりも低いため、検波曲線補正回路3には電流が流れず、すなわち、検波曲線補正回路3が働かず、検波用ダイオード1のみの図4に示す一般的な検波特性を示す。さらに、入力信号振幅が検波曲線補正ダイオードのVfを越えるような高周波信号電圧が入力され始める検波領域2では、検波曲線補正回路3には徐々に高周波電流が流れはじめ、そのことで、検波用ダイオード1に流れる電流が減少し、検波電圧曲線の傾きが鈍ることになる。
【0017】
さらに、入力電圧振幅が、Vfを大きく超えるような検波領域3になると検波曲線補正抵抗4の寄与が大きくなり、入力信号に対して一定の損失回路のように働き、検波曲線の傾きは本来の特性よりも鈍るものの入力電力に対して線形な領域になる。つまり、検波領域2、3の効果で検波電圧曲線は入力信号に対して感度が鈍くなり、この結果、より広い範囲の入力信号によっても検波電圧が、高くなりすぎること(飽和)を抑制できる。
【0018】
さらに、図5に検波曲線補正用抵抗4の抵抗値をパラメーターにした結果を示すが、抵抗値0−100オームによって、検波電圧曲線を制御できることを示している。ここで、入力電力対検波電圧の特性は、線形から大きくはずれることになるが、よく用いられるように検波曲線の補正値をROMテーブルに記憶させて入出力特性を補正することで、高精度に入力電力を直流電圧に換算できる。
【0019】
また、図6に示すように、従来の検波ダイオード21にて消費される電力は、本実施例では、検波ダイオード1にて消費される電力は、検波曲線補正ダイオード2と、検波曲線補正用抵抗4とで分散して消費されることで減少し、信頼性向上を可能にすることができる。
【0020】
図2は本発明の他の実施例を示すの回路図である。図2に示す他の実施例の検波用器は、信号入力端子6に検波用ダイオード1のカソードと、検波曲線補正回路3の検波曲線補正抵抗4の一端を接続し、検波曲線補正抵抗4の他端に検波曲線補正ダイオード2のアノードを接続し、信号入力端子6からローパスフィルター回路5を通して一方の検波電圧出力端子8に接続される。一方の検波電圧出力端子8には、第一の抵抗9を通して第一のバイアス電圧E1が印加される。
【0021】
リファレンス回路10の他方の検波出力端子8には、第二の抵抗13を通して第二のバイアス電圧E2が印加され、差動用のダイオード11のカソードが第三の抵抗12の一端に接続され、第二の抵抗12の他端が他方の検波出力端子8に接続される。このようにすると、温度特性を考慮した、差動検波出力回路にも適用できる。
【0022】
【発明の効果】
以上説明したように本発明によれば、高周波で用いられる検波用回路の検波用ダイオードと、この検波用ダイオードに対してアノードとカソードの極性が反転された補正ダイオードとを並列接続することにより、検波特性曲線を制御し、より広い信号入力範囲に対して、より狭い直流出力電圧の範囲を容易に設定できる効果がある。
【0023】
また、検波ダイオードにて消費される電力は、検波曲線補正ダイオードと、検波曲線補正抵抗とで分散して消費されることで減少し、信頼性向上を可能にする効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の回路図である。
【図2】本発明の他の実施例を示す回路図である。
【図3】本実施例の動作を説明するための入力電力と検波電圧との相関図である。
【図4】従来例の動作を説明するための入力電力と検波電圧との相関図である。
【図5】本実施例の検波曲線補正抵抗による動作を説明するための入力電力と検波電圧との相関図である。
【図6】本実施例の各素子の消費電力を説明するための入力電力と検波電圧との相関図である。
【図7】従来の検波器の一例を示す回路図である。
【符号の説明】
1  検波ダイオード
2  検波曲線補正ダイオード
3  検波曲線補正回路
4  検波曲線補正抵抗
5  ローパスフィルター回路
6  信号入力端子
7、8  検波電圧出力端子
9、12  抵抗
10  リファレンス回路
11  ダイオード

Claims (6)

  1. マイクロ波及びミリ波帯で用いられる検波用回路であって、検波用ダイオードと、この検波用ダイオードの広範囲な信号入力レベルに対して検波特性が入力低電力信号時には、少しでも高い検波電圧が、入力高電力信号時には少しでも低い電圧が得られるように信号入力対検波電圧の特性曲線を制御する検波曲線補正回路を有することを特徴とする高周波検波方法。
  2. 前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続されたことを特徴とする請求項1記載の高周波検波方法。
  3. 前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続され、前記補正ダイオードに直列に接続された検波曲線補正抵抗を有することを特徴とする請求項1または2記載の高周波検波方法。
  4. 前記検波用補正回路は、前記検波用ダイオードと、この検波用ダイオードとアノードとカソードの極性が反転された補正ダイオードとが並列接続され、前記補正ダイオードに直列に接続された前記検波曲線補正を調整する可変抵抗を有することを特徴とする請求項1、2または3記載の高周波検波方法。
  5. マイクロ波及びミリ波帯で用いられる検波用回路であって、信号入力端子に検波用ダイオードのカソードと前記検波曲線補正抵抗の一端を接続し、前記検波曲線補正抵抗の他端に前記検波曲線補正ダイオードのアノードを接続し、前記信号入力端子からローパスフィルター回路を通して検波電圧出力端子に接続されることを特徴とする請求項1、2、3または4記載の高周波検波方法。
  6. マイクロ波及びミリ波帯で用いられる検波用回路であって、信号入力端子に検波用ダイオードのカソードと前記検波曲線補正抵抗の一端を接続し、前記検波曲線補正抵抗の他端に前記検波曲線補正ダイオードのカソードを接続し、前記信号入力端子からローパスフィルター回路を通して接続され、第一の抵抗を通して第一のバイアス電圧を印加される一方の検波電圧出力端子と、リファレンス回路の他方の検波出力端子に第二の抵抗を通して第二のバイアス電圧を印加し、差動用ダイオードのカソードを第三の抵抗を通して接続することを特徴とする請求項5記載の高周波検波方法。
JP2002171897A 2002-06-12 2002-06-12 高周波検波装置および高周波検波方法 Expired - Fee Related JP4193424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002171897A JP4193424B2 (ja) 2002-06-12 2002-06-12 高周波検波装置および高周波検波方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002171897A JP4193424B2 (ja) 2002-06-12 2002-06-12 高周波検波装置および高周波検波方法

Publications (2)

Publication Number Publication Date
JP2004023186A true JP2004023186A (ja) 2004-01-22
JP4193424B2 JP4193424B2 (ja) 2008-12-10

Family

ID=31171639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002171897A Expired - Fee Related JP4193424B2 (ja) 2002-06-12 2002-06-12 高周波検波装置および高周波検波方法

Country Status (1)

Country Link
JP (1) JP4193424B2 (ja)

Also Published As

Publication number Publication date
JP4193424B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
US8552803B2 (en) Amplifier with dynamic bias
US20070014065A1 (en) Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated
US8217720B2 (en) Variable-gain low noise amplifier
JP2004343244A (ja) 高周波増幅回路
JP5088334B2 (ja) 光受信回路
JP2007243606A (ja) 信号増幅装置
US7176726B2 (en) Integrated loss of signal detection with wide threshold range and precise hysteresis
US6781459B1 (en) Circuit for improved differential amplifier and other applications
CN112332791A (zh) 一种可变增益放大器
KR20160071410A (ko) 플로팅 전류 소스를 위한 방법 및 장치
JP4321959B2 (ja) 信号補償回路及び復調回路
JP2007159020A (ja) 電流電圧変換回路
JP4193424B2 (ja) 高周波検波装置および高周波検波方法
US6218906B1 (en) Amplifier circuit
JP2561023B2 (ja) 高周波信号レベル検出回路および高周波信号レベル検出方法
US8648641B2 (en) Voltage controlled variable resistor suitable for large scale signal application
JP2018500826A (ja) 差動比較器
US7994855B2 (en) Amplifier arrangement
KR20050045877A (ko) 전압-전류 변환기 및 변환하기 위한 방법
JP2006295551A (ja) 高出力増幅器および多段高出力増幅器
KR101503971B1 (ko) 전력 검파 회로
JP4413747B2 (ja) 変調器
US20040164802A1 (en) Method of forming a variable propagation delay semiconductor device and structure therefor
JP2002093187A (ja) オン抵抗自動調整回路およびサンプルホールド回路
JPS626361B2 (ja)

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees