JP2004022067A5 - - Google Patents

Claims (7)

1. メモリセルアレイ、デコーダを含み、データ書き換え時に高電圧を使用する不揮発性メモリ手段と、
   電源電圧を昇圧して前記高電圧を発生し、前記不揮発性メモリ手段に供給する高電圧発生手段と、
   前記不揮発性メモリ手段に供給される高電圧に応じた電圧を所定の電圧と比較する電圧判定手段とを、備えることを特徴とする半導体装置。
2. 内部回路で用いる高電圧を発生して供給するための高電圧発生回路を有する半導体装置であって、
   該高電圧発生回路で発生された高電圧に応じた電圧と所定の電圧とを比較した結果に応じて異常の有無を判定する電圧判定手段を備えることを特徴とする半導体装置。
3. 前記電圧判定手段は、前記高電圧を分圧する分圧手段と、該分圧された電圧と前記所定の電圧とを比較する比較手段とを、備えることを特徴とする請求項２に記載の半導体装置。
4. 前記電圧判定手段は、前記内部回路を動作させない状態で前記高電圧に応じた電圧を前記所定の電圧と比較する第１の比較状態と、前記内部回路を動作させた状態で前記高電圧に応じた電圧を前記所定の電圧と比較する第２の比較状態とを有し、第１の比較状態での比較結果と第２の比較状態での比較結果とにより異常の有無を判定することを特徴とする請求項２に記載の半導体装置。
5. 前記所定の電圧は外部から入力された電圧であり、前記比較手段の出力に応じた信号を外部へ出力する出力端子を有することを特徴とする請求項２に記載の半導体装置。
6. 前記分圧手段及び前記比較手段は、所定のタイミングでのみ動作することを特徴とする請求項２に記載の半導体装置。
7. 前記内部回路はメモリセルアレイ、デコーダを含み、データ書き換え時に前記高電圧を使用する不揮発性メモリ手段であることを特徴とする請求項２乃至請求項６に記載の半導体装置。