JP2004021867A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004021867A5 JP2004021867A5 JP2002179258A JP2002179258A JP2004021867A5 JP 2004021867 A5 JP2004021867 A5 JP 2004021867A5 JP 2002179258 A JP2002179258 A JP 2002179258A JP 2002179258 A JP2002179258 A JP 2002179258A JP 2004021867 A5 JP2004021867 A5 JP 2004021867A5
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- data
- processing system
- flash memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (3)
- ＣＰＵと、メモリーと、これ等ＣＰＵ及びメモリーの配下のバスと、このバス上に配置され、ＦＰＧＡ（フィールドプログラマブルゲートアレー）のコンフィグレーション制御をなすコンフィグレーション制御手段とを含む情報処理システムであって、
前記コンフィグレーション制御の開始から終了までの間、前記ＦＰＧＡを前記バスから切離すためのバススイッチを含むことを特徴とする情報処理システム。 - 前記コンフィグレーション制御手段は、予めコンフィグレーション用データを格納すると共に、この格納データの格納位置を示すアドレスをも格納したフラッシュメモリーを有しており、システムの電源投入に応答して前記フラッシュメモリに格納されている前記アドレスをアクセスして、前記コンフィグレーション用データを、このフラッシュメモリーから読み出しつつ前記ＦＰＧＡのコンフィグレーション制御をなすようにしたことを特徴とする請求項１記載の情報処理システム。
- 前記コンフィグレーション制御手段はシリアルポートを有しており、コンフィグレーション用データをこのシリアルポートを介して入力しつつ前記フラッシュメモリーに格納するようにしたことを特徴とする請求項１または２記載の情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179258A JP2004021867A (ja) | 2002-06-20 | 2002-06-20 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179258A JP2004021867A (ja) | 2002-06-20 | 2002-06-20 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004021867A JP2004021867A (ja) | 2004-01-22 |
| JP2004021867A5 true JP2004021867A5 (ja) | 2005-10-06 |
Family
ID=31176689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179258A Pending JP2004021867A (ja) | 2002-06-20 | 2002-06-20 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004021867A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4855016B2 (ja) * | 2005-08-22 | 2012-01-18 | 株式会社日立国際電気 | 情報処理装置 |
| JP4538639B2 (ja) * | 2006-12-27 | 2010-09-08 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 中性子計測用のデータ収集装置及びプログラムダウンロード方法 |
| JP5058890B2 (ja) * | 2008-06-13 | 2012-10-24 | キヤノン株式会社 | バス制御装置 |
| US7857114B2 (en) | 2008-07-07 | 2010-12-28 | Glory, Ltd. | Banknote discrimination apparatus and banknote discrimination method |
| JP5262578B2 (ja) | 2008-10-27 | 2013-08-14 | 富士ゼロックス株式会社 | 電子機器 |
| JP5546500B2 (ja) * | 2011-04-26 | 2014-07-09 | 三菱電機株式会社 | Ｆｐｇａ搭載装置の遠隔保守システム |
| JP5774941B2 (ja) * | 2011-08-11 | 2015-09-09 | 日本信号株式会社 | コンフィグレーション装置及びコンフィグレーション方法 |
| JP2014071649A (ja) * | 2012-09-28 | 2014-04-21 | Fujitsu Ltd | リコンフィグレーション装置、及び、リコンフィグレーション方法 |
| US9870148B2 (en) | 2013-06-12 | 2018-01-16 | Nec Corporation | Configuration control system and configuration control method |
| WO2018131065A1 (ja) * | 2017-01-10 | 2018-07-19 | 株式会社日立製作所 | 再構成可能デバイスおよびそれを用いた電子装置 |
-
2002
- 2002-06-20 JP JP2002179258A patent/JP2004021867A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867900B1 (ko) | 내장 ｎａｎｄ 플래시 컨트롤러를 구비한 ｓｄｒａｍ메모리 디바이스 | |
| US11061591B2 (en) | Storage device processing stream data, system including the same, and operation method thereof | |
| JP2007529951A5 (ja) | ||
| CN110083555A (zh) | 具有独立接口路径的存储器设备的通用管芯实现 | |
| JP4768697B2 (ja) | 記憶システム、およびデータ転送方法 | |
| JP2003524842A5 (ja) | ||
| US20070010986A1 (en) | Electronic device with an automatic backup function | |
| DE60130593D1 (de) | Flash-Speicherarchitektur mit gleichzeitig programmierbaren mehrfachen hostfähigen Flash-Speicherbanken | |
| JP2009527820A5 (ja) | ||
| JP2006502482A5 (ja) | ||
| JP2006507602A5 (ja) | ||
| JP2009005019A5 (ja) | ||
| JP2004021867A5 (ja) | ||
| JP2011508296A5 (ja) | ||
| JP2006172206A5 (ja) | ||
| TWI226643B (en) | Simulated SmartMedia/xD-Picture memory card using any nonvolatile memory | |
| JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
| JP2004062912A5 (ja) | ||
| JP2009064360A5 (ja) | ||
| JP2003281074A5 (ja) | ||
| JP2007528050A5 (ja) | ||
| JP4723334B2 (ja) | Ｄｍａ転送システム | |
| JPH06348504A (ja) | マイクロプロセッサシステム | |
| JP2005135223A5 (ja) | ||
| JP7242233B2 (ja) | 情報処理装置及びその制御方法とプログラム |