JP2004015314A - 発振回路及び半導体装置 - Google Patents
発振回路及び半導体装置 Download PDFInfo
- Publication number
- JP2004015314A JP2004015314A JP2002164481A JP2002164481A JP2004015314A JP 2004015314 A JP2004015314 A JP 2004015314A JP 2002164481 A JP2002164481 A JP 2002164481A JP 2002164481 A JP2002164481 A JP 2002164481A JP 2004015314 A JP2004015314 A JP 2004015314A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- circuit
- type
- constant current
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】この発明は、発振回路の回路を切り替えることにより、低電圧動作に適した定電流型発振回路にしたり或いは、発振波形が安定したインバータ型発振回路及びこの発振回路を備えた半導体装置を提供することを課題とする。
【解決手段】この発明は、切替信号により発振回路の回路構成を切り替えて、インバータ型発振回路と定電流型発振回路のいずれかの構成に状況に応じて切り替えるように構成する。
【選択図】 図１
【解決手段】この発明は、切替信号により発振回路の回路構成を切り替えて、インバータ型発振回路と定電流型発振回路のいずれかの構成に状況に応じて切り替えるように構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、低電圧動作に適した定電流型発振回路とＰＬＬの基準クロックの供給などに適したインバータ型発振回路及びこの発振回路を備えた半導体装置に関する。
【０００２】
【従来の技術】
現在の携帯ラジオ、ヘッドホンステレオなどに使用されるマイクロコンピュータには、電池１本での動作、即ち最小動作電源電圧は０．９Ｖという低電圧動作が要求されている。このため、発振回路は発振停止状態から発振を開始する最小電源電圧（以下発振開始電圧と称する）が極力低くなるように設計する必要がある。
【０００３】
上記のような携帯ラジオ、ヘッドホンステレオなどに使用されるマイクロコンピュータには例えばインバータ型発振回路が搭載されている。図３は従来のインバータ型発振回路の構成例を示した回路図である。Ｐ型電界効果トランジスタ（ＦＥＴ）１０１とＮ型ＦＥＴ１０２で構成されるインバータは、その入力と出力を帰還抵抗１０３を介して接続されることにより、発振するが、その発振周波数は外付けの水晶発振子１０６の発振周波数となる。
【０００４】
【発明が解決しようとする課題】
上記のような従来のインバータ型発振回路の発振開始電圧は、Ｐ型ＦＥＴ１０１の閾電圧（以下Ｖｔｈと称する）とＮ型ＦＥＴ１０２のＶｔｈの合計電圧によって制限されていた。このため、発振開始電圧を低くするには、Ｐ型ＦＥＴ１０１およびＮ型ＦＥＴ１０２の両方のＶｔｈを下げる必要があった。しかし、Ｖｔｈを下げるとＦＥＴにリークが発生し、動作停止時には待機電流が増大する。また、動作時には、特に電池交換時など高電源電圧状態になるにしたがって増大する消費電流が無視できなくなり、電池寿命を短くするという悪影響を及ぼすことになる。このため、Ｖｔｈを下げることには限界があり、結果的に発振開始電圧も一定以下にすることができず、例えば０．９Ｖ程度の低電圧で使用するには無理があった。
【０００５】
そこで、上記のような低電圧駆動に対して、従来から図４に示すような構成の低電圧動作に適した定電流型発振回路が用いられる。この発振回路では、定電流源２０９からゲートに定電流を供給されるＰ型ＦＥＴ２０１を介してＮ型ＦＥＴ２０２のドレインに電流を供給し、且つこのＮ型ＦＥＴ２０２のゲートとドレインを帰還抵抗２０３を介して接続することにより、Ｎ型ＦＥＴ２０２が発振するが、その発振周波数は外付けの水晶発振子２０６の発振周波数となる。
【０００６】
上記のような定電流型発振回路では、Ｐ型ＦＥＴ２０１のゲートには、定電流源２０９の出力電圧が供給されており、Ｐ型ＦＥＴ２０１は電源電圧の変化に影響を受けにくい定電流動作状態となっている。このため、発振回路動作時のＰ型ＦＥＴ２０１はオフ状態になることはない。これにより、発振開始電圧はＮ型ＦＥＴ２０２のＶｔｈのみにより制限されることになり、インバータ型発振回路よりも低い電圧で発振を開始することができる。
【０００７】
また、定電流動作のため電源電圧の変化による消費電流の変化が少なく、電池交換時の高電源電圧時でも消費電流が大きく増大することはないという特徴がある。
【０００８】
しかし、Ｎ型ＦＥＴ２０２がオフ状態の時でも、Ｐ型ＦＥＴ２０１は完全なオン状態にはなっていないため、インバータ型発振回路のＰ型ＦＥＴ１０１のオン状態に比較して、インピーダンスが高い状態にある。このため、外来ノイズによる波形の歪が発生しやすく、発振波形のジッタが大きい。それ故、ＰＬＬ回路が動作している場合、この発振波形のジッタは位相比較の基準となるリファレンス信号に影響を及ぼし、安定したロック状態を維持できなくなる。これがＳ／Ｎ悪化の原因となってしまう。
【０００９】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、回路を切り替えることにより、低電圧動作に適した定電流型発振回路にも或いは、発振波形が安定したインバータ型発振回路にも構成される発振回路及びこの発振回路を搭載した半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
課題を解決するための第１の手段は、切替信号により回路構成を切り替える切替回路と、前記切替回路を通して構成されるインバータ型発振回路と、前記切替回路を通して構成される定電流型発振回路とを具備することを特徴とする。
【００１１】
第２の手段は、上記第１の手段の発振回路と、ＰＬＬ回路とを具備し、前記発振回路をインバータ型発振回路構成に切り替えて動作させ、その発振信号を用いて前記ＰＬＬ回路を動作させることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
図１は、本発明の第１の実施形態に係る発振回路の構成例を示した回路図である。発振回路は、インバータ発振回路を構成するＰ型ＦＥＴ３０１、インバータ発振回路或いは、定電流型発振回路を構成するＮ型ＦＥＴ３０２、インバータ発振回路或いは、定電流型発振回路の帰還抵抗である抵抗３０３、外付けの水晶発振回路が接続される外部端子３０４、３０５、水晶発振回路を構成する水晶発振子３０６、水晶発振回路を構成する入力、出力側のコンデンサ３０７、３０８、Ｐ型ＦＥＴ３１３のゲートに定電流を供給する定電流源３０９、Ｐ型ＦＥＴ３０１のソースを電源ＶＤＤにオン、オフするスイッチ３１０、切替信号１００を反転させて切替信号１１０とするインバータ３１１、Ｐ型ＦＥＴ３１３のソースを電源ＶＤＤにオン、オフするスイッチ３１２、定電流型発振回路を構成するＰ型ＦＥＴ３１３を有する。また、上記切替信号１００は本発振回路が搭載される半導体装置を有する例えば電子機器の制御部（ソフトウェア）５０から出力される。
【００１４】
次に本実施形態の動作について説明する。本例の発振回路はインバータ型発振用のＰ型ＦＥＴ３０１と定電流型発振用Ｐ型ＦＥＴ３１３の両方を持つ構成となっている。
【００１５】
発振回路をインバータ型にしたい場合、制御部５０はまず切替信号１００をアクティブ状態にする。これにより、Ｐ型ＦＥＴ３０１のソースを電源電圧（以下、ＶＤＤとする）に接続するスイッチ３１０がオンになる。この時、切替信号１００の反転信号１１０はディセーブル状態となり、Ｐ型ＦＥＴ３１３のソースをＶＤＤに接続するスイッチ３１２はオフになる。
【００１６】
これにより、Ｐ型ＦＥＴ３０１が有効、Ｐ型ＦＥＴ３１３が無効となり、発振回路はＰ型ＦＥＴ３０１とＮ型ＦＥＴ３０２によりインバータ型発振回路を構成し、以降、インバータ発振回路として動作する。
【００１７】
発振回路を定電流型にしたい場合、制御部５０は切替信号１００をディセーブル状態にする。これにより、Ｐ型ＦＥＴ３０１のソースを電源電圧ＶＤＤに接続するスイッチ３１０がオフになる。この時、切替信号１００の反転信号１１０はアクティブ状態となり、Ｐ型ＦＥＴ３０１のソース信号をＶＤＤに接続するスイッチ３１２はオンになる。これにより、Ｐ型ＦＥＴ３０１が無効、Ｐ型ＦＥＴ３１３が有効となり、発振回路はＰ型ＦＥＴ３１３とＮ型ＦＥＴ３０２により定電流型発振回路を構成し、以降、定電流型発振回路として動作する。
【００１８】
本実施形態によれば、従来のインバータ型発振回路の特徴である低ジッタと、従来の定電流型発振回路の特徴である低電圧動作および低消費電流をあわせ持ち、動作状況に合わせて切り替えることができる。例えば、発振開始時は定電流型発振回路にしておくことで、低電圧状態でも発振を開始することができる。これにより、発振開始電圧を下げるためにＶｔｈ下げる必要がなくなる。したがって、リーク発生による待機電流増加、および、新品の電池に交換したときなどの電圧が高い場合も電圧による電流の増加を抑えることができるため、電池寿命を延ばすことができる。また、発振信号を位相比較の基準となるリファレンス信号として使用するため低ジッタが必要なＰＬＬ動作時は、インバータ型発振回路にしておくことで発振波形の外来ノイズによる影響を抑え、ＰＬＬの安定したロック状態、および低いＳ／Ｎを実現することができる。
【００１９】
更に具体的にいえば、上記した発振回路を搭載した半導体装置を有する電子機器がオートチューニング機能を持った携帯ラジオのような場合、ラジオの動作時にはＰＬＬ回路を動作させるため、制御部５０は切替信号１００をアクティブ状態にして、発振回路をインバータ型発振回路に切り替えて動作させることができる。これにより、ジッタの無い発振波形により位相比較の基準となるリファレンス信号が安定するため、安定したロック状態を維持でき、良好なＳ／Ｎを得ることができる。
【００２０】
一方、ラジオの待機時で時計表示のような動作しかしない場合、制御部５０は切替信号１００をディセーブル状態にして、発振回路を定電流型発振回路に切り替えて動作させることができる。これにより、発振回路の発振開始電圧を容易に０．９Ｖ以下にすることができ、消費電流を低減して電池寿命を長くすることができる。
【００２１】
また、場合によっては、発振回路としてインバータ型発振回路と定電流型発振回路を別々に製造する必要を無くすことができ、発振回路の製造コストを低減させることができる。
【００２２】
図２は、本発明の第２の実施形態に係る発振回路の構成例を示した回路図である。発振回路は、インバータ発振回路或いは定電流型発振回路を構成するＰ型ＦＥＴ４０１及びＮ型ＦＥＴ４０２、インバータ発振回路或いは定電流型発振回路の帰還抵抗である抵抗４０３、外付けの水晶発振回路が接続される外部端子４０４、４０５、水晶発振回路を構成する水晶発振子４０６、水晶発振回路を構成する入力、出力側のコンデンサ４０７、４０８、Ｐ型ＦＥＴ４０１のゲートに定電流を供給する定電流源４０９、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９にオン、オフするスイッチ４１０、切替信号１００を反転させて切替信号１１０とするインバータ４１１、Ｎ型ＦＥＴ４０２のゲートをＰ型ＦＥＴ４０１のゲートにオン、オフするスイッチ４１２を有する。また、上記切替信号１００は本発振回路が搭載される半導体装置を有する例えば電子機器の制御部（ソフトウェア）５０から出力される。
【００２３】
次に本実施形態の動作について説明する。発振回路をインバータ型にしたい場合、制御部５０はまず切替信号１００をアクティブ状態にする。これにより、スイッチ４１２をオンとして、Ｐ型ＦＥＴ４０１のゲートをＮ型ＦＥＴ４０２のゲートに接続して発振入力信号３００がＰ型ＦＥＴ４０１のゲートに帰還するようにする。
【００２４】
この時、切替信号１００の反転信号１１０はディセーブル状態となり、スイッチ４１０をオフとして、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９の出力側から切り離す。これにより、Ｐ型ＦＥＴ４０１とＮ型ＦＥＴ４０２とはインバータを構成し、インバータ型発振回路を構成して動作する。
【００２５】
一方、発振回路を定電流型発振回路にしたい場合は、制御部５０は切替用信号１００をディセーブル状態にする。これにより、スイッチ４１２がオフになり、Ｐ型ＦＥＴ４０１のゲートがＮ型ＦＥＴ４０２のゲートから切り離される。この時、切替信号１００の反転信号１１０はアクティブ状態となり、スイッチ４１０がオンになる。これにより、Ｐ型ＦＥＴ４０１のゲートは定電流源４０９の出力側に接続され、定電流源４０９からＰ型ＦＥＴ４０１のゲートに定電流が供給される。これにより、Ｐ型ＦＥＴ４０１は定電流動作となり、Ｎ型ＦＥＴ４０２と共に定電流型発振回路を構成して、動作する。
【００２６】
本実施形態によれば、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９の出力側に接続するか、Ｎ型ＦＥＴ４０２のゲート側に接続するかを切り替えることにより、定電流型発振回路或いはインバータ型発振回路のいずれかを構成して動作させることができ、第１の実施形態と同様の効果があるが、第１の実施形態よりＦＥＴが１個少ない分、回路をシンプルにすることができる。
【００２７】
尚、上記した実施形態の発振回路はラジオ以外にも低電圧動作を必要とすると共に、ＰＬＬを有する電子機器に搭載して同様の効果を得ることができる。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明によれば、発振回路の回路を切り替えて、インバータ型発振回路或いは、定電流型発振回路のいずれかの構成をとることにより、インバータ型発振回路の特徴である低ジッタと、定電流型発振回路の特徴である低電圧動作および低消費電流をあわせ持ち、動作状況に合わせて切り替えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る発振回路の構成例を示した回路図である。
【図２】本発明の第２の実施形態に係る発振回路の構成例を示した回路図である。
【図３】従来のインバータ型発振回路の構成例を示した回路図である。
【図４】従来の定電流型発振回路の構成例を示した回路図である。
【符号の説明】
５０ 制御部
３０１、３１３、４０１ Ｐ型ＦＥＴ
３０２、４０２ Ｎ型ＦＥＴ
３０３、４０３ 抵抗
３０４、３０５、４０４、４０５ 外部端子
３０６、４０６ 水晶発振子
３０７、３０８、４０７、４０８ コンデンサ
３０９、４０９ 定電流源
３１０、３１２、４１０、４１２ スイッチ
３１１、４１１ インバータ
【発明の属する技術分野】
本発明は、低電圧動作に適した定電流型発振回路とＰＬＬの基準クロックの供給などに適したインバータ型発振回路及びこの発振回路を備えた半導体装置に関する。
【０００２】
【従来の技術】
現在の携帯ラジオ、ヘッドホンステレオなどに使用されるマイクロコンピュータには、電池１本での動作、即ち最小動作電源電圧は０．９Ｖという低電圧動作が要求されている。このため、発振回路は発振停止状態から発振を開始する最小電源電圧（以下発振開始電圧と称する）が極力低くなるように設計する必要がある。
【０００３】
上記のような携帯ラジオ、ヘッドホンステレオなどに使用されるマイクロコンピュータには例えばインバータ型発振回路が搭載されている。図３は従来のインバータ型発振回路の構成例を示した回路図である。Ｐ型電界効果トランジスタ（ＦＥＴ）１０１とＮ型ＦＥＴ１０２で構成されるインバータは、その入力と出力を帰還抵抗１０３を介して接続されることにより、発振するが、その発振周波数は外付けの水晶発振子１０６の発振周波数となる。
【０００４】
【発明が解決しようとする課題】
上記のような従来のインバータ型発振回路の発振開始電圧は、Ｐ型ＦＥＴ１０１の閾電圧（以下Ｖｔｈと称する）とＮ型ＦＥＴ１０２のＶｔｈの合計電圧によって制限されていた。このため、発振開始電圧を低くするには、Ｐ型ＦＥＴ１０１およびＮ型ＦＥＴ１０２の両方のＶｔｈを下げる必要があった。しかし、Ｖｔｈを下げるとＦＥＴにリークが発生し、動作停止時には待機電流が増大する。また、動作時には、特に電池交換時など高電源電圧状態になるにしたがって増大する消費電流が無視できなくなり、電池寿命を短くするという悪影響を及ぼすことになる。このため、Ｖｔｈを下げることには限界があり、結果的に発振開始電圧も一定以下にすることができず、例えば０．９Ｖ程度の低電圧で使用するには無理があった。
【０００５】
そこで、上記のような低電圧駆動に対して、従来から図４に示すような構成の低電圧動作に適した定電流型発振回路が用いられる。この発振回路では、定電流源２０９からゲートに定電流を供給されるＰ型ＦＥＴ２０１を介してＮ型ＦＥＴ２０２のドレインに電流を供給し、且つこのＮ型ＦＥＴ２０２のゲートとドレインを帰還抵抗２０３を介して接続することにより、Ｎ型ＦＥＴ２０２が発振するが、その発振周波数は外付けの水晶発振子２０６の発振周波数となる。
【０００６】
上記のような定電流型発振回路では、Ｐ型ＦＥＴ２０１のゲートには、定電流源２０９の出力電圧が供給されており、Ｐ型ＦＥＴ２０１は電源電圧の変化に影響を受けにくい定電流動作状態となっている。このため、発振回路動作時のＰ型ＦＥＴ２０１はオフ状態になることはない。これにより、発振開始電圧はＮ型ＦＥＴ２０２のＶｔｈのみにより制限されることになり、インバータ型発振回路よりも低い電圧で発振を開始することができる。
【０００７】
また、定電流動作のため電源電圧の変化による消費電流の変化が少なく、電池交換時の高電源電圧時でも消費電流が大きく増大することはないという特徴がある。
【０００８】
しかし、Ｎ型ＦＥＴ２０２がオフ状態の時でも、Ｐ型ＦＥＴ２０１は完全なオン状態にはなっていないため、インバータ型発振回路のＰ型ＦＥＴ１０１のオン状態に比較して、インピーダンスが高い状態にある。このため、外来ノイズによる波形の歪が発生しやすく、発振波形のジッタが大きい。それ故、ＰＬＬ回路が動作している場合、この発振波形のジッタは位相比較の基準となるリファレンス信号に影響を及ぼし、安定したロック状態を維持できなくなる。これがＳ／Ｎ悪化の原因となってしまう。
【０００９】
本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、回路を切り替えることにより、低電圧動作に適した定電流型発振回路にも或いは、発振波形が安定したインバータ型発振回路にも構成される発振回路及びこの発振回路を搭載した半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
課題を解決するための第１の手段は、切替信号により回路構成を切り替える切替回路と、前記切替回路を通して構成されるインバータ型発振回路と、前記切替回路を通して構成される定電流型発振回路とを具備することを特徴とする。
【００１１】
第２の手段は、上記第１の手段の発振回路と、ＰＬＬ回路とを具備し、前記発振回路をインバータ型発振回路構成に切り替えて動作させ、その発振信号を用いて前記ＰＬＬ回路を動作させることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
図１は、本発明の第１の実施形態に係る発振回路の構成例を示した回路図である。発振回路は、インバータ発振回路を構成するＰ型ＦＥＴ３０１、インバータ発振回路或いは、定電流型発振回路を構成するＮ型ＦＥＴ３０２、インバータ発振回路或いは、定電流型発振回路の帰還抵抗である抵抗３０３、外付けの水晶発振回路が接続される外部端子３０４、３０５、水晶発振回路を構成する水晶発振子３０６、水晶発振回路を構成する入力、出力側のコンデンサ３０７、３０８、Ｐ型ＦＥＴ３１３のゲートに定電流を供給する定電流源３０９、Ｐ型ＦＥＴ３０１のソースを電源ＶＤＤにオン、オフするスイッチ３１０、切替信号１００を反転させて切替信号１１０とするインバータ３１１、Ｐ型ＦＥＴ３１３のソースを電源ＶＤＤにオン、オフするスイッチ３１２、定電流型発振回路を構成するＰ型ＦＥＴ３１３を有する。また、上記切替信号１００は本発振回路が搭載される半導体装置を有する例えば電子機器の制御部（ソフトウェア）５０から出力される。
【００１４】
次に本実施形態の動作について説明する。本例の発振回路はインバータ型発振用のＰ型ＦＥＴ３０１と定電流型発振用Ｐ型ＦＥＴ３１３の両方を持つ構成となっている。
【００１５】
発振回路をインバータ型にしたい場合、制御部５０はまず切替信号１００をアクティブ状態にする。これにより、Ｐ型ＦＥＴ３０１のソースを電源電圧（以下、ＶＤＤとする）に接続するスイッチ３１０がオンになる。この時、切替信号１００の反転信号１１０はディセーブル状態となり、Ｐ型ＦＥＴ３１３のソースをＶＤＤに接続するスイッチ３１２はオフになる。
【００１６】
これにより、Ｐ型ＦＥＴ３０１が有効、Ｐ型ＦＥＴ３１３が無効となり、発振回路はＰ型ＦＥＴ３０１とＮ型ＦＥＴ３０２によりインバータ型発振回路を構成し、以降、インバータ発振回路として動作する。
【００１７】
発振回路を定電流型にしたい場合、制御部５０は切替信号１００をディセーブル状態にする。これにより、Ｐ型ＦＥＴ３０１のソースを電源電圧ＶＤＤに接続するスイッチ３１０がオフになる。この時、切替信号１００の反転信号１１０はアクティブ状態となり、Ｐ型ＦＥＴ３０１のソース信号をＶＤＤに接続するスイッチ３１２はオンになる。これにより、Ｐ型ＦＥＴ３０１が無効、Ｐ型ＦＥＴ３１３が有効となり、発振回路はＰ型ＦＥＴ３１３とＮ型ＦＥＴ３０２により定電流型発振回路を構成し、以降、定電流型発振回路として動作する。
【００１８】
本実施形態によれば、従来のインバータ型発振回路の特徴である低ジッタと、従来の定電流型発振回路の特徴である低電圧動作および低消費電流をあわせ持ち、動作状況に合わせて切り替えることができる。例えば、発振開始時は定電流型発振回路にしておくことで、低電圧状態でも発振を開始することができる。これにより、発振開始電圧を下げるためにＶｔｈ下げる必要がなくなる。したがって、リーク発生による待機電流増加、および、新品の電池に交換したときなどの電圧が高い場合も電圧による電流の増加を抑えることができるため、電池寿命を延ばすことができる。また、発振信号を位相比較の基準となるリファレンス信号として使用するため低ジッタが必要なＰＬＬ動作時は、インバータ型発振回路にしておくことで発振波形の外来ノイズによる影響を抑え、ＰＬＬの安定したロック状態、および低いＳ／Ｎを実現することができる。
【００１９】
更に具体的にいえば、上記した発振回路を搭載した半導体装置を有する電子機器がオートチューニング機能を持った携帯ラジオのような場合、ラジオの動作時にはＰＬＬ回路を動作させるため、制御部５０は切替信号１００をアクティブ状態にして、発振回路をインバータ型発振回路に切り替えて動作させることができる。これにより、ジッタの無い発振波形により位相比較の基準となるリファレンス信号が安定するため、安定したロック状態を維持でき、良好なＳ／Ｎを得ることができる。
【００２０】
一方、ラジオの待機時で時計表示のような動作しかしない場合、制御部５０は切替信号１００をディセーブル状態にして、発振回路を定電流型発振回路に切り替えて動作させることができる。これにより、発振回路の発振開始電圧を容易に０．９Ｖ以下にすることができ、消費電流を低減して電池寿命を長くすることができる。
【００２１】
また、場合によっては、発振回路としてインバータ型発振回路と定電流型発振回路を別々に製造する必要を無くすことができ、発振回路の製造コストを低減させることができる。
【００２２】
図２は、本発明の第２の実施形態に係る発振回路の構成例を示した回路図である。発振回路は、インバータ発振回路或いは定電流型発振回路を構成するＰ型ＦＥＴ４０１及びＮ型ＦＥＴ４０２、インバータ発振回路或いは定電流型発振回路の帰還抵抗である抵抗４０３、外付けの水晶発振回路が接続される外部端子４０４、４０５、水晶発振回路を構成する水晶発振子４０６、水晶発振回路を構成する入力、出力側のコンデンサ４０７、４０８、Ｐ型ＦＥＴ４０１のゲートに定電流を供給する定電流源４０９、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９にオン、オフするスイッチ４１０、切替信号１００を反転させて切替信号１１０とするインバータ４１１、Ｎ型ＦＥＴ４０２のゲートをＰ型ＦＥＴ４０１のゲートにオン、オフするスイッチ４１２を有する。また、上記切替信号１００は本発振回路が搭載される半導体装置を有する例えば電子機器の制御部（ソフトウェア）５０から出力される。
【００２３】
次に本実施形態の動作について説明する。発振回路をインバータ型にしたい場合、制御部５０はまず切替信号１００をアクティブ状態にする。これにより、スイッチ４１２をオンとして、Ｐ型ＦＥＴ４０１のゲートをＮ型ＦＥＴ４０２のゲートに接続して発振入力信号３００がＰ型ＦＥＴ４０１のゲートに帰還するようにする。
【００２４】
この時、切替信号１００の反転信号１１０はディセーブル状態となり、スイッチ４１０をオフとして、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９の出力側から切り離す。これにより、Ｐ型ＦＥＴ４０１とＮ型ＦＥＴ４０２とはインバータを構成し、インバータ型発振回路を構成して動作する。
【００２５】
一方、発振回路を定電流型発振回路にしたい場合は、制御部５０は切替用信号１００をディセーブル状態にする。これにより、スイッチ４１２がオフになり、Ｐ型ＦＥＴ４０１のゲートがＮ型ＦＥＴ４０２のゲートから切り離される。この時、切替信号１００の反転信号１１０はアクティブ状態となり、スイッチ４１０がオンになる。これにより、Ｐ型ＦＥＴ４０１のゲートは定電流源４０９の出力側に接続され、定電流源４０９からＰ型ＦＥＴ４０１のゲートに定電流が供給される。これにより、Ｐ型ＦＥＴ４０１は定電流動作となり、Ｎ型ＦＥＴ４０２と共に定電流型発振回路を構成して、動作する。
【００２６】
本実施形態によれば、Ｐ型ＦＥＴ４０１のゲートを定電流源４０９の出力側に接続するか、Ｎ型ＦＥＴ４０２のゲート側に接続するかを切り替えることにより、定電流型発振回路或いはインバータ型発振回路のいずれかを構成して動作させることができ、第１の実施形態と同様の効果があるが、第１の実施形態よりＦＥＴが１個少ない分、回路をシンプルにすることができる。
【００２７】
尚、上記した実施形態の発振回路はラジオ以外にも低電圧動作を必要とすると共に、ＰＬＬを有する電子機器に搭載して同様の効果を得ることができる。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明によれば、発振回路の回路を切り替えて、インバータ型発振回路或いは、定電流型発振回路のいずれかの構成をとることにより、インバータ型発振回路の特徴である低ジッタと、定電流型発振回路の特徴である低電圧動作および低消費電流をあわせ持ち、動作状況に合わせて切り替えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る発振回路の構成例を示した回路図である。
【図２】本発明の第２の実施形態に係る発振回路の構成例を示した回路図である。
【図３】従来のインバータ型発振回路の構成例を示した回路図である。
【図４】従来の定電流型発振回路の構成例を示した回路図である。
【符号の説明】
５０ 制御部
３０１、３１３、４０１ Ｐ型ＦＥＴ
３０２、４０２ Ｎ型ＦＥＴ
３０３、４０３ 抵抗
３０４、３０５、４０４、４０５ 外部端子
３０６、４０６ 水晶発振子
３０７、３０８、４０７、４０８ コンデンサ
３０９、４０９ 定電流源
３１０、３１２、４１０、４１２ スイッチ
３１１、４１１ インバータ
Claims (4)
- 切替信号により回路構成を切り替える切替回路と、
前記切替回路を通して構成されるインバータ型発振回路と、
前記切替回路を通して構成される定電流型発振回路と、
を具備することを特徴とする発振回路。 - ゲートとドレインを共通接続した第１のＰ型電界効果トランジスタとＮ型電界効果トランジスタと、
前記第１のＰ型電界効果トランジスタのソースに電源を供給するか、供給しないかを切り替える第１のスイッチ手段と、
前記Ｎ型電界効果トランジスタのドレインにドレインが接続され、ゲートに定電流が供給される第２のＰ型電界効果トランジスタと、
前記第２のＰ型電界効果トランジスタのソースに電源を供給するか、供給しないかを切り替える第２のスイッチ手段とを具備し、
前記第１のスイッチ手段をオンし且つ前記第２のスイッチ手段をオフすることによって前記インバータ型発振回路を構成し、前記第１のスイッチ手段をオフし且つ前記第２のスイッチ手段をオンすることによって前記定電流型発振回路を構成することを特徴とする請求項１に記載の発振回路。 - 電源をソースに供給されるＰ型電界効果トランジスタと、
ソースを接地レベルとし、ドレインを前記Ｐ型電界効果トランジスタのドレインと共通接続するＮ型電界効果トランジスタと、
定電流を出力する定電流回路と、
前記定電流回路から出力される定電流を前記Ｐ型電界効果トランジスタのゲートに供給するか、供給しないかを切り替える第１のスイッチ手段と、
前記Ｐ型電界効果トランジスタのゲートとＮ型電界効果トランジスタのゲートを接続するか、接続しないかを切り替える第２のスイッチ手段とを具備し、
前記第１のスイッチ手段をオフし且つ前記第２のスイッチ手段をオンすることにより、前記インバータ型発振回路を構成し、前記第１のスイッチ手段をオンし且つ前記第２のスイッチ手段をオフすることにより、前記定電流型発振回路を構成することを特徴とする請求項１に記載の発振回路。 - 請求項１乃至３いずれかに記載の発振回路と、
ＰＬＬ回路とを具備し、
前記発振回路をインバータ型発振回路構成に切り替えて動作させ、その発振信号を用いて前記ＰＬＬ回路を動作させることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164481A JP2004015314A (ja) | 2002-06-05 | 2002-06-05 | 発振回路及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164481A JP2004015314A (ja) | 2002-06-05 | 2002-06-05 | 発振回路及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004015314A true JP2004015314A (ja) | 2004-01-15 |
Family
ID=30432616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164481A Withdrawn JP2004015314A (ja) | 2002-06-05 | 2002-06-05 | 発振回路及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004015314A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
| JP2009290381A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| CN112422123A (zh) * | 2020-11-24 | 2021-02-26 | 武汉滨湖电子有限责任公司 | 一种低相位噪声频率综合器及本振的实现方法 |
-
2002
- 2002-06-05 JP JP2002164481A patent/JP2004015314A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311846A (ja) * | 2006-05-16 | 2007-11-29 | Oki Electric Ind Co Ltd | 発振回路 |
| US7557666B2 (en) | 2006-05-16 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Oscillation circuit |
| JP2009290381A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
| CN112422123A (zh) * | 2020-11-24 | 2021-02-26 | 武汉滨湖电子有限责任公司 | 一种低相位噪声频率综合器及本振的实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326956B1 (ko) | 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 | |
| JP4944779B2 (ja) | Ｖｃｘｏの起動時間を短縮するための方法と装置 | |
| US8115562B2 (en) | Oscillation circuit and method of controlling same | |
| JPH1075119A (ja) | 発振器 | |
| JP6275478B2 (ja) | 電源装置、電源装置の制御方法、及び電源装置を含む通信装置 | |
| JP2004015314A (ja) | 発振回路及び半導体装置 | |
| US7375601B2 (en) | Dual-band oscillator | |
| JP3671635B2 (ja) | ３端子レギュレータ | |
| JP3619712B2 (ja) | 水晶発振器 | |
| JP2000357919A (ja) | 切替型発振回路 | |
| TW556412B (en) | Semiconductor integrated circuit device, data processing system and mobile body communication terminal apparatus | |
| JP3934189B2 (ja) | 水晶発振回路 | |
| JP6446570B2 (ja) | 電源装置、電源装置の制御方法、及び電源装置を含む通信装置 | |
| US20050093639A1 (en) | Switching circuit and voltage-controlled oscillator including the same | |
| JP2004112376A (ja) | 電子回路及び電子機器 | |
| CN111294045B (zh) | 一种降低电荷泵锁相环相位噪声的电路及方法 | |
| JP2001333118A (ja) | 比較回路及び復調回路 | |
| JP2013150033A (ja) | 電圧制御型発振器 | |
| JP2001077313A (ja) | 集積回路装置 | |
| JP2004242241A (ja) | 水晶発振回路 | |
| JP3547938B2 (ja) | バイアス制御回路 | |
| JPH0548334A (ja) | Ｃｍｏｓ発振回路 | |
| JP2005191625A (ja) | 発振回路 | |
| JP2004179706A (ja) | 二周波切替型の水晶発振器 | |
| JP2004153433A (ja) | 水晶発振器および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |