JP2004012629A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2004012629A
JP2004012629A JP2002163331A JP2002163331A JP2004012629A JP 2004012629 A JP2004012629 A JP 2004012629A JP 2002163331 A JP2002163331 A JP 2002163331A JP 2002163331 A JP2002163331 A JP 2002163331A JP 2004012629 A JP2004012629 A JP 2004012629A
Authority
JP
Japan
Prior art keywords
liquid crystal
counter electrode
electrode
voltage
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002163331A
Other languages
English (en)
Inventor
Takanori Tsunashima
綱島 貴徳
Hiroyuki Kimura
木村 裕之
Masao Karibe
苅部 正男
Yasushi Sasaki
佐々木 寧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002163331A priority Critical patent/JP2004012629A/ja
Publication of JP2004012629A publication Critical patent/JP2004012629A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】メモリ回路を用いて静止画表示を行う際の画素電極電圧と対向電極電圧の立上がり速度の違いに起因する表示画像の階調やコントラストの低下を軽減する。
【解決手段】静止画表示の際には、画素電極駆動回路2から対向電極駆動回路3へ抑制信号を出力し、この抑制信号をトリガーとして対向電極駆動回路3を動作させる電流を動画表示における電流よりも下げる。この構成により、静止画表示では、対向電極駆動回路3が出力する対向電極電圧信号の立上り速度を動画表示における立ち上り速度よりも遅くし、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようにする。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、静止画表示の際に画素毎のメモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、図7に示すように、液晶パネル21と、この液晶パネル21に接続された画素電極駆動回路22および対向電極駆動回路23を有する構成を基本とする。液晶パネル21は、対向配置された第1電極基板と第2電極基板との間に液晶層を挟持する構成である。第1電極基板上には画素電極が配置され、第2電極基板上には対向電極が配置される。画素電極駆動回路22には、液晶を交流駆動する交流駆動回路、各画素電極へ画像信号を供給するための信号線を駆動する信号線駆動回路、走査線を駆動する走査線駆動回路、タイミング回路等が含まれる。対向電極駆動回路23は、対向電極に対して対向電極電圧信号を出力する。
【0003】
携帯電話や電子ブック等の利用者が持ち歩くことを前提とする小型情報端末では、内蔵電源による駆動が前提となるため、低消費電力型の液晶表示装置が必要とされる。これを実現するための技術文献としては、例えば特許公開2001−264814などが挙げられる。ここに開示された液晶表示装置は、画素電極毎にメモリ回路を備えており、それぞれの画素電極とメモリ回路との間には、両者を導通・非道通させるスイッチ素子が配置される。静止画を表示するときには、このスイッチ素子をオンさせることにより、メモリ回路に蓄積された静止画信号を画素電極に出力して表示を行う。静止画表示においては、液晶を交流駆動するための交流駆動回路のみを動作させ、動画表示に必要な走査線駆動回路、信号線駆動回路等の周辺駆動回路の動作を止めることにより、消費電力の低減を図るものである。
【0004】
【発明が解決しようとする課題】
しかしながら、画素電極とメモリ回路との間に配置されたスイッチ素子をオンオフ制御する制御信号は、全ての画素におけるスイッチ素子に接続されているため、比較的大きな負荷を持っている。このため、メモリ回路からスイッチ素子を通じて画素電極に画像信号を出力する際に、図8の電圧波形に示すように、画素電極における電圧の立上がりが、対向電極における電圧の立上がりに比べて遅い速度で行われることとなる。画素電極電圧と対向電極電圧の差として液晶に印加される液晶印加電圧は、理想値では未変動であるのに対し、実際には画素電極電圧と対向電極電圧の立上がり速度の違いに起因して突発的に変動してしまう。このように、液晶印加電圧の実行値が変動してしまうため、画像表示の階調やコントラストが低下してしまうという問題があった。
【0005】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、メモリ回路を用いて静止画表示を行う際の画素電極電圧と対向電極電圧の立上がり速度の違いに起因する表示画像の階調やコントラストの低下を軽減し得る液晶表示装置を提供することにある。
【0006】
【課題を解決するための手段】
第1の本発明に係る液晶表示装置は、画素毎に画素電極およびメモリ回路を備えた第1電極基板と対向電極を備えた第2電極基板との間に液晶層を狭持し、静止画表示の際には当該メモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置において、静止画表示における対向電極の電圧の立上り速度を動画表示における立上り速度よりも遅くなるように抑制する抑制手段を有することを特徴とする。
【0007】
本発明にあっては、静止画表示における対向電極電圧の立上り速度を動画表示における対向電極電圧の立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。
【0008】
第2の本発明は、上記液晶表示装置において、前記抑制手段は、前記対向電極を駆動する対向電極駆動回路を動作させる電流を静止画表示では動画表示における電流よりも下げることを特徴とする。
【0009】
本発明にあっては、静止画表示の際には、対向電極駆動回路を動作させる電流を動画表示における電流よりも下げるようにしたことで、静止画表示における対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくので、液晶印加電圧の変動を抑制でき、画像表示の階調やコントラストの低下を軽減できるとともに、対向電極駆動回路の消費電力を低減することができる。
【0010】
第3の本発明は、上記各液晶表示装置において、前記抑制手段は、対向電極駆動回路が対向電極電圧信号を出力する信号線上に配置された抵抗と、動画表示のときだけ前記抵抗の両端をショートさせるスイッチ素子と、を有することを特徴とする。
【0011】
本発明にあっては、動画表示では、スイッチ素子により抵抗の両端をショートさせることによって、対向電極電圧がそのまま出力されるようにする一方、静止画表示では、対向電極駆動回路からの対向電極電圧信号を抵抗を通じて出力することによって、対向電極電圧の立上り速度を画素電極電圧の立上り速度に近づけるようにしている。
【0012】
第4の本発明は、上記各液晶表示装置において、前記抵抗と前記スイッチ素子は、第1電極基板上に配置されたことを特徴とする。
【0013】
本発明にあっては、抑制手段を構成する抵抗とスイッチ素子を第1電極基板上に配置するようにしたことで、第1電極基板に接続される対向電極駆動回路をそのまま利用することができる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【0015】
[第1の実施の形態]
第1の実施の形態に係る液晶表示装置は、図1の平面図に示すように、液晶パネル1と、この液晶パネル1に接続された画素電極駆動回路2および対向電極駆動回路3を有する構成である。画素電極駆動回路2には、液晶を交流駆動する交流駆動回路、信号線に画像信号を出力する信号線駆動回路、走査線に走査信号を出力する走査線駆動回路、タイミング回路等が含まれる。
【0016】
液晶パネル1は、図2の断面図に示すように、ガラス製の第1電極基板4上に複数の画素電極6が形成される。第1電極基板4に対向してガラス製の第2電極基板5が配置され、第2電極基板5の第1電極基板側の表面には画素電極6と電気的に相対する対向電極7が形成される。第1電極基板4と第2電極基板5との間には液晶層8が狭持される。
【0017】
画素電極駆動回路2は、静止画表示の際に対向電極駆動回路3に対して抑制信号を出力する。対向電極駆動回路3は、対向電極7に対して対向電極電圧信号を出力することにより電圧を供給する。
【0018】
本液晶表示装置は、図3の回路図に示すように、走査線駆動回路32からの複数の走査線Y1〜Yn(以下、総称「Y」)と信号線駆動回路33からの複数の信号線S1〜Sm(以下、総称「S」)とが表示部34上で交差し、各交差部に画素35が配置された構成である。
【0019】
各画素35は、第1スイッチ素子41、補助容量42、画素電極6、第2スイッチ素子44(44a,44b)、メモリ回路45を有する構成である。第1スイッチ素子41、第2スイッチ素子44は、一例としてnMOS構造のポリシリコン薄膜トランジスタで構成される。メモリ回路45はSRAM(Static Random Access Memory)等のメモリで構成される。
【0020】
第1スイッチ素子41のゲートは走査線Yに接続され、ソースは信号線Sに接続され、ドレインは補助容量42及び画素電極6に接続される。
【0021】
第2スイッチ素子44aのゲートは制御信号SPOLAの信号線に接続され、ドレインはメモリ回路45の出力端子に接続され、ソースは画素電極6に接続される。第2スイッチ素子44bのゲートは制御信号SPOLBの信号線に接続され、ドレインはメモリ回路45の反転出力端子に接続され、ソースは画素電極6に接続される。第2スイッチ素子44aは制御信号SPOLAによってオンオフ制御され、第2スイッチ素子44bは制御信号SPOLBによってオンオフ制御される。
【0022】
静止画表示モードでは、メモリ回路45に蓄積した画像信号を画素電極6に出力することによって画像を表示することとして、液晶を交流駆動する交流駆動回路のみを動作させ、動画表示に必要な走査線駆動回路32や信号線駆動回路33といった周辺駆動回路を停止する。この際、1フレーム毎に画素電極6の極性と対向電極7の極性を切り替えることによって、液晶層8に印加される電界の極性を反転させ、かつ各フレームで全ての画素電極6の極性を同一とする駆動手法を用いる。画素電極6の極性を反転させる場合には、メモリ回路45の出力端子に接続された第2スイッチ素子44aと、メモリ回路45の反転出力端子に接続された第2スイッチ素子44bとを交互にオンさせることにより、メモリ回路45から画素電極6へ出力される画像信号の極性を反転させる。以下、静止画表示モードにおける駆動手法のことをフレーム反転駆動という。
【0023】
動画表示モードでは、走査線駆動回路32や信号線駆動回路33を動作させ、信号線駆動回路33からの画像信号を画素電極6に出力することによって画像を表示する。この際、走査線Yの1ライン毎に画素電極6の極性と対向電極7の極性を切り替えることにより、液晶層8に印加される電界の極性を反転させる一般的な駆動手法を用いる。以下、動画表示モードにおける駆動手法のことをHコモン反転駆動という。
【0024】
このように、本液晶表示装置は、静止画表示モードと動画表示モードとで駆動回路を切り替えることによって、静止画表示における低消費電力化を図ることを基本的な機能として備えている。
【0025】
さらに本液晶表示装置では、静止画表示の際に、対向電極電圧信号の立上り速度が動画表示における対向電極電圧の立上り速度よりも遅くなるように制御する。これによって、図4の電圧波形に示すように、対向電極電圧の立上り速度を画素電極電圧の立上り速度に近づけ、液晶印加電圧の変動を低減する。
【0026】
ところで、フレーム反転駆動とHコモン反転駆動とでは、対向電極7の極性切り替えに最低限必要な速度に大きな差がある。このため、速い切替が必要なHコモン反転駆動に合わせて対向電極駆動回路3を設計すると、フレーム反転駆動時にはオーバスペックになってしまい、余分な電力を消費することとなる。
【0027】
そこで、静止画表示モード、すなわちフレーム反転駆動の際には、画素電極駆動回路2から対向電極駆動回路3へ抑制信号を出力し、この抑制信号をトリガーとして対向電極駆動回路3を動作させる電流を動画表示における電流よりも下げるようにする。
【0028】
したがって、本実施の形態によれば、静止画表示における対向電極電圧の立上り速度を動画表示における対向電極電圧の立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。
【0029】
また、本実施の形態によれば、静止画表示の際に、対向電極駆動回路3を動作させる電流を動画表示における電流よりも下げるようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくので、液晶印加電圧の実行値の変動を低減できるとともに、対向電極駆動回路3における消費電力を低減することができる。
【0030】
[第2の実施の形態]
第1の実施の形態では、画素電極駆動回路2と対向電極駆動回路3を用いることとしたが、第2の実施の形態に係る液晶表示装置は、図5の拡大平面図に示すように、画素電極駆動回路2、対向電極駆動回路23を用い、第1電極基板4上に対向電極電圧信号を抑制する抑制回路9を設けた構成である。
【0031】
抑制回路9は、図6の回路図に示すように、対向電極駆動回路23から対向電極電圧信号が供給されてくる信号線上に配置された抵抗素子11と、動画表示のときにだけ抵抗素子11の両端をショートさせるスイッチ素子12を有する構成である。スイッチ素子12は、画素電極駆動回路2からの抑制信号によってオンオフ制御される。なお、本液晶表示装置のその他の構成は、第1の実施の形態で説明した液晶表示装置と同様であるので、ここでは説明を省略する。
【0032】
本液晶表示装置は、静止画表示の際には、スイッチ素子12をオフし、対向電極駆動回路23からの対向電極電圧信号を抵抗素子11へ通してから対向電極7へ出力する。この構成によって、図4に示した波形のように、対向電極電圧の立上がり速度は遅くなり、画素電極電圧の立上り速度に近づく。
【0033】
動画表示の際には、スイッチ素子12をオンし、抵抗素子11の両端をショートさせることによって、対向電極駆動回路23からの対向電極電圧信号をそのまま対向電極7へ出力する。
【0034】
したがって、本実施の形態によれば、静止画表示の際には、対向電極駆動回路23からの対向電極電圧信号を抵抗素子11へ通してから対向電極7へ出力するようにしたことで、対向電極電圧の立上り速度が動画表示における立上り速度よりも遅くなるので、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになり、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。
【0035】
また、本実施の形態によれば、抑制回路9を構成する抵抗素子11とスイッチ素子12を第1電極基板4上に配置するようにしたことで、第1電極基板4に接続される従来の対向電極駆動回路23をそのまま利用することができる。
【0036】
なお、上記各実施の形態においては、走査線駆動回路32や信号線駆動回路33を液晶パネル1の外部に配置することとしたが、これらの駆動回路を第1電極基板4上に表示部34と一体的に形成するようにしてもよい。
【0037】
【発明の効果】
以上説明したように、本発明に係る液晶表示装置によれば、静止画表示における対向電極電圧の立上り速度を動画表示における立上り速度よりも遅くするようにしたことで、対向電極電圧の立上り速度が画素電極電圧の立上り速度に近づくようになるので、液晶印加電圧の実行値の変動を低減でき、もって画像表示の階調やコントラストの低下を軽減することができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る液晶表示装置の構成を示す平面図である。
【図2】図1のA−A部分の断面図である。
【図3】上記液晶表示装置の回路図である。
【図4】上記液晶表示装置における対向電極電圧、画素電極電圧、液晶印加電圧のそれぞれの波形を示す図である。
【図5】第2の実施の形態に係る液晶表示装置の構成を示す拡大平面図である。
【図6】図5に示す抑制回路の構成を示す回路図である。
【図7】従来の液晶表示装置の構成を示す平面図である。
【図8】従来の液晶表示装置における対向電極電圧、画素電極電圧、液晶印加電圧、液晶印加電圧の理想値のそれぞれの波形を示す図である。
【符号の説明】
1,21…液晶パネル
2,22…画素電極駆動回路
3,23…対向電極駆動回路
4…第1電極基板
5…第2電極基板
6…画素電極
7…対向電極
8…液晶層
9…抑制回路
11…抵抗素子
12…スイッチ素子
32…走査線駆動回路
33…信号線駆動回路
34…表示部
35…画素
41…第1スイッチ素子
42…補助容量
44a,44b…第2スイッチ素子
45…メモリ回路

Claims (4)

  1. 画素毎に画素電極およびメモリ回路を備えた第1電極基板と対向電極を備えた第2電極基板との間に液晶層を狭持し、静止画表示の際には前記メモリ回路に蓄積された画像信号を用いて画像を表示する液晶表示装置において、
    静止画表示における対向電極の電圧の立上り速度を動画表示における立上り速度よりも遅くなるように抑制する抑制手段を有することを特徴とする液晶表示装置。
  2. 前記抑制手段は、前記対向電極を駆動する対向電極駆動回路を動作させる電流を静止画表示では動画表示における電流よりも下げることを特徴とする請求項1記載の液晶表示装置。
  3. 前記抑制手段は、対向電極駆動回路が対向電極電圧信号を出力する信号線上に配置された抵抗と、
    動画表示のときだけ前記抵抗の両端をショートさせるスイッチ素子と、
    を有することを特徴とする請求項1又は2記載の液晶表示装置。
  4. 前記抵抗と前記スイッチ素子は、第1電極基板上に配置されたことを特徴とする請求項1乃至3のいずれかに記載の液晶表示装置。
JP2002163331A 2002-06-04 2002-06-04 液晶表示装置 Pending JP2004012629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002163331A JP2004012629A (ja) 2002-06-04 2002-06-04 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002163331A JP2004012629A (ja) 2002-06-04 2002-06-04 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2004012629A true JP2004012629A (ja) 2004-01-15

Family

ID=30431844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002163331A Pending JP2004012629A (ja) 2002-06-04 2002-06-04 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2004012629A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255536A1 (ja) * 2019-06-21 2020-12-24 株式会社ジャパンディスプレイ 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255536A1 (ja) * 2019-06-21 2020-12-24 株式会社ジャパンディスプレイ 液晶表示装置
JP2021001976A (ja) * 2019-06-21 2021-01-07 株式会社ジャパンディスプレイ 液晶表示装置

Similar Documents

Publication Publication Date Title
US6937220B2 (en) Active matrix display panel and image display device adapting same
JP4290661B2 (ja) 表示装置およびその駆動方法
TW588314B (en) Display apparatus and driving device for displaying
JP2002169510A5 (ja)
JP2005512133A (ja) 通常モードおよび待機モードにおける液晶表示装置の駆動方法
JP2001343666A (ja) アクティブマトリクス型液晶表示装置
JP2007232981A (ja) 液晶表示装置用電源回路
JP4204204B2 (ja) アクティブマトリクス型表示装置
JP2009109600A (ja) 液晶表示装置
TW201220288A (en) Liquid crystal display device and electronic device
TWI236558B (en) Active matrix type display device
JP2010139775A (ja) 液晶表示装置
TWI356232B (en) Liquid crystal display for reducing residual image
JP2003315817A (ja) 表示装置
JP2007232982A (ja) 液晶表示装置用電源回路
JP2011145447A (ja) 表示素子駆動回路、電気光学装置及び電子機器
JP2004012629A (ja) 液晶表示装置
JP2009104050A (ja) 液晶表示装置
JP2004077742A (ja) 表示装置
JP2003084718A (ja) 液晶表示素子
JP2004094169A (ja) コモン回路及びコモン電圧調整方法
JP4786688B2 (ja) 表示装置およびその駆動方法
JP4801848B2 (ja) 液晶表示装置
JP2003122311A (ja) 画像表示パネルの放電方法、画像表示パネルの放電装置、画像表示パネル、画像表示装置
JP2007156218A (ja) 液晶表示装置の共通電極駆動回路