JP2004007691A - ネットワーク内における情報伝達方法および装置,およびネットワーク - Google Patents
ネットワーク内における情報伝達方法および装置,およびネットワーク Download PDFInfo
- Publication number
- JP2004007691A JP2004007691A JP2003145100A JP2003145100A JP2004007691A JP 2004007691 A JP2004007691 A JP 2004007691A JP 2003145100 A JP2003145100 A JP 2003145100A JP 2003145100 A JP2003145100 A JP 2003145100A JP 2004007691 A JP2004007691 A JP 2004007691A
- Authority
- JP
- Japan
- Prior art keywords
- information
- frame
- subscriber
- network
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
【解決手段】少なくとも3つの加入者を有するネットワーク内における情報伝達方法であって,その際に,情報は,予め定めることのできる長さおよび構造の少なくとも1つの第1のフレーム内で伝達され,かつ伝達方向が予め定められている場合に,第1のフレームは,第1の伝達路上でリング状にそれぞれ次の第2の加入者へ伝達され,その際に情報は,さらに第1のフレームと同一の長さおよび構造の第2のフレーム内で伝達され,かかる第2のフレームは,第2の伝達路上で次の次の第3の加入者へ伝達され,その場合に第2の伝達路とそれに伴って第2のフレームは,第2の加入者を飛び越え,かつ情報,長さおよび構造の少なくとも1つに従って評価が行われる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は,ネットワーク内における情報伝達方法および装置,およびかかる情報伝達方法および装置に対応するネットワークに関するものであって,特に,情報が長さおよび構造を予め設定した少なくとも1つの第1のフレームにおいて伝達される情報伝達方法および装置に関する。
【0002】
【従来の技術】
分配された,特に安全上重要なシステムまたはネットワーク内では,関与する加入者間でデータ交換が必要であり,このデータ交換は,エラーの場合においても,確実な決定または評価をもたらす。このため,エラーは,確実に認識されなければならず,かつ安全性の損失,またはシステムの機能停止を回避する適切な措置が導入されなければならない。
【0003】
この種の分配された安全上重要なシステムは,例えば車両領域からはX−バイ−ワイヤ−システムとして知られている。このシステムを使用する際に,最も重要な課題として,この種のシステムの機能的な安全性を保証することがある(例えば,非特許文献1参照)。
【0004】
【非特許文献1】
自動車とエレクロロニクス(Auto−und Elektronik)2/2000の第73から75ページに掲載の論文「X−バイ−ワイヤ−安全なオルタネーティブ」
【0005】
【発明が解決しようとする課題】
しかしながら,通常は,情報,特に加入者間のデータは,全ての加入者への直接的な接続によって交換される。その際に,ネットワーク,特に基礎となるバスシステムは,一般に多重かつ冗長に形成されており,かかるシステムの使用において,大きな費用を要し,かつシステム使用の融通性が制限されるという問題点があった。換言すると,従来技術は,上記の観点を鑑みて最適な結果を提供できない。
【0006】
本発明は,従来のネットワーク内における情報伝達方法および装置が有する上記問題点に鑑みてなされたものであり,本発明の目的は,より最適で安全上重要な決定と評価を可能にし,かつより高い柔軟性を有しつつ,特に伝達路の削減による費用の削減の可能な,新規かつ改良されたネットワーク内における情報伝達方法および装置を提供することである。
【0007】
【課題を解決するための手段】
上記課題を解決するため,本発明の第1の観点によれば,少なくとも3つの加入者を有するネットワーク内で情報を伝達する方法と装置に基づき,このとき,情報は,予め定められた長さおよび構造の少なくとも1つの第1のフレーム内で伝達され,かつ伝達方向が予め定められている場合に,第1のフレームは,第1の伝達路上でリング状にそれぞれ後続の第2の加入者へ伝達され,その際に,情報は,さらに第1のフレームと同一の長さおよび構造の第2のフレーム内で伝達され,その場合に第2のフレームは,第2の伝達路上で後続の第3の加入者へ伝達され,その際に第2の伝達路および第2のフレームは,第2の加入者を飛び越し,かつ少なくとも1つの判断基準,従って情報,長さまたは構造に従って評価が行われることを特徴とする情報伝達方法および装置が提供される。このとき,第2のフレームは,第1のフレームと同一であることとしてもよいが,伝達路は,異なる伝達路となる。
【0008】
従って,上記の情報伝達方法および装置は,リング状の構造が提案され,その場合に各加入者またはネットワークノードについて少なくとも2つの,つまり先行者とかかる先行者の先行者からの入力端子が設けられている。これら2つの入力端子を介して2つのフレームで情報を伝達されて入手する加入者は,その場合に自動的に(例えば情報,特にデータ内容を比較し,フレームの構造および/または長さを検査することによって),伝達された情報,特に少なくとも1つの先行者からのデータが有効であるか,若しくはエラーであるかと決定しなければならないかを認識する。その後の評価に従って,特にエラーが認識された場合に,例えば他の入力端子への切換え,エラーのある入力のブロッキングのような特殊な措置を導入することができる。その場合に,考察すべき入力端子の数は,予め定めることができ,特にプログラミング可能とすることができる。このため,リング状のデータ伝達を基礎とする,本発明に基づく方法および装置によって,接続若しくは伝達路の数が著しく削減される。
【0009】
このとき,フレームは,ネットワーク内の加入者の数に応じてそれぞれ第1の情報領域を有しており,その場合に各加入者に第1の情報領域が一義的に対応づけられていることとしてもよい。すなわち,各加入者にフレームの,従って情報フレームの枠内で,領域若しくは所定の位置が対応づけられており,それが以下の形態において2つのフレームの情報の比較を容易にする。
【0010】
また,このとき情報は,少なくともデータ情報と有効性情報に分割され,その場合に評価の際に有効性情報が存在し,データ情報が存在せず,または蓋然的でない場合には,エラーと決定されることとしてもよい。
【0011】
さらに,このとき,フレームの構造および/または長さは,予め定められた構造および/または長さと比較され,その場合にずれている場合には,エラーと決定されることとしてもよい。
【0012】
また,このとき,第1および第2のフレーム内のデータの1つ,従って情報,長さまたは構造は,少なくとも部分的に,評価のために互いに比較され,比較された部分内でこれらが一致しない場合には,エラーと決定されることとしてもよい。その際に,全ての考察される伝達を介して伝達された部分も比較されることが好ましい。
【0013】
さらに,このとき,情報は,複周波数対応型コーディングにおいて伝達されるので,情報の内容に関係なくネットワーク上で永続的に信号が伝達され,少なくとも1つの伝達路上で信号がない場合,あるいは信号がコードと一致しない場合には,エラーと決定されることとしてもよい。なお,複周波数対応型コーディングの代わりに,データ内容に関係なく常に変化する信号をもたらす,他の各コードを利用することも可能である。
【0014】
すなわち,所定の数のデータビットiをより高い数のコードビットjで代用して,各コードワード内に2つの信号レベルが存在しているようにするブロックコードも使用することができる。i=5およびj=6によって,公知の5B/6Bコードが得られる。同様に8B/10Bコードも使用可能である。複周波数対応型コードに比較して,これらのコードは,より少ないコード冗長性が存在し,コードワードを適当に選択することにより,より少ないネットワークアクティビティを達成することができるという利点を有している。この種のコーディング(複周波数対応型コーディングまたは適当なブロックコード)の選択によって,各ネットワーク加入者は,データからクロックを回収することができ,処理をこのクロックと同期して行うことができる。従って,データをより高いクロック周波数でサンプリングすることは,不要となる。
【0015】
また,このとき,エラーと決定された場合に,少なくとも1つの適当な措置が導入されることとしてもよい。これにより,例えばエラーがあると認識された伝達路から加入者の情報入力をオフ,またはブロッキングするので,情報とフレームは,他の伝達路のみを介して伝達されるようになる。同様に,エラーがあると認識された伝達路を介して到着する情報若しくは該当するフレームを加入者自体の中でエラーがあるとして廃棄することが可能となる。
【0016】
さらに,このとき,エラーを認識するため,従って評価するために,少なくとも1つの加入者によって機能検査が実施され,その場合に少なくとも1つの加入者は,データの1つ,従って情報,構造または長さが少なくとも部分的に変更されて,エラーがあると定められた加入者により伝達されることによって,エラーがあると定められることとしてもよい。このため,予測されるエラーに対して,適切な措置が導入されるかを検査することができるようになる。
【0017】
また,このとき,自己のクロックに基づいて,通常情報領域若しくはタイムスロットを設定することにより,少なくとも1つのフレームを生成し,かつ情報,特にデータのクロック周波数を設定することにより,マスター機能を行使し,従ってネットワーク内の情報の伝達を制御する加入者が予め定められることとしてもよい。マスター内のエラーが決定若しくは認識された場合には,好ましくはマスターに続く次の加入者が自己のベースクロックを有し(例えば接続されているクォーツ発振器によって)あるいは出力インターフェイスに接続されているアプリケーションからベースクロックを受け取ることができる限りにおいて,この加入者がマスター機能を引き継ぐ。このとき,マスターが機能しない場合に,新しいマスターが存在しない限りにおいて,ネットワークアクティビティは存在せず,あるいは減少されたネットワークアクティビティのみが存在することとなる。
【0018】
さらに,このとき,各フレームは,フレームを一義的に特徴づける同定情報を有しており,その場合に異なる伝達路を介して伝達される冗長なフレームは,同一の同定を有することとしてもよい。
【0019】
同様に,情報は,少なくとも制御情報とデータ情報とを有しており,その場合に制御情報は,フレームの伝達を制御するために用いられることとしてもよい。制御情報を一緒に伝達することができることによって,付加的なリセット導線または付加的な制御導線を省くことができ,同様に,加入者のタイムベースとして用いられる内部のカウンタの同期化を省くことができる。
【0020】
また,このとき,情報は,少なくともネットワークステータスを記述するステータス情報を含んでおり,その場合にステータス情報は実際のネットワークステータスに相当するか,あるいは該当するフレームに関することとしてもよい。その際に,このステータス情報は,少なくとも1つの接続情報に相当し,あるいはそれを含んでおり,その接続情報は,予め定めることのできる具体的な伝達路の,特に該当するフレームが伝達された伝達路のステータスを表し,あるいは含んでいることが好ましい。
【0021】
さらに,他の好ましい形態においては,加入者が少なくとも4つである場合に最初の2つのフレームと同一の長さおよび構造の第3のフレームが伝達され,その場合に第4の加入者は,第1のフレームを第3の加入者から,第2のフレームを第2の加入者から,そして第3のフレームを第1の加入者から伝達されて入手し,第2のフレームにおいては,第3の加入者が,そして第3のフレームにおいては,第2と第3の加入者がスキップされる。この特殊な形態は,加入者がN個の場合にK個の伝達路とそれに伴って加入者のK個の入力端子が設けられているように,一般化することができ,従って所定数のエラーがあっても,なお確実に評価して決定し,かつ信頼できるように反応することができる。
【0022】
他の利点と好ましい形態は,詳細な説明と請求項の特徴から明らかにされる。
【0023】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書および図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0024】
図1は,4つの加入者101〜104を有する,本発明の第1の実施の形態に基づくネットワーク100の全体構成図である。各加入者101〜104には,それぞれ3つの入力端子X,YおよびZを有する入力インターフェイス105〜108が備わる。また,各加入者101〜104内には,出力インターフェイス109〜112が備わる。このとき,入力インターフェイス105〜108の各入力端子X,Y,Zには,伝達路が接続される。
【0025】
なお,以下において,かかる伝達路は,個別に符号で示されず,本明細書では,これら各伝達路を接続される各入力インターフェイスの符号と,かかる入力インターフェイスに備わる入力端子の符号との組み合わせ,例えば入力インターフェイス105に備わる入力端子Xに接続される伝達路は,105X,入力インターフェイス107に備わる入力端子Zに接続される伝達路は,107Zと言った符号で示すものとする。
【0026】
情報の伝達は,各出力インターフェイス109〜112を介して行われ,その際に種々のコンフィグレーションの可能性を有する。すなわち出力インターフェイス109は,そのインターフェイスが伝達区間106X,107Yおよび108Zの枠内で3つの出力インターフェイスを提供するように,すなわち加入者内で既に,特に出力インターフェイス109内で,3つの伝達フレームの分割若しくは定義が行われるように,構成されている。その際に,例えば伝達路が比較的長い場合に,この比較的長い伝達路を介して伝達されるフレームに関して信号またはレベルの適合を実施することも可能である。
【0027】
分岐素子113と接続された出力インターフェイス110は,上記のコンフィグレーションとは,別の可能性を有する。その際に,情報は,出力インターフェイス110から分岐素子113のフレームで伝達され,各伝達路107X,108Y,105Zに関して,フレームの分割,二重化,または三重化が分岐素子113内で行われる。すなわち,単一のインターフェイスを有する単一の加入者を使用することができ,信号適合または増幅は,必要である場合には,分岐素子113を介して行うことができる。
【0028】
しかし,この分岐素子は,単に単純な導線連結として形成されることも可能である。すなわち,情報は,出力インターフェイス111からのフレームで伝達され,分岐素子114を介して伝達路105Yへ,そしてさらに分岐素子117を介して伝達路106Zへ信号の分岐が行われる。すなわち,最も簡単な場合において,信号は,単純に3つの伝達路に分割される。従って第1のフレームは,入力端子Xを介して,第2のフレームは,入力端子Yを介して,そして第3のフレームは,入力端子Zを介して伝達される。
【0029】
なお,本図において,本実施形態のネットワーク100を簡略化して表示するために,符号115,116は,簡単な分岐素子を示している。その際に,出力インターフェイスの手段を示すにあたり,これらの分岐素子115,116は,それぞれ一貫して使用するか,または任意に組み合わせて使用することが可能である。
【0030】
図2は,3つの伝達路201X,201Yおよび201Zを備えるネットワークの個々の加入者200の構成を示す図である。本実施形態の加入者200には,入力インターフェイス201と出力インターフェイス202が設けられている。また,本図において,符号209と210は,分岐素子を示している。
【0031】
上記の伝達路は,3つの入力端子に接続されており,これら入力端子に,それぞれ受信機205,206および207が対応づけられている。受信された情報若しくはフレームは,加入者200に設けられた選択装置203へ供給される。この選択装置203は,まず,選択的にフレーム若しくは対応する情報を,データ評価若しくは評価点を含むデータメモリへ伝達する。なお,本図では,単純化して表示するために,メモリと評価装置とを1つのブロック204として図示されている。しかし,メモリと評価装置は,別個に分けて設けることも同様に可能である。
【0032】
評価装置204は,一方で,該当する情報若しくはフレームを出力インターフェイス202へ伝達し,他方では,評価の結果を素子208へ伝達する。この素子208は,同様に別体の構成部品,ソフトウェア,またはプログラム部分の使用を示している。
【0033】
また,本実施形態の評価装置204には,メモリ素子211と処理するためのプロセッサユニット212が設けられている。このプロセッサユニット212には,選択的に,内部のタイムベースとなる素子213が含まれており,このタイムベースからクロックを生成することができる。なお,このプロセッサユニット212は,マイクロコンピュータユニットに代用してもよい。
【0034】
本実施形態において,加入者は,マスター機能を割り当てられているので,この加入者がネットワーク内の伝達を制御する場合には,この内部のクロックに基づいてネットワーククロックを予め定めることができる。このため,種々の情報領域を備える伝達するためのフレームをこのタイムベースから導き出すことができ,それにより,全ての他の加入者は,そのクロックをデータ信号から回収することができる。
【0035】
図3は,上記のフレームRの構成を示す図である。かかるフレームRには,種々の情報領域300〜313が備わり,これら情報領域は,例えばビット形式またはバイト形式のバイナリ情報を有し,加入者に一義的に対応づけることが可能である。本実施形態において,加入者101〜104には,領域I101〜I104が各々対応し,その際に,順序は,任意であって,本図は,その一例である。
【0036】
本実施形態のフレームR内には,図示の通り,情報領域302〜305が含まれており,その中には,有効性情報,特に加入者状況情報を格納することができる。この有効性情報領域は,例えば情報,特に後続の情報領域306〜309内におけるデータの種類と有効性を表し,その際に各有効性領域とデータ領域が加入者に固定的に対応づけられている。
【0037】
さらに,フレームR内に同定領域300が含まれており,その同定領域内300には,フレームRに関する同定情報が格納されている。すなわち,フレームRは,同定若しくは同定情報によって特徴づけられる。
その際に,例えば特殊な実施形態においては,異なる伝達路を介して伝達される同一のフレームは,同一の同定を有している。場合によっては異なり,これらのフレームは互いに対応づけることができるが,同時に伝達路にも対応づけることができる。
【0038】
また,本実施形態において,情報領域301は,例えばネットワークに関するステータス情報を有している。情報領域310は,例えば付加情報のために予約された領域を有している。さらに,情報領域311内には,フレームの一貫性チェックに関する情報,例えばサイクリック−冗長性−チェックに関するコントロールバイトまたはフレームのクロックおよび長さ検査とフレーム位置監視するための情報が格納されている。
【0039】
さらに,本実施形態において,情報領域312には,例えばコントロール情報,従って特にマスターへの情報の伝達を制御することを可能にする制御情報が格納されている。また,情報領域313には,例えば既に情報領域311において述べたように,フレームRの長さと構造を検査するための情報が格納されており,その際に情報領域314によって,他の検査および評価措置としてのパリティビットが付加されている。
【0040】
なお,上述したフレーム構造は,ほんの一例であり,本発明によれば,それぞれの利用に応じて他のフレーム構造も可能かつ使用することができる。フレーム内で伝達される情報についても,同様に当てはまる。
【0041】
次に,分配され,ここでは多重に冗長にされたシステムのための,この種の評価構造または評決構造に関する,本発明の本実施形態に基づく機能方法について説明する。諸情報,特にデータまたはデータ情報がネットワーク内で連続して,予め定められた,特に固定された数のバイナリ情報,特にバイトを有する枠またはフレーム内で伝達される。
【0042】
ネットワークの各加入者は,特にその位置に応じて一義的に,特に有効性領域とデータ領域から構成された情報領域を得る。ある加入者,特に加入者101は,マスターとして機能し,従ってマスター機能を行使し,従って全情報伝達を制御する。そのためにマスターのクロック発生器からシステムクロックが導き出され,かつこのマスターは,その内部のクロックに基づいてシステムクロックとそれに伴って情報伝達するためのフレームを生成する。
【0043】
このとき,情報の伝達は,並列に行うことができる。なぜなら,本実施形態において,各加入者に,データ情報,ステータス情報,または有効性情報302〜305を伝達するためのフレーム内で,固定の位置が対応づけられているからである。
【0044】
図1には,それぞれ3つの入力端子が示されている。入力端子の数は,加入者の全体数に応じて変更可能であり,その際に冗長性の理由から少なくとも2つの入力端子とそれに伴って2つの分離された伝達路が設けられる。すなわち,例えば加入者101は,第1のフレームをインターフェイス109から伝達路106Xを介して加入者102の該当する入力端子へ伝達する。対応する情報を有する他のフレームは,伝達路107Yを介して加入者103へ伝達され,すなわちフレームとその中に含まれる情報は,加入者102を飛び越す。
【0045】
伝達路106Xを介しての第1のフレームは,加入者102によって受信されて,場合によってはデータを付加されて,加入者103へ伝達される。従って,加入者103は,伝達路107Xを介しての該当する情報を有する第1のフレームと,伝達路107Yを介しての,略同等の情報を有する第2のフレームを有している。これら2つのフレームの違いは,加入者102が,場合によって,自分に割り当てられた情報領域内の自分に関するデータを変更し,あるいは付加していることにある。
【0046】
評価自体,従って評決は,加入者103内で,データ交換モジュール(図2における評価装置204に該当。)内のコントローラ(図2におけるプロセッサユニット212に該当。)によって行うことができる。その際に,様々なエラーを認識することが可能である。これらエラーの1つのグループは,フレームの検査によって,フレームとこのフレーム中に関連,または相互に依存するデータ若しくは情報の内部の一貫性チェックにより発見可能である。エラーの他のグループは,例えば,伝達路107X,107Yを介して入力された,第1と第2のフレーム,若しくはその中に含まれる情報を,少なくとも部分的に互いに比較して,一致しているかを検査することによって,認識することができる。
【0047】
その際に,まず,伝達された情報および/またはフレーム若しくは含まれている情報の長さおよび/またはフレームの構造に関して詳細に検査される。
【0048】
情報に関しては,情報領域I102における情報を例外として,各エラーを比較によって確実に認識することができる。なぜなら,第1のフレームは,この領域内では変更されたデータを有する可能性があるからであり,加入者102は,この領域に書き込み可能であるからである。
【0049】
全ての残りの情報,換言すると加入者102が変更不可能な全ての情報領域は,伝達路107Xを介しての第1のフレームと伝達路107Yを介しての第2のフレームに関して同一でなければならない。その場合に,これらフレームに関するずれは,エラーを表すこととなる。
【0050】
同様に,第1と第2のフレームとしてのフレームR自体は,その長さと構造,従って情報領域300〜313に関して,同一に構成されていなければならない。その場合に,2つのフレームを比較して偏差があった場合には,同様に,エラーと決定される。
【0051】
このエラーの中には,クロックエラーも含まれる。というのは,このクロックエラーは,直接フレームの構造および/または長さに作用するからである。従って,冗長なフレーム,特にその中に含まれる情報,特に,異なる伝達路を介して場合によっては,時間をずらして受信されるデータ間の比較が可能となる。このため,データが冗長に即座に提供されることによって,安全性が向上する。なぜなら,エラー発生時における切換えによる他の時間損失が行われないからである。
【0052】
このように2つの冗長なフレームの時間的なずれが可能であることによって,本発明の本実施形態に基づいて,フレーム内に同定情報,対応づけ可能な同一の同定情報が設けられる。これは,例えばプリアンブル300内で,例えば1バイトを有する同定領域内で,最初の6ビットは,冗長なフレームを互いに対応づけるため,換言すると第1と第2のフレームを互いに対応づけるために,用いられることを意味する。従って,2つの冗長なフレームを他のフレームと区別するために,この最初の6ビットは,等しいこととなる。
【0053】
他の2ビットは,例えば伝達路106X若しくは伝達路107Xを介しての第1のフレームを,伝達路107Yを介しての第2のフレームと区別するために用いられる。すなわち,フレームは,互いに一義的に対応づけることができるが,同時に伝達路を決定することができ,それによって正しい伝達路若しくは対応する入力のエラーの場合におけるブロッキングが可能となる。
【0054】
従って,この同定により,評価すべき事象への同期を可能にすることができ,その際に,さらに一義的に対応づけられている場合に,ネットワーク内の加入者の位置によって,特にマスターへの一義的な時間関係を形成することができる。
【0055】
同様に,フレーム自体内で一貫性について検査することにより,エラーを決定することができる。これは,まず,伝達された情報および/またはフレームの構造および/またはフレームの長さ若しくはフレーム内のタイムクロックが,評価された加入者内に既に設けられており,かつ上述したアスペクト,従って情報および/または構造および/またはフレームの長さを既に予め定められている値とこれに関して比較し,ずれがある場合には.エラーと決定することによって,実行可能となる。
【0056】
さらに,本実施形態では,互いに依存する情報および/または構造および/またはフレーム内の長さ自体に基づく評価が可能である。というのは,例えば構造および/または長さ情報は,ブロック310またはブロック313内で既に述べたように,フレーム内に含まれているからである。すなわち,実際の構造またはそれに基づく部分が,フレーム内に含まれているような,構造情報に一致せず,あるいは少なくとも部分的に一致しない場合には,エラーと決定することができる。
【0057】
同じことが,例えばフレームの情報部分に関する検査情報,例えばサイクリック−冗長性−チェックのコントロールバイトのような,情報自体についても当てはまる。同様に,ブロック314におけるような,例えばバリティビットによる,パリティチェックにも当てはまる。また,フレーム内のクロック偏差またはフレーム位置偏差も,適切な監視によって認識することができる。
【0058】
さらに,ノード内部のエラー,例えばブロック307内のデータ情報がブロック303内の種類および有効性情報と関連しないことも,エラーの決定をもたらす。例えば,ブロック303内の有効性情報によって,ブロック307内にデータが含まれているが,このデータがないことが示された場合には,エラーと決定される。
【0059】
同じことは,ブロック303内にデータの種類がコード化されて存在するが,この存在するデータの種類がブロック307内の実際のデータまたは実際のデータ情報と一致しない場合にも当てはまり,同様にエラーと決定される。その際に,データおよび有効性記入がないことにより,評価できない,若しくはエラーのあるノードは,他の全てによって認識される。
【0060】
評価若しくはエラー決定の他の方法として,データ若しくは情報を複周波数対応型コーディングにおいて伝達することも可能である。その際に,複周波数対応型コーディングまたは複位相対応型コーディングは,各データビットに,特に2つのレベル間の移行によって開始され,これら2つのレベル間の移行によって終了する,タイムインターバルが対応づけられることを意味する。
【0061】
このタイムインターバル内に他の移行がある場合には,それに応じたデータビットがコード化の枠内では1として,他の場合には0として補間される。従って,均一なクロック情報と情報自体,特にデータ情報を互いにコード化することができる。
【0062】
情報がこの種の形式でコード化されて伝達される場合には,情報自体に関係なく,換言すると情報内容に関係なく,伝達路上若しくはネットワーク上のアクティビティは,恒常的あるいは持続的となる。その際に,少なくとも1つの伝達路上でこの複周波数対応型コーディングのエラーが認識された場合には,同様にエラーと決定することができる。
【0063】
エラーを決定するために評価の枠内で行う,上述した検査措置は,単独または任意の組合せにおいて使用することができ,それによって付加的に冗長性を達成することもできる。この評価機構によって,さらに,故障した伝達路と加入者を,特に複周波数対応型コーディングによって,極めて迅速に認識して,エラーを制する適切な措置を自動的に導入することが可能となる。
【0064】
評決または評価は,N−出力−K−評価(N:加入者の数,K:伝達路の数)を用いて行われる。すなわち,それぞれNとKの選択に従って所定の数のエラーに確実に反応することができる。従って,図1の示す例においては,K−出力−4−評価のための,特に例えば2つのネットワークエラーを許容する場合に,3−出力−4−評価のための選出構造が得られる。
【0065】
2つのネットワークエラーは,最大3つの入力端子とそれに伴って3つの伝達路が提供され,伝達路上または加入者内に2つのエラーが発生したにも関わらず,適切な情報を有する1つの正しいフレームが提供されることによって生じる。伝達路によって加入者がスキップされ,場合によっては,この加入者のデータが実際に含まれていないか,または正しく含まれていないために,本発明の本実施形態によれば,補正を行い,該当するフレームを情報補正するために該当する加入者へ返送することが考えられる。これは,フレーム内のステータス情報によって簡略化可能なので,補正する場合には,ステータス情報の補正‘Correction’が認識される。
【0066】
他の状況においては,例えば初期化‘Initial’,データ入力‘Enter’,データ分配‘Distribute’,重大なマスターエラーおよびこの加入者のマスター機能の損失‘Master lost’,準備完了‘ready’,空‘empty’,誤りなしの伝達‘faultfree’,誤り‘error’,同一のデータ‘data equal’,同一でないデータ‘data not equal’,および検査駆動‘test’が認識される。すなわち,ステータス情報を介してネットワーク自体の状態が各任意のノードによって認識できるだけでなく,ネットワークステータスと加入者状況とが区別される場合には,各加入者の実際のステータスも認識することができる。すなわち,伝達路について,加入者あるいはネットワーク全体の状態を使用することができ,そのことが同時に評価能力,評価確実性および精度を高める。なぜなら,例えば2つの情報箇所の同一性を比較する場合に,‘data not equal’と表示する場合には,上記の状態を考慮しなければならないからである。
【0067】
ステータス情報の他に,例えばマスターによる伝達を制御するための,制御情報を伝達することも可能である。
【0068】
例えば,エラー‘Master lost’,すなわちマスターが機能しないことは,極めて重大となる。このマスターが機能しないことは,例えば,特にデータ情報と組み合わせて,ステータス情報を介して認識することができる。同様に,上述したような単独のエラー機構または全てのエラー機構を使用することができる。
【0069】
マスターが機能しない場合には,エラー反応として他の加入者,特に次の加入者がマスター機能を引き継ぐことができる。このことは,後続のマスターが,例えば利用に基づいて,独立したクロックを提供するか,あるいは専用のクロック発生器を有しており,それによってマスター機能の引継が必要な場合に,データを駆動することができることを前提としている。なぜなら,上述したように,マスターは,特にフレーム内のクロックを設定するからである。
【0070】
また,出力インターフェイスに接続されている,アプリケーション回路のクロックベースを使用することによってクロック獲得が可能な場合もある。例えば,周波数分割または周波数増倍(例えばPLLによる)によって,周波数を必要なネットワーク周波数に適合させることができる。このとき,PLLは,クロックが別の導線を介して付加的に伝達されず,データから回収しなければならない限りにおいて,各非マスター−ネットワーク加入者(スレーブ)にとって,初めから必要となる。
【0071】
クロックを回収することができない場合には,マスターから全てのスレーブまたは全ての他の加入者へのパラレルのクロック伝達も可能である。このクロック伝達は,データ伝達,従って情報伝達と同様に,機能しなくなったクロック導線を自動的に代替して,多数の並列の導線を介して行わなければならない。
【0072】
上述した手段によって,様々なプログラミングに一段と容易に各コンフィグレーションと各評価基準に適合することができる。
【0073】
すなわち,伝達路若しくは加入者の検査を,これらがエラーを有すると定められ,従ってエラーが顕在的に組み込まれる場合でも,実行可能となる。この種の検査は,全ての加入者が次々と,あるいは所定の設定パターンに従って検査されることにより,周期的かつ循環的に行うこともできる。
【0074】
従って,かかる検査の場合に,フレームの情報が,例えばメモリ手段(図2のメモリ素子211に該当する。)に格納され,その後評価されて,場合によっては,修正され,検査の枠内でエラーのあるように修正されて,再び送信される。その結果,検査においても次のノード若しくは加入者は,情報を2つのフレームだけ遅延されて入手する。
【0075】
ここでも評価すべき事象,例えば検査対象の同期は,特にフレームの開始時の同定によって達成することができ,その場合に,さらに加入者位置によって検査の枠内でマスターへの一義的な時間関係を同様に形成することができる。この検査の制御は,例えばマスターによって,例えばフレーム内のコントロール情報またはコントロールバイトによって,特に該当するステータス情報検査によって実行可能である。
【0076】
その際に,この検査の枠内で,エラーに対する適切な反応,従って導入された適切な措置がネットワーク内で検査される。この措置は,上述した種々の評価判断基準により認識可能な,エラーの種類に従って予め定めることができる。一方で,上述したように,補正を行うことができ,他方では,エラーのある加入者または伝達路をブロッキング,オフまたはデータ廃棄により永久に排除するか,あるいはまた試験的に再び組み込むことができ,これも同様に伝達されたステータス情報によって表示可能である。
【0077】
個々の伝達路または加入者のブロッキングまたはオフは,例えば図2に示す選択装置203が例えば評価装置204から,所定の入力を選択しないという設定を受けた場合に,この選択装置203によって行うことができる。選択装置203を介して,観察すべき入力端子の数を設定すること,若しくはプログラミングすることもできる。すなわち,上記の例においては,3つの入力から最大数までの各所望の入力数を利用することができ,ここでは冗長性原理を使用する場合に2つまたは3つの入力を利用することができる。
【0078】
従って,上記の事象を一般化して,K<Nの条件を満たすN個の加入者とK個の伝達路による選出構成若しくは評価方法が得られ,これらは,比較的少なくかつ短い接続によって,より大きい形成可能性を有しているにも関わらず,上記の伝達路で十分実現される。その場合,伝達の際に,フレーム若しくは情報は,それらが加入者を介して案内される場合に,その加入者内に格納されて,さらに伝達され,場合によっては,その間に許可された情報領域内で変更,または適合され,あるいは検査条件において意図的に操作される。その際に生じる遅延は,上述したように,同定の使用によって可能なフレームの対応づけによって支配することができる。このとき,時間的に最初に来るデータは,比較データが提供可能になるまで,比較のために一時的に記憶される。
【0079】
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0080】
【発明の効果】
以上説明したように,本発明によれば,高い柔軟性および創造性を有する分配された多重冗長な安全上重要なシステムのための評価構造,評決構造が得られる。このため,ネットワーク内における情報伝達において,より最適で安全上重要な決定と評価を可能にし,かつより高い柔軟性を有しつつ,特に伝達路の削減による費用の削減が可能となる。
【図面の簡単な説明】
【図1】4つの加入者を有する,本発明の第1の実施の形態に基づくネットワークを示す図である。
【図2】3つの伝達路を有する加入者の例を詳細に示す図である。
【図3】情報を伝達するためのフレームとその中に含まれる情報領域を示す図である。
【符号の説明】
100 ネットワーク
101,102,103,104 加入者
105,106,107,108 入力インターフェイス
109,110,111,112 出力インターフェイス
113,114,115,116 分岐素子
Claims (20)
- 少なくとも3つの加入者を有するネットワーク内における情報伝達方法であって,
前記情報は,予め定められた長さおよび構造の少なくとも1つの第1のフレーム内で伝達され,
および前記第1のフレームは,伝達方向が予め定められている場合に,第1の伝達路上で後続の第2の加入者へリング状に伝達される,前記情報伝達方法において;
前記情報は,さらに前記第1のフレームと等しい長さおよび構造の第2のフレーム内で伝達され,
前記第2のフレームは,第2の伝達路上で後続の第3の加入者へ伝達され,
前記第2の伝達路および前記第2のフレームは,前記第2の加入者を飛び越え,かつ前記情報,長さまたは構造の少なくとも1つに従って評価が行われることを特徴とする,ネットワーク内における情報伝達方法。 - 前記フレームは,前記加入者の数に従って第1の情報領域を有し,
前記各加入者に前記第1の情報領域が一義的に対応づけられていることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記情報は,少なくともデータ情報と有効性情報に区別され,
前記評価の際に,前記有効性情報が存在し,かつ前記データ情報が存在しない場合に,エラーと決定されることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記各フレームは,該フレームを一義的に特徴づける同定情報を有しており,
前記第1および第2のフレームは,同一の同定情報を有していることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記フレームの構造および/または長さが,予め定められた構造および/または長さと比較されて,ずれを有する場合には,エラーと決定されることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。
- 前記第1および第2のフレーム内の情報,長さまたは構造の少なくとも1つは,部分的に,評価のために比較され,
前記情報,長さまたは構造の少なくとも1つが一致しない場合に,エラーと決定されることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記情報は,コーディングで伝達されることにより,前記情報の内容と関係なく,永続的に信号がネットワーク上で伝達され,少なくとも1つの伝達路上に信号がない場合に,エラーと決定されることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。
- 前記伝達路上でエラーと決定された場合に,前記加入者の情報入力がオフにされるか,またはブロッキングされることにより,前記情報および前記フレームは,他の前記伝達路のみを介して伝達されることを特徴とする,請求項3,5,6,7のいずれか1項に記載のネットワーク内における情報伝達方法。
- 機能検査として,前記情報,構造または長さの少なくとも1つが部分的に変更されて,エラーのあるものとして予め定められた加入者によって伝達されることにより,少なくとも1つの加入者がエラーのある加入者として予め定められることを特徴とする,請求項3,5,6,7のいずれか1項に記載のネットワーク内における情報伝達方法。
- 少なくとも1つのフレームを生成し,かつ前記情報を設定することにより,マスター機能を行使して,前記ネットワーク内で前記情報の伝達を制御する加入者が設けられていることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。
- マスター内でエラーと決定された場合に,前記マスターに続く次の加入者が前記マスター機能を引き継ぐことを特徴とする,請求項3,5,6,7および10のいずれか1項に記載のネットワーク内における情報伝達方法。
- 前記情報は,少なくとも制御情報およびデータ情報とを含んでおり,
前記制御情報は,前記フレームの伝達を制御するために用いられることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記情報は,少なくともネットワークステータスを記述するステータス情報を含んでおり,
前記ステータス情報は,実際のネットワークステータス,または該当するフレームに関することを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記ステータス情報は,少なくとも接続情報に関し,
前記接続情報は,予め設定可能な伝達路のステータスを表すことを特徴とする,請求項13に記載のネットワーク内における情報伝達方法。 - 前記加入者が少なくとも4つの場合に,最初の2つのフレームと等しい長さおよび構造を有する第3のフレームが伝達され,
その際に,第4の加入者は,前記第1のフレームを第3の加入者から,前記第2のフレームを第2の加入者から,前記第3のフレームを第1の加入者から伝達されて入手し,
前記第2のフレームにおいては,前記第3の加入者が,前記第3のフレームにおいては,前記第2および第3の加入者がスキップされることを特徴とする,請求項1に記載のネットワーク内における情報伝達方法。 - 前記各加入者は,該各加入者への伝達路の数に相当する,所定の第1の数の入力端子を有しており,
その際に前記所定の第1の数の入力端子から,任意の第2の数の入力端子がオフ可能またはブロッキング可能であることを特徴とする,請求項1または15に記載のネットワーク内における情報伝達方法。 - 少なくとも3つの加入者を有するネットワーク内における情報伝達装置であって,
前記情報を予め設定された長さと構造の少なくとも1つの第1のフレーム内で伝達し,かつ伝達方向が予め定められている場合に,第1の伝達路上で前記第1のフレームを後続の第2の加入者へリング状に伝達する第1の手段が設けられている前記情報伝達装置において;
前記情報をさらに第1のフレームと同一の長さおよび構造の第2のフレーム内で伝達し,かつ前記第2のフレームを第2の伝達路上で後続の第3の加入者へ伝達する第2の手段が設けられており,
前記第2の伝達路および前記第2のフレームは,前記第2の加入者を飛び越し,かつ前記情報,長さおよび構造の少なくとも1つに従って評価を行う第3の手段が設けられていることを特徴とする,ネットワーク内における情報伝達装置。 - 前記加入者が少なくとも4つの場合に,第4の手段が設けられており,前記第4の手段は,最初の2つのフレームと同一の長さおよび構造の前記第3のフレームを伝達し,
第4の加入者は,前記第1の手段によって前記第2のフレームを前記第3の加入者から,前記第2の手段によって前記第2のフレームを前記第2の加入者から,前記第4の手段によって前記第3のフレームを前記第1の加入者から伝達されて入手し,
および前記第2のフレームにおいては,前記第3の加入者が,前記第3のフレームにおいては,前記第2および第3の加入者がスキップされることを特徴とする,請求項17に記載のネットワーク内における情報伝達装置。 - 前記各加入者は,該各加入者への伝達路の数に相当する,所定の第1の数の入力端子を有しており,
その際に,第5の手段が設けられており,前記第5の手段によって所定の第1の数の入力から,任意の第2の数の入力がオフ可能またはブロッキング可能であることを特徴とする,請求項17または18に記載のネットワーク内における情報伝達装置。 - 少なくとも3つの加入者を有する,情報を伝達するネットワークにおいて,
請求項17,18または19の少なくとも1項に記載の手段が含まれていることを特徴とする,情報を伝達するネットワーク。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10223007A DE10223007A1 (de) | 2002-05-22 | 2002-05-22 | Verfahren und Vorrichtung zur Übertragung von Informationen in einem Netzwerk sowie entsprechendes Netzwerk |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004007691A true JP2004007691A (ja) | 2004-01-08 |
JP4426211B2 JP4426211B2 (ja) | 2010-03-03 |
Family
ID=29285664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003145100A Expired - Fee Related JP4426211B2 (ja) | 2002-05-22 | 2003-05-22 | ネットワーク内における情報伝達方法および装置,およびネットワーク |
Country Status (4)
Country | Link |
---|---|
US (1) | US7890650B2 (ja) |
EP (1) | EP1365543B1 (ja) |
JP (1) | JP4426211B2 (ja) |
DE (2) | DE10223007A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372859B2 (en) | 2003-11-19 | 2008-05-13 | Honeywell International Inc. | Self-checking pair on a braided ring network |
EP1687943A1 (en) | 2003-11-19 | 2006-08-09 | Honeywell International, Inc. | Clique aggregation in tdma networks |
DE102004044815A1 (de) * | 2004-09-16 | 2006-03-23 | Robert Bosch Gmbh | Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen |
DE102004063105A1 (de) * | 2004-12-22 | 2006-07-13 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Übertragung von Informationen in einem Netzwerk |
US7725403B2 (en) * | 2005-12-30 | 2010-05-25 | Ebay Inc. | Method and system to verify a transaction |
US7668084B2 (en) | 2006-09-29 | 2010-02-23 | Honeywell International Inc. | Systems and methods for fault-tolerant high integrity data propagation using a half-duplex braided ring network |
US7889683B2 (en) | 2006-11-03 | 2011-02-15 | Honeywell International Inc. | Non-destructive media access resolution for asynchronous traffic in a half-duplex braided-ring |
US7656881B2 (en) | 2006-12-13 | 2010-02-02 | Honeywell International Inc. | Methods for expedited start-up and clique aggregation using self-checking node pairs on a ring network |
US7912094B2 (en) | 2006-12-13 | 2011-03-22 | Honeywell International Inc. | Self-checking pair-based master/follower clock synchronization |
DE102006059919A1 (de) | 2006-12-19 | 2008-07-03 | Robert Bosch Gmbh | Datenverarbeitungssystem für ein Kraftfahreug |
US8199695B2 (en) * | 2007-04-10 | 2012-06-12 | International Business Machines Corporation | Clock signal synchronization among computers in a network |
US7778159B2 (en) | 2007-09-27 | 2010-08-17 | Honeywell International Inc. | High-integrity self-test in a network having a braided-ring topology |
US8817597B2 (en) | 2007-11-05 | 2014-08-26 | Honeywell International Inc. | Efficient triple modular redundancy on a braided ring |
EP3651443A4 (en) * | 2017-07-03 | 2020-07-15 | Denso Wave Incorporated | OPTICAL INFORMATION READING DEVICE |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2028062B (en) * | 1979-08-17 | 1982-07-21 | Standard Telephones Cables Ltd | Transmission system |
US4354229A (en) * | 1980-03-10 | 1982-10-12 | International Business Machines Corporation | Loop initialization mechanism for a peer-to-peer communication system |
JPH04360440A (ja) * | 1991-06-07 | 1992-12-14 | Hitachi Ltd | 伝送路障害検出方式 |
US6065052A (en) * | 1996-07-01 | 2000-05-16 | Sun Microsystems, Inc. | System for maintaining strongly sequentially ordered packet flow in a ring network system with busy and failed nodes |
DE19633744C2 (de) * | 1996-08-22 | 1999-07-22 | Baumueller Anlagen Systemtech | Ringgraph in einem elektrischen Antriebssystem |
US5940367A (en) * | 1996-11-06 | 1999-08-17 | Pluris, Inc. | Fault-tolerant butterfly switch |
US7046929B1 (en) * | 1999-08-24 | 2006-05-16 | Ciena Corporation | Fault detection and isolation in an optical network |
US6785226B1 (en) * | 1999-09-01 | 2004-08-31 | Carriercomm, Inc. | System and method for data routing over a network |
KR100385116B1 (ko) * | 2000-09-02 | 2003-05-22 | 국방과학연구소 | 다중 장애 허용망 구조를 이용한 패킷 처리 방법 |
US7181534B2 (en) * | 2001-02-15 | 2007-02-20 | Ciena Corporation | Address resolution protocol to map internet protocol addresses to a node transport identifier |
US6836514B2 (en) * | 2001-07-10 | 2004-12-28 | Motorola, Inc. | Method for the detection and recovery of errors in the frame overhead of digital video decoding systems |
-
2002
- 2002-05-22 DE DE10223007A patent/DE10223007A1/de not_active Withdrawn
-
2003
- 2003-02-27 DE DE50310921T patent/DE50310921D1/de not_active Expired - Lifetime
- 2003-02-27 EP EP03004425A patent/EP1365543B1/de not_active Expired - Lifetime
- 2003-05-22 US US10/444,468 patent/US7890650B2/en not_active Expired - Fee Related
- 2003-05-22 JP JP2003145100A patent/JP4426211B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1365543A2 (de) | 2003-11-26 |
US20040073698A1 (en) | 2004-04-15 |
JP4426211B2 (ja) | 2010-03-03 |
DE10223007A1 (de) | 2003-12-11 |
EP1365543A3 (de) | 2005-11-30 |
US7890650B2 (en) | 2011-02-15 |
EP1365543B1 (de) | 2008-12-17 |
DE50310921D1 (de) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4426211B2 (ja) | ネットワーク内における情報伝達方法および装置,およびネットワーク | |
US5694542A (en) | Time-triggered communication control unit and communication method | |
US7958438B2 (en) | CAN system | |
US6754721B2 (en) | Method for configuring a station connected to a field bus | |
JP4873663B2 (ja) | 信号を復号するための方法と装置 | |
KR100279207B1 (ko) | 통신제어유닛및메세지전송방법 | |
EP1692806B1 (en) | Message error verification using checking with hidden data | |
KR900004031B1 (ko) | 다중 루우프 전송시스템을 위한 시스템 구조 인식방법 | |
JP5322433B2 (ja) | 処理システムにおけるデータ処理中のエラー検知方法および制御システム | |
JP2008134807A (ja) | アクセス競合試験におけるアクセス競合発生システム | |
CN114301563A (zh) | 集群间多余度同步电路、总线系统及集群间同步的方法 | |
CN111587551B (zh) | 基于冗余的信息产生数据流的系统 | |
EP0403451B1 (en) | A method and arrangement for detecting and localizing errors or faults in a multi-plane unit incorporated in a digital time switch | |
JP4612640B2 (ja) | データ通信システムおよびデータ通信方法 | |
JP3854549B2 (ja) | 時分割多重伝送システムおよび時分割多重伝送装置 | |
KR100439856B1 (ko) | 교환기에서 디엠 버스 관리 방법 | |
US6944176B1 (en) | Method and apparatus for bit level network data multiplexing | |
JP2746144B2 (ja) | 選択系監視システム | |
JP2013150148A (ja) | 通信システム及び通信線切り替え制御方法 | |
JPH10145878A (ja) | プロテクションスイッチ | |
JP2001331384A (ja) | パッケージ間通信障害検出システム及びその方法 | |
JP2001053726A (ja) | フラグ同期伝送方式におけるfcs検査処理の試験方法及びそのシステム | |
JPH04365156A (ja) | データ伝送エラー検出回路 | |
JPH07250045A (ja) | 同期信号検出装置 | |
JPS6149539A (ja) | ノ−ド接続順確認方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080529 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4426211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |