JP2004007349A - スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 - Google Patents
スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 Download PDFInfo
- Publication number
- JP2004007349A JP2004007349A JP2002259057A JP2002259057A JP2004007349A JP 2004007349 A JP2004007349 A JP 2004007349A JP 2002259057 A JP2002259057 A JP 2002259057A JP 2002259057 A JP2002259057 A JP 2002259057A JP 2004007349 A JP2004007349 A JP 2004007349A
- Authority
- JP
- Japan
- Prior art keywords
- slot line
- gate
- line
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
- H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
- H03B5/1852—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】高周波回路のQ値を高めて位相雑音を低減する。
【解決手段】高周波信号が導通する信号線路として、スロット線路4を基板2に形成する。スロット線路4の伝送損失はマイクロストリップ線路とほぼ同様であるが、スロット線路4は、マイクロストリップ線路に比べて回路設計を容易にすることができる。また、スロット線路4はコプレーナ線路よりも格段に導通損失が少ない。よって、スロット線路4は、高周波信号の伝送線路として、コプレーナ線路やマイクロストリップ線路よりも優れており、高周波回路のQ値を大幅に向上させることができて、位相雑音の小さい高性能な高周波回路デバイスを提供することができる。また、高周波回路デバイスであるスロット出力の発振器は、A級よりも高効率動作であるB級の差動型増幅器への持続性が良いという効果を得ることができる。
【選択図】 図1
【解決手段】高周波信号が導通する信号線路として、スロット線路4を基板2に形成する。スロット線路4の伝送損失はマイクロストリップ線路とほぼ同様であるが、スロット線路4は、マイクロストリップ線路に比べて回路設計を容易にすることができる。また、スロット線路4はコプレーナ線路よりも格段に導通損失が少ない。よって、スロット線路4は、高周波信号の伝送線路として、コプレーナ線路やマイクロストリップ線路よりも優れており、高周波回路のQ値を大幅に向上させることができて、位相雑音の小さい高性能な高周波回路デバイスを提供することができる。また、高周波回路デバイスであるスロット出力の発振器は、A級よりも高効率動作であるB級の差動型増幅器への持続性が良いという効果を得ることができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、スロット線路を利用して構成された発振器などの高周波回路デバイスおよびそれを備えた通信装置に関するものである。
【0002】
【背景技術】
例えば、通信装置などに内蔵される高周波回路の一つとして発振回路がある。この発振回路の特性を向上させるために、位相雑音の低下を図る試みがなされている。例えば、発振回路のQ値を上げることで、位相雑音を低下できることが知られている。このことから、発振回路に共振器を接続させて発振回路のQ値を高め、これにより、位相雑音の低減を図ったものが提案されている(例えば非特許文献1参照)。この提案の発振器(高周波回路デバイス)では、例えば、基板上に発振回路を構成し、その基板上にチップ部品である共振器を表面実装している。
【0003】
【非特許文献1】
舟橋他、「1994年電子情報通信学会秋季大会要項集」、C−60
【非特許文献2】
池松他、「1998年電子情報通信学会エレクトロニクスソサイエティ大会要項集」、C−2−15
【0004】
【発明が解決しようとする課題】
しかしながら、その提案の構成では、共振器を基板上に実装する位置精度が悪いために、発振器毎に特性のばらつきが生じてしまうという問題があった。
【0005】
また、発振器の別の提案構成として、例えば、半導体基板に発振回路の信号線路をマイクロストリップ線路やコプレーナ線路により形成すると共に、その半導体基板の内部に増幅素子としてFET(電界効果トランジスタ素子)を形成し、さらに、その半導体基板にマイクロストリップ共振器やコプレーナ共振器をモノリシックに形成するものが提案されている(例えば、非特許文献2参照)。
【0006】
この構成では、回路基板として、半導体基板を利用している。発振回路のQ値を高めるためには、誘電損失(誘電吸収)tanδが低い材料により回路基板を構成することが好ましいが、半導体材料では、満足のいくQ値を得られる程の低い誘電損失tanδをもつものはない。このため、半導体基板を利用した提案の発振器の構成では、発振回路のQ値の向上に限界があった。
【0007】
本発明は上記課題を解決するために成されたものであり、その目的は、より一層のQ値向上が可能で、位相雑音を大幅に低減できる性能の良い高周波回路デバイスおよびそれを備えた通信装置を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明の高周波回路デバイスは、基板に高周波回路が形成されて成る高周波回路デバイスであって、高周波回路を構成する信号線路は、基板上に対向配置された電極間の間隔線路により成るスロット線路であることを特徴としている。また、この発明の通信装置は、本発明において特有な、スロット線路を利用した高周波回路デバイスが設けられていることを特徴としている。
【0009】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【0010】
図1(a)には第1実施形態例の高周波回路デバイスである発振器が平面図により示され、図1(b)にはその発振器の回路図が示されている。この第1実施形態例の発振器1は基板2に発振回路3が構成されて成るものである。
【0011】
この第1実施形態例では、基板2は誘電体により構成されている。また、発振回路3は、基板2に形成された信号線路であるスロット線路4と、増幅素子である電界効果トランジスタ素子(FET)5とを有して構成されている。この発振回路3は、例えばマイクロ波以上の高周波信号が流れる高周波回路と成している。FET5は、表面実装型のチップ部品であり、この第1実施形態例では、ソース接地タイプのものが用いられている。このFET5は、基板2に例えば金(Au)バンプを介して表面実装されている。
【0012】
スロット線路4は、例えば、図2(a)の模式的な断面図に示されるように、基板2上に対向配置された電極6a,6b間の間隔線路により構成され、それら電極6a,6b間に電磁界Eを閉じ込めながら、信号を伝送する線路である。このスロット線路4は、例えばマイクロ波以上の高周波信号の伝送に適したものである。
【0013】
なお、スロット線路4には、基板2の裏面側にグランド電極が形成されていないものと、図2(a)の点線に示されるように基板2の裏面側にグランド電極9が形成されている接地導体付きタイプのものと、基板2の表裏両面に対称的にスロット線路が形成される両面スロット構造タイプのもの(これをPDTL(Planer Dielectric Transmission Line)という)とがある。この第1実施形態例では、スロット線路4のタイプを特に限定するものではなく、何れのタイプのスロット線路4を採用してもよい。
【0014】
第1実施形態例では、基板2には、FET5のゲートGに接続するゲート接続用電極6gと、FET5のソースSに接続するソース接続用電極6sと、FET5のドレインDに接続するドレイン接続用電極6dとが形成されている。ゲート接続用電極6gとドレイン接続用電極6dは互いに一部分が間隔を介し対向配置してゲート−ドレイン間スロット線路4gdを構成している。また、ゲート接続用電極6gは別の一部分においてソース接続用電極6sと間隔を介し対向配置してゲート−ソース間スロット線路4gsを構成している。さらに、ドレイン接続用電極6dとソース接続用電極6sは互いに一部分が間隔を介し対向配置してドレイン−ソース間スロット線路4dsを構成している。これらゲート−ソース間スロット線路4gsとゲート−ドレイン間スロット線路4gdとドレイン−ソース間スロット線路4dsはFET5の実装領域で接続している。
【0015】
また、基板2の表面には電極6zが形成されている。この電極6zは一部分がドレイン接続用電極6dと間隔を介し対向配置してスロット線路4dを構成している。さらに、電極6zは別の一部分がソース接続用電極6sと間隔を介し対向配置して出力用スロット線路4outを構成している。
【0016】
FET5は、ゲートGとソースSとドレインDがそれぞれ対応するゲート接続用電極6g、ソース接続用電極6s、ドレイン接続用電極6dに例えばAuバンプによって接続されており、当該FET5は、発振回路3のスロット線路4に介設されている。
【0017】
この第1実施形態例では、ゲート接続用電極6gには外部からゲートバイアス電圧が印加され、また、ソース接続用電極6sには外部からソースバイアス電圧が印加され、さらに、ドレイン接続用電極6dには外部からドレインバイアス電圧が印加されて、ゲート−ソース間スロット線路4gsからFET5に信号が入力すると、その入力信号はFET5の動作によって増幅される。そして、その増幅信号は、FET5からドレイン−ソース間スロット線路4dsに出力され出力用スロット線路4outを通って外部に出力される。その出力信号の一部は、ドレイン接続用電極6dとゲート接続用電極6g間の結合を利用して、FET5の入力信号に帰還される。この帰還信号と入力信号は強め合いFET5により増幅され当該信号(発振信号)が出力用スロット線路4outから出力されることとなる。
【0018】
つまり、この第1実施形態例では、ゲート−ソース間スロット線路4gsとゲート−ドレイン間スロット線路4gdとドレイン−ソース間スロット線路4dsによって、発振回路3の帰還回路が構成されている。また、ゲート−ソース間スロット線路4gsとドレイン−ソース間スロット線路4dsは、発振回路3全体の位相が発振器1の位相条件を満たす長さとなっている。さらに、ゲート−ドレイン間スロット線路4gdとスロット線路4dは、DCカット用として機能する線路である。
【0019】
さらにまた、ゲート−ドレイン間スロット線路4gdは、帰還回路の帰還量を決定する帰還量制御部と成している。つまり、ゲート−ドレイン間スロット線路4gdは、例えば、線路幅(つまり、ゲート接続用電極6gとドレイン接続用電極6d間の間隔)や、スタブの形成の有無や、スタブを形成する場合にはその形成位置によって、ゲート接続用電極6gとドレイン接続用電極6d間の結合度を可変制御することができる。そのゲート接続用電極6gとドレイン接続用電極6d間の結合度によって、帰還回路の帰還量が定まる。このことから、ゲート−ドレイン間スロット線路4gdは、発振器1の設定の発振周波数などが考慮された適宜な帰還量となるように形成されて、帰還量制御部として機能する。例えば、ゲート−ドレイン間スロット線路4gdにおいて、ドレイン−ソース間スロット線路4dsおよびゲート−ソース間スロット線路4gsとの接続部から約λ/4の位置にショートスタブ4svを設けることにより、帰還量および帰還量が最大となる周波数の制御が容易となる。また、そのショートスタブ4svを設けることにより、帰還信号の周波数が規制されるために所定の発振周波数範囲から外れた寄生発振を抑制することができる。
【0020】
この第1実施形態例では、ドレイン−ソース間スロット線路4dsと出力用スロット線路4outとの間には、線路幅を広げたインピーダンス変換部15が形成されている。このインピーダンス変換部15は、ドレイン−ソース間スロット線路4dsと、出力用スロット線路4outとを、振幅条件を崩さない程度の弱い結合度でもって結合させるためのものである。
【0021】
ところで、高周波信号を伝送する線路として、スロット線路4以外に、例えば図2(b)の断面図に示されるようなコプレーナ線路7や、図2(c)の断面図に示されるようなマイクロストリップ線路8がある。コプレーナ線路7は、基板2上に形成された信号線10をグランド電極11a,11bが間隔を介し挟み込む形態で配置されて成る線路である。マイクロストリップ線路8は、基板2上に信号線12が形成され、この信号線12に対向する基板裏面側にグランド電極13が形成されて成る線路である。スロット線路4は、高周波回路を構成する信号線路としては、それらコプレーナ線路7やマイクロストリップ線路8よりも下記のような理由により優れた線路である。
【0022】
例えば、スロット線路4は、コプレーナ線路7よりも信号の導通損失を大幅に低減することができ、この導通損失低減によってQ値を向上させることができる。このことは、図3(a)、(b)に示されるシミュレーションの結果にも示されている。図3(a)は、スロット線路4を用いた場合のQ値と信号周波数の関係例を示し、図3(b)は、コプレーナ線路7を用いた場合のQ値と信号周波数の関係例を示している。そのQ値と信号周波数の関係例を求めたシミュレーションでは、信号線路の形態がスロット線路4であるかコプレーナ線路7であるかの違い以外の条件はほぼ等しい。例えば、Q値に関与する基板2の誘電損失tanδの逆数Qdが等しく(グラフ中の実線Qd参照)、また、線路幅に周波数を乗算した値が一定となる条件の下で計算が行われている。
【0023】
図3(a)、(b)に示す実線QはQ値を示し、実線QcはQ値を決定する要素の一つであり導通損失が関与するQc値を示している。このシミュレーションの結果にも示されているように、スロット線路4は、導通損失の面で、コプレーナ線路7よりも優れている。
【0024】
また、コプレーナ線路7を利用して、高いQ値を持つ高周波回路を構成するためには、誘電体基板2の厚みを厚くする必要がある。しかしながら、その厚い基板2上に素子を搭載して回路を構成すると、基板2の肉厚のために、素子が発して基板2に吸収された熱が外部に放熱され難くなる。これにより、放熱性の問題が生じてしまう。これに対して、スロット線路4は、基板2を厚くしなくともQ値を高めることが容易であるので、Q値低下を回避しつつ基板2を薄くすることができて放熱性の問題を防止することができる。
【0025】
さらに、コプレーナ線路7は信号線10を中心にした対称動作を基本としており、信号線10の両側の電極11a,11bは電位が等しくて基準となる電位を持つグランド電極として存在している状態が理想的である。このため、例えば電極11a側と電極11b側のうちの何れか一方側に分岐部などを設けたことによって信号線10を中心とした電磁界Eの対称性が崩れた場合には、不要波が発生してしまい、これに起因してQ値を低減させてしまう。
【0026】
これに対して、スロット線路4(接地導体付きタイプのものや、PDTLタイプのものも含む)は差動動作を基本としているため、必ずしも基準電位を持つグランド電極を設けなければならないものではなく、不要波が発生する要因が少ない線路であるので、不要波発生を抑制することができ、これにより不要波に起因したQ値低下を回避し易い。
【0027】
また、マイクロストリップ線路8は、導通損失に関してはスロット線路4と同様であるが、このマイクロストリップ線路8も、コプレーナ線路7と同様に、誘電体基板2の厚みを厚くする必要がある。このため、上記同様に、基板2に搭載した素子の放熱性の問題が発生する。
【0028】
さらに、マイクロストリップ線路8においては、理想的には基板表面の信号線12と基板裏面側の導体13とが高周波的に接続し当該導体13がグランド電極として機能しなければならないが、Q値を高めるために基板2の厚みを厚くすると、信号線12と導体13間に寄生成分が発生してしまうこととなる。このため、回路を設計する際に、その寄生成分を考慮しなければならないので、回路設計が難しくなるという問題が生じる。特に、バイアスを印加する必要がある半導体素子を用いた高周波回路では、回路の設計性が悪くなる。
【0029】
これに対して、スロット線路4はグランド電極を設けなくともよいし、また、Q値を高めるために基板2の厚みを厚くしなくともよいので、上記のような信号線とグランド電極間の寄生成分の発生を抑制でき、これにより、回路設計の難しさを緩和することができる。
【0030】
さらにまた、マイクロストリップ線路8に素子をバンプ実装によって介設したとしても、マイクロストリップ線路8に接続するスルーホール等が持つインダクタンス成分(L成分)が大きいために、マイクロストリップ線路8を流れる信号の周波数が高いと、マイクロストリップ線路8のグランド電極13は理想状態から乖離してしまう。この場合、マイクロストリップ線路8は、高周波信号を良好に伝送することができない虞がある。信号の周波数がミリ波帯である場合には、その現象は顕著である。
【0031】
これに対して、スロット線路4は、前記の如く、グランド電極を設けなくて済むので、そのようなグランド電極に起因した問題発生の懸念を無くすことができる。つまり、スロット線路4は、ミリ波帯などの高周波信号であっても、良好に信号を伝送することができる線路である。
【0032】
以上のように、スロット線路4は、コプレーナ線路7やマイクロストリップ線路8に比べて、高周波信号の伝送線路として優れた線路である。
【0033】
このスロット線路4を用いて発振回路を構成することにより、発振器1のQ値を格段に向上させることができる。例えばマイクロストリップ線路8やコプレーナ線路7を用いて発振器を構成した場合には、その発振器のQ値は例えば50〜200程度となるのに対して、スロット線路4を用いて発振器1を構成することにより、発振器1のQ値を例えば300〜600程度にまで向上させることが可能である。
【0034】
ところで、発振回路3のQ値には信号線路の導通損失だけでなく、基板2の誘電損失tanδも関与している。例えば、図4(a)には基板2の誘電損失tanδと発振回路3のQ値との関係例が示されている。この関係例はシミュレーションにより得られたものであり、実線Aは信号周波数が10GHzの場合であり、実線Bは信号周波数が30GHzの場合であり、実線Cは信号周波数が100GHzの場合である。そのシミュレーションでは、信号線路がスロット線路4であり、線路幅に信号周波数を乗算した値が一定となる条件の下で、計算が成されている。
【0035】
このシミュレーションの結果によれば、半導体の誘電損失tanδはおおよそ0.001〜0.01の範囲内であるのに対して、誘電材料の中には誘電損失tanδが0.001よりも小さいものがあり、その誘電損失tanδが0.001よりも小さい誘電材料により基板2を構成することによって、半導体を用いて基板2を構成する場合に比べて、発振回路3のQ値を向上させることができる。
【0036】
この第1実施形態例では、例えば次に示すようにして基板2の適切な誘電材料を選択している。例えば、シミュレーションの結果にも示されるように、基板2の誘電損失tanδが小さくなるに従って発振回路3のQ値は高くなっていくが、基板2の誘電損失tanδがある程度低下すると、発振回路3のQ値は信号周波数に応じた一定の値にほぼ安定する。基板2の誘電損失tanδだけを考慮する場合には、その最大のQ値を得ることができる小さい誘電損失tanδを持つ誘電材料を基板2の構成材料として選択すればよいが、基板2を構成する誘電材料は、誘電損失tanδだけで選択できるものではなく、製造し易さやコスト面などの様々なことを考慮して選択されるものである。このことから、例えば、信号周波数毎のQ値の最大値に対するQ値の許容下限低下率を定める。そして、信号周波数毎のQ値の最大値に対するQ値の低下率がその定めた許容下限低下率以内となる誘電損失tanδを持つ誘電材料を選択する。
【0037】
例えば、具体的には、図4(a)に示したシミュレーション結果に基づいて図4(b)に示すような誘電損失tanδと、信号周波数毎にQ値の最大値に対するQ値の低下率との関係例を得ることができる。Q値の最大値に対するQ値の許容下限低下率を10%と定めた場合には、図4(b)に基づくと、例えば、信号周波数が10GHzであるとき(実線A参照)には、誘電損失tanδが0.00014以下の誘電材料を基板2の構成材料として採用する。また、信号周波数が30GHzであるとき(実線B参照)には、誘電損失tanδが0.00028以下の誘電材料を基板2の構成材料として採用する。さらに、信号周波数が100GHzであるとき(実線C参照)には、誘電損失tanδが0.00047以下の誘電材料を基板2の構成材料として採用する。
【0038】
ところで、基板2自体の特性を表す指数の一つとして、f×Q値がある。このf×Q値とは、信号の周波数fに、誘電損失tanδの逆数であるQd(Qd=1/tanδ)を乗算した値である。このf×Q値を利用すると、例えば、Q値の最大値に対するQ値の許容下限低下率を10%と定めた場合には、信号周波数が10GHzであるときには、f×Q値が約70000以上となる誘電材料を基板2の構成材料として採用する。また、信号周波数が30GHzであるときには、f×Q値が約100000以上となる誘電材料を基板2の構成材料として採用する。さらに、信号周波数が100GHzであるときには、f×Q値が約200000以上となる誘電材料を基板2の構成材料として採用する。この第1実施形態例では、マイクロ波帯以上の高周波の信号の導通を想定しているので、Q値の向上を図るためには、基板2の構成材料として、f×Q値が約50000以上となる誘電材料を採用することが好ましい。
【0039】
この第1実施形態例では、以上のように、発振回路3の信号線路として、スロット線路4を採用して、高周波信号の導通損失を小さく抑制できる構成とした。かつ、基板2を誘電体基板とすることにより、高いQ値を得ることができる小さい誘電損失tanδを持つ誘電材料を基板2の構成材料として選択できる構成とした。このように、導通損失と誘電損失を両方共に大幅に低減することが可能な構成としたので、今までの発振器に比べて、発振器1のQ値を格段に向上させることができる。これにより、位相雑音の少ない高性能な発振器1を提供することができる。
【0040】
また、この第1実施形態例では、非常に簡単な構成であるので、発振器1の小型化を図ることができる。例えば、発振回路3に導通する信号の周波数を30GHzとし、基板2の比誘電率を24とした場合に、基板2は、厚みが0.6mm、横が8mm、縦が5mm程度のサイズとすることができる。また、FET5は薄いチップ部品であるので、発振器1の薄型化を図ることができる。
【0041】
さらに、この第1実施形態例の発振器1はスロット出力であるので、A級よりも高効率動作であるB級の差動型(Push−Pull)増幅器への持続性が良いという効果を得ることができる。
【0042】
以下に、第2実施形態例を説明する。なお、この第2実施形態例の説明において、第1実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0043】
この第2実施形態例では、図5に示されるように、スロット線路4gsからスロット線路4dsを介しスロット線路4outまでの高周波信号が導通するスロット線路のうちの一部分に幅広部17が形成されている。このように線路幅を広げることによって導通損失を低減することができるので、発振回路3のQ値をさらに向上させることができる。この幅広部以外の構成は第1実施形態例とほぼ同様である。
【0044】
なお、出力用スロット線路4outの線路幅は、その発振器1の出力部に接続する後段の回路の信号線路を考慮して定められたものであり、第2実施形態例では、その後段の回路により規制された線路幅となっている。しかし、例えば、後段の回路の構成に規制されない場合等には、出力用スロット線路4outも線路幅を広げてもよいものである。また、この第2実施形態例では、FET5の実装領域に形成されているスロット線路4の線路幅は、FET5に形成されている信号入力用のスロット線路や信号出力用のスロット線路に応じた線路幅となっている。
【0045】
以下に、第3実施形態例を説明する。なお、この第3実施形態例の説明においても、前に述べた第1や第2の各実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0046】
第3実施形態例では、図6〜図9に示されるように、発振器1は、第1や第2の各実施形態例の構成に加えて、共振器18を有している。この共振器18は基板2上の導体パターンにより構成されている。その共振器18に関わる構成以外の構成は前記各実施形態例と同様である。
【0047】
図6に示される共振器18(18a)は、反射型のTE010モード平板型共振器であり、ゲート−ソース間スロット線路4gsの端部に接続されている。また、図7に示す共振器18(18b)は、反作用型のTE010モード平板型共振器であり、ゲート−ソース間スロット線路4gsの途中に接続されている。なお、図7中の符号19は終端抵抗体であるチップ部品を示している。また、図7のように反作用型のTE010モード平板型共振器18を接続する場合には、共振器18の接続部をほぼオープンとして考えて、発振器1の位相条件を求めるとよい。
【0048】
さらに、図8に示す共振器18(18c)は、透過型のスロット型共振器であり、ドレイン−ソース間スロット線路4dsと出力用スロット線路4outとの間に介設されている。この例では、そのスロット型共振器18cは、基板2の表裏両面に対称的に共振器の導体パターンが形成されて成るPDTL型のものとなっている。さらにまた、図9に示す共振器18(18d)は、反射型のスロット型共振器であり、ゲート−ドレイン間スロット線路4gdに介設されている。この場合には、その共振器18dが帰還回路を構成している。また、この例においても、図8の共振器18cと同様に、共振器18dはPDTL型のものとなっている。
【0049】
第3実施形態例では、共振器18を発振回路3に接続したので、発振回路3の位相雑音をより一層低減することができる。また、FET5の性質上、低周波の寄生発振が発生し易いが、共振器18は発振回路3の発振周波数を設定の周波数範囲内に規制することができるので、低周波の寄生発振の発生を抑制することができる。これにより、発振回路3の発振周波数のより一層の安定化を図ることができる。よって、より位相雑音が小さく、かつ、発振周波数の安定性が高い発振器1を提供することができる。
【0050】
また、第3実施形態例では、共振器18は基板2に形成された導体パターンにより構成されている。このため、スロット線路4を基板2上に形成するのと同時に、共振器18を形成することができる。これにより、例えば共振器が表面実装型部品である場合に比べて、基板2上に共振器を実装する工程を省略できる分、製造工程の簡略化を図ることができて、量産性を向上させることができる。
【0051】
また、共振器が表面実装型部品である場合には、スロット線路4の設定位置に精度良く共振器を実装することが困難であるので、共振器の実装位置にばらつきが生じ易く、これに起因して発振器1毎に特性にばらつきが生じるという問題発生の虞がある。これに対して、この第3実施形態例では、スロット線路4と共振器18を同時に成膜技術により作製するので、スロット線路4と共振器18の配置関係のばらつきを抑制することができて、スロット線路4と共振器18の配置に起因した特性ばらつき問題を防止することができる。これにより、性能のばらつきが小さくなり、発振器1の信頼性を高めることができる。
【0052】
なお、図6〜図9の図示の例では、スロット線路4の線路幅はほぼ等幅であるが、第2実施形態例に示したように、高周波信号が通電するスロット線路(つまり、スロット線路4gs、4ds、4out)のうちの一部分に幅広部17を設けてもよい。幅広部17を設けることによって、導通損失の低減が図れて発振回路3のQ値のより一層の向上を図ることができる。
【0053】
以下に、第4実施形態例を説明する。なお、この第4実施形態例の説明において、第1〜第3の各実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0054】
この第4実施形態例では、出力部の信号線路として、スロット線路4outを設けるのに代えて、図10に示されるように、出力用コプレーナ線路20を設けている。発振器1の出力部に接続する後段の回路には、高周波信号を導通する信号線路として、コプレーナ線路が採用される場合が多いので、出力部の信号線路をコプレーナ線路20とすることにより、発振器1と後段の高周波回路との信号線路の接続が容易となる。
【0055】
なお、図10では、図8に示される発振回路3の出力部の信号線路(出力用スロット線路4out)を、出力用コプレーナ線路20に代えた発振回路3の一例が図示されているが、もちろん、図1、図5、図6、図7、図9の発振回路3の出力用スロット線路4outに代えて、出力用コプレーナ線路20を設けてもよいものである。
【0056】
以下に、第5実施形態例を説明する。この第5実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0057】
この第5実施形態例では、発振回路3には、当該回路3の発振周波数制御用素子として、図11や図12に示すような外部電圧制御タイプの容量可変素子(例えばバラクタダイオード)22が設けられている。この容量可変素子22は、外部から印加される電圧に応じて容量が可変するものであり、ここでは、基板2にバンプ実装される表面実装型チップ部品の形態となっている。図11に示す例では、容量可変素子22は、ゲート−ソース間スロット線路4gsの端部に接続されている。また、図12に示す例では、容量可変素子22は、ゲート−ドレイン間スロット線路4gdのスタブ4svに介設されている。
【0058】
このように、容量可変素子22を発振回路3のスロット線路4に介設することにより、その容量可変素子22の容量は発振回路3の発振周波数に関与することとなる。よって、容量可変素子22の容量を外部電圧制御により可変制御することで、発振回路3の発振周波数を外部から可変制御することが可能となる。
【0059】
なお、容量可変素子22を設ける場合には、外部から容量可変素子22に制御電圧を加えるための電極6qが基板2上に形成される。また、図12の構成では、容量可変素子22はQ値を低下させてしまう虞があるので、その容量可変素子22を設けたことによる悪影響が発振回路3に及ぶのを防止するために、ゲート−ドレイン間スロット線路4gd側から容量可変素子22を見たときに容量可変素子22を電気的に見えない状態とすべく、ゲート−ドレイン間スロット線路4gdと容量可変素子22との間のスロット線路4の一部分の線路幅を細くしてゲート−ドレイン間スロット線路4gdと容量可変素子22の結合を弱めている。
【0060】
以下に、第6実施形態例を説明する。なお、この第6実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0061】
第6実施形態例では、第3実施形態例に示した構成(つまり、共振器18が設けられている発振器1の構成)に加えて、例えば図13に示されるように、共振器18の共振周波数を調整するための外部電圧制御タイプの可変容量素子(例えばバラクタダイオード)24が設けられている。
【0062】
すなわち、共振器18には、当該共振器18と発振回路3を接続させるためのスロット線路4(4h)が接続されていると共に、そのスロット線路4(4h)の接続位置とは異なる位置にスロット線路4(4e)が接続されている。このスロット線路4(4e)に可変容量素子24が介設されている。この可変容量素子24は基板2にバンプ実装される表面実装型チップ部品である。当該可変容量素子24の容量は共振器18の共振周波数に関与するため、可変容量素子24の容量を可変制御することで共振器18の共振周波数を可変制御することができる。
【0063】
共振器18は、第3実施形態例で述べたように、発振回路3の発振周波数を或る周波数範囲内に規制することができるものである。つまり、共振器18が設けられている場合には、発振回路3の発振の周波数範囲の幅は、図14に示すような共振器18の共振特性の波形の幅ΔPhによって定まり、また、その発振回路3の発振の周波数範囲の位置は共振器18の共振周波数fsによって定まる。
【0064】
このことから、この第6実施形態例では、可変容量素子24の容量可変制御により共振器18の共振周波数fsを可変することで、発振回路3の発振の周波数範囲の位置が可変して、発振回路3の発振周波数を可変することができる。
【0065】
前記第5実施形態例のように、発振回路3に直接的に可変容量素子22を接続し、当該可変容量素子22の容量可変制御によって発振回路3の発振周波数を可変制御する場合には、発振回路3の発振周波数の安定性を高めるために発振回路3に共振器18が接続されていると、共振器18により定められた周波数範囲内でしか発振回路3の発振周波数を可変することができない。
【0066】
これに対して、この第6実施形態例では、発振回路3の発振周波数の周波数範囲の位置を可変することができるので、共振器18により発振回路3の発振周波数の安定性を高めることができる上に、発振回路3の発振周波数を大きく可変することが可能となる。
【0067】
なお、容量可変素子24を設ける場合には、外部から容量可変素子24に制御電圧を加えるための電極6pが基板2上に形成される。また、図13に示すスロット線路4f,4gは、それぞれ、DCカット用の線路として機能するものである。
【0068】
さらに、図13では、図7に示すような反作用型のTE010モード平板型共振器18bに容量可変素子24を接続させた例が示されていたが、容量可変素子24が接続する共振器18は特に限定されるものではなく、例えば、図6に示すような反射型のTE010モード平板型共振器18aや、図8に示すような透過型のスロット型共振器18cや、図9に示すような反射型のスロット型共振器18dなどの他の構成の共振器に第6実施形態例と同様にスロット線路4を介して容量可変素子24を接続させてもよいものである。
【0069】
さらにまた、この第6実施形態例に示した共振器18の共振周波数を可変制御する可変容量素子24を設けると共に、第5実施形態例に示した発振回路3の発振周波数を直接的に可変制御する可変容量素子22を設けてもよい。この場合には、共振器18の共振周波数可変用の可変容量素子24は、発振回路3の発振周波数の粗調整用として機能し、可変容量素子22は、発振回路3の発振周波数の微調整用として機能することができるので、発振回路3のより高精度な発振周波数の可変制御を行うことができる。
【0070】
さらに、この第6実施形態例に示した構成に、第2実施形態例に示した幅広部17や、第4実施形態例に示した出力用コプレーナ線路20の構成をも加えてよいものである。
【0071】
以下に、第7実施形態例を説明する。なお、この第7実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0072】
第1〜第6の各実施形態例では、ソース接地タイプのFET5を用いる例を示したが、この第7実施形態例では、そのソース接地タイプのFET5に代えて、例えば図15(a)に示されるように、ゲート接地タイプのFET25を設けることを特徴としている。なお、図15(a)では、第1実施形態例に示した構成にこの第7実施形態例において特有な構成(ソース接地タイプのFET5に代えて、ゲート接地タイプのFET25を設ける構成)を適用した例が図示されているが、もちろん、第2〜第6の各実施形態例に示した構成に、この第7実施形態例において特有な構成を適用してもよいものである。
【0073】
ゲート接地タイプのFET25のゲートGの配置位置は、ソース接地タイプのFET5のソースSの配置位置に対応し、ゲート接地タイプのFET25のソースSの配置位置は、ソース接地タイプのFET5のゲートGの配置位置に対応するので、ソース接地タイプのFET5に代えてゲート接地タイプのFET25を設けた場合には、第1〜第6の各実施形態例に示したゲート接続用電極6gがソース接続用電極6sとして、また、第1〜第6の各実施形態例に示したソース接続用電極6sがゲート接続用電極6gとして、それぞれ機能することとなる。また、第1〜第6の各実施形態例に示したゲート−ドレイン間スロット線路4gdはドレイン−ソース間スロット線路4dsとして、また、第1〜第6の各実施形態例に示したドレイン−ソース間スロット線路4dsはゲート−ドレイン間スロット線路4gdとして、それぞれ、機能することとなる。図15(b)には、ソース接地タイプのFET5に代えてゲート接地タイプのFET25を設けた場合の発振回路3の回路図が示されている。
【0074】
この第7実施形態例では、ゲート−ソース間スロット線路4gsが、FET25に信号を入力する線路として機能する。このゲート−ソース間スロット線路4gsからFET25に信号が入力すると、その信号はFET25の動作によって増幅され、当該増幅信号はFET25からゲート−ドレイン間スロット線路4gdを介して出力され出力用スロット4outから外部に出力される。その出力信号の一部が、ドレイン接続用電極6dとソース接続用電極6s間の結合を利用して、FET25の入力信号に帰還される。この第7実施形態例では、ドレイン−ソース間スロット線路4dsが、その帰還量を決定する帰還量制御部と成す。
【0075】
この第7実施形態例では、上記のように、ゲート接地タイプのFET25を利用している。ゲート接地タイプのFET25を設ける場合には、ゲート接地タイプのFET25の構造に起因して、帰還量を決定する要素の一つであるドレイン接続用電極6dとソース接続用電極6s間の容量を、ソース接地タイプのFET5を設ける場合におけるゲート接続用電極6gとドレイン接続用電極6d間の容量よりも、小さくすることができる。このため、帰還回路のバイアス依存性が小さくなり、これにより、帰還回路を安定化させることができて、発振回路3の発振状態をより良好にすることができる。
【0076】
また、ゲート接地タイプのFET25は、一般的に、ソース接地タイプのFET5に比べて、反射ゲインが高い。発振回路3に共振器18が接続されている場合に、ゲート接地タイプのFET25を利用すると、ゲート接地タイプのFET25の高い反射ゲインによって、共振器18と発振回路3の結合を弱めても、発振回路3を発振させることが可能となる。共振器18と発振回路3の結合を弱めると、共振器18が発振回路3に与える影響が小さくなるので、共振器18を設計する際に共振器18が発振回路3に与える影響をあまり気にすることなく、共振器18を設計することができる。つまり、共振器18の設計の自由度を高めることができるので、Q値をより向上できるように共振器18を設計することが容易となる。このため、共振器18のQ値を向上できて、発振器1のQ値をより一層高めることができ、これにより、位相雑音のより低減された発振器1を提供することが可能となる。
【0077】
以下に、第8実施形態例を説明する。この第8実施形態例は通信装置に関するものである。この第8実施形態例の通信装置において特徴的なことは、第1〜第7の各実施形態例の何れか1つに示した構成を有する発振器1が設けられていることである。その発振器1の構成は前述したので、その説明は省略する。また、発振器1以外の通信装置構成には様々な構成があり、ここでは、発振器1以外の構成に関しては何れの構成をも採用してよく、その説明は省略する。
【0078】
この第8実施形態例では、第1〜第7の各実施形態例に示した発振器1を用いることにより、通信状態を安定化させることができて、通信の信頼性を高めることができる。
【0079】
なお、この発明は第1〜第8の各実施形態例の構成に限定されるものではなく、様々な実施の形態を採り得る。例えば、第1〜第8の各実施形態例では、発振回路3の増幅素子として、FET5又はFET25が設けられていたが、例えば、FET5,25に代えて、HBTなどのバイポーラトランジスタ素子を設けてもよい。バイポーラトランジスタ素子は、FETに比べて、位相雑音の低減が容易なものであるので、主に位相雑音の低減を図りたい場合には、バイポーラトランジスタ素子を採用するとよい。
【0080】
また、第2実施形態例では、ゲート−ソース間スロット線路4gsとドレイン−ソース間スロット線路4dsの各々の一部分に幅広部17が形成されていたが、何れか一方のみのスロット線路4だけに幅広部17を設ける構成としてもよい。
【0081】
さらに、図1、図5〜図13,図15にそれぞれ示したスロット線路4のパターンは一例であって、スロット線路4のパターンは、その他の形態をも採り得るものである。例えば、FETとして、ドレイン接地タイプなどの複数の種類があり、このFETの種類を考慮してスロット線路4のパターンを構成する。
【0082】
さらに、第3〜第8の各実施形態例では、共振器は導体パターンにより形成されていたが、例えば大型化を許容する場合や、要求される性能が低い場合には表面実装型のチップ部品である共振器を設けてもよい。
【0083】
さらに、第1〜第8の各実施形態例では、高周波回路デバイスとして、発振器1を例にして説明したが、この発明の高周波回路デバイスは、発振器以外の、例えば増幅器やスイッチング回路デバイスなどの高周波回路のデバイスに適用することができるものである。増幅器やスイッチング回路デバイスにおいても、信号線路としてスロット線路を用いることにより導通損失を低減させ、また、誘電体基板を利用することにより誘電損失を低減させることによって、高いQ値をもつ回路を構成することができて、位相雑音を削減することができる。
【0084】
【発明の効果】
この発明によれば、高周波回路を構成する信号線路はスロット線路により構成されている。スロット線路は、高周波信号を伝送するコプレーナ線路に比べて、導通損失を小さく抑制することができ、また、不要波の発生を防止することが容易である。これにより、高周波回路のQ値を高めることができて、位相雑音を低減することができる。これにより、特性に優れた高周波回路デバイスを提供することができる。
【0085】
また、高周波信号を伝送する伝送線路の一つであるマイクロストリップ線路は寄生成分を持ち易く、この寄生成分によって回路設計を難しくしてしまう。これに対して、スロット線路は寄生成分が生じ難く、これにより、回路設計の難しさを緩和することができて、設計性に優れたものである。
【0086】
さらに、コプレーナ線路やマイクロストリップ線路は、回路のQ値を高めるためには基板の厚みを厚くしなければならず、この基板の厚みに起因して放熱性の問題が発生する。これに対して、スロット線路は、基板の厚みを厚くしなくともQ値を高めることが容易であるので、放熱性の問題を抑制することができる。
【0087】
また、スロット線路には表面実装型部品である半導体素子が介設される構成と成し、その半導体素子はバンプ実装により基板に設けられているものにあっては、バンプ実装によりスロット線路に介設されることによって、そのスロット線路と半導体素子との接続部分での電磁界の乱れを小さく抑えることができる。これにより、不要波漏洩によるロスを抑制することができる。
【0088】
さらに、高周波回路が形成される基板を誘電体により構成することにより、その基板を構成する誘電材料を適切に選択することにより、基板による誘電損失を大幅に低減することができて、Q値を格段に向上させることができる。これにより、スロット線路を用いたことによる導通損失の低減と、誘電体基板による誘電損失の低減とが相俟って、高周波回路のQ値を飛躍的に高めることができる。よって、位相雑音の特性に優れた高周波回路デバイスを提供することが容易となる。
【0089】
高周波信号が導通するスロット線路の一部に幅広部を設けたものにあっては、スロット線路の導通損失の低減を図ることができて、より回路のQ値を高めることができて、位相雑音の削減を図ることができる。
【0090】
高周波回路の出力部の信号線路がコプレーナ線路により構成されているものにあっては、高周波回路デバイスに接続する後段の回路は信号線路がコプレーナ線路により構成されている場合が多いので、後段の回路の信号線路との接続を容易にすることができる。
【0091】
高周波回路が発振回路であり、スロット線路には増幅素子として半導体素子が介設されているものにあっても、信号線路をスロット線路により構成することにより、発振回路の導通損失が低減して回路のQ値を向上させることができる。また、発振回路が形成される基板を誘電体基板とすることにより、基板による誘電損失を低減することが容易となって回路のQ値を向上させることができる。このようにQ値を高めることができるので、位相雑音が小さく抑制された発振回路を得ることができる。
【0092】
また、増幅素子として電界効果トランジスタ素子を用い、基板上に形成されたゲート−ソース間スロット線路と、ゲート−ドレイン間スロット線路と、ドレイン−ソース間スロット線路とにより帰還回路が形成されているものにあっては、回路構成が簡単であり、高周波回路デバイス(発振器)の小型化を図ることが容易である。また、ゲート−ドレイン間スロット線路を利用して帰還量を制御する構成とすることにより、帰還信号の周波数が規制されるので、発振回路の寄生発振を抑制することができて、発振回路の発振周波数の安定性を向上させることができる。
【0093】
さらに、帰還回路の帰還量制御部と成すスロット線路に、ゲート−ドレイン間スロット線路と、ゲート−ソース間スロット線路とドレイン−ソース間スロット線路との接続部から略λ/4の位置にショートスタブが形成されているものにあっては、帰還量や発振周波数の制御が容易となる。
【0094】
さらにまた、発振回路に共振器を接続したものにあっては、発振回路の位相雑音をより一層低減することができるし、また、発振回路の発振周波数のより一層の安定化を図ることができる。
【0095】
さらに、その共振器を導体パターンにより構成することにより、発振器の小型化を図ることができる。また、共振器とスロット線路を同時に形成することができるので、スロット線路と共振器の配置関係のばらつきを防止できて、スロット線路と共振器の配置関係のばらつきに起因する特性のばらつきを防止することができる。これにより、製品の特性の信頼性を向上させることができる。
【0096】
共振器がTEモード平板型共振器やスロット線路型共振器であるものにあっては、それら共振器はQ値を高めることが容易なものであることから、より一層のQ値向上を図ることができて、位相雑音の低減を達成することができる。
【0097】
増幅素子としてバイポーラトランジスタ素子が設けられているものにあっては、バイポーラトランジスタ素子は電界効果トランジスタ素子に比べて、低周波の雑音が小さいので、位相雑音の低減が容易となる。
【0098】
発振回路に外部電圧制御タイプの容量可変素子が設けられているものにあっては、容量可変素子の容量を外部からの電圧制御により可変制御することができ、その容量可変素子の容量によって発振回路の発振周波数が可変するので、発振回路の発振周波数を外部から制御することが可能となる。
【0099】
共振器が設けられている場合に、その共振器の共振周波数を可変制御する外部電圧制御タイプの可変容量素子を接続したものにあっては、その可変容量素子の容量を外部からの電圧制御により可変することで共振器の共振周波数を可変することができ、この共振器の共振周波数の可変により、発振回路の発振周波数を可変することができる。この場合には、発振回路に容量可変素子を設ける場合よりも、発振回路の発振周波数の可変制御範囲を広くすることができる。
【0100】
基板のf×Q値が50000以上であるものにあっては、高周波回路のQ値を高めることが容易となり、上記のように位相雑音の低下を図ることができる。
【0101】
この発明の高周波回路デバイスが設けられている通信装置にあっては、その高周波回路デバイスの高性能によって通信装置の動作が安定し、通信装置の特性を向上させることができる。
【図面の簡単な説明】
【図1】第1実施形態例の高周波回路デバイス(発振器)の一例を説明するための図である。
【図2】高周波信号を伝送する線路の種類を説明するための図である。
【図3】導通損失が関与するQc値、Q値をスロット線路の場合とコプレーナ線路の場合とで比較するためのグラフである。
【図4】基板の誘電損失tanδと、Q値との関係例を説明するためのグラフである。
【図5】第2実施形態例の高周波回路デバイスを説明するための図である。
【図6】発振回路に共振器を接続した場合の一例を説明するための図である。
【図7】発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図8】さらに、発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図9】さらにまた、発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図10】発振回路の出力部の信号線路として、コプレーナ線路を設けた場合の一例を説明するための図である。
【図11】発振回路に容量可変素子を設けた場合の一例を説明するための図である。
【図12】発振回路に容量可変素子を設けた場合のその他の例を説明するための図である。
【図13】共振器に可変容量素子を接続した場合の一例を示した図である。
【図14】共振器の共振特性を説明するためのグラフである。
【図15】ソース接地タイプのFETに代えて、ゲート接地タイプのFETを設けた場合の一例を表した図である。
【符号の説明】
1 発振器
2 基板
3 発振回路
4 スロット線路
4gs ゲート−ソース間スロット線路
4gd ゲート−ドレイン間スロット線路
4ds ドレイン−ソース間スロット線路
4sv スタブ
5,25 FET
6g ゲート接続用電極
6d ドレイン接続用電極
6s ソース接続用電極
17 幅広部
18 共振器
20 出力用コプレーナ線路
22,24 容量可変素子
【発明の属する技術分野】
本発明は、スロット線路を利用して構成された発振器などの高周波回路デバイスおよびそれを備えた通信装置に関するものである。
【0002】
【背景技術】
例えば、通信装置などに内蔵される高周波回路の一つとして発振回路がある。この発振回路の特性を向上させるために、位相雑音の低下を図る試みがなされている。例えば、発振回路のQ値を上げることで、位相雑音を低下できることが知られている。このことから、発振回路に共振器を接続させて発振回路のQ値を高め、これにより、位相雑音の低減を図ったものが提案されている(例えば非特許文献1参照)。この提案の発振器(高周波回路デバイス)では、例えば、基板上に発振回路を構成し、その基板上にチップ部品である共振器を表面実装している。
【0003】
【非特許文献1】
舟橋他、「1994年電子情報通信学会秋季大会要項集」、C−60
【非特許文献2】
池松他、「1998年電子情報通信学会エレクトロニクスソサイエティ大会要項集」、C−2−15
【0004】
【発明が解決しようとする課題】
しかしながら、その提案の構成では、共振器を基板上に実装する位置精度が悪いために、発振器毎に特性のばらつきが生じてしまうという問題があった。
【0005】
また、発振器の別の提案構成として、例えば、半導体基板に発振回路の信号線路をマイクロストリップ線路やコプレーナ線路により形成すると共に、その半導体基板の内部に増幅素子としてFET(電界効果トランジスタ素子)を形成し、さらに、その半導体基板にマイクロストリップ共振器やコプレーナ共振器をモノリシックに形成するものが提案されている(例えば、非特許文献2参照)。
【0006】
この構成では、回路基板として、半導体基板を利用している。発振回路のQ値を高めるためには、誘電損失(誘電吸収)tanδが低い材料により回路基板を構成することが好ましいが、半導体材料では、満足のいくQ値を得られる程の低い誘電損失tanδをもつものはない。このため、半導体基板を利用した提案の発振器の構成では、発振回路のQ値の向上に限界があった。
【0007】
本発明は上記課題を解決するために成されたものであり、その目的は、より一層のQ値向上が可能で、位相雑音を大幅に低減できる性能の良い高周波回路デバイスおよびそれを備えた通信装置を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明の高周波回路デバイスは、基板に高周波回路が形成されて成る高周波回路デバイスであって、高周波回路を構成する信号線路は、基板上に対向配置された電極間の間隔線路により成るスロット線路であることを特徴としている。また、この発明の通信装置は、本発明において特有な、スロット線路を利用した高周波回路デバイスが設けられていることを特徴としている。
【0009】
【発明の実施の形態】
以下に、この発明に係る実施形態例を図面に基づいて説明する。
【0010】
図1(a)には第1実施形態例の高周波回路デバイスである発振器が平面図により示され、図1(b)にはその発振器の回路図が示されている。この第1実施形態例の発振器1は基板2に発振回路3が構成されて成るものである。
【0011】
この第1実施形態例では、基板2は誘電体により構成されている。また、発振回路3は、基板2に形成された信号線路であるスロット線路4と、増幅素子である電界効果トランジスタ素子(FET)5とを有して構成されている。この発振回路3は、例えばマイクロ波以上の高周波信号が流れる高周波回路と成している。FET5は、表面実装型のチップ部品であり、この第1実施形態例では、ソース接地タイプのものが用いられている。このFET5は、基板2に例えば金(Au)バンプを介して表面実装されている。
【0012】
スロット線路4は、例えば、図2(a)の模式的な断面図に示されるように、基板2上に対向配置された電極6a,6b間の間隔線路により構成され、それら電極6a,6b間に電磁界Eを閉じ込めながら、信号を伝送する線路である。このスロット線路4は、例えばマイクロ波以上の高周波信号の伝送に適したものである。
【0013】
なお、スロット線路4には、基板2の裏面側にグランド電極が形成されていないものと、図2(a)の点線に示されるように基板2の裏面側にグランド電極9が形成されている接地導体付きタイプのものと、基板2の表裏両面に対称的にスロット線路が形成される両面スロット構造タイプのもの(これをPDTL(Planer Dielectric Transmission Line)という)とがある。この第1実施形態例では、スロット線路4のタイプを特に限定するものではなく、何れのタイプのスロット線路4を採用してもよい。
【0014】
第1実施形態例では、基板2には、FET5のゲートGに接続するゲート接続用電極6gと、FET5のソースSに接続するソース接続用電極6sと、FET5のドレインDに接続するドレイン接続用電極6dとが形成されている。ゲート接続用電極6gとドレイン接続用電極6dは互いに一部分が間隔を介し対向配置してゲート−ドレイン間スロット線路4gdを構成している。また、ゲート接続用電極6gは別の一部分においてソース接続用電極6sと間隔を介し対向配置してゲート−ソース間スロット線路4gsを構成している。さらに、ドレイン接続用電極6dとソース接続用電極6sは互いに一部分が間隔を介し対向配置してドレイン−ソース間スロット線路4dsを構成している。これらゲート−ソース間スロット線路4gsとゲート−ドレイン間スロット線路4gdとドレイン−ソース間スロット線路4dsはFET5の実装領域で接続している。
【0015】
また、基板2の表面には電極6zが形成されている。この電極6zは一部分がドレイン接続用電極6dと間隔を介し対向配置してスロット線路4dを構成している。さらに、電極6zは別の一部分がソース接続用電極6sと間隔を介し対向配置して出力用スロット線路4outを構成している。
【0016】
FET5は、ゲートGとソースSとドレインDがそれぞれ対応するゲート接続用電極6g、ソース接続用電極6s、ドレイン接続用電極6dに例えばAuバンプによって接続されており、当該FET5は、発振回路3のスロット線路4に介設されている。
【0017】
この第1実施形態例では、ゲート接続用電極6gには外部からゲートバイアス電圧が印加され、また、ソース接続用電極6sには外部からソースバイアス電圧が印加され、さらに、ドレイン接続用電極6dには外部からドレインバイアス電圧が印加されて、ゲート−ソース間スロット線路4gsからFET5に信号が入力すると、その入力信号はFET5の動作によって増幅される。そして、その増幅信号は、FET5からドレイン−ソース間スロット線路4dsに出力され出力用スロット線路4outを通って外部に出力される。その出力信号の一部は、ドレイン接続用電極6dとゲート接続用電極6g間の結合を利用して、FET5の入力信号に帰還される。この帰還信号と入力信号は強め合いFET5により増幅され当該信号(発振信号)が出力用スロット線路4outから出力されることとなる。
【0018】
つまり、この第1実施形態例では、ゲート−ソース間スロット線路4gsとゲート−ドレイン間スロット線路4gdとドレイン−ソース間スロット線路4dsによって、発振回路3の帰還回路が構成されている。また、ゲート−ソース間スロット線路4gsとドレイン−ソース間スロット線路4dsは、発振回路3全体の位相が発振器1の位相条件を満たす長さとなっている。さらに、ゲート−ドレイン間スロット線路4gdとスロット線路4dは、DCカット用として機能する線路である。
【0019】
さらにまた、ゲート−ドレイン間スロット線路4gdは、帰還回路の帰還量を決定する帰還量制御部と成している。つまり、ゲート−ドレイン間スロット線路4gdは、例えば、線路幅(つまり、ゲート接続用電極6gとドレイン接続用電極6d間の間隔)や、スタブの形成の有無や、スタブを形成する場合にはその形成位置によって、ゲート接続用電極6gとドレイン接続用電極6d間の結合度を可変制御することができる。そのゲート接続用電極6gとドレイン接続用電極6d間の結合度によって、帰還回路の帰還量が定まる。このことから、ゲート−ドレイン間スロット線路4gdは、発振器1の設定の発振周波数などが考慮された適宜な帰還量となるように形成されて、帰還量制御部として機能する。例えば、ゲート−ドレイン間スロット線路4gdにおいて、ドレイン−ソース間スロット線路4dsおよびゲート−ソース間スロット線路4gsとの接続部から約λ/4の位置にショートスタブ4svを設けることにより、帰還量および帰還量が最大となる周波数の制御が容易となる。また、そのショートスタブ4svを設けることにより、帰還信号の周波数が規制されるために所定の発振周波数範囲から外れた寄生発振を抑制することができる。
【0020】
この第1実施形態例では、ドレイン−ソース間スロット線路4dsと出力用スロット線路4outとの間には、線路幅を広げたインピーダンス変換部15が形成されている。このインピーダンス変換部15は、ドレイン−ソース間スロット線路4dsと、出力用スロット線路4outとを、振幅条件を崩さない程度の弱い結合度でもって結合させるためのものである。
【0021】
ところで、高周波信号を伝送する線路として、スロット線路4以外に、例えば図2(b)の断面図に示されるようなコプレーナ線路7や、図2(c)の断面図に示されるようなマイクロストリップ線路8がある。コプレーナ線路7は、基板2上に形成された信号線10をグランド電極11a,11bが間隔を介し挟み込む形態で配置されて成る線路である。マイクロストリップ線路8は、基板2上に信号線12が形成され、この信号線12に対向する基板裏面側にグランド電極13が形成されて成る線路である。スロット線路4は、高周波回路を構成する信号線路としては、それらコプレーナ線路7やマイクロストリップ線路8よりも下記のような理由により優れた線路である。
【0022】
例えば、スロット線路4は、コプレーナ線路7よりも信号の導通損失を大幅に低減することができ、この導通損失低減によってQ値を向上させることができる。このことは、図3(a)、(b)に示されるシミュレーションの結果にも示されている。図3(a)は、スロット線路4を用いた場合のQ値と信号周波数の関係例を示し、図3(b)は、コプレーナ線路7を用いた場合のQ値と信号周波数の関係例を示している。そのQ値と信号周波数の関係例を求めたシミュレーションでは、信号線路の形態がスロット線路4であるかコプレーナ線路7であるかの違い以外の条件はほぼ等しい。例えば、Q値に関与する基板2の誘電損失tanδの逆数Qdが等しく(グラフ中の実線Qd参照)、また、線路幅に周波数を乗算した値が一定となる条件の下で計算が行われている。
【0023】
図3(a)、(b)に示す実線QはQ値を示し、実線QcはQ値を決定する要素の一つであり導通損失が関与するQc値を示している。このシミュレーションの結果にも示されているように、スロット線路4は、導通損失の面で、コプレーナ線路7よりも優れている。
【0024】
また、コプレーナ線路7を利用して、高いQ値を持つ高周波回路を構成するためには、誘電体基板2の厚みを厚くする必要がある。しかしながら、その厚い基板2上に素子を搭載して回路を構成すると、基板2の肉厚のために、素子が発して基板2に吸収された熱が外部に放熱され難くなる。これにより、放熱性の問題が生じてしまう。これに対して、スロット線路4は、基板2を厚くしなくともQ値を高めることが容易であるので、Q値低下を回避しつつ基板2を薄くすることができて放熱性の問題を防止することができる。
【0025】
さらに、コプレーナ線路7は信号線10を中心にした対称動作を基本としており、信号線10の両側の電極11a,11bは電位が等しくて基準となる電位を持つグランド電極として存在している状態が理想的である。このため、例えば電極11a側と電極11b側のうちの何れか一方側に分岐部などを設けたことによって信号線10を中心とした電磁界Eの対称性が崩れた場合には、不要波が発生してしまい、これに起因してQ値を低減させてしまう。
【0026】
これに対して、スロット線路4(接地導体付きタイプのものや、PDTLタイプのものも含む)は差動動作を基本としているため、必ずしも基準電位を持つグランド電極を設けなければならないものではなく、不要波が発生する要因が少ない線路であるので、不要波発生を抑制することができ、これにより不要波に起因したQ値低下を回避し易い。
【0027】
また、マイクロストリップ線路8は、導通損失に関してはスロット線路4と同様であるが、このマイクロストリップ線路8も、コプレーナ線路7と同様に、誘電体基板2の厚みを厚くする必要がある。このため、上記同様に、基板2に搭載した素子の放熱性の問題が発生する。
【0028】
さらに、マイクロストリップ線路8においては、理想的には基板表面の信号線12と基板裏面側の導体13とが高周波的に接続し当該導体13がグランド電極として機能しなければならないが、Q値を高めるために基板2の厚みを厚くすると、信号線12と導体13間に寄生成分が発生してしまうこととなる。このため、回路を設計する際に、その寄生成分を考慮しなければならないので、回路設計が難しくなるという問題が生じる。特に、バイアスを印加する必要がある半導体素子を用いた高周波回路では、回路の設計性が悪くなる。
【0029】
これに対して、スロット線路4はグランド電極を設けなくともよいし、また、Q値を高めるために基板2の厚みを厚くしなくともよいので、上記のような信号線とグランド電極間の寄生成分の発生を抑制でき、これにより、回路設計の難しさを緩和することができる。
【0030】
さらにまた、マイクロストリップ線路8に素子をバンプ実装によって介設したとしても、マイクロストリップ線路8に接続するスルーホール等が持つインダクタンス成分(L成分)が大きいために、マイクロストリップ線路8を流れる信号の周波数が高いと、マイクロストリップ線路8のグランド電極13は理想状態から乖離してしまう。この場合、マイクロストリップ線路8は、高周波信号を良好に伝送することができない虞がある。信号の周波数がミリ波帯である場合には、その現象は顕著である。
【0031】
これに対して、スロット線路4は、前記の如く、グランド電極を設けなくて済むので、そのようなグランド電極に起因した問題発生の懸念を無くすことができる。つまり、スロット線路4は、ミリ波帯などの高周波信号であっても、良好に信号を伝送することができる線路である。
【0032】
以上のように、スロット線路4は、コプレーナ線路7やマイクロストリップ線路8に比べて、高周波信号の伝送線路として優れた線路である。
【0033】
このスロット線路4を用いて発振回路を構成することにより、発振器1のQ値を格段に向上させることができる。例えばマイクロストリップ線路8やコプレーナ線路7を用いて発振器を構成した場合には、その発振器のQ値は例えば50〜200程度となるのに対して、スロット線路4を用いて発振器1を構成することにより、発振器1のQ値を例えば300〜600程度にまで向上させることが可能である。
【0034】
ところで、発振回路3のQ値には信号線路の導通損失だけでなく、基板2の誘電損失tanδも関与している。例えば、図4(a)には基板2の誘電損失tanδと発振回路3のQ値との関係例が示されている。この関係例はシミュレーションにより得られたものであり、実線Aは信号周波数が10GHzの場合であり、実線Bは信号周波数が30GHzの場合であり、実線Cは信号周波数が100GHzの場合である。そのシミュレーションでは、信号線路がスロット線路4であり、線路幅に信号周波数を乗算した値が一定となる条件の下で、計算が成されている。
【0035】
このシミュレーションの結果によれば、半導体の誘電損失tanδはおおよそ0.001〜0.01の範囲内であるのに対して、誘電材料の中には誘電損失tanδが0.001よりも小さいものがあり、その誘電損失tanδが0.001よりも小さい誘電材料により基板2を構成することによって、半導体を用いて基板2を構成する場合に比べて、発振回路3のQ値を向上させることができる。
【0036】
この第1実施形態例では、例えば次に示すようにして基板2の適切な誘電材料を選択している。例えば、シミュレーションの結果にも示されるように、基板2の誘電損失tanδが小さくなるに従って発振回路3のQ値は高くなっていくが、基板2の誘電損失tanδがある程度低下すると、発振回路3のQ値は信号周波数に応じた一定の値にほぼ安定する。基板2の誘電損失tanδだけを考慮する場合には、その最大のQ値を得ることができる小さい誘電損失tanδを持つ誘電材料を基板2の構成材料として選択すればよいが、基板2を構成する誘電材料は、誘電損失tanδだけで選択できるものではなく、製造し易さやコスト面などの様々なことを考慮して選択されるものである。このことから、例えば、信号周波数毎のQ値の最大値に対するQ値の許容下限低下率を定める。そして、信号周波数毎のQ値の最大値に対するQ値の低下率がその定めた許容下限低下率以内となる誘電損失tanδを持つ誘電材料を選択する。
【0037】
例えば、具体的には、図4(a)に示したシミュレーション結果に基づいて図4(b)に示すような誘電損失tanδと、信号周波数毎にQ値の最大値に対するQ値の低下率との関係例を得ることができる。Q値の最大値に対するQ値の許容下限低下率を10%と定めた場合には、図4(b)に基づくと、例えば、信号周波数が10GHzであるとき(実線A参照)には、誘電損失tanδが0.00014以下の誘電材料を基板2の構成材料として採用する。また、信号周波数が30GHzであるとき(実線B参照)には、誘電損失tanδが0.00028以下の誘電材料を基板2の構成材料として採用する。さらに、信号周波数が100GHzであるとき(実線C参照)には、誘電損失tanδが0.00047以下の誘電材料を基板2の構成材料として採用する。
【0038】
ところで、基板2自体の特性を表す指数の一つとして、f×Q値がある。このf×Q値とは、信号の周波数fに、誘電損失tanδの逆数であるQd(Qd=1/tanδ)を乗算した値である。このf×Q値を利用すると、例えば、Q値の最大値に対するQ値の許容下限低下率を10%と定めた場合には、信号周波数が10GHzであるときには、f×Q値が約70000以上となる誘電材料を基板2の構成材料として採用する。また、信号周波数が30GHzであるときには、f×Q値が約100000以上となる誘電材料を基板2の構成材料として採用する。さらに、信号周波数が100GHzであるときには、f×Q値が約200000以上となる誘電材料を基板2の構成材料として採用する。この第1実施形態例では、マイクロ波帯以上の高周波の信号の導通を想定しているので、Q値の向上を図るためには、基板2の構成材料として、f×Q値が約50000以上となる誘電材料を採用することが好ましい。
【0039】
この第1実施形態例では、以上のように、発振回路3の信号線路として、スロット線路4を採用して、高周波信号の導通損失を小さく抑制できる構成とした。かつ、基板2を誘電体基板とすることにより、高いQ値を得ることができる小さい誘電損失tanδを持つ誘電材料を基板2の構成材料として選択できる構成とした。このように、導通損失と誘電損失を両方共に大幅に低減することが可能な構成としたので、今までの発振器に比べて、発振器1のQ値を格段に向上させることができる。これにより、位相雑音の少ない高性能な発振器1を提供することができる。
【0040】
また、この第1実施形態例では、非常に簡単な構成であるので、発振器1の小型化を図ることができる。例えば、発振回路3に導通する信号の周波数を30GHzとし、基板2の比誘電率を24とした場合に、基板2は、厚みが0.6mm、横が8mm、縦が5mm程度のサイズとすることができる。また、FET5は薄いチップ部品であるので、発振器1の薄型化を図ることができる。
【0041】
さらに、この第1実施形態例の発振器1はスロット出力であるので、A級よりも高効率動作であるB級の差動型(Push−Pull)増幅器への持続性が良いという効果を得ることができる。
【0042】
以下に、第2実施形態例を説明する。なお、この第2実施形態例の説明において、第1実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0043】
この第2実施形態例では、図5に示されるように、スロット線路4gsからスロット線路4dsを介しスロット線路4outまでの高周波信号が導通するスロット線路のうちの一部分に幅広部17が形成されている。このように線路幅を広げることによって導通損失を低減することができるので、発振回路3のQ値をさらに向上させることができる。この幅広部以外の構成は第1実施形態例とほぼ同様である。
【0044】
なお、出力用スロット線路4outの線路幅は、その発振器1の出力部に接続する後段の回路の信号線路を考慮して定められたものであり、第2実施形態例では、その後段の回路により規制された線路幅となっている。しかし、例えば、後段の回路の構成に規制されない場合等には、出力用スロット線路4outも線路幅を広げてもよいものである。また、この第2実施形態例では、FET5の実装領域に形成されているスロット線路4の線路幅は、FET5に形成されている信号入力用のスロット線路や信号出力用のスロット線路に応じた線路幅となっている。
【0045】
以下に、第3実施形態例を説明する。なお、この第3実施形態例の説明においても、前に述べた第1や第2の各実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0046】
第3実施形態例では、図6〜図9に示されるように、発振器1は、第1や第2の各実施形態例の構成に加えて、共振器18を有している。この共振器18は基板2上の導体パターンにより構成されている。その共振器18に関わる構成以外の構成は前記各実施形態例と同様である。
【0047】
図6に示される共振器18(18a)は、反射型のTE010モード平板型共振器であり、ゲート−ソース間スロット線路4gsの端部に接続されている。また、図7に示す共振器18(18b)は、反作用型のTE010モード平板型共振器であり、ゲート−ソース間スロット線路4gsの途中に接続されている。なお、図7中の符号19は終端抵抗体であるチップ部品を示している。また、図7のように反作用型のTE010モード平板型共振器18を接続する場合には、共振器18の接続部をほぼオープンとして考えて、発振器1の位相条件を求めるとよい。
【0048】
さらに、図8に示す共振器18(18c)は、透過型のスロット型共振器であり、ドレイン−ソース間スロット線路4dsと出力用スロット線路4outとの間に介設されている。この例では、そのスロット型共振器18cは、基板2の表裏両面に対称的に共振器の導体パターンが形成されて成るPDTL型のものとなっている。さらにまた、図9に示す共振器18(18d)は、反射型のスロット型共振器であり、ゲート−ドレイン間スロット線路4gdに介設されている。この場合には、その共振器18dが帰還回路を構成している。また、この例においても、図8の共振器18cと同様に、共振器18dはPDTL型のものとなっている。
【0049】
第3実施形態例では、共振器18を発振回路3に接続したので、発振回路3の位相雑音をより一層低減することができる。また、FET5の性質上、低周波の寄生発振が発生し易いが、共振器18は発振回路3の発振周波数を設定の周波数範囲内に規制することができるので、低周波の寄生発振の発生を抑制することができる。これにより、発振回路3の発振周波数のより一層の安定化を図ることができる。よって、より位相雑音が小さく、かつ、発振周波数の安定性が高い発振器1を提供することができる。
【0050】
また、第3実施形態例では、共振器18は基板2に形成された導体パターンにより構成されている。このため、スロット線路4を基板2上に形成するのと同時に、共振器18を形成することができる。これにより、例えば共振器が表面実装型部品である場合に比べて、基板2上に共振器を実装する工程を省略できる分、製造工程の簡略化を図ることができて、量産性を向上させることができる。
【0051】
また、共振器が表面実装型部品である場合には、スロット線路4の設定位置に精度良く共振器を実装することが困難であるので、共振器の実装位置にばらつきが生じ易く、これに起因して発振器1毎に特性にばらつきが生じるという問題発生の虞がある。これに対して、この第3実施形態例では、スロット線路4と共振器18を同時に成膜技術により作製するので、スロット線路4と共振器18の配置関係のばらつきを抑制することができて、スロット線路4と共振器18の配置に起因した特性ばらつき問題を防止することができる。これにより、性能のばらつきが小さくなり、発振器1の信頼性を高めることができる。
【0052】
なお、図6〜図9の図示の例では、スロット線路4の線路幅はほぼ等幅であるが、第2実施形態例に示したように、高周波信号が通電するスロット線路(つまり、スロット線路4gs、4ds、4out)のうちの一部分に幅広部17を設けてもよい。幅広部17を設けることによって、導通損失の低減が図れて発振回路3のQ値のより一層の向上を図ることができる。
【0053】
以下に、第4実施形態例を説明する。なお、この第4実施形態例の説明において、第1〜第3の各実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0054】
この第4実施形態例では、出力部の信号線路として、スロット線路4outを設けるのに代えて、図10に示されるように、出力用コプレーナ線路20を設けている。発振器1の出力部に接続する後段の回路には、高周波信号を導通する信号線路として、コプレーナ線路が採用される場合が多いので、出力部の信号線路をコプレーナ線路20とすることにより、発振器1と後段の高周波回路との信号線路の接続が容易となる。
【0055】
なお、図10では、図8に示される発振回路3の出力部の信号線路(出力用スロット線路4out)を、出力用コプレーナ線路20に代えた発振回路3の一例が図示されているが、もちろん、図1、図5、図6、図7、図9の発振回路3の出力用スロット線路4outに代えて、出力用コプレーナ線路20を設けてもよいものである。
【0056】
以下に、第5実施形態例を説明する。この第5実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0057】
この第5実施形態例では、発振回路3には、当該回路3の発振周波数制御用素子として、図11や図12に示すような外部電圧制御タイプの容量可変素子(例えばバラクタダイオード)22が設けられている。この容量可変素子22は、外部から印加される電圧に応じて容量が可変するものであり、ここでは、基板2にバンプ実装される表面実装型チップ部品の形態となっている。図11に示す例では、容量可変素子22は、ゲート−ソース間スロット線路4gsの端部に接続されている。また、図12に示す例では、容量可変素子22は、ゲート−ドレイン間スロット線路4gdのスタブ4svに介設されている。
【0058】
このように、容量可変素子22を発振回路3のスロット線路4に介設することにより、その容量可変素子22の容量は発振回路3の発振周波数に関与することとなる。よって、容量可変素子22の容量を外部電圧制御により可変制御することで、発振回路3の発振周波数を外部から可変制御することが可能となる。
【0059】
なお、容量可変素子22を設ける場合には、外部から容量可変素子22に制御電圧を加えるための電極6qが基板2上に形成される。また、図12の構成では、容量可変素子22はQ値を低下させてしまう虞があるので、その容量可変素子22を設けたことによる悪影響が発振回路3に及ぶのを防止するために、ゲート−ドレイン間スロット線路4gd側から容量可変素子22を見たときに容量可変素子22を電気的に見えない状態とすべく、ゲート−ドレイン間スロット線路4gdと容量可変素子22との間のスロット線路4の一部分の線路幅を細くしてゲート−ドレイン間スロット線路4gdと容量可変素子22の結合を弱めている。
【0060】
以下に、第6実施形態例を説明する。なお、この第6実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0061】
第6実施形態例では、第3実施形態例に示した構成(つまり、共振器18が設けられている発振器1の構成)に加えて、例えば図13に示されるように、共振器18の共振周波数を調整するための外部電圧制御タイプの可変容量素子(例えばバラクタダイオード)24が設けられている。
【0062】
すなわち、共振器18には、当該共振器18と発振回路3を接続させるためのスロット線路4(4h)が接続されていると共に、そのスロット線路4(4h)の接続位置とは異なる位置にスロット線路4(4e)が接続されている。このスロット線路4(4e)に可変容量素子24が介設されている。この可変容量素子24は基板2にバンプ実装される表面実装型チップ部品である。当該可変容量素子24の容量は共振器18の共振周波数に関与するため、可変容量素子24の容量を可変制御することで共振器18の共振周波数を可変制御することができる。
【0063】
共振器18は、第3実施形態例で述べたように、発振回路3の発振周波数を或る周波数範囲内に規制することができるものである。つまり、共振器18が設けられている場合には、発振回路3の発振の周波数範囲の幅は、図14に示すような共振器18の共振特性の波形の幅ΔPhによって定まり、また、その発振回路3の発振の周波数範囲の位置は共振器18の共振周波数fsによって定まる。
【0064】
このことから、この第6実施形態例では、可変容量素子24の容量可変制御により共振器18の共振周波数fsを可変することで、発振回路3の発振の周波数範囲の位置が可変して、発振回路3の発振周波数を可変することができる。
【0065】
前記第5実施形態例のように、発振回路3に直接的に可変容量素子22を接続し、当該可変容量素子22の容量可変制御によって発振回路3の発振周波数を可変制御する場合には、発振回路3の発振周波数の安定性を高めるために発振回路3に共振器18が接続されていると、共振器18により定められた周波数範囲内でしか発振回路3の発振周波数を可変することができない。
【0066】
これに対して、この第6実施形態例では、発振回路3の発振周波数の周波数範囲の位置を可変することができるので、共振器18により発振回路3の発振周波数の安定性を高めることができる上に、発振回路3の発振周波数を大きく可変することが可能となる。
【0067】
なお、容量可変素子24を設ける場合には、外部から容量可変素子24に制御電圧を加えるための電極6pが基板2上に形成される。また、図13に示すスロット線路4f,4gは、それぞれ、DCカット用の線路として機能するものである。
【0068】
さらに、図13では、図7に示すような反作用型のTE010モード平板型共振器18bに容量可変素子24を接続させた例が示されていたが、容量可変素子24が接続する共振器18は特に限定されるものではなく、例えば、図6に示すような反射型のTE010モード平板型共振器18aや、図8に示すような透過型のスロット型共振器18cや、図9に示すような反射型のスロット型共振器18dなどの他の構成の共振器に第6実施形態例と同様にスロット線路4を介して容量可変素子24を接続させてもよいものである。
【0069】
さらにまた、この第6実施形態例に示した共振器18の共振周波数を可変制御する可変容量素子24を設けると共に、第5実施形態例に示した発振回路3の発振周波数を直接的に可変制御する可変容量素子22を設けてもよい。この場合には、共振器18の共振周波数可変用の可変容量素子24は、発振回路3の発振周波数の粗調整用として機能し、可変容量素子22は、発振回路3の発振周波数の微調整用として機能することができるので、発振回路3のより高精度な発振周波数の可変制御を行うことができる。
【0070】
さらに、この第6実施形態例に示した構成に、第2実施形態例に示した幅広部17や、第4実施形態例に示した出力用コプレーナ線路20の構成をも加えてよいものである。
【0071】
以下に、第7実施形態例を説明する。なお、この第7実施形態例の説明においても、前に説明した実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【0072】
第1〜第6の各実施形態例では、ソース接地タイプのFET5を用いる例を示したが、この第7実施形態例では、そのソース接地タイプのFET5に代えて、例えば図15(a)に示されるように、ゲート接地タイプのFET25を設けることを特徴としている。なお、図15(a)では、第1実施形態例に示した構成にこの第7実施形態例において特有な構成(ソース接地タイプのFET5に代えて、ゲート接地タイプのFET25を設ける構成)を適用した例が図示されているが、もちろん、第2〜第6の各実施形態例に示した構成に、この第7実施形態例において特有な構成を適用してもよいものである。
【0073】
ゲート接地タイプのFET25のゲートGの配置位置は、ソース接地タイプのFET5のソースSの配置位置に対応し、ゲート接地タイプのFET25のソースSの配置位置は、ソース接地タイプのFET5のゲートGの配置位置に対応するので、ソース接地タイプのFET5に代えてゲート接地タイプのFET25を設けた場合には、第1〜第6の各実施形態例に示したゲート接続用電極6gがソース接続用電極6sとして、また、第1〜第6の各実施形態例に示したソース接続用電極6sがゲート接続用電極6gとして、それぞれ機能することとなる。また、第1〜第6の各実施形態例に示したゲート−ドレイン間スロット線路4gdはドレイン−ソース間スロット線路4dsとして、また、第1〜第6の各実施形態例に示したドレイン−ソース間スロット線路4dsはゲート−ドレイン間スロット線路4gdとして、それぞれ、機能することとなる。図15(b)には、ソース接地タイプのFET5に代えてゲート接地タイプのFET25を設けた場合の発振回路3の回路図が示されている。
【0074】
この第7実施形態例では、ゲート−ソース間スロット線路4gsが、FET25に信号を入力する線路として機能する。このゲート−ソース間スロット線路4gsからFET25に信号が入力すると、その信号はFET25の動作によって増幅され、当該増幅信号はFET25からゲート−ドレイン間スロット線路4gdを介して出力され出力用スロット4outから外部に出力される。その出力信号の一部が、ドレイン接続用電極6dとソース接続用電極6s間の結合を利用して、FET25の入力信号に帰還される。この第7実施形態例では、ドレイン−ソース間スロット線路4dsが、その帰還量を決定する帰還量制御部と成す。
【0075】
この第7実施形態例では、上記のように、ゲート接地タイプのFET25を利用している。ゲート接地タイプのFET25を設ける場合には、ゲート接地タイプのFET25の構造に起因して、帰還量を決定する要素の一つであるドレイン接続用電極6dとソース接続用電極6s間の容量を、ソース接地タイプのFET5を設ける場合におけるゲート接続用電極6gとドレイン接続用電極6d間の容量よりも、小さくすることができる。このため、帰還回路のバイアス依存性が小さくなり、これにより、帰還回路を安定化させることができて、発振回路3の発振状態をより良好にすることができる。
【0076】
また、ゲート接地タイプのFET25は、一般的に、ソース接地タイプのFET5に比べて、反射ゲインが高い。発振回路3に共振器18が接続されている場合に、ゲート接地タイプのFET25を利用すると、ゲート接地タイプのFET25の高い反射ゲインによって、共振器18と発振回路3の結合を弱めても、発振回路3を発振させることが可能となる。共振器18と発振回路3の結合を弱めると、共振器18が発振回路3に与える影響が小さくなるので、共振器18を設計する際に共振器18が発振回路3に与える影響をあまり気にすることなく、共振器18を設計することができる。つまり、共振器18の設計の自由度を高めることができるので、Q値をより向上できるように共振器18を設計することが容易となる。このため、共振器18のQ値を向上できて、発振器1のQ値をより一層高めることができ、これにより、位相雑音のより低減された発振器1を提供することが可能となる。
【0077】
以下に、第8実施形態例を説明する。この第8実施形態例は通信装置に関するものである。この第8実施形態例の通信装置において特徴的なことは、第1〜第7の各実施形態例の何れか1つに示した構成を有する発振器1が設けられていることである。その発振器1の構成は前述したので、その説明は省略する。また、発振器1以外の通信装置構成には様々な構成があり、ここでは、発振器1以外の構成に関しては何れの構成をも採用してよく、その説明は省略する。
【0078】
この第8実施形態例では、第1〜第7の各実施形態例に示した発振器1を用いることにより、通信状態を安定化させることができて、通信の信頼性を高めることができる。
【0079】
なお、この発明は第1〜第8の各実施形態例の構成に限定されるものではなく、様々な実施の形態を採り得る。例えば、第1〜第8の各実施形態例では、発振回路3の増幅素子として、FET5又はFET25が設けられていたが、例えば、FET5,25に代えて、HBTなどのバイポーラトランジスタ素子を設けてもよい。バイポーラトランジスタ素子は、FETに比べて、位相雑音の低減が容易なものであるので、主に位相雑音の低減を図りたい場合には、バイポーラトランジスタ素子を採用するとよい。
【0080】
また、第2実施形態例では、ゲート−ソース間スロット線路4gsとドレイン−ソース間スロット線路4dsの各々の一部分に幅広部17が形成されていたが、何れか一方のみのスロット線路4だけに幅広部17を設ける構成としてもよい。
【0081】
さらに、図1、図5〜図13,図15にそれぞれ示したスロット線路4のパターンは一例であって、スロット線路4のパターンは、その他の形態をも採り得るものである。例えば、FETとして、ドレイン接地タイプなどの複数の種類があり、このFETの種類を考慮してスロット線路4のパターンを構成する。
【0082】
さらに、第3〜第8の各実施形態例では、共振器は導体パターンにより形成されていたが、例えば大型化を許容する場合や、要求される性能が低い場合には表面実装型のチップ部品である共振器を設けてもよい。
【0083】
さらに、第1〜第8の各実施形態例では、高周波回路デバイスとして、発振器1を例にして説明したが、この発明の高周波回路デバイスは、発振器以外の、例えば増幅器やスイッチング回路デバイスなどの高周波回路のデバイスに適用することができるものである。増幅器やスイッチング回路デバイスにおいても、信号線路としてスロット線路を用いることにより導通損失を低減させ、また、誘電体基板を利用することにより誘電損失を低減させることによって、高いQ値をもつ回路を構成することができて、位相雑音を削減することができる。
【0084】
【発明の効果】
この発明によれば、高周波回路を構成する信号線路はスロット線路により構成されている。スロット線路は、高周波信号を伝送するコプレーナ線路に比べて、導通損失を小さく抑制することができ、また、不要波の発生を防止することが容易である。これにより、高周波回路のQ値を高めることができて、位相雑音を低減することができる。これにより、特性に優れた高周波回路デバイスを提供することができる。
【0085】
また、高周波信号を伝送する伝送線路の一つであるマイクロストリップ線路は寄生成分を持ち易く、この寄生成分によって回路設計を難しくしてしまう。これに対して、スロット線路は寄生成分が生じ難く、これにより、回路設計の難しさを緩和することができて、設計性に優れたものである。
【0086】
さらに、コプレーナ線路やマイクロストリップ線路は、回路のQ値を高めるためには基板の厚みを厚くしなければならず、この基板の厚みに起因して放熱性の問題が発生する。これに対して、スロット線路は、基板の厚みを厚くしなくともQ値を高めることが容易であるので、放熱性の問題を抑制することができる。
【0087】
また、スロット線路には表面実装型部品である半導体素子が介設される構成と成し、その半導体素子はバンプ実装により基板に設けられているものにあっては、バンプ実装によりスロット線路に介設されることによって、そのスロット線路と半導体素子との接続部分での電磁界の乱れを小さく抑えることができる。これにより、不要波漏洩によるロスを抑制することができる。
【0088】
さらに、高周波回路が形成される基板を誘電体により構成することにより、その基板を構成する誘電材料を適切に選択することにより、基板による誘電損失を大幅に低減することができて、Q値を格段に向上させることができる。これにより、スロット線路を用いたことによる導通損失の低減と、誘電体基板による誘電損失の低減とが相俟って、高周波回路のQ値を飛躍的に高めることができる。よって、位相雑音の特性に優れた高周波回路デバイスを提供することが容易となる。
【0089】
高周波信号が導通するスロット線路の一部に幅広部を設けたものにあっては、スロット線路の導通損失の低減を図ることができて、より回路のQ値を高めることができて、位相雑音の削減を図ることができる。
【0090】
高周波回路の出力部の信号線路がコプレーナ線路により構成されているものにあっては、高周波回路デバイスに接続する後段の回路は信号線路がコプレーナ線路により構成されている場合が多いので、後段の回路の信号線路との接続を容易にすることができる。
【0091】
高周波回路が発振回路であり、スロット線路には増幅素子として半導体素子が介設されているものにあっても、信号線路をスロット線路により構成することにより、発振回路の導通損失が低減して回路のQ値を向上させることができる。また、発振回路が形成される基板を誘電体基板とすることにより、基板による誘電損失を低減することが容易となって回路のQ値を向上させることができる。このようにQ値を高めることができるので、位相雑音が小さく抑制された発振回路を得ることができる。
【0092】
また、増幅素子として電界効果トランジスタ素子を用い、基板上に形成されたゲート−ソース間スロット線路と、ゲート−ドレイン間スロット線路と、ドレイン−ソース間スロット線路とにより帰還回路が形成されているものにあっては、回路構成が簡単であり、高周波回路デバイス(発振器)の小型化を図ることが容易である。また、ゲート−ドレイン間スロット線路を利用して帰還量を制御する構成とすることにより、帰還信号の周波数が規制されるので、発振回路の寄生発振を抑制することができて、発振回路の発振周波数の安定性を向上させることができる。
【0093】
さらに、帰還回路の帰還量制御部と成すスロット線路に、ゲート−ドレイン間スロット線路と、ゲート−ソース間スロット線路とドレイン−ソース間スロット線路との接続部から略λ/4の位置にショートスタブが形成されているものにあっては、帰還量や発振周波数の制御が容易となる。
【0094】
さらにまた、発振回路に共振器を接続したものにあっては、発振回路の位相雑音をより一層低減することができるし、また、発振回路の発振周波数のより一層の安定化を図ることができる。
【0095】
さらに、その共振器を導体パターンにより構成することにより、発振器の小型化を図ることができる。また、共振器とスロット線路を同時に形成することができるので、スロット線路と共振器の配置関係のばらつきを防止できて、スロット線路と共振器の配置関係のばらつきに起因する特性のばらつきを防止することができる。これにより、製品の特性の信頼性を向上させることができる。
【0096】
共振器がTEモード平板型共振器やスロット線路型共振器であるものにあっては、それら共振器はQ値を高めることが容易なものであることから、より一層のQ値向上を図ることができて、位相雑音の低減を達成することができる。
【0097】
増幅素子としてバイポーラトランジスタ素子が設けられているものにあっては、バイポーラトランジスタ素子は電界効果トランジスタ素子に比べて、低周波の雑音が小さいので、位相雑音の低減が容易となる。
【0098】
発振回路に外部電圧制御タイプの容量可変素子が設けられているものにあっては、容量可変素子の容量を外部からの電圧制御により可変制御することができ、その容量可変素子の容量によって発振回路の発振周波数が可変するので、発振回路の発振周波数を外部から制御することが可能となる。
【0099】
共振器が設けられている場合に、その共振器の共振周波数を可変制御する外部電圧制御タイプの可変容量素子を接続したものにあっては、その可変容量素子の容量を外部からの電圧制御により可変することで共振器の共振周波数を可変することができ、この共振器の共振周波数の可変により、発振回路の発振周波数を可変することができる。この場合には、発振回路に容量可変素子を設ける場合よりも、発振回路の発振周波数の可変制御範囲を広くすることができる。
【0100】
基板のf×Q値が50000以上であるものにあっては、高周波回路のQ値を高めることが容易となり、上記のように位相雑音の低下を図ることができる。
【0101】
この発明の高周波回路デバイスが設けられている通信装置にあっては、その高周波回路デバイスの高性能によって通信装置の動作が安定し、通信装置の特性を向上させることができる。
【図面の簡単な説明】
【図1】第1実施形態例の高周波回路デバイス(発振器)の一例を説明するための図である。
【図2】高周波信号を伝送する線路の種類を説明するための図である。
【図3】導通損失が関与するQc値、Q値をスロット線路の場合とコプレーナ線路の場合とで比較するためのグラフである。
【図4】基板の誘電損失tanδと、Q値との関係例を説明するためのグラフである。
【図5】第2実施形態例の高周波回路デバイスを説明するための図である。
【図6】発振回路に共振器を接続した場合の一例を説明するための図である。
【図7】発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図8】さらに、発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図9】さらにまた、発振回路に共振器を接続した場合のその他の例を説明するための図である。
【図10】発振回路の出力部の信号線路として、コプレーナ線路を設けた場合の一例を説明するための図である。
【図11】発振回路に容量可変素子を設けた場合の一例を説明するための図である。
【図12】発振回路に容量可変素子を設けた場合のその他の例を説明するための図である。
【図13】共振器に可変容量素子を接続した場合の一例を示した図である。
【図14】共振器の共振特性を説明するためのグラフである。
【図15】ソース接地タイプのFETに代えて、ゲート接地タイプのFETを設けた場合の一例を表した図である。
【符号の説明】
1 発振器
2 基板
3 発振回路
4 スロット線路
4gs ゲート−ソース間スロット線路
4gd ゲート−ドレイン間スロット線路
4ds ドレイン−ソース間スロット線路
4sv スタブ
5,25 FET
6g ゲート接続用電極
6d ドレイン接続用電極
6s ソース接続用電極
17 幅広部
18 共振器
20 出力用コプレーナ線路
22,24 容量可変素子
Claims (14)
- 基板に高周波回路が形成されて成る高周波回路デバイスであって、高周波回路を構成する信号線路は、基板上に対向配置された電極間の間隔線路により成るスロット線路であることを特徴とする高周波回路デバイス。
- スロット線路には半導体素子が介設される構成と成し、その半導体素子は、基板上のスロット線路にバンプ実装により設けられる表面実装型部品であることを特徴とする請求項1記載の高周波回路デバイス。
- 高周波信号が導通するスロット線路の一部には、線路幅を広げて導通損失を低減するための幅広部が設けられていることを特徴とする請求項1又は請求項2記載の高周波回路デバイス。
- 高周波回路の出力部の信号線路は、スロット線路に代えて、コプレーナ線路により構成されていることを特徴とする請求項1又は請求項2又は請求項3記載の高周波回路デバイス。
- 高周波回路は発振回路であり、スロット線路には増幅素子としての半導体素子が介設されていることを特徴とする請求項1乃至請求項4の何れか1つに記載の高周波回路デバイス。
- 増幅素子はソース接地タイプの電界効果トランジスタ素子により構成されており、基板上には、電界効果トランジスタ素子のゲートに接続するゲート接続用電極と、電界効果トランジスタ素子のドレインに接続するドレイン接続用電極と、電界効果トランジスタ素子のソースに接続するソース接続用電極とが形成され、ゲート接続用電極とドレイン接続用電極は間隔を介し対向配置してゲート−ドレイン間スロット線路を構成し、ゲート接続用電極とソース接続用電極は間隔を介し対向配置してゲート−ソース間スロット線路を構成し、ドレイン接続用電極とソース接続用電極は間隔を介し対向配置してドレイン−ソース間スロット線路を構成し、それらゲート−ドレイン間スロット線路と、ゲート−ソース間スロット線路と、ドレイン−ソース間スロット線路とは、電界効果トランジスタ素子の実装領域で接続されており、電界効果トランジスタ素子からドレイン−ソース間スロット線路に出力される信号の一部が、ゲート接続用電極とドレイン接続用電極間の結合を利用して、ゲート−ソース間スロット線路から電界効果トランジスタ素子に入力する信号に帰還するための帰還回路が構成され、ゲート−ドレイン間スロット線路は、ゲート接続用電極とドレイン接続用電極間の結合度を定めて帰還回路の帰還量を決定する帰還量制御部と成していることを特徴とする請求項5記載の高周波回路デバイス。
- 増幅素子はゲート接地タイプの電界効果トランジスタ素子により構成されており、基板上には、電界効果トランジスタ素子のゲートに接続するゲート接続用電極と、電界効果トランジスタ素子のドレインに接続するドレイン接続用電極と、電界効果トランジスタ素子のソースに接続するソース接続用電極とが形成され、ゲート接続用電極とドレイン接続用電極は間隔を介し対向配置してゲート−ドレイン間スロット線路を構成し、ゲート接続用電極とソース接続用電極は間隔を介し対向配置してゲート−ソース間スロット線路を構成し、ドレイン接続用電極とソース接続用電極は間隔を介し対向配置してドレイン−ソース間スロット線路を構成し、それらゲート−ドレイン間スロット線路と、ゲート−ソース間スロット線路と、ドレイン−ソース間スロット線路とは、電界効果トランジスタ素子の実装領域で接続されており、電界効果トランジスタ素子からゲート−ドレイン間スロット線路に出力される信号の一部が、ドレイン接続用電極とソース接続用電極間の結合を利用して、ゲート−ソース間スロット線路から電界効果トランジスタ素子に入力する信号に帰還するための帰還回路が構成され、ドレイン−ソース間スロット線路は、ドレイン接続用電極とソース接続用電極間の結合度を定めて帰還回路の帰還量を決定する帰還量制御部と成していることを特徴とする請求項5記載の高周波回路デバイス。
- 帰還回路の帰還量制御部と成すスロット線路には、ゲート−ドレイン間スロット線路と、ゲート−ソース間スロット線路と、ドレイン−ソース間スロット線路との接続部分から略λ/4の位置にショートスタブが形成されていることを特徴とする請求項6又は請求項7記載の高周波回路デバイス。
- 基板には発振回路に接続して発振回路の発振周波数を安定化するための共振器が設けられていることを特徴とする請求項5乃至請求項8の何れか1つに記載の高周波回路デバイス。
- 発振回路には、当該回路の発振周波数制御用素子として、外部電圧制御タイプの容量可変素子が設けられていることを特徴とする請求項5乃至請求項9の何れか1つに記載の高周波回路デバイス。
- 発振回路に接続する共振器には、当該共振器の共振周波数を可変制御する外部電圧制御タイプの容量可変素子が接続されていることを特徴とする請求項9又は請求項10記載の高周波回路デバイス。
- 半導体素子として電界効果トランジスタ素子を設けるのに代えて、バイポーラトランジスタ素子が設けられていることを特徴とする請求項5乃至請求項11の何れか1つに記載の高周波回路デバイス。
- 基板は誘電体により構成され、この誘電体基板は、高周波回路を流れる高周波信号の周波数に、誘電体基板の誘電吸収tanδの逆数Qを乗算したf×Q値が50000以上であることを特徴とする請求項1乃至請求項12の何れか1つに記載の高周波回路デバイス。
- 請求項1乃至請求項13の何れか1つに記載の高周波回路デバイスが設けられていることを特徴とする通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002259057A JP2004007349A (ja) | 2002-03-29 | 2002-09-04 | スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 |
US10/397,170 US6778031B2 (en) | 2002-03-29 | 2003-03-27 | High-frequency circuit device using slot line and communication apparatus having high frequency circuit device |
DE10313885A DE10313885A1 (de) | 2002-03-29 | 2003-03-27 | Hochfrequenz-Schaltungsvorrichtung, die eine Schlitzleitung verwendet, und eine Kommunikationsvorrichtung mit einer Hochfrequenz-Schaltungsvorrichtung |
FR0303846A FR2839219B1 (fr) | 2002-03-29 | 2003-03-28 | Dispositif de circuit haute frequence utilisant une ligne de fente et appareil de communication comportant un dispositif de circuit haute frequence. |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002096121 | 2002-03-29 | ||
JP2002259057A JP2004007349A (ja) | 2002-03-29 | 2002-09-04 | スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004007349A true JP2004007349A (ja) | 2004-01-08 |
Family
ID=28677584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002259057A Pending JP2004007349A (ja) | 2002-03-29 | 2002-09-04 | スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6778031B2 (ja) |
JP (1) | JP2004007349A (ja) |
DE (1) | DE10313885A1 (ja) |
FR (1) | FR2839219B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365618B2 (en) | 2005-12-06 | 2008-04-29 | Murata Manufacturing Co., Ltd. | High-frequency circuit device, high-frequency module, and communication apparatus |
JP2009524333A (ja) * | 2006-01-20 | 2009-06-25 | ケーエムダブリュ・インコーポレーテッド | 高周波スイッチ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132890B2 (en) * | 2003-08-07 | 2006-11-07 | Agilent Technologies, Inc. | System and method for providing distributed amplification |
US7138870B2 (en) * | 2003-08-07 | 2006-11-21 | Agilent Technologies | System and method for providing a lossless and dispersion-free transmission line |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6036124B2 (ja) | 1979-03-25 | 1985-08-19 | 日本電信電話株式会社 | 並列帰還型マイクロ波発振器 |
IT1137600B (it) * | 1981-07-08 | 1986-09-10 | Cise Spa | Oscillatore planare a cavita' dielettrica operante a frequenza di microonde |
JPS60106205A (ja) | 1983-11-14 | 1985-06-11 | Nippon Telegr & Teleph Corp <Ntt> | モノリシツクfet発振器 |
US5204641A (en) * | 1992-03-11 | 1993-04-20 | Space Systems/Loral, Inc. | Conducting plane resonator stabilized oscillator |
US5983089A (en) * | 1994-09-26 | 1999-11-09 | Endgate Corporation | Slotline-mounted flip chip |
US5821827A (en) * | 1996-12-18 | 1998-10-13 | Endgate Corporation | Coplanar oscillator circuit structures |
US6078223A (en) * | 1998-08-14 | 2000-06-20 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Discriminator stabilized superconductor/ferroelectric thin film local oscillator |
JP3521834B2 (ja) * | 2000-03-07 | 2004-04-26 | 株式会社村田製作所 | 共振器、フィルタ、発振器、デュプレクサおよび通信装置 |
-
2002
- 2002-09-04 JP JP2002259057A patent/JP2004007349A/ja active Pending
-
2003
- 2003-03-27 DE DE10313885A patent/DE10313885A1/de not_active Withdrawn
- 2003-03-27 US US10/397,170 patent/US6778031B2/en not_active Expired - Fee Related
- 2003-03-28 FR FR0303846A patent/FR2839219B1/fr not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365618B2 (en) | 2005-12-06 | 2008-04-29 | Murata Manufacturing Co., Ltd. | High-frequency circuit device, high-frequency module, and communication apparatus |
JP2009524333A (ja) * | 2006-01-20 | 2009-06-25 | ケーエムダブリュ・インコーポレーテッド | 高周波スイッチ |
JP4717930B2 (ja) * | 2006-01-20 | 2011-07-06 | ケーエムダブリュ・インコーポレーテッド | 高周波スイッチ |
Also Published As
Publication number | Publication date |
---|---|
US20040036542A1 (en) | 2004-02-26 |
DE10313885A1 (de) | 2003-10-23 |
US6778031B2 (en) | 2004-08-17 |
FR2839219A1 (fr) | 2003-10-31 |
FR2839219B1 (fr) | 2006-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1168456A (ja) | 表面実装型アンテナ | |
US6204739B1 (en) | Dielectric resonant apparatus | |
JP2007336048A (ja) | 高周波用電力増幅器 | |
JP2000209028A (ja) | 高周波発振器 | |
JP2004007349A (ja) | スロット線路を利用した高周波回路デバイスおよびそれを備えた通信装置 | |
KR20010106454A (ko) | 마이크로파 증폭기 | |
JP3885826B2 (ja) | 誘電体共振器装置、発振器および送受信装置 | |
JPH04256206A (ja) | Mmic化発振器 | |
JP2002204126A (ja) | 電圧制御型発振器および通信装置 | |
WO2000035084A1 (fr) | Amplificateur de micro-ondes | |
JP2923851B2 (ja) | マイクロ波・ミリ波発振器 | |
US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
US6433646B2 (en) | Microwave oscillation circuit using a dielectric resonator | |
JPH1093348A (ja) | 電圧制御発振器 | |
US20070057738A1 (en) | Oscillator device and transmission and reception device | |
JP2002513229A (ja) | コプレーナ発振回路構造 | |
US20230107075A1 (en) | High frequency device | |
JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
JPS60176301A (ja) | マイクロ波回路 | |
JPS61219206A (ja) | 集積マイクロ波発振器 | |
JP2007135007A (ja) | 発振回路及びこれを備えた通信装置 | |
JP3129274B2 (ja) | 高周波回路のインピーダンス変換回路 | |
JPH11274853A (ja) | 高周波集積回路装置 | |
JP2004228946A (ja) | 半導体集積回路装置 | |
JPH11261310A (ja) | マイクロ波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |