JP2004006446A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004006446A JP2004006446A JP2002154534A JP2002154534A JP2004006446A JP 2004006446 A JP2004006446 A JP 2004006446A JP 2002154534 A JP2002154534 A JP 2002154534A JP 2002154534 A JP2002154534 A JP 2002154534A JP 2004006446 A JP2004006446 A JP 2004006446A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- signal
- substrate
- functional module
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000001514 detection method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 12
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 abstract description 51
- 230000006870 function Effects 0.000 description 49
- 238000010586 diagram Methods 0.000 description 26
- 230000007423 decrease Effects 0.000 description 13
- 238000012544 monitoring process Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Abstract
【課題】熱暴走を起こさない適切な速度で動作が可能な半導体集積回路を提供する。
【解決手段】温度モニタ４０によってパッケージの温度が基準値を越えたことが検出されると、割込信号ＥＭＧがマイクロプロセッサ１０へ出力される。これにより、マイクロプロセッサ１０からクロックギア機構３０内の分周値レジスタ３１の分周値Ｎを増加するような書き替えが行われる。分周回路３２では、分周値レジスタ３１に設定された分周値Ｎによって入力クロック信号ＭＣＫが１／Ｎに分周されてシステムクロック信号ＳＣＫが生成される。従って、分周値Ｎの増加によって、システムクロック信号ＳＣＫの周波数は低下する。このため、各機能モジュール２０ｉの消費電力が低下してパッケージの温度上昇が抑制され熱暴走を防止することができる。
【選択図】 図１
【解決手段】温度モニタ４０によってパッケージの温度が基準値を越えたことが検出されると、割込信号ＥＭＧがマイクロプロセッサ１０へ出力される。これにより、マイクロプロセッサ１０からクロックギア機構３０内の分周値レジスタ３１の分周値Ｎを増加するような書き替えが行われる。分周回路３２では、分周値レジスタ３１に設定された分周値Ｎによって入力クロック信号ＭＣＫが１／Ｎに分周されてシステムクロック信号ＳＣＫが生成される。従って、分周値Ｎの増加によって、システムクロック信号ＳＣＫの周波数は低下する。このため、各機能モジュール２０ｉの消費電力が低下してパッケージの温度上昇が抑制され熱暴走を防止することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、半導体集積回路、特にその消費電力制御技術に関するものである。
【０００３】
【従来の技術】
【０００４】
図２は、従来の半導体集積回路の一例を示す構成図である。
【０００５】
この半導体集積回路は、マイクロプロセッサ（ＭＰＵ）１、複数の機能モジュール２ｉ（ｉ＝１，２，…，ｎ）及びクロックギア機構３を有している。マイクロプロセッサ１は全体の制御を行うもので、各機能モジュール２ｉはそれぞれ通信制御や画像圧縮等の個々の処理を行うものである。クロックギア機構３は、入力クロック信号ＭＣＫの周波数をマイクロプロセッサ１からの制御に基づいて分周し、システムクロック信号ＳＣＫを生成するものである。
【０００６】
マイクロプロセッサ１と機能モジュール２ｉ及びクロックギア機構３の間は、システムバス４を介して接続されている。一方、クロックギア機構３で生成されたシステムクロック信号ＳＣＫは、クロック信号線５を介してマイクロプロセッサ１に与えられるようになっている。また、各機能モジュール２ｉには、それぞれレジスタ（ＲＥＧ）と論理積ゲート（ＡＮＤ）で構成されるディセーブル機構６ｉを介して、システムクロック信号ＳＣＫが与えられるようになっている。
【０００７】
半導体集積回路の消費電力Ｐｗ は、一般に次式で表される。
Ｐｗ ＝Σαｉ・βｉ・ｆ ・・・（１）
【０００８】
ここで、αｉは機能モジュール２ｉの素子が充放電したときの消費電流量、βｉは単位時間における機能モジュール２ｉの素子のトグル率、ｆは動作周波数である。
【０００９】
また、この半導体集積回路の最大消費電力Ｐｗｍａｘは、パッケージの熱抵抗をＲｊ 、トランジスタのジャンクション限界温度をＴｊｍａｘとした場合に、次式を満たすように設計する必要がある。
Ｐｗｍａｘ≦Ｔｊｍａｘ／Ｒｊ ・・・（２）
【００１０】
このため、図２のすべての機能モジュール２ｉを動作させた状態で、その総消費電力がＰｗｍａｘを越えないようにシステムクロック信号ＳＣＫの周波数ｆを制限するように、クロックギア機構３の分周値を設定していた。
【００１１】
また、各機能モジュール２ｉが同時動作を必要としない場合には、ディセーブル機構６ｉによって個別に機能モジュール２ｉの動作を制御し、必要のない機能モジュールに対してはシステムクロック信号ＳＣＫの供給を停止して消費電力を抑制し、その分だけシステムクロック信号ＳＣＫの周波数を上げるようにしていた。つまり、（１）式に代えて次式を用い、ある機能モジュール２ｉの動作周波数ｆｉを下げる代わりに、他の機能モジュール２ｊの動作周波数ｆｊを上げるなどの手法をとっていた。
Ｐｗ ＝Σαｉ・βｉ・ｆｉ ・・・（３）
【００１２】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の半導体集積回路では、次のような課題があった。
【００１４】
マイクロプロセッサ１によって、式（１），（２）に基づく限界動作周波数ｆｍａｘ を設定したとしても、βｉが１に限りなく近くなるためには、一定の時間が必要になる。つまり、βｉが１に近付くということは全素子が充放電を繰り返すことであり、そのような動作状態になるには、ある程度の時間が必要になるからである。このため、この一定の時間は、クロック周波数を式（１），（２）に基づく限界動作周波数ｆｍａｘ 以上にしても、トランジスタの温度Ｔｊ は、Ｔｊ ＞Ｔｊｍａｘとはならない。従って、一時的にクロック周波数を限界動作周波数ｆｍａｘ 以上に設定して、処理能力を上昇させることが可能であるにもかかわらず、図２の半導体集積回路では、実際の温度Ｔｊ を監視できないため、そのような制御が不可能であった。
【００１５】
また、マイクロプロセッサ１のオペレーション・システムで機能モジュール２ｉの動作を制限していても、ユーザーアプリケーションでは必ずしもそれが守られているとは限らず、許容量を越える機能モジュールを動作させて、半導体集積回路が熱によって暴走するおそれがあった。
【００１６】
本発明は、前記従来技術が持っていた課題を解決し、熱暴走を起こさない最適な速度で動作が可能な半導体集積回路を提供するものである。
【００１７】
【課題を解決するための手段】
【００１８】
前記課題を解決するために、本発明の内の第１の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、前記機能モジュールが形成された基板または該基板の所定領域の温度（以下、単に「基板の温度」という）を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、分周値レジスタに設定された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、前記検出信号に基づいて前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを備えている。
【００１９】
第２の発明は、第１の発明におけるマイクロプロセッサを、検出信号によって基板の温度が基準値を越えたことが示されたときに、分周値を増加させるように制御するように構成している。
【００２０】
第１及び第２の発明によれば、以上のように半導体集積回路を構成したので、次のような作用が行われる。
【００２１】
温度検出手段によって基板の温度が基準値と比較され、その比較結果の検出信号が出力される。マイクロプロセッサによって、検出信号に基づいてクロック供給手段の分周値レジスタの分周値が制御される。クロック供給手段では、制御された分周値に従って入力信号が分周され、各機能モジュールに供給される。例えば、基板の温度が基準値を越えると分周値が増加され、機能モジュールに供給されるクロック信号の周波数は低下する。
【００２２】
第３の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、通常動作時の分周値が設定される分周値レジスタ及び非常時の分周値が予め設定された非常時分周値レジスタを有し、前記割込信号が与えられていないときは該分周値レジスタに基づき、該割込信号が与えられたときは該非常時分周値レジスタに基づいて、入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを備えている。
【００２３】
第３の発明によれば、次のような作用が行われる。
【００２４】
基板の温度が基準値以下のときは割込信号が出力されず、クロック供給手段では、分周値レジスタに設定された分周値に基づいて入力クロック信号が分周され、各機能モジュール供給される。基板の温度が基準値を越えると割込信号が出力され、クロック供給手段では、非常時分周値レジスタに設定された非常時の分周値に基づいて入力クロック信号が分周され、各機能モジュール供給される。これにより、各機能モジュールに供給されるクロック信号の周波数が低下し、発熱量が低下して基板の温度上昇が抑えられる。
【００２５】
第４の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、前記割込信号が与えられたときに前記機能モジュールの動作を停止させる順序を登録したテーブルを有し、該割込信号が与えられているときに一定時間毎に該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを備えている。
【００２６】
第４の発明によれば、次のような作用が行われる。
【００２７】
基板の温度が基準値を越えると、温度検出手段から割込信号が出力され、動作制御手段からテーブルに基づいて機能モジュールに対する動作制御信号が出力される。これによって、クロック制御手段から各機能モジュールに対するクロック信号の出力が制御される。割込信号が連続して出力されると、一定時間毎にテーブルに基づいて動作制御信号が変更され、逐次機能モジュールの動作が停止される。
【００２８】
第５の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、前記機能モジュールの動作の優先順位が設定されたテーブルを有し、前記割込信号が与えられているときに第１の時間間隔で該テーブルに基づいて機能モジュールを順次停止させるための動作制御信号を出力し、該割込信号が与えられていないときには第２の時間間隔で該テーブルに基づいて機能モジュールを順次起動させるための動作制御信号を出力する動作制御手段と、前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを備えている。
【００２９】
第６の発明は、第４または第５の発明の動作制御手段のテーブルに、機能モジュールの処理内容または消費電力に基づいて動作を停止させる順序を登録するように構成している。
【００３０】
第７の発明は、第４または第５の発明の動作制御手段のテーブルに、機能モジュールの消費電力が大きいものから順番に動作を停止させように順序を登録するように構成している。
【００３１】
第５〜第７の発明によれば、次のような作用が行われる。
【００３２】
基板の温度が基準値を越えると、温度検出手段から割込信号が出力され、テーブルに設定された優先順位に従って、動作制御手段から各機能モジュールに対する動作制御信号が出力される。これによって、クロック制御手段から各機能モジュールに対するクロック信号の出力が制御される。割込信号が連続して与えられると、第１の時間間隔でテーブルに基づいて順次逐次機能モジュールが停止される。また、割込信号が与えられないと、停止されていた機能モジュールが、第２の時間間隔で順次起動される。
【００３３】
第８の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、前記検出信号に基づいて分周値を制御し、該制御された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段とを備えている。
【００３４】
第９の発明は、第８の発明のクロック供給手段を、検出信号によって基板の温度が基準値を越えたことが示されたときに、一定の時間間隔で分周値をカウントアップするように制御するように構成している。
【００３５】
第１０の発明は、第８の発明の温度検出手段を、基板の温度が第１の基準値よりも高いときに第１の検出信号を出力し、該基板の温度がこの第１の基準値より低い第２の基準値よりも低いときに第２の検出信号を出力するように構成している。また、クロック供給手段を、第１の検出信号が与えられたときに一定の時間間隔で分周値をカウントアップし、第２の検出信号が与えられたときには一定の時間間隔で分周値をカウントダウンするように構成している。
【００３６】
第８〜第１０の発明によれば、次のような作用が行われる。
【００３７】
温度検出手段によって基板の温度が検出され、基準値と比較した比較結果の検出信号が出力される。クロック供給手段では、検出信号に基づいて分周値が制御され、この制御された分周値に従って入力クロック信号が分周され、各機能モジュールに供給される。
【００３８】
第１１の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、前記検出信号に基づいて分周値を増減し、該増減された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック信号を生成するクロック生成手段と、前記機能モジュールの優先順位を設定したテーブルを有し、前記検出信号に従って該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、前記動作制御信号に従って前記機能モジュールに対する前記クロック信号の出力を制御するクロック制御手段とを備えている。
【００３９】
第１１の発明によれば、次のような作用が行われる。
【００４０】
温度検出手段によって基板の温度が検出され、基準値と比較した比較結果の検出信号が出力される。クロック生成手段では、検出信号に基づいて分周値が増減され、この分周値に従って入力クロック信号が分周されて各機能モジュールに供給するクロック信号が生成される。一方、動作制御手段では、機能モジュールの優先順位を設定したテーブルに基づいて、各機能モジュールに対する動作制御信号が出力される。クロック制御手段では、動作制御信号に従って各機能モジュール対するクロック信号の出力が制御される。
【００４１】
第１２の発明では、第１〜第１１の発明における基板の所定領域として、複数の機能モジュールの内の特定の機能モジュールまたはマイクロプロセッサを対象とし、その温度を検出するようにしている。
【００４２】
【発明の実施の形態】
【００４３】
（第１の実施形態）
【００４４】
図１は、本発明の第１の実施形態を示す半導体集積回路の構成図である。
【００４５】
この半導体集積回路は、マイクロプロセッサ１０、複数の機能モジュール２０ｉ（ｉ＝１，２，…，ｎ）、クロック供給手段（例えば、クロックギア機構）３０、及び温度検出手段（例えば、温度モニタ）４０を有している。マイクロプロセッサ１０は、複数の機能モジュール２０ｉを含むシステム全体の制御を行うものである。また、各機能モジュール２０ｉは、それぞれＬＡＮ等の通信制御や、ＭＰＥＧ方式の画像圧縮符号化等の個々の処理を実行するものである。
【００４６】
クロックギア機構３０は、入力クロック信号ＭＣＫを分周してシステムクロック信号ＳＣＫを生成するもので、マイクロプロセッサ１０から与えられる分周値Ｎを記憶する分周値レジスタ３１と、この分周値レジスタ３１に記憶された分周値Ｎに基づいて入力クロック信号ＭＣＫを１／Ｎに分周する分周回路３２で構成されている。
【００４７】
マイクロプロセッサ１０と、各機能モジュール２０ｉ、クロックギア機構３０及び温度モニタ４０との間は、システムバス５０を介して接続されている。また、クロックギア機構３０で生成されたシステムクロック信号ＳＣＫは、マイクロプロセッサ１０、機能モジュール２０ｉ、及び温度モニタ４０に与えられるようになっている。
【００４８】
図３（ａ），（ｂ）は、図１中の温度モニタ４０の説明図であり、同図（ａ）はその構成図、及び同図（ｂ）はその温度特性図である。
【００４９】
この温度モニタ４０は、基板やこの基板の所定領域の温度を検出するために設けられるもので、リング発振器４１の発振周波数の温度特性を利用したものである。温度モニタ４０は、図３（ａ）に示すように、リング発振器４１とこのリング発振器４１の発振信号をカウントするカウンタ４２、このカウンタ４２のカウント値を保持するデータラッチ４３、更にこのデータラッチ４３で保持されたカウント値を保持するデータラッチ４４を有している。データラッチ４３，４４のクロック端子には、システムクロック信号ＳＣＫが共通に与えられるようになっている。
【００５０】
データラッチ４３，４４の出力側は減算器４５に接続され、この減算器４５によって、データラッチ４３に保持された値とデータラッチ４４に保持された値の差分Ｓｔｊが算出されるようになっている。減算器４５の出力側は比較器（ＣＭＰ）４６の一方の入力側に接続され、この比較器４６の他方の入力側には基準値Ｓｒｅｆ が与えられている。比較器４７は、差分Ｓｔｊ＞基準値Ｓｒｅｆ のときレベル“Ｌ”の信号を出力し、差分Ｓｔｊ≦基準値Ｓｒｅｆ のときレベル“Ｈ”の信号を出力するものである。比較器４６の出力側は、割込要求レジスタ４７のデータ端子に接続されている。
【００５１】
割込要求レジスタ４７のクロック端子には、システムクロック信号ＳＣＫが与えられ、この割込要求レジスタ４７で保持されたデータが、割込信号ＥＭＧとしてマイクロプロセッサ１０に出力されるようになっている。
【００５２】
リング発振器４１は奇数個の反転増幅回路をリング状に接続した発振器で、その発振周波数は、各反転増幅回路を構成するトランジスタの動作速度によって定まる。トランジスタの動作速度は、通常の動作温度範囲では接合面の温度Ｔｊ が低いほど速く、温度Ｔｊ が高くなるに従って遅くなるという特性がある。従って、リング発振器４１の発振周波数、即ち減算器４５から出力される差分Ｓｔｊは、図３（ｂ）に示すように、温度Ｔｊ の増加に従って低下するという特性を有している。これにより、トランジスタの最大許容温度Ｔｊｍａｘよりも低い基準温度Ｔｊｒｅｆに対応する周波数（差分Ｓｔｊ）を、基準値Ｓｒｅｆ として設定することにより、トランジスタの温度Ｔｊ が基準温度Ｔｊｒｅｆ以上になったときに、マイクロプロセッサ１０に割り込みをかけることができる。
【００５３】
図４は、図１の動作を示す波形図である。以下、この図４を参照しつつ、図１の動作を説明する。
【００５４】
時刻Ｔ０における動作開始時、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は低い周波数ｆｌ に設定され、システムの初期化処理等が行われる。
【００５５】
時刻Ｔ１において、例えばＬＡＮを介して、コマンド待ち状態となるような比較的処理能力を必要しない通信タスクが起動されると、マイクロプロセッサ１０から、分周値レジスタ３１に所定の値が書き込まれる。これにより、システムクロック信号ＳＣＫの周波数ｆｓｃｋ はｆｒｅｆ１に設定され、低速動作モードとなる。システムクロック信号ＳＣＫの周波数ｆｓｃｋ がｆｒｅｆ１に設定されたことにより、消費電力が増加し、半導体集積回路のパッケージの温度Ｔｊ は徐々に上昇し、次式で計算される温度Ｔｊ１に収束する。
Ｔｊ１＝Ｒｊ・α・Ｔ・ｆｒｅｆ１（但し、Ｔ＝１）
【００５６】
時刻Ｔ２において、例えば動画像のデコード等の高い処理速度が要求されるタスクが起動されると、マイクロプロセッサ１０によって、分周値レジスタ３１の値が書き替えられ、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は、更にｆｒｅｆ３に設定される。これによって処理速度が上昇してトグル率が上がり、パッケージの温度Ｔｊ は、次式で計算される温度Ｔｊｍａｘに近付くように上昇する。
Ｔｊｍａｘ＜Ｔｊ ＝Ｒｊ・α・Ｔ・ｆｒｅｆ３（但し、Ｔはほぼ１）
【００５７】
時刻Ｔ３において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達すると、温度モニタ４０からマイクロプロセッサ１０に対して割込信号ＥＭＧが出力される。
【００５８】
時刻Ｔ４において、マイクロプロセッサ１０は、割込信号ＥＭＧに基づいて分周値レジスタ３１の値を書き換える。これにより、システムクロック信号ＳＣＫの周波数ｆｓｃｋ はｆｍａｘ （但し、ｆｍａｘ ＜ｆｒｅｆ３）に設定され、消費電力が所定の値に制限される。
【００５９】
以上のように、この第１の実施形態の半導体集積回路は、実際にパッケージの温度Ｔｊ を監視し、この温度Ｔｊ が基準温度Ｔｊｒｅｆに達したときに割込信号ＥＭＧを出力する温度モニタ４０を有している。これにより、マイクロプロセッサ１０ではクロックギア機構３０に対してシステムクロック信号ＳＣＫの周波数ｆｓｃｌｋを所定の値に制御することができる。従って、熱暴走を起こさない最大の速度で動作を行わせることができるという利点がある。
【００６０】
（第２の実施形態）
【００６１】
図５は、本発明の第２の実施形態を示す半導体集積回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００６２】
この半導体集積回路は、図１の半導体集積回路におけるクロックギア機構３０に代えて、構成の異なるクロックギア機構３０Ａを備えている。
【００６３】
クロックギア機構３０Ａは、図１と同様の分周値レジスタ３１及び分周回路３２に加えて、非常時分周値レジスタ３３とセレクタ（ＳＥＬ）３４を有している。非常時分周値レジスタ３３は、パッケージの温度Ｔｊ が高温になったときに、即座に高温状態から抜けられるように、低いシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を設定するための固定の分周値を保持するレジスタである。
【００６４】
セレクタ３４は、温度モニタ４０から出力される割込信号ＥＭＧが“Ｌ”のとき分周値レジスタ３１を選択し、この割込信号ＥＭＧが“Ｈ”のとき非常時分周値レジスタ３３を選択して、選択したレジスタの分周値を分周回路３２に出力するものである。その他の構成は、図１と同様である。
【００６５】
次に動作を説明する。
【００６６】
パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達しないとき、温度モニタ４０から出力される割込信号ＥＭＧは“Ｌ”であり、クロックギア機構３０Ａのセレクタ３４によって分周値レジスタ３１が選択される。これにより、図１と同じ構成となり、第１の実施形態と同様の動作が行われる。
【００６７】
パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達すると、温度モニタ４０から出力される割込信号ＥＭＧは“Ｈ”となり、クロックギア機構３０Ａのセレクタ３４によって非常時分周値レジスタ３３が選択される。これにより、分周回路３２の分周値は、マイクロプロセッサ１０の制御を介さずに、直ちに固定の分周値に変更され、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は、即座に高温状態から抜けられるような低い周波数に切り替えられる。
【００６８】
以上のように、この第２の実施形態の半導体集積回路は、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達したときに出力される割込信号ＥＭＧによって、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を予め定めた低い周波数に切り替えることができるクロックギア機構３０Ａを有している。これにより、たとえ熱暴走によってマイクロプロセッサ１０の制御が不能になった場合でも、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を下げることが可能であり、第１の実施形態の利点に加えて、システムの安全性を確保することができるという利点がある。
【００６９】
（第３の実施形態）
【００７０】
図６は、本発明の第３の実施形態を示す半導体集積回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００７１】
この半導体集積回路は、図１と同様のマイクロプロセッサ１０、複数の機能モジュール２０ｉ、温度モニタ４０及びシステムバス５０に加えて、動作制御手段（例えば、クロック制御機構）６０と、クロック制御手段（例えば、ディセーブル機構）７０ｉを有している。
【００７２】
クロック制御機構６０は、各機能モジュール２０ｉの優先順位に従ってその動作を制御するための信号を出力するものである。各機能モジュール２０ｉのシステムに対する優先順位を予め定めた優先順位テーブル６１と、一定時間をカウントするタイマ６２と、クロック制御レジスタ６３とで構成されている。
【００７３】
優先順位テーブル６１は、各機能モジュール２０ｉのクロックイネーブル状態信号Ｓ７１ｉに基づいて、現在動作中で且つ優先順位が最も低い機能モジュールをデコードして出力するものである。
【００７４】
クロック制御レジスタ６３は、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”のとき、その時点で優先順位が低い機能モジュールのクロック信号を停止させる信号Ｓ６３ｉを出力するものである。その後は、タイマ６２によって一定時間Ｔａ毎に起動され、その時点での優先順位の低い機能モジュールのクロック信号を停止させる信号Ｓ６３ｉを出力するようになっている。また、割込信号ＥＭＧが“Ｌ”のときには、現状を維持するような信号Ｓ６３ｉを出力するようになっている。
【００７５】
ディセーブル機構７０ｉは、クロック制御機構６０から与えられる各機能モジュール２０ｉに対する動作の制御用の信号に基づいてクロック信号の供給を制御するものである。各ディセーブル機構７０ｉは、それぞれレジスタ７１ｉと論理積ゲート７２ｉで構成されている。各レジスタ７１ｉは、それぞれクロック信号ＣＫｉのタイミングに基づいて信号Ｓ６３ｉを保持し、保持したデータを信号Ｓ７１ｉとして出力するものである。また、各論理積ゲート７２ｉは、クロック信号ＣＫｉと信号Ｓ７１ｉの論理積をとって、対応する機能モジュール２０ｉのクロック端子に与えるものである。
【００７６】
図７（ａ），（ｂ）は、図６の動作説明図であり、同図（ａ）は優先順位テーブル６１の一例を示す図、及び同図（ｂ）は動作波形図である。
【００７７】
時刻Ｔ０における動作開始時、各機能モジュール２０ｉは停止しており、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｅｆよりも低い温度で一定している。
【００７８】
時刻Ｔ１において、マイクロプロセッサ１０によってある動作モードへ移行し、複数の機能モジュール２０ｉに対するクロックイネーブル信号が出力される。これによって複数の機能モジュール２０ｉの動作が開始され、パッケージの温度Ｔｊ は上昇する。また、優先順位テーブル６１では、動作中の機能モジュール２０ｉの中で、最もシステムに影響されないものがデコードされる。
【００７９】
各機能モジュール２０ｉの処理に従って、更に多数の機能モジュールが動作を開始し、パッケージの温度Ｔｊ は更に上昇する。
【００８０】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”となる。これにより、クロック制御機構６０のクロック制御レジスタ６３から、ｉ番目の機能モジュール２０ｉのクロック信号ＣＫｉをディセーブル状態にするための信号Ｓ６３ｉが出力される。こうして、機能モジュール２０ｉへ供給されていたクロック信号ＣＫｉが停止させられ、この機能モジュール２０ｉが停止することによって消費電力が減少する。
【００８１】
このとき、優先順位テーブル６１では、入力されるクロックイネーブル状態信号Ｓ７１ｉがディセーブル状態となり、次に優先順位の低い動作をしている機能モジュールがデコードされる。この例では、次に優先順位が低いものはｍ番目の機能モジュール２０ｍであるが、これは動作していない。このため、ｊ番目の機能モジュール２０ｊがデコードされる。これにより、機能モジュール２０ｊの動作が停止される。
【００８２】
時刻Ｔ２から一定時間Ｔａが経過したＴ３において、タイマ６２によってクロック制御レジスタ６３が起動される。このとき、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えていると、割込信号ＥＭＧは“Ｈ”となっている。これにより、次に優先度の低い動作をしている機能モジュール２０ｊのクロック信号ＣＫｊをディセーブル状態にするための信号Ｓ６３ｊが出力される。
【００８３】
このような動作は、割込信号ＥＭＧが“Ｌ”となるまで、一定時間Ｔａ毎に繰り返して行われ、機能モジュール２０ｉのクロック信号ＣＫｉは優先度の低いものから順次ディセーブルされる。
【００８４】
一方、マイクロプロセッサ１０では、割込信号ＥＭＧが“Ｈ”になると、割込処理が行われ、このマイクロプロセッサ１０のプログラムに従って適切な消費電力制御が実行される。
【００８５】
以上のように、この第３の実施形態の半導体集積回路は、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えたときに、予め定めた優先順位に従って機能モジュール２０ｉに供給するクロック信号ＣＫｉを、一定時間Ｔａの間隔で順次停止するクロック制御機構６０とディセーブル機構７０ｉを有している。これにより、パッケージの温度Ｔｊ が最大許容温度Ｔｊｍａｘを越える前に、マイクロプロセッサ１０を介さずに、適切な機能モジュール制御を行い、温度Ｔｊ の上昇を防止して最適な速度で動作を行うことができるという利点がある。
【００８６】
（第４の実施形態）
【００８７】
図８は、本発明の第４の実施形態を示す半導体集積回路の構成図であり、図６中の要素と共通の要素には共通の符号が付されている。
【００８８】
この半導体集積回路は、図６と同様のマイクロプロセッサ１０、複数の機能モジュール２０ｉ、温度モニタ４０、システムバス５０及びディセーブル機構７０ｉに加えて、図６中のクロック制御機構６０とは若干構成の異なるクロック制御機構６０Ａを有している。
【００８９】
クロック制御機構６０Ａは、優先順位テーブル６４、タイマ６５及びクロック制御デコーダ６６で構成されている。優先順位テーブル６４は、使用優先順位を保持するもので、その使用状況に応じて各機能モジュール２０ｉの使用優先順位をマイクロプロセッサ１０から設定を変更できるようになっている。タイマ６５は、オフ監視時間Ｔｏｆｆ とオン監視時間Ｔｏｎをカウントするもので、これらのオフ監視時間Ｔｏｆｆ とオン監視時間Ｔｏｎは、マイクロプロセッサ１０から設定できるようになっている。クロック制御デコーダ６６は、優先順位テーブル６４とタイマ６５から与えられる情報に基づいて、各機能モジュール２０ｉに対するクロック信号の供給制御を行うものである。その他の構成は、図６と同様である。
【００９０】
次に動作を説明する。
【００９１】
動作開始時、各機能モジュール２０ｉは停止しており、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｅｆよりも低い温度で一定している。
【００９２】
あるタイミングで、複数の機能モジュール２０ｉの動作が開始されると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”となる。
【００９３】
これにより、クロック制御機構６０のクロック制御デコーダ６６では、優先順位テーブル６４の情報に従って、優先度が低くかつ動作中の機能モジュール２０ｊが選択され、この機能モジュール２０ｊに対するシステムクロック信号ＳＣＫをディセーブル状態にするための信号が出力される。これにより、機能モジュール２０ｊの動作が停止される。
【００９４】
更に、割込信号ＥＭＧが“Ｈ”になってから、タイマ６５で計測されるオフ監視時間Ｔｏｆｆ が経過したときに、割込信号ＥＭＧが引き続いて“Ｈ”であると、クロック制御デコーダ６６によって、次に優先度が低くかつ動作中の機能モジュール２０ｋが選択され、この機能モジュール２０ｋがディセーブル状態にされる。タイマ６５によるオフ監視時間Ｔｏｆｆ 毎の制御は、割込信号ＥＭＧが“Ｈ”である間繰り返して行われ、優先度の低い機能モジュール２０から順次ディセーブル状態にされる。
【００９５】
逆に、オフ監視時間Ｔｏｆｆ の後に割込信号ＥＭＧが“Ｌ”になっていて、更にオン監視時間Ｔｏｎが経過した時にも割込信号ＥＭＧが“Ｌ”であると、クロック制御デコーダ６６によって最後にディセーブル状態にされた機能モジュール２０ｋに対するシステムクロック信号ＳＣＫがイネーブル状態にされる。更に、オン監視時間Ｔｏｎが経過した時にも割込信号ＥＭＧが“Ｌ”であると、次に優先順位の低い機能モジュール２０ｊがイネーブル状態にされる。
【００９６】
クロック制御デコーダ６６では、マイクロプロセッサ１０から指示があるまで、上記の制御が自動的に行われる。
【００９７】
一方、マイクロプロセッサ１０では、割込信号ＥＭＧが“Ｈ”になると、割込処理が行われ、このマイクロプロセッサ１０のプログラムに従って適切な消費電力制御が実行される。
【００９８】
以上のように、この第４の実施形態の半導体集積回路は、一定時間毎に温度モニタ４０からの割込信号ＥＭＧに基づいて、機能モジュール２０ｉに対するクロック信号ＣＫｉを、優先度に従って順次停止及び供給するクロック制御機構６０Ａを有している。これにより、一旦停止した機能モジュール２０ｉを再度起動させることが可能になるので、第３の実施形態の利点に加えて、システムの復旧が速いという利点がある。
【００９９】
（第５の実施形態）
【０１００】
図９は、本発明の第５の実施形態を示す半導体集積回路の構成図である。
【０１０１】
この半導体集積回路は、クロックギア機構３０Ａと温度モニタ４０Ａを備え、このクロックギア機構３０Ａから複数の機能モジュール２０ｉに対して、ディセーブル機構７０ｉを介してシステムクロック信号ＳＣＫが供給されるようになっている。
【０１０２】
クロックギア機構３０Ａは、入力クロック信号ＭＣＫに対する分周値Ｎを保持する分周値レジスタ３１Ａと、この分周値Ｎに従って入力クロック信号ＭＣＫを１／Ｎに分周してシステムクロック信号ＳＣＫを生成する分周回路３２で構成されている。分周値レジスタ３１Ａは、温度モニタ４０Ａから与えられる信号Ｓ４６によって、分周値Ｎがカウントアップされるように構成されている。また、分周値レジスタ３１Ａの分周値Ｎは、図示しないマイクロプロセッサにより、任意の値に設定することができるようになっている。
【０１０３】
温度モニタ４０Ａは、温度検出部４０ａとこの温度検出部４０ａで検出されたパッケージの温度Ｔｊ を基準温度Ｔｊｒｅｆと比較する比較器４６で構成されている。そして、比較器４６から出力される信号Ｓ４６は、温度Ｔｊ ＜基準温度Ｔｊｒｅｆのとき“Ｌ”となり、温度Ｔｊ ≧基準温度Ｔｊｒｅｆのとき“Ｈ”となるように設定されている。なお、基準温度Ｔｊｒｅｆは、最大許容温度Ｔｊｍａｘよりもある程度のマージンを差し引いた値に設定されている。
【０１０４】
図１０は、図９の動作波形図である。以下、この図１０を参照しつつ、図９の動作を説明する。
【０１０５】
時刻Ｔ０における動作の開始時点では、分周値レジスタ３１Ａには十分大きな分周値Ｎが設定してあり、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は低くなっており、各機能モジュール２０ｉは低速動作モードで動作している。このため、消費電力は小さく、パッケージの温度Ｔｊ は常温に近い値となっている。
【０１０６】
時刻Ｔ１において、分周値レジスタ３１Ａに小さな分周値Ｎを設定し、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を上げて高速動作モードに切り替えると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。
【０１０７】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０Ａの比較器４６から出力される信号Ｓ４６が“Ｈ”となる。これにより、クロックギア機構３０Ａの分周値レジスタ３１Ａの分周値Ｎが逐次カウントアップされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に低下する。
【０１０８】
時刻Ｔ３において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の低下によって消費電力が低下し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆよりも低くなると、比較器４６から出力される信号Ｓ４６は“Ｌ”となる。これにより、分周値レジスタ３１Ａの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１０９】
以上のように、この第５の実施形態の半導体集積回路は、パッケージの温度Ｔｊ を基準温度Ｔｊｒｅｆと比較する温度モニタ４０Ａと、この温度Ｔｊ が基準温度Ｔｊｒｅｆを越えたときに、分周値Ｎを逐次カウントアップしてシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を徐々に低下させるクロックギア機構３０Ａを有している。これにより、半導体集積回路が熱暴走を起こさない最大の速度で動作をさせることが可能になる。
【０１１０】
（第６の実施形態）
【０１１１】
図１１は、本発明の第６の実施形態を示す半導体集積回路の構成図である。
【０１１２】
この半導体集積回路は、クロックギア機構３０Ｂと温度モニタ４０Ｂを備え、このクロックギア機構３０Ｂから複数の機能モジュール２０ｉに対して、ディセーブル機構７０ｉを介してシステムクロック信号ＳＣＫが供給されるようになっている。
【０１１３】
クロックギア機構３０Ｂは、入力クロック信号ＭＣＫに対する分周値Ｎを保持する分周値レジスタ３１Ｂと、この分周値Ｎに従って入力クロック信号ＭＣＫを１／Ｎに分周してシステムクロック信号ＳＣＫを生成する分周回路３２で構成されている。分周値レジスタ３１Ｂは、温度モニタ４０Ｂから与えられる信号ＵＰによって分周値Ｎがカウントアップされ、信号ＤＮによって分周値Ｎがカウントダウンされるように構成されている。また、分周値レジスタ３１Ｂの分周値Ｎは、図示しないマイクロプロセッサにより、任意の値に設定することができるようになっている。
【０１１４】
温度モニタ４０Ｂは、温度検出部４０ａと、この温度検出部４０ａで検出されたパッケージの温度Ｔｊ を基準温度Ｔｊｒｆａと比較する比較器４６ａと、温度Ｔｊ を基準温度Ｔｊｒｆｂと比較する比較器４６ｂとで構成されている。そして、比較器４６ａから出力される信号ＵＰは、温度Ｔｊ ＜基準温度Ｔｊｒｆａのとき“Ｌ”となり、温度Ｔｊ ≧基準温度Ｔｊｒｆａのとき“Ｈ”となるように設定されている。また、比較器４６ｂから出力される信号ＤＮは、温度Ｔｊ ＞基準温度ＴｊｒｆＢのとき“Ｌ”となり、温度Ｔｊ ≦基準温度Ｔｊｒｆｂのとき“Ｈ”となるように設定されている。なお、基準温度Ｔｊｒｆａ，Ｔｊｒｆｂ、及び最大許容温度Ｔｊｍａｘは、次式の関係を有するように設定されている。
Ｔｊｒｆｂ＜Ｔｊｒｆａ＜Ｔｊｍａｘ
【０１１５】
図１２は、図１１の動作波形図である。以下、この図１２を参照しつつ、図１１の動作を説明する。
【０１１６】
時刻Ｔ０における動作の開始時点では、分周値レジスタ３１Ｂには十分大きな分周値Ｎが設定してあり、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は低くなっており、各機能モジュール２０ｉは低速動作モードで動作している。このため、消費電力は小さく、パッケージの温度Ｔｊ は常温に近い値となっている。
【０１１７】
時刻Ｔ１において、分周値レジスタ３１Ｂに小さな分周値Ｎを設定し、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を上げて高速動作モードに切り替えると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。
【０１１８】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆａを越えると、温度モニタ４０Ｂの比較器４６ａから出力される信号ＵＰが“Ｈ”となる。これにより、クロックギア機構３０Ｂの分周値レジスタ３１Ｂの分周値Ｎが逐次カウントアップされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に低下する。
【０１１９】
時刻Ｔ３において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の低下によって消費電力が低下し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆａよりも低くなると、比較器４６ａから出力される信号ＵＰは“Ｌ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１２０】
時刻Ｔ４において、パッケージの温度Ｔｊ が更に低下して基準温度Ｔｊｒｆｂよりも低くなると比較器４６ｂから出力される信号ＤＮは“Ｈ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎは逐次カウントダウンされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に上昇する。
【０１２１】
そして、時刻Ｔ５において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の上昇によって消費電力が増加し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆｂよりも高くなると、比較器４６ｂから出力される信号ＤＮは“Ｌ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１２２】
以上のような繰り返しにより、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｆｂと基準温度Ｔｊｒｆａのほぼ中間の値となるように制御される。
【０１２３】
以上のように、この第６の実施形態の半導体集積回路は、パッケージの温度Ｔｊ を基準温度Ｔｊｒｆａ，Ｔｊｒｆｂと比較する温度モニタ４０Ｂと、この温度Ｔｊ が基準温度Ｔｊｒｆａ〜Ｔｊｒｆｂの範囲を越えたときに、分周値Ｎをカウントアップまたはカウントダウンさせ、温度Ｔｊ が基準温度Ｔｊｒｆａ〜Ｔｊｒｆｂの範囲に入るように、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を制御するクロックギア機構３０Ｂを有している。これにより、温度上昇によって一旦低下したシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を、温度が低下したときに再び上昇させることができ、第５の実施形態の利点に加えて、システムの復旧が速いという利点がある。
【０１２４】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【０１２５】
（ａ） 温度モニタ４０等の構成は、図３（ａ）に例示したものに限定されず、パッケージや基板の温度が基準温度よりも高いか低いかを検出できるものであれば、どのような方式のものでも同様に適用可能である。
【０１２６】
（ｂ） 図６中のクロック制御機構６０の優先順位テーブル６１、及び図８中のクロック制御機構６０Ａの優先順位テーブル６４には、機能モジュール２０ｉの機能内容に対する優先順位を設定するようにしているが、機能モジュール２０ｉの消費電力の大きい順に停止させる順序を設定するようにしても良い。これにより、消費電力の大きい機能モジュール２０ｉから順次動作が停止されるので、安全な温度に低下するまでの時間を短縮することができる。
【０１２７】
（ｃ） 図６及び図８の半導体集積回路では、クロックギア機構を有していないが、温度モニタ４０からの割込信号ＥＭＧに基づいてシステムクロック信号ＳＣＫの周波数を制御するクロックギア機構を設けても良い。これにより、システムの動作状態の応じて、更に適切なシステムクロック信号ＳＣＫの周波数を設定することが可能になり、熱暴走を起こさない範囲で更に動作速度を上昇させることができる。
【０１２８】
【発明の効果】
【０１２９】
以上詳細に説明したように、第１の発明によれば、機能モジュールが形成された基板の温度を検出して検出信号を出力する温度検出手段と、この温度検出信号に基づいてクロック供給手段の分周値の設定を制御するマイクロプロセッサを有している。これにより、適切なクロック信号の周波数を設定することができる。
【０１３０】
第２の発明によれば、第１の発明におけるマイクロプロセッサで検出信号に基づいて分周値を増加するように制御している。これにより、クロック信号の周波数は低下するだけで上昇することがないので、熱暴走を起こすおそれがない。
【０１３１】
第３の発明によれば、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、この割込信号が与えられたときに非常時分周値に基づいて入力クロック信号を分周して機能モジュールに供給するクロック供給手段を有している。これにより、マイクロプロセッサの処理を介さずにクロック周波数を低減することができるので、処理の遅延等による熱暴走等のおそれがない。
【０１３２】
第４の発明によれば、基板の温度上昇によって割込信号が与えられたときに、登録された順序で機能モジュールへ出力するクロック信号を制御する動作制御手段とクロック制御手段を有している。これにより、優先順位に従って機能モジュールを停止させることにより、システム全体の熱暴走を防止することができる。
【０１３３】
第５の発明によれば、割込信号が与えられているときに、登録された順序で機能モジュールを順次停止し、割込信号が与えられていないときには、登録された順序で機能モジュールを順次起動する動作制御手段を有している。これにより、熱暴走を起こさない最適な状態でシステムを動作させることができる。
【０１３４】
第６の発明によれば、機能モジュールの処理内容または消費電力に基づいて動作を停止させる順序を登録したテーブルを用いている。これにより、最適な状態でシステムの動作をさせることができる。
【０１３５】
第７の発明によれば、機能モジュールの消費電力の大きいものから順番に動作を停止させる順序を登録したテーブルを用いている。これにより、温度上昇を速やかに終了させることができる。
【０１３６】
第８の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を制御し、入力クロック信号を分周して各機能モジュールに供給するクロック供給手段を有している。これにより、熱暴走を起こさない最大の速度で動作が可能になる。
【０１３７】
第９の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を一定の時間間隔でカウントアップし入力クロック信号を分周するクロック供給手段を有している。これにより、クロック信号の周波数は低下するだけで上昇することがないので、熱暴走を起こすおそれがない。
【０１３８】
第１０の発明によれば、基板の温度が第１の基準値よりも高いときに分周値をカウントアップし、第２の基準値よりも低いときに分周値をカウントダウンするようにクロック供給手段を構成している。これにより、熱暴走を起こさない最大の速度で動作が可能になる。
【０１３９】
第１１の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を増減して入力クロック信号を分周するクロック供給手段と、機能モジュールの優先順位に従って各機能モジュールに与えるクロック信号を制御する動作制御手段及びクロック制御手段を有している。これにより、熱暴走を起こさない最適な状態でシステムを動作させることができる。
【０１４０】
第１２の発明によれば、温度検出手段は、基板上の特定の機能ブロックやマイクロプロセッサの温度を検出するようにしている。従って、特に温度上昇の高い箇所の温度を検出することにより、安定した動作を維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体集積回路の構成図である。
【図２】従来の半導体集積回路の一例を示す構成図である。
【図３】図１中の温度モニタ４０の説明図である。
【図４】図１の動作を示す波形図である。
【図５】本発明の第２の実施形態を示す半導体集積回路の構成図である。
【図６】本発明の第３の実施形態を示す半導体集積回路の構成図である。
【図７】図６の動作説明図である。
【図８】本発明の第４の実施形態を示す半導体集積回路の構成図である。
【図９】本発明の第５の実施形態を示す半導体集積回路の構成図である。
【図１０】図９の動作波形図である。
【図１１】本発明の第６の実施形態を示す半導体集積回路の構成図である。
【図１２】図１１の動作波形図である。
【符号の説明】
１０ マイクロプロセッサ
２０ 機能モジュール
３０，３０Ａ，３０Ｂ クロックギア機構
３１，３１Ａ，３１Ｂ 分周値レジスタ
３２ 分周回路
３３ 非常時分周値レジスタ
４０，４０Ａ，４０Ｂ 温度モニタ
６０ クロック制御機構
６１，６４ 優先順位テーブル
６２，６５ タイマ
６３ クロック制御レジスタ
６６ クロック制御デコーダ
７０ ディセーブル機構
【発明の属する技術分野】
【０００２】
本発明は、半導体集積回路、特にその消費電力制御技術に関するものである。
【０００３】
【従来の技術】
【０００４】
図２は、従来の半導体集積回路の一例を示す構成図である。
【０００５】
この半導体集積回路は、マイクロプロセッサ（ＭＰＵ）１、複数の機能モジュール２ｉ（ｉ＝１，２，…，ｎ）及びクロックギア機構３を有している。マイクロプロセッサ１は全体の制御を行うもので、各機能モジュール２ｉはそれぞれ通信制御や画像圧縮等の個々の処理を行うものである。クロックギア機構３は、入力クロック信号ＭＣＫの周波数をマイクロプロセッサ１からの制御に基づいて分周し、システムクロック信号ＳＣＫを生成するものである。
【０００６】
マイクロプロセッサ１と機能モジュール２ｉ及びクロックギア機構３の間は、システムバス４を介して接続されている。一方、クロックギア機構３で生成されたシステムクロック信号ＳＣＫは、クロック信号線５を介してマイクロプロセッサ１に与えられるようになっている。また、各機能モジュール２ｉには、それぞれレジスタ（ＲＥＧ）と論理積ゲート（ＡＮＤ）で構成されるディセーブル機構６ｉを介して、システムクロック信号ＳＣＫが与えられるようになっている。
【０００７】
半導体集積回路の消費電力Ｐｗ は、一般に次式で表される。
Ｐｗ ＝Σαｉ・βｉ・ｆ ・・・（１）
【０００８】
ここで、αｉは機能モジュール２ｉの素子が充放電したときの消費電流量、βｉは単位時間における機能モジュール２ｉの素子のトグル率、ｆは動作周波数である。
【０００９】
また、この半導体集積回路の最大消費電力Ｐｗｍａｘは、パッケージの熱抵抗をＲｊ 、トランジスタのジャンクション限界温度をＴｊｍａｘとした場合に、次式を満たすように設計する必要がある。
Ｐｗｍａｘ≦Ｔｊｍａｘ／Ｒｊ ・・・（２）
【００１０】
このため、図２のすべての機能モジュール２ｉを動作させた状態で、その総消費電力がＰｗｍａｘを越えないようにシステムクロック信号ＳＣＫの周波数ｆを制限するように、クロックギア機構３の分周値を設定していた。
【００１１】
また、各機能モジュール２ｉが同時動作を必要としない場合には、ディセーブル機構６ｉによって個別に機能モジュール２ｉの動作を制御し、必要のない機能モジュールに対してはシステムクロック信号ＳＣＫの供給を停止して消費電力を抑制し、その分だけシステムクロック信号ＳＣＫの周波数を上げるようにしていた。つまり、（１）式に代えて次式を用い、ある機能モジュール２ｉの動作周波数ｆｉを下げる代わりに、他の機能モジュール２ｊの動作周波数ｆｊを上げるなどの手法をとっていた。
Ｐｗ ＝Σαｉ・βｉ・ｆｉ ・・・（３）
【００１２】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の半導体集積回路では、次のような課題があった。
【００１４】
マイクロプロセッサ１によって、式（１），（２）に基づく限界動作周波数ｆｍａｘ を設定したとしても、βｉが１に限りなく近くなるためには、一定の時間が必要になる。つまり、βｉが１に近付くということは全素子が充放電を繰り返すことであり、そのような動作状態になるには、ある程度の時間が必要になるからである。このため、この一定の時間は、クロック周波数を式（１），（２）に基づく限界動作周波数ｆｍａｘ 以上にしても、トランジスタの温度Ｔｊ は、Ｔｊ ＞Ｔｊｍａｘとはならない。従って、一時的にクロック周波数を限界動作周波数ｆｍａｘ 以上に設定して、処理能力を上昇させることが可能であるにもかかわらず、図２の半導体集積回路では、実際の温度Ｔｊ を監視できないため、そのような制御が不可能であった。
【００１５】
また、マイクロプロセッサ１のオペレーション・システムで機能モジュール２ｉの動作を制限していても、ユーザーアプリケーションでは必ずしもそれが守られているとは限らず、許容量を越える機能モジュールを動作させて、半導体集積回路が熱によって暴走するおそれがあった。
【００１６】
本発明は、前記従来技術が持っていた課題を解決し、熱暴走を起こさない最適な速度で動作が可能な半導体集積回路を提供するものである。
【００１７】
【課題を解決するための手段】
【００１８】
前記課題を解決するために、本発明の内の第１の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、前記機能モジュールが形成された基板または該基板の所定領域の温度（以下、単に「基板の温度」という）を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、分周値レジスタに設定された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、前記検出信号に基づいて前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを備えている。
【００１９】
第２の発明は、第１の発明におけるマイクロプロセッサを、検出信号によって基板の温度が基準値を越えたことが示されたときに、分周値を増加させるように制御するように構成している。
【００２０】
第１及び第２の発明によれば、以上のように半導体集積回路を構成したので、次のような作用が行われる。
【００２１】
温度検出手段によって基板の温度が基準値と比較され、その比較結果の検出信号が出力される。マイクロプロセッサによって、検出信号に基づいてクロック供給手段の分周値レジスタの分周値が制御される。クロック供給手段では、制御された分周値に従って入力信号が分周され、各機能モジュールに供給される。例えば、基板の温度が基準値を越えると分周値が増加され、機能モジュールに供給されるクロック信号の周波数は低下する。
【００２２】
第３の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、通常動作時の分周値が設定される分周値レジスタ及び非常時の分周値が予め設定された非常時分周値レジスタを有し、前記割込信号が与えられていないときは該分周値レジスタに基づき、該割込信号が与えられたときは該非常時分周値レジスタに基づいて、入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを備えている。
【００２３】
第３の発明によれば、次のような作用が行われる。
【００２４】
基板の温度が基準値以下のときは割込信号が出力されず、クロック供給手段では、分周値レジスタに設定された分周値に基づいて入力クロック信号が分周され、各機能モジュール供給される。基板の温度が基準値を越えると割込信号が出力され、クロック供給手段では、非常時分周値レジスタに設定された非常時の分周値に基づいて入力クロック信号が分周され、各機能モジュール供給される。これにより、各機能モジュールに供給されるクロック信号の周波数が低下し、発熱量が低下して基板の温度上昇が抑えられる。
【００２５】
第４の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、前記割込信号が与えられたときに前記機能モジュールの動作を停止させる順序を登録したテーブルを有し、該割込信号が与えられているときに一定時間毎に該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを備えている。
【００２６】
第４の発明によれば、次のような作用が行われる。
【００２７】
基板の温度が基準値を越えると、温度検出手段から割込信号が出力され、動作制御手段からテーブルに基づいて機能モジュールに対する動作制御信号が出力される。これによって、クロック制御手段から各機能モジュールに対するクロック信号の出力が制御される。割込信号が連続して出力されると、一定時間毎にテーブルに基づいて動作制御信号が変更され、逐次機能モジュールの動作が停止される。
【００２８】
第５の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、前記機能モジュールの動作の優先順位が設定されたテーブルを有し、前記割込信号が与えられているときに第１の時間間隔で該テーブルに基づいて機能モジュールを順次停止させるための動作制御信号を出力し、該割込信号が与えられていないときには第２の時間間隔で該テーブルに基づいて機能モジュールを順次起動させるための動作制御信号を出力する動作制御手段と、前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを備えている。
【００２９】
第６の発明は、第４または第５の発明の動作制御手段のテーブルに、機能モジュールの処理内容または消費電力に基づいて動作を停止させる順序を登録するように構成している。
【００３０】
第７の発明は、第４または第５の発明の動作制御手段のテーブルに、機能モジュールの消費電力が大きいものから順番に動作を停止させように順序を登録するように構成している。
【００３１】
第５〜第７の発明によれば、次のような作用が行われる。
【００３２】
基板の温度が基準値を越えると、温度検出手段から割込信号が出力され、テーブルに設定された優先順位に従って、動作制御手段から各機能モジュールに対する動作制御信号が出力される。これによって、クロック制御手段から各機能モジュールに対するクロック信号の出力が制御される。割込信号が連続して与えられると、第１の時間間隔でテーブルに基づいて順次逐次機能モジュールが停止される。また、割込信号が与えられないと、停止されていた機能モジュールが、第２の時間間隔で順次起動される。
【００３３】
第８の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、前記検出信号に基づいて分周値を制御し、該制御された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段とを備えている。
【００３４】
第９の発明は、第８の発明のクロック供給手段を、検出信号によって基板の温度が基準値を越えたことが示されたときに、一定の時間間隔で分周値をカウントアップするように制御するように構成している。
【００３５】
第１０の発明は、第８の発明の温度検出手段を、基板の温度が第１の基準値よりも高いときに第１の検出信号を出力し、該基板の温度がこの第１の基準値より低い第２の基準値よりも低いときに第２の検出信号を出力するように構成している。また、クロック供給手段を、第１の検出信号が与えられたときに一定の時間間隔で分周値をカウントアップし、第２の検出信号が与えられたときには一定の時間間隔で分周値をカウントダウンするように構成している。
【００３６】
第８〜第１０の発明によれば、次のような作用が行われる。
【００３７】
温度検出手段によって基板の温度が検出され、基準値と比較した比較結果の検出信号が出力される。クロック供給手段では、検出信号に基づいて分周値が制御され、この制御された分周値に従って入力クロック信号が分周され、各機能モジュールに供給される。
【００３８】
第１１の発明は、半導体集積回路において、それぞれ異なる処理を実行する複数の機能モジュールと、基板の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、前記検出信号に基づいて分周値を増減し、該増減された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック信号を生成するクロック生成手段と、前記機能モジュールの優先順位を設定したテーブルを有し、前記検出信号に従って該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、前記動作制御信号に従って前記機能モジュールに対する前記クロック信号の出力を制御するクロック制御手段とを備えている。
【００３９】
第１１の発明によれば、次のような作用が行われる。
【００４０】
温度検出手段によって基板の温度が検出され、基準値と比較した比較結果の検出信号が出力される。クロック生成手段では、検出信号に基づいて分周値が増減され、この分周値に従って入力クロック信号が分周されて各機能モジュールに供給するクロック信号が生成される。一方、動作制御手段では、機能モジュールの優先順位を設定したテーブルに基づいて、各機能モジュールに対する動作制御信号が出力される。クロック制御手段では、動作制御信号に従って各機能モジュール対するクロック信号の出力が制御される。
【００４１】
第１２の発明では、第１〜第１１の発明における基板の所定領域として、複数の機能モジュールの内の特定の機能モジュールまたはマイクロプロセッサを対象とし、その温度を検出するようにしている。
【００４２】
【発明の実施の形態】
【００４３】
（第１の実施形態）
【００４４】
図１は、本発明の第１の実施形態を示す半導体集積回路の構成図である。
【００４５】
この半導体集積回路は、マイクロプロセッサ１０、複数の機能モジュール２０ｉ（ｉ＝１，２，…，ｎ）、クロック供給手段（例えば、クロックギア機構）３０、及び温度検出手段（例えば、温度モニタ）４０を有している。マイクロプロセッサ１０は、複数の機能モジュール２０ｉを含むシステム全体の制御を行うものである。また、各機能モジュール２０ｉは、それぞれＬＡＮ等の通信制御や、ＭＰＥＧ方式の画像圧縮符号化等の個々の処理を実行するものである。
【００４６】
クロックギア機構３０は、入力クロック信号ＭＣＫを分周してシステムクロック信号ＳＣＫを生成するもので、マイクロプロセッサ１０から与えられる分周値Ｎを記憶する分周値レジスタ３１と、この分周値レジスタ３１に記憶された分周値Ｎに基づいて入力クロック信号ＭＣＫを１／Ｎに分周する分周回路３２で構成されている。
【００４７】
マイクロプロセッサ１０と、各機能モジュール２０ｉ、クロックギア機構３０及び温度モニタ４０との間は、システムバス５０を介して接続されている。また、クロックギア機構３０で生成されたシステムクロック信号ＳＣＫは、マイクロプロセッサ１０、機能モジュール２０ｉ、及び温度モニタ４０に与えられるようになっている。
【００４８】
図３（ａ），（ｂ）は、図１中の温度モニタ４０の説明図であり、同図（ａ）はその構成図、及び同図（ｂ）はその温度特性図である。
【００４９】
この温度モニタ４０は、基板やこの基板の所定領域の温度を検出するために設けられるもので、リング発振器４１の発振周波数の温度特性を利用したものである。温度モニタ４０は、図３（ａ）に示すように、リング発振器４１とこのリング発振器４１の発振信号をカウントするカウンタ４２、このカウンタ４２のカウント値を保持するデータラッチ４３、更にこのデータラッチ４３で保持されたカウント値を保持するデータラッチ４４を有している。データラッチ４３，４４のクロック端子には、システムクロック信号ＳＣＫが共通に与えられるようになっている。
【００５０】
データラッチ４３，４４の出力側は減算器４５に接続され、この減算器４５によって、データラッチ４３に保持された値とデータラッチ４４に保持された値の差分Ｓｔｊが算出されるようになっている。減算器４５の出力側は比較器（ＣＭＰ）４６の一方の入力側に接続され、この比較器４６の他方の入力側には基準値Ｓｒｅｆ が与えられている。比較器４７は、差分Ｓｔｊ＞基準値Ｓｒｅｆ のときレベル“Ｌ”の信号を出力し、差分Ｓｔｊ≦基準値Ｓｒｅｆ のときレベル“Ｈ”の信号を出力するものである。比較器４６の出力側は、割込要求レジスタ４７のデータ端子に接続されている。
【００５１】
割込要求レジスタ４７のクロック端子には、システムクロック信号ＳＣＫが与えられ、この割込要求レジスタ４７で保持されたデータが、割込信号ＥＭＧとしてマイクロプロセッサ１０に出力されるようになっている。
【００５２】
リング発振器４１は奇数個の反転増幅回路をリング状に接続した発振器で、その発振周波数は、各反転増幅回路を構成するトランジスタの動作速度によって定まる。トランジスタの動作速度は、通常の動作温度範囲では接合面の温度Ｔｊ が低いほど速く、温度Ｔｊ が高くなるに従って遅くなるという特性がある。従って、リング発振器４１の発振周波数、即ち減算器４５から出力される差分Ｓｔｊは、図３（ｂ）に示すように、温度Ｔｊ の増加に従って低下するという特性を有している。これにより、トランジスタの最大許容温度Ｔｊｍａｘよりも低い基準温度Ｔｊｒｅｆに対応する周波数（差分Ｓｔｊ）を、基準値Ｓｒｅｆ として設定することにより、トランジスタの温度Ｔｊ が基準温度Ｔｊｒｅｆ以上になったときに、マイクロプロセッサ１０に割り込みをかけることができる。
【００５３】
図４は、図１の動作を示す波形図である。以下、この図４を参照しつつ、図１の動作を説明する。
【００５４】
時刻Ｔ０における動作開始時、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は低い周波数ｆｌ に設定され、システムの初期化処理等が行われる。
【００５５】
時刻Ｔ１において、例えばＬＡＮを介して、コマンド待ち状態となるような比較的処理能力を必要しない通信タスクが起動されると、マイクロプロセッサ１０から、分周値レジスタ３１に所定の値が書き込まれる。これにより、システムクロック信号ＳＣＫの周波数ｆｓｃｋ はｆｒｅｆ１に設定され、低速動作モードとなる。システムクロック信号ＳＣＫの周波数ｆｓｃｋ がｆｒｅｆ１に設定されたことにより、消費電力が増加し、半導体集積回路のパッケージの温度Ｔｊ は徐々に上昇し、次式で計算される温度Ｔｊ１に収束する。
Ｔｊ１＝Ｒｊ・α・Ｔ・ｆｒｅｆ１（但し、Ｔ＝１）
【００５６】
時刻Ｔ２において、例えば動画像のデコード等の高い処理速度が要求されるタスクが起動されると、マイクロプロセッサ１０によって、分周値レジスタ３１の値が書き替えられ、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は、更にｆｒｅｆ３に設定される。これによって処理速度が上昇してトグル率が上がり、パッケージの温度Ｔｊ は、次式で計算される温度Ｔｊｍａｘに近付くように上昇する。
Ｔｊｍａｘ＜Ｔｊ ＝Ｒｊ・α・Ｔ・ｆｒｅｆ３（但し、Ｔはほぼ１）
【００５７】
時刻Ｔ３において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達すると、温度モニタ４０からマイクロプロセッサ１０に対して割込信号ＥＭＧが出力される。
【００５８】
時刻Ｔ４において、マイクロプロセッサ１０は、割込信号ＥＭＧに基づいて分周値レジスタ３１の値を書き換える。これにより、システムクロック信号ＳＣＫの周波数ｆｓｃｋ はｆｍａｘ （但し、ｆｍａｘ ＜ｆｒｅｆ３）に設定され、消費電力が所定の値に制限される。
【００５９】
以上のように、この第１の実施形態の半導体集積回路は、実際にパッケージの温度Ｔｊ を監視し、この温度Ｔｊ が基準温度Ｔｊｒｅｆに達したときに割込信号ＥＭＧを出力する温度モニタ４０を有している。これにより、マイクロプロセッサ１０ではクロックギア機構３０に対してシステムクロック信号ＳＣＫの周波数ｆｓｃｌｋを所定の値に制御することができる。従って、熱暴走を起こさない最大の速度で動作を行わせることができるという利点がある。
【００６０】
（第２の実施形態）
【００６１】
図５は、本発明の第２の実施形態を示す半導体集積回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００６２】
この半導体集積回路は、図１の半導体集積回路におけるクロックギア機構３０に代えて、構成の異なるクロックギア機構３０Ａを備えている。
【００６３】
クロックギア機構３０Ａは、図１と同様の分周値レジスタ３１及び分周回路３２に加えて、非常時分周値レジスタ３３とセレクタ（ＳＥＬ）３４を有している。非常時分周値レジスタ３３は、パッケージの温度Ｔｊ が高温になったときに、即座に高温状態から抜けられるように、低いシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を設定するための固定の分周値を保持するレジスタである。
【００６４】
セレクタ３４は、温度モニタ４０から出力される割込信号ＥＭＧが“Ｌ”のとき分周値レジスタ３１を選択し、この割込信号ＥＭＧが“Ｈ”のとき非常時分周値レジスタ３３を選択して、選択したレジスタの分周値を分周回路３２に出力するものである。その他の構成は、図１と同様である。
【００６５】
次に動作を説明する。
【００６６】
パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達しないとき、温度モニタ４０から出力される割込信号ＥＭＧは“Ｌ”であり、クロックギア機構３０Ａのセレクタ３４によって分周値レジスタ３１が選択される。これにより、図１と同じ構成となり、第１の実施形態と同様の動作が行われる。
【００６７】
パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達すると、温度モニタ４０から出力される割込信号ＥＭＧは“Ｈ”となり、クロックギア機構３０Ａのセレクタ３４によって非常時分周値レジスタ３３が選択される。これにより、分周回路３２の分周値は、マイクロプロセッサ１０の制御を介さずに、直ちに固定の分周値に変更され、システムクロック信号ＳＣＫの周波数ｆｓｃｋ は、即座に高温状態から抜けられるような低い周波数に切り替えられる。
【００６８】
以上のように、この第２の実施形態の半導体集積回路は、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆに達したときに出力される割込信号ＥＭＧによって、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を予め定めた低い周波数に切り替えることができるクロックギア機構３０Ａを有している。これにより、たとえ熱暴走によってマイクロプロセッサ１０の制御が不能になった場合でも、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を下げることが可能であり、第１の実施形態の利点に加えて、システムの安全性を確保することができるという利点がある。
【００６９】
（第３の実施形態）
【００７０】
図６は、本発明の第３の実施形態を示す半導体集積回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００７１】
この半導体集積回路は、図１と同様のマイクロプロセッサ１０、複数の機能モジュール２０ｉ、温度モニタ４０及びシステムバス５０に加えて、動作制御手段（例えば、クロック制御機構）６０と、クロック制御手段（例えば、ディセーブル機構）７０ｉを有している。
【００７２】
クロック制御機構６０は、各機能モジュール２０ｉの優先順位に従ってその動作を制御するための信号を出力するものである。各機能モジュール２０ｉのシステムに対する優先順位を予め定めた優先順位テーブル６１と、一定時間をカウントするタイマ６２と、クロック制御レジスタ６３とで構成されている。
【００７３】
優先順位テーブル６１は、各機能モジュール２０ｉのクロックイネーブル状態信号Ｓ７１ｉに基づいて、現在動作中で且つ優先順位が最も低い機能モジュールをデコードして出力するものである。
【００７４】
クロック制御レジスタ６３は、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”のとき、その時点で優先順位が低い機能モジュールのクロック信号を停止させる信号Ｓ６３ｉを出力するものである。その後は、タイマ６２によって一定時間Ｔａ毎に起動され、その時点での優先順位の低い機能モジュールのクロック信号を停止させる信号Ｓ６３ｉを出力するようになっている。また、割込信号ＥＭＧが“Ｌ”のときには、現状を維持するような信号Ｓ６３ｉを出力するようになっている。
【００７５】
ディセーブル機構７０ｉは、クロック制御機構６０から与えられる各機能モジュール２０ｉに対する動作の制御用の信号に基づいてクロック信号の供給を制御するものである。各ディセーブル機構７０ｉは、それぞれレジスタ７１ｉと論理積ゲート７２ｉで構成されている。各レジスタ７１ｉは、それぞれクロック信号ＣＫｉのタイミングに基づいて信号Ｓ６３ｉを保持し、保持したデータを信号Ｓ７１ｉとして出力するものである。また、各論理積ゲート７２ｉは、クロック信号ＣＫｉと信号Ｓ７１ｉの論理積をとって、対応する機能モジュール２０ｉのクロック端子に与えるものである。
【００７６】
図７（ａ），（ｂ）は、図６の動作説明図であり、同図（ａ）は優先順位テーブル６１の一例を示す図、及び同図（ｂ）は動作波形図である。
【００７７】
時刻Ｔ０における動作開始時、各機能モジュール２０ｉは停止しており、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｅｆよりも低い温度で一定している。
【００７８】
時刻Ｔ１において、マイクロプロセッサ１０によってある動作モードへ移行し、複数の機能モジュール２０ｉに対するクロックイネーブル信号が出力される。これによって複数の機能モジュール２０ｉの動作が開始され、パッケージの温度Ｔｊ は上昇する。また、優先順位テーブル６１では、動作中の機能モジュール２０ｉの中で、最もシステムに影響されないものがデコードされる。
【００７９】
各機能モジュール２０ｉの処理に従って、更に多数の機能モジュールが動作を開始し、パッケージの温度Ｔｊ は更に上昇する。
【００８０】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”となる。これにより、クロック制御機構６０のクロック制御レジスタ６３から、ｉ番目の機能モジュール２０ｉのクロック信号ＣＫｉをディセーブル状態にするための信号Ｓ６３ｉが出力される。こうして、機能モジュール２０ｉへ供給されていたクロック信号ＣＫｉが停止させられ、この機能モジュール２０ｉが停止することによって消費電力が減少する。
【００８１】
このとき、優先順位テーブル６１では、入力されるクロックイネーブル状態信号Ｓ７１ｉがディセーブル状態となり、次に優先順位の低い動作をしている機能モジュールがデコードされる。この例では、次に優先順位が低いものはｍ番目の機能モジュール２０ｍであるが、これは動作していない。このため、ｊ番目の機能モジュール２０ｊがデコードされる。これにより、機能モジュール２０ｊの動作が停止される。
【００８２】
時刻Ｔ２から一定時間Ｔａが経過したＴ３において、タイマ６２によってクロック制御レジスタ６３が起動される。このとき、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えていると、割込信号ＥＭＧは“Ｈ”となっている。これにより、次に優先度の低い動作をしている機能モジュール２０ｊのクロック信号ＣＫｊをディセーブル状態にするための信号Ｓ６３ｊが出力される。
【００８３】
このような動作は、割込信号ＥＭＧが“Ｌ”となるまで、一定時間Ｔａ毎に繰り返して行われ、機能モジュール２０ｉのクロック信号ＣＫｉは優先度の低いものから順次ディセーブルされる。
【００８４】
一方、マイクロプロセッサ１０では、割込信号ＥＭＧが“Ｈ”になると、割込処理が行われ、このマイクロプロセッサ１０のプログラムに従って適切な消費電力制御が実行される。
【００８５】
以上のように、この第３の実施形態の半導体集積回路は、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えたときに、予め定めた優先順位に従って機能モジュール２０ｉに供給するクロック信号ＣＫｉを、一定時間Ｔａの間隔で順次停止するクロック制御機構６０とディセーブル機構７０ｉを有している。これにより、パッケージの温度Ｔｊ が最大許容温度Ｔｊｍａｘを越える前に、マイクロプロセッサ１０を介さずに、適切な機能モジュール制御を行い、温度Ｔｊ の上昇を防止して最適な速度で動作を行うことができるという利点がある。
【００８６】
（第４の実施形態）
【００８７】
図８は、本発明の第４の実施形態を示す半導体集積回路の構成図であり、図６中の要素と共通の要素には共通の符号が付されている。
【００８８】
この半導体集積回路は、図６と同様のマイクロプロセッサ１０、複数の機能モジュール２０ｉ、温度モニタ４０、システムバス５０及びディセーブル機構７０ｉに加えて、図６中のクロック制御機構６０とは若干構成の異なるクロック制御機構６０Ａを有している。
【００８９】
クロック制御機構６０Ａは、優先順位テーブル６４、タイマ６５及びクロック制御デコーダ６６で構成されている。優先順位テーブル６４は、使用優先順位を保持するもので、その使用状況に応じて各機能モジュール２０ｉの使用優先順位をマイクロプロセッサ１０から設定を変更できるようになっている。タイマ６５は、オフ監視時間Ｔｏｆｆ とオン監視時間Ｔｏｎをカウントするもので、これらのオフ監視時間Ｔｏｆｆ とオン監視時間Ｔｏｎは、マイクロプロセッサ１０から設定できるようになっている。クロック制御デコーダ６６は、優先順位テーブル６４とタイマ６５から与えられる情報に基づいて、各機能モジュール２０ｉに対するクロック信号の供給制御を行うものである。その他の構成は、図６と同様である。
【００９０】
次に動作を説明する。
【００９１】
動作開始時、各機能モジュール２０ｉは停止しており、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｅｆよりも低い温度で一定している。
【００９２】
あるタイミングで、複数の機能モジュール２０ｉの動作が開始されると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０から出力される割込信号ＥＭＧが“Ｈ”となる。
【００９３】
これにより、クロック制御機構６０のクロック制御デコーダ６６では、優先順位テーブル６４の情報に従って、優先度が低くかつ動作中の機能モジュール２０ｊが選択され、この機能モジュール２０ｊに対するシステムクロック信号ＳＣＫをディセーブル状態にするための信号が出力される。これにより、機能モジュール２０ｊの動作が停止される。
【００９４】
更に、割込信号ＥＭＧが“Ｈ”になってから、タイマ６５で計測されるオフ監視時間Ｔｏｆｆ が経過したときに、割込信号ＥＭＧが引き続いて“Ｈ”であると、クロック制御デコーダ６６によって、次に優先度が低くかつ動作中の機能モジュール２０ｋが選択され、この機能モジュール２０ｋがディセーブル状態にされる。タイマ６５によるオフ監視時間Ｔｏｆｆ 毎の制御は、割込信号ＥＭＧが“Ｈ”である間繰り返して行われ、優先度の低い機能モジュール２０から順次ディセーブル状態にされる。
【００９５】
逆に、オフ監視時間Ｔｏｆｆ の後に割込信号ＥＭＧが“Ｌ”になっていて、更にオン監視時間Ｔｏｎが経過した時にも割込信号ＥＭＧが“Ｌ”であると、クロック制御デコーダ６６によって最後にディセーブル状態にされた機能モジュール２０ｋに対するシステムクロック信号ＳＣＫがイネーブル状態にされる。更に、オン監視時間Ｔｏｎが経過した時にも割込信号ＥＭＧが“Ｌ”であると、次に優先順位の低い機能モジュール２０ｊがイネーブル状態にされる。
【００９６】
クロック制御デコーダ６６では、マイクロプロセッサ１０から指示があるまで、上記の制御が自動的に行われる。
【００９７】
一方、マイクロプロセッサ１０では、割込信号ＥＭＧが“Ｈ”になると、割込処理が行われ、このマイクロプロセッサ１０のプログラムに従って適切な消費電力制御が実行される。
【００９８】
以上のように、この第４の実施形態の半導体集積回路は、一定時間毎に温度モニタ４０からの割込信号ＥＭＧに基づいて、機能モジュール２０ｉに対するクロック信号ＣＫｉを、優先度に従って順次停止及び供給するクロック制御機構６０Ａを有している。これにより、一旦停止した機能モジュール２０ｉを再度起動させることが可能になるので、第３の実施形態の利点に加えて、システムの復旧が速いという利点がある。
【００９９】
（第５の実施形態）
【０１００】
図９は、本発明の第５の実施形態を示す半導体集積回路の構成図である。
【０１０１】
この半導体集積回路は、クロックギア機構３０Ａと温度モニタ４０Ａを備え、このクロックギア機構３０Ａから複数の機能モジュール２０ｉに対して、ディセーブル機構７０ｉを介してシステムクロック信号ＳＣＫが供給されるようになっている。
【０１０２】
クロックギア機構３０Ａは、入力クロック信号ＭＣＫに対する分周値Ｎを保持する分周値レジスタ３１Ａと、この分周値Ｎに従って入力クロック信号ＭＣＫを１／Ｎに分周してシステムクロック信号ＳＣＫを生成する分周回路３２で構成されている。分周値レジスタ３１Ａは、温度モニタ４０Ａから与えられる信号Ｓ４６によって、分周値Ｎがカウントアップされるように構成されている。また、分周値レジスタ３１Ａの分周値Ｎは、図示しないマイクロプロセッサにより、任意の値に設定することができるようになっている。
【０１０３】
温度モニタ４０Ａは、温度検出部４０ａとこの温度検出部４０ａで検出されたパッケージの温度Ｔｊ を基準温度Ｔｊｒｅｆと比較する比較器４６で構成されている。そして、比較器４６から出力される信号Ｓ４６は、温度Ｔｊ ＜基準温度Ｔｊｒｅｆのとき“Ｌ”となり、温度Ｔｊ ≧基準温度Ｔｊｒｅｆのとき“Ｈ”となるように設定されている。なお、基準温度Ｔｊｒｅｆは、最大許容温度Ｔｊｍａｘよりもある程度のマージンを差し引いた値に設定されている。
【０１０４】
図１０は、図９の動作波形図である。以下、この図１０を参照しつつ、図９の動作を説明する。
【０１０５】
時刻Ｔ０における動作の開始時点では、分周値レジスタ３１Ａには十分大きな分周値Ｎが設定してあり、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は低くなっており、各機能モジュール２０ｉは低速動作モードで動作している。このため、消費電力は小さく、パッケージの温度Ｔｊ は常温に近い値となっている。
【０１０６】
時刻Ｔ１において、分周値レジスタ３１Ａに小さな分周値Ｎを設定し、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を上げて高速動作モードに切り替えると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。
【０１０７】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆを越えると、温度モニタ４０Ａの比較器４６から出力される信号Ｓ４６が“Ｈ”となる。これにより、クロックギア機構３０Ａの分周値レジスタ３１Ａの分周値Ｎが逐次カウントアップされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に低下する。
【０１０８】
時刻Ｔ３において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の低下によって消費電力が低下し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｅｆよりも低くなると、比較器４６から出力される信号Ｓ４６は“Ｌ”となる。これにより、分周値レジスタ３１Ａの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１０９】
以上のように、この第５の実施形態の半導体集積回路は、パッケージの温度Ｔｊ を基準温度Ｔｊｒｅｆと比較する温度モニタ４０Ａと、この温度Ｔｊ が基準温度Ｔｊｒｅｆを越えたときに、分周値Ｎを逐次カウントアップしてシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を徐々に低下させるクロックギア機構３０Ａを有している。これにより、半導体集積回路が熱暴走を起こさない最大の速度で動作をさせることが可能になる。
【０１１０】
（第６の実施形態）
【０１１１】
図１１は、本発明の第６の実施形態を示す半導体集積回路の構成図である。
【０１１２】
この半導体集積回路は、クロックギア機構３０Ｂと温度モニタ４０Ｂを備え、このクロックギア機構３０Ｂから複数の機能モジュール２０ｉに対して、ディセーブル機構７０ｉを介してシステムクロック信号ＳＣＫが供給されるようになっている。
【０１１３】
クロックギア機構３０Ｂは、入力クロック信号ＭＣＫに対する分周値Ｎを保持する分周値レジスタ３１Ｂと、この分周値Ｎに従って入力クロック信号ＭＣＫを１／Ｎに分周してシステムクロック信号ＳＣＫを生成する分周回路３２で構成されている。分周値レジスタ３１Ｂは、温度モニタ４０Ｂから与えられる信号ＵＰによって分周値Ｎがカウントアップされ、信号ＤＮによって分周値Ｎがカウントダウンされるように構成されている。また、分周値レジスタ３１Ｂの分周値Ｎは、図示しないマイクロプロセッサにより、任意の値に設定することができるようになっている。
【０１１４】
温度モニタ４０Ｂは、温度検出部４０ａと、この温度検出部４０ａで検出されたパッケージの温度Ｔｊ を基準温度Ｔｊｒｆａと比較する比較器４６ａと、温度Ｔｊ を基準温度Ｔｊｒｆｂと比較する比較器４６ｂとで構成されている。そして、比較器４６ａから出力される信号ＵＰは、温度Ｔｊ ＜基準温度Ｔｊｒｆａのとき“Ｌ”となり、温度Ｔｊ ≧基準温度Ｔｊｒｆａのとき“Ｈ”となるように設定されている。また、比較器４６ｂから出力される信号ＤＮは、温度Ｔｊ ＞基準温度ＴｊｒｆＢのとき“Ｌ”となり、温度Ｔｊ ≦基準温度Ｔｊｒｆｂのとき“Ｈ”となるように設定されている。なお、基準温度Ｔｊｒｆａ，Ｔｊｒｆｂ、及び最大許容温度Ｔｊｍａｘは、次式の関係を有するように設定されている。
Ｔｊｒｆｂ＜Ｔｊｒｆａ＜Ｔｊｍａｘ
【０１１５】
図１２は、図１１の動作波形図である。以下、この図１２を参照しつつ、図１１の動作を説明する。
【０１１６】
時刻Ｔ０における動作の開始時点では、分周値レジスタ３１Ｂには十分大きな分周値Ｎが設定してあり、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は低くなっており、各機能モジュール２０ｉは低速動作モードで動作している。このため、消費電力は小さく、パッケージの温度Ｔｊ は常温に近い値となっている。
【０１１７】
時刻Ｔ１において、分周値レジスタ３１Ｂに小さな分周値Ｎを設定し、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を上げて高速動作モードに切り替えると、消費電力が増加してパッケージの温度Ｔｊ が上昇する。
【０１１８】
時刻Ｔ２において、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆａを越えると、温度モニタ４０Ｂの比較器４６ａから出力される信号ＵＰが“Ｈ”となる。これにより、クロックギア機構３０Ｂの分周値レジスタ３１Ｂの分周値Ｎが逐次カウントアップされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に低下する。
【０１１９】
時刻Ｔ３において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の低下によって消費電力が低下し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆａよりも低くなると、比較器４６ａから出力される信号ＵＰは“Ｌ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１２０】
時刻Ｔ４において、パッケージの温度Ｔｊ が更に低下して基準温度Ｔｊｒｆｂよりも低くなると比較器４６ｂから出力される信号ＤＮは“Ｈ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎは逐次カウントダウンされ、分周回路３２で生成されるシステムクロック信号ＳＣＫの周波数ｆｓｃｋ は徐々に上昇する。
【０１２１】
そして、時刻Ｔ５において、システムクロック信号ＳＣＫの周波数ｆｓｃｋ の上昇によって消費電力が増加し、パッケージの温度Ｔｊ が基準温度Ｔｊｒｆｂよりも高くなると、比較器４６ｂから出力される信号ＤＮは“Ｌ”となる。これにより、分周値レジスタ３１Ｂの分周値Ｎはその値で固定され、周波数ｆｓｃｋ も固定される。
【０１２２】
以上のような繰り返しにより、パッケージの温度Ｔｊ は、基準温度Ｔｊｒｆｂと基準温度Ｔｊｒｆａのほぼ中間の値となるように制御される。
【０１２３】
以上のように、この第６の実施形態の半導体集積回路は、パッケージの温度Ｔｊ を基準温度Ｔｊｒｆａ，Ｔｊｒｆｂと比較する温度モニタ４０Ｂと、この温度Ｔｊ が基準温度Ｔｊｒｆａ〜Ｔｊｒｆｂの範囲を越えたときに、分周値Ｎをカウントアップまたはカウントダウンさせ、温度Ｔｊ が基準温度Ｔｊｒｆａ〜Ｔｊｒｆｂの範囲に入るように、システムクロック信号ＳＣＫの周波数ｆｓｃｋ を制御するクロックギア機構３０Ｂを有している。これにより、温度上昇によって一旦低下したシステムクロック信号ＳＣＫの周波数ｆｓｃｋ を、温度が低下したときに再び上昇させることができ、第５の実施形態の利点に加えて、システムの復旧が速いという利点がある。
【０１２４】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【０１２５】
（ａ） 温度モニタ４０等の構成は、図３（ａ）に例示したものに限定されず、パッケージや基板の温度が基準温度よりも高いか低いかを検出できるものであれば、どのような方式のものでも同様に適用可能である。
【０１２６】
（ｂ） 図６中のクロック制御機構６０の優先順位テーブル６１、及び図８中のクロック制御機構６０Ａの優先順位テーブル６４には、機能モジュール２０ｉの機能内容に対する優先順位を設定するようにしているが、機能モジュール２０ｉの消費電力の大きい順に停止させる順序を設定するようにしても良い。これにより、消費電力の大きい機能モジュール２０ｉから順次動作が停止されるので、安全な温度に低下するまでの時間を短縮することができる。
【０１２７】
（ｃ） 図６及び図８の半導体集積回路では、クロックギア機構を有していないが、温度モニタ４０からの割込信号ＥＭＧに基づいてシステムクロック信号ＳＣＫの周波数を制御するクロックギア機構を設けても良い。これにより、システムの動作状態の応じて、更に適切なシステムクロック信号ＳＣＫの周波数を設定することが可能になり、熱暴走を起こさない範囲で更に動作速度を上昇させることができる。
【０１２８】
【発明の効果】
【０１２９】
以上詳細に説明したように、第１の発明によれば、機能モジュールが形成された基板の温度を検出して検出信号を出力する温度検出手段と、この温度検出信号に基づいてクロック供給手段の分周値の設定を制御するマイクロプロセッサを有している。これにより、適切なクロック信号の周波数を設定することができる。
【０１３０】
第２の発明によれば、第１の発明におけるマイクロプロセッサで検出信号に基づいて分周値を増加するように制御している。これにより、クロック信号の周波数は低下するだけで上昇することがないので、熱暴走を起こすおそれがない。
【０１３１】
第３の発明によれば、基板の温度が基準値を越えたときに割込信号を出力する温度検出手段と、この割込信号が与えられたときに非常時分周値に基づいて入力クロック信号を分周して機能モジュールに供給するクロック供給手段を有している。これにより、マイクロプロセッサの処理を介さずにクロック周波数を低減することができるので、処理の遅延等による熱暴走等のおそれがない。
【０１３２】
第４の発明によれば、基板の温度上昇によって割込信号が与えられたときに、登録された順序で機能モジュールへ出力するクロック信号を制御する動作制御手段とクロック制御手段を有している。これにより、優先順位に従って機能モジュールを停止させることにより、システム全体の熱暴走を防止することができる。
【０１３３】
第５の発明によれば、割込信号が与えられているときに、登録された順序で機能モジュールを順次停止し、割込信号が与えられていないときには、登録された順序で機能モジュールを順次起動する動作制御手段を有している。これにより、熱暴走を起こさない最適な状態でシステムを動作させることができる。
【０１３４】
第６の発明によれば、機能モジュールの処理内容または消費電力に基づいて動作を停止させる順序を登録したテーブルを用いている。これにより、最適な状態でシステムの動作をさせることができる。
【０１３５】
第７の発明によれば、機能モジュールの消費電力の大きいものから順番に動作を停止させる順序を登録したテーブルを用いている。これにより、温度上昇を速やかに終了させることができる。
【０１３６】
第８の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を制御し、入力クロック信号を分周して各機能モジュールに供給するクロック供給手段を有している。これにより、熱暴走を起こさない最大の速度で動作が可能になる。
【０１３７】
第９の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を一定の時間間隔でカウントアップし入力クロック信号を分周するクロック供給手段を有している。これにより、クロック信号の周波数は低下するだけで上昇することがないので、熱暴走を起こすおそれがない。
【０１３８】
第１０の発明によれば、基板の温度が第１の基準値よりも高いときに分周値をカウントアップし、第２の基準値よりも低いときに分周値をカウントダウンするようにクロック供給手段を構成している。これにより、熱暴走を起こさない最大の速度で動作が可能になる。
【０１３９】
第１１の発明によれば、温度検出手段から出力される検出信号に基づいて分周値を増減して入力クロック信号を分周するクロック供給手段と、機能モジュールの優先順位に従って各機能モジュールに与えるクロック信号を制御する動作制御手段及びクロック制御手段を有している。これにより、熱暴走を起こさない最適な状態でシステムを動作させることができる。
【０１４０】
第１２の発明によれば、温度検出手段は、基板上の特定の機能ブロックやマイクロプロセッサの温度を検出するようにしている。従って、特に温度上昇の高い箇所の温度を検出することにより、安定した動作を維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体集積回路の構成図である。
【図２】従来の半導体集積回路の一例を示す構成図である。
【図３】図１中の温度モニタ４０の説明図である。
【図４】図１の動作を示す波形図である。
【図５】本発明の第２の実施形態を示す半導体集積回路の構成図である。
【図６】本発明の第３の実施形態を示す半導体集積回路の構成図である。
【図７】図６の動作説明図である。
【図８】本発明の第４の実施形態を示す半導体集積回路の構成図である。
【図９】本発明の第５の実施形態を示す半導体集積回路の構成図である。
【図１０】図９の動作波形図である。
【図１１】本発明の第６の実施形態を示す半導体集積回路の構成図である。
【図１２】図１１の動作波形図である。
【符号の説明】
１０ マイクロプロセッサ
２０ 機能モジュール
３０，３０Ａ，３０Ｂ クロックギア機構
３１，３１Ａ，３１Ｂ 分周値レジスタ
３２ 分周回路
３３ 非常時分周値レジスタ
４０，４０Ａ，４０Ｂ 温度モニタ
６０ クロック制御機構
６１，６４ 優先順位テーブル
６２，６５ タイマ
６３ クロック制御レジスタ
６６ クロック制御デコーダ
７０ ディセーブル機構
Claims (12)
- それぞれ異なる処理を実行する複数の機能モジュールと、
前記機能モジュールが形成された基板または該基板の所定領域の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、
分周値レジスタに設定された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、
前記検出信号に基づいて前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを、
備えたことを特徴とする半導体集積回路。 - 前記マイクロプロセッサは、前記検出信号によって前記基板または該基板の所定領域の温度が前記基準値を越えたことが示されたときに、前記分周値を増加させるように制御することを特徴とする請求項１記載の半導体集積回路。
- それぞれ異なる処理を実行する複数の機能モジュールと、
前記機能モジュールが形成された基板または該基板の所定領域の温度が基準値を越えたときに割込信号を出力する温度検出手段と、
通常動作時の分周値が設定される分周値レジスタ及び非常時の分周値が予め設定された非常時分周値レジスタを有し、前記割込信号が与えられていないときは該分周値レジスタに基づき、該割込信号が与えられたときは該非常時分周値レジスタに基づいて、入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段と、
前記分周値レジスタに設定する分周値を制御すると共に、前記複数の機能モジュールを含むシステム全体の制御を行うマイクロプロセッサとを、
備えたことを特徴とする半導体集積回路。 - それぞれ異なる処理を実行する複数の機能モジュールと、
前記機能モジュールが形成された基板または該基板の所定領域の温度が基準値を越えたときに割込信号を出力する温度検出手段と、
前記割込信号が与えられたときに前記機能モジュールの動作を停止させる順序を登録したテーブルを有し、該割込信号が与えられているときに一定時間毎に該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、
前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを、
備えたことを特徴とする半導体集積回路。 - それぞれ異なる処理を実行する複数の機能モジュールと、
前記機能モジュールが形成された基板または該基板の所定領域の温度が基準値を越えたときに割込信号を出力する温度検出手段と、
前記機能モジュールの動作の優先順位が設定されたテーブルを有し、前記割込信号が与えられているときに第１の時間間隔で該テーブルに基づいて機能モジュールを順次停止させるための動作制御信号を出力し、該割込信号が与えられていないときには第２の時間間隔で該テーブルに基づいて機能モジュールを順次起動させるための動作制御信号を出力する動作制御手段と、
前記動作制御信号に従って対応する前記機能モジュールへのクロック信号の出力を制御するクロック制御手段とを、
備えたことを特徴とする半導体集積回路。 - 前記動作制御手段のテーブルは、前記機能モジュールの処理内容または消費電力に基づいて動作を停止させる順序を登録したことを特徴とする請求項４または５記載の半導体集積回路。
- 前記動作制御手段のテーブルは、前記機能モジュールの消費電力が大きいものから順番に動作を停止させように順序を登録したことを特徴とする請求項４または５記載の半導体集積回路。
- それぞれ異なる処理を実行する複数の機能モジュールと、
前記機能モジュールが形成された基板または該基板の所定領域の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、
前記検出信号に基づいて分周値を制御し、該制御された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック供給手段とを、
備えたことを特徴とする半導体集積回路。 - 前記クロック供給手段は、前記検出信号によって前記基板または該基板の所定領域の温度が前記基準値を越えたことが示されたときに、一定の時間間隔で前記分周値をカウントアップするように制御することを特徴とする請求項８記載の半導体集積回路。
- 前記温度検出手段は、前記基板または該基板の所定領域の温度が第１の基準値よりも高いときに第１の検出信号を出力し、該温度が前記第１の基準値より低い第２の基準値よりも低いときに第２の検出信号を出力するように構成し、
前記クロック供給手段は、前記第１の検出信号が与えられたときに一定の時間間隔で前記分周値をカウントアップし、前記第２の検出信号が与えられたときには該一定の時間間隔で該分周値をカウントダウンするように構成した、
ことを特徴とする請求項８記載の半導体集積回路。 - それぞれ異なる処理を実行する複数の機能モジュールと、前記機能モジュールが形成された基板または該基板の所定領域の温度を検出して基準値と比較し比較結果の検出信号を出力する温度検出手段と、
前記検出信号に基づいて分周値を増減し、該増減された分周値に従って入力クロック信号を分周して前記機能モジュールに供給するクロック信号を生成するクロック生成手段と、
前記機能モジュールの優先順位を設定したテーブルを有し、前記検出信号に従って該テーブルに基づいて該機能モジュールに対する動作制御信号を出力する動作制御手段と、
前記動作制御信号に従って前記機能モジュールに対する前記クロック信号の出力を制御するクロック制御手段とを、
備えたことを特徴とする半導体集積回路。 - 前記基板の所定領域は、前記複数の機能モジュールの内の特定の機能モジュールまたはマイクロプロセッサであることを特徴とする請求項１乃至１１のいずれかに記載した半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154534A JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
| US10/284,132 US7165183B2 (en) | 2002-05-28 | 2002-10-31 | Temperature controlled semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154534A JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006446A true JP2004006446A (ja) | 2004-01-08 |
| JP3485558B1 JP3485558B1 (ja) | 2004-01-13 |
Family
ID=29561368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154534A Expired - Fee Related JP3485558B1 (ja) | 2002-05-28 | 2002-05-28 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7165183B2 (ja) |
| JP (1) | JP3485558B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293768A (ja) * | 2005-04-12 | 2006-10-26 | Univ Waseda | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
| WO2006134775A1 (ja) * | 2005-06-15 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | 電子回路 |
| JP2008026948A (ja) * | 2006-07-18 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路 |
| JP2008124125A (ja) * | 2006-11-09 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
| US7499770B2 (en) | 2004-11-30 | 2009-03-03 | Kyocera Mita Corporation | Data processing device with cooling fan |
| US7760496B2 (en) | 2007-12-27 | 2010-07-20 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor storage device |
| JP2011049242A (ja) * | 2009-08-25 | 2011-03-10 | Nec Computertechno Ltd | 温度変化調整モジュール及び温度変化調整方法 |
| WO2014016867A1 (ja) * | 2012-07-24 | 2014-01-30 | ルネサスモバイル株式会社 | 半導体装置および電子装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7742887B2 (en) * | 2003-11-24 | 2010-06-22 | Qualcomm Incorporated | Identifying process and temperature of silicon chips |
| WO2006045807A2 (de) * | 2004-10-25 | 2006-05-04 | Robert Bosch Gmbh | Datenverarbeitungssystem mit variabler taktrate |
| US20060136755A1 (en) * | 2004-12-16 | 2006-06-22 | Shekoufeh Qawami | System, apparatus, and method to enable and disable a mode of operation of a stacked circuit arrangement on an independent circuit basis using register bits and a single shared mode control line |
| JP4754235B2 (ja) * | 2005-02-21 | 2011-08-24 | Ｎｔｎ株式会社 | 回転伝達装置 |
| US20080091974A1 (en) * | 2006-10-11 | 2008-04-17 | Denso Corporation | Device for controlling a multi-core CPU for mobile body, and operating system for the same |
| US8037325B1 (en) | 2008-12-09 | 2011-10-11 | Google Inc. | System and method for determining power consumption |
| CN103229121B (zh) * | 2010-11-25 | 2016-06-22 | 飞思卡尔半导体公司 | 集成电路以及集成电路的电力管理的方法 |
| KR101928005B1 (ko) | 2011-12-01 | 2019-03-13 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
| KR102223158B1 (ko) | 2014-09-12 | 2021-03-05 | 삼성전자주식회사 | 넓은 온도 범위에서 작동할 수 있는 메모리 장치와 이를 포함하는 데이터 처리 시스템 |
| KR102467451B1 (ko) * | 2016-06-17 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736995A (en) * | 1991-05-01 | 1998-04-07 | Hewlett-Packard Company | Temperature control of thermal inkjet printheads by using synchronous non-nucleating pulses |
| US5483656A (en) * | 1993-01-14 | 1996-01-09 | Apple Computer, Inc. | System for managing power consumption of devices coupled to a common bus |
| US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
| US5713030A (en) * | 1995-10-11 | 1998-01-27 | Vlsi Technology, Inc. | Thermal management device and method for a computer processor |
| JP3461237B2 (ja) | 1996-02-29 | 2003-10-27 | 株式会社東芝 | コンピュータシステム |
| US5940785A (en) * | 1996-04-29 | 1999-08-17 | International Business Machines Corporation | Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit |
| JPH10124168A (ja) | 1996-10-18 | 1998-05-15 | Nkk Corp | 可変クロック動作システム |
| US6167330A (en) * | 1998-05-08 | 2000-12-26 | The United States Of America As Represented By The Secretary Of The Air Force | Dynamic power management of systems |
| JP2000222061A (ja) | 1999-02-03 | 2000-08-11 | Matsushita Electric Ind Co Ltd | クロック制御方法および制御回路 |
| US6718474B1 (en) * | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
| US20020116563A1 (en) * | 2000-12-12 | 2002-08-22 | Lever Paul D. | Apparatus and method to reduce interrupt latency in shared interrupt systems |
| US7069984B2 (en) * | 2001-02-08 | 2006-07-04 | Oriol Inc. | Multi-channel temperature control system for semiconductor processing facilities |
| US6801246B2 (en) * | 2001-02-27 | 2004-10-05 | Thomson Licensing, S.A. | Method and apparatus for detecting change in video source material |
| US6967989B2 (en) * | 2002-05-17 | 2005-11-22 | Motorola, Inc. | Method and apparatus for time-sharing a rake receiver structure |
-
2002
- 2002-05-28 JP JP2002154534A patent/JP3485558B1/ja not_active Expired - Fee Related
- 2002-10-31 US US10/284,132 patent/US7165183B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499770B2 (en) | 2004-11-30 | 2009-03-03 | Kyocera Mita Corporation | Data processing device with cooling fan |
| JP2006293768A (ja) * | 2005-04-12 | 2006-10-26 | Univ Waseda | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
| WO2006134775A1 (ja) * | 2005-06-15 | 2006-12-21 | Matsushita Electric Industrial Co., Ltd. | 電子回路 |
| JP2008026948A (ja) * | 2006-07-18 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路 |
| JP2008124125A (ja) * | 2006-11-09 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
| US8760858B2 (en) | 2007-12-27 | 2014-06-24 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor storage device |
| US7760496B2 (en) | 2007-12-27 | 2010-07-20 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor storage device |
| US8040680B2 (en) | 2007-12-27 | 2011-10-18 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor storage device |
| US8130492B2 (en) | 2007-12-27 | 2012-03-06 | Kabushiki Kaisha Toshiba | Information processing apparatus and nonvolatile semiconductor storage device |
| JP2011049242A (ja) * | 2009-08-25 | 2011-03-10 | Nec Computertechno Ltd | 温度変化調整モジュール及び温度変化調整方法 |
| WO2014016867A1 (ja) * | 2012-07-24 | 2014-01-30 | ルネサスモバイル株式会社 | 半導体装置および電子装置 |
| JP5798685B2 (ja) * | 2012-07-24 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
| US10222272B2 (en) | 2012-07-24 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3485558B1 (ja) | 2004-01-13 |
| US20030226084A1 (en) | 2003-12-04 |
| US7165183B2 (en) | 2007-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004006446A (ja) | 半導体集積回路 | |
| US6192479B1 (en) | Data processing with progressive, adaptive, CPU-driven power management | |
| US6073244A (en) | Power-saving clock control apparatus and method | |
| JP3509232B2 (ja) | コンピュータシステムおよびその電力管理装置 | |
| US20090249090A1 (en) | Method and apparatus for dynamic power management control using parallel bus management protocols | |
| US8479030B2 (en) | Power management of components having clock processing circuits | |
| KR20180036966A (ko) | 전력 분배 네트워크(pdn) 드룹/오버슈트 완화 | |
| JPH10254587A (ja) | コンピュータシステム | |
| EP2115550A2 (en) | Methods and systems for power management in a data processing system | |
| US20160070582A1 (en) | Frequency and power management | |
| US7472289B2 (en) | Audio noise mitigation for power state transitions | |
| TWI470410B (zh) | 電子系統及其電源管理方法 | |
| US20070220281A1 (en) | Entry into a low power mode upon application of power at a processing device | |
| JP4715760B2 (ja) | マイクロコンピュータ及び制御システム | |
| JPH1031531A (ja) | 電子装置 | |
| US7839636B2 (en) | Image processing apparatus, fan control method, and energy-saving control device | |
| JP2000222061A (ja) | クロック制御方法および制御回路 | |
| JPH10149237A (ja) | 半導体回路 | |
| EP2136284A2 (en) | Noise reduction apparatus and method of dynamic power management processor | |
| JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
| JP2007058347A (ja) | 受信装置及びその制御方法 | |
| JP2002369499A (ja) | 電圧制御装置 | |
| JP2006072597A (ja) | データ処理装置及びデータ処理方法 | |
| JPH11327701A (ja) | マイクロコンピュ−タ装置 | |
| JP2990142B2 (ja) | 電子機器の電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |