JP2004004991A - 液晶表示装置 - Google Patents

Abstract

【課題】画素電極ＩＴＯと積み上げ電極層との接続抵抗をコンタクトメタルを使用することによって低減させることができ、またデ−タ線が絶縁膜によって埋め込まれデ−タ線の電界の影響を緩和することが可能なため表示品質を向上させることができる。更にデ−タ線の断線もコンタクトメタルによって防止されるため歩留りが向上する。
【解決手段】ＴＦＴのソ−スと導通接続しているデ−タ線と、ドレイン及び画素電極と導通接続している積み上げ電極層を、ＩＴＯとの接続抵抗が低くかつＩＴＯのエッチング液に溶解しないコンタクトメタル材料を用い、多層構造とする
【選択図】図１

Description

　本発明は、液晶表示装置に関し、特に、その表示品質の向上技術に関する。

　液晶表示装置においては、画素信号を供給するデ−タ線および走査信号を伝達するゲ−ト線が格子状に配置されており各画素領域が区画形成された一方側の透明絶縁基板と共通電極が形成された他方側の透明絶縁基板との間に液晶が封入されており、共通電極と各画素領域の画素電極との間に印加される電位を制御して、画素領域毎の液晶の配向状態を変化させるようになっている。

　このため、各画素領域から構成されたマトリクスアレイの一般的な構造は、垂直方向のデ−タ線と、水平方向のゲ−ト線とによって区画形成された画素領域にデ−タ線が導通接続するソ−スおよびゲ−ト線が導通接続するゲ−トを有するＴＦＴが構成されており、そのドレインには、それらの表面側に形成されたシリコン酸化膜からなる層間絶縁膜の接続孔を介して画素電極が導通接続している。

　従来の液晶表示装置においては、デ−タ線も画素電極と同一の層間絶縁膜上に形成されて、その接続孔を介してソ−スに導通接続しているため、デ−タ線と画素電極とデ−タ線とが短絡しやすい構造である。（図２に従来の構造であるデ−タ線と画素電極が同一の層間絶縁膜上に形成されている場合の構造断面図を示す）従って、それらを絶縁分離しておくためには、画素電極の端部とデ−タ線との間に所定の間隔を確保する必要があり、その間隔に相当して、画素電極の形成領域が狭くなり、開口率が低減するという問題がある。

　この問題を解決する手段として、デ−タ線と画素電極とを異なる絶縁膜上に形成すれば良い。これは、下層側層間絶縁膜の第１の接続孔を介して導通接続するデ−タ線と、下層側層間絶縁膜の第２の接続孔を介して導通接続する積み上げ電極層とを同一材料で形成し、この積み上げ電極層に上層層間絶縁膜の接続孔を介して端部がデ−タ線の上方に位置する画素電極が導通接続する構造である。（図３に画素電極とデ−タ線とを別層に形成した場合の構造断面図を示す。）

　従って、デ−タ線と画素電極とは互いに別層に形成されているため短絡する危険性がないので、デ−タ線の上方位置にまで画素電極の端部を配置することができるため、開口率が増加し、表示品質が向上する。

　しかし、デ−タ線および積み上げ電極層に低抵抗のＡｌを使用すると、画素電極のＩＴＯ膜との接続抵抗が高く、不安定なために表示品質低下の原因となる。また、画素電極のＩＴＯ膜をウェットエッチングによりパタ−ニングする場合、塩酸系の溶液を用いるため、画素電極の端部がデ−タ線の上方位置に配置されているこの構造においては、上層側層間絶縁膜の欠陥（ピンホ−ル）からエッチング液がしみこみデ−タ線の断線を引き起こし、歩留り低下の原因にもなる。

　従って、本発明の課題は、前述の画素電極と積み上げ電極層の接続抵抗の低減と、ＩＴＯ膜のエッチング液によるデ−タ線の断線防止が可能な構造とすることにより、表示品質向上可能な液晶表示装置を実現することにある。

　本発明は上記課題を解決するために、薄膜トランジスタのソース・ドレイン領域となるシリコン層上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極上に形成された第１層間絶縁膜を有し、前記第１層間絶縁膜の前記ソース領域上に第１の接続孔が設けられ、前記第１層間絶縁膜の前記ドレイン領域上に第２の接続孔が設けられ、前記ソース領域及び前記ドレイン領域に接続されるように形成された第１導電層と、前記第１導電層上に連続して形成された第２導電層とを有し、前記第１導電層と前記第２導電層を同時にパターニングすることにより形成された前記ソース領域に接続されるデータ線と、前記ドレイン領域に接続される積み上げ電極層とを有し、前記積み上げ電極層上に形成された第２層間絶縁膜を有し、前記第２の接続孔と平面的に重ならないように前記第２層間絶縁膜に第３の接続孔が設けられており、前記第３の接続孔を介し、ＩＴＯ膜をウェットエッチングすることによりパターニングして、前記積み上げ電極層に接続されるように形成されたＩＴＯからなる画素電極を有し、前記第２導電層を構成する材料と、前記第１導電層を構成する材料とは異なるとともに、前記画素電極との接続抵抗が低く、前記第２導電層は、ＭｏＳｉ_２、ＴｉＳｉ_２、ＷＳｉ_２、ＴａＳｉ_２、Ｔｉ、Ｗ、Ｔａ、ＴｉＮのうちのいずれかの材料からなり、ＩＴＯのエッチング液に溶解しない材料で形成されることを特徴とする液晶表示装置を提供する。

　本発明の液晶表示装置において前記のとおり、下層側層間絶縁膜上に形成された、多層配線構造のデ−タ線と同一材料を用いた画素電極と導通接続している多層構造の積み上げ電極層が形成されていることに特徴を有するので、以下の効果を奏する。

　従来画素電極ＩＴＯと導通接続していた積み上げ電極層であるアルミニウム層上に新たにコンタクトメタルを形成することによって、積み上げ電極層を多層構造とし、ＩＴＯとの接続抵抗を低減させることにより表示品質を向上させることができる。

　デ−タ線も前記積み上げ電極層と同一構造として、デ−タ線の２層目のデ−タ線はＩＴＯのエッチング液に溶解しない材料を使用し、上層側層間絶縁膜の欠陥よりＩＴＯのエッチング液が染み込んでもデ−タ線が断線するようなことがないため歩留まり向上に非常に有効な手段である。

　デ−タ線が上層側層間絶縁膜によって埋め込まれている構造のため、デ−タ線の電界の影響が少なく、それによって液晶の配向を乱すことがないので表示品質が向上する。

　多層膜を連続工程で堆積し、パタ−ニングもドライエッチング等で連続エッチをすれば、フォトエッチング工程も増えずスル−プットは下がらない。

　本発明に係る液晶表示装置を実施するための最良の形態を実施例に基づいて図面を参照して、以下説明する。

　図１は、本発明の実施例の液晶表示装置における画素領域の構造断面図を示したものである。

　この画素領域には、第１のデ−タ線１３および第２のデ−タ線１４が導通接続するソ−ス２、ゲ−ト線が導通接続するゲ−ト７、および画素電極１８が第１の積み上げ電極層１５および第２の積み上げ電極層１６を介して導通接続するドレイン３によって、ＴＦＴ８が形成されている。

　このＴＦＴの断面構造は、液晶表示装置全体を支持する絶縁透明基板１の表面側に多結晶シリコン層４が形成されており、この多結晶シリコンには、真性の多結晶シリコン領域であるチャネル領域５を除いて、ｎ型の不純物としてリンが導入されて（ｐ型を形成する場合はボロン）、ソ−ス２およびドレイン３が形成されている。

　ここでリンの導入は、多結晶シリコン層４の表面側に形成されたゲ−ト酸化膜６上のゲ−ト７をマスクとするイオン注入を利用することにより、ソ−ス２およびドレイン３がセルフアラインとなるように行われる。

　このＴＦＴ８の表面側には、シリコン酸化膜からなる第１の層間絶縁膜９が堆積されており、それには第１の接続孔１１と第２の接続孔１２とが開口されている。そのうち第１の接続孔を介して、アルミニウム層からなる第１のデ−タ線１３がソ−ス２に導通接続されている。その第１のデ−タ線１３上に多層配線構造としてＭｏＳｉ_２層を堆積し、デ−タ線１３と同様にパタ−ニングあるいは被覆するようにパタ−ニングし、第２のデ−タ線１４を形成する。

　一方、第２の接続孔を介して、第１のデ−タ線１３と同一材料のアルミニウム層からなる第１の積み上げ電極層１５がドレイン３に導通接続している。更にその第１の積み上げ電極層１５上に多層配線構造として、第２のデ−タ線１４と同一材料を用いて堆積し、第１の積み上げ電極層１５と同様にパタ−ニングあるいは被覆するようにパタ−ニングし、第２の積み上げ電極層１６を形成する。

　この構造において、スル−プット向上のため第１のデ−タ線１３と第１の積み上げ電極層１５は同一材料（アルミニウム等）および第２のデ−タ線１４と第２の積み上げ電極層１６も同一材料とすることが望ましい。更に第１の導電層（デ−タ線、積み上げ電極層）と第２の導電層（デ−タ線、積み上げ電極層）を連続工程で堆積し、エッチングも連続で行うとスル−プットが向上する。

　特に第２のデ−タ線１４と第２の積み上げ電極層１６は画素電極ＩＴＯ１８との接続抵抗が低く、ＩＴＯのエッチンク液に溶解しない材料が望ましく、本実施例ではＭｏＳｉ_２膜を使用したがＴｉＳｉ_２、ＷＳｉ_２、ＴａＳｉ_２、Ｔｉ、Ｗ、Ｔａ、ＴｉＮ等を用いても同様な結果が得られる。

　本発明の液晶表示装置において、前記第１のデ−タ線及び第１の積み上げ電極層は低抵抗で、ソ−ス・ドレインとオ−ミックコンタクト可能なアルミニウムのような材料を用いた上に前記第２のデ−タ線と前記第２の積み上げ電極層は、画素電極のＩＴＯとの接続抵抗が良好でかつＩＴＯのエッチング液に溶解されない材料を用いていることによって、画素電極ＩＴＯと積み上げ電極層との接続抵抗は低減され良好な表示品質を得ることができ、またデ−タ線もＩＴＯのエッチング液から保護されるためデ−タ線の断線を防止することが可能である。

　本発明は、画素電極ＩＴＯとの接続抵抗が低減し、デ−タ線の断線を防止することができるため、表示品質を向上させることが可能であり、液晶表示装置の構成として最適である。

本発明の一実施例を説明する図。 従来の液晶表示装置におけるマトリクスアレイの断面図その１。 従来の液晶表示装置におけるマトリクスアレイの断面図その２。

符号の説明

　　１ 　透明絶縁基板　　　　　
　　２ 　ソ−ス　　　　　　　　
　　３ 　ドレイン　　　　　　　
　　４ 　多結晶シリコン膜　　　
　　５ 　チャネル　　　　　　　
　　６ 　ゲ−ト酸化膜　　　　　
　　７ 　ゲ−ト電極　　　　　　
　　８ 　ＴＦＴ　　　　　　　　
　　９ 　下層側層間絶縁膜　　
　　１０　 上層側層間絶縁膜　　
　　１１　 接続孔１　　　　　　
　　１２　 接続孔２　　　　　　
　　１３　 第１のデ−タ線　　　
　　１４　 第２のデ−タ線　　　
　　１５　 第１の積み上げ電極層
　　１６　 第２の積み上げ電極層
　　１７　 接続孔　　　　　　　
　　１８　 画素電極　　　　　　

Claims (1)

1. 　薄膜トランジスタのソース・ドレイン領域となるシリコン層上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極上に形成された第１層間絶縁膜を有し、
   　前記第１層間絶縁膜の前記ソース領域上に第１の接続孔が設けられ、前記第１層間絶縁膜の前記ドレイン領域上に第２の接続孔が設けられ、
   　前記ソース領域及び前記ドレイン領域に接続されるように形成された第１導電層と、前記第１導電層上に連続して形成された第２導電層とを有し、
   　前記第１導電層と前記第２導電層を同時にパターニングすることにより形成された前記ソース領域に接続されるデータ線と、前記ドレイン領域に接続される積み上げ電極層とを有し、
   　前記積み上げ電極層上に形成された第２層間絶縁膜を有し、
   　前記第２の接続孔と平面的に重ならないように前記第２層間絶縁膜に第３の接続孔が設けられており、
   　前記第３の接続孔を介し、ＩＴＯ膜をウェットエッチングすることによりパターニングして、前記積み上げ電極層に接続されるように形成されたＩＴＯからなる画素電極を有し、　前記第２導電層を構成する材料と、前記第１導電層を構成する材料とは異なるとともに、前記画素電極との接続抵抗が低く、前記第２導電層は、ＭｏＳｉ_２、ＴｉＳｉ_２、ＷＳｉ_２、ＴａＳｉ_２、Ｔｉ、Ｗ、Ｔａ、ＴｉＮのうちのいずれかの材料からなり、ＩＴＯのエッチング液に溶解しない材料で形成されることを特徴とする液晶表示装置。

Images