JP2003523570A - 自由にプログラム可能なブロックのためのシステムキャリア - Google Patents

Abstract

(57)【要約】 この発明はバスによって互いに接続される自由にプログラム可能なブロック（ゲートアレイ）のためのシステムキャリアに関する。自由にプログラム可能なブロック（１８）を有するモジュール（１２）を受けるための少なくとも３つの同様に構成されたコネクタ（２４）がシステムキャリア（１０）上に配置される。モジュールはコネクタ（２４）に結合することができ、その位置は変更可能であり、したがって、コネクタ（２４）は３つのグループのバス（２８、３０、３２）によって互いに固定的に接続される。

Description

【発明の詳細な説明】

【０００１】 本発明は、バスによって互いに接続された自由にプログラム可能なブロック（
ゲートアレイ）のためのシステムキャリアに関する。

【０００２】 複雑な集積回路（ＩＣ）の開発においては最初に論理設計が作成されるが、こ
れは、ハードウェア記述言語（ＨＤＬ）として知られているプログラミング言語
によるスピーチベースの記述に基づいている。高集積超小型電子回路の機能検証
の目的で、通常、開発段階で論理シミュレーションが用いられる。このシミュレ
ーションを補うものとして、近年、論理エミュレーションのための特定的なプラ
ットフォームが使用されている。ネットワークリストとして存在しかつ検証対象
である回路は、複数の特定的なプログラマブルスイッチマトリクスによって接続
された複数の自由にプログラム可能なロジックブロック（ＦＰＧＡ）に区分され
る。この技術は高速プロトタイプ法として知られている。開発者はこれにより、
回路がシリコン内に成型される前に、論理設計の早期開発段階において、プラッ
トフォーム上の当該回路のテストをすることができる。

【０００３】 このシステムは、スイッチマトリクスのために相当長い伝搬時間遅延を容認せ
ねばならないという欠点を有し、このため論理設計の検証は非常に困難であり、
不可能な場合さえある。これに加えて、プログラマブルブロックはプラットフォ
ーム上に固定され、同様に固定された接続によってスイッチマトリクスを介して
互いに接続されている。

【０００４】 本発明は、スイッチマトリクスを必要としない、広く利用可能なシステムキャ
リアを提供することを目的としており、それにより、非常に短くかつ常に固定的
に予め決定可能な信号伝搬時間が達成され、該システムはリアルタイムで検証す
ることが可能となる。

【０００５】 最初に概略を述べた一般的なタイプのシステムキャリアの場合、本発明に従っ
てその目的は以下により達成される。すなわち、自由にプログラム可能なブロッ
ク（ゲートアレイ）を有するモジュールを各々１つ受けるための少なくとも３つ
の同様に構成されたコネクタが該システムキャリア上に配置され、前記モジュー
ルは該コネクタに結合可能でありかつその位置は変更可能であり、該コネクタは
３つのグループのバスによって互いに固定的に接続される。

【０００６】 これにより、最初は未構成のボードとして存在するシステムキャリアが固定さ
れたバスシステムを含むにすぎないという、顕著な利点が達成される。該システ
ムボードは、自由にプログラム可能なブロックを含有しかつ一致するアーキテク
チャを有するモジュールと組合せられて初めて、プログラミングの結果としての
論理関数が与えられて直ちに使用可能となる。可変位置に配置することのできる
別個に構成可能なブロックのおかげで、該バスシステムを介して所期の目的に合
致した最適な接続を素早く実現することが可能であり、それにより、該ボードの
複数の電子機能に対する異なるアクセスが可能となる。該システムのモジュラ構
造の結果、さらなる利点として、異なるサイズの利用可能なＦＰＧＡブロックに
対して資源を常に与えることが可能となり、また、技術的に最も新しい世代のＦ
ＰＧＡブロックを使用することが可能になる。

【０００７】 各モジュールにおいて、自由にプログラム可能なブロックは回路基板に固定的
に接続され、該基板の裏側からプラグインピンが突出し、それらのピンはコネク
タ内の対応する受け座に差込むことができる。プラグインピンおよび受け座の構
成は、この場合、対称である。

【０００８】 プラグインピンおよび受け座の構成が点対称であれば、各モジュールは、１８
０°回転させることによって、コネクタに２つの異なる位置で結合することがで
きる。また、コネクタ上で長手方向に変位させることにより、モジュールを異な
る位置に配置することが考えられ得る。

【０００９】 バスの各グループは異なるタスクを有し、適宜、データ伝送機能も有する。第
１のグループのバス（プライベートバス）において、各バスはそれぞれ、２つの
コネクタを互いに直接接続する。第２のグループのバス（ローカルバス）によっ
て、すべてのコネクタが互いに接続される。第３のグループのバス（グローバル
バス）は、すべてのコネクタを互いに接続するのに加えて、さらなるシステムキ
ャリアとのリンクを実現する。したがって、該システムキャリアのアーキテクチ
ャにより、容量を拡張する目的で複数のシステムキャリアを並列に接続すること
ができる。

【００１０】 複数のバスのうちいくつかのバスはさらに、メモリにも接続可能である。

【００１１】

【詳細な説明】

以下に本発明を図面に示される実施例を用いて説明する。

【００１２】 図２は、既に説明した先行技術をシステムキャリア（ボード１０）で示す。該
ボード上には合計３つのプログラムされたブロックＡ、Ｂ、Ｃが固定される。該
ブロック（モジュール１２）は、同様に固定された接続線１４（バス）を介して
互いにかつスイッチマトリクス１６に接続される。上述のように、このようなシ
ステムはフレキシブルではなく、そのため、製造およびエミュレーション目的の
応用に費用および時間がかかる。さらに、スイッチマトリクス１６による伝搬時
間遅延が予測できないためにリアルタイム機能を実現することができない、とい
う深刻な欠点がある。

【００１３】 図１に、本発明に従って構築された２つのシステムキャリア（ボード１０、１
０′）を概略的に示す。各キャリアは同様に、自由にプログラム可能なＦＰＧＡ
ブロックＡ、Ｂ、Ｃを有する３つのモジュール１２を担持するが、後者はボード
１０上に固定されているのではなく、置換したり、さらに位置を変えたりするこ
とができる。

【００１４】 図４から図６に、各モジュール１２が回路基板２０に永久的に固定された自由
にプログラム可能なゲートアレイブロック（ＦＰＧＡ）１８を含むことが概略的
に示される。回路基板２０の裏側からプラグインピン２２が突出しており、それ
らのピンは、システムキャリア（ボード１０）の上に設けられたコネクタ２４の
対応する受け座２６に差込むことができる（図７もまた参照）。

【００１５】 図７は、システムキャリア１０の可能な一実施例を、電気配線を含まず３つの
コネクタ２４を含めて示す平面図である。受け座２６を有するコネクタ２４が図
７の下方に示される。他の２つのコネクタはそれぞれモジュール１２によって占
有されている。図６および図７を比較して、モジュール１２の裏側にあるプラグ
インピン２２の構成とコネクタ２４の受け座２６の構成とが互いに対応すること
がわかる。これらは２つの軸に対しても中心に対しても対称であり、各モジュー
ル１２をコネクタ２４の上に、少なくとも２つの異なる位置に設置することがで
きるという、非常に有利な可能性をもたらす。点対称の場合には、モジュール１
２を１８０°回転させることによって、コネクタ２２上に２つの異なる位置を実
現することができるが、これについては後により詳細に説明する。加えて、コネ
クタ２４およびプラグインピン２２を適切に構成することにより、コネクタ２４
に対してモジュール１２を変位することによって異なる位置付けを実現すること
が考えられ得る。

【００１６】 システムキャリア１０を広範囲で利用できるようにするには、それが固定バス
システムを備えることもまた重要である。図１は、ボード１０上にモジュール１
２のために設けられた３つすべてのコネクタ２４が、リング形状で示されるプラ
イベートバス２８によって、互いに２つずつ接続されることを示す。プライベー
トバス２８は種々の機能およびタスクを有し得るが、これは図３において、連続
線として示されるバス２８、点線として示されるバス２８′、および１点鎖線と
して示されるバス２８″によって表わされる。

【００１７】 第２のグループのバスは、公知のローカルバス３０によって形成され、これら
のバスがボード１０上のすべてのコネクタ２２を互いに接続する。これらのロー
カルバス３０は図３においてジグザグ線で示される。

【００１８】 最後に、第３のグループのバスは、公知のグローバルバス３２によって形成さ
れ、図３においては波線で表わされている。これらはすべてのコネクタ２４を互
いに接続し、さらに、別のシステムキャリア、図１の例においてはシステムキャ
リア１０′との接続を実現する。したがって、これらグローバルバス３２によっ
て複数のシステムキャリアを、システム全体の拡張のために接続することができ
る。

【００１９】 最後に、図３は、プライベートバス２８″がメモリ３４に接続され、ローカル
バス３０のうち１つのバスが別のメモリ３４に接続されることを示す。

【００２０】 図８は、３つのコネクタ２４を含む図７の右側部分を詳細に示す。それらのコ
ネクタはプライベートバス２８（連続線）、２８′（点線）および２８″（１点
鎖線）によって互いに接続されている。図３に基づき、ローカルバス３０はジグ
ザグ線で、グローバルバス３２は波線で示されている。

【００２１】 図８に示す３つすべてのコネクタ２４はモジュール１２によって占有され、そ
れらモジュールの自由にプログラム可能なブロック１８（ＦＰＧＡ）は、結果的
にフルに利用されるようにプログラムされる。これは、図８において、接続され
たバスのグレイトーンに対応する異なるグレイトーンで示される、完全に占有さ
れたピンのグループによって示される。

【００２２】 図９および図１０は応用例を示すが、それぞれの場合において、結果的にバス
は最大利用されず、異なる部分のみが部分的に利用されている。ここでもまた、
ＦＰＧＡブロック１８のすべてのプラグインピン２２はバスによって互いに接続
されるが、電気的に完全に占有されてはおらず、占有されていない領域が黒で示
される。たとえば、図９では、モジュールＡ、Ｂ、Ｃの左半分が部分的にしか占
有されていないので、プライベートバス２８、２８′、２８″は部分的にしか利
用されておらず、これに対して、ローカルバス３０およびグローバルバス３２は
完全に利用されている（図９の各コネクタ２４の右側部分）。

【００２３】 もし、図１０に示すように、モジュールＡ、Ｂ、Ｃが１８０°回転されれば、
先に左側にあった部分的にのみ占有された領域がプライベートバス２８、２８′
、２８″に接続され、後者は今やフルに利用されるようになる。

【００２４】 このことから、モジュール１２を単に回転することにより、または示されるよ
うに変位することにより、容量およびバスの異なる用途を最適とすることが可能
となる。複数の用途の１つとして、たとえば、メモリ３４へのアクセスが挙げら
れる。

【００２５】 本発明において、システムを１つまたは２つのモジュールのみで動作させるか
、または、コネクタ２４よりも小さいモジュールを使用することが可能であり、
それにより、示されるように、回転ではなく変位によって異なる位置付けを実現
することができる。

【００２６】 本発明の利点は、主に、広範囲に及ぶリアルタイム機能が実現されることにあ
る。これにより、多種多様の回路設計のシミューレーションが可能になり、後に
実現される半導体回路の機能および時間動作をシミュレートすることが可能にな
る。クリティカルシグナルパスを接続するのにスイッチマトリクスが不要である
ため、非常に短い信号伝搬時間が予測可能である。

【００２７】 固定バス構造により、自由にプログラム可能なゲートアレイの互いに対する最
適な信号接続が可能になる。そのモジュラ構造の結果として、ＦＰＧＡは自由に
選択可能であり、互いに置換可能であり、さらに、内部バス構造が最適に利用さ
れるように位置付けることが可能である。

【図面の簡単な説明】

【図１】 本発明に従った、各々が固定バスシステムを有する２つのシステ
ムキャリア（ボード）を示す概略図である。

【図２】 複数のブロックが固定配線を介して共通のスイッチマトリクスに
接続される、従来のボードを示す概略図である。

【図３】 図１に示す例に従ったシステムキャリアの概略図である。

【図４】 コネクタにモジュールが接続される様子を示す、該システムキャ
リアの部分断面図である。

【図５】 図４に示すモジュールの平面図である。

【図６】 該モジュールの裏面図である。

【図７】 システムキャリア（ボード）の可能なレイアウトを電気配線なし
で示す平面図である。

【図８】 図７のボードをバスシステムとともに示す詳細図であって、すべ
てのバスを最大限に利用するモジュールとの組合せを示す図である。

【図９】 図８の変形を示す図であって、バスの部分利用を示す図である。

【図１０】 図９に対応する図であって、モジュールの異なる位置付けを示
す図である。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 バスによって互いに接続された自由にプログラム可能なブロ
   ック（ゲートアレイ）のためのシステムキャリアであって、該システムキャリア
   （１０）上に、各々が自由にプログラム可能なブロック（１８）を有するモジュ
   ール（１２）を受けるための少なくとも３つの同様に構成されたコネクタ（２４
   ）が配置され、前記モジュールは該コネクタ（２４）に結合され得、その位置は
   変更され得、該コネクタ（２４）は３つのグループのバス（２８、３０、３２）
   によって互いに固定的に接続されることを特徴とする、システムキャリア。
2. 【請求項２】 各自由にプログラム可能なブロック（ＦＰＧＡ１８）が回路
   基板（２０）に固定的に接続され、該回路基板の裏側からプラグピン（２２）が
   突出し、該プラグピンは該コネクタ（２４）内の対応する受け座（２６）に差込
   まれ得ることを特徴とする、請求項１に記載のシステムキャリア。
3. 【請求項３】 該プラグインピン（２２）および該受け座（２６）の構成は
   対称的であることを特徴とする、請求項２に記載のシステムキャリア。
4. 【請求項４】 該プラグインピン（２２）および該受け座（２６）の構成が
   点対称であり、その結果、該モジュール（１２）を１８０°回転させることによ
   り該コネクタ（２４）に対して２つの異なる位置で結合することができることを
   特徴とする、請求項３に記載のシステムキャリア。
5. 【請求項５】 第１のグループのバス（プライベートバス）において、各バ
   ス（２８）はそれぞれ２つのコネクタ（２４）を互いに直接に接続することを特
   徴とする、前掲の請求項のいずれかに記載のシステムキャリア。
6. 【請求項６】 第２のグループのバス（ローカルバス３０）により、すべて
   のコネクタ（２４）が互いに接続されることを特徴とする、前掲の請求項のいず
   れかに記載のシステムキャリア。
7. 【請求項７】 第３のグループのバス（グローバルバス３２）がすべてのコ
   ネクタ（２４）を互いに対して接続し、加えて、さらなるシステムキャリア（１
   ０′）との接続を実現することを特徴とする、前掲の請求項のいずれかに記載の
   システムキャリア。
8. 【請求項８】 個別のバス（２８、３０）がメモリ（３４）に接続されるこ
   とを特徴とする、前掲の請求項のいずれかに記載のシステムキャリア。