JP2003521035A - コンピュータのロードとストア演算を改善する方法および装置 - Google Patents

コンピュータのロードとストア演算を改善する方法および装置

Info

Publication number
JP2003521035A
JP2003521035A JP2001554162A JP2001554162A JP2003521035A JP 2003521035 A JP2003521035 A JP 2003521035A JP 2001554162 A JP2001554162 A JP 2001554162A JP 2001554162 A JP2001554162 A JP 2001554162A JP 2003521035 A JP2003521035 A JP 2003521035A
Authority
JP
Japan
Prior art keywords
stream
memory
instruction
register
data entity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001554162A
Other languages
English (en)
Other versions
JP3721129B2 (ja
Inventor
ネミロフスキイ，マリオ
ムソル，エンリケ
サンカー，ナレンドラ
メルビン，ステイーブン
Original Assignee
クリアウオーター・ネツトワークス・インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリアウオーター・ネツトワークス・インコーポレイテツド filed Critical クリアウオーター・ネツトワークス・インコーポレイテツド
Publication of JP2003521035A publication Critical patent/JP2003521035A/ja
Application granted granted Critical
Publication of JP3721129B2 publication Critical patent/JP3721129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Complex Calculations (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Pens And Brushes (AREA)

Abstract

(57)【要約】 コンピュータシステムにおけるロードおよびストア演算を拡張して、ストリームロードおよびストア、ならびにマスクされたロードおよびストアを提供する。ストリーム演算において、適切な引数により、データエンティティの読取りを開始するメモリ１１の第１のアドレス１３またはレジスタファイル１５の第１のレジスタ１７、エンティティの記憶を開始する第１のアドレス１３または第１のレジスタ１７、ならびに読取りまたは書込みを行うエンティティの数を示すストリーム命令をＣＰＵが実行する。マスクされたロードおよびマスクされたストア演算（１７、１８）において、記憶されたマスクを使用して、ロードおよびストアのための第１のアドレスとレジスタとに関するパターンを示す。マスクに関して、ビットストリングベクトル法を教示する。

Description

【発明の詳細な説明】
【０００１】 発明の分野 本発明は、デジタル処理の分野に関し、より詳細には、コンピュータの演算に
おいてデータエンティティをロードし、ストアするための方法および装置に関す
る。
【０００２】 関連出願の相互参照 本発明は、２０００年１月１８日出願の仮出願第６０／１７６９３７号に対す
る優先権を主張し、また、本発明は、１９９８年１２月１６日出願の同時係属出
願第０９／２１６０１７号、１９９９年１月２７日出願の同時係属出願第０９／
２４００１２号、１９９９年３月２２日出願の同時係属出願第０９／２７３８１
０号、１９９９年５月１４日出願の同時係属出願第０９／３１２３０２号に関し
、また一部継続出願である以上に列挙する４件に関し、４件すべてを参照により
本件に組み込む。
【０００３】 発明の背景 本発明は、ソフトウェアからの命令を実行する際のＣＰＵ動作の分野に関する
。当技術分野で知られるとおり、多くの種類の命令セットアーキテクチャ（ＩＳ
Ａ）が存在し、いくつかのアーキテクチャが、多くのコンピュータオペレーショ
ンで好まれるようになっている。これらアーキテクチャの１つが、よく知られて
いるＭＩＰＳ ＩＳＡであり、本明細書では、いくつかの例でＭＩＰＳ ＩＳＡ
を使用する。ただし、本発明は、ＭＩＰＳ ＩＳＡには限定されない。
【０００４】 命令を実行する際にコンピュータプロセスにおいて必要な動作の１つが、汎用
メモリまたはキャッシュメモリと、データが即時にアクセス可能であるＣＰＵの
レジスタファイルとの間でデータエンティティを移動することである。複数のデ
ータエンティティをロードまたはストアしてからでなければ、実行を開始または
継続できないとき、従来の命令セットアーキテクチャでは、いくつかの命令が必
要とされる。データにアクセスする必要があるアプリケーションでは、既知のパ
ターンで関連するデータエンティティをロードまたはストアすることが可能な単
一の命令を有することが望ましく、またそのような動作が可能な単一の命令が、
多くのコンピュータ演算の速度および効率を相当に向上させることを本発明者は
発見した。
【０００５】 したがって、明らかに必要とされているのは、メモリの中で既知の位置関係を
有するデータエンティティを示すための単一の命令を含み、該単一命令を実行し
た結果として一連のそのようなデータエンティティをロードまたはストアするた
めの方法および装置である。
【０００６】 発明の概要 本発明の好ましい実施形態では、コンピュータ演算において、メモリからデー
タエンティティを選択し、データエンティティをレジスタファイルに書き込むた
めの方法が提供され、本方法は、（ａ）第１のアドレスから開始してＮ個のエン
ティティを選択して読み取るステップと、（ｂ）メモリのエンティティの順序で
第１のレジスタからのレジスタ・ファイルにエンティティを書き込むステップと
を含む。好ましい実施形態では、ステップは、命令セットアーキテクチャ（ＩＳ
Ａ）に従って実施されるストリームロード（Ｓｔｒｅａｍ Ｌｏａｄ）命令の結
果起こり、ＩＳＡは、ＭＩＰＳであることが可能である。また、好ましい実施形
態では、ストリームロード命令の引数が、データエンティティの読取りを開始す
るメモリアドレス、データエンティティの書込みを開始するレジスタファイルの
第１のレジスタ、ならびに読取りおよび書込みを行うデータエンティティの数を
示す数値を示す。
【０００７】 本発明の別の態様では、コンピュータ演算において、レジスタファイルからデ
ータエンティティを選択し、データエンティティをメモリに書き込むための方法
が提供され、本方法は、（ａ）第１のレジスタから開始してＮ個のエンティティ
を選択して読み取るステップと、（ｂ）レジスタファイルのエンティティの順序
で第１のアドレスからメモリにエンティティを書き込むステップとを含む。好ま
しい実施形態では、ステップは、命令セットアーキテクチャ（ＩＳＡ）に従って
実施されるストリームストア命令の結果起こり、ＩＳＡは、ＭＩＰＳである。ま
た、好ましい実施形態では、ストリームストア命令の引数が、データエンティテ
ィの読取りを開始するレジスタ、データエンティティの書込みを開始するメモリ
のアドレス、ならびに読取りおよび書込みを行うデータエンティティの数を示す
数値を示す。
【０００８】 本発明の別の態様では、コンピュータ演算において、メモリからデータエンテ
ィティを選択し、データエンティティをレジスタファイルに書き込むための方法
が提供され、本方法は、（ａ）第１のアドレスとの関係で、コピーするエンティ
ティの第１のマップを照会するステップと、（ｂ）マップによって示されるエン
ティティを選択して読み取るステップと、（ｃ）第１のレジスタとの関係で、メ
モリからコピーしたエンティティを書き込む位置の第２のマップを照会するステ
ップと、（ｄ）第２のマップに従ってエンティティをレジスタファイルに書き込
むステップとを含む。好ましい実施形態では、ステップは、命令セットアーキテ
クチャ（ＩＳＡ）に従って実施されるマスクされたロード（Ｍａｓｋｅｄ Ｌｏ
ａｄ）命令の結果起こる。また、好ましい実施形態では、ＩＳＡは、ＭＩＰＳで
ある。また、好ましい実施形態では、マスクされたロード命令の引数が、マスク
の位置決めをするための開始メモリアドレス、使用するマスク番号、およびレジ
スタファイルにデータエンティティの書込みを開始する第１のレジスタを示す。
いくつかの実施形態では、第１のおよび第２のマップは、ビットストリングとし
て実施され、ストリングにおけるビットの位置が、メモリから選択されるべきデ
ータエンティティの位置、およびデータエンティティが書き込まれるべきレジス
タを示す。
【０００９】 本発明のさらに別の態様では、レジスタファイルからデータエンティティを選
択し、データエンティティをメモリに書き込むための方法が提供され、本方法は
、（ａ）第１のレジスタとの関係で、読み取るエンティティの第１のマップを照
会するステップと、（ｂ）マップによって示されるエンティティを選択して読み
取るステップと、（ｃ）第１のアドレスとの関係で、レジスタファイルから読み
取ったエンティティを書き込む位置の第２のマップを照会するステップと、（ｄ
）第２のマップに従ってエンティティをメモリファイルに書き込むステップとを
含む。好ましい実施形態では、ステップは、命令セットアーキテクチャ（ＩＳＡ
）に従って実施されるマスクされたストア（Ｍａｓｋｅｄ Ｓｔｏｒｅ）命令の
結果起こり、ＩＳＡは、ＭＩＰＳであることが可能である。また、好ましい実施
形態では、マスクされたストア命令の引数が、マスクを位置決めするための開始
レジスタ、番号を使用するマスク、およびメモリへのデータエンティティの書込
みを開始する第１のレジスタを示す。いくつかの実施形態では、第１のおよび第
２のマップは、ビットストリングとして実施され、ストリングにおけるビットの
位置が、読み取られるべきデータエンティティの位置、およびデータエンティテ
ィが書き込まれるべきレジスタを示す。
【００１０】 本発明のさらに別の実施形態では、コンピュータ演算において使用するための
ストリームロード命令が提供され、本命令は、命令の指示と、データエンティテ
ィの読取りを開始するメモリの第１のアドレスを示す第１の引数と、メモリから
読み取ったデータエンティティの書込みを開始するレジスタファイルの第１のレ
ジスタを示す第２の引数と、読取りおよび書込みを行うデータエンティティの数
を示す第３の引数とを含む。
【００１１】 別の態様では、ストリーム・ストア命令が提供され、本命令は、命令の指示と
、データエンティティの読取りを開始するレジスタファイルの第１のアドレスを
示す第１の引数と、レジスタファイルから読み取ったデータエンティティの書込
みを開始するメモリの第１のアドレスを示す第２の引数と、読取りおよび書込み
を行うデータエンティティの数を示す第３の引数とを含む。
【００１２】 さらに別の態様では、マスクされたロード命令が提供され、本命令は、命令の
指示と、読み取るべきデータエンティティを示すマスクを配置するメモリの第１
のアドレスを示す第１の引数と、メモリから読み取ったデータエンティティの書
込みを開始するレジスタファイルの第１のレジスタを示す第２の引数と、読取り
および書込みを行うデータエンティティを選択するのに使用するマスク番号を示
す第３の引数とを含む。
【００１３】 さらに別の態様では、マスクされたストア命令が提供され、本命令は、命令の
指示と、読み取るべきデータエンティティを示すマスクを配置するレジスタファ
イルの第１のレジスタを示す第１の引数と、レジスタファイルから読み取ったデ
ータエンティティの書込みを開始するメモリの第１のアドレスを示す第２の引数
と、コピーおよび書込みを行うデータエンティティを選択するのに使用するマス
ク番号を示す第３の引数とを含む。
【００１４】 別の態様では、ＣＰＵと、メモリと、レジスタファイルとを含む計算システム
が提供される。システムは、メモリからレジスタファイルにデータエンティティ
をロードする際、ＣＰＵが、所定の数のデータエンティティを読み取り、所定の
第１のレジスタから開始して、メモリと同じ順序でデータエンティティをレジス
タファイルのレジスタに書き込むことを特徴とする。システムの好ましい実施形
態では、メモリからレジスタファイルにデータエンティティを転送することは、
命令セットアーキテクチャ（ＩＳＡ）に従って実施され、ＣＰＵによって実行さ
れるストリームロード命令の結果起こり、ＩＳＡは、ＭＩＰＳであることが可能
である。いくつかの実施形態では、ストリームロード命令の引数が、データエン
ティティの読取りを開始するメモリアドレス、データエンティティの書込みを開
始するレジスタファイルの第１のレジスタ、ならびに読取りおよび書込みを行う
データエンティティの数を示す数値を示す。
【００１５】 さらに別の態様では、ＣＰＵと、メモリと、レジスタファイルとを含む計算シ
ステムが提供される。システムは、レジスタファイルからメモリにデータエンテ
ィティをストアする際、ＣＰＵが、レジスタファイルから所定の数のデータエン
ティティを読み取り、所定の第１のアドレスから開始して、レジスタファイルと
同じ順序でデータエンティティをメモリのアドレス指定された場所に書き込むこ
とを特徴とする。好ましい実施形態では、レジスタファイルからメモリにデータ
エンティティをストアすることは、命令セットアーキテクチャ（ＩＳＡ）に従っ
て実施され、ＣＰＵによって実行されるストリームストア命令の結果起こり、Ｉ
ＳＡは、ＭＩＰＳであることが可能である。また、好ましい実施形態では、スト
リームストア命令の引数が、データエンティティを読み取る第１のレジスタファ
イル、データエンティティを書き込むメモリの第１のアドレス、ならびに読取り
および書込みを行うデータエンティティの数を示す数値を示す。
【００１６】 別の態様では、ＣＰＵと、メモリと、レジスタファイルとを含む計算システム
が提供される。このシステムは、レジスタファイルからメモリにデータエンティ
ティをストアする際、ＣＰＵが、レジスタファイルから所定の数のデータエンテ
ィティを読み取り、所定の第１のアドレスから開始して、レジスタファイルと同
じ順序でデータエンティティをメモリのアドレス指定された場所に書き込むこと
を特徴とする。好ましい実施形態では、レジスタファイルからメモリにデータエ
ンティティをストアすることは、命令セットアーキテクチャ（ＩＳＡ）に従って
実施され、ＣＰＵによって実行されるストリームストア命令の結果起こり、ＩＳ
Ａは、ＭＩＰＳであることが可能である。いくつかの実施形態では、ストリーム
ストア命令の引数が、データエンティティを読み取る第１のレジスタファイル、
データエンティティを書き込むメモリの第１のアドレス、ならびに読取りおよび
書込みを行うデータエンティティの数を示す数値を示す。
【００１７】 別の態様では、ＣＰＵと、メモリと、レジスタファイルとを含む計算システム
が提供される。メモリからレジスタファイルにデータエンティティをロードする
際、ＣＰＵは、第１のアドレスに関する所定のパターンに従ってデータエンティ
ティを読み取り、第１のレジスタに関する所定のパターンでデータエンティティ
をレジスタファイルのレジスタに書き込む。好ましい実施形態では、メモリから
レジスタファイルにデータエンティティをロードすることは、命令セットアーキ
テクチャ（ＩＳＡ）に従って実施され、ＣＰＵによって実行されるマスクされた
ロード命令の結果起こり、ＩＳＡは、ＭＩＰＳであることが可能である。いくつ
かの実施形態では、マスクされたロード命令の引数が、データエンティティの読
取りを開始するメモリアドレス、データエンティティの書込みを開始するレジス
タファイルの第１のレジスタ、ならびにデータエンティティの読取りおよび書込
みのためのメモリおよびレジスタファイルの相対位置を示すのに使用するストア
されたマスクを示すマスク番号を示す。さらに、ストアされたマスクは、２ビッ
トストリングベクトルとして実施することが可能であり、第１のアドレスとの関
係でどのデータエンティティを読み取るかを第１のベクトルが示し、第１のレジ
スタとの関係でどのレジスタにデータエンティティを書き込むかを第２のベクト
ルが示す。
【００１８】 さらに別の態様では、ＣＰＵと、メモリと、レジスタファイルとを含む計算シ
ステムが提供される。システムでは、レジスタファイルからメモリにデータエン
ティティをストアする際、ＣＰＵが、所定のパターンに従ってレジスタファイル
からデータエンティティを読み取り、第１のアドレスから開始して、やはり所定
のパターンに従ってデータエンティティをメモリのアドレス指定された場所に書
き込む。好ましい実施形態では、レジスタファイルからメモリにデータエンティ
ティをストアすることは、命令セットアーキテクチャ（ＩＳＡ）に従って実施さ
れ、ＣＰＵによって実行されるマスクされたストア命令の結果起こり、ＩＳＡは
、ＭＩＰＳであることが可能である。好ましい実施形態では、マスクされたロー
ド命令の引数が、データエンティティの読取りを開始するメモリアドレス、デー
タエンティティの書込みを開始するレジスタファイルの第１のレジスタ、ならび
にデータエンティティの読取りおよび書込みのためのメモリおよびレジスタファ
イルの相対位置を示すのに使用するストアされたマスクを示すマスク番号を示す
。いくつかの実施形態では、ストアされたマスクは、２ビットストリングベクト
ルとして実施され、第１のレジスタとの関係でどのデータエンティティを読み取
るかを第１のベクトルが示し、第１のアドレスとの関係でどのレジスタにデータ
エンティティを書き込むかを第２のベクトルが示す。
【００１９】 さらに別の態様では、動的マルチストリーミング（ＤＭＳ）プロセッサが提供
され、本プロセッサは、第１の複数ｋ個の個別ストリームと、第２の複数ｍ個の
マスクまたはマスクセットとを含む。第２の複数ｍ個の個別マスクまたはマスク
セットは、マスクされたロードおよび／またはマスクされたストア演算を行うた
め、第１の複数ｋ個のストリームの個々のストリームを排他的に使用するように
専用に供される。好ましい実施形態では、個々のマスクまたはマスクセットは、
個々のマスクまたはマスクセットを専用とするストリームによってのみ変更可能
である。
【００２０】 さらに別の態様では、動的マルチストリーミング（ＤＭＳ）プロセッサシステ
ムが提供され、本システムは、複数ｋ個の個別ストリームと、マスクされたロー
ド動作およびマスクされたストア演算を行う際に使用するための１組のマスクま
たはマスクセットを含み、単一の命令を実行した結果として、かつマスク、キャ
ッシュメモリ、およびシステムメモリに従って複数のデータエンティティがロー
ドされるか、またはストアされる。システムは、マスクされたロード動作または
マスクされたストア演算を行う際、システムメモリと１つまたは複数のレジスタ
ファイルの間で直接にデータエンティティを転送することを特徴とする。
【００２１】 以下、詳細な実施を可能にすることにおいて教示する本発明の実施形態では、
単一の命令に従って複数のデータエンティティの読取りおよび書込みを行うこと
ができ、実行時に多くのサイクルを節約し、連続的にまたは事前にストアされた
位置マスクに従って読取りおよび書込みを行うため、データエンティティを選択
できる、コンピュータシステムにおけるロードおよびストア演算のための方法お
よび装置が、初めて提供される。
【００２２】 好ましい実施形態の説明 以上に概略で説明したように、コンピュータ演算の技術分野において、いくつ
かの異なる命令セットアーキテクチャ（ＩＳＡ）が存在する。命令セットアーキ
テクチャは、一般的に言って、ＣＰＵが命令として解釈する２進ワードにおける
ビットおよびビットのセットの配列である。よく知られているＭＩＰＳ ＩＳＡ
は、好ましい実施形態で本発明を実施する際に本発明者によって使用されたアー
キテクチャであるが、本発明は、もちろん、ＭＩＰＳ ＩＳＡに限定されない。
この理由で、ＭＩＰＳアーキテクチャで知られる命令語の部分の特定の使用は、
本明細書では詳細に説明しない。ＭＩＰＳアーキテクチャが、新しい命令を実施
するのに使用できる未使用の演算コードを提供することは、よく知られており、
本発明者は、ＭＩＰＳの好ましい実施形態では、この特徴を利用している。
【００２３】 本発明は、おそらく、あらゆるＩＳＡに適用されるので、本発明者は、以下の
ように新規で明白でない機能を導入する命令を特定して説明する。
【００２４】 Ｉｎｓｔｒｕｃｔｉｏｎ Ａ，Ｂ，Ｃ ただし、Ａ、Ｂ、Ｃは、命令を実行する際に行われる機能に関するパラメータを
定義する引数である。
【００２５】 図１Ａは、ＣＰＵがデータを取り出すことができるキャッシュメモリまたはシ
ステムメモリなどの任意のメモリであることが可能なメモリ１１、およびレジス
タファイル１５を示す概略図である。メモリ１１は、好ましい実施形態では３２
ビットのワード幅を有し、またレジスタファイル１５も同様に、レジスタ幅を有
する。ワード幅およびレジスタ幅は、好ましくは同じであるが、本発明の別の実
施形態では異なる可能性がある。
【００２６】 図１のメモリおよびレジスタファイルの図の下に、本発明の実施形態によるス
トリームロード命令のための論理構造が存在する。命令構造の中には、命令演算
コード（ストリームロードのための）、および第１の引数＠、第２の引数「第１
のレジスタ」、および第３の引数「Ｎ」の３つの引数が存在する。図を参照する
と、ＣＰＵは、この命令を実行するとき、命令演算コードから、演算の順序がど
のようであるかを知り、メモリ１１からワードを取り、ワードをレジスタファイ
ル１５に書き込む。引数は、パラメータを提供する。
【００２７】 示した例では、ＣＰＵは、図１Ａで斜線部分のワード１３として示すメモリ１
１のアドレス＠から開始して、Ｎ個の連続するワードを読み取り、これらＮ個の
ワードを同じ順序で、レジスタファイルでワード１７のブロックを提供するレジ
スタの「第１のレジスタ」から開始してレジスタファイル１５に書き込む。
【００２８】 本発明の代替の実施形態では、メモリのワード幅が、レジスタファイルのレジ
スタの幅と異なる可能性があるため、メモリから選択されたワードは、複数のレ
ジスタに影響を与える、または１つのレジスタを満たさない可能性がある。メモ
リワードが、例えば、レジスタ幅の２倍である場合、１つのメモリワードは、２
つの連続するレジスタを満たすことになり、ある選択された数のメモリワードは
、その２倍の数のレジスタを満たすことになる。他方、メモリワードが、レジス
タ幅の１／２である場合、単一のレジスタを満たすのに２つのメモリワードが必
要とされることになる。
【００２９】 図１Ｂは、図１Ａと同様の概略図であるが、対の他方のストリームストア命令
を描いており、ＣＰＵが、命令を実行して、レジスタの「第１のレジスタ」から
開始してレジスタファイル１５からＮ個の連続するワード（ワード１７）を読み
取り、これらＮ個のワードを同じ順序で、引数で定義されるアドレス＠から開始
してワード１３を提供するメモリ１１に書き込む。
【００３０】 本明細書で定義する新しい命令は、いくつかの実例で重要な用例を有し、その
１つが、ネットワークのパケット経路指定におけるパケットの処理にマルチスト
リーミングプロセッサを適用することにある。ただし、これらの命令には、広い
範囲の適用において実質的にあらゆる種類のプロセッサを使用する、他の多数の
使用法がある。
【００３１】 パケット処理では、多数のパケットが、同一の構造を有し、パケットがルータ
に運び込まれ、メモリ１１などのメモリにストアされると、ある規則に従って処
理されるよう、レジスタファイルにあるヘッダフィールドをロードする必要があ
る。構造は分かっているので、ヘッダを含むバイトをメモリに連続的に記憶する
ことができ、処理のためにパケットに関するすべての必要なデータをレジスタフ
ァイルにロードし、処理の後にレジスタをストアするように新しいストリームロ
ード命令および新しいストリームストア命令の引数を構造化することができる。
もちろん、ストアするのは、ロードで使用するレジスタと同じレジスタであるこ
とも、異なるレジスタであることも可能である。同様に、多数の実例でコンピュ
ータの演算を向上させる、ストリームロードおよびストリームストアに関する他
の多数の可能な適用例が存在する。
【００３２】 本発明の代替の実施形態では、メモリでも、レジスタファイルでもワードが連
続するという制限のない、複数のワードをロードし、ストアする新しいコマンド
を構造化することにより、本発明の機能性を相当に強化することができると本発
明者は判断した。新しいコマンドを、それぞれ、マスクされたロードおよびマス
クされたストアと命名する。
【００３３】 図２Ａは、マスクされたロードの例を示すメモリ１１およびレジスタファイル
１５の概略図である。本例におけるメモリ１１は、１バイト幅であり、メモリ１
１で０から７まで任意に番号を付けた８個のメモリワードを示している。各ワー
ドは、当技術分野で知られるとおり、メモリアドレスを有する。本例におけるレ
ジスタファイル１５は、４バイト幅であり、左側で０から７まで任意に番号を付
けたレジスタに構成して、示されている。図の下には、３つの引数を有するマス
クされたロード命令の構成例がある。第１の引数は、メモリ１１のアドレスであ
り、第２の引数は、レジスタファイルの第１のレジスタであり、また第３の引数
は、この場合、マスク番号である。
【００３４】 図２Ｂは、２つの列を有するマスク例を示し、左側の列は、示すとおり、メモ
リバイト番号を表し、右側の列は、相対レジスタ番号を表している。これは、図
２Ａのマスクされたロード例に関するマスクである。メモリバイト番号０、３、
５、７を左側の列にリストし、相対レジスタ番号０、０、２、３を右側の列にリ
ストしていることに留意されたい。マスクは、どのメモリバイトを読み取り、そ
れらのバイトをレジスタファイルのどこに書き込むかをマスクされたロード命令
に知らせる。
【００３５】 図２Ａを再び参照すると、相対メモリバイト０、３、５、７に斜線が入ってい
る（それぞれ別の仕方で）ことに留意されたい。マスクされたロード命令のアド
レス（＠）引数は、メモリのどこにマスクを配置するかをＣＰＵに知らせ、マス
クは、開始アドレスとの関係で読み取るバイトを選択する。レジスタファイルは
、４バイト幅であるので、メモリから４バイトをレジスタファイルの単一のレジ
スタに並べて書き込むことができる。本例では、デフォルトでは、選択されたバ
イトは、各レジスタの最下位バイトから開始してレジスタファイルに書き込まれ
、最下位バイトは、デフォルトでは、本例の右端のバイトである。
【００３６】 マスクは、相対メモリバイト番号０が、相対レジスタ番号０に行くことを示し
ている。これは、命令の第２の引数によって示される第１のレジスタである。し
たがって、メモリバイト０は、レジスタファイルの相対レジスタ０の最下位バイ
トに書き込まれるものとして示している。次にマスクは、相対メモリバイト３も
レジスタファイルの相対レジスタ０に書き込まれることを示している。これは、
相対レジスタ０に行く第２のバイトであり、レジスタファイルの示されたレジス
タの最下位から２番目のバイトに書き込まれる。メモリバイト５は、相対レジス
タ２に書き込まれ、レジスタ２に行く唯一のバイトであるため、最下位の位置に
行く。相対メモリバイト７は、マスクに従って相対レジスタ３に行き、このこと
も図２Ａで示している。斜交平行線は、メモリからレジスタファイルへのデータ
の移動を共通に示す。
【００３７】 本例では、デフォルトで、次のエンティティが別のレジスタに書き込まれるよ
うになるまで、メモリから選択されたデータエンティティは、最下位バイトから
開始してレジスタに書き込まれる。これは、レジスタにおける選択されたバイト
の配置の一例に過ぎない。その他の任意の配置も、マスクによって示されること
が可能であり、示した簡単なマスクは、レジスタにおけるバイトの配置を示すよ
り多くの列を有することも可能であった。多くのマスク実施およびデフォルトが
、本発明の趣旨および範囲で可能である。
【００３８】 ストリームロードおよびストリームストア演算のケースで前述したのと同様に
、マスクされたロード演算も、マッチするマスクされたストア命令を有する。ス
トアの場合、命令アーキテクチャにおいて、選択されたビットが、ロード演算で
はなくストアを示し、引数は、マスクされたロードと同じ構造を有する。
【００３９】 当分野の技術者には、本発明の様々な実施形態で、マスクは、任意の数である
ことが可能であり、ロードされるバイトの数および位置を定義する各マスクの長
さも、異なる実施形態で様々でありうることが明白であろう。本発明の一実施形
態では、先に簡単に説明した、経路指定装置においてデータパケットを処理する
状況では有用である。この特定のケースでは、経路指定のためにデータパケット
を処理する際、マスクを実施して、例えば、パケットのあるヘッダなどのメモリ
からのデータエンティティのあるパターンを捕捉することができる。
【００４０】 また、本発明のいくつかの実施形態では、マスクされたロードおよびマスクさ
れたストア命令が、動的マルチストリーミングプロセッサを使用するパケット処
理のために使用されるスレッド（ソフトウェア）で使用される。これらのプロセ
ッサは、複数の物理的ストリームを有し、各ストリームは、別個のスレッドをサ
ポートすることができ、また各ストリームは、通常、専用のレジスタファイルを
有する。この場合、マスクセットを記憶して、個々のストリームに専用とする、
あるいは２つ以上のまたはすべてのストリームによって共用することが可能であ
る。そのような動的マルチストリーミング（ＤＭＳ）プロセッサを前述の「関連
出願の相互参照」でリストした優先権出願で詳細に説明している。
【００４１】 好ましい実施形態では、マスクは、プログラミング可能であり、したがって、
必要に応じてマスクセットを交換または変更することができる。マスクは、様々
な方法で記憶することができる。マスクは、例えば、システムメモリに記憶して
、システムからアクセス可能にすること、またはプロセッサ上にある、またはな
い隠れたレジスタの中に、またはプログラマブルＲＯＭ装置の中に記憶してアク
セス可能にすることが可能である。いくつかの実施形態では、マスクをリンクし
て、より大きいマスクを作成し、再プログラミングすることなしにマスクを変更
できるようにする機構が提供される。本発明の一実施形態では、３２個のマスク
が提供され、最大で８個のマスクをリンクすることができる。いくつかのケース
では、命令が、マスキングに必要なビットを受け容れるのに十分な幅を持つ場合
、マスクを命令自体の中に記憶することができる。命令の幅が、例えば、６４ビ
ットである場合、３２ビットだけが命令自体に必要であり、その他の３２ビット
をマスクベクトルにすることができる。
【００４２】 プログラミングの可能性について、マスクは、様々な方法でプログラミング、
そして／または変更することができる。プログラミングは、人間の介入を必要と
するという意味で、手作業で、またはマスクを使用する処理システムの動的処置
によって変更可能である。処理システムの動的処置による場合、ＤＭＳプロセッ
サへの適用において、あるソフトウェア負担が存在する可能性がある、というの
は、１つのストリームが、マスクまたは１組のマスクをロードまたはストア演算
で使用している場合、他のストリームが、そのマスクまたはマスクセットを更新
しないことを保証しなければならないからである。したがって、ＤＭＳプロセッ
サのケースでは、マスクをストリームの専用にすることが好ましい。ｋ個のスト
リームを有するようなプロセッサシステムでは、ｋ個のストリームのそれぞれに
専用のマスクまたは一組のマスクが存在して、特定のストリームは、自らのマス
クまたは自らのマスクセットだけを使用でき、更新できる。
【００４３】 以上の説明では、マスクされたロードまたはマスクされたストア演算に関して
、メモリ源およびデータエンティティの宛先の特別の区別は行わなかった。ただ
し、当技術分野では、最新技術のプロセッサが、システムメモリだけを使用して
直接に動作するのではなく、通常、キャッシュメモリを使用して動作することが
よく知られている。キャッシュメモリおよびキャッシュ動作は、当技術分野では
よく知られており、本明細書で詳細に説明する必要はない。
【００４４】 本発明により、ＤＭＳプロセッサとともに使用されるマスクされたロードおよ
びマスクされたストア演算の一実施形態では、マスクされたロード／ストアは、
メモリアクセスがキャッシュ可能な空間に属する場合でさえ、キャッシュをバイ
パスする（すなわち、要求されたデータがキャッシュに存在するかどうかを問い
合わせることなしに、アクセスが、直接メモリに行く）選択をすることが可能で
ある。この場合、データの整合性を保証するのはソフトウェアである。データキ
ャッシュをバイパスする場合、データキャッシュに対する読取り／書込みポート
は、他のストリームによる通常のロード／ストアで行われる他のアクセスのため
に解放される。キャッシュへのポートはコストがかかる。
【００４５】 本発明の好ましい実施形態では、マスク（または、いくつかのケースでは、マ
スクの部分）が、２つのベクトルとして実施され、各ベクトルは、３２ビットの
ワードとして書き込まれ、記憶される。図３Ａは、ベクトル−マスクを示す図で
あり、図３Ｂは、図３Ａのベクトル−マスクに従ってバイトがメモリ１７からフ
ァイル１９に転送される、メモリ１７およびレジスタファイル（コンテキストレ
ジスタ）１９を示す図である。
【００４６】 次に図３Ａを参照すると、各サブマスクに、選択ベクトルおよびレジスタベク
トルの２つのベクトルが存在する。図３Ａに示すようにサブマスクは、完全なマ
スクであることが可能であり、完全なマスクは、最大で８個の（この実施形態で
は）サブマスクから構成される。これを以下により詳細に説明する。
【００４７】 次に図３Ａのサブマスク０を参照すると、選択ベクトルのビット０、１、７、
１２、１３に１が存在する。１は、選択ベクトルのどの位置でも、メモリからレ
ジスタファイルに転送されるべき相対ビットを選択するためのものである。その
他のビットは、ゼロである。もちろん、その逆を真にすることも可能である。
【００４８】 次に図３Ｂを参照すると、メモリ１７が、３２バイト幅として構成されている
。本例では、用途は、パケット処理であり、操作されるデータエンティティは、
パケットのためのヘッダフィールドからのバイトである。前述のとおり、データ
エンティティを選択するための開始位置が、第１の引数＠（アドレスに関しては
、図２Ａを参照）としてマスクされたロード命令において与えられている。第３
の引数は、マスタ番号を提供し、マスク番号は、このケースでは、図３Ａの２ベ
クトルサブマスクである。メモリ１７に記憶され、図３Ａのサブマスク０によっ
て転送されるべきものとして示されるパケットヘッダに関係するバイトを、それ
ぞれ異なる斜線を入れて、斜線部分として図３Ｂのメモリ１７に示している。３
２バイトのパケットヘッダからの任意の組合せのバイトまたはすべてのバイトを
レジスタファイルに転送するために選択することができる。
【００４９】 サブマスク０のレジスタベクトルは、選択されたバイトを書き込むレジスタフ
ァイルにおける相対位置を示す。この特定の例では、レジスタベクトルの１つの
位置だけに１が存在する、つまり位置１２だけに１が存在することに留意された
い。レジスタベクトルの１の意義は、レジスタファイルにバイトを記憶すべきレ
ジスタにインデックスを付けることである。他の例では、レジスタベクトルに複
数の１が存在することが可能である。
【００５０】 次に図３Ｂを参照すると、第１のレジスタ（ＦＲ）から開始してレジスタファ
イルにバイトが記憶される。記憶のための第１のレジスタ（ローディング開始レ
ジスタ）は、マスクされたロード命令の第２の引数である。他の適用および他の
実施では、様々な理由で様々なデフォルトが存在することが可能である。本例に
おけるマスクされたロード命令は、メモリ１７から第１のレジスタでレジスタフ
ァイル１９に選択されたバイトのローディングを開始し、デフォルトは、最下位
の位置から隣接する位置に順に、レジスタベクトルによってレジスタにインデッ
クスが付けられるまでロードすることである。別の実施形態では、別の順序を使
用することも可能である。したがって、バイト０、１、７が右（最下位）から第
１のレジスタにロードされる。図３Ａのレジスタベクトルの位置１２における１
が、レジスタにインデックスを付けており、したがって、バイト１２および１３
が、レジスタＦＲ＋１の最初の２つの位置にロードされる。メモリ１７から選択
されているバイトは他に存在しないので、動作は、これで終了である。
【００５１】 本明細書で前述し、例示するとおり、サブマスク０は、完全なマスクである。
ただし、好ましい実施形態では、最大で８個のサブマスクを組み合せてマスクを
構成することができる。本実施形態における各サブマスクは、図３Ｂに示すとお
り、マスク終了ビットを有する。マスク終了ビットの１は、サブマスクが、特定
の命令にマスクを形成するように組み合わされる最後のサブマスクであることを
示す。
【００５２】 以上に説明したベクトルマスクの例は、一例に過ぎないことを強調しておく。
本発明の趣旨および範囲の中で他の多くのマスキングスキームが可能である。例
えば、第１のアドレスで開始して選択されるように示される第１のデータエンテ
ィティが、第１のレジスタにコピーされ、選択されるデータエンティティ間の１
つまたは複数のゼロが、レジスタファイルに後続のエンティティが配置されるレ
ジスタのインデックスを示すように、選択および配置が、単一のベクトルによっ
て示されることが可能である。多くのこのようなスキームが可能であり、比較的
少数を本明細書で例により示している。
【００５３】 当分野の技術者には、ストリームロード命令およびストリームストア命令のケ
ースで前述したのと同様に、マスクされたストアも、詳細に説明したマスクされ
たロード命令とほぼ同じように実施できることが明白であろう。
【００５４】 本例のストア演算では、データエンティティが書き込まれないレジスタファイ
ルのバイトが存在することに留意されたい。これらのバイトを残すか、または消
去するかの選択が存在する。好ましい実施形態では、未使用のバイトは消去され
る。
【００５５】 当分野の技術者には、本発明の趣旨および範囲を逸脱することなく、前述した
本発明の実施形態において行うのが可能な多くの変形が存在することが明白であ
ろう。例えば、マスクを構造化し、実施することができる多種多様なやり方が存
在し、また、マスクを記憶し、プログラミングし、交換し、変更することができ
る多種多様なやり方が存在する。同様に、使用する命令セットアーキテクチャに
応じて、マスクされたロードおよびマスクストア命令を定義し、実施することが
できる様々なやり方が存在する。同様に、本明細書で例として使用したパケット
処理の適用例を超えて、このような独自の命令に多数の適用例が存在し、新しい
命令は、本発明者が特に関心を持つ動的マルチストリーミング（ＤＭＳ）プロセ
ッサを含め、多くの種類のプロセッサで役立つ可能性がある。
【００５６】 ＤＭＳプロセッサについては、本出願は、ＤＭＳプロセッサの態様、および機
能を教示する４つのケースに関連し、該４件すべてを前述の「相互参照」のセク
ションでリストしており、該４件すべてが、参照により本件に組み込まれる。以
上に教示するようにストリームおよびマスクされたロード／ストア命令の使用は
、ＤＳＭプロセッサにおいて特に興味を引くものである、というのは、機能ユニ
ットの中でマスクされたロード／ストア命令が実行されている間、スレッドで、
新しい命令を実行するストリームは、非活動状態に留まることができるからであ
る。したがって、他のストリームが、プロセッサの残りのリソースを使用するこ
とができる。ただし、新しい命令を実行するストリームは、マスクされたロード
／ストアが完了するまで、アイドル状態にある必要はない。命令が、実行中のマ
スクされたロード／ストア命令によって影響されるレジスタの値に依存しない限
り、ストリームは続行して、さらなる命令を実行することができる。言い換えれ
ば、ストリームは、順序によらず、命令を実行することが可能である。
【００５７】 以上に加えて、本発明の様々な実施形態において、細分性の幅広い選択が存在
する。使用した例では、バイトを選択したが、他の実施形態では、細分性は、メ
モリのビットであっても、ワードであっても、またはブロックであってもよい。
ワードを使用するケースでは、レジスタがワード幅と同じ幅である場合、レジス
タベクトルは必要ない。さらに、ストリームロードおよびストア演算は、単に、
マスクされたロードおよびストア演算の特定のケースであることに留意されたい
。
【００５８】 本発明の用途が広く、また範囲も広いが、本発明は、頭記の特許請求の範囲に
よってのみ制限されるべきである。
【図面の簡単な説明】
【図１Ａ】 本発明の実施形態によるストリームロード演算を示すメモリおよびレジスタフ
ァイルの概略図である。
【図１Ｂ】 本発明の実施形態によるストリームストア演算を示すメモリおよびレジスタフ
ァイルの概略図である。
【図２Ａ】 本発明の実施形態によるマスクされたロード演算を示すメモリおよびレジスタ
ファイルの概略図である。
【図２Ｂ】 本発明の実施形態による例としてのマスクを示す図である。
【図２Ｃ】 本発明の実施形態による１組のマスクを示す図である。
【図３Ａ】 本発明の実施形態によりベクトルとして実施されたサブマスクを含むマスクを
示す図である。
【図３Ｂ】 本発明の実施形態によるマスクされた演算におけるメモリおよびレジスタファ
イルを示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ， ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ， ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 サンカー，ナレンドラ アメリカ合衆国、カリフオルニア・95008、 キヤンベル、サニーサイド・アベニユー・ 35 (72)発明者 メルビン，ステイーブン アメリカ合衆国、カリフオルニア・94114、 サン・フランシスコ、フオーテイーンス・ ストリート・967 Ｆターム(参考） 5B033 AA01 AA04 BE01 5B060 DA04

Claims (63)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータの演算において、メモリからデータエンティテ
    ィを選択して前記データエンティティをレジスタファイルに書き込むための方法
    であって、 （ａ）第１のアドレスから開始してＮ個のエンティティを選択して読み取るス
    テップと、 （ｂ）前記メモリの前記エンティティの順序で前記エンティティを第１のレジ
    スタから前記レジスタファイルに書き込むステップを含む方法。
  2. 【請求項２】 前記ステップが、命令セットアーキテクチャ（ＩＳＡ）に従
    って実施されたストリームロード（Ｓｔｒｅａｍ Ｌｏａｄ）命令の実行の結果
    起こる請求項１に記載の方法。
  3. 【請求項３】 前記ＩＳＡが、ＭＩＰＳである請求項２に記載の方法。
  4. 【請求項４】 前記ストリームロード命令の引数が、データエンティティの
    読取りを開始するメモリアドレス、前記データエンティティの書込みを開始する
    前記レジスタファイルの第１のレジスタ、ならびに読取りおよび書込みを行うデ
    ータエンティティの数を示す数値を示す請求項３に記載の方法。
  5. 【請求項５】 前記ストリームロードの前記実行が、第１のスレッドを実行
    する第１のストリームによって動的マルチストリーミング（Ｄｙｎａｍｉｃ Ｍ
    ｕｌｔｉ−ｓｔｒｅａｍｉｎｇ）（ＤＭＳ）プロセッサで行われ、前記ストリー
    ムロード命令が実行されている間、前記第１のストリームが非活動状態に留まる
    請求項２に記載の方法。
  6. 【請求項６】 前記ストリームロードの前記実行が、第１のスレッドを実行
    する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッサ
    で行われ、前記第１のストリームが、前記ストリームロード命令が実行される間
    、前記ストリームロード命令によって影響されるメモリの値に依存しない命令を
    実行する請求項２に記載の方法。
  7. 【請求項７】 コンピュータの演算において、レジスタファイルからデータ
    エンティティを選択して前記データエンティティをメモリに書き込むための方法
    であって、 （ａ）第１のレジスタから開始してＮ個のエンティティを選択して読み取るス
    テップと、 （ｄ）前記レジスタファイルの前記エンティティの順序で前記エンティティを
    第１のアドレスから前記メモリに書き込むステップとを含む方法。
  8. 【請求項８】 前記ステップが、命令セットアーキテクチャ（ＩＳＡ）に従
    って実施されたストリームストア（Ｓｔｒｅａｍ Ｓｔｏｒｅ）命令の結果起こ
    る請求項７に記載の方法。
  9. 【請求項９】 前記ＩＳＡが、ＭＩＰＳである請求項８に記載の方法。
  10. 【請求項１０】 前記ストリームストア命令の引数が、データエンティティ
    の読取りを開始するレジスタ、前記データエンティティの書込みを開始する前記
    メモリのアドレス、ならびに読取りおよび書込みを行うデータエンティティの数
    を示す数値を示す請求項９に記載の方法。
  11. 【請求項１１】 前記ストリームストアの前記実行が、第１のスレッドを実
    行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッ
    サで行われ、前記ストリームストア命令が実行されている間、前記第１のストリ
    ームが非活動状態に留まる請求項８に記載の方法。
  12. 【請求項１２】 前記ストリームストアの前記実行が、第１のスレッドを実
    行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッ
    サで行われ、前記第１のストリームが、前記ストリームストア命令が実行される
    間、前記ストリームストア命令によって影響されるメモリの値に依存しない命令
    を実行する請求項８に記載の方法。
  13. 【請求項１３】 コンピュータの演算において、メモリからデータエンティ
    ティを選択して前記データエンティティをレジスタファイルに書き込むための方
    法であって、 （ａ）第１のアドレスとの関係でコピーするエンティティの第１のマップを照
    会するステップと、 （ｂ）前記マップによって示されたエンティティを選択して読み取るステップ
    と、 （ｃ）第１のレジスタとの関係で、前記メモリからコピーした前記エンティテ
    ィを書き込む位置の第２のマップを照会するステップと、 （ｄ）前記第２のマップに従って前記エンティティを前記レジスタファイルに
    書き込むステップとを含む方法。
  14. 【請求項１４】 前記ステップが、命令セットアーキテクチャ（ＩＳＡ）に
    従って実施されたマスクされたロード（Ｍａｓｋｅｄ Ｌｏａｄ）命令の結果起
    こる請求項１３に記載の方法。
  15. 【請求項１５】 前記ＩＳＡが、ＭＩＰＳである請求項１４に記載の方法。
  16. 【請求項１６】 前記マスクされたロード命令の引数が、マスクを配置する
    ための開始メモリアドレス、使用するマスク番号、ならびに前記レジスタファイ
    ルにデータエンティティの書込みを開始する第１のレジスタを示す請求項１５に
    記載の方法。
  17. 【請求項１７】 前記第１のおよび前記第２のマップがビットストリングと
    して実施され、前記ストリングのビット位置が、メモリから選択されるべきデー
    タエンティティの位置、およびデータエンティティが書き込まれるべきレジスタ
    を示す請求項１３に記載の方法。
  18. 【請求項１８】 ビットストリングマップが、サブマスクとして表現され、
    サブマスクが、結合されたマスクが得られるように様々な組合せでリンク可能で
    ある請求項１７に記載の方法。
  19. 【請求項１９】 前記マスクされたロードの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記マスクされたロード命令が実行されている間、前記第１のス
    トリームが非活動状態に留まる請求項１４に記載の方法。
  20. 【請求項２０】 前記マスクされたロードの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記第１のストリームが、前記マスクされたロード命令が実行さ
    れる間、前記マスクされたロード命令によって影響されるメモリの値に依存しな
    い命令を実行する請求項１４に記載の方法。
  21. 【請求項２１】 コンピュータの演算において、レジスタファイルからデー
    タエンティティを選択して前記データエンティティをメモリに書き込むための方
    法であって、 （ａ）第１のレジスタとの関係で読み取るエンティティの第１のマップを照会
    するステップと、 （ｂ）前記マップによって示されたエンティティを選択して読み取るステップ
    と、 （ｃ）第１のアドレスとの関係で、前記レジスタファイルから読み取った前記
    エンティティを書き込む位置の第２のマップを照会するステップと、 （ｄ）前記第２のマップに従って前記エンティティを前記メモリファイルに書
    き込むステップとを含む方法。
  22. 【請求項２２】 前記ステップが、命令セットアーキテクチャ（ＩＳＡ）に
    従って実施されたマスクされたストア（Ｍａｓｋｅｄ Ｓｔｏｒｅ）命令の結果
    起こる請求項２１に記載の方法。
  23. 【請求項２３】 前記ＩＳＡが、ＭＩＰＳである請求項２２に記載の方法。
  24. 【請求項２４】 前記マスクされたストア命令の引数が、マスクを配置する
    ための開始レジスタ、番号を使用するマスク、ならびに前記メモリにデータエン
    ティティの書込みを開始する第１のレジスタを示す請求項２３に記載の方法。
  25. 【請求項２５】 前記第１のおよび前記第２のマップがビットストリングと
    して実施され、前記ストリングのビットの位置が、読み取られるべきデータエン
    ティティの位置、およびデータエンティティが書き込まれるべきレジスタを示す
    請求項２１に記載の方法。
  26. 【請求項２６】 ビットストリングマップが、サブマスクとして表現され、
    サブマスクが、結合されたマスクが得られるように様々な組合せでリンク可能で
    ある請求項２５に記載の方法。
  27. 【請求項２７】 前記マスクされたストアの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記マスクされたストア命令が実行されている間、前記第１のス
    トリームが非活動状態に留まる請求項２２に記載の方法。
  28. 【請求項２８】 前記マスクされたストアの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記第１のストリームが、前記マスクされたストア命令が実行さ
    れる間、前記マスクされたストア命令によって影響されるメモリの値に依存しな
    い命令を実行する請求項２２に記載の方法。
  29. 【請求項２９】 コンピュータの演算において使用するためのストリームロ
    ード命令であって、 前記命令の指示と、 データエンティティの読取りを開始するメモリの第１のアドレスを示す第１の
    引数と、 前記メモリから読み取った前記データエンティティの書込みを開始するレジス
    タファイルの第１のレジスタを示す第２の引数と、 読取りおよび書込みを行うデータエンティティの数を示す第３の引数とを含む
    命令。
  30. 【請求項３０】 コンピュータの演算において使用するためのストリームス
    トア命令であって、 前記命令の指示と、 データエンティティの読取りを開始するレジスタファイルの第１のアドレスを
    示す第１の引数と、 前記レジスタファイルから読み取った前記データエンティティの書込みを開始
    するメモリの第１のアドレスを示す第２の引数と、 読取りおよび書込みを行うデータエンティティの数を示す第３の引数とを含む
    命令。
  31. 【請求項３１】 コンピュータの演算において使用するためのマスクされた
    ロード命令であって、 前記命令の指示と、 読み取るべきデータエンティティを示すマスクを配置するメモリの第１のアド
    レスを示す第１の引数と、 前記メモリから読み取った前記データエンティティの書込みを開始するレジス
    タファイルの第１のレジスタを示す第２の引数と、 読取りおよび書込みを行うべき前記データエンティティを選択するのに使用す
    るマスク番号を示す第３の引数とを含む命令。
  32. 【請求項３２】 コンピュータの演算において使用するためのマスクされた
    ストア命令であって、 前記命令の指示と、 読み取るべきデータエンティティを示すマスクを配置するレジスタファイルの
    第１のレジスタを示す第１の引数と、 前記レジスタファイルから読み取った前記データエンティティの書込みを開始
    するメモリの第１のアドレスを示す第２の引数と、 コピーおよび書込みを行うべき前記データエンティティを選択するのに使用す
    るマスク番号を示す第３の引数とを含む命令。
  33. 【請求項３３】 ＣＰＵと、 メモリと、 レジスタファイルとを含む計算システムであって、 前記ＣＰＵが、前記メモリから前記レジスタファイルにデータエンティティを
    ロードする際、所定の数のデータエンティティを読み取り、所定の第１のレジス
    タから開始して、前記メモリと同じ順序で前記データエンティティを前記レジス
    タファイルのレジスタに書き込むことを特徴とするシステム。
  34. 【請求項３４】 メモリから前記レジスタファイルにデータエンティティを
    転送することが、命令セットアーキテクチャ（ＩＳＡ）に従って実施され、前記
    ＣＰＵによって実行されるストリームロード命令の結果起こる請求項３３に記載
    のシステム。
  35. 【請求項３５】 前記ＩＳＡが、ＭＩＰＳである請求項３４に記載のシステ
    ム。
  36. 【請求項３６】 前記ストリームロード命令の引数が、データエンティティ
    の読取りを開始するメモリアドレス、前記データエンティティの書込みを開始す
    る前記レジスタファイルの第１のレジスタ、ならびに読取りおよび書込みを行う
    データエンティティの数を示す数値を示す請求項３５に記載のシステム。
  37. 【請求項３７】 前記ストリームロードの前記実行が、第１のスレッドを実
    行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッ
    サで行われ、前記ストリームロード命令が実行されている間、前記第１のストリ
    ームが非活動状態に留まる請求項３４に記載のシステム。
  38. 【請求項３８】 前記ストリームロードの前記実行が、第１のスレッドを実
    行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッ
    サで行われ、前記第１のストリームが、前記ストリームロード命令が実行される
    間、前記ストリームロード命令によって影響されるメモリの値に依存しない命令
    を実行する請求項３４に記載のシステム。
  39. 【請求項３９】 ＣＰＵと、 メモリと、 レジスタファイルとを含む計算システムであって、 前記ＣＰＵが、前記レジスタファイルから前記メモリにデータエンティティを
    ストアする際、所定の数のデータエンティティを前記レジスタファイルから読み
    取り、所定の第１のアドレスから開始して、前記レジスタファイルと同じ順序で
    前記データエンティティをメモリのアドレス指定された場所に書き込むことを特
    徴とするシステム。
  40. 【請求項４０】 前記レジスタファイルからメモリにデータエンティティを
    ストアすることが、命令セットアーキテクチャ（ＩＳＡ）に従って実施され、前
    記ＣＰＵによって実行されるストリームストア命令の結果起こる請求項３９に記
    載のシステム。
  41. 【請求項４１】 前記ＩＳＡが、ＭＩＰＳである請求項４０に記載のシステ
    ム。
  42. 【請求項４２】 前記ストリームストア命令の引数が、データエンティティ
    の読取りを開始する第１のレジスタファイル、前記データエンティティを書き込
    むメモリの第１のアドレス、ならびに読取りおよび書込みを行うデータエンティ
    ティの数を示す数値を示す請求項４１に記載のシステム。
  43. 【請求項４３】 前記ストリームストアの実行が、第１のスレッドを実行す
    る第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッサで
    行われ、前記ストリームストア命令が実行されている間、前記第１のストリーム
    が非活動状態に留まる請求項４０に記載のシステム。
  44. 【請求項４４】 前記ストリームストアの実行が、第１のスレッドを実行す
    る第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセッサで
    行われ、前記第１のストリームが、前記ストリームストア命令が実行される間、
    前記ストリームストア命令によって影響されるメモリの値に依存しない命令を実
    行する請求項４０に記載のシステム。
  45. 【請求項４５】 ＣＰＵと、 メモリと、 レジスタファイルとを含む計算システムであって、 前記ＣＰＵが、前記メモリから前記レジスタファイルにデータエンティティを
    ロードする際、第１のアドレスで前記メモリに入り、前記第１のアドレスとの関
    係で所定のパターンに従ってデータエンティティを読み取り、第１のレジスタと
    の関係で所定のパターンで前記データエンティティを前記レジスタファイルのレ
    ジスタに書き込むことを特徴とするシステム。
  46. 【請求項４６】 メモリから前記レジスタファイルにデータエンティティを
    ロードすることが、命令セットアーキテクチャ（ＩＳＡ）に従って実施され、前
    記ＣＰＵによって実行されるマスクされたロード命令の結果起こる請求項４５に
    記載のシステム。
  47. 【請求項４７】 前記ＩＳＡが、ＭＩＰＳである請求項４６に記載のシステ
    ム。
  48. 【請求項４８】 前記マスクされたロード命令の引数が、データエンティテ
    ィの読取りを開始するメモリアドレス、前記データエンティティの書込みを開始
    する前記レジスタファイルの第１のレジスタ、ならびにデータエンティティの読
    取りおよび書込みのための前記メモリおよび前記レジスタファイルの相対位置を
    示すのに使用するストアされたマスクを示すマスク番号を示す請求項４７に記載
    のシステム。
  49. 【請求項４９】 前記ストアされたマスクが、２ビットストリングベクトル
    として実施され、前記第１のアドレスとの関係でどのデータエンティティを読み
    取るかを第１のベクトルが示し、前記第１のレジスタとの関係でどのレジスタに
    前記データエンティティを書き込むかを第２のベクトルが示す請求項４８に記載
    のシステム。
  50. 【請求項５０】 ビットストリングマップが、サブマスクとして表現され、
    サブマスクが、結合されたマスクが得られるように様々な組合せでリンク可能で
    ある請求項４９に記載のシステム。
  51. 【請求項５１】 前記マスクされたロードの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記ストリームロード命令が実行されている間、前記第１のスト
    リームが非活動状態に留まる請求項４６に記載のシステム。
  52. 【請求項５２】 前記マスクされたロードの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記第１のストリームが、前記マスクされたロード命令が実行さ
    れる間、前記マスクされたロード命令によって影響されるメモリの値に依存しな
    い命令を実行する請求項４６に記載のシステム。
  53. 【請求項５３】 ＣＰＵと、 メモリと、 レジスタファイルとを含む計算システムであって、 前記ＣＰＵが、前記レジスタファイルから前記メモリにデータエンティティを
    ストアする際、第１のレジスタで前記レジスタファイルに入り、所定のパターン
    に従って前記レジスタファイルからデータエンティティを読み取り、第１のアド
    レスから開始して、やはり所定のパターンに従って前記データエンティティをメ
    モリのアドレス指定された場所に書き込むことを特徴とするシステム。
  54. 【請求項５４】 前記レジスタファイルからメモリにデータエンティティを
    ストアすることが、命令セットアーキテクチャ（ＩＳＡ）に従って実施され、前
    記ＣＰＵによって実行されるマスクされたストア命令の結果起こる請求項５３に
    記載のシステム。
  55. 【請求項５５】 前記ＩＳＡが、ＭＩＰＳである請求項５４に記載のシステ
    ム。
  56. 【請求項５６】 前記マスクされたストア命令の引数が、データエンティテ
    ィの読取りを開始するメモリアドレス、前記データエンティティの書込みを開始
    する前記レジスタファイルの第１のレジスタ、ならびに前記データエンティティ
    の読取りおよび書込みのための前記メモリおよび前記レジスタファイルの相対位
    置を示すのに使用するストアされたマスクを示すマスク番号を示す請求項５５に
    記載のシステム。
  57. 【請求項５７】 前記ストアされたマスクが、２ビットストリングベクトル
    として実施され、前記第１のレジスタとの関係でどのデータエンティティを読み
    取るかを第１のベクトルが示し、前記第１のアドレスとの関係でどのレジスタに
    前記データエンティティを書き込むかを第２のベクトルが示す請求項５６に記載
    のシステム。
  58. 【請求項５８】 ビットストリングマップが、サブマスクとして表現され、
    サブマスクが、結合されたマスクが得られるように様々な組合せでリンク可能で
    ある請求項５７に記載のシステム。
  59. 【請求項５９】 前記マスクされたストアロードの前記実行が、第１のスレ
    ッドを実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）
    プロセッサで行われ、前記ストリームロード命令が実行されている間、前記第１
    のストリームが非活動状態に留まる請求項５４に記載のシステム。
  60. 【請求項６０】 前記マスクされたストアの前記実行が、第１のスレッドを
    実行する第１のストリームによって動的マルチストリーミング（ＤＭＳ）プロセ
    ッサで行われ、前記第１のストリームが、前記マスクされたストア命令が実行さ
    れる間、前記マスクされたストア命令によって影響されるメモリの値に依存しな
    い命令を実行する請求項５４に記載のシステム。
  61. 【請求項６１】 第１の複数ｋ個の個別ストリームと、 第２の複数ｍ個のマスクまたはマスクセットとを含む動的マルチストリーミン
    グプロセッサであって、 前記第２の複数ｍ個の個別マスクまたはマスクセットが、マスクされたロード
    動作および／またはマスクされたストア演算を行うため、前記第１の複数ｋ個の
    ストリームの個々のストリームを排他的に使用するように専用に供されるプロセ
    ッサ。
  62. 【請求項６２】 個々のマスクまたはマスクセットが、前記個々のマスクま
    たは前記個々のマスクセットを専用とするストリームによってのみ変更可能であ
    る請求項６１に記載のＤＭＳプロセッサ。
  63. 【請求項６３】 複数ｋ個の個別ストリームと、 マスクされたロードおよびマスクされたストア演算を行う際に使用するための
    １組のマスクまたはマスクセットであって、単一の命令を実行した結果として、
    かつ前記マスクに従って複数のデータエンティティをロードまたはストアするマ
    スクまたはマスクセットと、 キャッシュメモリと、 システムメモリとを含む動的マルチストリーミング（ＤＭＳ）プロセッサシス
    テムであって、 マスクされたロードまたはマスクされたストア演算を行う際、前記システムが
    前記システムメモリと１つまたは複数のレジスタファイルの間で直接にデータエ
    ンティティを転送することを特徴とするシステム。
JP2001554162A 2000-01-18 2001-01-03 コンピュータのロードとストア演算を改善する方法および装置 Expired - Fee Related JP3721129B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17693700P 2000-01-18 2000-01-18
US60/176,937 2000-01-18
US62980500A 2000-07-31 2000-07-31
US09/629,805 2000-07-31
PCT/US2001/000413 WO2001053934A1 (en) 2000-01-18 2001-01-03 Method and apparatus for improved computer load and store operations

Publications (2)

Publication Number Publication Date
JP2003521035A true JP2003521035A (ja) 2003-07-08
JP3721129B2 JP3721129B2 (ja) 2005-11-30

Family

ID=26872769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001554162A Expired - Fee Related JP3721129B2 (ja) 2000-01-18 2001-01-03 コンピュータのロードとストア演算を改善する方法および装置

Country Status (7)

Country Link
EP (1) EP1257912B1 (ja)
JP (1) JP3721129B2 (ja)
AT (1) ATE440321T1 (ja)
AU (1) AU2001226324A1 (ja)
CA (1) CA2406679A1 (ja)
DE (1) DE60139606D1 (ja)
WO (1) WO2001053934A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505373A (ja) * 2003-09-08 2007-03-08 フリースケール セミコンダクター インコーポレイテッド Ｓｉｍｄオペレーションを実行するデータ処理システム及び方法
KR20130062150A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 프로세서, 명령어 생성 장치 및 방법
JP2014513343A (ja) * 2011-04-07 2014-05-29 ゼットティーイー コーポレイション レジスタファイル間におけるデータ伝送の実現方法及び実現装置
JP2018500660A (ja) * 2014-12-23 2018-01-11 インテル・コーポレーション ベクトルインデックスロードおよびストアのための方法および装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781589B2 (en) * 2001-09-06 2004-08-24 Intel Corporation Apparatus and method for extracting and loading data to/from a buffer
US7921263B2 (en) * 2006-12-22 2011-04-05 Broadcom Corporation System and method for performing masked store operations in a processor
US9501276B2 (en) 2012-12-31 2016-11-22 Intel Corporation Instructions and logic to vectorize conditional loops
CN113132124B (zh) * 2019-12-30 2024-03-19 中兴通讯股份有限公司 告警信息配置方法、告警扫描方法、装置和系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616182B2 (ja) * 1990-08-29 1997-06-04 三菱電機株式会社 データ処理装置
JP2665111B2 (ja) * 1992-06-18 1997-10-22 日本電気株式会社 ベクトル処理装置
US5649144A (en) * 1994-06-13 1997-07-15 Hewlett-Packard Co. Apparatus, systems and methods for improving data cache hit rates
JP2889845B2 (ja) * 1995-09-22 1999-05-10 松下電器産業株式会社 情報処理装置
US5913054A (en) * 1996-12-16 1999-06-15 International Business Machines Corporation Method and system for processing a multiple-register instruction that permit multiple data words to be written in a single processor cycle
US6119203A (en) * 1998-08-03 2000-09-12 Motorola, Inc. Mechanism for sharing data cache resources between data prefetch operations and normal load/store operations in a data processing system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505373A (ja) * 2003-09-08 2007-03-08 フリースケール セミコンダクター インコーポレイテッド Ｓｉｍｄオペレーションを実行するデータ処理システム及び方法
JP2014513343A (ja) * 2011-04-07 2014-05-29 ゼットティーイー コーポレイション レジスタファイル間におけるデータ伝送の実現方法及び実現装置
KR20130062150A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 프로세서, 명령어 생성 장치 및 방법
KR101949417B1 (ko) 2011-12-02 2019-02-20 삼성전자주식회사 프로세서, 명령어 생성 장치 및 방법
JP2018500660A (ja) * 2014-12-23 2018-01-11 インテル・コーポレーション ベクトルインデックスロードおよびストアのための方法および装置

Also Published As

Publication number Publication date
WO2001053934A1 (en) 2001-07-26
ATE440321T1 (de) 2009-09-15
DE60139606D1 (de) 2009-10-01
EP1257912A4 (en) 2006-12-20
JP3721129B2 (ja) 2005-11-30
AU2001226324A1 (en) 2001-07-31
CA2406679A1 (en) 2001-07-26
EP1257912A1 (en) 2002-11-20
EP1257912B1 (en) 2009-08-19

Similar Documents

Publication Publication Date Title
US7529907B2 (en) Method and apparatus for improved computer load and store operations
DE69907955T2 (de) Globale und locale registersegmentierung in einem vliw prozessor
US11269638B2 (en) Exposing valid byte lanes as vector predicates to CPU
JP3747936B2 (ja) データプロセッサの結果レジスタの選択したサブワード位置に結果を送る並列サブワード命令
US11934833B2 (en) Stream data unit with multiple head registers
JP2011522325A (ja) ローカル及びグローバルのデータ共有
JPH0764853A (ja) Ｓｉｍｄマルチプロセッサ用の可変正確度間接的アドレス方法およびそれを行う装置
US20230385063A1 (en) Streaming engine with early exit from loop levels supporting early exit loops and irregular loops
US6415338B1 (en) System for writing a data value at a starting address to a number of consecutive locations equal to a segment length identifier
JP2003521035A (ja) コンピュータのロードとストア演算を改善する方法および装置
KR19990036893A (ko) 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법
US20080077733A1 (en) Data transfer apparatus
US11042502B2 (en) Vector processing core shared by a plurality of scalar processing cores for scheduling and executing vector instructions
JP2003196086A (ja) レジスタウィンドウ方式によるレジスタファイル及びその制御方法
US20030131205A1 (en) Atomic transfer of a block of data
JP2006527436A (ja) データ処理装置及びレジスタ・ファイルとメモリとの間でデータ値を転送する方法
JP2916605B2 (ja) コンピュータ用プロセツサ
JP3304928B2 (ja) バリア同期方法およびバリア同期用プログラムを記録した記録媒体
CN112540793A (zh) 支持多访存模式的可重构处理单元阵列及控制方法、装置
JPS5856277A (ja) 情報処理装置ならびに方法
JPS6032220B2 (ja) 情報処理装置
JPS63251835A (ja) ベクトル処理装置
JPS58137081A (ja) ベクトルプロセツサ
JPH10111798A (ja) 情報処理装置
JPH09114733A (ja) キャッシュ記憶装置における非整列データ転送機構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Ref document number: 3721129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees