JP2003510878A - スイッチング回路をプッシュ−プルする不感時間の適宜な制御 - Google Patents

Abstract

(57)【要約】 スイッチング回路（３０５）内の不感時間に適応して減少させる装置は、スイッチ（１０４、１０５）の不感時間／オーバーラップを測定する（４０６）オーバーラップ検出回路部（３１０）と、不感時間を最適レベル（４０７）（通常、いかなるオーバーラップも生じさせずに、可能な最小限の不感時間）に設定する（４０８）制御回路部（３２０）とを含む。不感時間／オーバーラップは、スイッチ（５０１）を通る電流、電源（６０１）への電流、スイッチ点における電圧波形（７１０、７１１、７１２）、またはスイッチ点における平均電圧波形８０３を測定することによって検出され得る。不感時間は、ドライバ（３０２、３０３）の前に遅延要素（９０２、９０３）を用いることによって、またはドライバタイミングを制御する回路部（３０２ａ／３２０ｂ）を用いることによって制御され得る。

Description

【発明の詳細な説明】

【０００１】 （発明の分野） 本発明は、スイッチング回路内の不感時間に適応して減少させる装置および方
法に関する。

【０００２】 （従来技術の説明） 図１（従来技術）は、通常、スイッチング音声増幅器用に用いられる、電力出
力ステージを示す。ＰＷＭ制御ブロック１０１は、入力（この場合、音声）をパ
ルス幅変調制御信号に変化させる制御回路部である。入力は、アナログであって
もよいし、デジタルであってもよい。ドライバ１０２および１０３は、スイッチ
１０４および１０５のゲートをオンおよびオフにする。この場合、スイッチはＦ
ＥＴであるが、他の能動デバイスを用いてもよい。ＦＥＴの使用は、音声増幅器
においては一般的である。フィルタ１０６、通常ＬＣローパスフィルタは、信号
からスイッチング周波数を除去する。負荷１０７は、電力を受け取る。すなわち
、音声の場合、これはスピーカーシステムである。スナッバー（ｓｎｕｂｅｒ）
ネットワーク１０８は、オプションであり、スイッチング波形を制御するために
用いられる。キャッチダイオード１１０および１１１は、フィルタ１０６が通常
誘導性であるように、変換の間、電圧の範囲を制御する。これらのキャッチダイ
オードはしばしば、トランジスタ１０４および１０５に組み込まれる。

【０００３】 高い電流が、電源間およびデバイスを通って流れ、これにより、効率が悪くな
り、デバイスの破壊さえ生じるため、出力デバイス１０４および１０５を、同時
にオンしない、すなわち導電しないことが重要である。不感時間、つまり両方の
デバイスともオンでない時間は、これが起こらないことを保証するために用いら
れる。図２（従来技術）は、この原理を示す。各スイッチ１０４および１０５は
、他のスイッチがオンにされる前の期間２０１の間、オフにされる。期間２０１
は、不感時間と呼ばれる。

【０００４】 オン信号のオーバーラップを生じさせずに、不感時間２０１をできるだけ短く
することが重要である。不感時間の間、フィルタへの電圧は、十分に制御されな
い。これにより、出力にひずみが生じる。現在の設計において、ドライバ１０２
および１０３内に非常に高いドライブ電流を用いて、スイッチング時間を非常に
短くすると、不感時間が最小限にとどめられる。このアプローチは、電源および
結線の際の要求が増加するという、望ましくない効果を有し、ＲＦ放射もより多
く放出する。

【０００５】 スイッチ内にオン導電のオーバーラップを生じさせずに、スイッチング回路内
の不感時間を最小限にとどめる装置および方法の必要性が当該技術において残る
。

【０００６】 （発明の要旨） 本発明による、スイッチング回路内の不感時間に適応して減少させる装置は、
不感時間／オーバーラップを測定するオーバーラップ検出回路部と、不感時間を
最適レベル（通常、いかなるオーバーラップも生じさせずに、可能な最小限の不
感時間）に設定する制御回路部とを含む。

【０００７】 最適不感時間は、以下のように設定される。増幅器の電源をオンにすると、可
能な最大不感時間が設定される。次いで、不感時間は、インクリメンタルに減少
され、不感時間／オーバーラップは、不感時間の各インクリメンタルな量におい
て測定される。ごく少ない所定量の不感時間が感知される場合、不感時間は、回
路用に設定される。

【０００８】 電流メータは、スイッチと並列に配置され得る。タイミングが不感時間からオ
ーバーラップに変化するとき、感知される電流に変化が生じる。電流対不感時間
／オーバーラップカーブの折点が、ひずみおよび効率の観点からほぼ最適である
。オーバーラップが増えると、性能はわずかに向上するが、効率はわずかに下が
る。動作点を、所望のトレードオフに合わせて選択することが可能である。電流
感知は、小さなレジスタにわたる電圧を感知することによって、または電流変圧
器を用いることによって、達成され得る。

【０００９】 多重チャネル増幅器における電流測定方式の改変体として、電流センサは、共
通電源（例えば、電源への電流を測定する）内にセンサを配置することによって
、チャネルのすべての間で共有され得る。一度に調節されるのは、一チャネルで
ある。

【００１０】 スイッチ点における電圧波形もモニタリングされ得る。波形は、Ａ／Ｄコンバ
ータによってデジタル化され得、カーブおよびオーバーシュートの変化は、所望
の制御を選択するためにモニタリングされ得る。

【００１１】 電圧測定を用いる別の方法は、以下のようである。出力電圧の平均値は、アナ
ログローパスフィルタに出力を通過させることによって生成される。次いで、平
均（フィルタリングされた）電圧を表す波形は、スイッチのタイミングの感応度
測定として用いられ得る。

【００１２】 不感時間を最適レベルに設定する制御回路部を以下のように実施してもよい。
遅延要素は、ＰＷＭ回路部と各ドライバとの間に配置される。各要素の上昇遅延
および下降遅延は、制御ブロックによって別々に制御され得る。回路部は、デジ
タル遅延またはアナログ遅延のいずれかを用い得る。

【００１３】 制御回路部の第二の実施形態において、スイッチングデバイスの各制御ゲート
内へのドライブ電流は、ドライバのタイミングを制御することによって制御され
る。電力ＦＥＴのゲートは、非常に有意な容量を有し、しばしば、１００ｎＣよ
り多い電荷を蓄積する。このゲート電荷を充電および放電するために必要なドラ
イブ電流は、有意であり、しばしば１Ａｍｐを越える。ゲートの電流の充電およ
び放電を変化させることによって、各制御ゲートのタイミングを変化させること
ができる。これは、ドライブ回路部内の複数のトランジスタを用いることによっ
て、かつ、使用中の（オンである）ドライブトランジスタの数を制御する論理を
用いることによって、達成され得る。一例として、ゲートを充電するために、四
つの整合されたデバイスを用いると、一つのデバイスでは、四つのデバイスが充
電する時間の約四倍の時間がかかる。さらなる制御を与える、出力スルーレート
を制御するために、この可変ドライブを用いてもよい。

【００１４】 （好適な実施形態の詳細な説明） 図３は、本発明による、スイッチング回路内の不感時間に適応して減少させる
装置を示す。図３の設計は、従来技術（図１参照）のように、スイッチブロック
３０５から不感時間／オーバーラップを測定するオーバーラップ検出ブロック３
１０、および不感時間を最適レベルに設定する制御手段３２０を追加したもので
ある。

【００１５】 オーバーラップ検出３１０は、スイッチブロック３０５（図５ａ、図６、図７
ａ、図８ａ参照）のいくつかの局面を測定することによって、不感時間またはオ
ーバーラップの量を測定する。制御３２０は、オーバーラップを生じさせずに（
図９、図１０参照）、不感時間ができるだけ最小限になるように、ドライブ制御
を調節する。

【００１６】 図４は、図３の装置が不感時間を測定および設定するためにいかに用いられ得
るかを示すフロー図である。増幅器の電力をオンにすると（４０２）、工程４０
４において、可能な最大不感時間が設定される。不感時間は、ブロック４０８内
においてインクリメンタルに減少し（４０８）、感知されるオーバーラップがご
く少量になる（４０７）まで、工程４０６において、不感時間の各インクリメン
タルな量のオーバーラップを測定する。

【００１７】 図５ａは、不感時間／オーバーラップを感知する第一の方法を示すブロック図
である。電流メータ５０１は、スイッチ１１０、１１１と並列に配置されて、ス
イッチブロック３０５の電流を測定する。タイミングが不感時間からオーバーラ
ップに変化するとき、図５ｂに示すように、感知される電流に変化が生じる。カ
ーブの折点は、ひずみおよび効率の観点からほぼ最適である。オーバーラップが
増えると、性能はわずかに向上するが、効率はわずかに下がる。動作点５０２を
、所望の性能に合わせて選択することが可能である。電流感知は、小さなレジス
タにわたる電圧を感知することによって、または電流変圧器を用いることによっ
て、達成され得る。共通モードでの感知には問題がなく、電流パルスは高い周波
数で生じるため、変圧器は、簡単な解決策である。

【００１８】 図６は、電流測定方式の改変を示す。多重チャネル増幅器において、電流セン
サ６０１は、共通電源（例えば、電源への電流を測定する）内にセンサを配置す
ることによって、チャネルのすべての間で共有され得る。一度に調節されるのは
、一チャネルである。他のすべての点に関しては、動作は図５に示す動作と同じ
である。

【００１９】 図７ａに示すように、スイッチブロック３０５からの電圧波形もモニタリング
され得る。図７ｂは、不感時間／オーバーラップの制御が変化する際の典型的な
波形を示す。波形７１０は、長い不感時間から生じ、波形７１１は、短い不感時
間から生じ、波形７１２は最小のオーバーラップから生じる。波形は、Ａ／Ｄコ
ンバータ７０１によってデジタル化され得、カーブおよびオーバーシュートの変
化は、所望の制御を選択するためにモニタリングされ得る。

【００２０】 図８ａは、不感時間／オーバーラップをモニタリングするために、スイッチブ
ロック３０５から読み出される電圧を測定する別の方法を示すブロック図である
。この場合、出力電圧の平均値は、アナログのローパスフィルタ８０１によって
生成される。アナログ／デジタルコンバータ（ＡＤＣ）８０２は、ここで遅くな
り得、正確さが制限され得る。図７ｂの波形から、不感時間がまず減少すると、
平均電圧も減少することが理解され得る。例えば、波形７１１の平均値は、波形
７１０の平均値より低い。不感時間がさらに減少すると、いくらかのオーバーラ
ップが生じ、平均電圧が再度増加する。この平均電圧８０３を、スイッチタイミ
ングの感度測定として用いてもよい。図８ｂは、通常の平均電圧対スイッチタイ
ミングを示す。

【００２１】 図９は、制御ブロック３２０の第一の実施形態を示す。遅延要素９０２、９０
３は、ＰＷＭ制御回路部１０１と各ドライバ３０２、３０３との間に配置される
。各要素の上昇遅延および下降遅延は、制御ブロック９０１によって別々に制御
され得る。回路部は、デジタル遅延またはアナログ遅延を用い得る。このような
回路部をいかに実施するかは、当業者に周知である。

【００２２】 図１０は、第二の実施形態の制御ブロック３２０を示すブロック図である。第
二の実施形態において、スイッチングデバイスの制御ゲート１０４内へのドライ
ブ電流は、ゲート３０２または３０４のタイミングを制御することによって、制
御される。電力ＦＥＴのゲートは、非常に有意な容量を有し、この容量はしばし
ば、１００ｎＣより多い電荷を格納する。このゲート電荷を充電および放電する
ために必要なドライブ電流は、有意であり、しばしば１Ａｍｐを越える。ゲート
の電流の充電および放電を変化させることによって、タイミングを変化させるこ
とができる。図示する模式図において、これは、ドライブ回路部内の複数のトラ
ンジスタ１０１１を用いることによって、かつ、制御信号１００１〜１００８を
介する使用中の（オンである）数を制御する論理１０１０を用いることによって
、達成される。一例として、ゲートを充電するために、四つの整合されたデバイ
ス１０１１を用いると、一つのデバイスでは、四つのデバイスが充電する時間の
四倍の時間がかかる。さらなる制御を与える、出力スルーレートを制御するため
に、この可変ドライブを用いてもよい。ドライブ電圧１０１２は通常、１２〜１
５ボルトである。

【００２３】 本発明の例示的で好適な実施形態を特に、本明細書において説明してきたが、
当業者であれば、特に記載したもの以外の、種々の変更、追加、および適用が、
本発明の意図に含まれることを理解する。

【図面の簡単な説明】

【図１】 図１（従来技術）は、通常、スイッチング音声増幅器用に用いられる、電力出
力ステージを示すブロック図である。

【図２】 図２（従来技術）は、図１の回路部に典型的な不感時間を示すタイミング図で
ある。

【図３】 図３は、本発明による、スイッチング回路内の不感時間に適応して減少させる
装置を示すブロック図である。

【図４】 図４は、図３の装置が不感時間を測定および設定するためにいかに用いられ得
るかを示すフロー図である。

【図５ａ】 図５ａは、スイッチを通る電流を測定することに関与する、図３の不感時間／
オーバーラップを感知する第一の方法を示すブロック図である。

【図５ｂ】 図５ｂは、タイミングが不感時間からオーバーラップに変化するときに、図５
ａで感知される電流を示す波形を示す。

【図６】 図６は、電源内への電流を感知することに関与する、不感時間／オーバーラッ
プを感知する第二の方法を示すブロック図である。

【図７ａ】 図７ａは、スイッチ点における電圧波形を測定することに関与する、不感時間
／オーバーラップを感知する第三の方法を示すブロック図である。

【図７ｂ】 図７ｂは、不感時間の制御が変化する際に、図７ａの回路部から生じる典型的
な電圧波形を示す。

【図８ａ】 図８ａは、スイッチ点における平均電圧を測定することに関与する、不感時間
／オーバーラップを感知する第四の方法を示すブロック図である。

【図８ｂ】 図８ｂは、スイッチ点における平均電圧を測定することに関与する、不感時間
／オーバーラップを感知する第四の方法を示すブロック図である。

【図９】 図９は、ドライバの前に遅延要素を利用する、図３の制御回路部の第一の実施
形態を示す。

【図１０】 図１０は、ドライバタイミングを制御する回路部を利用する、図３の制御回路
部の第二の実施形態を示す。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5J055 AX11 BX16 CX19 CX20 DX12 DX56 DX73 EX01 EX02 EX07 EY01 EY10 EY12 EY21 EZ07 EZ14 EZ24 EZ50 EZ66 FX19 GX01 GX02 GX04 GX05 GX06 5J091 AA02 AA19 AA41 CA21 CA36 FA00 HA19 HA25 HA29 HA39 HA42 KA00 KA15 KA34 KA41 KA42 KA53 KA62 MA20 TA01 TA06 TA07 UW01 UW10

Claims (12)

【特許請求の範囲】
1. 【請求項１】 電源および二つの出力電力スイッチ（１０４、１０５）を有
   するスイッチング回路（３０５）内の不感時間（オフにされた一つのスイッチと
   オンにされた他のスイッチとの間の遅延）に適応して減少させる装置であって、
   該装置は、 該二つのスイッチ間の該不感時間またはオーバーラップの量を測定するオーバ
   ーラップ検出回路部（３１０）と、 該二つの電力スイッチ間の該不感時間を変化させる制御回路部（３２０）と、 該制御回路部を介して、該二つのスイッチ間の該不感時間を所定の最適期間（
   ４０７）に設定する最適化手段（４０２、４０４、４０６、４０８）と を含む、装置。
2. 【請求項２】 前記オーバーラップ検出回路部は、 前記スイッチのうちの一つと並列に配置され、該スイッチ内の電流を測定する
   電流メータ（５０１）と、 該測定された電流に基づいて、不感時間またはオーバーラップの前記相対的な
   量を計算する手段と を含む、請求項１に記載の装置。
3. 【請求項３】 前記不感時間を計算する手段は、電流対不感時間のプロット
   における折点（５０２）を検出し、前記最適化手段は、該折点における該不感時
   間を設定する、請求項２に記載の装置。
4. 【請求項４】 前記オーバーラップ検出回路部は、 前記電源の端子と並列に配置され、該電源を通る電流を測定する電流メータ（
   ６０１）と、 該測定された電流に基づいて、不感時間またはオーバーラップの前記相対的な
   量を計算する手段と を含む、請求項１に記載の装置。
5. 【請求項５】 前記不感時間を計算する手段は、電流対不感時間のプロット
   における折点（５０２）を検出し、前記最適化手段は、該折点における該不感時
   間を設定する、請求項４に記載の装置。
6. 【請求項６】 前記電源（６０２）は、請求項１に記載の複数のスイッチン
   グ回路（６０４、６０６、６０８）に電力供給し、各スイッチ用の前記制御回路
   部は、該スイッチ内の前記不感時間の量を別々に変化させる、請求項５に記載の
   装置。
7. 【請求項７】 前記オーバーラップ検出回路部は、 前記スイッチング回路の出力（７０１）に配置された電圧メータと、 該測定された電圧に基づいて前記不感時間またはオーバーラップの量を計算す
   る手段と を含む、請求項１に記載の装置。
8. 【請求項８】 前記不感時間を計算する手段は、前記電圧対複数の不感時間
   用の時間カーブのプロット（７１０、７１１、７１２）をモニタリングし、該プ
   ロットに基づいて該不感時間を選択する、請求項７に記載の装置。
9. 【請求項９】 前記電圧メータの前にローパスフィルタ（８０１）をさらに
   含み、前記不感時間またはオーバーラップを計算する手段は、前記測定された平
   均電圧（８０３）に基づいて、該不感時間の量またはオーバーラップの量を計算
   する、請求項７に記載の装置。
10. 【請求項１０】 前記二つの電力スイッチ間の前記不感時間を変化させる前
    記制御回路部は、 前記電流の量を前記スイッチ制御に変化させる手段（１０１０）を含む、請求
    項１に記載の装置。
11. 【請求項１１】 前記二つの電力スイッチ間の前記不感時間を変化させる前
    記制御回路部は、 遅延の可変量を誘導するための該スイッチのうちの一つが配置される前に、並
    列に配置される可変の遅延要素（９０２）と、 該遅延要素によって誘導される該遅延量を変化させる遅延制御手段（９０１）
    と を含む、請求項１に記載の装置。
12. 【請求項１２】 電源および二つの出力電力スイッチを有するスイッチング
    回路内の不感時間（オフにされた一つのスイッチとオンにされた他のスイッチと
    の間の遅延）に適応して減少させる方法であって、該方法は、 該二つのスイッチ間の該不感時間またはオーバーラップの量を測定する工程（
    ４０６）と、 該二つの電力スイッチ間の該不感時間を変化させる工程（４０８）と、 該二つのスイッチ間の該不感時間を所定の最適期間（４０７）に設定する工程
    と を包含する方法。