JP2003503902A - 導電的に分離された広帯域伝送のための回路装置および方法 - Google Patents

Abstract

(57)【要約】 データ信号の簡単でかつコスト的に有利な導電的に分離された伝送を可能にするために、データ信号は入力段においてクロック信号に重畳されかつ減結合装置を介して導電的に分離されて出力段に伝送される。出力段において伝送された信号が重畳されているクロック信号の成分がフィルタリングされて除去される。導電的に分離された伝送によるまたはクロック信号の除去による伝送された信号のパルス波形変化は出力段において同様に補償されるので、回路装置の出力側にはフィルタリングされたデータ信号が生じる。

Description

【発明の詳細な説明】

【０００１】 本発明は、広帯域伝送が行われるシステムの導電的分離装置に関する。

【０００２】 本発明は、広帯域伝送が行われるシステムの導電的分離方法に関する。

【０００３】 データ伝送の速度に対する要求は連続的に高まっているので、情報ネットワー
クおよび通信ネットワークの融合の時代においてこの分野で活動している開発者
はデータを障害なく伝送することに挑戦している。というのは、伝送されるデー
タが障害を受ける度合いも速度に伴って増加してくるからである。

【０００４】 データ伝送においてエラーの源となるのは共通の電流路によって引き起こされ
る導電的な障害作用である。このような障害は、共通のアース接続端子に対する
電圧降下によって、接続端子またはプラグイン接続にある熱伝導接触抵抗によっ
て引き起こされて顕著になる。このような障害はデータ信号に重畳される。

【０００５】 導電的な障害作用を回避するための１つの可能性は導電的な減結合である。減
結合は共通の基準導体を使用せずかつ電流回路との電位分離によって行われかつ
データ伝送の際にホトカプラの使用によって実現される。

【０００６】 今日計算機技術において、例えば“Universal Serial Bus”ＵＳＢでは通例で
あるような高速データ伝送に対して、高速ホトカプラが必要である。

【０００７】 高速ホトカプラの欠点は購入価格が高いことである。それはとりわけ次の理由
による：この分野では同時に、数多くの競合する企業が活動しており、それ故に
製品、従って取得原価の高さはバイヤーのよる選択および企業の成功に対して決
定的な意味合いを持つことになる。

【０００８】 ホトカプラの別の欠点は温度および電圧に依存している相対的に大きな信号伝
搬遅延時間である。これらはとりわけ、複数のデータ信号の並列伝送の際に困難
を引き起こす。というのは、ホトカプラの個々の伝搬遅延時間は非常に異なって
いる可能性があって、伝送されるデータ信号はもはや同期していないからである
。

【０００９】 本発明が基礎としている課題は、コスト面で有利な装置並びに信号伝送システ
ムにおける導電的に分離された広帯域伝送方法の実現である。

【００１０】 この課題は請求項１の特徴ないし請求項１２の特徴によって解決される。

【００１１】 本発明の装置は、減結合装置によって減結合されている入力段並びに出力段を
有している。

【００１２】 入力段は、クロック信号の伝送のための第１の線路と、それぞれデータ信号を
伝送するための少なくとも１つの第２の線路と、第１のアース電位と、信号論理
結合のための少なくとも１つの第１の手段とを含んでおり、ここで第１の信号論
理結合手段の数はデータ信号の数によって、それぞれのデータ信号に第１の信号
論理結合手段が配属されているように定められている。

【００１３】 出力段は、信号論理結合のための少なくとも１つの第２の手段と、該第２の信
号論理結合手段に後置接続されているフィルタと、第２のアース電位とを含んで
おり、ここで第２の信号論理結合手段の数はデータ信号の数によって、それぞれ
のデータ信号に第２の信号論理結合手段およびそれぞれ該第２の信号論理結合手
段に後置接続されているフィルタが配属されているように定められている。

【００１４】 第１の信号論理結合手段は、データ信号が加わる第１の信号入力側と、クロッ
ク信号が加わる第２の信号入力側とを有しておりかつ第１の出力信号がクロック
信号に重畳されたデータ信号として第１の信号出力側に出力されるように構成さ
れている。

【００１５】 第２の信号論理結合手段は、減結合された第１の出力信号が加わる第３の信号
入力側と、減結合されたクロック信号が加わる第４の信号入力側とを有しており
かつ第２の出力信号が減結合されたクロック信号が取り除かれた減結合されたデ
ータ信号として第２の信号出力側に出力されるように構成されており、ここで第
２の信号論理結合手段にはそれぞれフィルタが後置接続されており、該フィルタ
は第２の出力信号に含まれている障害パルスを除去し、その結果第３の出力信号
は障害パルスが除去された減結合されたデータ信号として発生される。

【００１６】 入力段および出力段は、第１のアース電位が第２のアース電位から導電的に分
離されかつクロック信号およびそれぞれ第１の出力信号が導電的に分離されて伝
送されるように減結合されている。

【００１７】 導電的に分離された広帯域伝送のための本発明の回路装置の重要な利点は、僅
かな信号伝搬遅延時間であり、しかもそれが較正可能であるということである。
というのは、それが実質的に、使用の信号論理結合手段並びにクロック信号の周
波数に依存しているからである。更に、コストが僅かであるという利点がある。
というのは、大量生産に基づいて好都合な価格で手に入れることができる標準モ
ジュールが使用されるからである。伝搬遅延時間を較正できることによって、こ
の回路装置は殊に、並列なデータ伝送の具体的な実施のために使用することがで
きる。

【００１８】 請求項２記載の有利な実施形態によって、データ信号およびクロック信号が通
例有している、フィルタが原因で生じるかもしれない、矩形形状からの偏差は解
消され、その結果とりわけデータ信号の一層確実な検出が可能になる。

【００１９】 請求項３および４に記載の実施形態の利点は、使用の論理結合素子をコスト的
に有利に調達できることである。しかもクロック信号をデータ信号によって重畳
するための装置は特別簡単でかつスペースをとらないものであるということであ
る。複数の論理結合素子が存在している集積回路があるではないか。

【００２０】 請求項５に記載の実施形態は、同様に調達コストが低いという特徴を有してお
りかつ更に、第１および第２の信号論理結合手段が同様に「ＸＯＲゲート」であ
れば、否定素子は使用しないですむ。

【００２１】 請求項５に記載の実施形態と類似して、請求項６に記載の実施形態も、同様に
調達コストが低いという特徴を有しておりかつ更に、第１および第２の信号論理
結合手段が同様に「ＸＮＯＲゲート」であれば、否定素子は使用しないですむ。

【００２２】 請求項７に記載の実施形態の重要な利点は、トランスの調達コストは好都合で
あること、トランスの所要スペースは少ないというということである。その理由
は、例えば８個のトランス（ＬＡＮトランス）を含んでいるＩＣケーシングがあ
るからである。更にこの形態は、高圧耐性が大きいという特徴を有しておりかつ
ハム電圧を発生しない。

【００２３】 請求項８に記載の実施形態の重要な利点はコスト面で有利な調達である。とい
うのは、コンデンサ、とりわけ減結合のために必要なコンデンサは好都合な大量
生産であり、しかも線路の必要数も最低であるからであり、導電的な分離のため
に減結合すべき信号だけをコンデンサの第１の接続端子に接続すればよくかつ減
結合された信号はコンデンサの第２の接続端子で取り出すことができるからであ
る。

【００２４】 請求項９の有利な形態によれば、信号論理結合手段の信号入力側において第２
のアース電位に対して安定した電位が保証されるので、入力信号が欠落している
場合および／または入力信号が不安定な場合ですら常に、信号論理結合手段の信
号出力側において規定のおよび／または安定した出力信号が発生される。

【００２５】 請求項１０に記載の有利な形態によって実現される低域フィルタは、存在する
障害パルスを取り除くための簡単でかつコスト面で有利な装置である。

【００２６】 請求項１１に記載の有利な実施形態によって、本発明の回路装置を外部のクロ
ック信号によって給電する必要はもはやなくなり、これにより一方において、外
部のクロック信号の供給に対する接続端子並びに外部の線路が省略されかつ他方
においてクロック信号の公差および品質は、外部のクロック信号の場合とは異な
って既知であるので、回路装置を最適にそれに同調することができる。

【００２７】 請求項１２に記載の本発明の方法では、少なくとも１つのデータ信号のデータ
信号を入力段において高周波のクロック信号と論理結合して第１の出力信号を形
成する。このためにそれぞれのデータ信号は高周波のクロック信号に重畳される
。

【００２８】 それぞれ第１の出力信号並びにクロック信号を出力段に導電的に分離して伝送
し、ここで入力段の第１のアース電位は出力段の第２のアース電位とは導電的に
分離される。

【００２９】 導電的に分離されて伝送された第１の出力信号および導電的に分離されて伝送
されたクロック信号を出力段において第２の出力信号に論理結合する。このため
に、導電的に分離されて伝送された第１の出力信号を、導電的に分離されて伝送
された減結合されたクロック信号から分離する。

【００３０】 最後に、第２の出力信号に存在している障害パルスをフィルタリングして、そ
の結果第３の出力信号をフィルタリングされたデータ信号として発生する。

【００３１】 本発明の方法により、信号の導電的に分離された伝送のコスト的に有利でかつ
簡単な実現が可能である。

【００３２】 請求項１３に記載の実施形態の利点は、データ信号およびクロック信号が一般
に有している矩形のパルス形態から、方法が原因で生じる可能性があるデータ信
号クロック信号の偏差も修正されることである。

【００３３】 請求項１４に記載の有利な実施形態によれば、導電的な分離のコスト的に有利
な実施が可能である。

【００３４】 本発明の実施例を唯一の図に基づいて説明する。図は： データ信号の導電的に分離された伝送のための回路装置を示す。

【００３５】 図には、入力段ＥＳと出力段ＡＳとに分けられる回路装置ＳＡが図示されてお
り、その際減結合装置ＥＫによって行われる導電的な分離により入力段ＥＳと出
力段ＡＳとが分けられるようになっている。この導電的な分離に基づいて、入力
段ＥＳはアース電位ＭＰ１を有しかつ出力段ＡＳは導電的に分離されている第２
のアース電位ＭＰ２を有している。

【００３６】 回路装置ＳＡはデータ信号Ｄ_ＩＮの導電的に分離された伝送のために用いられ
る。データ信号は、回路装置を基準にして、外部の信号源Ｖ１によって生成され
る。更にこのデータ信号Ｄ_ＩＮは入力段ＥＳに供給され、そこで排他的論理ゲー
ト（ＸＯＲゲート）Ｇ１によって高周波のクロック信号ＣＬＣＫと論理結合され
て、ゲートＧ１の第１の信号出力側Ａ１で出力信号Ｓ１が送出される。この信号
は高周波のクロック信号に重畳されたデータ信号に相応する。すなわち、データ
信号Ｄ_ＩＮは高周波のクロック信号ＣＬＣＫによって変調され、その際クロック
信号ＣＬＣＫは信号論理から周知の搬送波周波数の役割を果たす。

【００３７】 高周波のクロック信号ＣＬＣＫは入力段ＥＳの部分である発生器（内部信号源
）によって生成される。択一的に、入力段は、クロック信号ＣＬＣＫが外部の信
号源によって生成されて、入力段ＥＳに供給されるように構成することもできる
。

【００３８】 図示の減結合装置ＥＫは３つのコンデンサＣ１，Ｃ２およびＣ３から成ってお
り、その際コンデンサＣ１は第１のアース電位ＭＰ１を第２のアース電位ＭＰ２
から導電的に分離し、第２のコンデンサＣ２はクロック信号ＣＬＣＫを出力段Ａ
Ｓから導電的に分離し、第３のコンデンサＣ３は第１の出力信号Ｓ１を出力段Ａ
Ｓから導電的に分離する。すなわちそれぞれのコンデンサＣ１，Ｃ２またはＣ３
が分離すべき信号の間に切り換えられるようにしてである。これにより、クロッ
ク信号ＣＬＣＫ並びに第１の出力信号Ｓ１は導電的に分離されて出力段ＡＳに伝
送される。

【００３９】 使用のコンデンサは例えばセラミックコンデンサであるが、これは高圧耐性の
ために特別適している。

【００４０】 択一的に、入力段ＥＳと出力段ＡＳとの導電的な分離を実現するために、誘導
的なトランス、例えばＬＡＮトランスを使用することができる。これは高速の伝
送のためには特別適している。その場合、第１のトランスの１次側に第１のアー
ス電位ＭＰ１および第１の出力信号Ｓ１が接続されており、２次側には第３の信
号入力側Ｅ３および第２のアース電位ＭＰ２が接続されており、並びに第２のト
ランスの１次側には第１のアース電位ＭＰ１およびクロック信号ＣＬＣＫが接続
されており、２次側には第４の信号入力側Ｅ４および第２のアース電位ＭＰ２が
接続されている。

【００４１】 第１および第２のトランスによって、第１のアース電位ＭＰ１が第２のアース
電位ＭＰ２から導電的に分離されると同時に、クロック信号ＣＬＣＫ並びに第１
の出力信号Ｓ１は出力段ＡＳから導電的に分離され、これによりクロック信号Ｃ
ＬＣＫ並びに第１の出力信号Ｓ１の、出力段ＡＳから導電的に分離された伝送が
実現される。

【００４２】 出力段は第２の排他的論理和ゲートを有している。この第３の入力側Ｅ３には
導電的に分離されて伝送される第１の出力信号Ｓ１′が加えられ、第４の信号入
力側Ｅ４には導電的に分離されて伝送されたクロック信号ＣＬＣＫ′が加えられ
、その際第２の排他的論理和ゲートＧ２は導電的に分離されて伝送された第１の
出力信号Ｓ１′と導電的に分離されて伝送されたクロック信号ＣＬＣＫ′との論
理結合によって第２の信号出力側Ｓ１に第２の出力信号Ｓ２を送出する。第１の
出力信号Ｓ１はクロック信号ＣＬＣＫの、データ信号Ｄ_ＩＮとの重畳であるので
、第１の出力信号Ｓ１の場合、導電的に分離されて伝送されたクロック信号ＣＬ
ＣＫ′をデータ信号Ｄ_ＩＮから分離することによって第２の出力信号Ｓ２が導電
的に分離されて伝送されたデータ信号として発生される。

【００４３】 第２の排他的論理和ゲートＧ２は更に、入力段ＥＳと出力段ＡＳとの同期を保
証しかつ信号が普通有している矩形のパルス形状から多少とも偏差しているとそ
れを補償する。排他的論理和ゲートは矩形のパルス形状を有する出力信号を発生
するからである。

【００４４】 第２の信号出力側Ａ２に常に安定した出力信号Ｓ２が、入力信号が加わってい
るか否かに無関係に出力されることが保証されているように、第３の信号入力側
Ｅ３と第２のアース電位ＭＰ２との間に第１の抵抗Ｒ１が介挿されており並びに
第４の信号入力側Ｅ４と第２のアース電位ＭＰ２との間に第１の抵抗Ｒ２が介挿
されている。これらいわゆるプル・ダウン抵抗は信号入力側Ｅ３並びにＥ４、ひ
いては第２の信号出力側Ａ２にも規定の電位が生じるようにするものである。

【００４５】 プル・ダウン抵抗を設けずに、安定した出力信号が生じるようにする別の接続
形態も考えられる。

【００４６】 第２の出力信号Ｓ２から、第２の出力信号Ｓ２に含まれているかもしれない、
第３の信号入力側Ｅ３および第４の信号入力側Ｅ４における生じ得る異なったス
イッチングしきい値が原因で生じる障害パルスを除いて導電的に分離されて伝送
されたデータ信号を表している成分をフィルタリングするために、第２の出力信
号Ｓ２は、同じく出力段ＡＳの部分であるフィルタＲＣに供給される。

【００４７】 フィルタＲＣは、第３の抵抗Ｒ３と第４のコンデンサＣ４との周知の組み合わ
せから形成されている低域フィルタである。その際抵抗値並びにコンデンサの容
量値は、導電的に分離されて伝送されるデータ信号に対して相対的に高周波の障
害パルスが第２の出力信号から取り出されるように選定されているので、第３の
出力信号は第３の抵抗Ｒ３と第４のコンデンサＣ４との間に加わる。

【００４８】 抵抗とコンデンサとから成る低域フィルタによるフィルタＲＣの実現に対して
択一的に、抵抗とコイルの適当な接続回路または集積された適当なフィルタモジ
ュールの使用も同じ作用を実現することができる。

【００４９】 フィルタリングにより一般に信号の矩形のパルス形態からの偏差が生じる可能
性があるので、第２の排他的論理和ゲートＧ２に第３の排他的論理和ゲートＧ３
が後置接続されている。このゲートは第３の信号出力側Ａ３に再形成されたデー
タ信号Ｄ_ＩＮ′を送出する。

【００５０】 更に、第３の排他的論理和ゲートＧ３はフィルタＲＣに次のように後置接続さ
れている。すなわち、第３の出力信号Ｓ３が第５の信号入力側Ｅ５に加えられ並
びに第２のアース電位ＭＰ２が第３の論理和ゲートＧ３の第６の信号入力側Ｅ６
に加えられるようにである。

【００５１】 図示の第３の排他的論理和ゲートＧ３も出力段ＡＳの部分である。しかし、第
３の排他的論理和ゲートＧ３を、出力段ＡＳが接続されている外部の回路に移す
こともできる。すなわち、出力段を第３の排他的論理和ゲートＧ３なしにも実現
することができる。

【００５２】 排他的論理和ゲートＧ１ないしＧ３に対して択一的に、別の論理ゲート、例え
ば排他的否定論理和ゲート（ＸＮＯＲゲート）、または同じ特性を有している別
の回路技術的な装置を使用することもできる。

【００５３】 本発明の回路装置ＳＡは殊に、それが特別、並列の導電的に分離された伝送に
適していることによって特徴付けられている。並列なデータ伝送に対して特徴的
なことは、並列に伝送されるべきである複数のデータ信号が存在していることで
ある。

【００５４】 本発明の回路装置ＳＡをわかりやすくするために、１つのデータ信号の導電的
に分離された伝送という特別な例に限って説明してきた。というのは、それぞれ
別のデータ信号に対して、本発明により、回路装置ＳＡの個々の素子を多重に設
ければいいからである。データ信号の数ｎに依存した個々の素子の必要な数は次
の表に示されている：

【００５５】

【表１】

【００５６】 表１から分かるように、減結合装置ＥＫの実現のためにはｎ＋２個のコンデン
サＣ１…Ｃｎ＋２（減結合素子）が必要であり、これに対して誘導的なトランス
を用いた減結合装置ＥＫの実現のためには僅かｎ＋１個のトランス（減結合素子
）しか必要でない。というのは、第１のアース電位ＭＰ１および第２のアース電
位ＭＰ２は誘導的な伝送のために必要な、誘導的なトランスとの接続によって既
に相互に導電的に分離されているからであり、これに対して減結合装置ＥＫを容
量的な伝送のためのコンデンサによって実現している場合には、導電的に分離す
べき信号はそれぞれコンデンサＣ２，Ｃ３，…，Ｃｎ＋２にしか接続されないか
らであり、その結果第１のアース電位ＭＰ１および第２のアース電位ＭＰ２の分
離のためには付加的なコンデンサＣ１が必要であるからである。

【図面の簡単な説明】

【図１】 データ信号の導電的に分離された伝送のための回路装置である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年７月４日（２００１．７．４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１２

【補正方法】変更

【補正の内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正の内容】

【０００８】 ホトカプラの別の欠点は温度および電圧に依存している相対的に大きな信号伝
搬遅延時間である。これらはとりわけ、複数のデータ信号の並列伝送の際に困難
を引き起こす。というのは、ホトカプラの個々の伝搬遅延時間は非常に異なって
いる可能性があって、伝送されるデータ信号はもはや同期していないからである
。 ＤＥ１９６１０２４８Ａ１から、少なくとも１つの信号入力側および少なくと
も１つの、この信号入力側に配属されている信号出力側が入力側と出力側との間
の導電的分離を有している。信号路を導電的に分離するための方法並びに回路装
置並びに信号路の導電的な分離のための回路装置が公知である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正の内容】

【００２７】 請求項１２に記載の本発明の方法では、データ信号を入力段において高周波の
クロック信号と論理結合して第１の出力信号を形成する。このためにそれぞれの
データ信号は高周波のクロック信号に重畳される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＢＲ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＺ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＪＰ ，ＫＲ，ＭＸ，ＮＯ，ＰＬ，ＲＵ，ＴＲ，ＵＡ，ＵＳ， ＶＮ，ＺＡ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 導電的に分離された広帯域伝送のための回路装置（ＳＡ）に
   おいて、 ａ）入力段（ＥＳ）は、信号論理結合のための少なくとも１つの第１の手段（Ｇ
   １）と、クロック信号（ＣＬＣＫ）の伝送のための第１の線路と、それぞれデー
   タ信号（Ｄ_ＩＮ）を伝送するための少なくとも１つの第２の線路と、第１のアー
   ス電位（ＭＰ１）に対する接続端子とを有しており、 ｂ）出力段（ＡＳ）は、信号論理結合のための少なくとも１つの第２の手段（Ｇ
   ２）と、該第２の信号論理結合手段（Ｇ２）に後置接続されているフィルタ（Ｒ
   Ｃ）と、第２のアース電位（ＭＰ２）に対する接続端子とを有しており、 ｃ）入力段（ＥＳ）を出力段（ＡＳ）から減結合する減結合装置（ＥＫ）を備え
   ており、 ｄ）前記第１の信号論理結合手段（Ｇ１）は、データ信号（Ｄ_ＩＮ）が加わる第
   １の信号入力側（Ｅ１）と、クロック信号（ＣＬＣＫ）が加わるの信号入力側（
   Ｅ２）とを有しておりかつ第１の出力信号（Ｓ１）がクロック信号（ＣＬＣＫ）
   に重畳されたデータ信号として第１の信号出力側（Ａ１）に出力されるように構
   成されており、 ｅ）前記第２の信号論理結合手段（Ｇ２）は、減結合された第１の出力信号（Ｓ
   １′）が加わる第３の信号入力側（Ｅ３）と、減結合されたクロック信号（ＣＬ
   ＣＫ′）が加わる第４の信号入力側（Ｅ４）とを有しておりかつ第２の出力信号
   （Ｓ２）が減結合されたクロック信号（ＣＬＣＫ′）から分離された減結合され
   たデータ信号として第２の信号出力側（Ａ２）にて出力されるように構成されて
   おり、ここで第２の信号出力側（Ａ２）には常に規定のおよび／または安定した
   信号が出力され、 ｆ）前記第２の信号論理結合手段（Ｇ２）には、フィルタ（ＲＣ）が後置接続さ
   れており、該フィルタは、第２の出力信号（Ｓ２）に含まれている障害パルスを
   取り除くために、第３の出力信号（Ｓ３）がフィルタリングされた減結合された
   データ信号として発生されるように構成されており、 ｇ）入力段（ＥＳ）および出力段（ＡＳ）は減結合装置（ＥＫ）によって、第１
   のアース電位（ＭＰ１）が第２のアース電位（ＭＰ２）から導電的に分離されか
   つクロック信号（ＣＬＣＫ）および第１の出力信号（Ｓ１）が入力段（ＥＳ）か
   ら出力段（ＡＳ）に導電的に分離されて伝送されるように減結合されている ことを特徴とする回路装置。
2. 【請求項２】 出力段（ＡＳ）は少なくとも１つの、信号論理結合のための
   第３の手段（Ｇ３）を有しており、ここで それぞれのフィルタ（ＲＣ１）に該第３の信号論理結合手段（Ｇ３）の１つが後
   置接続されておりかつ第３の出力信号（Ｓ３）は該第３の信号処理手段（Ｇ３）
   の第５の信号入力側（Ｅ５）に加わりかつ第２のアース電位は該第３の信号処理
   手段（Ｇ３）の第６の信号入力側（Ｅ６）に加わり、 該第３の信号論理結合手段（Ｇ３）は、第３の出力信号（３）のパルスがその都
   度再形成されるデータ信号（Ｄ_ＩＮ′）を発生するために矩形の形状に逆変換さ
   れかつ第３の信号出力側（Ａ３）にて出力されるように構成されている 請求項１記載の回路装置（ＳＡ）。
3. 【請求項３】 第１の信号論理結合手段（Ｇ１）および第２の信号論理結合
   手段（Ｇ２）は反一致ゲート「排他的論理和（ＸＯＲ）ゲート」である 請求項１または２記載の回路装置（ＳＡ）。
4. 【請求項４】 第１の信号論理結合手段（Ｇ１）および第２の信号論理結合
   手段（Ｇ２）は一致ゲート「排他的否定論理和（ＸＮＯＲ）ゲート」である 請求項１または２記載の回路装置（ＳＡ）。
5. 【請求項５】 第３の信号論理結合手段（Ｇ３）は反一致ゲート「排他的論
   理和（ＸＯＲ）ゲート」である 請求項２または３記載の回路装置（ＳＡ）。
6. 【請求項６】 第３の信号論理結合手段（Ｇ３）は一致ゲート「排他的否定
   論理和（ＸＮＯＲ）ゲート」である 請求項２または４記載の回路装置（ＳＡ）。
7. 【請求項７】 減結合装置（ＥＫ）は次のように構成されている： ａ）少なくとも１つの第１の誘導的なトランスが設けられており、ここで該第１
   の誘導的なトランスの１つはそれぞれ、１次側において第１の信号出力側および
   第１のアース電位（ＭＰ１）に後置接続されておりかつ２次側において第３の信
   号入力側（Ｅ３）および第２のアース電位（ＭＰ２）に前置接続されており、 ｂ）第２の誘導的なトランスの１次側において、第１の線路および第１のアース
   電位（ＭＰ１）が接続されておりかつ第２の誘導的なトランスの２次側において
   それぞれ第４の信号入力側（Ｅ４）および第２のアース電位（ＭＰ２）が接続さ
   れている 請求項１から６までのいずれか１項記載の回路装置（ＳＡ）。
8. 【請求項８】 減結合装置（ＥＫ）は次のように構成されている： ａ）少なくとも１つの第１のコンデンサ（Ｃ１）が設けられており、ここで該第
   １のコンデンサの１つはそれぞれ、それぞれ第１の信号出力側（Ａ１）と第３の
   信号入力側（Ｅ３）とに間に接続されており、 ｂ）第１の線路と第２の信号入力側（Ｅ２）との間に、第２のコンデンサ（Ｃ２
   ）が接続されており、 ｃ）第１のアース電位（ＭＰ１）と第２のアース電位（ＭＰ２）との間に、第３
   のコンデンサ（Ｃ３）が接続されている 請求項１から７までのいずれか１項記載の回路装置（ＳＡ）。
9. 【請求項９】 ａ）少なくとも１つの第１の抵抗（Ｒ１）が設けられており
   、ここで該第１の抵抗（Ｒ１）の１つはそれぞれ、第２の信号入力側（Ｅ２）お
   よび第２のアース電位（ＭＰ２）の間に接続され、 ｂ）少なくとも１つの第２の抵抗（Ｒ２）が設けられており、ここで該第２の抵
   抗（Ｒ２）の１つはそれぞれ、第３の信号入力側（Ｅ３）および第２のアース電
   位（ＭＰ２）の間に接続されている 請求項１から８までのいずれか１項記載の回路装置（ＳＡ）。
10. 【請求項１０】 ａ）少なくとも１つの第３の抵抗（Ｒ３）が設けられてお
    り、ここで該第３の抵抗（Ｒ３）の１つはそれぞれ、第２の信号出力側（Ａ２）
    の後ろに接続されており、 ｂ）少なくとも１つの第４のコンデンサ（Ｃ４）が設けられており、ここで該第
    ４のコンデンサ（Ｃ４）の１つはそれぞれ、第３の抵抗（Ｒ３）および第２のア
    ース電位（ＭＰ２）の間に接続されており、 ｃ）それぞれの第４のコンデンサ（Ｃ４）にそれぞれ第３の出力信号（Ｓ３）が
    加わるようになっている 請求項１から９までのいずれか１項記載の回路装置（ＳＡ）。
11. 【請求項１１】 入力段（ＥＳ）はクロック信号（ＣＬＣＫ）を発生するた
    めの発生器（Ｖ１）を有しており、該発生器は第１のアース電位（ＭＰ１）と第
    １の線路との間に接続されている 請求項１から１０までのいずれか１項記載の回路装置（ＳＡ）。
12. 【請求項１２】 ａ）少なくとも１つのデータ信号（Ｄ_ＩＮ）のデータ信号
    （Ｄ_ＩＮ）を高周波のクロック信号（ＣＬＣＫ）に重畳することによって、該デ
    ータ信号（Ｄ_ＩＮ）を入力段（ＥＳ）において高周波のクロック信号（ＣＬＣＫ
    ）と論理結合して第１の出力信号（Ｓ１）を形成し、 ｂ）第１の出力信号（Ｓ１）およびクロック信号（ＣＬＣＫ）を出力段（ＡＳ）
    に導電的に分離して伝送し、ここで入力段（ＥＳ）の第１のアース電位（ＭＰ１
    ）は出力段（ＡＳ）の第２のアース電位（ＭＰ２）とは導電的に分離され、 ｃ）導電的に分離されて伝送された第１の出力信号（Ｓ１′）および導電的に分
    離されて伝送されたクロック信号（ＣＬＣＫ′）を出力段（ＡＳ）において第２
    の出力信号（Ｓ２）に論理結合して、出力信号（Ｓ２）を、導電的に分離されて
    伝送された減結合されたクロック信号（ＣＬＣＫ′）から分離された導電的に分
    離されて伝送されたデータ信号として発生し、 ｄ）第２の出力信号（ｓ２）をフィルタリングして、それぞれ第３の出力信号（
    Ｓ３）を第２の出力信号に含まれている障害パルスが取り除かれたフィルタリン
    グされたデータ信号として発生する ことを特徴とする方法。
13. 【請求項１３】 第３の出力信号（Ｓ３）を、該第３の出力信号（Ｓ３）の
    パルスが矩形の形状に逆変換されるように、再形成されたデータ信号（Ｄ_ＩＮ′
    ）に変換する 請求項１２記載の方法。
14. 【請求項１４】 第１の出力信号（Ｓ１）およびクロック信号（ＣＬＣＫ）
    を誘導によって導電的に分離して伝送し、ここで第１のアース電位（ＭＰ１）の
    、第２のアース電位（ＭＰ２）からの導電的な分離は誘導によって行われる 請求項１２または１３記載の方法。
15. 【請求項１５】 第１の出力信号（Ｓ１）およびクロック信号（ＣＬＣＫ）
    を電界によって導電的に分離して伝送し、ここで第１のアース電位（ＭＰ１）の
    、第２のアース電位（ＭＰ２）からの導電的な分離は容量によって行われる 請求項１２または１３記載の方法。