CN116781061A - 共模电平转换电路和芯片 - Google Patents

共模电平转换电路和芯片 Download PDF

Info

Publication number
CN116781061A
CN116781061A CN202310953218.8A CN202310953218A CN116781061A CN 116781061 A CN116781061 A CN 116781061A CN 202310953218 A CN202310953218 A CN 202310953218A CN 116781061 A CN116781061 A CN 116781061A
Authority
CN
China
Prior art keywords
impedance
current mirror
common mode
mode level
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310953218.8A
Other languages
English (en)
Inventor
靳佳伟
侯中原
薛亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Valley Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Original Assignee
Silicon Valley Analog Suzhou Semiconductor Co ltd
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Valley Analog Suzhou Semiconductor Co ltd, Analogix International LLC filed Critical Silicon Valley Analog Suzhou Semiconductor Co ltd
Priority to CN202310953218.8A priority Critical patent/CN116781061A/zh
Publication of CN116781061A publication Critical patent/CN116781061A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种共模电平转换电路和芯片，共模电平转换电路包括自适应控制单元和与自适应控制单元电连接的共模电平转换单元，自适应控制单元用于输出控制电流至共模电平转换单元；共模电平转换单元包括输入端和输出端，输入端用于输入差分电压和电源电压，共模电平转换单元用于接收控制电流，并根据控制电流，对输入端的差分电压进行共模电平转换处理，得到输出电压并由输出端输出，输出电压不随电源电压发生变化。该共模电平转换电路解决了输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。

Description

共模电平转换电路和芯片
技术领域
本申请涉及数据传输领域，具体而言，涉及一种共模电平转换电路和芯片。
背景技术
在数据传输过程中，包括AC耦合传输和DC耦合传输，AC耦合传输在发送机和接收机之间有电容隔离，DC耦合传输过程中发送机和接收机直接相连，为了同时兼容DC和AC输入耦合，一般情况，电路设计时会将接收机的50ohm端接电阻，接到电源上，这样既可以支持AC输入耦合，也可以支持DC输入耦合。接收机在接收到数据之后，需要将这些数据的共模电平转换的一个合适的电压上，用于给下一级电路提供合适的工作点，保证下一级电路能正常工作，这就需要共模转换电路。然而，现有技术中，共模转换电路的输出电压会受到电源电压的影响，当电源电压发生变化后，共模转换电路的输出电压也跟着发生变化，不利于下级电路在合理的工作点上工作，同时，来自于电源上的噪声的影响，也会增加下级电路设计的难度。
因此，亟需一种电路可以解决共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
发明内容
本申请的主要目的在于提供一种共模电平转换电路和芯片，以至少解决现有技术中共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
根据本申请的一方面，提供了一种共模电平转换电路，包括自适应控制单元和与所述自适应控制单元电连接的共模电平转换单元，其中，所述自适应控制单元用于输出控制电流至所述共模电平转换单元；所述共模电平转换单元包括输入端和输出端，所述输入端用于输入差分电压和电源电压，所述共模电平转换单元用于接收所述控制电流，并根据所述控制电流，对所述输入端的所述差分电压进行共模电平转换处理，得到输出电压并由所述输出端输出，其中，所述输出电压不随所述电源电压发生变化。
可选地，所述共模电平转换单元包括第一阻抗、第二阻抗以及第三阻抗，其中，所述第一阻抗的第一端用于输入所述电源电压，所述第一阻抗的第二端、所述第二阻抗的第一端以及所述第三阻抗的第一端用于输入所述差分电压，所述第二阻抗的第二端和所述第三阻抗的第二端为所述输出端。
可选地，所述第一阻抗和所述第二阻抗为电阻，所述第三阻抗为电容。
可选地，所述自适应控制单元包括：电流产生模块，用于生成所述控制电流；电流输入模块，与所述电流产生模块电连接，所述电流输入模块用于向所述共模电平转换单元输入所述控制电流。
可选地，所述电流产生模块包括第四阻抗、第一电流镜、第一开关器件、第二开关器件、第五阻抗以及第二电流镜，所述第四阻抗的第一端和所述第一开关器件的控制端、所述第二电流镜的控制端以及所述第二电流镜的第二端用于输入电源电流，所述第四阻抗的第二端分别与所述第一电流镜的第一端和所述第一电流镜的控制端电连接，所述第一电流镜的第二端分别与所述第一开关器件的第一端和所述第二电流镜的第一端电连接，所述第一开关器件的控制端和所述第二开关器件的第一端电连接，所述第一开关器件的第二端分别与所述第二开关器件的控制端和所述第五阻抗的第一端电连接，所述第一电流镜的第三端、所述第五阻抗的第二端、所述第二开关器件的第二端以及所述第二电流镜的第三端接地。
可选地，所述电流输入模块包括：第三电流镜，所述第三电流镜的第一端为所述输出端，所述第三电流镜的第二端与所述第二电流镜的第一端电连接，所述第三电流镜的第三端接地。
可选地，所述第三电流镜包括两个宽长比相同的NMOS管。
可选地，所述共模电平转换单元包括第一阻抗、第二阻抗以及第三阻抗，其中，所述第一阻抗的第一端用于输入所述电源电压，所述第一阻抗的第二端、所述第二阻抗的第一端以及所述第三阻抗的第一端用于输入所述差分电压，所述第二阻抗的第二端和所述第三阻抗的第二端为所述输出端，所述第四阻抗和所述第五阻抗为电阻，所述第一电流镜包括两个宽长比相同的第一NMOS管，所述第二电流镜包括两个宽长比相同的第二NMOS管，所述第一开关器件和所述第二开关器件为NMOS管，所述第四阻抗的阻抗值和所述第五阻抗的阻抗值均等于预定阻抗值，所述第一NMOS管与所述第二开关器件的阈值电压相同，所述预定阻抗值为所述第一阻抗的阻抗值和所述第二阻抗的阻抗值之和。
可选地，所述电流产生模块还包括第四电流镜和第五电流镜，其中，所述第四电流镜的第一端、所述第四电流镜的第二端、所述第五电流镜的第一端、所述第五电流镜的第二端用于输入所述电源电流，所述第四电流镜的第三端和所述第四电流镜的控制端分别与所述第一电流镜的第二端电连接，所述第四电流镜的第四端与所述第五电流镜的第三端电连接，所述第五电流镜的第四端和所述第五电流镜的控制端分别与所述第一开关器件的第一端电连接。
可选地，所述第四电流镜包括两个宽长比为1：n的PMOS管，所述第五电流镜包括两个宽长比为1：m的PMOS管，预定阻抗值与n的乘积等于所述第四阻抗的阻抗值且满足公式所述预定阻抗值为所述第一阻抗的阻抗值和所述第二阻抗的阻抗值之和，m和n均为大于零的值，R3为所述预定阻抗值，R4为所述第四阻抗的阻抗值，R5为所述第五阻抗的阻抗值。
根据本申请的另一方面，提供了一种芯片，包括任意一种所述的共模电平转换电路。
应用本申请的技术方案，共模电平转换电路包括自适应控制单元和与自适应控制单元电连接的共模电平转换单元，自适应控制单元用于输出控制电流至共模电平转换单元；共模电平转换单元包括输入端和输出端，输入端用于输入差分电压和电源电压，共模电平转换单元用于接收控制电流，并根据控制电流，对输入端的差分电压进行共模电平转换处理，得到输出电压并由输出端输出，该输出电压不随电源电压发生变化。通过在共模电平转换电路中增设自适应控制单元，并利用该自适应控制单元提供控制电流，消除电源变化对于共模电平转换电路的输出电压的影响，进而解决了共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例中提供的一种共模电平转换电路的示意图；
图2示出了根据本申请的实施例中提供的另一种共模电平转换电路的示意图；
图3示出了根据本申请的实施例中提供的再一种共模电平转换电路的示意图；
图4示出了根据本申请的实施例中提供的一种自适应控制单元的示意图；
图5示出了根据本申请的实施例中提供的一种共模电平转换电路的电路图。
其中，上述附图包括以下附图标记：
100、自适应控制单元；101、电流产生模块；102、电流输入模块；103、第四阻抗；104、第一电流镜；105、第一开关器件；106、第二开关器件；107、第五阻抗；108、第二电流镜；109、第三电流镜；110、第四电流镜；111、第五电流镜；200、共模电平转换单元；201、第一阻抗；202、第二阻抗；203、第三阻抗。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：
AC输入耦合：指电路设备中的两个部分通过电容耦合在一起，只允许交流信号通过，避免直流偏移。所谓AC输入，指的是交流信号输入；耦合，是指两个部分通过电容耦合在一起。主要工作原理是两个电路部分之间通过电容进行耦合，电容只允许交流信号通过，阻止直流通过。AC输入耦合主要作用和优点包括：隔离直流偏移、隔离直流压差、电平移位兼容、加强抗干扰能力、降低功耗。
DC输入耦合：DC输入耦合是指两个电路部分通过电阻进行耦合，能够传递交流和直流信号。相比AC输入耦合，DC输入耦合的主要特点是：可以通过导通件如电阻进行耦合，而不是电容。可以传递交流和直流信号，不会像电容阻断直流。可以直接传递两个电路部分之间的直流偏移及电压差异。DC输入耦合主要用于需要传递直流信号和交流信号的情况。由于可以传递直流信号，DC耦合相对来说更简单，也更易实现。但缺点是：两个电路部分的直流偏置和电平必须相匹配，否则会影响工作，并且，不能像AC耦合那样有效隔离两个电路部分，此外，传递直流信号存在更多损耗。
正如背景技术中所介绍的，现有技术中共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度，为解决上述的问题，本申请的实施例提供了一种共模电平转换电路和芯片。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1是根据本申请实施例的共模电平转换电路的示意图。如图1所示，包括自适应控制单元100和与上述自适应控制单元100电连接的共模电平转换单元200，其中，
上述自适应控制单元100用于输出控制电流至上述共模电平转换单元200；
具体地，由于在数据传输过程中，输入端的输入共模偏高，不适合给下一级电路，为了提供合适的工作点，可以将其共模电平转换到合适的工作点，R1可以为电阻，C1和R2用来实现共模电平转换，因此，Vout＝VDD-Ic×R3，其中，Vout为输出电压的共模电平，VDD为电源电压，R3＝R1+R2。由上述公式可知，输出电压的共模电平受到VDD的影响，当VDD发生变化后，Vout也跟着发生变化，不利于下级电路在合理的工作点上工作。此外，输出电压的共模电平还可能受到来自于电源上的噪声的影响，也会增加下级电路设计的难度。上述共模电平转换单元可以为现有技术中的共模电平转换电路。
上述共模电平转换单元200包括输入端和输出端，上述输入端用于输入差分电压和电源电压，上述共模电平转换单元200用于接收上述控制电流，并根据上述控制电流，对上述输入端的上述差分电压进行共模电平转换处理，得到输出电压并由上述输出端输出，其中，上述输出电压不随上述电源电压发生变化。
具体地，共模电平是指电路或信号中两个参考电压源之间的平均值电压，它主要用于描述差分信号中的两个信号的平均值，差分信号由两个一起变化的信号组成，具有完全相反的相位，其中一个信号通常当作参考。例如，一组差分信号分别为5V和-5V时，其共模电平是0V。共模电平可以描述差分信号的各种特性，例如：提供基准电平，用于比较和描述差分信号当前的状态，共模电平还可以去耦合干扰，通过基准电平去耦合来自两个信号通道的公共模式干扰，共模电平也可以提高兼容性，相同的共模电平有助于两个系统间的信号兼容，共模电平还可以增强抗干扰能力，与单端法相比，差分信号具有更高的公差允许度和抗干扰能力。所以，共模电平是描述差分信号的一个重要参数。
通过本实施例，共模电平转换电路包括自适应控制单元和与自适应控制单元电连接的共模电平转换单元，自适应控制单元用于输出控制电流至共模电平转换单元；共模电平转换单元包括输入端和输出端，输入端用于输入差分电压和电源电压，共模电平转换单元用于接收控制电流，并根据控制电流，对输入端的差分电压进行共模电平转换处理，得到输出电压并由输出端输出，该输出电压不随电源电压发生变化。通过在共模电平转换电路中增设自适应控制单元，并利用该自适应控制单元提供控制电流，消除电源变化对于共模电平转换电路的输出电压的影响，进而解决了共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
具体实现过程中，如图2所示，上述共模电平转换单元200包括第一阻抗201、第二阻抗202以及第三阻抗203，其中，上述第一阻抗201的第一端用于输入上述电源电压，上述第一阻抗201的第二端、上述第二阻抗202的第一端以及上述第三阻抗203的第一端用于输入上述差分电压，上述第二阻抗202的第二端和上述第三阻抗203的第二端为上述输出端。该电路可以进一步同时满足AC耦合传输和DC耦合传输两种方式。
具体地，数据在传输过程中，包括AC耦合传输和DC耦合传输两种传输方式，其中AC耦合传输，在发送机和接收机之间有电容隔离，DC耦合传输，发送机与接收机直接相连。为了同时兼容DC和AC输入耦合，在进行电路设计时，可以将接收机端接上述第一阻抗，再与电源进行连接，这样既可以支持AC输入耦合，也可以支持DC输入耦合。接收机在接收到数据之后，需要将这些数据的共模电平通过上述第二阻抗和第三阻抗，转换的一个合适的电压上，用于给下一级电路提供合适的工作点，保证下一级电路能正常工作，这就是共模转换电路在数据传输过程中的具体作用。
为了进一步提升共模电平转换效率，如图2所示，本申请的上述第一阻抗201和上述第二阻抗202为电阻，上述第三阻抗203为电容。
具体地，上述第一阻抗可以为50Ω的电阻，用于同时兼容DC和AC输入耦合。由于电容对交流信号具有通路的作用，而对直流信号具有阻隔的作用，而电阻则对交流和直流信号都具有通路的作用。上述第二阻抗和第三阻抗分别为电阻和电容，可以通过二者实现共模电平转换。在高频信号下，电容的阻抗较低，可以通过电容来实现信号的传输；而在低频信号下，电容的阻抗较高，可以通过电阻来实现信号的传输。当两个信号以共模形式出现时，它们的幅度和相位都相同。在这种情况下，电容和电阻并联可以将共模信号分离出来，使其通过电阻传输，而差分信号则通过电容进行传输。这样，就可以实现共模电平转换，将共模信号转换为差分信号进行处理。需要注意的是，电容和电阻的数值选择可以根据具体的应用需求和信号特性进行合理的设计，以确保共模电平转换的性能和稳定性。
具体实现过程中，如图3所示，上述自适应控制单元100包括：电流产生模块101，用于生成上述控制电流；电流输入模块102，与上述电流产生模块101电连接，上述电流输入模块102用于向上述共模电平转换单元200输入上述控制电流。该电路可以进一步提升自适应控制单元的控制效率。
具体地，上述电流产生模块在生成上述控制电流的过程中，实际上是根据共模电平转换单元的阻抗值进行设计，以消除共模电平转换单元的电源对于其输出电压的影响。
具体实现过程中，如图4所示，上述电流产生模块包括第四阻抗103、第一电流镜104、第一开关器件105、第二开关器件106、第五阻抗107以及第二电流镜108，上述第四阻抗103的第一端和上述第一开关器件105的控制端、上述第二电流镜108的控制端以及上述第二电流镜108的第二端用于输入电源电流，上述第四阻抗103的第二端分别与上述第一电流镜104的第一端和上述第一电流镜104的控制端电连接，上述第一电流镜104的第二端分别与上述第一开关器件105的第一端和上述第二电流镜108的第一端电连接，上述第一开关器件105的控制端和上述第二开关器件106的第一端电连接，上述第一开关器件105的第二端分别与上述第二开关器件106的控制端和上述第五阻抗107的第一端电连接，上述第一电流镜104的第三端、上述第五阻抗107的第二端、上述第二开关器件106的第二端以及上述第二电流镜108的第三端接地。该电路可以进一步提升生成的控制电流的精度。
具体地，电流镜可以将一个电流的放大版复制到另一个电路，其主要工作原理是：利用两个晶体管(npn或pnp)，一个晶体管的电流就会影响到另一个晶体管，当其中一个晶体管的电流变化时，另一个晶体管也会相应地变化电流，形成“镜像”。通过改变晶体管尺寸比例，可以实现参考电流和输出电流的放大或减小。电流镜具有高精度的优点，当晶体管在正向严格相同区域工作时，电流精度可达1％。此外，电流镜还有隔离功能和扼流功能，电流镜输出电流不会影响到参考电流，还可以限制输出电流的最大值。在本申请的电路中，电流镜的作用为对输入信号提供恒定的输出电流作为上述控制电流，并通过该电流进一步地控制电平转换单元进行电平转换处理。
具体实现过程中，上述电流输入模块包括：第三电流镜，上述第三电流镜的第一端为上述输出端，上述第三电流镜的第二端与上述第二电流镜的第一端电连接，上述第三电流镜的第三端接地。该电路可以提升电流输入模块输入的控制电流的精度。
具体地，由于电流镜具有高精度的优点，将上述电流输入模块设置为第三电流镜，可以进一步提升电流输入模块输入的控制电流的精度。
作为一种可选的方案，上述第三电流镜包括两个宽长比相同的NMOS管。该电路可以进一步实现灵活配置。
具体地，上述宽长比实际上是MOS管的导电沟道的长度的宽长比，宽长比越大，MOS管的饱和电流越大，则MOS管性能越好。在选择上述宽长比相同的MOS管作为上述第三电流镜，还可以进一步简化电路。
一种可选的方案，上述共模电平转换单元包括第一阻抗、第二阻抗以及第三阻抗，其中，上述第一阻抗的第一端用于输入上述电源电压，上述第一阻抗的第二端、上述第二阻抗的第一端以及上述第三阻抗的第一端用于输入上述差分电压，上述第二阻抗的第二端和上述第三阻抗的第二端为上述输出端，上述第四阻抗和上述第五阻抗为电阻，上述第一电流镜包括两个宽长比相同的第一NMOS管，上述第二电流镜包括两个宽长比相同的第二NMOS管，上述第一开关器件和上述第二开关器件为NMOS管，上述第四阻抗的阻抗值和上述第五阻抗的阻抗值均等于预定阻抗值，上述第一NMOS管与上述第二开关器件的阈值电压相同，上述预定阻抗值为上述第一阻抗的阻抗值和上述第二阻抗的阻抗值之和。该电路可以进一步简化上述共模电平转换电路。
具体地，共模电平转换电路的输出电压Vout计算过程如下：Vout＝VDD-I0×R3，其中，VDD为共模电平转换单元的电源电压，I0为自适应控制模块输入的控制电流的电流值，R3为第一阻抗和第二阻抗的阻抗值之和。在第一电流镜中的NMOS管的长宽比为1：1的情况下，流经第一电流镜的电流I1为：其中，Vth1为第一电流镜中的NMOS管的阈值电压，R4为第四阻抗的阻抗值。在第二电流镜中的NMOS管的长宽比为1：1的情况下，流经第二电流镜的电流I2与电流源的相等为Ic。流经第一开关器件的电流I3为：/>其中，Vth2为上述第二开关器件的阈值电压，R5为第五阻抗的阻抗值。因此，电流产生模块产生的控制电流值，/>将I0带入到公式Vout＝VDD-I0×R3中，可以得到，因此，可以对上述公式进一步化简得到，通过设计合理的R3和R4的值，可以消除上述公式的前四项，在R3＝R4的情况下，可以消除上述公式的前两项，由于第二开关器件和第一电流镜中的NMOS管的阈值电压相同，所以，Vth1＝Vth2，在R3＝R4＝R5的情况下，则可以将前四项全部消除，得到一个不受VDD变化影响的恒定输出共模电压，可以实现自适应电源变化的同时，并可以兼容DC和AC输入耦合的共模电平转换。
另一种可选的方案，上述电流产生模块还包括第四电流镜和第五电流镜，其中，上述第四电流镜的第一端、上述第四电流镜的第二端、上述第五电流镜的第一端、上述第五电流镜的第二端用于输入上述电源电流，上述第四电流镜的第三端和上述第四电流镜的控制端分别与上述第一电流镜的第二端电连接，上述第四电流镜的第四端与上述第五电流镜的第三端电连接，上述第五电流镜的第四端和上述第五电流镜的控制端分别与上述第一开关器件的第一端电连接。该电路可以进一步实现电流产生模块的灵活配置。
具体地，在上述第一电流镜和第一开关器件之间增设第四电流镜和第五电流镜，可以增加电路的多样性和灵活性，并且可以进一步提升电流精度。
在一些实施例上，上述第四电流镜包括两个宽长比为1：n的PMOS管，上述第五电流镜包括两个宽长比为1：m的PMOS管，预定阻抗值与n的乘积等于上述第四阻抗的阻抗值且满足公式上述预定阻抗值为上述第一阻抗的阻抗值和上述第二阻抗的阻抗值之和，m和n均为大于零的值，R3为上述预定阻抗值，R4为上述第四阻抗的阻抗值，R5为上述第五阻抗的阻抗值。该电路可以进一步实现电流产生模块的灵活配置。
具体地，在实际应用中，电流镜中的MOS管的宽长比可能为1：1，也可能为其他的值。共模电平转换电路的输出电压Vout计算过程如下：Vout＝VDD-I0×R3，其中，VDD为共模电平转换单元的电源电压，I0为自适应控制模块输入的控制电流的电流值，R3为第一阻抗和第二阻抗的阻抗值之和。在第一电流镜中的NMOS管的长宽比为1：1的情况下，流经第一电流镜的电流I1为：其中，Vth1为第一电流镜中的NMOS管的阈值电压，R4为第四阻抗的阻抗值。在第四电流镜包括两个宽长比为1：n的PMOS管的情况下，流经第四电流镜的PMOS管的电流I4为：/>在第二电流镜中的NMOS管的长宽比为1：1的情况下，流经第二电流镜的电流I2与电流源的相等为Ic。流经第一开关器件的电流I3为：/>其中，Vth2为上述第二开关器件的阈值电压，R5为第五阻抗的阻抗值。上述第五电流镜包括两个宽长比为1：m的PMOS管，流经上述第五电流镜的PMOS管的电流I5为：/>因此，电流产生模块产生的控制电流值/>将I0带入到公式Vout＝VDD-I0×R3中，可以得到，/>因此，可以对上述公式进一步化简得到，通过设计合理的R3和R4的值，可以消除上述公式的前四项，在的情况下，可以消除上述公式的前两项，由于第二开关器件和第一电流镜中的NMOS管的阈值电压相同，所以，Vth1＝Vth2，在/>的情况下，则可以将前四项全部消除，得到一个不受VDD变化影响的恒定输出共模电压，可以实现自适应电源变化的同时，并可以兼容DC和AC输入耦合的共模电平转换。
共模电平转换电路的整体电路图如图5所示，该电路包括第一阻抗201，第二阻抗202，第三阻抗203，其中，第一阻抗201的第一端用于输入电源电压，第一阻抗201的第二端、第二阻抗202的第一端以及第三阻抗203的第一端用于输入差分电压，第二阻抗202的第二端和第三阻抗203的第二端为输出端；还包括第四阻抗103、第一电流镜104、第一开关器件105、第二开关器件106、第五阻抗107以及第二电流镜108，第四阻抗103的第一端和第一开关器件105的控制端、第二电流镜的控制端以及第二电流镜的第二端用于输入电源电流，第四阻抗103的第二端分别与第一电流镜104的第一端和第一电流镜104的控制端电连接，第一电流镜104的第二端分别与第一开关器件105的第一端和第二电流镜108的第一端电连接，第一开关器件105的控制端和第二开关器件106的第一端电连接，第一开关器件105的第二端分别与第二开关器件106的控制端和第五阻抗107的第一端电连接，第一电流镜104的第三端、第五阻抗107的第二端、第二开关器件106的第二端以及第二电流镜108的第三端接地；还包括：第三电流镜109、第四电流镜110以及第五电流镜111，第三电流镜109的第二端与第二电流镜108的第一端电连接，第三电流镜109的第三端接地。第四电流镜110的第一端、第四电流镜110的第二端、第五电流镜111的第一端、第五电流镜111的第二端用于输入电源电流，第四电流镜110的第三端和第四电流镜110的控制端分别与第一电流镜的第二端电连接，第四电流镜110的第四端与第五电流镜111的第三端电连接，第五电流镜111的第四端和第五电流镜111的控制端分别与第一开关器件的第一端电连接。
本申请还提供了一种芯片，包括任意一种上述的共模电平转换电路。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的共模电平转换电路，共模电平转换电路包括自适应控制单元和与自适应控制单元电连接的共模电平转换单元，自适应控制单元用于输出控制电流至共模电平转换单元；共模电平转换单元包括输入端和输出端，输入端用于输入差分电压和电源电压，共模电平转换单元用于接收控制电流，并根据控制电流，对输入端的差分电压进行共模电平转换处理，得到输出电压并由输出端输出，该输出电压不随电源电压发生变化。通过在共模电平转换电路中增设自适应控制单元，并利用该自适应控制单元提供控制电流，消除电源变化对于共模电平转换电路的输出电压的影响，进而解决了共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
2)、本申请的芯片，包括共模电平转换电路，共模电平转换电路包括自适应控制单元和与自适应控制单元电连接的共模电平转换单元，自适应控制单元用于输出控制电流至共模电平转换单元；共模电平转换单元包括输入端和输出端，输入端用于输入差分电压和电源电压，共模电平转换单元用于接收控制电流，并根据控制电流，对输入端的差分电压进行共模电平转换处理，得到输出电压并由输出端输出，该输出电压不随电源电压发生变化。通过在共模电平转换电路中增设自适应控制单元，并利用该自适应控制单元提供控制电流，消除电源变化对于共模电平转换电路的输出电压的影响，进而解决了共模电平转换电路的输出电压受到电源电压的影响，会增加下级电路设计的难度的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种共模电平转换电路，其特征在于，包括自适应控制单元和与所述自适应控制单元电连接的共模电平转换单元，其中，
所述自适应控制单元用于输出控制电流至所述共模电平转换单元；
所述共模电平转换单元包括输入端和输出端，所述输入端用于输入差分电压和电源电压，所述共模电平转换单元用于接收所述控制电流，并根据所述控制电流，对所述输入端的所述差分电压进行共模电平转换处理，得到输出电压并由所述输出端输出，其中，所述输出电压不随所述电源电压发生变化。
2.根据权利要求1所述的共模电平转换电路，其特征在于，所述共模电平转换单元包括第一阻抗、第二阻抗以及第三阻抗，其中，所述第一阻抗的第一端用于输入所述电源电压，所述第一阻抗的第二端、所述第二阻抗的第一端以及所述第三阻抗的第一端用于输入所述差分电压，所述第二阻抗的第二端和所述第三阻抗的第二端为所述输出端。
3.根据权利要求2所述的共模电平转换电路，其特征在于，所述第一阻抗和所述第二阻抗为电阻，所述第三阻抗为电容。
4.根据权利要求1至3中任意一项所述的共模电平转换电路，其特征在于，所述自适应控制单元包括：
电流产生模块，用于生成所述控制电流；
电流输入模块，与所述电流产生模块电连接，所述电流输入模块用于向所述共模电平转换单元输入所述控制电流。
5.根据权利要求4所述的共模电平转换电路，其特征在于，所述电流产生模块包括第四阻抗、第一电流镜、第一开关器件、第二开关器件、第五阻抗以及第二电流镜，所述第四阻抗的第一端和所述第一开关器件的控制端、所述第二电流镜的控制端以及所述第二电流镜的第二端用于输入电源电流，所述第四阻抗的第二端分别与所述第一电流镜的第一端和所述第一电流镜的控制端电连接，所述第一电流镜的第二端分别与所述第一开关器件的第一端和所述第二电流镜的第一端电连接，所述第一开关器件的控制端和所述第二开关器件的第一端电连接，所述第一开关器件的第二端分别与所述第二开关器件的控制端和所述第五阻抗的第一端电连接，所述第一电流镜的第三端、所述第五阻抗的第二端、所述第二开关器件的第二端以及所述第二电流镜的第三端接地。
6.根据权利要求5所述的共模电平转换电路，其特征在于，所述电流输入模块包括：
第三电流镜，所述第三电流镜的第一端为所述输出端，所述第三电流镜的第二端与所述第二电流镜的第一端电连接，所述第三电流镜的第三端接地。
7.根据权利要求6所述的共模电平转换电路，其特征在于，所述第三电流镜包括两个宽长比相同的NMOS管。
8.根据权利要求5所述的共模电平转换电路，其特征在于，所述共模电平转换单元包括第一阻抗、第二阻抗以及第三阻抗，其中，所述第一阻抗的第一端用于输入所述电源电压，所述第一阻抗的第二端、所述第二阻抗的第一端以及所述第三阻抗的第一端用于输入所述差分电压，所述第二阻抗的第二端和所述第三阻抗的第二端为所述输出端，所述第四阻抗和所述第五阻抗为电阻，所述第一电流镜包括两个宽长比相同的第一NMOS管，所述第二电流镜包括两个宽长比相同的第二NMOS管，所述第一开关器件和所述第二开关器件为NMOS管，所述第四阻抗的阻抗值和所述第五阻抗的阻抗值均等于预定阻抗值，所述第一NMOS管与所述第二开关器件的阈值电压相同，所述预定阻抗值为所述第一阻抗的阻抗值和所述第二阻抗的阻抗值之和。
9.根据权利要求8所述的共模电平转换电路，其特征在于，所述电流产生模块还包括第四电流镜和第五电流镜，其中，所述第四电流镜的第一端、所述第四电流镜的第二端、所述第五电流镜的第一端、所述第五电流镜的第二端用于输入所述电源电流，所述第四电流镜的第三端和所述第四电流镜的控制端分别与所述第一电流镜的第二端电连接，所述第四电流镜的第四端与所述第五电流镜的第三端电连接，所述第五电流镜的第四端和所述第五电流镜的控制端分别与所述第一开关器件的第一端电连接。
10.根据权利要求9所述的共模电平转换电路，其特征在于，所述第四电流镜包括两个宽长比为1：n的PMOS管，所述第五电流镜包括两个宽长比为1：m的PMOS管，预定阻抗值与n的乘积等于所述第四阻抗的阻抗值且满足公式所述预定阻抗值为所述第一阻抗的阻抗值和所述第二阻抗的阻抗值之和，m和n均为大于零的值，R3为所述预定阻抗值，R4为所述第四阻抗的阻抗值，R5为所述第五阻抗的阻抗值。
11.一种芯片，其特征在于，包括权利要求1至10中任意一项所述的共模电平转换电路。
CN202310953218.8A 2023-07-31 2023-07-31 共模电平转换电路和芯片 Pending CN116781061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310953218.8A CN116781061A (zh) 2023-07-31 2023-07-31 共模电平转换电路和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310953218.8A CN116781061A (zh) 2023-07-31 2023-07-31 共模电平转换电路和芯片

Publications (1)

Publication Number Publication Date
CN116781061A true CN116781061A (zh) 2023-09-19

Family

ID=87993239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310953218.8A Pending CN116781061A (zh) 2023-07-31 2023-07-31 共模电平转换电路和芯片

Country Status (1)

Country Link
CN (1) CN116781061A (zh)

Similar Documents

Publication Publication Date Title
CN103378845B (zh) 用于流电隔离的通信接口
CN109714234B (zh) 用于经由差分总线传输数据的收发器单元
JP2001053598A (ja) インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
US11677370B2 (en) Lower-skew receiver circuit with RF immunity for controller area network (CAN)
US7362796B2 (en) Signal relay circuit for securing amplitude of voltage of transmitting signals
JPH04290368A (ja) 給電伝送システム
US8217719B2 (en) Variable gain RF amplifier
US6459323B2 (en) Interface isolator and method for communication of differential digital signals
CN106843349B (zh) 差分驱动器电路和用于控制差分驱动器电路的方法
CN116781061A (zh) 共模电平转换电路和芯片
KR20020060753A (ko) 전자 회로
CN109479038A (zh) 振铃抑制电路
JP2981279B2 (ja) 入出力回路
CN110896338B (zh) 时钟传输模块与网络传输方法
USRE44134E1 (en) Universal input apparatus
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US20230231476A1 (en) Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit
TWI253232B (en) Capacitively coupled re-referencing circuit with transient correction
CN116232311B (zh) 一种单总线通信芯片的输入电路及芯片
CN117453605B (zh) 信号输出缓冲器、信号芯片和印制电路板
US11876514B2 (en) Optocoupler circuit with level shifter
US10333745B1 (en) Receiving circuit
US20230231551A1 (en) High bandwidth and low power transmitter
US20210104980A1 (en) Linear amplifier
JP3407848B2 (ja) 信号伝送用インタフェース回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination