JP2003500831A - 半導体構造のためのコンデンサおよびそのための誘電体層を生成するための方法 - Google Patents
半導体構造のためのコンデンサおよびそのための誘電体層を生成するための方法Info
- Publication number
- JP2003500831A JP2003500831A JP2000619025A JP2000619025A JP2003500831A JP 2003500831 A JP2003500831 A JP 2003500831A JP 2000619025 A JP2000619025 A JP 2000619025A JP 2000619025 A JP2000619025 A JP 2000619025A JP 2003500831 A JP2003500831 A JP 2003500831A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- capacitor
- silicon
- oxide
- capacitor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
Abstract
(57)【要約】
本発明は、半導体構造のためのコンデンサおよびそのコンデンサのための誘電体層(3)を生成するための方法に関する。誘電体層(3)はセロキシド(ceroxide)、酸化ジルコニウムまたは酸化ハフニウムもしくはそれらの材料のさまざまな膜からなる。また、本発明による、上記コンデンサのための誘電体層(3)を生成する方法は、ターゲットをスパッタリングすることによって、前駆体を含むCVDプロセスによって、またはスピンオンによって、誘電体層(3)を生成することを特徴とする。
Description
【0001】
本発明は、2つの電極間に設けられた誘電体層を含む、半導体構造のためのコ
ンデンサおよびその誘電体層を生成するための方法に関する。
ンデンサおよびその誘電体層を生成するための方法に関する。
【0002】
シリコンプロセス技術におけるDRAM(動的読み/書きメモリ)は、現在、
主に、メモリコンデンサに使用されている。メモリコンデンサの誘電体層は窒化
ケイ素(Si3N4)および/または二酸化ケイ素(SiO2)からなる。これら
のいわゆるNO層(窒化物/酸化物)は広く知れ渡り、メモリコンデンサのため
の誘電体として極めて一般的に使用されている。
主に、メモリコンデンサに使用されている。メモリコンデンサの誘電体層は窒化
ケイ素(Si3N4)および/または二酸化ケイ素(SiO2)からなる。これら
のいわゆるNO層(窒化物/酸化物)は広く知れ渡り、メモリコンデンサのため
の誘電体として極めて一般的に使用されている。
【0003】
誘電体としてのNO層の具体的な欠点は、スケーリング能力が限られているこ
とである。したがって、コンデンサの誘電体層として他の材料を用いて、より高
いキャパシタンス(すなわち、単位面積当たりのキャパシタンス値)を得ること
が要求されている。例えば、そのような材料は、五酸化タンタル(Ta2O5)お
よび二酸化チタン(TiO2)である。これらは高い誘電率によって特徴づけら
れる。これらの高い誘電率の結果として、五酸化タンタルおよび二酸化チタンに
より、より小さなNOに等価な厚さ、および、それによるより高い特定のキャパ
シタンスを得ることができる。
とである。したがって、コンデンサの誘電体層として他の材料を用いて、より高
いキャパシタンス(すなわち、単位面積当たりのキャパシタンス値)を得ること
が要求されている。例えば、そのような材料は、五酸化タンタル(Ta2O5)お
よび二酸化チタン(TiO2)である。これらは高い誘電率によって特徴づけら
れる。これらの高い誘電率の結果として、五酸化タンタルおよび二酸化チタンに
より、より小さなNOに等価な厚さ、および、それによるより高い特定のキャパ
シタンスを得ることができる。
【0004】
具体的には、DRAMの製造において、一方で、NOと比較して十分に高い特
定のキャパシタンスを得ることができ、他方で、DRAMの製造において使用さ
れるシリコンプロセス技術に容易に組み込むことができる誘電体層が必要とされ
る。誘電体層のそのような材料は、また、小さな欠陥密度、高破壊電界強度(1
0MV/cmまでのオーダおよびそれ以上)、小さなリーク電流、20を越える
大きな比誘電率によって特徴付けられるべきであり、したがって、小さなNOに
等価な厚さを有するべきである。
定のキャパシタンスを得ることができ、他方で、DRAMの製造において使用さ
れるシリコンプロセス技術に容易に組み込むことができる誘電体層が必要とされ
る。誘電体層のそのような材料は、また、小さな欠陥密度、高破壊電界強度(1
0MV/cmまでのオーダおよびそれ以上)、小さなリーク電流、20を越える
大きな比誘電率によって特徴付けられるべきであり、したがって、小さなNOに
等価な厚さを有するべきである。
【0005】
したがって、本発明の目的は、高い特定のキャパシタンスを得ることができる
誘電体層を有し、シリコンプロセス技術に組み込むことが可能な、半導体構造の
ためのコンデンサを提供すること、さらに、そのようなコンデンサのための誘電
体層を生成する方法を提供することである。
誘電体層を有し、シリコンプロセス技術に組み込むことが可能な、半導体構造の
ためのコンデンサを提供すること、さらに、そのようなコンデンサのための誘電
体層を生成する方法を提供することである。
【0006】
この目的は本発明に従って為され、本発明において、半導体構造のためのコン
デンサは、2つの電極間に設けられる誘電体層を含む。誘電体層は酸化セリウム
(CeO2)、酸化ジルコニウム(ZrO2)または酸化ハフニウム(HfO2)
からなる。
デンサは、2つの電極間に設けられる誘電体層を含む。誘電体層は酸化セリウム
(CeO2)、酸化ジルコニウム(ZrO2)または酸化ハフニウム(HfO2)
からなる。
【0007】
そのような誘電体層を生成するための方法は、ターゲットをスパッタリングす
ることによって、前駆体を含むCVDプロセスによって、または、スピンオン(
Spin―On)(遠心分離によって与えられる)によって、誘電体層が生成さ
れるという事実によって特徴づけられる。ジルコニウムジメチルジブトキシド(
C20H44O4Zr)、Ce(thd)4、メトキシエタノール中のセリウムジメト
キシエトキシド(Ce(OCH2CH2OCH3)3)またはジルコニウムジエチル
ヘキサノエート(Zr(OOCC7H15)4)は、前駆体として特に使用される。
ることによって、前駆体を含むCVDプロセスによって、または、スピンオン(
Spin―On)(遠心分離によって与えられる)によって、誘電体層が生成さ
れるという事実によって特徴づけられる。ジルコニウムジメチルジブトキシド(
C20H44O4Zr)、Ce(thd)4、メトキシエタノール中のセリウムジメト
キシエトキシド(Ce(OCH2CH2OCH3)3)またはジルコニウムジエチル
ヘキサノエート(Zr(OOCC7H15)4)は、前駆体として特に使用される。
【0008】
誘電体層は、また、恐らくは、それぞれ酸化セリウム、酸化ジルコニウムまた
は酸化ハフニウムからなる、多くの膜から構成され得る。また、これらの膜の1
つに窒化ケイ素を使用することもできる。誘電体層のそのような窒化ケイ素膜に
対する好適な膜厚は約1〜3nmである。
は酸化ハフニウムからなる、多くの膜から構成され得る。また、これらの膜の1
つに窒化ケイ素を使用することもできる。誘電体層のそのような窒化ケイ素膜に
対する好適な膜厚は約1〜3nmである。
【0009】
誘電体層の酸化セリウム、酸化ジルコニウム、酸化ハフニウムはイットリウム
によって安定化され得る。イットリウムのわずかな添加物でも、安定化のために
は十分である。さらに、バルク欠陥を減らし、境界領域を改良させるために、シ
リコンを電極材料として使用する場合、上述した酸化物は、例えば、シリコンま
たはアルミニウムでドープされ得る。
によって安定化され得る。イットリウムのわずかな添加物でも、安定化のために
は十分である。さらに、バルク欠陥を減らし、境界領域を改良させるために、シ
リコンを電極材料として使用する場合、上述した酸化物は、例えば、シリコンま
たはアルミニウムでドープされ得る。
【0010】
コンデンサの電極は、好ましくは、シリコン、例えば、多結晶ドープシリコン
からなり得る。酸化セリウム、酸化ジルコニウムおよび酸化ハフニウムは形成に
大きなエンタルピーを有するので、これが可能である。コンデンサをDRAMに
用いて、それに「深いトレンチ」が設けられる場合、電極材料としてシリコンの
使用は特に利点を有する。このために、誘電体層はトレンチにおいてシリコンに
適用される。
からなり得る。酸化セリウム、酸化ジルコニウムおよび酸化ハフニウムは形成に
大きなエンタルピーを有するので、これが可能である。コンデンサをDRAMに
用いて、それに「深いトレンチ」が設けられる場合、電極材料としてシリコンの
使用は特に利点を有する。このために、誘電体層はトレンチにおいてシリコンに
適用される。
【0011】
ターゲットをスパッタリングするか、CVDプロセス(CVDは化学蒸着)お
よび適切な前駆体を用いるか、または、このタイプの堆積のための特別な前駆体
からスピンオンすなわち遠心分離法を用いることによって、酸化セリウム、酸化
ジルコニウムおよび酸化ハフニウムは生成され得る。次の焼もどしは、堆積物の
タイプ、材料のタイプ(すなわち、酸化セリウム、酸化ジルコニウムまたは酸化
ハフニウム)、層の厚さおよび所望な特性に依存する。しかし、焼もどしは、好
ましくは、500〜800℃の温度の酸素雰囲気で行なう。
よび適切な前駆体を用いるか、または、このタイプの堆積のための特別な前駆体
からスピンオンすなわち遠心分離法を用いることによって、酸化セリウム、酸化
ジルコニウムおよび酸化ハフニウムは生成され得る。次の焼もどしは、堆積物の
タイプ、材料のタイプ(すなわち、酸化セリウム、酸化ジルコニウムまたは酸化
ハフニウム)、層の厚さおよび所望な特性に依存する。しかし、焼もどしは、好
ましくは、500〜800℃の温度の酸素雰囲気で行なう。
【0012】
経験的に理解されるように、酸化セリウム、酸化ジルコニウムまたは酸化ハフ
ニウムからなる誘電体層は、DRAMの製造において使用されるようなシリコン
プロセス技術において問題なく組み込まれ得る。さらに、酸化セリウム、酸化ジ
ルコニウムまたは酸化ハフニウムからなる上記誘電体層の利点は、欠陥密度が比
較的小さく、破壊電界強度が高く(10MV/cm以上)、比誘電率が大きい(
εr>20)ことである。さらに、酸化セリウム、酸化ジルコニウムまたは酸化
ハフニウムからなる誘電体層のNOに等価な厚さは薄いので、これらの材料は、
特に次世代DRAMに対して非常に関心が持たれている。
ニウムからなる誘電体層は、DRAMの製造において使用されるようなシリコン
プロセス技術において問題なく組み込まれ得る。さらに、酸化セリウム、酸化ジ
ルコニウムまたは酸化ハフニウムからなる上記誘電体層の利点は、欠陥密度が比
較的小さく、破壊電界強度が高く(10MV/cm以上)、比誘電率が大きい(
εr>20)ことである。さらに、酸化セリウム、酸化ジルコニウムまたは酸化
ハフニウムからなる誘電体層のNOに等価な厚さは薄いので、これらの材料は、
特に次世代DRAMに対して非常に関心が持たれている。
【0013】
ここで、本発明は、図面に示されるような例示的な実施形態によって詳細に説
明される。図面の図1は、DRAMのトランジスタとともにメモリコンデンサを
示す。
明される。図面の図1は、DRAMのトランジスタとともにメモリコンデンサを
示す。
【0014】
トレンチ2はp型半導体本体1に配置され、そのトレンチは、例えば、エッチ
ングによって半導体本体1に導入される。そのトレンチ2の表面は、酸化セリウ
ム、酸化ジルコニウムまたは酸化ハフニウムからなる誘電体層3で覆われる。誘
電体層3として、これらの材料からなる個々の膜を選択してもよい。したがって
、例えば、誘電体層3として、酸化セリウムからなる膜31および酸化ジルコニ
ウムからなる膜32を提供することが可能である。しかし、誘電体層3は、また
、2つの膜(詳細Aを参照)より多くの膜から構成されてもよい。
ングによって半導体本体1に導入される。そのトレンチ2の表面は、酸化セリウ
ム、酸化ジルコニウムまたは酸化ハフニウムからなる誘電体層3で覆われる。誘
電体層3として、これらの材料からなる個々の膜を選択してもよい。したがって
、例えば、誘電体層3として、酸化セリウムからなる膜31および酸化ジルコニ
ウムからなる膜32を提供することが可能である。しかし、誘電体層3は、また
、2つの膜(詳細Aを参照)より多くの膜から構成されてもよい。
【0015】
さらに、また、これらの膜の1つに対して1〜3mmの層の厚さを有する窒化
ケイ素膜を提供することができる。
ケイ素膜を提供することができる。
【0016】
トレンチ2と接する半導体本体1の領域は、n型ゾーン4からなる。誘電体層
3を越えるトレンチ2の内部空間は、ドープ多結晶シリコン5で満たされる。
3を越えるトレンチ2の内部空間は、ドープ多結晶シリコン5で満たされる。
【0017】
多結晶シリコン5はコンデンサの1つの電極を形成する。コンデンサの他の電
極は、高ドープゾーン4からなる。誘電体層3は、これらの2つの電極間にある
。
極は、高ドープゾーン4からなる。誘電体層3は、これらの2つの電極間にある
。
【0018】
さらに、n型多結晶シリコンからなるゲート電極7を含むトランジスタ6を図
に示す。そのゲート電極は、例えば、二酸化ケイ素および/または窒化ケイ素か
らなる絶縁層8に埋められる。トランジスタ6に対するメタライゼーション9は
ビット線を形成し、例えば、タングステンまたはアルミニウムから構成される。
に示す。そのゲート電極は、例えば、二酸化ケイ素および/または窒化ケイ素か
らなる絶縁層8に埋められる。トランジスタ6に対するメタライゼーション9は
ビット線を形成し、例えば、タングステンまたはアルミニウムから構成される。
【0019】
酸化セリウム、酸化ジルコニウムまたは酸化ハフニウムは、シリコンプロセス
技術に組み込まれ得、例えば、酸化セリウム、酸化ジルコニウムまたは酸化ハフ
ニウムを使用して、図1に示される半導体構造を問題なく生成する。これらの材
料は、小さな欠陥密度、高い破壊電界強度(10MV/cmまで)および大きな
比誘電率(20を越える)によって特徴付けられる。
技術に組み込まれ得、例えば、酸化セリウム、酸化ジルコニウムまたは酸化ハフ
ニウムを使用して、図1に示される半導体構造を問題なく生成する。これらの材
料は、小さな欠陥密度、高い破壊電界強度(10MV/cmまで)および大きな
比誘電率(20を越える)によって特徴付けられる。
【0020】
酸化セリウム、酸化ジルコニウムまたは酸化ハフニウムは、また、好ましくは
、イットリウムを用いて、安定化され得る。この点において、イットリウムの小
量の添加物でも十分である。例えば、シリコンまたはアルミニウムのドーピング
を使用して、バルク欠陥を減少し、シリコン電極に対する境界領域を改良する。
、イットリウムを用いて、安定化され得る。この点において、イットリウムの小
量の添加物でも十分である。例えば、シリコンまたはアルミニウムのドーピング
を使用して、バルク欠陥を減少し、シリコン電極に対する境界領域を改良する。
【0021】
酸化セリウム、酸化ジルコニウムまたは酸化ハフニウムからなる上記の誘電体
層をいわゆる積層DRAMセルに使用することもできる。ここで、コンデンサは
トランジスタの上に位置し、電極は高ドープ多結晶シリコンまたは金属(例えば
、白金またはイリジウム)からなる。
層をいわゆる積層DRAMセルに使用することもできる。ここで、コンデンサは
トランジスタの上に位置し、電極は高ドープ多結晶シリコンまたは金属(例えば
、白金またはイリジウム)からなる。
【0022】
図1に示される半導体構造において、誘電体層3の酸化セリウム、酸化ジルコ
ニウムまたは酸化ハフニウムを、例えば、CVDプロセスおよび適切な前駆体に
よって付与し、次いで、500〜750℃の範囲の酸素雰囲気で焼もどす。この
点において、正確な温度値は、誘電体層3の層の厚さおよび所望な特性に依存す
る。
ニウムまたは酸化ハフニウムを、例えば、CVDプロセスおよび適切な前駆体に
よって付与し、次いで、500〜750℃の範囲の酸素雰囲気で焼もどす。この
点において、正確な温度値は、誘電体層3の層の厚さおよび所望な特性に依存す
る。
【図1】
図1は、DRAMのトランジスタとともにメモリコンデンサを示す。
【手続補正書】
【提出日】平成14年1月15日(2002.1.15)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正の内容】
【0015】
さらに、また、これらの膜の1つに対して1〜3nmの層の厚さを有する窒化
ケイ素膜を提供することができる。
ケイ素膜を提供することができる。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 シュテングル, ラインハルト
ドイツ国 デー−86391 シュタットベル
ゲン, ベルクシュトラーセ 3
(72)発明者 バッハホファー, ハラルド
ドイツ国 デー−81677 ミュンヘン,
ブラームスシュトラーセ 15
(72)発明者 ヒュンライン, ヴォルフガング
ドイツ国 デー−82008 ウンターハッヒ
ング, パルクシュトラーセ 8アー
Fターム(参考) 5F083 AD17 JA02 JA36 JA38 JA39
Claims (11)
- 【請求項1】 2つの電極(4、5)との間に設けられる誘電体層(3)を
含む、半導体構造のためのコンデンサであって、該誘電体層は酸化セリウム(C
eO2)または酸化ハフニウム(HfO2)からなり、 該酸化セリウムまたは酸化ハフニウムは、イットリウムの小量添加物によって
安定化されることを特徴とする、コンデンサ。 - 【請求項2】 前記誘電体層(3)は、該酸化セリウムまたは酸化ハフニウ
ムからなる多くの膜(31、31)を含むことを特徴とする、請求項1に記載の
コンデンサ。 - 【請求項3】 前記膜(31、31)の一つは、窒化ケイ素および/または
二酸化ケイ素からなることを特徴とする、請求項2に記載のコンデンサ。 - 【請求項4】 前記窒化ケイ素からなる膜は、1〜3mmの膜厚を有するこ
とを特徴とする、請求項3に記載のコンデンサ。 - 【請求項5】 前記電極(4、5)はシリコンからなることを特徴とする、
請求項1から4のいずれかに記載のコンデンサ。 - 【請求項6】 前記電極が、トレンチ(2)内に位置することを特徴とする
、請求項1から5のいずれかに記載のコンデンサ。 - 【請求項7】 前記コンデンサがDRAMコンデンサであることを特徴とす
る、請求項1から6のいずれかに記載のコンデンサ。 - 【請求項8】 前記誘電体層(3)は、シリコンまたはアルミニウムでさら
にドープされることを特徴とする、請求項1から7のいずれかに記載のコンデン
サ。 - 【請求項9】 請求項1から8のいずれかに記載のコンデンサのための誘電
体層(3)を生成する方法であって、 ターゲットをスパッタリングすることによって、前駆体を含むCVDプロセス
によって、またはスピンオンによって、前記誘電体層(3)を生成することを特
徴とする方法。 - 【請求項10】 前記誘電体層が焼もどしされることを特徴とする、請求項
9に記載の方法。 - 【請求項11】 前記誘電体層が500〜800℃の酸素雰囲気で焼もどし
されることを特徴とする、請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19922180.4 | 1999-05-12 | ||
DE19922180 | 1999-05-12 | ||
PCT/DE2000/001405 WO2000070674A1 (de) | 1999-05-12 | 2000-05-04 | Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003500831A true JP2003500831A (ja) | 2003-01-07 |
Family
ID=7908020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000619025A Pending JP2003500831A (ja) | 1999-05-12 | 2000-05-04 | 半導体構造のためのコンデンサおよびそのための誘電体層を生成するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6469887B2 (ja) |
EP (1) | EP1186030B1 (ja) |
JP (1) | JP2003500831A (ja) |
KR (1) | KR100445307B1 (ja) |
DE (1) | DE50016103D1 (ja) |
WO (1) | WO2000070674A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
US6720027B2 (en) * | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
US6846516B2 (en) * | 2002-04-08 | 2005-01-25 | Applied Materials, Inc. | Multiple precursor cyclical deposition system |
US20030235961A1 (en) * | 2002-04-17 | 2003-12-25 | Applied Materials, Inc. | Cyclical sequential deposition of multicomponent films |
US7067439B2 (en) * | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
US6858547B2 (en) * | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
US20030232501A1 (en) * | 2002-06-14 | 2003-12-18 | Kher Shreyas S. | Surface pre-treatment for enhancement of nucleation of high dielectric constant materials |
CN1299362C (zh) * | 2002-09-02 | 2007-02-07 | 先进微装置公司 | 包含场效应晶体管以及减少漏电流与提高单位面积电容量的被动电容器的半导体装置 |
DE10240423B4 (de) * | 2002-09-02 | 2007-02-22 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung |
US7262133B2 (en) * | 2003-01-07 | 2007-08-28 | Applied Materials, Inc. | Enhancement of copper line reliability using thin ALD tan film to cap the copper line |
KR100937988B1 (ko) * | 2003-06-25 | 2010-01-21 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
US20050252449A1 (en) | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
US8119210B2 (en) | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
US8323754B2 (en) | 2004-05-21 | 2012-12-04 | Applied Materials, Inc. | Stabilization of high-k dielectric materials |
US7402534B2 (en) | 2005-08-26 | 2008-07-22 | Applied Materials, Inc. | Pretreatment processes within a batch ALD reactor |
US20070082454A1 (en) * | 2005-10-12 | 2007-04-12 | Infineon Technologies Ag | Microelectronic device and method of manufacturing a microelectronic device |
US7798096B2 (en) | 2006-05-05 | 2010-09-21 | Applied Materials, Inc. | Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool |
US7659158B2 (en) | 2008-03-31 | 2010-02-09 | Applied Materials, Inc. | Atomic layer deposition processes for non-volatile memory devices |
TWI467045B (zh) * | 2008-05-23 | 2015-01-01 | Sigma Aldrich Co | 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法 |
US20100062149A1 (en) | 2008-09-08 | 2010-03-11 | Applied Materials, Inc. | Method for tuning a deposition rate during an atomic layer deposition process |
US8491967B2 (en) | 2008-09-08 | 2013-07-23 | Applied Materials, Inc. | In-situ chamber treatment and deposition process |
KR101022770B1 (ko) * | 2010-05-17 | 2011-03-17 | 삼성전자주식회사 | 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이 구비된 커패시터 및 그 제조방법 |
KR101455003B1 (ko) * | 2013-07-22 | 2014-11-03 | 서울대학교산학협력단 | 커패시터 소자 |
US9748250B2 (en) * | 2015-06-08 | 2017-08-29 | International Business Machines Corporation | Deep trench sidewall etch stop |
CN111902899B (zh) * | 2018-06-15 | 2022-09-09 | 株式会社村田制作所 | 电容器及其制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6338248A (ja) * | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
JP3322936B2 (ja) * | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
FR2699524B1 (fr) * | 1992-12-21 | 1995-02-10 | Rhone Poulenc Chimie | Composition à base d'un oxyde mixte de cérium et de zirconium, préparation et utilisation. |
US5792592A (en) * | 1996-05-24 | 1998-08-11 | Symetrix Corporation | Photosensitive liquid precursor solutions and use thereof in making thin films |
US5753934A (en) * | 1995-08-04 | 1998-05-19 | Tok Corporation | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film |
JP3684709B2 (ja) | 1996-10-03 | 2005-08-17 | 日産自動車株式会社 | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 |
KR100238210B1 (ko) * | 1996-10-28 | 2000-01-15 | 윤종용 | 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자 |
US5973351A (en) * | 1997-01-22 | 1999-10-26 | International Business Machines Corporation | Semiconductor device with high dielectric constant insulator material |
US6090723A (en) * | 1997-02-10 | 2000-07-18 | Micron Technology, Inc. | Conditioning of dielectric materials |
US6197651B1 (en) * | 1999-08-30 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Structure and method for forming a capacitor dielectric using yttrium barium copper oxide |
-
2000
- 2000-05-04 WO PCT/DE2000/001405 patent/WO2000070674A1/de active IP Right Grant
- 2000-05-04 JP JP2000619025A patent/JP2003500831A/ja active Pending
- 2000-05-04 DE DE50016103T patent/DE50016103D1/de not_active Expired - Lifetime
- 2000-05-04 KR KR10-2001-7014367A patent/KR100445307B1/ko not_active IP Right Cessation
- 2000-05-04 EP EP00943545A patent/EP1186030B1/de not_active Expired - Lifetime
-
2001
- 2001-11-13 US US10/011,133 patent/US6469887B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020093781A1 (en) | 2002-07-18 |
DE50016103D1 (de) | 2011-06-16 |
US6469887B2 (en) | 2002-10-22 |
WO2000070674A1 (de) | 2000-11-23 |
KR20020010651A (ko) | 2002-02-04 |
KR100445307B1 (ko) | 2004-08-21 |
EP1186030B1 (de) | 2011-05-04 |
EP1186030A1 (de) | 2002-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003500831A (ja) | 半導体構造のためのコンデンサおよびそのための誘電体層を生成するための方法 | |
US6544875B1 (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
US7241673B2 (en) | Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices | |
US7465982B2 (en) | Capacitor structures | |
JP4020364B2 (ja) | 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法 | |
US20020064970A1 (en) | Method to form zirconium oxide and hafnium oxide for high dielectric constant materials | |
JPH06196654A (ja) | 半導体メモリ装置及びその製造方法 | |
CN1270414A (zh) | 用于半导体器件的金红石介质材料 | |
JP2002314072A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 | |
US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
US6599807B2 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
JP5208335B2 (ja) | Zr−Ge−Ti−OまたはHf−Ge−Ti−Oの誘電材料を備えた物質とその製造方法 | |
US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
US6653185B2 (en) | Method of providing trench walls by using two-step etching processes | |
US6573150B1 (en) | Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors | |
US20020102808A1 (en) | Method for raising capacitance of a trench capacitor and reducing leakage current | |
JP2006229231A (ja) | 非晶質誘電膜及びその製造方法 | |
KR100609066B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
US20060134856A1 (en) | Method for manufacturing capacitor of semiconductor element | |
US6200844B1 (en) | Method of manufacturing dielectric film of capacitor in dynamic random access memory | |
US7531418B2 (en) | Method of producing a conductive layer including two metal nitrides | |
US7179704B2 (en) | Methods of forming capacitors with high dielectric layers and capacitors so formed | |
US20050006690A1 (en) | Capacitor of semiconductor device and method for fabricating the same | |
JP2003133307A (ja) | 半導体素子の薄膜製造方法及び同方法で薄膜を作製した半導体素子 | |
JP3302917B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060126 |