JP2003347732A - セラミック基板及びその製造方法 - Google Patents

セラミック基板及びその製造方法

Info

Publication number
JP2003347732A
JP2003347732A JP2002154414A JP2002154414A JP2003347732A JP 2003347732 A JP2003347732 A JP 2003347732A JP 2002154414 A JP2002154414 A JP 2002154414A JP 2002154414 A JP2002154414 A JP 2002154414A JP 2003347732 A JP2003347732 A JP 2003347732A
Authority
JP
Japan
Prior art keywords
layer
dielectric
green sheet
dielectric layer
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002154414A
Other languages
English (en)
Other versions
JP4045127B2 (ja
Inventor
Yoji Furukubo
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002154414A priority Critical patent/JP4045127B2/ja
Publication of JP2003347732A publication Critical patent/JP2003347732A/ja
Application granted granted Critical
Publication of JP4045127B2 publication Critical patent/JP4045127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】内蔵コンデンサ以外の部位において信号遅延を
防止したセラミック基板とその製造方法を提供する。 【解決手段】絶縁層2を主体とする積層体の表面及び/
又は内部にメタライズ配線層5が設けられ、コンデンサ
を内部に具備するセラミック基板1において、前記コン
デンサが誘電体層3と、該誘電体層3を挟持するように
設けられた一対の電極とからなり、該誘電体層3の周囲
に、比誘電率が該誘電体層3よりも低く、且つ前記絶縁
層2よりも高い中間層4が設けられてなることを特徴と
するもので、前記誘電体層3の比誘電率が、前記絶縁層
2の比誘電率よりも5以上大きく、前記中間層4が、前
記誘電体層2の少なくとも1成分と前記絶縁層2の少な
くとも1成分とを含有することが好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンデンサを内蔵
したセラミック基板とその製造方法に関するものであ
る。
【0002】
【従来技術】従来、多層配線基板は、絶縁層が多層に積
層された絶縁基板の表面または内部にメタライズ配線層
が配設された構造からなり、代表的な例として、LSI
等の半導体素子収納用パッケージが挙げられる。このよ
うなパッケージとしては、絶縁層がアルミナ等のセラミ
ックスからなるものが多用され、さらに最近では、銅メ
タライズと同時焼成を可能にしたガラスセラミックスを
絶縁基板とするものも実用化されている。
【0003】このようなセラミック多層配線基板におい
ては、伝送速度が誘電率の平方根に反比例することか
ら、低誘電率化が進んでおり、絶縁材料の誘電率として
は4〜8が一般的である。
【0004】また、このようなセラミック多層配線基板
においては通常、電源供給用のコンデンサがパッケージ
の上面に外付けされており、実装面積の増加による部品
の大型化やコストの増加を招いている。このようなコン
デンサを接続するためには、ヴィアホールあるいはメタ
ライズ配線層により引き回しをせねばならず、これら配
線によるインダクタンス機能により、伝送速度が低下す
るという問題(ループインダクタンス)も明らかになっ
ている。
【0005】そこで、アルミナセラミックスを絶縁層と
し、この絶縁層の組成に高融点金属を加えることによっ
て誘電率を高めた高誘電率層を形成し、絶縁層と高誘電
率層とを一体化して焼成することによって、アルミナ質
絶縁基板の内部にコンデンサを形成した多層配線基板が
特開平3−87091号公報に提案されている。
【0006】そのようなセラミック基板21は、図3に
示すように、絶縁層22、誘電体層23が積層され、内
部及び/又は表面にメタライズ配線層25が形成されて
いる。内部には電極パターン25a、配線パターン25
b、ヴィアパターン25cが金属を主成分とする導体ペ
ーストにより形成されている。セラミック基板21の内
部には、一対の電極パターン25aが誘電体層23を挟
持してコンデンサが形成され、また、セラミック基板2
1の表面には、接続バンプ27を介して半導体28が搭
載されている。
【0007】しかし、特開平3−87091号公報に記
載の基板が、アルミナ質であり、配線材料がタングステ
ンまたはモリブデンであるため導体抵抗が大きくなると
いう問題点があった。
【0008】このような背景から、本出願人は、硼珪酸
ガラスとMo,W,Re,Fe,Co,Ni,Cu,R
h,Pt,Pd,Au,Agのうち少なくとも一種とア
ルミナ、石英、コージェライト及びムライトのうち少な
くとも一種を含有することを特徴とする高誘電率ガラス
セラミックスを、特開平8−213271号公報で提案
した。
【0009】
【発明が解決しようとする課題】しかしながら、特開平
8−213271号公報のセラミック基板は、低誘電率
層をベースとした多層セラミック基板の内部に高誘電率
層を形成し、かかる部分にコンデンサ機能を形成し、実
装面積やコスト、ループインダクタンスの低減を図るこ
とができたものの、コンデンサ機能を形成した高誘電体
層に、信号線を形成した場合、伝送速度が低下するとい
う問題が生じた。
【0010】従って本発明は、内蔵コンデンサ以外の部
位において信号遅延を防止したセラミック基板とその製
造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は、比誘電率の高
い誘電体層のうち、コンデンサの形成箇所の周囲におい
て、焼成時に誘電体層と絶縁層とを反応させて高誘電率
の誘電体層を低誘電率化することにより、十分なコンデ
ンサ機能を保持しつつ、コンデンサ周囲の比誘電率を低
下させ、高速伝送が可能な信号伝達に関与する部位を創
出したものであり、コンデンサを内蔵する高機能性を維
持しつつ、コンデンサ周囲の信号伝送の高速化によって
特性向上及び部品の小型化を実現したものである。
【0012】即ち、本発明のセラミック基板は、絶縁層
を主体とする積層体の表面及び/又は内部にメタライズ
配線層が設けられ、且つ誘電体層と、該誘電体層を挟持
するように設けられた一対の電極とからなるコンデンサ
を内部に具備するセラミック基板において、前記誘電体
層の周囲に、比誘電率が該誘電体層よりも低く、且つ前
記絶縁層よりも高い中間層が設けられてなることを特徴
とする。
【0013】特に、前記誘電体層の比誘電率が、前記絶
縁層の比誘電率よりも5以上大きいことが好ましい。こ
れにより、コンデンサとしての機能をさらに高め、且つ
より高速の伝送に寄与することができる。
【0014】また、前記中間層が、前記誘電体層の少な
くとも1成分と前記絶縁層の少なくとも1成分とを含有
することが好ましい。これにより、誘電体層の成分と絶
縁層の成分とにより、比誘電率が誘電体層よりも低く、
且つ絶縁層よりも高い中間層を容易に形成でき、より高
速の信号伝送を実現できるとともに、絶縁層、中間層及
び誘電体層の界面の密着強度をより高めることができ
る。
【0015】さらに、前記誘電体層がチタン酸塩を含む
ことが好ましい。これにより、コンデンサとしてのより
優れた機能を得ることが可能となる。
【0016】さらにまた、前記絶縁層がSiO2を含む
とともに、前記中間層がチタニウムシリケートを含むこ
とが好ましく、特に前記絶縁層に含まれるSiO2量が
40〜80質量%であることが望ましい。SiO2とチ
タン酸塩との反応によって、比誘電率が絶縁層よりも高
く、且つ誘電体層よりも低いフレスノイト等のチタニウ
ムシリケートを容易に形成することができ、より優れた
特性を有するセラミック基板が得られる。
【0017】また、本発明のセラミック基板の製造方法
は、誘電体層を形成するための誘電体グリーンシート
と、絶縁層を形成するための絶縁体グリーンシートを作
製し、各々のグリーンシートにスルーホール加工及び/
又は配線パターンを形成するとともに、複数の前記グリ
ーンシートを積層した際に前記誘電体グリーンシートの
両面の一部に一対の電極が対向するように、前記誘電体
グリーンシート及び/又は絶縁体グリーンシートの表面
に電極パターンを形成した後に、前記誘電体グリーンシ
ート及び第2の前記絶縁体グリーンシートを積層し、さ
らにこの積層体を焼成して焼結体を得るとともに、前記
電極を形成した周囲において、前記誘電体グリーンシー
トの一部と前記絶縁体グリーンシートの一部とを反応さ
せて中間層を形成することを特徴とするものであり、特
に、前記誘電体グリーンシートがチタン酸塩を主成分と
し、前記絶縁体グリーンシートがSiO2を含むことが
好ましい。これは、焼成時の反応を利用する方法である
ため、本発明のセラミック基板を容易に形成できる。
【0018】
【発明の実施の形態】本発明のセラミック基板1は、図
1に示すように、絶縁層2、誘電体層3及び中間層4と
が積層され、内部及び/又は表面にメタライズ配線層5
が形成されている。内部には電極パターン5a、配線パ
ターン5b、ヴィアパターン5cが金属を主成分とする
導体ペーストにより形成されている。セラミック基板1
の表面に搭載される半導体8は、接続バンプ7を介して
セラミック基板1に接続されている。
【0019】このように、積層体内部に設けられた一対
の電極パターン5aが誘電体層3を挟持し、誘電体層3
と一対の電極パターン5aでコンデンサと、誘電体層3
の周囲に、比誘電率が誘電体層3よりも低く、且つ絶縁
層2よりも高い中間層4とを具備していることが重要で
ある。
【0020】中間層4は、後述するように絶縁層2と誘
電体層3との反応によって形成されたものであり、且つ
比誘電率が絶縁層2<中間層4<誘電体層3という関係
を成立させたものである。これにより、十分なコンデン
サ機能を保ったまま、コンデンサ以外の部位である中間
層4において信号遅延を効果的に防止することができ
る。
【0021】本発明によれば、誘電体層3の比誘電率
は、絶縁層2の比誘電率よりも5以上、特に6以上、更
には7以上大きいことが好ましい。この比誘電率の差が
大きくなると、コンデンサとしての機能性を高め、高速
伝送に寄与することができる。
【0022】また、本発明における中間層4は、誘電体
層3に含まれる成分のうち少なくとも1種の成分と、絶
縁層2に含まれる成分のうち少なくとも1種の成分とを
含有することが好ましく、これにより、中間層4の形成
が容易になるとともに、絶縁層2、中間層4及び誘電体
層3との間の密着強度を高めることができる。なお、上
記成分とは、元素単体でも、分子でも、化合物でも良
い。
【0023】誘電体層3には、比誘電率を高くすること
によってコンデンサとしての機能を向上するため、チタ
ン酸塩を含むことが好ましい。チタン酸塩としては、チ
タン酸バリウム、チタン酸カルシウム、チタン酸ストロ
ンチウム等を例示できる。
【0024】絶縁層2は、SiO2を含む低温焼成が可
能なセラミックス、特にガラス成分とフィラー成分によ
って構成されることが好ましい。即ち、絶縁層2がSi
2成分を含むことが好ましく、誘電体層3中に含まれ
るチタン酸塩との反応によってチタニウムシリケートが
形成されていることが望ましく、例えば誘電体層3中に
チタン酸バリウムが含まれる場合、バリウムチタニウム
シリケート(フレスノイト)を形成することによって、
上記の関係を満足する中間層を容易に得ることができ
る。
【0025】絶縁層2に含まれるSiO2量の下限値
は、十分な反応により上記の中間層4を形成しやすくす
るため、40質量%、特に45質量%、更には50質量
%が好ましい。また、SiO2含有量の上限値は、ガラ
スの屈伏点の上昇を防止し、焼結性を高めるため、80
質量%、特に75質量%、更には70質量%が好まし
い。
【0026】誘電体層3の比誘電率は、コンデンサとし
ての機能改善の観点から、10以上、更には15以上で
あることが望ましい。
【0027】一方、絶縁層2中には、フィラー成分とし
て、Al23、SiO2、アルカリ酸化物、アルカリ土
類酸化物のうち少なくとも1種を含有することが好まし
く、所望の特性に応じてフィラーを使い分ける事が可能
である。例えば、高強度の焼結体が所望であればAl2
3、ディオプサイト、コージェライト、ムライトなど
が好適となり、高熱膨張が所望であれば石英、クリスト
バライト、セルジアン、フォルステライト、その他アル
カリ珪酸塩などが好適となる。
【0028】絶縁層2の比誘電率は、高速信号を伝送す
るという観点から、8以下、特に7以下、更には比誘電
率6以下になるようにガラス成分とフィラー成分とを組
合せることが望ましい。
【0029】以上のように構成した本発明のセラミック
基板1は、コンデンサ機能を基板内部に内蔵できると共
に、同一層内に高速信号を伝送させる配線を形成できる
という特徴を有し、外付けのコンデンサ部品の点数削減
によるコスト低下が達成できると共に基板自体の低背化
に貢献できる為、各種のBGA(ボールグリッドアレ
イ)やCSP(チップスケールパッケージ)、LCC
(リードレスチップキャリア)等の用途として好適に利
用することができる。
【0030】次に、本発明のセラミック基板の製造方法
を説明する。
【0031】まず、絶縁層の原料として、SiO2を含
むガラス粉末、例えば硼珪酸ガラス、バリウム珪酸ガラ
ス、アルカリ珪酸ガラス等の群から選ばれるガラス20
〜80質量%と、フィラー20〜80質量%を好適に用
いることができる。フィラー成分としては、Al23
SiO2、アルカリ酸化物、アルカリ土類酸化物のうち
少なくとも1種を含有する原料、例えば、Al23
末、ディオプサイト粉末、コージェライト粉末、ムライ
ト粉末、石英粉末、クリストバライト粉末、セルジアン
粉末、フォルステライト粉末、その他のアルカリ珪酸塩
粉末の群から選ばれる少なくとも1種を用いることがで
きる。
【0032】また、誘電体層の原料として、絶縁層で用
いられたガラス20〜80質量%とチタン酸塩80〜2
0質量%が好適に用いられ、チタン酸塩としてはチタン
酸バリウム粉末、チタン酸カルシウム粉末、チタン酸ス
トロンチウム粉末等の群から選ばれる少なくとも1種を
用意する。
【0033】上記のガラスとフィラーを混合した後、適
当な有機樹脂バインダーを添加した後、所望の成形手
段、例えば、射出成形、押し出し成形、ドクターブレー
ド法、カレンダーロール法等の周知の成形方法により任
意のグリーンシートに成形する。
【0034】得られたグリーンシートはNCパンチャー
や金型などによりスルーホール加工が施され、所望の金
属材料からなる導体ペーストを充填しヴィアホールと
し、更に所望のパターンを導体ペーストでスクリーン印
刷法やグラビア印刷法などの公知の手法により形成す
る。
【0035】導体ペーストとしては導体抵抗の観点から
抵抗率が低いものが好適であり、金、銀、銅、白金、パ
ラジウムなどが上げられるが、コストや信頼性の観点か
ら銅が最も好適に用いられる。これら金属粉末に対し
て、所望により焼結抑制剤(セラミックフィラー)や焼
結助剤(ガラスあるいは金属)を混合し、所望のバイン
ダーや用材を加えペースト化したものを用いる。
【0036】誘電体層も、絶縁層と同様にガラス成分と
フィラー成分によって構成されるが、誘電率を上昇させ
る為、種々の高誘電率フィラーを添加することによりコ
ンデンサとしての機能を高める事が出来る。高誘電率フ
ィラーとしては各種のチタン酸塩が好適であり、チタン
酸バリウム、チタン酸カルシウム、チタン酸ストロンチ
ウム等を例示できる。
【0037】これら高誘電率フィラーは絶縁層のガラス
中に存在するSiO2と反応し、チタニウムシリケート
を形成し、比誘電率が低下する。特にチタン酸バリウム
はSiO2と反応しバリウムチタニウムシリケート(フ
レスノイト)となり絶縁層よりも比誘電率が高く、誘電
体層よりも比誘電率が低い中間層を形成しやすく、好適
である。
【0038】上記のガラスとフィラーを混合した後、適
当な有機樹脂バインダーを添加した後、所望の成形手
段、例えば、射出成形、押し出し成形、ドクターブレー
ド法、カレンダーロール法等により任意のグリーンシー
トに成形する。得られたグリーンシートはNCパンチャ
ーや金型などによりスルーホール加工が施され、所望の
金属材料からなる導体ペーストを充填しヴィアホールと
し、更に所望のパターンを導体ペーストでスクリーン印
刷法やグラビア印刷法などにより形成する。特に、コン
デンサ機能を付与するためには、誘電体層の上下の対向
する位置に一対の電極部(ベタパターン)とヴィアホー
ルを形成することが肝要である。その際に、一対の電極
は、誘電体層の両面の全面に形成せず、所定の領域のみ
に形成し、電極を形成しない領域を形成することは言う
までもない。
【0039】得られた絶縁層、誘電体層、及びそれらに
付与されたヴィアホールやパターンは、それぞれを所望
の層構成により積層し、一体化することにより、コンデ
ンサを内蔵するセラミック基板用グリーンシート積層体
を得ることができる。
【0040】次に、グリーンシート積層体の焼成にあた
っては、まず、成形のために配合したバインダー成分を
除去する。バインダーの除去は、700℃前後の大気雰
囲気中で行われるが、配線導体として、例えばCuを用
いる場合には、100〜700℃の水蒸気を含有する窒
素雰囲気中で行うことができる。この時、成形体の収縮
開始温度は700〜850℃程度であることが望まし
く、かかる収縮開始温度がこれより低いとバインダーの
除去が困難となるため、成形体中の結晶化ガラスの特
性、特に屈伏点を前述したように制御することが必要と
なる。
【0041】焼成は、850〜1050℃の酸性雰囲気
または非酸化性雰囲気中で行われ、これにより相対密度
90%以上まで緻密化する。この焼成温度は、緻密化を
十分行い、且つメタライズ層が溶融せず、同時配線が可
能な温度範囲850〜1050℃、特に900〜100
0℃が好ましい。但し、Cu等の配線導体と同時焼成す
る場合には非酸化性雰囲気中で焼成される。
【0042】本発明によれば、上記の焼成工程を経るこ
とにより、コンデンサの周囲において、電極が形成され
ず絶縁層と接している誘電体層が絶縁層中に含まれるS
iO 2と反応することにより絶縁層よりも比誘電率が高
く、誘電体層よりも比誘電率が低い中間層を形成するこ
とができる。そのため、この中間層には誘電体層に含ま
れる成分のうち少なくとも1種の成分と、絶縁層に含ま
れる成分のうち少なくとも1種の成分とを含み、特にチ
タニウムシリケートを形成させることができる。
【0043】なお、誘電体層中のコンデンサ部分につい
ては前記の電極パターンにより絶縁層と隔絶されている
為、前述のような比誘電率の低下は発生しない。
【0044】
【実施例】実施例1 ガラスの原料粉末として、SiO2粉末、Al23
末、B23粉末、CaO粉末、BaO粉末、ZrO2
末、Na2O粉末、K2O粉末、Li2O粉末、ZnO粉
末、TiO2粉末を準備して表1の組成に混合し、それ
ぞれの混合粉末を坩堝内で溶融したものを水冷ロール板
で急令したものをボールミルにより平均粒径3.5μm
に粉砕したものをガラス粉末とした。
【0045】
【表1】
【0046】フィラーとしてはアルミナ、ディオプサイ
ト、コージェライト、ムライト、石英、クリストバライ
ト、セルジアン、フォルステライト、ガーナイトを、高
誘電率フィラーとしてはチタン酸バリウム、チタン酸カ
ルシウム、チタン酸ストロンチウムを用意した。
【0047】これら原料を表2に示す割合に混合し、更
に溶剤を加えてボールミルを用いて粉砕混合した後、有
機バインダー、可塑材を加えて混合してスラリーを作製
した。次いで、得られたスラリーを用いてドクターブレ
ード法によりグリーンシートをそれぞれ作製した。グリ
ーンシートの厚みは、絶縁体グリーンシートが180μ
m、誘電体グリーンシートが70μmに調整した。
【0048】電極用ペーストとして、銅、銀、金、白金
粉末をそれぞれ主成分とし、これにガラス、フィラーを
混合したものに、アクリル樹脂、α―テルピネオール、
フタル酸ジブチル等を適宜混合し、ペースト化したもの
を用いた。
【0049】得られた絶縁層と誘電体層をもちいて線幅
50μm、線長20mm、絶縁層厚み50μmのストリ
ップライン評価用パターンと直径30mmの内層パター
ン(ベタ)によるコンデンサ容量測定パターンを同一基
板で作製し、積層した。
【0050】得られた積層体を、表2の焼成条件で焼成
し、図2に示すセラミック基板を作製した。なお、焼成
は、銅配線のサンプルについては水蒸気を含む窒素雰囲
気中で、銀、金、白金配線のサンプルについては空気中
で行った。また、焼成の保持時間はいずれも1時間であ
った。
【0051】中間層の分析については、前述のメタライ
ズ配線層が無いサンプルの絶縁層部分を平面研削機によ
り削り落とし、残った中間層部分を乳鉢で粉砕しX線回
折法により同定した。
【0052】相対密度の測定方法としては、アルキメデ
ス法にしたがって測定した。ただし、理論密度の値とし
ては、絶縁層と誘電体層の理論密度から算術的に導き出
したものを用い、アルキメデス法により得られた嵩密度
を上記理論密度で除した値の小数点以下を四捨五入した
値を用いた。
【0053】絶縁層の比誘電率は、絶縁層のみで50×
50×1mmの基板を作製しブリッジ回路法により求め
た。また、誘電体層の比誘電率については、前述の評価
基板中のコンデンサ容量評価パターンの静電容量を測定
し、誘電体層の厚みと面積値から算出した。次いで、誘
電体層の比誘電率と絶縁層の比誘電率の差Δεを算出し
た。
【0054】また、中間層の比誘電率については、前述
のメタライズ配線層が無いサンプルの絶縁層部分を平面
研削機により削り落とし、ブリッジ回路法にて求めた。
【0055】40GHzでの伝送ロス(S21)を、ス
トリップライン評価用パターンを用いてネットワークア
ナライザーにより測定した。判定としては−0.8dB
/cm以上を良好とし、それ以下をNGと判断した。結
果を表2に示した。
【0056】
【表2】
【0057】比誘電率が絶縁層<中間層<誘電体層の関
係で、且つ絶縁層と誘電体層の比誘電率差Δεが5以上
の本発明の試料No.1〜19は、優れたコンデンサ機
能を発揮でき、更に、中間層部分に形成された配線には
伝送ロス−0.8db/cm以上という優れた伝送特性
を示した。
【0058】一方、中間層が形成されていない本発明の
範囲外の試料No.20、21は、Δεが5以上である
が、中間層が形成されておらず、比誘電率が絶縁層<中
間層<誘電体層の関係を満たしていないため、伝送ロス
が−0.89dB/cm以下と劣化した。
【0059】
【発明の効果】本発明のセラミック基板は、誘電体層と
メタライズ配線層で構成され、優れたコンデンサ機能を
内蔵するとともに、誘電体層の周囲に比誘電率の低い中
間層が形成されているため、信号遅延を低減し、高速化
を実現することができる。
【0060】また、コンデンサを内蔵するため、外部回
路基板に実装されていたコンデンサが不要となり、外部
回路基板の小型化、および実装コストの削減に有効であ
り、急速に普及しつつある携帯用電子機器の小型化に、
大いに貢献できる。
【0061】本発明のセラミック基板の製造方法は、誘
電体層と絶縁層とを積層し、メタライズ配線層を形成し
て焼成するだけで、誘電体層のコンデンサ以外の部位に
おいて誘電体層と絶縁層との反応という簡便な方法で、
比誘電率が誘電体層よりも低い中間層を形成することが
できる。
【図面の簡単な説明】
【図1】本発明のセラミック基板を示す概略断面図であ
る。
【図2】本発明の他の構造のセラミック基板を示す概略
断面図である。
【図3】従来のセラミック基板を示す概略断面図であ
る。
【符号の説明】
1、11・・・セラミック基板 2、12・・・絶縁層 3、13・・・誘電体層 4、14・・・中間層 5、15・・・メタライズ配線層 5a、15a・・・電極パターン 5b、15b・・・配線パターン 5c、15c・・・ヴィアパターン 7、17・・・接続バンプ 8、18・・・半導体

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁層を主体とする積層体の表面及び/又
    は内部にメタライズ配線層が設けられ、且つ誘電体層
    と、該誘電体層を挟持するように設けられた一対の電極
    とからなるコンデンサを内部に具備するセラミック基板
    において、前記誘電体層の周囲に、比誘電率が該誘電体
    層よりも低く、且つ前記絶縁層よりも高い中間層が設け
    られてなることを特徴とするセラミック基板。
  2. 【請求項2】前記誘電体層の比誘電率が、前記絶縁層の
    比誘電率よりも5以上大きいことを特徴とする請求項1
    記載のセラミック基板。
  3. 【請求項3】前記中間層が、前記誘電体層の少なくとも
    1成分と前記絶縁層の少なくとも1成分とを含有するこ
    とを特徴とする請求項1又は2記載のセラミック基板。
  4. 【請求項4】前記誘電体層がチタン酸塩を含むことを特
    徴とする請求項1乃至3のいずれかに記載のセラミック
    基板。
  5. 【請求項5】前記絶縁層がSiO2を含むとともに、前
    記中間層がチタニウムシリケートを含むことを特徴とす
    る請求項4記載のセラミック基板。
  6. 【請求項6】前記絶縁層に含まれるSiO2量が40〜
    80質量%であることを特徴とする請求項5記載のセラ
    ミック基板。
  7. 【請求項7】誘電体層を形成するための誘電体グリーン
    シートと、絶縁層を形成するための絶縁体グリーンシー
    トを作製し、各々のグリーンシートにスルーホール加工
    及び/又は配線パターンを形成するとともに、複数の前
    記グリーンシートを積層した際に前記誘電体グリーンシ
    ートの両面の一部に一対の電極が対向するように、前記
    誘電体グリーンシート及び/又は絶縁体グリーンシート
    の表面に電極パターンを形成した後に、前記誘電体グリ
    ーンシート及び第2の前記絶縁体グリーンシートを積層
    し、さらにこの積層体を焼成して焼結体を得るととも
    に、前記電極を形成した周囲において、前記誘電体グリ
    ーンシートの一部と前記絶縁体グリーンシートの一部と
    を反応させて中間層を形成することを特徴とするセラミ
    ック基板の製造方法。
  8. 【請求項8】前記誘電体グリーンシートがチタン酸塩を
    主成分とし、前記絶縁体グリーンシートがSiO2を含
    むことを特徴とする請求項7記載のセラミック基板の製
    造方法。
JP2002154414A 2002-05-28 2002-05-28 セラミック基板 Expired - Fee Related JP4045127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002154414A JP4045127B2 (ja) 2002-05-28 2002-05-28 セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002154414A JP4045127B2 (ja) 2002-05-28 2002-05-28 セラミック基板

Publications (2)

Publication Number Publication Date
JP2003347732A true JP2003347732A (ja) 2003-12-05
JP4045127B2 JP4045127B2 (ja) 2008-02-13

Family

ID=29771227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002154414A Expired - Fee Related JP4045127B2 (ja) 2002-05-28 2002-05-28 セラミック基板

Country Status (1)

Country Link
JP (1) JP4045127B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156934A (ja) * 2004-12-01 2006-06-15 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント基板及びその製造方法
JP2006216700A (ja) * 2005-02-02 2006-08-17 Ngk Spark Plug Co Ltd セラミック多層基板及びその製造方法
JP2012015433A (ja) * 2010-07-05 2012-01-19 Murata Mfg Co Ltd 多層セラミック基板
US8173565B2 (en) 2009-02-16 2012-05-08 Murata Manufacturing Co., Ltd. Sintered body of low temperature cofired ceramic and multilayer ceramic substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156934A (ja) * 2004-12-01 2006-06-15 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント基板及びその製造方法
JP2006216700A (ja) * 2005-02-02 2006-08-17 Ngk Spark Plug Co Ltd セラミック多層基板及びその製造方法
JP4699769B2 (ja) * 2005-02-02 2011-06-15 日本特殊陶業株式会社 セラミック多層基板の製造方法
US8173565B2 (en) 2009-02-16 2012-05-08 Murata Manufacturing Co., Ltd. Sintered body of low temperature cofired ceramic and multilayer ceramic substrate
JP2012015433A (ja) * 2010-07-05 2012-01-19 Murata Mfg Co Ltd 多層セラミック基板
US8420209B2 (en) 2010-07-05 2013-04-16 Murato Manufacturing Co., Ltd. Multilayer ceramic substrate

Also Published As

Publication number Publication date
JP4045127B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
US5232765A (en) Distributed constant circuit board using ceramic substrate material
JPH09295827A (ja) 基板用ガラス、それを用いたセラミック基板
US20010031690A1 (en) Insulator ceramic composition
JP2008273817A (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
JP3225851B2 (ja) 複合積層セラミック部品
US6455453B1 (en) Low-temperature sinterable ceramic composition and multilayer ceramic substrate
US5556585A (en) Dielectric ceramic body including TIO2 dispersion in crystallized cordierite matrix phase, method of producing the same, and circuit board using the same
US6372676B1 (en) Ceramic substrate composition and ceramic circuit component
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3419291B2 (ja) 低温焼結磁器組成物及びそれを用いた多層セラミック基板
JP3903781B2 (ja) 複合積層セラミック電子部品及びその製造方法
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP4045127B2 (ja) セラミック基板
JPH0758454A (ja) ガラスセラミックス多層基板
JP4794040B2 (ja) セラミック焼結体およびそれを用いた配線基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2005217170A (ja) 複合積層セラミック電子部品
JPH0226798B2 (ja)
JP4129384B2 (ja) 誘電体磁器およびそれを用いた多層配線基板
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JPH02230798A (ja) 複合積層セラミック部品
JP2652229B2 (ja) 積層回路セラミック基板
JP3401147B2 (ja) 低温焼成磁器組成物
JP4623851B2 (ja) 多層配線基板
JP3420437B2 (ja) 低温焼成磁器組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees