JP2003347377A - 測定波形の信号プロセスによる変則フォトレジスト線/間隔プロファイル検出 - Google Patents

測定波形の信号プロセスによる変則フォトレジスト線/間隔プロファイル検出

Info

Publication number
JP2003347377A
JP2003347377A JP2003145567A JP2003145567A JP2003347377A JP 2003347377 A JP2003347377 A JP 2003347377A JP 2003145567 A JP2003145567 A JP 2003145567A JP 2003145567 A JP2003145567 A JP 2003145567A JP 2003347377 A JP2003347377 A JP 2003347377A
Authority
JP
Japan
Prior art keywords
waveform
feature
width
spacing
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003145567A
Other languages
English (en)
Other versions
JP2003347377A5 (ja
JP4964400B2 (ja
Inventor
Erik Cho Houge
チョー フージ エリック
Scott Jessen
ジェセン スコット
John Martin Mcintosh
マーチン マックイントッシュ ジョン
Catherine Vartuli
ヴァーチュリ キャサリーン
Fred Anthony Stevie
アンソニー スチヴィー フレッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2003347377A publication Critical patent/JP2003347377A/ja
Publication of JP2003347377A5 publication Critical patent/JP2003347377A5/ja
Application granted granted Critical
Publication of JP4964400B2 publication Critical patent/JP4964400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 半導体層上に形成されたパターン・フィーチ
ャを解析するための半導体製造自動化手法を提供する。 【解決手段】 少なくとも1つのパターン・フィーチャ
は、振幅変調波形信号および近接間隔特性を生成するた
めに走査される。信号処理は、振幅変調波形信号のプロ
ファイルに基づいて、既知のパターン・フィーチャを抽
出するために、インライン計算情報によって、この波形
上で自動的に実行される。前記抽出された波形セグメン
トは、前記波形が、半導体層の正規または変則パターン
・フィーチャを示すか否かを決定するために、既知の幾
何学形状を条件とする。

Description

【発明の詳細な説明】
【0001】
【発明の分野】本発明は概して、半導体製造分野に関す
る。具体的には、本発明は線幅度量衡(線幅メトロジ
ー)を用いたパターンフィーチャを伴う半導体表面解析
方法に関する。
【0002】
【発明の背景】半導体の製造は、ウェーハ・ロット上で
実行される多くの重要な処理ステップから成っている。
組立プロセスは、フレームワークまたはネットワークの
製造において通信するツールを使用する。このネットワ
ークは、製造モデルスクリプトソフトウェアにともない
プロセス制御システムを確立する。このシステムにおけ
るプロセスを通じて半導体材料が組み立てられることに
よって、品質に関するデータが収集される。このシステ
ムにおいて、たびたび起こるプロセスのエラーは典型的
なものであり、このエラーは、半導体材料の臨界寸法に
おいてかなりの不整合を起こす。
【0003】ウェーハが一旦、パターン・フィーチャ
(パターンの形状的特徴)を有すると、半導体表面の品
質解析は線幅度量衡を用いて実行される。製造の問題は
たびたび、フィーチャの側壁の低品質に帰着される。さ
らに、フィーチャの底の残留物、およびスカムの量が必
要最低限になるのが望ましい。基板上のフィーチャの数
およびフィーチャの複雑さが増大することによって、こ
の方法はユーザが特定する臨界寸法が一貫性と正確性が
達成されることを保証するために開発されなければなら
ない。エラーの減少の必要性は、また、半導体デバイス
のためのより小さな臨界寸法の技術促進の実質的な増進
となる。
【0004】1つのアプローチは、逸脱したプロファイ
ルの既知のマスターデータベースと波形プロファイルの
臨界寸法とを比較するためにソフトウェアを利用するこ
とである。このアプローチでは、臨界寸法の起こりうる
全ての欠陥は、スケールおよび形状両方の完全な範囲を
データベース内に記録し保管されなければならない。各
波形は、使用される技術および測定ツールに特有のもの
である。 データベースは、各構造および基板のために
積極的に維持される。ソフトウェアは、データベース内
にあるものと、全ての信号プロファイルとの間で任意の
相関関係を識別することができる。検出は、全ての信号
相関を必要とし、復元された形状と同じようにスケール
における変動に一致しなくても良い。この解決法は、高
度の間違った検出を出す結果となる。不適当な実行によ
り、この方法は製造設備には導入されない。
【0005】他の伝統的なイン・ライン測定は、半導体
プロファイルに関係なく、フォトレジスト線幅を測定す
る。しかしながら、プロファイルは、パターン移動に強
く影響を及ぼし、小型デバイス構造の中で明らかにされ
る必要がある。本発明は、変則プロファイルの評価を可
能にし、偏差マグニチュードのランクを付け、そして、
本発明は、ロットがエッチングに委ねられる前に、ルー
トを修正するイン・ライン測定システムを可能にする。
【0006】
【発明の概要】本発明の目的は、半導体製造プロセスの
合理化し、生産歩留まり率を増加させ、より高い精度の
必要性を解決し、そして、人間の関与の必要性を少なく
するように、自動プロセスによってプロセス信頼性/再
現性を誘導することである。
【0007】本発明の第2の目的は、線幅度量衡信号プ
ロセスを利用したパターン・フィーチャを有する半導体
表面の受容性を自動的に決定する方法を提供することで
ある。
【0008】本発明の第3の目的は、線間の間隔が十分
にクリアにならないスカムの欠陥を認知し、対応するも
のである。
【0009】本発明の第4の目的は、広範囲の技術に対
する普遍的な適用可能性、測定ツールを供給し、そし
て、形状およびスケール両方のプロセス変動から独立し
た既知の信号特性へのカーブ・フィット関数の適用を記
述した方法の適用を介したプロセス制御システムを提供
するものである。
【0010】また、本発明の他の目的は、 特殊なフィ
ーチャの存在を決定するために既知の幾何学形状を利用
することによって、特殊なフィーチャを検出するスケー
ル独立数値的関与に依存した正規の波形プロファイルを
「修得」することが必要でない解決法を提供することで
ある。
【0011】本発明によって記載された方法は、線幅度
量衡を利用した半導体表面の品質を解析するために既知
のカーブ・フィット関数のような幾何学形状を採用する
ことによって半導体製造のためのプロセスの自動化を可
能することである。これは、半導体層上に作られたパタ
ーン・フィーチャを解析することで実現される。少なく
とも1つのパターン・フィーチャは線の振幅変調波形信
号および近接間隔特性を生成するために走査される。信
号プロセスは、振幅変調波形信号のプロファイルに基づ
いた既知のパターン・フィーチャを抽出するためのイン
・ライン計算ソースによって、この波形上に自動的に実
行される。ソフトウェアが分類を実行することによっ
て、プロセスが自動化される。抽出された波形セグメン
トは、パターン・フィーチャ品質の受容性に直接的に関
係する半導体層上の正規または変則のパターン・フィー
チャを示すか否かを決定するために、カーブ・フィット
関数を条件とする。いったん波形が処理されている多く
のウェーハを分類することは、次のプロセスまたは再加
工に配置されることとなる。
【0012】
【発明の詳細な記述】走査型電子顕微鏡(SEM)およ
び相似線幅度量衡ツール(相似線幅メトロジーツール)
は、半導体製造プロセスにおいて臨界寸法(CD:cr
iticaldimension)データを得るため
に、一般的に利用されている。いったんデータが得られ
ると、処理されている半導体材料の性質に対して、正確
に解析されなければならない。測定ツールから得られた
簡単な表示データによって、オペレータが問題を検出す
ることは難しく、非効率的である。デバイスの小型化、
構成の制限が厳しくなるにつれて、製造プロセス中にウ
ェーハをテストするための方法は重要となってきてい
る。効率化、およびよりよい精度の要求は、本発明にお
いて半導体表面評価プロセスについて記述することによ
って表現される。
【0013】SEMは、走査されている表面の各増分か
らのイオン・ビーム反射で表示されるデータを形成す
る。このデータは、イオン反射の強度を示す信号の振幅
を示す図3に示されるタイプのアナログ信号に変換され
る。反射強度変動は、材料および表面上のフィーチャの
深さに依存する。イオンは、コーナの上部および側表面
の両方から逃げるので、平坦な表面は、コーナよりも反
射が少ない傾向にある。凹の側壁内のイオンの捕捉によ
り、凹内の反射は衰える。
【0014】本明細書記載の方法は、イオン・ビーム反
射強度のアナログ信号の代表値に適用される線幅度量衡
(線幅メトロジー)を利用した半導体表面品質を解析す
るための、既知の幾何学形状の数学的表現を採用するこ
とによって、半導体製造プロセスを自動化する方法であ
る。フォトレジストのようなパターン・フィーチャを有
する半導体表面は、少なくとも1つのパターン・フィー
チャを走査して、走査された波形信号を生成することに
よって解析される。波形信号のセグメントは、パターン
・フィーチャの特徴的表面部分に対応する。これらの信
号セグメントは、複数の既知の幾何学形状の内の一つの
既知の幾何学形状を利用して処理されて、パターン・フ
ィーチャの受容性が解析される。このことにより、半導
体材料の表面品質を決定するプロセスを自動的に行うこ
とができる。受容性は、「正規」の状態の受け入れられ
るべき波形のケースに合致する。反対に、受容性は、受
け入れられるべきでないものとして、「変則」波形のケ
ースと合致する。既知の幾何学形状はカーブ・フィット
関数として見なされる。正規波形の検出は、ウェーハ・
ロットを有効にし、製造を継続させる、受け入れられる
べき品質を有していることとなる。変則波形が検出され
ると、劣った品質のウェーハのウェーハ・ロットは、次
のプロセス・リソースの運用に先立って中断されること
となり、品質装置の製造歩留まりは増加することとな
る。
【0015】図1の半導体ウェーハ処理システムの簡単
なブロック図100は、本発明のプロセス自動化のため
の少なくともいくつかの説明である。コンピュータ・シ
ステム105、107は、プロセスと連動しており、半
導体ウェーハとしての測定ツールが処理される。ステッ
パまたはエッチ・プロセス・ツールのようなプロセス・
ツール101、103および臨界寸法測定ツール(例え
ば、走査電子顕微鏡)のような測定ツール102、10
4は、ネットワーク通信リンク106を介して、コンピ
ュータ・システム105と連動している。通信は、複数
の制御入力信号およびデータを包含している。コンピュ
ータ・システム105は、製造プロセスを制御するた
め、および適切なデータを収集するためのソフトウェア
を利用する。
【0016】このシステムの代用的な製造フローは、プ
ロセス・ツールA101を対象としたライン106上の
制御入力信号をサポートする。このステージにおけるウ
ェーハ製造の一部において、測定ツールA102は、通
信リンク106を介してコンピュータ・システム105
(例えば、制御装置)にデータを入力提供する。望まし
い実施例では、コンピュータ・システム105は、測定
ツールA102および任意の先行プロセスによって要求
されたプロセスデータに応答して、プロセス・ツールA
101によって、製造プロセスが実行されることに対し
てフィードバック制御調整を生成する能力がある制御ア
ルゴリズムを使用する。製造フローは、測定ツールn1
04と結びついているプロセス・ツールn103によっ
て示されたウェーハ製造の追加ステージのための反復的
な方法において継続する。
【0017】半導体ウェーハ処理システム100の次の
検査は、図2に示される。本発明の望ましい実施例で
は、臨界寸法(CD)測定ツールとして、走査電子顕微
鏡が用いられる。走査電子顕微鏡202は、電子ビーム
チャネル201を成形し、プロセスが実行されるための
特殊なレンズ204、206を含むハウジング203を
包含する。高圧供給装置200は、電子ビーム・コラム
を介して電力を供給する。レンズ用電源装置205は、
電子ビームを制御して、電子制御装置208上に配置さ
れているウェーハ207に衝突させる。真空システム2
09を介して、ハウジング203内が真空に保たれる。
電子は、収集され、回路210を通して、像を形成する
制御装置105内に送られる。制御装置105は、像を
処理し、形状およびスケールを計算する。プロセス・ツ
ールA101への調整は、識別されて、制御装置105
を介して通信され得ることとなる。制御装置105は、
走査回路212および倍率制御装置211をも制御す
る。
【0018】当業者に良く知られているように、パター
ン・コンダクタの線幅および線間隔度量衡のような線幅
臨界寸法またはCD測定は、スケーリングとして知られ
る、フィーチャの実際のサイズに対して振幅変調波形ま
たは強度信号に対応するかどうか試みるものである。振
幅変調波形信号の形式の強度信号は、通常可視化され、
プロファイルまたは波形として処理される。CD線幅度
量衡は、半導体層上に生成されたフォトレジスト・フィ
ーチャのようなパターン・フィーチャの実際のスケール
またはサイズを、線幅度量衡装置から生成された強度信
号に適応させる。このことは、パターン・フィーチャを
走査することおよび、線のようにパターン・フィーチャ
から反射された検出電子の関数としての振幅変調波形信
号を生成することを遂行させる。伝統的な線幅度量衡
は、概して、パターン・フィーチャ形状変動によって起
こされる影響を無視する。しかしながら、形状は、半導
体ウェーハの次のプロセスにおける逆の影響によって、
しばしば決定されてしまうことがある。
【0019】図3および4は、決定されるパターン・フ
ィーチャのCD線幅の走査プロファイルを描いた適切に
調整された波形信号である。図3および4は、「正規」
な強度トレース波形を示している。この波動トレース・
セグメント301は、コンダクタ・ライン・フィーチャ
を表し、波動トレース・セグメント302は、線間の間
隔フィーチャを表している。実際のウェーハ・フィーチ
ャの寸法は、通常はミクロンであるが、描画寸法は、x
軸303、402はインチで描画されている。正規強度
トレース波形は、垂直に近い波形セグメント300によ
って、間隔の側壁を完全に形成しているように描画され
ている。各間隔の底は、理想的にフラットであり、この
場合は既知の幾何学形状を含む円400の円弧に相当す
る凸の形状を有する波形セグメント403によって特徴
づけられている。この、既知の幾何学形状は、波形を解
析するために利用される。正規波形における既知の特徴
的な例は、次のものを含む。 ・例えば、垂直に近く形成し、擬似的に平行である間隔
フィーチャ側壁波形セグメント300。 ・円と関連づけられるか、適切な形状およびサイズを示
す動径ベクトル401によって定義される凸の円弧の特
性がある間隔フィーチャ底波形セグメント403。
【0020】図5および6は、変則トレース波形のCD
線幅が決定することができるプロファイルを描画する変
則トレース波形のセグメントを示している。x軸に沿っ
た描画寸法503はインチで示される。波形は、現在の
状態をコンダクタ線の間が十分にクリアでない間隔の欠
陥である「スカム」または「フッティング」として当業
者に良く知られているように示される。波形セグメント
は、コンダクタ線に相当する時間間隔501によって表
される。間隔501間の波形セグメントは、ラインの形
状を生成するためにエッチングされたコンダクタ線間の
間隔に相当する。ここで留意すべきは、プロファイルセ
グメント504は、細い底セグメント502に向かうに
従って細くなるので、500の幅は、底の502の幅よ
りも広い。さらに、図6によって更に明らかなことは、
各間隔セグメント・プロファイルの底は、凹であり、U
の形状のプロファイル600によって特徴づけられる。
【0021】間隔および線のパターンの種類のための変
則波形における既知の特性の例は、以下のもの包含す
る。 ・間隔フィーチャが、正の放物線形状のような既知の幾
何学形状600に適合すること。 ・間隔セグメント・プロファイルの底の幅502が、典
型的に、間隔セグメントプロ・ファイル上部の幅500
に相当するものよりも極めて小さいこと。 ・幅502が、変則のマグニチュードの測度であるこ
と。 ・間隔幅500よりも狭い幅502が、スカムまたはフ
ッティングを表すこと。
【0022】本発明は、ロットの収容に先立って半導体
ウェーハの品質を次のプロセスへ分類するのに、既知の
波形特性を識別して用いることができる、という事実を
活用する。本発明の望ましい実施例は、半導体デバイス
の品質が処理されることを拒否するべきか受け入れられ
るかを決定するために、カーブ・フィット関数のような
既知の「正規」および「変則」特性を数学的に表すもの
を含むアルゴリズムを採用する為にソフトウェアを使用
する。ソフトウェアのフロー図は、図7に示される波形
測定プロセスのための制御装置105に属する。線間隔
プロファイル波形が生成されることによって、ブロック
701の関連CD測定プロセスに従って、ブロック70
0でイン・ライン半導体のプロセスが実行される。信号
処理ブロック702は、それらの属性を解析するため
に、それらの波形上で実行される。チェックはブロック
703において、「正規」属性の保有について現在解析
されているかどうかを決定するために実行される。も
し、「正規」属性ならば、波形は、「正規」として分類
され、ウェーハ・ロットは、次の処理ステップのブロッ
ク704(例えば、エッチング)で処理されることを提
示される。しかしながら、波形が「正規」として分類さ
れなければ、「変則」属性を保有するかどうかを決定す
るために次の処理に提示される。もし、波形が「変則」
属性を保有していたならば、「変則」として分類され、
ブロック705において、ウェーハ・ロットは再加工さ
れる。
【0023】図8は、波形が正規波形として分類された
属性を保有するか否かを決定するための波形処理を詳細
に示すものである。波形フィーチャはブロック800に
おいて、既知の特性(例えば、間隔セグメント、線セグ
メント)に分離される。次の処理のために、ブロック8
01において、波形間隔セグメントが抽出される。ブロ
ック802において、カーブ・フィット関数を、抽出さ
れた波形のセグメント要素に適用することによって、間
隔セグメントの特性は決定される。カーブ・フィットア
ルゴリズムは、生成された半径(図4に描かれている正
または凸の弧)を、波形の抽出された間隔セグメントに
相関させることを試みる。カーブ・フィット関数が、半
径値を定義することが成功すれば、図3に定義されてい
る幅302のような間隔幅と比較される。ブロック80
3において、半径が間隔幅と比較して大きければ、ブロ
ック804において、波形の特性は正規として分類され
る。次に、ブロック704において、ロットが次の処理
をされるように自動的に許可される。しかしながら、カ
ーブ・フィットアルゴリズムが成功しなければ(例え
ば、間隔幅と関連する大きな凸の半径特性が、解析され
た波形に存在しない場合)、ブロック805において、
変則波形状態のチェックが実行される。
【0024】変則波形処理は、図9のフロー図により定
義される。解析された波形に変則間隔セグメントプロフ
ァイルが存在するか否かを決定するために、放物線状の
カーブ・フィット関数は、ブロック900(図6参照)
において、抽出された間隔セグメントに関係づけられ
る。放物線状のカーブ・フィットは下記の式で表され
る:
【数1】 ここで、Fは、図3の寸法302、または図5の寸法5
02によって示される幅である。
【0025】テストは、ブロック901において、処理
されている間隔セグメント内に正の放物線特性が存在す
るか否かを決定するために実行される。このテストはさ
らに、放物線形状の幅を間隔幅と比較する。もし、間隔
形状が、間隔長さと比較して小さい場合、および図6に
示されている正の放物線形状を保有すれば、ブロック9
02(図5参照)において、焦点長さが計算される。も
し、ブロック903において、焦点長さが、間隔幅より
短い、または同じと判断された場合は、ブロック904
において、波形は「変則」として分類される。それによ
り、ロットは、ブロック705において、再加工される
ために自動的に分類される。もし、変則波形状態が、こ
の処理中に存在しなければ、ブロック905において、
波形データは記録され、ロットは再加工されるために自
動的に分類される。
【0026】本発明は、広範囲の技術、測定ツールおよ
びプロセス制御システムに対して普遍的な適用可能性を
持っている。この幾何学形状またはカーブ・フィットア
ルゴリズムを採用した手法は、処理の自動化を可能にす
る処理の変動、形状偏差および寸法変動に対して独立す
る。本発明は、カーブ・フィット関数を採用することに
より、「正規」および「変則」プロファイル特性の全て
の事例を「学ぶ」必要はない。示された方法を適用する
プロセス自動化はより有効な製造に関する問題解決を産
出する。
【0027】本発明の好ましい特徴だけが実施例で示さ
れたが、多くの修正や変形は当業者によって考案され
る。よって、本願の請求項はそのような全ての修正およ
び変形を網羅することを、本発明の趣旨を逸脱しない範
囲で意図されることが理解される。
【図面の簡単な説明】
【図1】製造システムを説明するブロック図である。
【図2】製造システム内のサブシステムを説明するブロ
ック図である。
【図3】認識された特性を持つ正規強度トレース波形の
図である。
【図4】カーブ・フィット関数に関連する認識された特
性形状を持つ正規強度トレース波形の図である。
【図5】認識された特性を持つ変則強度トレース波形の
図である。
【図6】放物線上の特性を示す変則強度トレース波形セ
グメントの図である。
【図7】波形を分類するプロセスのフロー図である。
【図8】正規の状態のための波形測定プロセスのフロー
図である。
【図9】変則状態のための波形測定プロセスのフロー図
である。
【符号の説明】
100 半導体ウェーハ処理システム 105 コンピュータ・システム、制御装置 106 通信リンク、ライン 107 コンピュータ・システム 201 電子ビームチャネル201 202 走査電子顕微鏡 203 ハウジング 204 特殊なレンズ 206 特殊なレンズ 207 ウェーハ207 208 電子制御機器 300 間隔フィーチャ側壁波形セグメント 301 波動トレース・セグメント 302 波動トレース・セグメント 303 x軸 400 幾何学形状を含む円 401 動径ベクトル 402 x軸 403 凸の形状を有する波形セグメント 500 間隔セグメントプロファイル上部の幅 501 時間間隔 502 間隔セグメントプロファイルの底の幅 503 寸法 504 プロファイルセグメント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット ジェセン アメリカ合衆国 32821 フロリダ,オー ランド,ナンバー8202,バンナー レイク サークル 6622 (72)発明者 ジョン マーチン マックイントッシュ アメリカ合衆国 32819 フロリダ,オー ランド,シュガーベンド ドライヴ 7431 (72)発明者 キャサリーン ヴァーチュリ アメリカ合衆国 34786 フロリダ,ウイ ンダーメアー,サバル パルム サークル 9244 (72)発明者 フレッド アンソニー スチヴィー アメリカ合衆国 32836 フロリダ,オー ランド,ロース コート 10219 Fターム(参考) 4M106 AA01 BA02 CA39 DB05 DB20 DB21 DJ11 DJ17 DJ18 DJ20

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 製造中の半導体ウェーハを解析するため
    のコンピュータ化された方法であって、 フィーチャの表面特性を表す振幅変調波形信号を生成す
    るために、半導体ウェーハ表面上の複数のパターン・フ
    ィーチャの内の少なくとも1つを走査するステップと、 前記フィーチャの選択されたいくつかのものに対応する
    前記波形信号の要素を抽出し、および前記フィーチャの
    受容性を決定するために、前記抽出された要素に関連し
    た所定の望ましい幾何学特性と前記抽出された要素とを
    比較するステップとを含むことを特徴とする方法。
  2. 【請求項2】 前記走査するステップは、表面画像を生
    成するために、走査電子ビーム顕微鏡(SEM)で走査
    するステップを含み、前記生成するステップは前記SE
    M画像を振幅変調波形に変換するステップを含む請求項
    1記載の方法。
  3. 【請求項3】 前記表面特性は、線幅および線間隔を含
    む請求項2記載の方法。
  4. 【請求項4】 前記幾何学形状は、放物線または円の形
    状を含む請求項2記載の方法。
  5. 【請求項5】 最も狭いポイントの辺りのフィーチャの
    幅と最も広いポイントの辺りの線間隔に相当する前記波
    形フィーチャの幅とを比較するステップをさらに含む請
    求項3記載の方法。
  6. 【請求項6】 前記比較するステップは、前記抽出され
    た波形要素を理想的な表面フィーチャの波形要素特性に
    カーブ・フィットさせるステップを含む請求項3記載の
    方法。
  7. 【請求項7】 前記カーブ・フィットさせるステップ
    は、ユニフォームおよび擬似平行フィーチャ側壁を評価
    するために、線間隔に対応する波形フィーチャを解析す
    ることを含む請求項6記載の方法。
  8. 【請求項8】 前記カーブ・フィットさせるステップ
    は、凸の最も狭いポイントのために、線間隔に対応する
    波形フィーチャを解析することを含む請求項6記載の方
    法。
  9. 【請求項9】 前記少なくとも1つの前記パターン・フ
    ィーチャは、パターン・コンダクタ間のエッチ間隔、お
    よび前記間隔内部からのイオン・ビーム反射を表す前記
    抽出された要素を含む請求項1記載の方法。
  10. 【請求項10】 フィーチャの受容性を決定するため
    に、上部および底のレベルにおける前記振幅変調波形の
    セグメントの間隔の幅の比を識別するステップをさらに
    含む請求項9記載の方法。
  11. 【請求項11】 フィーチャの受容性を決定するため
    に、パターン・コンダクタ間の間隔に対応するフィーチ
    ャ要素の底と円とを比較するステップをさらに含む請求
    項9記載の方法。
JP2003145567A 2002-05-24 2003-05-23 測定波形の信号プロセスによる変則フォトレジスト線/間隔プロファイル検出 Expired - Fee Related JP4964400B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/156,242 US6708574B2 (en) 2002-05-24 2002-05-24 Abnormal photoresist line/space profile detection through signal processing of metrology waveform
US10/156242 2002-05-24

Publications (3)

Publication Number Publication Date
JP2003347377A true JP2003347377A (ja) 2003-12-05
JP2003347377A5 JP2003347377A5 (ja) 2006-07-13
JP4964400B2 JP4964400B2 (ja) 2012-06-27

Family

ID=22558716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003145567A Expired - Fee Related JP4964400B2 (ja) 2002-05-24 2003-05-23 測定波形の信号プロセスによる変則フォトレジスト線/間隔プロファイル検出

Country Status (5)

Country Link
US (1) US6708574B2 (ja)
JP (1) JP4964400B2 (ja)
KR (1) KR101003958B1 (ja)
GB (1) GB2392310B (ja)
TW (1) TWI279872B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192837A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 評価装置および評価方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031721B4 (de) * 2004-06-30 2006-06-29 Infineon Technologies Ag Verfahren und Vorrichtung zur automatischen Inspektion von strukturierten Halbleiteroberflächen
JP6461279B2 (ja) 2017-05-12 2019-01-30 株式会社 ベアック フィルム部材貼り付け装置、フィルム部材貼り付け方法及び静電気除去部材

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275206A (ja) * 1985-09-30 1987-04-07 Hitachi Ltd 電子ビ−ム測長装置
JPH0291504A (ja) * 1988-09-28 1990-03-30 Ricoh Co Ltd 微細パターンの断面プロファイルの検査方法
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
JP2001272219A (ja) * 2000-03-24 2001-10-05 Fujitsu Ltd 線幅測定方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195540A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 外観検査装置
US4983253A (en) * 1988-05-27 1991-01-08 University Of Houston-University Park Magnetically enhanced RIE process and apparatus
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
US5717204A (en) * 1992-05-27 1998-02-10 Kla Instruments Corporation Inspecting optical masks with electron beam microscopy
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3235078B2 (ja) * 1993-02-24 2001-12-04 株式会社ニコン 走査露光方法、露光制御装置、走査型露光装置、及びデバイス製造方法
US5642158A (en) * 1994-05-02 1997-06-24 Cognex Corporation Method and apparatus to detect capillary indentations
JP3589365B2 (ja) * 1996-02-02 2004-11-17 富士写真フイルム株式会社 ポジ画像形成組成物
US5969273A (en) * 1998-02-12 1999-10-19 International Business Machines Corporation Method and apparatus for critical dimension and tool resolution determination using edge width
US6426501B1 (en) * 1998-05-27 2002-07-30 Jeol Ltd. Defect-review SEM, reference sample for adjustment thereof, method for adjustment thereof, and method of inspecting contact holes
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6337174B1 (en) * 1998-09-17 2002-01-08 Samsung Electronics Co., Ltd. Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
US6132940A (en) * 1998-12-16 2000-10-17 International Business Machines Corporation Method for producing constant profile sidewalls
US6197455B1 (en) * 1999-01-14 2001-03-06 Advanced Micro Devices, Inc. Lithographic mask repair using a scanning tunneling microscope
TW392228B (en) * 1999-01-19 2000-06-01 United Microelectronics Corp Method for removing photoresist on wafer edge in manufacturing semiconductor devices
US6298470B1 (en) * 1999-04-15 2001-10-02 Micron Technology, Inc. Method for efficient manufacturing of integrated circuits
US6407396B1 (en) * 1999-06-24 2002-06-18 International Business Machines Corporation Wafer metrology structure
EP1065567A3 (en) * 1999-06-29 2001-05-16 Applied Materials, Inc. Integrated critical dimension control
US6174739B1 (en) * 1999-06-30 2001-01-16 Advanced Micro Devices, Inc. Method of monitoring via and trench profiles during manufacture
US6326618B1 (en) * 1999-07-02 2001-12-04 Agere Systems Guardian Corp. Method of analyzing semiconductor surface with patterned feature using line width metrology
US6258610B1 (en) * 1999-07-02 2001-07-10 Agere Systems Guardian Corp. Method analyzing a semiconductor surface using line width metrology with auto-correlation operation
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
KR100314131B1 (ko) * 1999-10-16 2001-11-15 윤종용 도전성 패턴 결함을 선택적으로 검사하는 웨이퍼 검사시스템 및 그 검사방법
US6340602B1 (en) * 1999-12-10 2002-01-22 Sensys Instruments Method of measuring meso-scale structures on wafers
US6245581B1 (en) * 2000-04-19 2001-06-12 Advanced Micro Devices, Inc. Method and apparatus for control of critical dimension using feedback etch control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6275206A (ja) * 1985-09-30 1987-04-07 Hitachi Ltd 電子ビ−ム測長装置
JPH0291504A (ja) * 1988-09-28 1990-03-30 Ricoh Co Ltd 微細パターンの断面プロファイルの検査方法
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
JP2001272219A (ja) * 2000-03-24 2001-10-05 Fujitsu Ltd 線幅測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192837A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 評価装置および評価方法

Also Published As

Publication number Publication date
GB0308961D0 (en) 2003-05-28
JP4964400B2 (ja) 2012-06-27
KR20030091785A (ko) 2003-12-03
GB2392310A (en) 2004-02-25
US6708574B2 (en) 2004-03-23
TW200409261A (en) 2004-06-01
TWI279872B (en) 2007-04-21
GB2392310B (en) 2005-09-21
KR101003958B1 (ko) 2010-12-30
US20030219916A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
US10483081B2 (en) Self directed metrology and pattern classification
US11756187B2 (en) Systems and methods of optimal metrology guidance
US9189843B2 (en) Pattern inspection apparatus and method
US7095884B2 (en) Method and apparatus for circuit pattern inspection
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
US20040147121A1 (en) Method and system for manufacturing a semiconductor device
KR100660415B1 (ko) 허용 오차 영역을 이용한 3차원 측정 데이터의 검출 방법
KR20000052623A (ko) 특성에 기초한 결함 검출방법 및 장치
US8260034B2 (en) Multi-modal data analysis for defect identification
US9589086B2 (en) Method for measuring and analyzing surface structure of chip or wafer
IL257205A (en) Self-directed metrology and example classification
JP2003347377A (ja) 測定波形の信号プロセスによる変則フォトレジスト線/間隔プロファイル検出
US6556703B1 (en) Scanning electron microscope system and method of manufacturing an integrated circuit
CN109817538B (zh) Sram失效在线测试方法
Lee et al. Advanced yield enhancement: computer-based spatial pattern analysis. Part 1
JP2004340773A (ja) 検査レシピ作成装置
US20020110278A1 (en) Structure-guided image measurement method
CN104897706A (zh) 一种测量芯片或晶片表面结构的方法
JPH11176899A (ja) 欠陥警告方法及び欠陥警告システム
US11686571B2 (en) Local shape deviation in a semiconductor specimen
Dusek et al. A novel measurement technique for stencil printed solder paste
Frommhold et al. Improved methodology for prediction of merged contact hole defect process window
JPH10229110A (ja) 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090917

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111004

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees