TWI279872B - Abnormal photoresist line/space profile detection through signal processing of metrology waveform - Google Patents

Abnormal photoresist line/space profile detection through signal processing of metrology waveform Download PDF

Info

Publication number
TWI279872B
TWI279872B TW092108571A TW92108571A TWI279872B TW I279872 B TWI279872 B TW I279872B TW 092108571 A TW092108571 A TW 092108571A TW 92108571 A TW92108571 A TW 92108571A TW I279872 B TWI279872 B TW I279872B
Authority
TW
Taiwan
Prior art keywords
waveform
characteristic
features
width
space
Prior art date
Application number
TW092108571A
Other languages
English (en)
Other versions
TW200409261A (en
Inventor
Erik Cho Houge
Scott Jessen
John Martin Mcintosh
Catherine Vartuli
Fred Anthony Stevie
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200409261A publication Critical patent/TW200409261A/zh
Application granted granted Critical
Publication of TWI279872B publication Critical patent/TWI279872B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

1279872 (1) 玖、發明說明 【發明所屬之技術領域】 本發明一般是有關於半導體製造的領域。更特別而 θ ’本發明是有關於使用線寬度量衡,來分析具有圖案化 特性的半導體表面之方法。 【先前技術】 半導體製造係由在晶圓表皮(wafer lots)上所執行之一 些重要的製程步驟所構成。製造過程會使用可在製造架構 或網路中傳輸的工具。.伴隨製造模型描述(script)軟體的 此網路會建立製程控制系統。當半導體材質經由此系統中 的製程來而進行時,會收集與品質相關的資料。在此系統 中,通常會發生頻繁的製程錯誤,這會造成半導體材質在 重要尺寸上之顯著不一致性。 一旦晶圓具有圖案化的特性,會使用線寬度度量衡來 進行半導體表面品質的分析。製造問題時常會導致特性側 壁(feature’s sidewall)的品質較差。此外,最好能有最小 量的溶渣,並且殘留於特性的底部。當基底上之特性的數 目及特性的複雜度增加時,必須發展出確信使用者指定的 重要尺寸可以一致及精確地達成之方法。當技術促使半導 體元件的重要尺寸變的較小時,降低錯誤的需求實質上也 會增加。 一種方法就是利用軟體,來比較波形輪廓的重要尺寸 與偏差(deviant)輪廓的已知主要資料庫。在此方法中’所 -6 - (2) 1279872 有可能缺陷的重要尺寸必須經由形狀及刻度的詳細範圍’ 而在資料庫中獲得及達成。每種波形所使用的技術及度量 衡工具都是獨特的。資料庫必須對每一幾何(geometry)形
狀及基底努力維護。軟體可識別出整個信號輪廓與資料庫 中所發現的一個信號之任何的相關性。偵測需要整個信號 相關性,並且不容許任何程度之變異以及形狀。這種解決 方式會導致高度的錯誤偵測。由於效能不足,所以製造工 場不會採用此方法。 其他傳統的直列式(in-line)度量衡會量測光阻線寬 度,而無論半導體輪廓爲何。然而,輪廓會強烈地影響圖 案轉移,並且在小元件幾何中,需要做說明。本發明能辨 識異常輪廓、將偏差大小分級、以及在將晶圓表皮(lots) 進行鈾刻之前,使直列式度量衡系統能修正根本原因。 【發明內容】
本發明的一目的就是簡化半導體製造程序、增加生產 率、解決更精確的需求、以及藉由自動化製程而導致製程 可靠度/可重複性,因此可降低涉及人工的需求。 本發明的另一目的就是提出一種利用線寬度量衡信號 處理,而自動判斷具有圖案化特性之半導體表面的可接受 性。 本發明的另一目的就是識別及回應溶渣缺陷,其中在 線之間的空間未被充分地淸除。 本發明的另一目的就是提出藉由使用將適合曲線函數 -7- (3) (3)1279872 應用於獨立於形狀及大小的製程變化之已知信號特徵之所 揭露的方法,而普遍上可應用於廣泛的技術、度量衡工 具、以及製程控制系統。 本發明的又另一目的就是提出一種當正常波形輪廓取 決於大小獨立數値關係,而藉由使用已知幾何形狀來偵測 特定特性,以判斷特定特性的出現時,不需要「學習」正 常波形輪廓爲何的解決方式。 根據本發明,所揭露的方法係藉由使用也已知爲適合 曲線函數的幾何形狀,而利用線寬度量衡來分析半導體表 面品質,而能使半導體製造的製程自動化。這係藉由分析 形成於半導體層上的圖案化特性來達成。會掃瞄至少一種 圖案化特性,以產生線及鄰近的空間特徵之振幅調變波形 信號。對於此波形的信號處理係藉由直列式計算源而自動 地進行,以取得基於振幅調變波形信號的輪廓之已知的圖 案化特性。軟體會進行分類,而使製程自動化。取得的波 形區段係隸屬於曲線適合函數,以判斷此波形是否顯示半 導體層上的圖案化特性爲正常或異常,其直接與圖案化特 性品質的可接受性相關。一旦波形已分類出來,要處理的 多數晶圓會進行進一步的製程或重製(亦即,可接受或不 可接受)。 【實施方式】 掃描式電子顯微鏡(Scanning Electron Microscope, 簡稱SEM)及類似的線寬度度量衡工具通常用來獲得半導 -8 - (4) 1279872 體製造程序中的重要尺寸(Critical Dimension,簡: 資料。一旦獲得資料,必須精確地將其做分析,以 處理的半導體材料。對於操作者而言,藉由只察看 衡工具中所獲得的資料來偵測問題是困難且無效率 著以較小,較緊密的晶圓配置來製造裝置,在製造 間,用以測試晶圓的度量衡之重要性會漸增。較大 增加的精確度係藉由本發明所揭露之使半導體表面 序自動化而提出。 SEM會產生資料,其代表從要掃描之每個表 中所反射的離子束。此資料會立即轉換成繪示於圖 類比信號之型式,其中信號的振幅係表示離子反 度。反射的強度係取決於材料及表面上特性深度而 因爲角落處的離子會從上及側表面中脫離,所以平 的反射會低於角落。因爲會捕捉凹陷處之側壁中的 所以在凹陷處內的反射會降低。 揭露的方法係藉由使用已知幾何形狀的數學表 使半導體製造處理自動化,而利用應用於離子束反 的類比信號表示式之線寬度度量衡來分析半導體 質。具有圖案化特性(如光阻)的半導體表面係藉由 少一個圖案化特性來做分析,而產生掃描波形信號 ig號的區段係對應於圖案化特性的特徵表面部分。 號區段係使用多個已知幾何形狀中的已知幾何形狀 理,以分析圖案化特性的可接受性,因此使決定半 料的表面品質之程序自動化。可接受性係與波形的 1 CD) 配置要 從度量 的。隨 程序期 效率及 估算程 面增量 3中的 射的強 變化。 坦表面 離子, 示式而 射強度 表面品 掃描至 。波形 這些信 來做處 導體材 情況有 -9 - (5) (5)1279872 關,如可接受「正常」條件。反之,可接受性係與「異 常」波形的情況有關,如不可接受的。已知的幾何形狀也 稱爲適合曲線函數。正常波形的偵測會確認此晶圓表皮可 接受繼續製造的品質。在偵測出異常波形之後,在進行進 一步的處理資源之前,可截去較差品質晶圓的一晶圓表 皮,因此可增加品質裝置的製造良率。 半導體晶圓製程系統1 〇 〇的簡化方塊圖係顯示於圖1 中,其中本發明中的至少某些教導會用於製程自動化。當 處理半導體晶圓時,電腦系統1 0 5,1 〇 7會與處理及度量 衡工具構成介面。如步進機(Stepper)或蝕刻製程工具的製 程工具1 0 1,1 03,以及如重要尺寸量測工具(例如,掃描 式電子顯微鏡)的度量衡工具102,104係經由網路通訊鏈 結器1 06而與電腦系統1 05構成介面。通訊包括多個控制 輸入信號及資料。電腦系統1 0 5係利用軟體程式,來控制 製造程序,並且蒐集恰當的資料。 此系統之顯示的製造流程會支援線1 06上的控制輸入 信號,其用於製程工具A 1 0 1。在此階段,當製造部分的 晶圓時,度量衡工具A 1 02會經由通訊鏈結器1 〇6,而將 資料輸入送到電腦系統1 〇 5 (亦即,控制器)。在一較佳實 施例中,電腦系統1 05會利用控制演算法,其能夠回應任 何先前處理及度量衡工具A 1 〇2所獲得的處理資料,而對 由製程工具A 1 〇 1所執行的製造程序做回授控制調整。在 額外的晶圓製造階段,製造流程會以重複的方式繼續下 去,其藉由與度量衡工具η 1 0 4所耦接的製程工具n 1 〇 3 -10- (6) 1279872 來表示。 半導體晶圓製程系統1 〇〇的進一步解釋係繪示於圖2 中,其中本發明的一較佳實施例係使用掃描式電子顯微鏡 當作重要尺寸(CD)度量衡工具。掃描式電子顯微鏡202包 括含有適當透鏡204,206的外罩(h〇using)203,用以處理 所執行過的,以及形成電子束頻道2 0 1。高電壓供應器 200係經由電子束行而提供電源。透鏡電源供應器205係 用以控制會擊中位於電子集電器(electron collector)上的 晶圓207之電子束。在外罩203中,係藉由真空系統209 來維持真空。電子會聚集且經由電路2 1 0來傳送,而傳送 到控制器1 0 5,這會形成影像。控制器1 0 5會處理影像, 並且會計算其形狀及大小。對製程工具A 1 0 1做調整可藉 由控制器1 05來做識別,以及進行傳輸。控制器1 05也會 控制掃描電路2 1 2及倍率控制器2 1 1。 如熟習此項技藝者所知的,重要尺寸或CD度量衡 (如圖案化導體的線寬及線距度量衡)會試圖使強度信號或 振幅調變波形信號與特性的實際尺寸(已知爲大小)相關 聯。以振幅調變波形信號之形式的強度信號經常可視爲及 處理爲輪廓或波形。CD線寬度量衡會使從線寬度量衡裝 置所產生的強度信號與圖案化特性(如半導體層上所產生 的光阻特性)的實際尺寸或大小相關。這係藉由掃描遍及 圖案化特性各處,以及使振幅調變波形信號變成從如線的 圖案化特性中所反射之偵測到的電子之函數而達成.。傳統 的線寬度量衡通常會忽視由圖案化特性形狀變化所產生的 -11 - (7) (7)1279872 效用。然而,由於半導體晶圓的進一步處理所產生的反效 果,所以必須時常判斷形狀° 圖3及4係顯示調整好的波形信號’其代表掃描輪 廓,從其中可決定圖案化特性的CD線寬。圖3及4係顯 示「正常」強度軌跡波形,其中波軌跡區段3 0 1係表示導 體線特性而波軌跡區段3 0 2係表示線之間的空間特性。 雖然晶圓特性的實際尺寸通常係以微米來表示,但是沿著 X軸3 0 3,4 0 2的圖形尺寸係以英吋來表示。所繪示的正 常強度軌跡波形係顯示藉由幾乎垂直的波形區段3 00之空 間的側壁相當均勻。每個空間的底部理想上爲平坦,且其 特徵在於波形區段403具有對應於圓圈400的弧形之凸 狀,在此情況中,其包括已知的幾何形狀。此已知的幾何 $狀係用來分析波形。以正常波形所顯示之已知特徵的例 子包括: 空間特性側壁波形區段3 〇〇,其爲均勻且近似平行, 亦即,接近垂直。 具有凸狀均勻弧形特徵的空間特性底部波形區段 4 G 3,其會與圓圈結合,或由表示適當形狀及尺寸的半徑 向纛4 0 1所定義。 圖5及6係顯示異常軌跡波形的區段,其代表輪廓, 從其中可決定圖案化特性的CD線寬。沿著X軸的圖形 尺寸5 0 3係以英吋來表示。此波形係表示出現熟習此項技 藝者所知道的情況,如「溶渣」或「底腳(footing)」,這 楚〜種缺陷,其中在導體線之間的空間未被充分地淸除。 -12- (8) (8)1279872 由時間區間5 Ο 1所表不的波形區段係對應於導體線。在區 間5 Ο 1之間的波形區段係對應於導體線之間的空間,其中 已使用鈾刻來產生線形狀。要注意的是’輪廓區段5 〇 4會 朝著位於502處的狹窄底部區段而逐漸變細’以致於500 處的寬度係大於底部寬度5 0 2。另外,如更淸楚地顯示於 圖 6中,每個空間區段輪廓的底部爲凹面,並且可以U 形輪廓6 0 0來描繪出特徵。 對於此種型式之線及空間的圖案而言,以異常波形所 顯示之已知特徵的例子包括: 空間特性符合如正拋物線形的已知幾何形狀600。 位於空間區段輪廓的底部之寬度502通常係遠小於位 於空間區段輪廓的頂端之對應寬度5 00 ; 寬度5 02係量測異常的大小;以及 低於空間寬度5 00的寬度5 02係表示溶渣或底腳。 本發明的手段係顯示在將此晶圓表皮(lot)進行進一步 的處理之前,已知的波形特徵可識別出來,並且可用來將 半導體晶圓的品質分類。本發明的一較佳實施例係利用軟 體,應用由已知的「正常」及「異常」特徵的數學表示式 所組成的演算法(如適合曲線函數),以判斷所處理之半導 體兀件的品質是否爲可接受,或應該要捨棄。圖7係提供 其駐存在控制器1 05中以利波形度量衡處理之軟體的流程 圖。在方塊7 0 0,會進行直列式半導體製程,在方塊 7〇 1,會伴隨相關的CD度量衡製程,從其中,會產生線 空間輪廓波形。在方塊702,會對這些波形進行信號處 (9) (9)1279872 理,以分析其屬性。在方塊7 03,會進行檢查,以判斷目 前所分析的波形是否具有「正常」屬性。若「正常」屬性 存在,則波形會分類爲「正常」;在方塊704,此晶圓表 皮會進行下個製程步驟(例如,蝕刻)。然而,若波形未分 類爲「正常」’則其會進行進一步的處理,以判斷其是否 具有「異常」屬性。若波形具有「異常」屬性,則在方塊 7〇5,其會分類爲「異常」,其表示此晶圓表皮需要重工 (rework) ° 圖8係詳述波形處理,以判斷所處理的波形是否具有 會將其分類爲正常波形的屬性。在方塊800,波形特性會 分成已知的特徵(例如,空間區段,線區段)。在方塊 8 0 1,會取得波形空間區段,用以進行進一步地處理。在 方塊8〇2 ’空間區段的特徵係藉由將適合曲線演算法應用 於取得的波形區段元件而決定出來。適合曲線演算法會試 圖將取得的半徑(亦即,如圖4中所繪示的正或凸狀半徑) 與取得的波形空間區段產生關聯。若適合曲線函數成功地 定義出半徑値(凸狀適合曲線,例如,圓弧形),則會將其 與空間寬度做比較,如圖3中所定義的寬度3 〇2。若此半 徑與空間寬度相較起來爲相當大(方塊803),則會將波形 特徵分類爲正常(方塊8 〇4),並且此晶圓表皮會自動進行 進一步的製程(方塊7〇4)。然而,若適合曲線演算法不$ 功(亦即,與空間寬度相關的大凸狀半徑特徵不存在於戶斤 分析的波形中),則會進行異常波形條件的檢查(方^ 8 0 5卜 -14- (10) 1279872
異常波形處理係定義於圖9的流程圖中 900,爲了判斷異常空間區段輪廓是否存在於所 形中,拋物線適合曲線函數會與所取得的空間 (參照圖6)。拋物線適合曲線係以底下的方程式I / = •77,其中F爲圖3中的尺寸302或圖5 5 02所代表的寬度。 在方塊90 1,會進行測試,以判斷正拋物線 存在於處理過的空間區段中。此測試也會將拋物 寬度與空間寬度做比較。若空間形狀與空間長度 相當小且具有如圖6中所顯示的正拋物線形狀, 9〇2,中心(focus)長度會計算出來(見圖5)。若中 於或等於空間寬度(方塊903 ),則會將此波形分 常」(方塊90 4),並且會將此晶圓表皮自動地列 的範疇(方塊705 )。在此製程期間,若異常波形 在,則會記錄此波形,並且會將此晶圓表皮自動 重工的範疇(方塊9 0 5 )。 所教導的本發明普遍上可應用於廣泛的技術 工具、以及製程控制系統。使用幾何形狀或適合 法的方法係獨立於製程變化、形狀偏差、以及能 動化的大小變化。因爲使用適合曲線函數,所以 需要「學習」「正常」及「異常」輪廓特徵的詳 使用所揭露的方法之製程自動化會產生更有效率 決方案。 雖然在本發明中,只有某些較佳特性已藉由 。在方塊 分析的波 區段相關 杉表示: 中的尺寸 特徵是否 線形狀的 相較起來 則在方塊 心長度小 類爲「異 入需重工 條件不存 地列入需 、度量衡 曲線演算 使製程自 本發明不 盡例子。 的製造解 例子來顯 -15- (11) (11)1279872 示’但是熟習此項技藝者可做許多修飾及改變。因此,要 了解到的是’本申請專利範圍係用以包含所有這樣的修飾 及改變’其會落於本發明的真實精神之內。 【圖式簡單說明】 才:# S月認爲具有新穎性的的特性係特別於後附的申請 專利範圍中提出。然而,本發明本身,關於其結構及運作 方法,可藉由參照以下的說明及附圖而最佳地獲得了解。 圖1係顯示製造系統的方塊圖; 圖2係顯示在製造系統內之子系統的方塊圖; 圖3係識別出具有特徵的正常強度軌跡波形; 圖4係將具有特徵形狀的正常強度軌跡波形識別爲與 適合曲線函數有關; 圖5係識別出具有特徵的異常強度軌跡波形; 圖6係顯示拋物線特徵的異常強度軌跡波形區段; 圖7係波形分類程序的流程圖, 圖8係用於正常條件之波形度量衡處理的流程圖;以 及 圖9係用於異常條件之波形度量衡處理的流程圖。 圖式標示說明: 100半導體晶圓製程系統 1 〇 1 製程工具 102度量衡工具 -16- (12) (12)1279872 1 ο 3 製程工具 104度量衡工具 1 0 5電腦系統 106網路通訊鏈結器 1 〇 7電腦系統 200高電壓供應器 201電子束頻道 202掃描式電子顯微鏡 203 外罩 2 0 4 透鏡 20 5 透鏡電源供應器 2 0 6 透鏡 207 晶圓 208電子集電器 2 0 9 真空系統 2 1 0 電路 2 1 1倍率控制器 2 1 2掃瞄電路 3 00接近垂直的波形區段 3 0 1波形區段 3 02波形區段 3 03 X 軸 400 圓圈 4 0 1 半徑向量 -17 (13) (13)1279872 4 02 x 軸 40 3波形區段 5 0 0 空間寬度 5 0 1 區間 5 02寬度 5 0 3圖形尺寸 5 0 4 輪廊區段 6 0 0 U型輪廓

Claims (1)

  1. (1) (1)1279872 拾、申請專利範圍 1. 一種電腦化方法,用以在製造期間分析一半導體 晶圓,該方法包括: 掃描位於一半導體晶圓表面上之複數個圖案化特性中 的至少一個,以產生代表該些特性中的表面特徵之一振幅 調變波形信號;以及 取得對應於所選擇之該些特性之該波形信號的元件, 並且將取得的該些元件與相關於取得的該些元件之預定想 要的幾何特徵做比較,以判斷該些特性的可接受性。 2. 如申請專利範圍第1項之方法,其中掃描的步驟 包括使用一掃描式電子束顯微鏡來掃描,以產生一表面影 像,而產生的步驟包括將該掃描式電子束顯微鏡影像轉換 成振幅調變波形。 3 .如申請專利範圍第2項之方法,其中該些表面特 徵包括線寬及線距。 4.如申請專利範圍第2項之方法,其中該些幾何形 狀包括拋物線形狀及圓圏形狀。 5 .如申請專利範圍第3項之方法,並且包括將對應 於約一最寬位置處的線距之波形特性的寬度與約一最窄位 置處之這樣特性的寬度做比較之步驟。 6. 如申請專利範圍第3項之方法,其中比較的步驟 包括將取得的該些波形元件之曲線適合成理想化表面特性 的波形元件特徵。 7. 如申請專利範圍第6項之方法,其中曲線適合的 -19- (2) (2)1279872 步驟包括分析對應於線距的波形特性,以估算一致且近似 平行的特性側壁。 8 .如申請專利範圍第6項之方法,其中曲線適合的 步驟包括分析對應於凸狀最低點的線距之波形特性 9-如申請專利範圍第1項之方法,其中該些圖案化 特性中的該至少一個包括在圖案化導體之間的一蝕刻空 間,而取得的元件從該空間內之離子束反射。 10. 如申請專利範圍第9項之方法,並且包括識別位 於該振幅調變波形的頂端級及底部級之區段間隔的寬度之 比率,以判斷特性可接受性。 11. 如申請專利範圍第9項之方法,並且包括將對應 於圖案化導體之間的一空間之一特性元件的一底部與一圚 圈做比較,以判斷特性可接受性。 -20-
TW092108571A 2002-05-24 2003-04-14 Abnormal photoresist line/space profile detection through signal processing of metrology waveform TWI279872B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/156,242 US6708574B2 (en) 2002-05-24 2002-05-24 Abnormal photoresist line/space profile detection through signal processing of metrology waveform

Publications (2)

Publication Number Publication Date
TW200409261A TW200409261A (en) 2004-06-01
TWI279872B true TWI279872B (en) 2007-04-21

Family

ID=22558716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108571A TWI279872B (en) 2002-05-24 2003-04-14 Abnormal photoresist line/space profile detection through signal processing of metrology waveform

Country Status (5)

Country Link
US (1) US6708574B2 (zh)
JP (1) JP4964400B2 (zh)
KR (1) KR101003958B1 (zh)
GB (1) GB2392310B (zh)
TW (1) TWI279872B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031721B4 (de) * 2004-06-30 2006-06-29 Infineon Technologies Ag Verfahren und Vorrichtung zur automatischen Inspektion von strukturierten Halbleiteroberflächen
JP2011192837A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 評価装置および評価方法
JP6461279B2 (ja) 2017-05-12 2019-01-30 株式会社 ベアック フィルム部材貼り付け装置、フィルム部材貼り付け方法及び静電気除去部材

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195540A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 外観検査装置
JPS6275206A (ja) * 1985-09-30 1987-04-07 Hitachi Ltd 電子ビ−ム測長装置
US4983253A (en) * 1988-05-27 1991-01-08 University Of Houston-University Park Magnetically enhanced RIE process and apparatus
JPH0291504A (ja) * 1988-09-28 1990-03-30 Ricoh Co Ltd 微細パターンの断面プロファイルの検査方法
JP3148353B2 (ja) * 1991-05-30 2001-03-19 ケーエルエー・インストルメンツ・コーポレーション 電子ビーム検査方法とそのシステム
US5665968A (en) * 1992-05-27 1997-09-09 Kla Instruments Corporation Inspecting optical masks with electron beam microscopy
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
JP3235078B2 (ja) * 1993-02-24 2001-12-04 株式会社ニコン 走査露光方法、露光制御装置、走査型露光装置、及びデバイス製造方法
US5642158A (en) * 1994-05-02 1997-06-24 Cognex Corporation Method and apparatus to detect capillary indentations
JP3589365B2 (ja) * 1996-02-02 2004-11-17 富士写真フイルム株式会社 ポジ画像形成組成物
US5969273A (en) * 1998-02-12 1999-10-19 International Business Machines Corporation Method and apparatus for critical dimension and tool resolution determination using edge width
US6426501B1 (en) * 1998-05-27 2002-07-30 Jeol Ltd. Defect-review SEM, reference sample for adjustment thereof, method for adjustment thereof, and method of inspecting contact holes
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
US6324298B1 (en) * 1998-07-15 2001-11-27 August Technology Corp. Automated wafer defect inspection system and a process of performing such inspection
US6337174B1 (en) * 1998-09-17 2002-01-08 Samsung Electronics Co., Ltd. Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
US6132940A (en) * 1998-12-16 2000-10-17 International Business Machines Corporation Method for producing constant profile sidewalls
US6197455B1 (en) * 1999-01-14 2001-03-06 Advanced Micro Devices, Inc. Lithographic mask repair using a scanning tunneling microscope
TW392228B (en) * 1999-01-19 2000-06-01 United Microelectronics Corp Method for removing photoresist on wafer edge in manufacturing semiconductor devices
US6298470B1 (en) * 1999-04-15 2001-10-02 Micron Technology, Inc. Method for efficient manufacturing of integrated circuits
US6407396B1 (en) * 1999-06-24 2002-06-18 International Business Machines Corporation Wafer metrology structure
KR100702741B1 (ko) * 1999-06-29 2007-04-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조를 위한 집적식 임계치수 제어
US6174739B1 (en) * 1999-06-30 2001-01-16 Advanced Micro Devices, Inc. Method of monitoring via and trench profiles during manufacture
US6326618B1 (en) * 1999-07-02 2001-12-04 Agere Systems Guardian Corp. Method of analyzing semiconductor surface with patterned feature using line width metrology
US6258610B1 (en) * 1999-07-02 2001-07-10 Agere Systems Guardian Corp. Method analyzing a semiconductor surface using line width metrology with auto-correlation operation
US6225639B1 (en) * 1999-08-27 2001-05-01 Agere Systems Guardian Corp. Method of monitoring a patterned transfer process using line width metrology
KR100314131B1 (ko) * 1999-10-16 2001-11-15 윤종용 도전성 패턴 결함을 선택적으로 검사하는 웨이퍼 검사시스템 및 그 검사방법
US6340602B1 (en) * 1999-12-10 2002-01-22 Sensys Instruments Method of measuring meso-scale structures on wafers
JP4361661B2 (ja) * 2000-03-24 2009-11-11 富士通マイクロエレクトロニクス株式会社 線幅測定方法
US6245581B1 (en) * 2000-04-19 2001-06-12 Advanced Micro Devices, Inc. Method and apparatus for control of critical dimension using feedback etch control

Also Published As

Publication number Publication date
GB0308961D0 (en) 2003-05-28
KR101003958B1 (ko) 2010-12-30
JP2003347377A (ja) 2003-12-05
US6708574B2 (en) 2004-03-23
TW200409261A (en) 2004-06-01
US20030219916A1 (en) 2003-11-27
GB2392310B (en) 2005-09-21
KR20030091785A (ko) 2003-12-03
GB2392310A (en) 2004-02-25
JP4964400B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4695239B2 (ja) 形状特徴に基づく欠陥検出方法及び装置
US11761904B2 (en) Smart defect calibration system in semiconductor wafer manufacturing
US10483081B2 (en) Self directed metrology and pattern classification
US10234401B2 (en) Method of manufacturing semiconductor devices by using sampling plans
JP4666918B2 (ja) 設計主導型検査または測定
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
US20130070078A1 (en) Method and device for testing defect using sem
KR20040067875A (ko) 반도체 테스팅 방법 및 장치
JP2009010405A (ja) 局所的外れ値の検出のための方法および装置
JP2006518101A (ja) データ分析用の装置および方法
CN108369915B (zh) 减少配准及设计附近所引发的裸片内检验的噪声
US20150213172A1 (en) Method for measuring and analyzing surface structure of chip or wafer
TWI279872B (en) Abnormal photoresist line/space profile detection through signal processing of metrology waveform
KR102611427B1 (ko) 패턴의 임계 치수 변동의 결정
IL257205A (en) Self-directed metrology and example classification
TW201907156A (zh) 光學檢驗結果之計量導引檢驗樣品成形
JPH09191032A (ja) プロセス異常監視方法および装置
US6556703B1 (en) Scanning electron microscope system and method of manufacturing an integrated circuit
US6789033B2 (en) Apparatus and method for characterizing features at small dimensions
CN104897706A (zh) 一种测量芯片或晶片表面结构的方法
US6922603B1 (en) System and method for quantifying uniformity patterns for tool development and monitoring
US11686571B2 (en) Local shape deviation in a semiconductor specimen
US7263451B1 (en) Method and apparatus for correlating semiconductor process data with known prior process data
CN107910275B (zh) 一种对芯片表面进行分区域对比扫描的检测方法及设备
KR20230093247A (ko) 반도체 디바이스 제조 방법 및 반도체 제조 어셈블리를 위한 공정 제어 시스템