JP2003330044A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003330044A JP2003330044A JP2002140676A JP2002140676A JP2003330044A JP 2003330044 A JP2003330044 A JP 2003330044A JP 2002140676 A JP2002140676 A JP 2002140676A JP 2002140676 A JP2002140676 A JP 2002140676A JP 2003330044 A JP2003330044 A JP 2003330044A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- auxiliary capacitance
- gate
- signal input
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
つ低コストで、対向電極を一定の直流電圧に保って低電
圧駆動を実現し得る液晶表示装置を提供する。 【解決手段】 Cs電極14aとして機能するCsバス
ライン14を各行のゲートバスライン15…毎に該ゲー
トバスライン15と平行にそれぞれ有する。TFT素子
4への走査信号入力後にCsバスライン14の電位を独
立に制御する。各行のCsバスライン14…に電位を供
給するCsバスライン信号入力配線21を、ゲートバス
ライン15に直交して配置する。各行のCsバスライン
14…は、2つ以上の並列に設けられたスイッチング素
子22・23を介してCsバスライン信号入力配線21
に接続されている。少なくとも1つのスイッチング素子
22は、Csバスライン14と同じ行のゲートバスライ
ン15によって制御され、残りのスイッチング素子23
は次行のゲートバスライン15によって制御される。
Description
て機能する補助容量配線を各ゲート配線毎に該ゲート配
線と平行にそれぞれ有し、アクティブ素子への走査信号
入力後に上記補助容量配線の電位を独立に制御するアク
ティブマトリクス型の液晶表示装置に関するものであ
り、特に、低電圧で駆動するための駆動方法を採用する
液晶表示装置に関する。
型パーソナルコンピュータ、ポケットテレビ等への液晶
表示装置の応用が急速に進展している。特に、液晶表示
装置の中でも外部から入射した光を反射させて表示を行
う反射型液晶表示装置は、バックライトが不要であるた
め消費電力が低く、薄型であり、軽量化が可能であるこ
とから注目されている。
プレックス駆動方式とTFT(ThinFilm Transistor:
薄膜トランジスタ)等を使用したアクティブ駆動方式と
に大別される。
晶表示装置は、2型程度の大きさでは、消費電力は10
〜15mw程度と十分に小さいものの、明るさ、コント
ラストが低く、応答速度が遅い等表示品位に問題があ
る。
方式の反射型液晶表示装置は、明るさ、コントラストが
高く、応答速度も速く表示品位は十分であるものの、消
費電力は周辺駆動回路が複雑であるため、2型程度の大
きさでも100〜150mw程度であり十分小さいとは
いえなかった。
ブ駆動方式の反射型液晶表示装置の等価回路は、図7に
示すように、対向電極112と画素電極106とによっ
て液晶層103を挟持することにより形成した液晶容量
Clcと、ドレイン電極113の延長上に形成した補助
容量用電極パッド113aと補助容量電極114aとし
て機能する補助容量配線114とでゲート絶縁膜118
を挟持することにより形成した補助容量Cs(Storage
Capacitor)とをTFT素子104に接続している。
装置の消費電力が大きい理由の一つに、通常の液晶は±
5V程度で交流駆動していることが挙げられる。交流駆
動が必要な理由は、液晶に直流を印加し続けると液晶中
の不純物が電極に吸着し、最終的には不純物による逆電
界のために液晶に電圧がかからなくなり、信頼性不良を
起こすためである。このため、一般には、液晶を駆動す
るためには±5Vの交流駆動電圧が必要であり、図8
(a)に示す走査電圧によって、図8(b)に示す通常
の5V系ドライバ(出力0〜5V)をソースドライバに
用いて駆動するためには、図8(c)に示すように、対
向電極の電位をソース信号の電位に対して逆位相で交流
駆動する必要がある。これによって、図8(d)に示す
ように、液晶には±5Vが印加されるものとなってい
る。
て、信頼性を確保するためには、対向電極112を交流
駆動する必要がある。しかし、対向電極112は面積が
大きく負荷容量も大きいため、液晶表示装置の消費電力
が大きくなるという問題があった。
2000−81606号公報(公開日2000年3月2
1日)には、TFTパネルが有する補助容量Csを利用
し、画素電極を嵩上げして対向電極を直流駆動する方法
が提唱されている。
設けられたCs配線に、ゲート電圧Vgの立下り後に反
転するCs信号Vcsを与える。液晶容量Clcに保持
された画素電圧VpはCs電圧Vcsの立ち上がり又は
立ち下りに応じて上昇又は下降する。この方法による
と、対向電極に直流電圧を印加しても、ソース電圧Vs
の振幅以上にドレイン電圧振幅を増大させることが可能
であるため、液晶に十分な電圧を印加することが可能と
なる。
来公報の液晶表示装置には、Cs配線を駆動する方法に
ついて、なんら具体的に記述されておらず、実際にCs
配線を駆動することは不可能である。
設け、各Cs配線をドライバに直接接続し、それぞれ独
立に制御することは容易であるが、この場合ドライバコ
ストが上昇する。また、ゲート配線に平行な方向の配線
数が2倍に増えるため、各Cs配線駆動用の配線を設け
た場合には、パネル周辺部において配線の引き回しのた
めの額縁面積が増大する等の問題が生じることとなる。
たものであって、その目的は、額縁面積が増大するのを
極力回避し、簡便かつ低コストで、対向電極を一定の直
流電圧に保って低電圧駆動を実現し得る液晶表示装置を
提供することにある。
は、上記課題を解決するために、液晶層を介在して対向
配置される一対の基板のうち、一方の基板に複数のアク
ティブ素子をマトリクス状に設け、走査信号を供給する
ゲート配線及びデータ信号を供給するソース配線にて上
記アクティブ素子を通して液晶層に所望の電圧を印加す
ることにより液晶層への光の透過率又は反射率を制御し
て各画素を表示する一方、補助容量電極として機能する
補助容量配線を各行のゲート配線毎に該ゲート配線と平
行にそれぞれ有し、上記アクティブ素子への走査信号入
力後に上記補助容量配線の電位を独立に制御する液晶表
示装置において、上記各行の補助容量配線に電位を供給
する少なくとも1本以上の補助容量配線用信号入力配線
を、ゲート配線に直交して配置するとともに、上記各行
の補助容量配線は、2つ以上の並列に設けられたスイッ
チング素子を介して上記補助容量配線用信号入力配線に
接続されている一方、上記少なくとも1つのスイッチン
グ素子は、補助容量配線と同じ行のゲート配線によって
制御され、残りのスイッチング素子は次行のゲート配線
によって制御されることを特徴としている。
に電位を供給する少なくとも1本以上の補助容量配線用
信号入力配線が、ゲート配線に直交して配置される。ま
た、各行の補助容量配線は、2つ以上の並列に設けられ
たスイッチング素子を介して上記補助容量配線用信号入
力配線に接続されている。さらに、少なくとも1つのス
イッチング素子は、補助容量配線と同じ行のゲート配線
によって制御され、残りのスイッチング素子は次行のゲ
ート配線によって制御される。
ライバを設けることなく、補助容量配線の電位を制御す
ることが可能となり、対向電極を一定の直流電圧に保っ
て低電圧駆動を実現することができる。
る補助容量配線用信号入力配線は、1本だけでよい。こ
れは、本発明では、補助容量配線用信号入力配線からの
信号入力を並列に設けられたスイッチング素子にて切り
替えているためである。この結果、補助容量配線用信号
入力配線の本数を少なく抑えることができるので、パネ
ル周辺部で配線の引き回しのための額縁面積が増大する
ことも回避できる。また、補助容量配線用信号入力配線
の本数を少なく抑えること、及び各補助容量配線毎にド
ライバを設けていないことから、構造も簡単である。
る補助容量配線用信号入力配線は、複数本設けることも
可能である。すなわち、例えば、同種の信号を供給する
補助容量配線用信号入力配線を複数本設けることによっ
て、1本当たりの補助容量配線用信号入力配線の供給電
圧を低減することができる。また、補助容量配線用信号
入力配線を複数本設ける場合に、例えば、液晶表示装置
の左右に1本ずつ配する場合には、パネル周辺部で配線
の引き回しのための額縁面積が増大することも殆どな
い。
回避し、簡便かつ低コストで、対向電極を一定の直流電
圧に保って低電圧駆動を実現し得る液晶表示装置を提供
することができる。
の液晶表示装置において、前記補助容量配線用信号入力
配線には、ソース配線からのソース信号波形と同期し、
かつ1フレーム毎に位相を逆転させた矩形波が入力され
ることを特徴としている。
信号入力配線には、ソース配線からのソース信号波形と
同期し、かつ1フレーム毎に位相を逆転させた矩形波が
入力される。
配線と同じ行のゲート配線のゲートON時間と次の行の
ゲート配線のゲートON時間とにそれぞれ異なった電圧
を印加することが可能となる。また、次のフレームで
は、補助容量配線と同じ行のゲート配線がONになるま
で、電位は保持される。さらに、次のフレームでは、補
助容量配線用信号入力配線に印加される矩形波の位相が
逆転されているため、この段階では補助容量配線の電位
変動はなく、次の行のゲート配線がONになって初めて
補助容量配線の電位が変動する。
電極を一定の直流電圧に保持しつつ、ドレイン電極つま
り画素電極と対向電極との間の電圧をソース振幅以上に
拡大することが可能となる。したがって、ソース信号の
電位に応じて液晶を交流駆動することができる。
を解決するために、液晶層を介在して対向配置される一
対の基板のうち、一方の基板に複数のアクティブ素子を
マトリクス状に設け、走査信号を供給するゲート配線及
びデータ信号を供給するソース配線にて上記アクティブ
素子を通して液晶層に所望の電圧を印加することにより
液晶層への光の透過率又は反射率を制御して各画素を表
示する一方、補助容量電極として機能する補助容量配線
を各行のゲート配線毎に該ゲート配線と平行にそれぞれ
有し、上記アクティブ素子への走査信号入力後に上記補
助容量配線の電位を独立に制御する液晶表示装置におい
て、上記各行の補助容量配線に電位を供給する2本以上
の補助容量配線用信号入力配線を、ゲート配線に直交し
て配置するとともに、上記2本以上の補助容量配線用信
号入力配線には、フレーム周期と同期した矩形波が印加
され、かつ少なくとも1本の第1種補助容量配線用信号
入力配線には、残りの第2種補助容量配線用信号入力配
線とは逆位相の矩形波が印加される一方、上記各行の補
助容量配線は、2つ以上の並列に設けられたスイッチン
グ素子を介して上記各補助容量配線用信号入力配線にそ
れぞれ接続されているとともに、第n行(nは1以上の
整数)の補助容量配線では、上記少なくとも1本の第1
種補助容量配線用信号入力配線に接続されるスイッチン
グ素子は、補助容量配線と同じ行のゲート配線によって
制御され、残りの第2種補助容量配線用信号入力配線に
接続されるスイッチング素子は次行のゲート配線によっ
て制御される一方、第n+1行(nは1以上の整数)の
補助容量配線では、上記少なくとも1本の第1種補助容
量配線用信号入力配線に接続されるスイッチング素子は
次行のゲート配線によって制御され、残りの第2種補助
容量配線用信号入力配線に接続されるスイッチング素子
は、補助容量配線と同じ行のゲート配線によって制御さ
れることを特徴としている。
に電位を供給する2本以上の補助容量配線用信号入力配
線を、ゲート配線に直交して配置する。また、2本以上
の補助容量配線用信号入力配線には、フレーム周期と同
期した矩形波が印加され、かつ少なくとも1本の第1種
補助容量配線用信号入力配線には、残りの第2種補助容
量配線用信号入力配線とは逆位相の矩形波が印加され
る。さらに、各行の補助容量配線は、2つ以上の並列に
設けられたスイッチング素子を介して上記各補助容量配
線用信号入力配線にそれぞれ接続されている。そして、
第n行(nは1以上の整数)の補助容量配線では、上記
少なくとも1本の第1種補助容量配線用信号入力配線に
接続されるスイッチング素子は、補助容量配線と同じ行
のゲート配線によって制御され、残りの第2種補助容量
配線用信号入力配線に接続されるスイッチング素子は次
行のゲート配線によって制御される。一方、第n+1行
(nは1以上の整数)の補助容量配線では、上記少なく
とも1本の第1種補助容量配線用信号入力配線に接続さ
れるスイッチング素子は次行のゲート配線によって制御
され、残りの第2種補助容量配線用信号入力配線に接続
されるスイッチング素子は、補助容量配線と同じ行のゲ
ート配線によって制御される。
ライバを設けることなく、補助容量配線の電位を制御す
ることが可能となり、対向電極を一定の直流電圧に保っ
て低電圧駆動を実現することができる。
る補助容量配線用信号入力配線を、例えば少なくとも2
本用いる。そして、補助容量配線用信号入力配線からの
信号入力を並列に設けられたスイッチング素子にて切り
替える。この結果、補助容量配線用信号入力配線の本数
が少なくなるので、パネル周辺部で配線の引き回しのた
めの額縁面積が増大することも回避できる。また、補助
容量配線用信号入力配線の本数が少なくなること、及び
各補助容量配線毎にドライバを設けていないことから、
構造も簡単である。
数を増やすことによって、補助容量配線用信号入力配線
に入力する矩形波の周期を1フレーム周期に設定するこ
とが可能となり、また、電流供給能力を増加させること
ができるので、補助容量配線用信号入力配線を駆動する
ための電力を低減することが可能となる。
回避し、簡便かつ低コストで、対向電極を一定の直流電
圧に保って低電圧駆動を実現し得る液晶表示装置を提供
することができる。
の液晶表示装置において、前記ゲート配線が延びる方向
に隣り合う各画素のドレイン電極におけるドレイン電位
の極性を互いに反転させた駆動を行うとともに、上記ド
レイン電極の延長上に形成される補助容量用電極パッド
に対向する補助容量電極がそれぞれ設けられているとと
もに、第m(mは1以上の整数)列の補助容量電極は、ゲ
ート配線の行と同じ行の補助容量配線に接続される一
方、第m+1(mは1以上の整数)列の補助容量電極は、ゲ
ート配線を乗り越えて、次行のゲート配線に対応する補
助容量配線に接続されていることを特徴としている。
方向に隣り合う各画素のドレイン電極におけるドレイン
電位の極性を互いに反転させた駆動を行う。また、ドレ
イン電極の延長上に形成される補助容量用電極パッドに
対向する補助容量電極がそれぞれ設けられているととも
に、第m(mは1以上の整数)列の補助容量電極は、ゲー
ト配線の行と同じ行の補助容量配線に接続される一方、
第m+1(mは1以上の整数)列の補助容量電極は、ゲー
ト配線を乗り越えて、次行のゲート配線に対応する補助
容量配線に接続されている。
より、ちらつき防止のため、ゲート配線が延びる方向に
隣り合う画素のドレイン電位の極性を反転させた駆動を
行う場合でも、ドレイン電極の極性に応じて補助容量電
極の電位を制御することが可能となり、低消費電力駆動
が可能となる。
一形態について図1ないし図4に基づいて説明すれば、
以下の通りである。
ス型の反射型液晶表示装置は、図2に示すように、基板
としてのカラーフィルタ側ガラス基板1と、一方の基板
としてのTFT側ガラス基板2との間にネマチック液晶
からなる液晶層3が挟持されている。
ィブ素子としてのTFT(Thin Film Transistor:薄膜
トランジスタ)素子4…が1画素毎に設けられている。
上記TFT素子4によって制御される電圧は、コンタク
トホール11を通して反射電極からなる画素電極6に印
加され、カラーフィルタ側ガラス基板1上の透明電極か
らなる対向電極12との間の電位差によって液晶層3を
駆動する。
面には、入射光の状態を制御するため、偏光板10、位
相差板9及び散乱板8が設置されるとともに、カラーフ
ィルタ側ガラス基板1の下面には、カラーフィルタ7が
設置されている。
は、図3に示すように、走査信号をTFT素子4…に供
給するゲート配線としてのゲートバスライン15…と、
TFT素子4…にデータ信号を供給するソース配線とし
てのソースバスライン16…とがそれぞれ直交して配置
されている。
おける延長上には補助容量用電極パッド13aが矩形状
に形成されているとともに、この補助容量用電極パッド
13aの下方には、この補助容量用電極パッド13aと
の間に補助容量Cs(Storage Capacitor)を形成する
ための補助容量配線としてのCsバスライン14…がゲ
ートバスライン15…と独立してこのゲートバスライン
15に平行に形成されている。また、上記Csバスライ
ン14における補助容量用電極パッド13aの下方部分
は、同図に示すように、この補助容量用電極パッド13
aの面積よりも少し大きい面積を有する矩形状の補助容
量電極としてのCs電極14aとなっている。なお、上
記Cs電極14aを含むCsバスライン14と補助容量
用電極パッド13aとの間には、ゲート絶縁膜18(図
2参照)が配置されている。
イン14を制御するために、図1に示すように、パネル
周辺部の非表示部である非表示エリアに、補助容量配線
用信号入力配線としてのCsバスライン信号入力配線2
1と、1本のCsバスライン14に対して2つのスイッ
チング素子22・23とを配置している。すなわち、上
記各Csバスライン14…は、2つの並列に設けられた
スイッチング素子22・23を介してCsバスライン信
号入力配線21にパネル内の非表示部にて接続されてい
る。
は、ソースバスライン16…のソース信号と同期した矩
形波が印加される。
は、Csバスライン信号入力配線21と各Csバスライ
ン14…との各交点に2つ以上設けることが可能であ
り、この場合、少なくとも1つのスイッチング素子22
は、Csバスライン14と同じ行のゲートバスライン1
5によって制御される一方、他の残りのスイッチング素
子23…は次行のゲートバスライン15によって制御さ
れるようになっている。すなわち、例えば、スイッチン
グ素子が3個以上ある場合には、第1番目のスイッチン
グ素子は、Csバスライン14と同じ行のゲートバスラ
イン15によって制御される一方、第2番目、第3番目
のスイッチング素子は、いずれも次行のゲートバスライ
ン15によって制御される。
いて、高電圧印加して黒表示を行う場合の駆動動作を、
図1及び図4(a)〜(f)に基づいて説明する。
第n番目のゲートバスライン15におけるゲートハイ
(High)電圧Vghが例えば+10Vのとき、第n行の
ドレイン電極13には、図4(c)に示すソース電圧ま
での電位が書き込まれる。つまり、前記画素電極6にソ
ース電圧までの電位(0〜+5V)が書き込まれる。
ゲートバスライン15がゲートロー(Low)電圧Vgl=
−15Vに立ち下がるとき、ゲートバスライン15とド
レイン電極13との図示しない寄生容量Cgdのため
に、ドレイン電極13の電位は、ドレイン電極電位差△
Vcgd=0.6Vだけ低下する。したがって、このと
き、図4(f)に示すように、画素電極6と対向電極1
2との間の電位差が、このドレイン電極電位差△Vcg
d=0.6Vだけ低下する。
は、n番目のゲートバスライン15によるスイッチング
素子22のONによってCsバスライン信号入力配線2
1と接続されている。したがって、これによって、図4
(d)に示すように、n番目のCsバスライン14のC
s電極14aには、ソースバスライン16のソース電圧
5Vとは逆位相の電位である0Vが書き込まれている。
目のゲートバスライン15が、ゲートハイ(High)電圧
Vgh=+10Vとなる。このとき、Csバスライン1
4は、n+1番目のゲートバスライン15によるスイッ
チング素子23のONによってCsバスライン信号入力
配線21と接続される。その結果、Cs電極14aは、
図4(d)に示すように、+5Vとなる。このとき、ド
レイン電極13のドレイン電圧つまり画素電極6の電圧
は、Cs電極14aのCs電位変動との容量結合によっ
て変動する。
関係を以下にまとめる。
けるTFT素子4…のゲートが閉じられてONとなった
ときドレイン電極13及びCs電極14aに蓄えられる
電荷は、 ドレイン電荷Qd1=Clc×(Vd1−Vcom) Cs電極電荷Qcs1=Ccs×(Vd1−Vcs1) となる。ここで、Clcはドレイン電極容量つまり液晶
容量、CcsはCs電極容量を表す。また、Vd1はT
FT素子4のONにおけるドレイン電圧つまり画素電極
6の電圧、Vcomは対向電極12の電圧、Vcs1は
Csバスライン14及びCs電極14aのTFT素子4
のONにおける電圧である。
がゲートハイ(High)電圧Vghになり、かつCsバス
ライン14及びCs電極14aが変動後電圧Vcs2に
なると、ドレイン電極13は、Cs電極14aとの容量
結合のため、変動後ドレイン電圧Vd2へ変動する。こ
のとき、以下の関係を満たす。
後Cs電極電荷を表す。
×Vcs2+Ccs×(Vd1−Vcom−Vcs
1))/(Clc+Ccs) となる。
=0.5pF、Cs電極容量Ccs=0.5pF、ドレ
イン電極電位差△Vcgd=−0.6Vを考慮して、図
4(e)に示す対向電極電位Vcom=1.9V、ドレ
イン電圧Vd1=4.4V、図4(d)に示すCs電極
電位Vcs1=0V、変動後Cs電極電位Vcs2=5
Vを入力すると、ドレイン電圧Vd2=6.9Vとな
る。
com=1.9V、ドレイン電圧Vd1=−0.6V、
Cs電極電位Vcs1=5V、変動後Cs電極電位Vc
s2=0Vを入力すると、変動後ドレイン電圧Vd2=
−3.1Vとなる。
m=1.9V、ドレイン電圧Vd1=−0.6V、Cs
電極電位Vcs1=0V、変動後Cs電極電位Vcs2
=5Vを入力すると、変動後ドレイン電圧Vd2=1.
9Vとなる。
com=1.9V、ドレイン電圧Vd1=4.4V、C
s電極電位Vcs1=5V、変動後Cs電極電位Vcs
2=0Vを入力すると、変動後ドレイン電圧Vd2=
1.9Vとなる。
幅)を0〜5Vの範囲で振幅させることによって、変動
後ドレイン電圧Vd2を、対向電極電位Vcomを中心
として±5Vで振幅させることが可能となることがわか
る。
対向電極電位Vcom=1.9V等の直流の一定電圧を
印加していても、ソース電圧Vsの振幅以上にドレイン
電圧振幅を増大させることが可能であり、液晶に十分な
電圧を印加することが可能となる。
非表示部に、Csバスライン14の1本につき2つのス
イッチング素子22・23及びCsバスライン信号入力
配線21を配したものを配置した例を示した。しかし、
必ずしもこれに限らず、例えば、パネルの右片側の非表
示部にCsバスライン14の1本につき1つのスイッチ
ング素子22及びCsバスライン信号入力配線21を配
するとともに、パネルの左片側の非表示部にCsバスラ
イン14の1本につき1つのスイッチング素子23及び
Csバスライン信号入力配線21を配して、それぞれを
Csバスライン14と同じ行のゲートバスライン15と
次行のゲートバスライン15とで駆動してもよい。ま
た、パネルの片側の非表示部にCsバスライン14の1
本につき1つのスイッチング素子22・23及びCsバ
スライン信号入力配線21を配した組み合わせを左右に
配置して、それぞれをCsバスライン14と同じ行のゲ
ートバスライン15と次行のゲートバスライン15とで
駆動してもよい。
を配置するための面積が拡大するため、能力の大きなス
イッチング素子22・23を形成することが可能にな
り、また後者の場合は、スイッチング素子22・23の
数を増やすことによって電流供給能力を増加させること
が可能である。
示装置では、各行のCsバスライン14に電位を供給す
るCsバスライン信号入力配線21が、ゲートバスライ
ン15に直交して配置される。また、各行のCsバスラ
イン14…は、2つ以上の並列に設けられたスイッチン
グ素子22・23を介してCsバスライン信号入力配線
21に接続されている。さらに、少なくとも1つのスイ
ッチング素子22は、Csバスライン14と同じ行のゲ
ートバスライン15によって制御され、残りのスイッチ
ング素子23は次行のゲートバスライン15によって制
御される。
…毎にドライバを設けることなく、Csバスライン14
…の電位を制御することが可能となり、対向電極12を
一定の直流電圧に保って低電圧駆動を実現することがで
きる。
を供給するCsバスライン信号入力配線21は、1本だ
けでよい。これは、本実施の形態では、Csバスライン
信号入力配線21からの信号入力を並列に設けられたス
イッチング素子22・23にて切り替えているためであ
る。この結果、Csバスライン信号入力配線21の本数
を少なく抑えることができるので、パネル周辺部で配線
の引き回しのための額縁面積が増大することも回避でき
る。また、Csバスライン信号入力配線21の本数を少
なく抑えること、及び各Csバスライン14…毎にドラ
イバを設けていないことから、構造も簡単である。
を供給するCsバスライン信号入力配線21は、複数本
設けることも可能である。すなわち、例えば、同種の信
号を供給するCsバスライン信号入力配線21…を複数
本設けることによって、1本当たりのCsバスライン信
号入力配線21の供給電圧を低減することができる。
を複数本設ける場合に、例えば、液晶表示装置の左右に
1本ずつ配する場合には、パネル周辺部で配線の引き回
しのための額縁面積が増大することも殆どない。
回避し、簡便かつ低コストで、対向電極12を一定の直
流電圧に保って低電圧駆動を実現し得る液晶表示装置を
提供することができる。
Csバスライン信号入力配線21には、ソースバスライ
ン16からのソース信号波形と同期し、かつ1フレーム
毎に位相を逆転させた矩形波が入力される。
sバスライン14と同じ行のゲートバスライン15のゲ
ートON時間と次の行のゲートバスライン15のゲート
ON時間とにそれぞれ異なった電圧を印加することが可
能となる。また、次のフレームでは、Csバスライン1
4と同じ行のゲートバスライン15がONになるまで、
電位は保持される。さらに、次のフレームでは、Csバ
スライン信号入力配線21に印加される矩形波の位相が
逆転されているため、この段階ではCsバスライン14
の電位変動はなく、次の行のゲートバスライン15がO
Nになって初めてCsバスライン14の電位が変動す
る。
電極12を一定の直流電圧に保持しつつ、ドレイン電極
13つまり画素電極6と対向電極12との間の電圧をソ
ース振幅以上に拡大することが可能となる。したがっ
て、ソース信号の電位に応じて液晶を交流駆動すること
ができる。
について図5に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、上記の実施の形態1の図面に
示した部材と同一の機能を有する部材については、同一
の符号を付し、その説明を省略する。
記実施の形態1と同様の画素構造をもつTFTパネルに
おいて、図5に示すように、1本のCsバスライン14
を制御するために、パネル周辺部片側の非表示エリアに
2本のCsバスライン信号入力配線24・25を配して
いる。そして、各Csバスライン信号入力配線24・2
5は、それぞれスイッチング素子22・23を介して、
Csバスライン14と接続されている。
Csバスライン14と同じ行のゲートバスライン15に
よって制御されるようになっているとともに、他方のス
イッチング素子23は、次行のゲートバスライン15に
よって制御されるように配置されている。
々のCsバスライン信号入力配線24・25との接続順
序が反対となるよう配置している。
に対応するCsバスライン14では、Csバスライン1
4と同じ行のゲートバスライン15によって制御される
スイッチング素子22が第1種補助容量配線用信号入力
配線としてのCsバスライン信号入力配線24に接続さ
れ、かつ次行のゲートバスライン15によって制御され
るスイッチング素子23が第2種補助容量配線用信号入
力配線としてのCsバスライン信号入力配線25に接続
されている。
イン15に対応するCsバスライン14では、Csバス
ライン14と同じ行のゲートバスライン15によって制
御されるスイッチング素子22がCsバスライン信号入
力配線25に接続され、かつ次行のゲートバスライン1
5によって制御されるスイッチング素子23がCsバス
ライン信号入力配線24に接続されている。
に対応するCsバスライン14では、接続関係は、前記
n番目のゲートバスライン15に対応するCsバスライ
ン14との関係と同じである。
5には、いずれもフレーム周期と同期した矩形波が入力
される。ただし、各Csバスライン信号入力配線24・
25には、互いに逆位相の信号が入力される。
の動作をすることが確認された。
非表示部に、Csバスライン14の1本につき2つのス
イッチング素子22・23を配置した例を示した。しか
し、必ずしもこれに限らず、例えば、パネルの片側の非
表示部に、Csバスライン14の1本につき2つのスイ
ッチング素子22・23及びCsバスライン信号入力配
線24・25をパネルの左右に1つずつ配置し、それぞ
れをCsバスライン14と同じ行のゲートバスライン1
5と次行のゲートバスライン15とで駆動してもよく、
また、左右に2つずつ配置しても良い。
を配置するための面積が拡大するため、能力の大きなス
イッチング素子22・23を形成することが可能にな
り、また後者の場合は、スイッチング素子22・23の
数を増やすことによって電流供給能力を増加させること
が可能である。
バスライン信号入力配線24・25について、同種の信
号のCsバスライン信号入力配線24・24及びCsバ
スライン信号入力配線25・25を複数本ずつ設けるこ
とも可能である。
では、各行のCsバスライン14…に電位を供給する2
本以上のCsバスライン信号入力配線24・25を、ゲ
ートバスライン15に直交して配置する。また、2本以
上のCsバスライン信号入力配線24・25には、フレ
ーム周期と同期した矩形波が印加され、かつ少なくとも
1本のCsバスライン信号入力配線24には、残りのC
sバスライン信号入力配線25とは逆位相の矩形波が印
加される。さらに、各行のCsバスライン14…は、2
つ以上の並列に設けられたスイッチング素子22・23
を介して各Csバスライン信号入力配線24・25にそ
れぞれ接続されている。
sバスライン14では、少なくとも1本のCsバスライ
ン信号入力配線24に接続されるスイッチング素子22
は、Csバスライン14と同じ行のゲートバスライン1
5によって制御され、残りのCsバスライン信号入力配
線25に接続されるスイッチング素子23は次行のゲー
トバスライン15によって制御される。
Csバスライン14では、少なくとも1本のCsバスラ
イン信号入力配線24に接続されるスイッチング素子2
2は次行のゲートバスライン15によって制御され、残
りのCsバスライン信号入力配線25に接続されるスイ
ッチング素子23は、Csバスライン14と同じ行のゲ
ートバスライン15によって制御される。
…毎にドライバを設けることなく、Csバスライン14
の電位を制御することが可能となり、対向電極12を一
定の直流電圧に保って低電圧駆動を実現することができ
る。
を供給するCsバスライン信号入力配線24・25を、
少なくとも2本用いる。そして、Csバスライン信号入
力配線24・25からの信号入力を並列に設けられたス
イッチング素子22・23にて切り替える。この結果、
Csバスライン信号入力配線24・25の本数を少なく
抑えることができるので、パネル周辺部で配線の引き回
しのための額縁面積が増大することも回避できる。ま
た、Csバスライン信号入力配線24・25の本数を少
なく抑えること、及び各Csバスライン14…毎にドラ
イバを設けていないことから、構造も簡単である。
・25の本数を2本に増やすことによって、Csバスラ
イン信号入力配線24・25に入力する矩形波の周期を
1フレーム周期に設定することが可能となり、また、電
流供給能力を増加させることができるので、Csバスラ
イン信号入力配線24・25を駆動するための電力を低
減することが可能となる。
回避し、簡便かつ低コストで、対向電極12を一定の直
流電圧に保って低電圧駆動を実現し得る液晶表示装置を
提供することができる。
について図6に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、上記の実施の形態1及び実施
の形態2の図面に示した部材と同一の機能を有する部材
については、同一の符号を付し、その説明を省略する。
が延びる方向に隣り合う画素のドレイン電位の極性を反
転させた駆動を行う場合について説明する。
6に示すように、TFT素子4に走査信号を供給するゲ
ートバスライン15と、TFT素子4にデータ信号を供
給するソースバスライン16とが直交して配置され、ド
レイン電極13の延長上に形成された補助容量用電極パ
ッド13aとの間に補助容量を形成するためのCsバス
ライン14がゲートバスライン15…と独立して形成さ
れている。なお、Cs電極14aは、前記ゲート絶縁膜
18を介してドレイン電極13の補助容量用電極パッド
13aの下層に配置されている。
が延びる方向に隣り合う画素の極性が反転しているた
め、前記実施の形態1及び実施の形態2のように、隣り
合う画素を同一のCsバスライン14と容量結合させて
振幅の増大を図ることができない。
イン14に対して各行毎に互い違いに配置され、さら
に、一方のCs電極14aはゲートバスライン15を乗
り越え、上行の画素Cs電極14aを形成する構成とな
っている。
め、パネル周辺部の非表示エリアに、実施の形態1と同
様の構造を形成している。
線21と1本のCsバスライン14とに対して2つのス
イッチング素子22・23を配置している(前記図1参
照)。このとき、Csバスライン信号入力配線21に
は、ソース信号と同期した矩形波を印加する。
14…を制御するため、パネル周辺部の非表示エリア
に、実施の形態1と同様の構造を形成しているが、必ず
しもこれに限らず、Csバスライン14…を制御するた
め、パネル周辺部の非表示エリアに、実施の形態2と同
様の構造を形成することも可能である(前記図5参
照)。
ゲート方向に隣り合う画素のドレイン電位の極性を反転
させた駆動を行う場合でも、画素の極性に応じ電圧を増
大することが可能になり、実施の形態1と同様の動作を
することが確かめられた。
示装置では、ゲートバスライン15が延びる方向に隣り
合う各画素のドレイン電極13におけるドレイン電位の
極性を互いに反転させた駆動を行う。また、ドレイン電
極13の延長上に形成される補助容量用電極パッド13
aに対向するCs電極14aがそれぞれ設けられている
とともに、第m(mは1以上の整数)列のCs電極14a
…は、ゲートバスライン15の行と同じ行のCsバスラ
イン14に接続される一方、第m+1(mは1以上の整数)
列のCs電極14aは、ゲートバスライン15を乗り越
えて、次行のゲートバスライン15に対応するCsバス
ライン14に接続されている。
より、ちらつき防止のため、ゲートバスライン15が延
びる方向に隣り合う画素のドレイン電位の極性を反転さ
せた駆動を行う場合でも、ドレイン電極13の極性に応
じてCs電極14aの電位を制御することが可能とな
り、低消費電力駆動が可能となる。
定されるものではなく、請求項に示した範囲で種々の変
更が可能であり、異なる実施形態にそれぞれ開示された
技術的手段を適宜組み合わせて得られる実施形態につい
ても本発明の技術的手段に含まれる。
に、各行の補助容量配線に電位を供給する少なくとも1
本以上の補助容量配線用信号入力配線を、ゲート配線に
直交して配置するとともに、上記各行の補助容量配線
は、2つ以上の並列に設けられたスイッチング素子を介
して上記補助容量配線用信号入力配線に接続されている
一方、上記少なくとも1つのスイッチング素子は、補助
容量配線と同じ行のゲート配線によって制御され、残り
のスイッチング素子は次行のゲート配線によって制御さ
れるものである。
バを設けることなく、補助容量配線の電位を制御するこ
とが可能となり、対向電極を一定の直流電圧に保って低
電圧駆動を実現することができる。
る補助容量配線用信号入力配線は、1本だけでよい。こ
れは、本発明では、補助容量配線用信号入力配線からの
信号入力を並列に設けられたスイッチング素子にて切り
替えているためである。この結果、補助容量配線用信号
入力配線の本数を少なく抑えることができるので、パネ
ル周辺部で配線の引き回しのための額縁面積が増大する
ことも回避できる。また、補助容量配線用信号入力配線
の本数を少なく抑えること、及び各補助容量配線毎にド
ライバを設けていないことから、構造も簡単である。
用信号入力配線を複数本設けることによって、1本当た
りの補助容量配線用信号入力配線の供給電圧を低減する
ことができる。
回避し、簡便かつ低コストで、対向電極を一定の直流電
圧に保って低電圧駆動を実現し得る液晶表示装置を提供
することができるという効果を奏する。
の液晶表示装置において、前記補助容量配線用信号入力
配線には、ソース配線からのソース信号波形と同期し、
かつ1フレーム毎に位相を逆転させた矩形波が入力され
るものである。
線と同じ行のゲート配線のゲートON時間と次の行のゲ
ート配線のゲートON時間とにそれぞれ異なった電圧を
印加することが可能となる。また、次のフレームでは、
補助容量配線と同じ行のゲート配線がONになるまで、
電位は保持される。さらに、次のフレームでは、補助容
量配線用信号入力配線に印加される矩形波の位相が逆転
されているため、この段階では補助容量配線の電位変動
はなく、次の行のゲート配線がONになって初めて補助
容量配線の電位が変動する。
電極を一定の直流電圧に保持しつつ、ドレイン電極つま
り画素電極と対向電極との間の電圧をソース振幅以上に
拡大することが可能となる。したがって、ソース信号の
電位に応じて液晶を交流駆動することができるという効
果を奏する。
を解決するために、各行の補助容量配線に電位を供給す
る2本以上の補助容量配線用信号入力配線を、ゲート配
線に直交して配置するとともに、上記2本以上の補助容
量配線用信号入力配線には、フレーム周期と同期した矩
形波が印加され、かつ少なくとも1本の第1種補助容量
配線用信号入力配線には、残りの第2種補助容量配線用
信号入力配線とは逆位相の矩形波が印加される一方、上
記各行の補助容量配線は、2つ以上の並列に設けられた
スイッチング素子を介して上記各補助容量配線用信号入
力配線にそれぞれ接続されているとともに、第n行(n
は1以上の整数)の補助容量配線では、上記少なくとも
1本の第1種補助容量配線用信号入力配線に接続される
スイッチング素子は、補助容量配線と同じ行のゲート配
線によって制御され、残りの第2種補助容量配線用信号
入力配線に接続されるスイッチング素子は次行のゲート
配線によって制御される一方、第n+1行(nは1以上
の整数)の補助容量配線では、上記少なくとも1本の第
1種補助容量配線用信号入力配線に接続されるスイッチ
ング素子は次行のゲート配線によって制御され、残りの
第2種補助容量配線用信号入力配線に接続されるスイッ
チング素子は、補助容量配線と同じ行のゲート配線によ
って制御されるものである。
バを設けることなく、補助容量配線の電位を制御するこ
とが可能となり、対向電極を一定の直流電圧に保って低
電圧駆動を実現することができる。
る補助容量配線用信号入力配線を、例えば少なくとも2
本用いる。そして、補助容量配線用信号入力配線からの
信号入力を並列に設けられたスイッチング素子にて切り
替える。この結果、補助容量配線用信号入力配線の本数
が少なくなるので、パネル周辺部で配線の引き回しのた
めの額縁面積が増大することも回避できる。また、補助
容量配線用信号入力配線の本数が少なくなること、及び
各補助容量配線毎にドライバを設けていないことから、
構造も簡単である。
数を増やすことによって、補助容量配線用信号入力配線
に入力する矩形波の周期を1フレーム周期に設定するこ
とが可能となり、また、電流供給能力を増加させること
ができるので、補助容量配線用信号入力配線を駆動する
ための電力を低減することが可能となる。
回避し、簡便かつ低コストで、対向電極を一定の直流電
圧に保って低電圧駆動を実現し得る液晶表示装置を提供
することができるという効果を奏する。
の液晶表示装置において、前記ゲート配線が延びる方向
に隣り合う各画素のドレイン電極におけるドレイン電位
の極性を互いに反転させた駆動を行うとともに、上記ド
レイン電極の延長上に形成される補助容量用電極パッド
に対向する補助容量電極がそれぞれ設けられているとと
もに、第m(mは1以上の整数)列の補助容量電極は、ゲ
ート配線の行と同じ行の補助容量配線に接続される一
方、第m+1(mは1以上の整数)列の補助容量電極は、ゲ
ート配線を乗り越えて、次行のゲート配線に対応する補
助容量配線に接続されているものである。
り、ちらつき防止のため、ゲート配線が延びる方向に隣
り合う画素のドレイン電位の極性を反転させた駆動を行
う場合でも、ドレイン電極の極性に応じて補助容量電極
の電位を制御することが可能となり、低消費電力駆動が
可能となるという効果を奏する。
形態を示すものであり、パネル周辺部の非表示エリア近
傍の構成を詳細に示す平面図である。なお、同図上側部
分は画素電極を上から見たものであり、同図下側部分は
画素電極を除いてドレイン電極を上から見たものであ
る。
示す断面図である。
示す平面図である。なお、同図中央部分は画素電極を上
から見たものであり、同図右側部分は画素電極を除いて
ドレイン電極を上から見たものである。
駆動波形を示す模式図であり、横軸は各フレームの推移
を表す。
の形態を示すものであり、反射型液晶表示装置における
パネル周辺部の非表示エリアの構成を詳細に示す平面図
である
の実施の形態を示すものであり、反射型液晶表示装置に
おけるパネル周辺部の非表示エリアの構成を詳細に示す
平面図である。
1画素を示す等価回路図である。
駆動波形を示す模式図であり、横軸は各フレームの推移
を表す。
号入力配線) 22 スイッチング素子 23 スイッチング素子 24 Csバスライン信号入力配線(補助容量配線用信
号入力配線、第1種補助容量配線用信号入力配線) 25 Csバスライン信号入力配線(補助容量配線用信
号入力配線、第2種補助容量配線用信号入力配線)
Claims (4)
- 【請求項1】液晶層を介在して対向配置される一対の基
板のうち、一方の基板に複数のアクティブ素子をマトリ
クス状に設け、走査信号を供給するゲート配線及びデー
タ信号を供給するソース配線にて上記アクティブ素子を
通して液晶層に所望の電圧を印加することにより液晶層
への光の透過率又は反射率を制御して各画素を表示する
一方、補助容量電極として機能する補助容量配線を各行
のゲート配線毎に該ゲート配線と平行にそれぞれ有し、
上記アクティブ素子への走査信号入力後に上記補助容量
配線の電位を独立に制御する液晶表示装置において、 上記各行の補助容量配線に電位を供給する少なくとも1
本以上の補助容量配線用信号入力配線を、ゲート配線に
直交して配置するとともに、 上記各行の補助容量配線は、2つ以上の並列に設けられ
たスイッチング素子を介して上記補助容量配線用信号入
力配線に接続されている一方、 上記少なくとも1つのスイッチング素子は、補助容量配
線と同じ行のゲート配線によって制御され、残りのスイ
ッチング素子は次行のゲート配線によって制御されるこ
とを特徴とする液晶表示装置。 - 【請求項2】前記補助容量配線用信号入力配線には、ソ
ース配線のソース信号波形と同期し、かつ1フレーム毎
に位相を逆転させた矩形波が入力されることを特徴とす
る請求項1記載の液晶表示装置。 - 【請求項3】液晶層を介在して対向配置される一対の基
板のうち、一方の基板に複数のアクティブ素子をマトリ
クス状に設け、走査信号を供給するゲート配線及びデー
タ信号を供給するソース配線にて上記アクティブ素子を
通して液晶層に所望の電圧を印加することにより液晶層
への光の透過率又は反射率を制御して各画素を表示する
一方、補助容量電極として機能する補助容量配線を各行
のゲート配線毎に該ゲート配線と平行にそれぞれ有し、
上記アクティブ素子への走査信号入力後に上記補助容量
配線の電位を独立に制御する液晶表示装置において、 上記各行の補助容量配線に電位を供給する2本以上の補
助容量配線用信号入力配線を、ゲート配線に直交して配
置するとともに、 上記2本以上の補助容量配線用信号入力配線には、フレ
ーム周期と同期した矩形波が印加され、かつ少なくとも
1本の第1種補助容量配線用信号入力配線には、残りの
第2種補助容量配線用信号入力配線とは逆位相の矩形波
が印加される一方、 上記各行の補助容量配線は、2つ以上の並列に設けられ
たスイッチング素子を介して上記各補助容量配線用信号
入力配線にそれぞれ接続されているとともに、 第n行(nは1以上の整数)の補助容量配線では、上記
少なくとも1本の第1種補助容量配線用信号入力配線に
接続されるスイッチング素子は、補助容量配線と同じ行
のゲート配線によって制御され、残りの第2種補助容量
配線用信号入力配線に接続されるスイッチング素子は次
行のゲート配線によって制御される一方、 第n+1行(nは1以上の整数)の補助容量配線では、
上記少なくとも1本の第1種補助容量配線用信号入力配
線に接続されるスイッチング素子は次行のゲート配線に
よって制御され、残りの第2種補助容量配線用信号入力
配線に接続されるスイッチング素子は、補助容量配線と
同じ行のゲート配線によって制御されることを特徴とす
る液晶表示装置。 - 【請求項4】前記ゲート配線が延びる方向に隣り合う各
画素のドレイン電極におけるドレイン電位の極性を互い
に反転させた駆動を行うとともに、 上記ドレイン電極の延長上に形成される補助容量用電極
パッドに対向する補助容量電極がそれぞれ設けられてい
るとともに、 第m(mは1以上の整数)列の補助容量電極は、ゲート配
線の行と同じ行の補助容量配線に接続される一方、 第m+1(mは1以上の整数)列の補助容量電極は、ゲー
ト配線を乗り越えて、次行のゲート配線に対応する補助
容量配線に接続されていることを特徴とする請求項1、
2又は3記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002140676A JP4021240B2 (ja) | 2002-05-15 | 2002-05-15 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002140676A JP4021240B2 (ja) | 2002-05-15 | 2002-05-15 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003330044A true JP2003330044A (ja) | 2003-11-19 |
JP4021240B2 JP4021240B2 (ja) | 2007-12-12 |
Family
ID=29701496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002140676A Expired - Fee Related JP4021240B2 (ja) | 2002-05-15 | 2002-05-15 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4021240B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144095B2 (en) | 2007-04-04 | 2012-03-27 | Sony Corporation | Image display device, display panel and method of driving image display device |
-
2002
- 2002-05-15 JP JP2002140676A patent/JP4021240B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8144095B2 (en) | 2007-04-04 | 2012-03-27 | Sony Corporation | Image display device, display panel and method of driving image display device |
Also Published As
Publication number | Publication date |
---|---|
JP4021240B2 (ja) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7321353B2 (en) | Display device method of driving same and electronic device mounting same | |
US6421039B1 (en) | Liquid crystal display in-plane structure and method of manufacturing the same | |
JP3564704B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
US8144089B2 (en) | Liquid crystal display device and driving method thereof | |
US20070291190A1 (en) | Liquid crystal display and driving method thereof | |
JP4969043B2 (ja) | アクティブマトリクス型の表示装置およびその走査側駆動回路 | |
US20040252249A1 (en) | Liquid crystal display device | |
JPH08194205A (ja) | アクティブマトリックス型表示装置 | |
KR100700645B1 (ko) | 액정 표시 장치 및 그의 구동방법 | |
EP2224424B1 (en) | LCD with common voltage driving circuit | |
JPH0980488A (ja) | 液晶表示装置 | |
EP1435017B1 (en) | Liquid crystal display and driving method thereof | |
US20090066636A1 (en) | Electro-optic display device and method of driving the same | |
KR101117738B1 (ko) | 표시 장치 | |
JP2008233925A (ja) | 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器 | |
JP4342538B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
TWI352846B (en) | Multi-domain liquid crystal display device | |
KR20050105617A (ko) | 액정표시장치 및 그 구동방법 | |
US20110102695A1 (en) | Liquid crystal display device driving method and liquid crystal display device | |
JPH06266315A (ja) | 液晶表示装置 | |
JP2002014321A (ja) | 表示装置およびそれを備えた電子機器 | |
US20070001988A1 (en) | Line-on-glass liquid crystal display apparatus and driving method thereof | |
EP1909256B1 (en) | Liquid crystal display and driving method therefor | |
JP4021240B2 (ja) | 液晶表示装置 | |
JP2003035895A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4021240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |