JP2003322546A - 位置検出器 - Google Patents

Abstract

(57)【要約】 【課題】直線性改善，温度補償等を可能としながらシン
プルな構成のインダクタンス検出回路を提案し，低コス
トの位置検出器を実現する。 【解決手段】二つのコイルのインダクタンスに対応する
デューティ比を持つパルス列を出力する発振回路と，微
小時間間隔でパルス幅を計数するデューティ比識別手段
とより構成され，可動体位置のディジタル化が容易で位
置検出器毎の初期設定により位置と出力の直線性改善，
パルス幅の識別を利用して検出部或いは検出回路部の温
度変動を検知して温度補償を追加の回路を要せずディジ
タル処理で行うことを可能にした。これらの補償はディ
ジタル処理によって行われるので高次補間による位置と
出力の直線性改善，温度補償が可能で精度の向上を可能
としている。さらに単独コイル構成で検出回路は動作
し，小型の単独検出コイル構成でも直線性の改善，温度
補償を可能として位置検出の精度を維持出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，位置検出器に拘わり，
特にコイルのインダクタンス変化を検知して磁性体或い
は導体の位置を簡単な回路で検知する位置検出器に拘わ
る。

【０００２】

【従来の技術】位置検出器には用途に応じて種々の原理
に基づく機器が存在するが，高温或いは汚れのひどい環
境では渦電流効果によるインダクタンス変化を検出する
位置検出器が適する。

【０００３】従来実施されている多くの例ではコイルと
抵抗の直列回路に交流電圧を加えてコイル端子間の電圧
から，或いは矩形波電圧を加えて電圧波形変化からコイ
ルのインダクタンスを検知している。コイル線材の抵
抗，渦電流が発生する導体の導電率，コイル形状等は温
度変化により当然に変るが，簡単な補償策は無く検出精
度向上の妨げとなっている。さらに可動体或いはコイル
の縁端効果，コイル形状等の要因も検出位置の直線性を
損なう要因となっている。

【０００４】他の問題は検出回路に於いてアナログ回路
部分の多さであり，調整点の多さであってコストを増す
要因となっている。検出回路をシンプルに出来る例とし
て注目されるのは米国特許４６４４５７０号，特開平０
５−０４０００２，特開平０５−１１０４１２，特開２
０００−３２１００９等の自励発振回路を応用した検出
回路である。米国特許４６４４５７０号はディジタル回
路を使用して分解能を向上させる意図は良いとしても回
路が複雑であり，また検出に時間遅れがある。特開平０
５−０４０００２，特開平０５−１１０４１２等はシン
プルな発振回路を用いてはいるが，単独のコイルでの位
置検出で温度変動等への考慮がなく使用に耐えない。特
開２０００−３２１００９は回路量が多く，回路動作の
安定性には疑問が残る。

【０００５】

【発明が解決しようとする課題】そこで本発明の目的
は，直線性改善，温度補償等を可能としながらシンプル
な構成のインダクタンス検出回路を提案し，低コストの
位置検出器を実現することである。

【０００６】

【課題を解決するための手段】請求項１に規定する位置
検出器は，二つのコイル或いはコイルと定インピーダン
ス素子及び前記コイルとの距離を変えてインダクタンス
を変えさせる磁性体或いは導体よりなる可動体で構成さ
れる検出部と，前記二つのコイル或いはコイルと定イン
ピーダンス素子それぞれのインピーダンスに対応したデ
ューティ比のパルス列を出力する発振回路と，パルス幅
を微小時間間隔で計数する計数手段で構成するパルス列
のデューティ比識別手段と，制御部と，メモリとより構
成され，制御部は可動体の位置を前記パルス列のデュー
ティ比から検知し，定インピーダンス素子に起因するパ
ルス幅或いは二つのコイルに起因するパルス周期から検
出部の温度情報を得るとして，それぞれの位置検出器毎
に少なくとも２点の予め定められた基準位置に対応して
得られる基準ディジタル位置を得，基準位置に対応して
出力する基準位置情報と２以上の検出部温度とを指標と
して基準ディジタル位置の二次元テーブルをメモリ内に
記憶し，制御部が可動体のディジタル位置を検知する毎
に前記メモリーに記憶された基準位置情報，検出部の温
度情報を指標とする基準ディジタル位置の二次元テーブ
ルを参照して検知された可動体のディジタル位置を位置
情報に変換する。

【０００７】それぞれの位置検出器製造後に複数の基準
位置に対応する出力をディジタル値として記憶させて基
準位置，変換ゲインの調整を不要として直線性を改善
し，さらにデューティ比を識別する際のパルス幅或いは
パルス周期検知から検出部の温度情報を得て可動体の位
置検知と共に温度補償を行う。温度検知のためのセンサ
或いはセンサ周辺回路を増やすこと無く位置検知の高精
度化を実現する。

【０００８】請求項２に規定する位置検出器は，予め同
種の位置検出器に於いて検出部温度情報と基準位置情報
を指標とした基準ディジタル位置の標準二次元テーブル
を統計的に求めておき，それぞれの位置検出器毎に予め
定められた基準位置に対応する基準ディジタル位置を得
て前記標準二次元テーブルを補正して位置検出器固有の
二次元テーブルとしてメモリに記憶する。

【０００９】それぞれの位置検出器の製造後に基準ディ
ジタル位置の二次元テーブルを作成するのでは多大のコ
ストを要するので簡易的に作成できる位置検出器を提供
する。

【００１０】請求項３に規定する位置検出器は，前記発
振回路を前記二つのコイル或いはコイルと定インピーダ
ンス素子それぞれがコンデンサの充電及び放電に要する
時間比に対応したデューティ比のパルス列を出力する発
振回路として構成する。

【００１１】請求項４，５は請求項３に規定した発振回
路のさらに具体的な構成を示す。請求項４に規定する発
振回路は二つのコイルをそれぞれコレクタ端子に負荷と
して有し且つそれぞれのコレクタ端子を互いのベース端
子に直接クロス結合された二つのトランジスタのエミッ
タ間をコンデンサで結合して構成されたエミッタ結合型
発振回路を提案する。

【００１２】請求項５に規定する発振回路は，コイルと
ダイオードとが直列に接続され互いにダイオードの向き
を逆にした二組の回路を並列に入出力端間に有し，コン
デンサを入力端に接続したヒステリシス特性のある反転
増幅器で構成する事を提案している。

【００１３】請求項４及び５に規定する発振回路は安定
な発振を持続できるが，検出用のコイルに抵抗を直列に
接続させるとさらに発振動作の安定化が出来る。コイル
とコンデンサ或いは寄生容量による共振を持続させない
目的であり，コイル線材の抵抗をやや大きめとして直列
抵抗を省くことも出来る。

【００１４】請求項６から８に規定する位置検出器は，
請求項３に規定する位置検出器のさらに具体的な構成を
示し，以下にそれぞれ説明する。

【００１５】請求項６に規定する位置検出器は，前記発
振回路のコンデンサに抵抗を切り替え可能に並列接続す
る構成とし，２以上の発振回路温度に於いて前記抵抗の
切り替え前後におけるパルス幅の変動比とパルス幅補正
量との関係を予めメモリに記憶し，通常の計測時にコン
デンサに並列接続する抵抗を適宜切り替えてパルス幅の
変動比を知って検出されたパルス幅を補正して可動体の
ディジタル位置を算出する。これにより発振回路の温度
変化によるパルス幅変化を補正できる。

【００１６】請求項７に規定する位置検出器は，検出部
の２つのコイルは差動構成とし，パルス周期を温度情報
として検知された可動体のディジタル位置の補正を行
う。２つのコイルが差動的に構成される場合に出力パル
ス列の周期はほぼ一定であることを利用している。補正
に必要な可動体のディジタル位置の二次元テーブルは予
め同一設計の位置検出器群に於いて統計的にデータを求
めるが，特に精密な位置精度を要求される場合は位置検
出器個々にそれらのデータを収集し記憶する。

【００１７】請求項８に規定する位置検出器は，一方の
コイルを一定の定コイル或いは定抵抗で置き換えてパル
ス幅を検知する手段を有し，検出部の温度変動により変
わる定コイル或いは定抵抗に起因するパルス幅を検出部
の温度情報として検知された可動体のディジタル位置を
補正する。

【００１８】一方のコイルを一定の定コイル或いは定抵
抗で置き換えると，それに起因するパルス幅は一定とな
るべきであるが，検出部の温度によって変動するのでそ
れを利用して検出部の温度補償を行っている。

【００１９】請求項９に規定する位置検出器は，請求項
１において，発振回路を実質的にエミッタ結合され且つ
それぞれのコレクタ端子が互いのトランジスタのベース
端子にクロス結合された２つのトランジスタのコレクタ
負荷として前記各コイルと抵抗との並列回路をそれぞれ
接続して前記二つのコイルのインダクタンス差に対応す
るデューティ比のパルス列を出力する発振回路とする。

【００２０】請求項１０及び１１に規定する位置検出器
は，請求項９に規定する位置検出器の更に具体的な構成
を示し，以下にそれぞれ説明する。

【００２１】請求項１０に規定する位置検出器は，請求
項９において検出部の２つのコイルは差動構成としてパ
ルス幅を検知する手段を有し，パルス周期を温度情報と
して検知された可動体のディジタル位置の補正を行う。
２つのコイルが差動的に構成される場合に出力パルス列
の周期はほぼ一定であることを利用している。補正に必
要な可動体のディジタル位置の二次元テーブルは予め同
一設計の位置検出器群に於いて統計的にデータを求める
が，特に精密な位置精度を要求される場合は位置検出器
個々にそれらのデータを収集し記憶する。

【００２２】請求項１１に規定する位置検出器は，請求
項９においてコイルと定コイルで検出部を構成し，検出
部の温度変動により変わる定コイルに起因するパルス幅
を検出部の温度情報として検知された可動体のディジタ
ル位置を補正する。

【００２３】

【作用】本発明の位置検出器は，二つのコイルのインダ
クタンスに対応するデューティ比を持つパルス列を出力
するシンプルな発振回路と，デューティ比識別手段とよ
り構成され，検出回路のディジタル化が容易である。検
出回路のディジタル化が容易であることを利用してそれ
ぞれの位置検出器毎に可動体の位置と検出部の温度情報
を指標として検知一次情報であるディジタル位置の二次
元テーブルをメモリに有し，位置検出毎に検知データを
変換して出力する。これにより位置と出力の直線性改
善，温度補償を同時に実施できる。また検出部の温度情
報，位置検知は同一の検出手段により製造後の精密な調
整も不要で品質安定性に優れている。さらにコイルと抵
抗で検出部を構成した単独の検出コイル構成でも直線性
の改善，温度補償が可能で位置検出精度を維持しながら
小型化を実現出来る。

【００２４】

【発明の実施の形態】以下に本発明による位置検出器に
ついて，その実施例及び原理作用等を図面を参照しなが
ら説明する。

【００２５】図１は，可動体と２つのコイルの相対距離
が変化し，２つのコイルのインダクタンスが差動的に変
化する検出部の構造例を示している。図１（ａ）に於い
て，コイル１３，１４は非磁性の支持体１５に巻回され
て樹脂で固定され，絶縁体で構成された円筒１１はコイ
ル１３，１４の外周部に配置されて可動体と共に移動す
る。導体部１２は金属薄膜或いは金属のメッキ膜等で円
筒１１の内周面に配置されている。上記構成で円筒１１
は絶縁体で構成したが，導体円筒として図中の導体部１
２部分の内径を他部分より小でコイル１３，１４との間
隙が小を小とする構成とする構造も可能である。

【００２６】円筒１１と共に導体部１２が左右に移動す
ると，コイル１３，１４と導体部１２のオーバーラップ
部分の長さＡ，Ｂがそれぞれ変化し，コイル１３，１４
のインダクタンスは一方が増大すると他方が減少するよ
う変化するので，それら変化量を差動的に検出すること
で精度の高い位置検出が可能になる。導体部１２は導体
以外にフェライト，パーマロイ等の磁性体で構成しても
良く，導体の場合には重なり合う長さＡ，Ｂに各コイル
のインダクタンスは反比例し，磁性体の場合には長さ
Ａ，Ｂに各コイルのインダクタンスは比例するよう変化
する。

【００２７】図１（ｂ）は，図１（ａ）とは逆にコイル
１３，１４内に配置された軸１６が可動体に固定され，
軸１６の表面に導体環よりなる導体部１７が配置された
例である。動作原理は図１（ａ）と同様である。図１
（ａ），（ｂ）に示した位置検出器の検出部構成は一般
に知られているが，小型化志向で単独の検出コイル構成
で温度特性，直線性の良い位置検出器も求められてい
る。

【００２８】図２は本発明の第一の実施例である位置検
出器を示す。検出部は図１（ａ）に示す差動コイル構成
を，検出回路はエミッタ結合型発振回路２ｃを用い，出
力パルス列のデューティ比をマイクロコンピュータ２ｄ
で直接識別して位置を検知する。マイクロコンピュータ
２ｄは内蔵するプログラムにより位置検出，検出位置の
温度補償等全体の動作を統括する制御部として機能す
る。

【００２９】同図において，コイル１３，１４はそれぞ
れ抵抗２４，２５と共にトランジスタ２２，２３の負荷
としてコレクタ端子に接続され，トランジスタ２２，２
３のコレクタ端子はそれぞれトランジスタ２３，２２の
ベース端子にクロス結合され，コンデンサ２１がトラン
ジスタ２２，２３のエミッタ端子間に接続される。抵抗
２６，２７はトランジスタ２２，２３のオン時の電流を
決める。番号２ｂは波形整形用のコンパレータであり，
番号２ｄはマイクロコンピュータを，番号２ｅは不揮発
メモリをそれぞれ示す。さらにコンデンサ２１には抵抗
２８が切り替え可能に並列接続され，番号２９は抵抗２
８を接続するためのＦＥＴスイッチを，番号２ａはＦＥ
Ｔスイッチ２９を制御するためのインバータを示す。

【００３０】電源投入時の状態は不定であるが，トラン
ジスタ２２がオンに転じたとすると，電流はコイル１
３，抵抗２４，トランジスタ２２，抵抗２６を流れ，コ
ンデンサ２１，抵抗２７にも分流する。この時点で抵抗
２７の電圧降下は大でトランジスタ２３のエミッタ電位
は十分に高くトランジスタ２３はオフに，トランジスタ
２３のコレクタ及びトランジスタ２２のベースは高レベ
ルでトランジスタ２２はオンに保たれる。コンデンサ２
１への電荷蓄積が大になるとコンデンサ２１を通じて抵
抗２７に流れる電流は徐々に減り，トランジスタ２３の
エミッタ電位は徐々に低下する。トランジスタ２３のベ
ースはトランジスタ２２のコレクタに接続されていてト
ランジスタ２３のエミッタとの電位差が所定レベルに達
するとトランジスタ２３はオンになり，そのコレクタ端
子電圧は下がるのでトランジスタ２２はオフとなる。コ
イル１４を流れる電流は抵抗２５，トランジスタ２３，
抵抗２７を流れるが一部はコンデンサ２１，抵抗２６を
流れ，コンデンサ２１を逆方向から充電する。このよう
にしてコイル１３，１４を通じてコンデンサ２１を交互
に異なる方向から充電して自励発振を継続する。

【００３１】トランジスタ２２，２３のコレクタ端子の
レベル差をコンパレータ２ｂでパルス整形すると，その
高レベル，低レベルの持続時間はそれぞれコイル１３，
１４，抵抗２４，２５２６，２７とコンデンサ２１とで
決まる時定数に比例する。この出力をマイクロコンピュ
ータ２ｄに入力して高レベルの時間幅と周期との比から
デューティ比を求め位置を算出する。

【００３２】抵抗２４，２５は必須では無く発振回路の
動作安定性を確認しながら採否を決める。すなわち，コ
イル１３，１４とケーブルの寄生容量或いはコンデンサ
２１との間で電流振動を発生して発振回路が不安定にな
る場合には図２のように抵抗２４，２５を挿入して発振
回路を安定化させる。抵抗２４，２５の代わりにコンデ
ンサ２１に直列に１個の抵抗を挿入する事も出来るが，
ケーブルの寄生容量の影響を除くには抵抗２４，２５を
出来るだけコイル１３，１４に近い側に配置することが
望ましい。コイル１３，１４を構成する線材を固有抵抗
の大なマンガニン線を用いて抵抗２４，２５を省くこと
も出来る。また，コイル１３，１４に導体部１２を対向
させて渦電流損を生ぜしめる場合には不安定現象は起こ
り難いので抵抗２４，２５を省くことが出来る。

【００３３】抵抗２６，２７はトランジスタ２２，２３
を流れる電流値を設定する。トランジスタ２２，２３の
コレクタ端子からトランジスタ２３，２２のベース端子
に直接クロス結合をさせたが，トランジスタ２２，２３
のコレクタ端子にそれぞれエミッタフォロワー回路を設
け，その出力からトランジスタ２３，２２のベース端子
にそれぞれ接続しても良く，発振動作の安定化に寄与で
きる。

【００３４】コイル１３，１４のインダクタンスは一方
が増大すれば他方は減少するので回路定数を適当に設定
すれば近似的に出力パルスのパルス周期は一定と出来
る。しかし，検出部の温度変動によりコイル１３，１４
は伸縮し，或いはコイル１３，１４と対向する導体部１
２の導電率が変わってコイル１３，１４のインダクタン
スは温度変化と共に変動する場合がある。これを利用し
て出力パルス列周期から検出部の温度変化を検知して検
出位置の温度補償を出来る。

【００３５】コンデンサ２１の容量は比較的温度の影響
を受けやすく出力パルス列のデューティ比には影響しな
いが，高低のパルス幅，周期には影響を与える。電源電
圧変動についても同様である。したがって可動体の位置
の検知には直接影響しないが，パルス幅或いは周期を指
標として温度補償を行い，位置を算出すると誤差を生ず
る。抵抗２８，ＦＥＴスイッチ２９，インバータ２ａは
検出回路の温度が変動した場合にコンデンサ２１の容量
変動量或いは電源電圧変動等を検知してパルス幅を補正
するために設けてある。

【００３６】コンデンサ２１に抵抗２８を並列接続して
コンデンサ２１に電流を流すと一部の電流は抵抗２８を
通じて流れるので実質的にコンデンサ２１の容量を大に
したと同様になる。コンデンサ２１の充電時間は大とな
り，従って，パルス幅は大となる。予め，発振回路が基
準温度及び基準温度と異なる温度にあるそれぞれの場合
に於いて抵抗２８をコンデンサ２１に並列接続する前後
について出力パルス幅の変動比とパルス幅の補正量との
関係を求めてメモリ２ｅに記憶し，通常の計測時に適宜
抵抗２８を接続してその接続前後のパルス幅の変動比を
知ってコンデンサ２１の変動を知り，検知したパルス幅
を補正する。

【００３７】図３は第一の実施例における出力パルス列
を示し，同図を参照して第一の実施例の説明を補足す
る。横軸３１は時間を示し，図３（ａ），（ｂ）はそれ
ぞれコンパレータ２ｂの出力パルス列３２，３３を示
す。出力パルス列３２，３３の高レベル，低レベルの時
間幅はコイル１３，１４を介して行うコンデンサ２１の
充電時間に比例するので高レベルの時間幅と低レベルの
時間幅の差からインダクタンス差を求め，位置を算出出
来る。

【００３８】出力パルス列３２，３３ではデューティ比
Ｔ１／（Ｔ１＋Ｔ２）は同じであるが，パルス幅及び周
期は異なる。出力パルス列３２はＦＥＴスイッチ２９を
導通として抵抗２８をコンデンサ２１に並列接続させた
場合，出力パルス列３３はＦＥＴスイッチ２９を非導通
として抵抗２８をコンデンサ２１から切り離した場合に
対応し，高レベルのパルス幅Ｔ１’，Ｔ１及び低レベル
のパルス幅Ｔ２’，Ｔ２はそれぞれ２５％の差がある。

【００３９】図３（ｃ）はマイクロコンピュータ２ｄで
高レベルの時間幅Ｔ１，低レベルの時間幅Ｔ２等を計測
する方法を説明するための図である。マイクロコンピュ
ータ２ｄは出力パルス列３３を入力し，内蔵のカウンタ
ー或いはプログラムにより時間測定をする。十分に小さ
い時間間隔のパルス列３４で高レベルの時間幅Ｔ１，低
レベルの時間幅Ｔ２内にあるパルス列３４の個数をカウ
ントして測定する。

【００４０】図４は本発明による位置検出器で初期設定
を行うための機能ブロック図を示す。同図に於いて，位
置検出器は図１に示した円筒１１，導体部１２，コイル
１３，１４よりなる検出部と，検出回路部４２とで構成
され，製造後の初期設定を行うために初期設定制御部４
１，アクチュエータ４３が接続されている。

【００４１】初期設定制御部４１の指示でアクチュエー
タ４３は連結棒４４を介して円筒１１を所定の基準位置
に位置決めさせ，発振回路２ｃはコイル１３，１４のイ
ンダクタンスに対応したデューティ比を有するパルス列
を出力してマイクロコンピュータ２ｄは基準ディジタル
位置を検知してメモリ２ｅに記憶させる。番号４５はコ
イル１３，１４の引き出し線を示す。

【００４２】図５は図４に示した初期設定システムにお
ける動作フローの概略を示して初期設定システムの説明
を補足するための図である。同図に示すように製造後の
初期設定プロセスでは，［１．］でＮを基準位置の指標
として初期値Ｎ＝１とし，［２．］で初期設定制御部４
１の指示でアクチュエータ４３が連結棒４４を介して円
筒１１を予め定めたＮ番目の基準位置ｐＮに移動させ
る。［３．］で発振回路２ｃ及びマイクロコンピュータ
２ｄにより得られた基準ディジタル位置ＱＮを不揮発性
のメモリ２ｅに記憶させる。さらに［４．］で所定個数
の基準位置での設定を終了したか否か確認し，未だで有
ればＮを１増加させて［２．］へ，終了で有れば
［５．］へ進む。

【００４３】［５．］では異なった検出部温度に対する
各ＱＮの変動量は既知として検出部の温度情報を示す出
力パルス周期及び各基準位置ｐＮに対して割り当てた基
準位置情報ＰＮを指標として基準ディジタル位置ＱＮの
二次元テーブルを作成する。これで位置検出器製造後の
初期設定は終了であり，この過程では検出部も検出回路
部４２も調整作業は不要である。

【００４４】位置検出器の通常の計測時では，［６．］
で未知の可動体位置ｐＸに対応してマイクロコンピュー
タ２ｄはディジタル位置ＱＸを検知し，［７．］でメモ
リ２ｅに記憶した基準ディジタル位置ＱＮの二次元テー
ブル，検出部の温度情報を元に位置情報ＰＸを補間，算
出する。

【００４５】Ｐ１，Ｐ２，，ＰＮは円筒１１の各基準位
置ｐ１，ｐ２，，ｐＮに対応して出力すべき基準位置情
報である。すなわち，８ビットで表示するとして１６進
表示でＰ１はゼロ点で「００」，ＰＮは「ＦＦ」とする
ように設定する。

【００４６】図６は［５．］で作成した基準ディジタル
位置ＱＮの二次元テーブルについて説明を補足するため
の図である。図６に於いて，Ｐ１，Ｐ２，Ｐ３，Ｐ４は
基準位置ｐ１，ｐ２，ｐ３，ｐ４に対して出力すべき基
準位置情報であり，ＴＰ１，ＴＰ２，ＴＰ３，ＴＰ４は
検出部の温度指標を示す。第一の実施例での温度指標は
出力パルス周期である。

【００４７】図４及び図５で示した初期設定プロセスで
は図６（ａ）に示すＱ１，Ｑ２，Ｑ３，Ｑ４を求めてメ
モリ２ｅに記憶し，図６（ｂ）に示すディジタル位置の
温度偏差テーブルを参照して図６（ａ）に示す二次元テ
ーブルを完成させる。すなわち，図６（ｂ）に示すディ
ジタル位置の温度偏差テーブルは各基準位置情報Ｐｊで
の基準ディジタル位置Ｑｊが検出部温度ＴＰ１，ＴＰｉ
間で変化する量はｄＱｉｊであることを示すもので，同
種の位置検出器から予め統計的に求めておく。

【００４８】基準位置情報，検出部の温度情報を指標と
する基準ディジタル位置の標準二次元テーブルをメモリ
内に記憶することも出来るが，図６（ｂ）に示したよう
に基準温度ＴＰ１における基準ディジタル位置よりの偏
差を示す二次元の温度偏差テーブルとして記憶すること
で図６（ａ）に示す二次元テーブル作成を容易に出来
る。

【００４９】図７は，マイクロコンピュータ２ｄによっ
てインダクタンス差を検出して位置を検知するプログラ
ム例をフローチャートで示した例であり，図５に示した
通常の使用時のステップ［６．］，［７．］をさらに詳
しく説明する。

【００５０】［１．］，［２．］のステップにおいて，
マイクロコンピュータ２ｄ内のカウンターを用いてコン
パレータ２ｂの出力から高レベルの時間幅Ｔ１，低レベ
ルの時間幅Ｔ２を得る。［３．］で高低レベルの時間幅
Ｔ１，Ｔ２をそれぞれ前回の値と比較検証し，それらの
差が予め定めた所定の値以上で有れば異常として［１
０．］で処理し，所定の値以下で有れば正常として
［４．］のステップに進む。

【００５１】［４．］では図２のＦＥＴスイッチ２９を
導通状態として抵抗２８をコンデンサ２１に並列接続し
て高低レベルのパルス幅を計測してＴ１’，Ｔ２’とす
る。［５．］は［３．］と同様にしてＴ１’，Ｔ２’の
異常を前回の値或いはＴ１，Ｔ２等と比較して異常検出
を行う。前回の値より著しく異なっていたり，それぞれ
Ｔ１，Ｔ２より小で有れば異常として［１０．］で処理
する。［６．］では，（Ｔ１’＋Ｔ２’）／（Ｔ１＋Ｔ
２）の比を確認し，予めメモリ２ｅに記憶してあった抵
抗２８接続前後でのパルス周期の変動比とパルス幅補正
係数との関係からパルス幅補正係数を算出して記憶す
る。

【００５２】［７．］ではパルス幅Ｔ１，Ｔ２を前記パ
ルス幅補正係数により補正し，［８．］でディジタル位
置をＱＸ＝（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ２）として算出
し，［９．］で検出部の温度情報であるパルス周期（Ｔ
１＋Ｔ２）とメモリ２ｅ内の二次元テーブルとからＱＸ
に対応する位置情報ＰＸを補間，算出する。

【００５３】［１０．］は高低レベルの時間幅Ｔ１，Ｔ
２，Ｔ１’，Ｔ２’等の異常処理ルーチンであり，Ｔ
１，Ｔ２，Ｔ１’，Ｔ２’をそれぞれ過去の履歴と比較
検証して過去の変動履歴から異常状態の頻度，連続性等
を調べて偶発的な誤りか，固定的な誤りかを判断する。
誤りが確率的であり，頻度も少なければ偶発性と判断し
て［１．］に進んで計測を繰り返す。誤りの頻度が高
く，連続性が高いと判断すれば固定障害と見なして［１
１．］で上位システムに警告し，計測作業を停止する。

【００５４】図６に示したフローチャートにおいて，
［４．］，［５．］，［６．］のステップは検出回路に
おける各種の変動，例えば電源電圧変動，温度変動によ
るコンデンサ２１をはじめとする素子の諸定数の変動等
によるパルス幅への影響を検知して補正をするためのス
テップである。したがって，予めコンデンサ２１に抵抗
２８を並列接続する前後のパルス幅の変動比とパルス幅
を補正するためのデータを記憶する必要がある。これは
同種の位置検出器において，検出回路の温度条件を変え
てデータを収集してそれらの関係を予め記憶する。検出
回路の温度変動が主要因であるとすれば変化は緩やかで
あるので予め定めた一定時間毎，或いは一定測定回数毎
にこのステップは実施すればよい。

【００５５】図２から図７までを用いて示したように本
発明の第一の実施例によれば，アナログ回路部分は殆ど
無く，検出部，検出回路等はほぼ無調整で機能し，ディ
ジタル処理で直線性改善，検出部，検出回路部等の温度
補償等が可能で精度を向上できる。

【００５６】図８は本発明の第二の実施例である位置検
出器を示し，検出部は有限な回転角度検出を行う例を示
す。同図（ａ）において，回転軸８１は扇状導体８２が
固定されて有限な角度範囲で回転するものとし，扇状導
体８２に対向して印刷コイル８３，８４が固定部８５表
面に配置されている。番号８６は扇状導体８２の移動方
向を示す。２つの印刷コイル８３，８４は図８（ｂ）に
示すようにメッキ，エッチング処理等の薄膜技術により
スパイラル状のコイルとして対称に形成されている。

【００５７】扇状導体８２の周方向の長さはほぼ印刷コ
イル８３，８４それぞれの周方向長さに等しいものと
し，印刷コイル８３，８４と重なり合う部分の長さＣ，
Ｄに応じてそれぞれのインダクタンスは差動的に変化す
る。

【００５８】図８（ａ）において，検出回路はコイル８
３，８４とそれぞれダイオード８９，８ａとを直列接続
して反転増幅器８７の入出力端に並列に接続し，反転増
幅器８７の入力端にはコンデンサ８８を接続して構成す
る。コンデンサ８８の他端は接地し，回路を含めてシー
ルドを容易としている。ダイオード８９，８ａは互いに
逆向きに接続され，反転増幅器８７はヒステリシス特性
を有するとする。反転増幅器８７の出力はフリップフロ
ップ８ｃで分周されてカウンタ８ｄに入力し，カウンタ
８ｄにはクロック８ｇが入力されて出力８ｈはマイクロ
コンピュータ８ｊに入力している。番号８ｋは不揮発メ
モリを示す。

【００５９】反転増幅器８７はヒステリシス特性を有し
入力端が第一のレベルより低下すると出力は高レベルと
なり，第二のレベルより大になると出力は低レベルとな
るとする。いま入力端が第一のレベルより低とすると出
力は高レベルとなり，電流がダイオード８９，コイル８
３を介してコンデンサ８８を充電し，コンデンサ８８の
電圧が上昇して第二のレベルを超えると反転増幅器８７
の出力は低レベルに転じ，コイル８４，ダイオード８ａ
を介してコンデンサ８８の電荷を放電する。コンデンサ
８８の電圧は徐々に低下し，第一のレベルより下がると
反転増幅器８７の出力は高レベルに転じ，これを繰り返
す。

【００６０】コンデンサ８８の充電はコイル８３とコン
デンサ８８による時定数に，放電はコイル８４とコンデ
ンサ８８による時定数によるので出力パルス列の高レベ
ルの時間幅はコイル８３のインダクタンスに，低レベル
の時間幅はコイル８４のインダクタンスに比例する事に
なる。

【００６１】フリップフロップ８ｃ以降の動作は図８，
図９を参照して説明する。反転増幅器８７の出力８ｅは
フリップフロップ８ｃとマイクロコンピューータ８ｊに
入力し，フリップフロップ８ｃの出力８ｆはカウンタ８
ｄ及びマイクロコンピュータ８ｊに入力する。信号８ｇ
はクロックを示してマイクロコンピュータ８ｊからカウ
ンタ８ｄに入る。図９（ａ）の横軸９１は時間を示し，
縦軸は電圧を示す。図８における反転増幅器８７の出力
８ｅは図９（ａ）に，フリップフロップ８ｃの出力８ｆ
は図９（ｂ）に，クロック８ｇは図９（ｃ）にそれぞれ
示されている。

【００６２】カウンタ８ｄは出力８ｆが高レベルの区間
でクロック８ｇをカウントする。マイクロコンピュータ
８ｊは出力８ｅの立ち下がり端（番号９２で示す）でカ
ウンタ８ｄの出力８ｈを読み込んでＴ１とし，次に出力
８ｆの立ち下がり端（番号９３で示す）でマイクロコン
ピュータ８ｊは出力８ｈを読み込んで（Ｔ１＋Ｔ２）と
する。読み込んだパルス幅の補正，位置の算出等演算は
出力８ｆの低レベルの区間で実施する。その具体的な処
理のフローは図７において［４．］，［５．］，
［６．］，［７．］のステップを除いたフローと同じと
なるので説明は省略する。

【００６３】第二の実施例では回転軸の角度検出の例を
示したが，図８（ｂ）に示す印刷コイル８３，８４に対
向して平行に移動する導体片或いは磁性体片の位置検出
にももちろん応用できる。

【００６４】本発明の第一，第二の実施例では可動体が
２つのコイルのインダクタンスを差動的に変化させる例
を示したが，２つのコイルを配置する余裕が無い場合も
実用上で多く存在する。その場合にも本発明の第一及び
第二の実施例で説明した検出回路は一方のコイルをイン
ダクタンス固定のコイル或いは抵抗等で置き換えた検出
部構成にも適用できる。検出コイルを単独とする場合に
は温度変動による精度低下が最大の課題であるが，その
場合でも高精度を達成できる例を本発明の第三以降の実
施例として図１０以下を用いて説明する。

【００６５】図１０は本発明の第三の実施例を示し，差
動コイルの一方を固定インダクタンスの定コイルとした
例を示している。同図において，可動体に固定された導
体円筒１０１内には非磁性の支持体１０４に巻回された
定コイル１０２，検出コイル１０３が配置されている。
円筒１０１の移動範囲内で検出コイル１０３は重なり合
う部分の長さＥは変動するが，定コイル１０２は常に円
筒１０１と重なり合っている。定コイル１０２は検出コ
イル１０３よりは細い導線を使用してその占有領域を小
とし，検出コイル１０３及び定コイル１０２の温度係数
を出来るだけ等しく設定して温度補償を行う。定コイル
１０２の他の重要な役割は検出コイル１０３の温度検知
の手段となることで可能な限り検出コイル１０３の近傍
に配置する。

【００６６】図１０に示す検出回路は，エミッタ結合型
発振回路９ｃを用い，出力パルス列のデューティ比はマ
イクロコンピュータで直接識別して位置を検知する。同
図において，コイル１０２，１０３はそれぞれ抵抗１０
７，１０８と並列でトランジスタ１０５，１０６の負荷
としてコレクタ端子に接続され，トランジスタ１０５，
１０６のコレクタ端子はそれぞれトランジスタ１０６，
１０５のベース端子にクロス結合され，それぞれのエミ
ッタは結合されている。抵抗１０９はトランジスタ１０
５，１０６のオン時の電流を決める。番号１０ａは波形
整形をするコンパレータであり，番号１０ｃはマイクロ
コンピュータを，番号１０ｄは不揮発メモリをそれぞれ
示す。

【００６７】電源投入時の状態は不定であるが，トラン
ジスタ１０５がオンに転じたと考えると，電流は検出コ
イル１０３と抵抗１０７の並列回路を流れるが，直ちに
は検出コイル１０３を電流は流れず抵抗１０７のみを流
れる。その結果トランジスタ１０５のコレクタ，トラン
ジスタ１０６のベースは低レベルとなりトランジスタ１
０６はオフとなり，トランジスタ１０６のコレクタ，ト
ランジスタ１０５のベースは高レベルを維持してトラン
ジスタ１０５はオン状態を持続する。時間経過と共に検
出コイル１０３に電流が流れ始めトランジスタ１０５の
コレクタ電位は徐々に上昇し，トランジスタ１０６のベ
ース電位も上昇するのでついにはトランジスタ１０６が
オンに転じる。トランジスタ１０６がオンに転じるとト
ランジスタ１０６のコレクタ，トランジスタ１０５のベ
ース電位は低レベルとなり，トランジスタ１０５はオフ
に転じる。時間経過と共に定コイル１０２を流れる電流
が増えるとトランジスタ１０６のコレクタ，トランジス
タ１０５のベース電位は上昇し，トランジスタ１０５を
オンに転じさせ，これを繰り返す。

【００６８】トランジスタ１０５，１０６のコレクタ端
子のレベル差をコンパレータ１０ａでパルス整形する
と，その高レベル，低レベルの持続時間はそれぞれコイ
ル１０２，１０３と抵抗１０７，１０８，１０９等とで
決まる時定数に比例する。この出力をマイクロコンピュ
ータ１０ｃに入力して高レベルの時間幅と周期との比か
らデューティ比を求めディジタル位置を算出する。

【００６９】前記発振回路において，抵抗１０９はトラ
ンジスタ１０５，１０６を流れる電流値を設定するが，
省略しても回路は動作する。またトランジスタ１０５，
１０６のエミッタからそれぞれ小さな抵抗を介して抵抗
１０９に接続する事も出来る。実質的にエミッタ結合構
造であればよい。出力パルス列の時間幅にはコイル１０
２，１０３のインダクタンス及び抵抗１０７，１０８，
１０９のみが関係し，その他の素子の影響は少ない。抵
抗は温度係数の小さい素子を選べるので温度変動により
発振周期が変化を受ける量は少なく，当然パルス列のデ
ューティ比には影響しない。

【００７０】図１０に於ける出力パルス列の波形は第一
の実施例において参照した図３（ｂ）と同じであるので
図３と図１１を参照して図１０のマイクロコンピュータ
１０ｃ内のプログラムフローの例を説明する。高レベル
のパルス幅Ｔ１は検出コイル１０３のインダクタンス
に，低レベルの時間幅Ｔ２は定コイル１０２のインダク
タンスに，比例するのでプログラムフローの例は以下の
ようになる。なお，フローチャート内では図４で説明し
た初期設定システムを当然に採用するとしてフローチャ
ートを構成している。

【００７１】［１．］，［２．］のステップにおいて，
マイクロコンピュータ１０ｃ内のカウンターを用いて高
レベルの時間幅Ｔ１，低レベルの時間幅Ｔ２を得る。
［３．］，［４．］では高定レベルの時間幅Ｔ１，Ｔ２
の妥当性を検証し，異常であれば［７．］で処理し，正
常であれば次のステップに進む。

【００７２】［５．］では（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ
２）からディジタル位置を算出してこれをＱＸとし，
［６．］で検出部の温度情報である低レベルの時間幅Ｔ
２，メモリ１０ｄに記憶してある基準ディジタル位置の
二次元テーブルを参照してＱＸを位置情報ＰＸに補間，
変換する。

【００７３】［７．］は高低レベルの時間幅Ｔ１，Ｔ２
の異常処理ルーチンであり，Ｔ１，Ｔ２を過去の履歴と
比較検証して異常状態の頻度，連続性等を調べて偶発的
な誤りか，固定的な誤りかを判断する。誤りが確率的で
あり，頻度も少なければ偶発性と判断し［１．］に進ん
で計測を繰り返す。誤りの頻度が高く，連続性が高いと
判断すれば固定障害と見なして［８．］で上位システム
に警告し，計測作業を停止する。

【００７４】図１２は本発明の第四の実施例で，差動コ
イルの一方を定抵抗で置き換え，単独のコイル構成であ
りながら検出部の温度補償が可能な例を示している。同
図において，可動体に固定された導体円筒１２１内には
非磁性の支持体１２４に巻回された検出コイル１２３が
配置され，一方のコイルの代わりに定抵抗１２２が配置
されている。円筒１２１は導体とし，その移動範囲内で
検出コイル１２３は重なり合う部分の長さＦが変動す
る。

【００７５】定抵抗１２２の重要な役割は可能な限り検
出コイル１２３の温度変動分を補償させるという事であ
り，抵抗１２２とコンデンサ２１とで決まる時定数，検
出コイル１２３とコンデンサ２１とで決まる時定数の温
度係数をキャンセルできるよう設定することが望まし
い。検出コイル１２３の温度変動要因には少なくともコ
イル巻き線の電気抵抗及び導体円筒１２１の導電率等が
あり，それぞれの温度係数は異なる。したがって定抵抗
１２２は温度係数の異なる２以上の抵抗で回路を構成し
て検出コイル１２３の温度係数と一致させることが望ま
しいが，本実施例では温度変動に関して高次の補間補償
も可能であるので単一の抵抗として精度を確保できる。
検出回路は第一の実施例で示した図２の検出回路とほぼ
同じで抵抗２４のみが除去されている。

【００７６】検出回路は図２に示した第一の実施例と同
じであるので動作説明は省略し，出力パルス列の波形は
第一の実施例において参照した図３（ｂ）と同じである
ので図３と図１３を参照して図１２のマイクロコンピュ
ータ２ｄ内のプログラムフローの例を説明する。高レベ
ルのパルス幅Ｔ１は定抵抗１２２に，低レベルの時間幅
Ｔ２は検出コイル１２３のインダクタンスに比例するの
でプログラムフローの例は以下のようになる。

【００７７】［１．］，［２．］のステップにおいて，
マイクロコンピュータ２ｄ内のカウンターを用いて高レ
ベルの時間幅Ｔ１，低レベルの時間幅Ｔ２を得る。
［３．］で高低レベルの時間幅Ｔ１，Ｔ２の妥当性を検
証し，異常であれば［１０．］で処理し，正常であれば
［４．］のステップに進む。

【００７８】［４．］では図１２のＦＥＴスイッチ２９
を導通状態として抵抗２８をコンデンサ２１に並列接続
し，高低レベルのパルス幅を計測してＴ１’，Ｔ２’と
する。［５．］は［３．］と同様にＴ１’，Ｔ２’の妥
当性を検証して異常であれば［１０．］で処理する。
［６．］では，Ｔ１’／Ｔ１の変動比を確認し，予めメ
モリ２ｅに記憶してあった抵抗２８接続前後でのパルス
幅変動比とパルス幅補正係数との関係からパルス幅補正
係数を補間算出して記憶する。

【００７９】［７．］ではパルス幅Ｔ１，Ｔ２を前記パ
ルス幅補正係数により補正し，［８．］でＱＸ＝（Ｔ１
−Ｔ２）／（Ｔ１＋Ｔ２）としてディジタル位置を算出
し，［９．］で検出部の温度情報であるＴ１，メモリ２
ｅ内の二次元テーブル等を参照してＱＸを位置情報ＰＸ
に変換する。

【００８０】［１０．］は高低レベルの時間幅Ｔ１，Ｔ
２，Ｔ１’，Ｔ２’等の異常処理ルーチンであり，Ｔ
１，Ｔ２，Ｔ１’，Ｔ２’をそれぞれ過去の履歴と比較
検証して過去の変動履歴から異常状態の頻度，連続性等
を調べて偶発的な誤りか，固定的な誤りかを判断する。
誤りが確率的であり，頻度も少なければ偶発性と判断し
て［１．］に進んで計測を繰り返す。誤りの頻度が高
く，連続性が高いと判断すれば固定障害と見なして［１
１．］で上位システムに警告し，計測作業を停止する。

【００８１】図１３に示したマイクロプログラム２ｄ内
のプログラムフローは図７に示したプログラムフローと
ほぼ同じ構成であり，図７で説明したと同じくステップ
［４．］，［５．］，［６．］等は発振回路の温度情報
収集のステップであり，温度変動は時定数を持って変わ
ると考えるとこれらのステップは間歇的で一定時間毎，
或いは一定計測回毎に実施で十分である。

【００８２】

【発明の効果】以上の実施例で説明したように本発明の
位置検出器によれば，インダクタンス検出回路の基本を
２つのコイルのインダクタンス差に比例したデューティ
比のパルス列を出力する発振回路とし，ディジタル化が
容易である利点を利用して出力の直線性改善，検出回
路，検出部等の温度補償を可能にした。小型の単独検出
コイル構成では二つのコイルの一方を定抵抗に変えて検
出回路は動作し，それらの直線性改善，温度補償は可能
であって小型化と高精度化とを実現した。

【００８３】実施例で示した例以外に本発明の位置検出
器を用いて磁気軸受装置，各種制御システムへの応用が
可能である。また，本発明をさらに広く解してインダク
タンス変化による各種の検出装置例えば磁気探傷装置，
金属片検出装置等へ広く応用出来る。

【図面の簡単な説明】

【図１】 差動コイル構成の位置検出部断面図をしめ
す。

【図２】 第一の実施例を示す。

【図３】 図２の検出回路各部の波形を示す。

【図４】 初期設定システムの構成を示す。

【図５】 図４の初期設定システム説明の概略フローを
示す。

【図６】 二次元テーブルの例を示す。

【図７】 第一の実施例のプログラムフローを示す。

【図８】 第二の実施例を示す。

【図９】 図８の検出回路各部の波形を示す。

【図１０】 第三の実施例を示す。

【図１１】 第三の実施例のプログラムフローを示す。

【図１２】 第四の実施例を示す。

【図１３】 第四の実施例のプログラムフローを示す。

【符号の説明】

１１・・・円筒， １２・・・導体
部，１３，１４・・コイル， １５・・・支
持体，１６・・・軸， １７・・・
導体部，２１・・・コンデンサ， ２２，２
３・・トランジスタ，２４，２５，２６，２７，２８・
・抵抗，２９・・・ＦＥＴスイッチ， ２ａ・・
・インバータ，２ｂ・・・コンパレータ， ２
ｃ・・・発振回路，２ｄ・・・マイクロコンピュータ，
２ｅ・・・不揮発メモリ，３１・・・時間，
３２，３３・・出力パルス列，３４・・・小
さい時間間隔のパルス列，４１・・・初期設定制御部，
４２・・・検出回路部，４３・・・アクチュエ
ータ， ４４・・・連結棒，８１・・・回転軸，
８２・・・扇状導体，８３，８４・・
印刷コイル ８５・・・固定部，８６・・・移
動方向， ８７・・・反転増幅器，８８・
・・コンデンサ， ８９，８ａ・・ダイオー
ド，８ｃ・・・フリップフロップ， ８ｄ・・・カ
ウンタ，８ｅ，８ｆ，８ｈ・・出力信号， ８ｇ・・
・クロック，８ｊ・・・マイクロコンピュータ， ８ｋ
・・・不揮発メモリ，９１・・・時間，
９２・・・出力８ｅの立ち下がり端，９３・・・出
力８ｆの立ち下がり端，１０１・・・導体円筒，
１０２・・・定コイル，１０３・・・検出コイ
ル， １０４・・・支持体，１０５，１０６・
・トランジスタ， １０７，１０８，１０９・・抵抗，
１０ａ・・・コンパレータ， １０ｃ・・・マイ
クロコンピュータ，１０ｄ・・・不揮発メモリ，１２１
・・・導体円筒， １２２・・・定抵抗，１
２３・・・検出コイル， １２４・・・支持
体，

Claims (11)

【特許請求の範囲】
1. 【請求項１】 二つのコイル或いはコイルと定インピー
   ダンス素子及び前記コイルとの距離を変えてインダクタ
   ンスを変えさせる磁性体或いは導体よりなる可動体で構
   成される検出部と，前記二つのコイル或いはコイルと定
   インピーダンス素子それぞれのインピーダンスに対応し
   たデューティ比のパルス列を出力する発振回路と，パル
   ス幅を微小時間間隔で計数する計数手段で構成するパル
   ス列のデューティ比識別手段と，制御部と，メモリとよ
   り構成され，制御部は可動体の位置を前記パルス列のデ
   ューティ比から検知し，定インピーダンス素子に起因す
   るパルス幅或いは二つのコイルに起因するパルス周期か
   ら検出部の温度情報を得るとして，それぞれの位置検出
   器毎に少なくとも２点の予め定められた基準位置に対応
   して得られる基準ディジタル位置を得，基準位置に対応
   して出力する基準位置情報と２以上の検出部温度とを指
   標として基準ディジタル位置の二次元テーブルをメモリ
   内に記憶し，制御部が可動体のディジタル位置を検知す
   る毎に前記メモリーに記憶された基準位置情報，検出部
   の温度情報を指標とする基準ディジタル位置の二次元テ
   ーブルを参照して検知された可動体のディジタル位置を
   位置情報に変換することを特徴とする位置検出器
2. 【請求項２】 請求項１記載の位置検出器に於いて，そ
   れぞれの位置検出器毎に少なくとも２点の予め定められ
   た基準位置に対応する基準ディジタル位置を得て，予め
   統計的に求められた検出部温度情報と基準位置情報を指
   標とした基準ディジタル位置の標準二次元テーブルを補
   正してそれぞれの位置検出器固有の二次元テーブルとし
   てメモリに記憶し，制御部が可動体のディジタル位置を
   検知する毎に検知された可動体のディジタル位置を位置
   情報に変換することを特徴とする位置検出器
3. 【請求項３】 請求項１記載の位置検出器に於いて，前
   記発振回路は前記二つのコイル或いはコイルと定インピ
   ーダンス素子それぞれがコンデンサの充電及び放電に要
   する時間比に対応したデューティ比のパルス列を出力す
   る発振回路であることを特徴とする位置検出器
4. 【請求項４】 請求項３記載の位置検出器に於いて，発
   振回路は二つのコイル或いはコイルと定インピーダンス
   素子をそれぞれコレクタ端子に負荷として有し且つそれ
   ぞれのコレクタ端子を互いのベース端子にクロス結合さ
   れた二つのトランジスタのエミッタ間をコンデンサで結
   合して構成されたエミッタ結合型発振回路であることを
   特徴とする位置検出器
5. 【請求項５】 請求項３記載の位置検出器に於いて，二
   つのコイル或いはコイルと定インピーダンス素子をそれ
   ぞれをダイオードと直列に接続され互いにダイオードの
   向きを逆にした二組の回路を並列に入出力端間に有し，
   コンデンサを入力端に接続したヒステリシス特性のある
   反転増幅器で発振回路を構成したことを特徴とする位置
   検出器
6. 【請求項６】 請求項３記載の位置検出器に於いて，発
   振回路のコンデンサに抵抗を切り替え可能に並列接続す
   る構成として，２以上の発振回路温度に於いて前記抵抗
   の切り替え前後におけるパルス幅の変動比とパルス幅補
   正量との関係を予めメモリに記憶し，制御部はコンデン
   サに並列接続する抵抗を適宜切り替えてパルス幅の変動
   比を知り，メモリに記憶されたパルス幅の変動比とパル
   ス幅補正量との関係を用いて検出されたパルス幅を補正
   して可動体のディジタル位置を算出することを特徴とす
   る位置検出器
7. 【請求項７】 請求項３記載の位置検出器に於いて，検
   出部の２つのコイルは可動体との距離に比例して一方の
   コイルのインダクタンスが増加すると他方のコイルのイ
   ンダクタンスは減少するよう差動的に構成され，検出部
   の温度を検知する手段は出力パルス幅を微小時間間隔で
   計数する計数手段で構成し，制御部が可動体のディジタ
   ル位置を検知する毎に前記メモリーに記憶された基準位
   置情報，検出部温度によって変化する出力パルス周期を
   指標とする基準ディジタル位置の二次元テーブルを参照
   して検知された可動体のディジタル位置を位置情報に変
   換することを特徴とする位置検出器
8. 【請求項８】 請求項３記載の位置検出器に於いて，可
   動体との距離に比例してコイルのインダクタンスが変化
   し，定インピーダンス素子は一定の定コイル或いは定抵
   抗で検出部は構成され，検出部の温度を検知する手段は
   検出部の温度変動により変わる定コイル或いは定抵抗に
   起因するパルス幅を微小時間間隔で計数する計数手段と
   し，制御部が可動体のディジタル位置を検知する毎に前
   記メモリーに記憶された基準位置情報，定コイル或いは
   定抵抗に起因するパルス幅を指標とする基準ディジタル
   位置の二次元テーブルを参照して検知された可動体のデ
   ィジタル位置を位置情報に変換することを特徴とする位
   置検出器
9. 【請求項９】 請求項１記載の位置検出器に於いて，前
   記発振回路は実質的にエミッタ結合され且つそれぞれの
   コレクタ端子が互いのトランジスタのベース端子にクロ
   ス結合された２つのトランジスタのコレクタ負荷として
   前記二つのコイル或いはコイルと定インピーダンス素子
   それぞれと抵抗との並列回路をそれぞれ接続して二つの
   コイル或いはコイルと定インピーダンス素子に対応する
   デューティ比のパルス列を出力する発振回路であること
   を特徴とする位置検出器
10. 【請求項１０】 請求項９記載の位置検出器に於いて，
    検出部の２つのコイルは可動体との距離に比例して一方
    のコイルのインダクタンスが増加すると他方のコイルの
    インダクタンスは減少するよう差動的に構成され，検出
    部の温度を検知する手段はパルス幅を微小時間間隔で計
    数する計数手段とし，制御部が可動体のディジタル位置
    を検知する毎に前記メモリーに記憶された基準位置情
    報，検出部温度によって変動する出力パルス周期を指標
    とする基準ディジタル位置の二次元テーブルを参照して
    検知された可動体のディジタル位置を位置情報に変換す
    ることを特徴とする位置検出器
11. 【請求項１１】 請求項９記載の位置検出器に於いて，
    可動体との距離に比例してコイルのインダクタンスが変
    化し，定インピーダンス素子は定コイルとして検出部は
    構成され，検出部の温度を検知する手段は検出部の温度
    変動により変わる定コイルに起因するパルス幅を微小時
    間間隔で計数する計数手段とし，制御部が可動体のディ
    ジタル位置を検知する毎に前記メモリーに記憶された基
    準位置情報，定コイルに起因するパルス幅を指標とする
    基準ディジタル位置の二次元テーブルを参照して検知さ
    れた可動体のディジタル位置を位置情報に変換すること
    を特徴とする位置検出器